JP2000228516A - 半導体積層薄膜、電子デバイスおよびダイオード - Google Patents

Abstract

(57)【要約】 【課題】 酸化物の薄膜技術とｎ型半導体を用いて、酸
化物の性質を利用した透明の半導体接合を実現し、これ
を利用したダイオード、薄膜トランジスタなどの電子デ
バイスを得る。 【解決手段】 基板上に、少なくとも、Ｃｕを含む複合
酸化物を含有する無機物層と、ｎ型導電性を示すｎ型半
導体酸化物層が積層されている半導体積層薄膜とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体積層薄膜構
造、およびこれを用いたダイオード素子および半導体積
層薄膜構造を含んだ電子デバイスに関する。

【０００２】

【従来の技術】ＩＴＯなどの透明導電性酸化物は、約１
０^-9Ｓcm^-1程度の絶縁体から約１０⁴Ｓcm^-1程度の高導
電性半導体まで制御可能である。この特徴ある性質にも
かかわらず、透明導電性酸化物の応用は、フラットパネ
ルディスプレーや太陽電池などの透明電極に応用されて
いるにすぎない。半導体応用においては、ｐ−ｎ接合が
重要な構造である。しかしながら、従来の透明導電性酸
化物は、すべてｎ型であり、ｐ型の透明導電体酸化物が
無いため、透明導電性酸化物のみで構成するｐ−ｎ接合
を作り出すことは、困難であった。ｐ型導電性薄膜の形
成が可能になると、従来のｎ型半導体と組み合わせたｐ
−ｎ接合により、透明ダイオード、透明トランジスタ、
紫外線発光ダイオード、透明太陽電池、透明薄膜トラン
ジスタ、透明半導体回路の作製が可能となる。

【０００３】このような、目的のため、本発明者らであ
る川副らは、New Glass第１３巻２号（１９９８）４３
ページ、川副博司、細野秀雄”ｐ型導電性透明酸化物の
探索”、Ｎａｔｕｒｅ 第３８９号 （1997） ９３９
ページ、Ｈ．ＫＡＷＡＺＯＥ、Ｍ．ＹＡＳＵＫＡＷＡ、
Ｈ．ＨＹＯＤＯ、Ｍ．ＫＵＲＩＴＡ、Ｈ．ＹＡＮＡＧ
Ｉ、Ｈ．ＨＯＳＯＮＯ ”P-type electrical conducti
on in transparent thinfilms of CuAlO₂ ”、Applied
Physics Letters 第７３号（１９９８）２２０ページ、
A.Kudo,H.Yanagi,H.Hosono,H.Kawazoe”A p-typeconduc
tive oxide with wide band gap"にデラフォサイト酸化
物、SrCu2O2化合物がワイドギャップｐ型導電性を示す
ことを報告している。

【０００４】上記論文においてもP-Nダイオードについ
ての議論がなされ、また、Ｎａｔｕｒｅ 第３８９号
（1997） ９０７ページ、G.Thomas ”Invisivle circ
uits”およびPHYSICS WORLD、January、(1998) ２７ペ
ージ、M.Prins,L.Feiner"Hole conductivity holds pro
mise for transparent bipolar devices"においても透
明なダイオード、透明半導体回路について触れられてい
る。

【０００５】しかしながら、上記論文中にも述べられて
いるように、酸化物半導体薄膜には欠陥準位が多いこ
と、キャリアの移動度が低いこと、キャリア密度の制御
が不十分であることなどにより、未だ、半導体の応用デ
バイスの実現に、検討不十分であり、実現は今のところ
不可能であるといったことが、通説であった。

【０００６】ところが、発明者らは、薄膜技術を用い
て、透明の半導体接合を作製することを目的として、実
験を重ねた結果、これまでの通説を覆し、本発明者らが
見いだした透明ｐ型半導体を用い、ｐ−ｎ接合が実現で
きることを発見した。

【０００７】

【発明が解決しようとする課題】本発明の目的は、酸化
物の薄膜技術とｎ型半導体を用いて、酸化物の性質を利
用した透明の半導体接合を実現し、これを利用したダイ
オード、薄膜トランジスタなどの電子デバイスを得るこ
とである。

【０００８】

【課題を解決するための手段】このような目的は、下記
（１）〜（１２）のいずれかの構成により達成される。 （１） 基板上に、少なくとも、Ｃｕを含む複合酸化物
を含有する無機物層と、ｎ型導電性を示すｎ型半導体酸
化物層が積層されている半導体積層薄膜。 （２） 前記無機物層のバンドギャップが２．５eV以上
である上記（１）の半導体積層薄膜。 （３） 前記無機物層がｐ型半導体である上記（１）ま
たは（２）の半導体積層薄膜。 （４） 前記Ｃｕを含む複合酸化物におけるＣｕが１価
の状態の化合物である上記（１）〜（３）のいずれかの
半導体積層薄膜。 （５） 前記Ｃｕを含む複合酸化物がデラフォサイト化
合物である上記（１）〜（３）のいずれかの半導体積層
薄膜。 （６） 前記Ｃｕを含む複合酸化物がＳｒＣｕ₂Ｏ₂ で
ある上記（１）〜（３）のいずれかの半導体積層薄膜。 （７） 前記ｎ型半導体層のバンドギャップが２．５eV
以上である上記（１）〜（６）のいずれかの半導体積層
薄膜。 （８） 前記ｎ型半導体層が酸化亜鉛を主成分とする層
である上記（１）〜（７）のいずれかの半導体積層薄
膜。 （９） 前記基板が可視領域で透明である上記（１）〜
（８）のいずれかの半導体積層薄膜。 （１０） 上記（１）〜（９）のいずれかの半導体積層
薄膜を有し、電極に透明電極を有する電子デバイス。 （１１） 上記（１）〜（９）のいずれかの半導体積層
薄膜を有する電子デバイス。 （１２） 上記（１）〜（９）のいずれかの半導体積層
薄膜を有するダイオード。

【０００９】

【作用】本発明は、無機酸化物材料であるＣｕＡｌ
Ｏ₂ 、ＳｒＣｕ₂Ｏ₂ などの１価のＣｕを含む複合酸化
物からなる無機物層とｎ型半導体層を積層することによ
り、ｐ−ｎ接合を実現し、ダイオードなどの半導体素子
とするものである。

【００１０】本発明では、無機酸化物材料であるＣｕＡ
ｌＯ₂ 、ＳｒＣｕ₂Ｏ₂ などの１価のＣｕを含む複合酸
化物からなる無機物層を用いる。この無機物層が、ｎ型
の半導体と接すると、比較的容易に、空乏層を形成する
ことを見いだした。

【００１１】無機物層は酸化物であり、例えばＳｒＣｕ
₂Ｏ₂ では、Ｃｕ⁺ の陽イオンが酸化物中に導入されて
いる。この陽イオンのｄ¹⁰電子の準位は、酸素イオンの
２ｐ ⁶ 電子の準位に近接しているため、これらの準位が
混成する。陽イオンと酸素イオンにより混成された電子
準位は、価電子帯上端のホールの強い局在化を和らげ、
酸素イオン上に局在化したホールを比局在化し、室温に
おいても、イオン化できる準位になり、Ｐ型導電性を示
す。ホールは、結晶中でイオン化したＣｕ空孔、また
は、過剰の酸素により生成される。

【００１２】また、ＳｒＣｕ₂Ｏ₂ など酸化物薄膜の表
面は、酸素の吸着、あるいは、欠陥生成が起こりやす
い。ホールは、Ｃｕと酸素の欠陥により生成されている
ので、酸化物薄膜の表面近傍は、キャリア、欠陥準位な
どが膜内部とは異なる濃度となっていると考えられる。

【００１３】このような、酸化物独特の表面は、酸素に
対して敏感であり、この表面に対して、ｎ型半導体層を
用いて接合を作ると、傾向として、ＳｒＣｕ₂Ｏ₂ 側に
容易に空乏層が形成され易い。従って、この界面特性
は、ダイオード特性を示す。

【００１４】特に、酸化物をｎ型半導体層に用いると、
同様な効果があると同時に、ｎ型半導体層自体も酸化物
であるため、やはり、その表面は酸素に対して敏感であ
り、接合相手である、ＣｕＡｌＯ₂ 、ＳｒＣｕ₂Ｏ₂ な
どの１価のＣｕを含む複合酸化物からなる無機物層との
界面において、ｎ型半導体層側にも容易に空乏層が形成
され易くなる。この場合には、ｐ層である無機物層、ｎ
層であるｎ型半導体層ともに酸化物で、それぞれの層相
互の酸素の移動により、それぞれの層に空乏層が形成さ
れ易くなるものと考えられる。

【００１５】以上のような酸化物特有の界面特性を利用
することにより、ダイオード、トランジスタなどの作製
が可能となることを見いだした。

【００１６】

【発明の実施の形態】本発明の積層薄膜は、基板上に、
少なくとも、１価のＣｕを含む複合酸化物を含有する無
機物層と、少なくともｎ型導電性を示す層が積層されて
いる構造体を有する。また、好ましくは無機物層のバン
ドギャップが２．５eV以上であり、さらに好ましくは無
機物層がｐ型半導体である。

【００１７】1価のＣｕを含む複合酸化物のうち、デラ
フオサイト化合物、例えば、ＣｕＡｌＯ₂ 化合物では、
1価のＣｕと、３価のＡｌによるＣｕ⁺ 、ＡｌＯ₂ ^- が
それぞれｃ軸に垂直な２次元平面を形成し、交互に積層
している。ＳｒＣｕ₂Ｏ₂ は、Ｏ−Ｃｕ−Ｏのダンベル
構造のユニットがジグザグにつながり、１次元のチェー
ンを結晶構造中で形成している。デラフオサイト化合物
またはＳｒＣｕ₂Ｏ₂は、エピタキシャル膜でもよいが、
非晶質、多結晶の薄膜においてもｐ型導電性を示す薄膜
が容易に得られる。ドーピングも可能である。また通電
や温度による電気的特性変化も少なく、電極材との電気
化学反応も少ないない。さらに透光性にも優れている。

【００１８】本発明で用いる１価のＣｕを含む複合酸化
物としては、ＣｕＡｌＯ₂ に代表されるＩ−III−VI₂
族のデラフオサイト化合物である。または、ＳｒＣｕ₂
Ｏ₂ において、Ｓｒに代わり他のアルカリ土類金属、ま
たはＳｃ，Ｙおよび他の希土類金属を用いた、例えば、
ＢａＣｕ₂Ｏ₂ 等のＡＣｕ₂Ｏ₂ （Ａ：アルカリ土類金
属、または希土類金属）で表されるものが好ましい。さ
らに、これらの化合物を用いた複数成分の組み合わせの
混晶化合物が好ましい。

【００１９】これらの化合物の組成比は厳密に上記した
値をとるのではなく、それぞれの元素に関してある程度
の固溶限を有している。従って、ＣｕＡｌＯ₂ 、ＳｒＣ
ｕ₂Ｏ₂ などの酸化物は、その範囲の組成比であればよ
い。

【００２０】以上のような化合物の中でも、ＣｕＡｌＯ
₂ 、ＣｕＧａＯ₂ 、ＡＣｕ₂Ｏ₂ （Ａ：アルカリ土類金
属、または希土類金属で、特にＳｒが好ましい）および
これらの混晶化合物は、組成制御が容易でｐ型のワイド
ギャップの半導体となるため特に好ましい。

【００２１】また、本発明の無機物層は、バンドギャッ
プが２．５eV以上、より好ましくは２．７eV以上、さら
には３．０eV以上、特に３．２eVであることが好まし
い。その上限は、特に規制されるものではないが、通
常、４eV程度である。バンドギャップが２．５eV以上の
無機物層に用いる材料は、上述した１価のＣｕを含む複
合酸化物中より適宜選択して用いればよい。

【００２２】さらに本発明の無機物層は、ｐ型半導体で
あるとさらに好ましい。ｎ型半導体層に対し、Ｃｕを含
む複合酸化物を含有する無機物層は、その界面のｎ型半
導体側に、空乏層を発生させる役割を果たし、良好なダ
イオード特性が得られる。ｐ型半導体の無機物層に用い
る材料は、上述したデラフォサイト化合物中より適宜選
択して用いればよい。これらの化合物の中には、そのま
までｐ型半導体の性質を示すものもあるが、これらの化
合物の作製時に公知のドーピング物質またはガスを添加
してｐ型化を行うことが好ましい。また、ドーピングを
行わず、組成をずらすことによりｐ型化を行うことが特
に好ましい。ｐ型半導体か否かはホール測定、またはゼ
ーベック効果により判断することができる。

【００２３】ｐ型化する場合のドーパントとしては、例
えば、１価の金属、特にカリウム等が挙げられる。これ
らは単独で用いてもよいし、２種以上を混合して用いて
もよい。またドーピング量としては、全体の５at％以
下、特に３at％以下程度であることが好ましい。

【００２４】無機物層の形態としては、非晶質薄膜、微
結晶薄膜、多結晶薄膜、エピタキシャル薄膜、単結晶薄
膜、または、これらの入り交じった薄膜、またこれらの
積層薄膜や人工格子薄膜が用いられる。特に、ガラス基
板上で素子を用いる場合には、多結晶薄膜が好ましい。
多結晶薄膜は大面積に形成可能でかつ結晶性であるた
め、無機物層の半導体的特性を効果的に利用することが
可能である。

【００２５】また、発光ダイオードなどの欠陥の制御が
大きく影響する半導体素子として用いる場合などには、
エピタキシャル薄膜、単結晶薄膜を用いることが好まし
い。

【００２６】無機物層の厚みとしては、特に制限はない
が、１０nm〜３μm程度が使用され目的の電子デバイス
により使い分ける。大面積でピンホールフリーとするた
めおよび結晶性を高めるために１００nm〜１μmが好ま
しい。

【００２７】上記の無機物層の製造方法としては、スパ
ッタ法、蒸着法、ＭＢＥ法、レーザーアブレーション
法、ＣＶＤ法などの各種の物理的または化学的な薄膜形
成方法などが用いられ、また、特性向上のため、ポスト
還元アニール法などの薄膜形成後に後処理を使用しても
よい。

【００２８】本発明で用いるｎ型半導体層は、ｎ型半導
体酸化物である。ｎ型半導体には、例えばａ−Ｓｉ、ａ
−ＳｉＣおよびその混晶系、Ａｓ₂Ｓ₃ などアモルファ
スカルコゲナイド、Ｃ、Ｓｉ、Ｇｅ、ＳｉＣ及びその混
晶系、ＧａＮ、ＩｎＮ、ＡｌＮおよびその混晶系、Ｇａ
Ｐ、ＩｎＰ、ＡｌＰおよびその混晶系、ＧａＡｓ、Ｉｎ
Ａｓ、ＡｌＡｓおよびその混晶系、ＧａＳｂ、ＩｎＳ
ｂ、ＡｌＳｂおよびその混晶系、ＺｎＳ、ＺｎＯ、Ｚｎ
Ｔｅ、ＺｎＳｅおよびその混晶系、ＣｄＳ、ＣｄＯ、Ｃ
ｄＴｅ、ＣｄＳｅおよびその混晶系、ＰｂＳ、ＰｂＯ、
ＰｂＴｅ、ＰｂＳｅおよびその混晶系、ＳｎＳ、ＳｎＴ
ｅ、ＳｎＳｅおよびその混晶系、ＣｕＧａＳ₂ 、ＣｕＩ
ｎＳｅ₂ 、ＡｇＧａＳ₂ などのカルコパイライト化合
物、ＩＴＯなどＳｎＯ₂ 、Ｉｎ₂Ｏ₃ およびその化合
物、ＡｇＩｎＯ₂ 、ＳｎドープＡｇＩｎＯ₂ などのデラ
フォサイト化合物、ＡｇＳｂＯ₃ 、Ｃｄ₂ＧｅＯ₄ 、Ｃ
ｄ₂ＰｂＯ ₄ 、ＭｇＩｎ₂Ｏ₄ 、ＺｎＧａ₂Ｏ₄ 、Ｖ₂Ｏ₅
系の酸化物半導体などや、以上の化合物を用いた複数成
分の組み合わせの混晶化合物を用いることができるが、
本発明では、前述した理由により酸化物を用いる。特
に、ＺｎＯを主成分とする化合物、ＩＴＯなどＳｎ
Ｏ₂ 、Ｉｎ₂Ｏ₃ およびその化合物、デラフォサイト化
合物が特に好ましい。そのなかでもＺｎＯを主成分とす
る化合物は、半導体特性の制御が可能で特に好ましい。

【００２９】また、好ましくは無機物層のバンドギャッ
プが２．５eV以上であると透明のダイオードが構成でき
るため好ましい。

【００３０】これらの化合物の作製時に公知のドーピン
グ物質またはガスを添加してｎ型化を行ってもよい。ま
た、ドーピングを行わず、組成をずらすことによりｎ型
化を行ってもよい。ｎ型半導体か否かはホール測定、ま
たはゼーベック効果により判断することができる。

【００３１】ｎ型半導体層の形態としては、非晶質薄
膜、微結晶薄膜、多結晶薄膜、エピタキシャル薄膜、単
結晶薄膜、または、これらの入り交じった薄膜、またこ
れらの積層薄膜や人工格子薄膜が用いられる。多結晶薄
膜は大面積に形成可能でかつ結晶性であるため、ｎ型半
導体層の半導体的特性を効果的に利用することが可能で
ある。さらに、多結晶薄膜のうち、配向膜が好ましい。
例えば、ＺｎＯは、ガラス状でｃ軸配向が容易に得ら
れ、ｐ−ｎ接合とすると良好な界面特性が得られる。

【００３２】また、発光ダイオードなどの欠陥の制御が
大きく影響する半導体素子として用いる場合などには、
エピタキシャル薄膜、単結晶薄膜を用いることが好まし
い。

【００３３】本発明で用いる基板の材料は特に限定され
ないが、非晶質基板たとえばガラス、石英、有機物シー
ト、有機物基板など、結晶基板たとえば、マグネシア、
チタン酸ストロンチウム、サファイア、ジルコニア、安
定化ジルコニア、ニオブ酸リチウム、タンタル酸リチウ
ム等の絶縁体や、ガリウム砒素、シリコン、ＺｎＳｅ、
ＺｎＳ、ＧａＰ、ＩｎＰ等の半導体などのいずれを用い
てもよい。またこれらの非晶質または結晶基板に結晶
質、非晶質あるいは金属のバッファ層を形成した基板も
用いることができる。また金属基板としては、Ｍｏ、Ａ
ｌ、Ｐｔ、Ｉｒ、Ａｕ、Ｐｄなどを用いることができ
る。

【００３４】これら基板のうち、好ましくはガラス基板
など透明な基板を用いることが好ましい。透明基板を用
いると、ワイドギャップの無機物層あるいは、ｎ型半導
体層を用いた積層薄膜では、透明の素子が実現できる。
この「透明」である特徴を生かした応用に最適である。

【００３５】また基板がそれ自体、ｎ型半導体のとき
は、基板を本発明のｎ型半導体層として用いることがで
きる。

【００３６】無機物層あるいは、ｎ型半導体層にエピタ
キシャル薄膜、単結晶薄膜を用いる場合には、上記基板
のうち、単結晶基板を用いることが好ましい。

【００３７】本発明において、無機物層とｎ型半導体層
の積層順序は任意である。ｎ型半導体層に結晶性の優れ
る層を用いる場合には、単結晶の基板上にｎ型半導体層
をエピ成長させ、その上に無機物層を形成すればよい。

【００３８】無機物層の厚みとしては、特に制限はない
が、１０nm〜３μm程度が使用される目的の素子により
使い分ける。大面積でピンホールフリーとするためおよ
び結晶性を高めるために１００nm〜１μmが好ましい。

【００３９】上記の無機物層の製造方法としては、スパ
ッタ法、蒸着法、ＭＢＥ法、ＣＶＤ法などの各種の物理
的または化学的な薄膜形成方法などが用いられ、また、
特性向上のため、ポストアニール法などの薄膜形成後に
後処理を使用してもよい。

【００４０】以上のような積層薄膜は目的とする機能を
得るために、各層に電極を形成して電子デバイスとする
ことができる。

【００４１】電極材料は、高仕事関数の物質が好まし
く、例えば、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄ、Ｃｏ、Ｃｕ、Ｍ
ｏ、Ｗ、Ｆｅ、Ｃｒ、Ｓｎ、Ｔｉ、Ａｌ、Ａｇ、Ｔａ、
等の金属元素単体、または安定性を向上させるためにそ
れらを含む２成分、３成分の合金系を用いることが好ま
しい。また、低抵抗の半導体たとえばＺｎＯ、ＩＴＯ
（錫ドープ酸化インジウム）、ＧａＮなどが好ましい。
特に、本発明での積層薄膜は、ガラス基板上で透明の積
層薄膜とすることができるため、ＺｎＯ、ＩＴＯなどの
透明電極を用いることが特に好ましい。ＩＴＯは、通常
Ｉｎ₂ Ｏ₃ とＳｎＯとを化学量論組成で含有するが、Ｏ
量は多少これから偏倚していてもよい。Ｉｎ ₂ Ｏ₃ に対
するＳｎＯ₂ の混合比は、１〜２０wt％、さらには５〜
１２wt％が好ましい。また、ＩＺＯでのＩｎ₂ Ｏ₃ に対
するＺｎＯの混合比は、通常、１２〜３２wt％程度であ
る。

【００４２】透明電極を用いると、完全に透明な電子デ
バイスを構成できる。

【００４３】電極薄膜の厚さは、電子、ホール注入を十
分行える一定以上の厚さとすれば良く、０．１nm以上、
好ましくは０．５nm以上、特に１nm以上とすればよい。
また、その上限値には特に制限はないが、通常膜厚は１
〜５００nm程度とすればよい。電子ホール注入電極の上
には、さらに補助電極（保護電極）を設けてもよい。

【００４４】補助電極の厚さは、電子およびホール注入
効率を確保し、水分や酸素あるいは有機溶媒の進入を防
止するため、一定以上の厚さとすればよく、好ましくは
５０nm以上、さらには１００nm以上、特に１００〜１０
００nmの範囲が好ましい。補助電極層が薄すぎると、そ
の効果が得られず、また、補助電極層の段差被覆性が低
くなってしまい、端子電極との接続が十分ではなくな
る。一方、補助電極層が厚すぎると、補助電極層の応力
が大きくなるため、断線など信頼性の低下を招く。

【００４５】電子およびホール注入電極と補助電極とを
併せた全体の厚さとしては、特に制限はないが、通常１
００〜１０００nm程度とすればよい。

【００４６】さらに、これら以外の電極材料としては、
導電性酸化物が好ましく、以下の導電性酸化物を含む材
料が好ましい。Ｉｎを含む酸化物または導電性ペロブス
カイト酸化物、特にＩｎ₂ Ｏ₃ 、Ｉｎ₂ Ｏ₃ （Ｓｎドー
プ）、ＡＣｏＯ₃ 、ＡＭｎＯ ₃ 、ＡＮｉＯ₃ 、Ａ₂ Ｃｕ
Ｏ₄ 、（Ａ，Ｓｒ）ＣｏＯ₃ 、（Ａ，Ｓｒ，Ｃａ）Ａｕ
Ｏ₃ 、（Ａ，Ｓｒ）ＲｕＯ₃ 、ＳｒＲｕＯ₃ 、（Ａ，Ｓ
ｒ）ＭｎＯ₃ （Ａは、ＹおよびＳｃを含む希土類）、お
よびそれらの関連化合物が好ましい。一般に導電性酸化
物は無機物層、ｎ型半導体層が酸化物である場合に相性
がよい。

【００４７】本発明の積層薄膜は、半導体プロセスによ
り加工して、下記に示す実施例１のようなダイオード、
薄膜トランジスタなどの電子デバイスとすることができ
る。ダイオードとしては、例えば、基板／電極／無機物
層／ｎ型半導体層／電極、または基板／電極／ｎ型半導
体層／無機物層／電極などである。薄膜トランジスタを
構成する場合、例えば、ダイオード構造を利用して、図
４に示すような構成とすることができる。すなわち、ガ
ラス基板１上にｎ型半導体層２としてＺｎＯ薄膜を所定
の膜厚に形成し、ＩＴＯ薄膜等の導電性薄膜にてソース
電極３及びドレイン電極６を形成し、ゲートに無機物層
４のＳｒＣｕ₂Ｏ₂ 等の薄膜を形成し、さらにその上に
ゲート電極５として、ＩＴＯ等の透明導電性薄膜を形成
する。それぞれの薄膜はマスクを用いて形成すればよ
い。

【００４８】ゲート電極５のバイアスを変化させ、ソー
ス電極３−ドレイン電極６の抵抗変化を利用してスイッ
チング素子ができる。

【００４９】

【実施例】以下、本発明の具体的実施例を示し、本発明
をさらに詳細に説明する。ガラス基板としてコーニング
社製商品名７０５９基板を中性洗剤を用いてスクラブ洗
浄した。

【００５０】この基板上にＩＴＯ酸化物ターゲットを用
いＲＦマグネトロンスパッタリング法により、基板温度
２５０℃で、膜厚２００nmのＩＴＯ電極層を形成した。
このＩＴＯ電極は、下部電極となる。

【００５１】次に、下部電極の取り出し部をマスクした
ものを基板とし、多元反応性蒸着法を用いて、以下の手
順でＳｒＣｕ₂Ｏ₂ 薄膜を無機物層として形成した。

【００５２】真空槽内に設置された回転および加熱機構
を備えた基板ホルダーに上記基板を固定し、真空蒸着槽
を１０^-6 Torrまでポンプにより排気した。酸素をチャ
ンバー内にノズルから２５ｃｃ／分の割合で導入し、基
板を３５０℃に加熱し回転させた。回転数は２０rpm と
した。

【００５３】その後、金属ＳｒおよびＣｕをそれぞれ独
立した蒸発源からＳｒ／Ｃｕモル比で０．５に制御しつ
つ同時に供給した。この時、チャンバー内の酸素圧は、
１×１０^-4 Torrとし、ＳｒおよびＣｕ金属と酸素を反
応させ、厚さ約３００nmのＳｒＣｕ₂Ｏ₂ 薄膜を形成し
た。

【００５４】この薄膜の組成を蛍光Ｘ線分析により調べ
たところ、モル比でＳｒ：Ｃｕ＝３．２：６．８であっ
た。

【００５５】得られたＳｒＣｕ₂Ｏ₂ 薄膜について、Ｘ
ＲＤによる評価を行った。図１に、この薄膜のＸＲＤパ
ターンを示す。このパターンから、形成されたＳｒＣｕ
₂Ｏ₂ 薄膜は多結晶薄膜であることが確認できた。

【００５６】得られたＳｒＣｕ₂Ｏ₂ 薄膜について光透
過特性を測定し、可視領域、赤外領域で透明であること
を確認した。また、バンドギャップを計算したところ約
３．３eVであった。

【００５７】ＳｒＣｕ₂Ｏ₂ 薄膜は、室温でシート抵抗
０．１１ＭΩ／□、抵抗率３．３Ωcmであった。また、
ゼーベック定数の極性からｐ型の導電性を確認した。

【００５８】このＳｒＣｕ₂Ｏ₂ 薄膜による無機物層上
にｎ型半導体層として、ＺｎＯ薄膜を以下の方法で形成
した。

【００５９】ＲＦマグネトロンスパッタリング装置を用
いた。基板温度を２５０℃とし、ＺｎＯ焼結体ターゲッ
トを用い、スパッタガスにＡｒ：４Ｐａ導入し、ＲＦパ
ワー：１２０Ｗで膜厚約１μｍのＺｎＯ薄膜を形成し
た。

【００６０】Ｘ線回折によるとウルツアイト型の結晶構
造を有し、Ｃ軸に配向した多結晶薄膜であることがわか
った。また、ＺｎＯ薄膜のキャリア濃度は、５×１０１
８（１／cm³ ）、ゼーベック係数の測定よりｎ型の半導
体膜であり、光透過特性からバンドギャップは３．１ｅ
Ｖであることがわかった。

【００６１】ここでは、ＳｒＣｕ₂Ｏ₂ 薄膜、ＺｎＯ薄
膜の評価のために取り出したが、実際の素子作製では、
ＳｒＣｕ₂Ｏ₂ 薄膜形成直後後、ＺｎＯ薄膜形成し、積
層薄膜を得た。

【００６２】さらに、上部電極として、下部電極と同様
にＩＴＯ薄膜を２００nm形成した。電極面積は約４mm²
とした。

【００６３】得られた構造から下部電極、上部電極から
リードを引き出し、電界を印加した。下部電極側をプラ
ス、上部電極側をマイナスにバイアスした場合のＶ−Ｉ
特性を図２に示す。Ｖ−Ｉ特性はダイオード特性を示し
ていることがわかる。図３にこの素子のＣ−Ｖ特性を示
す。ここでは、下部電極側をマイナス、上部電極側をプ
ラスとしている。逆バイアス電圧の増加とともに容量が
減少し、空乏層が形成されていることが確認できる。す
なわちこの素子では、ｐ型のＳｒＣｕ₂Ｏ₂ 薄膜とｎ型
のＺｎＯ薄膜からなるｐ−ｎ接合によるダイオード素子
が実現できていることがわかる。

【００６４】また、基板にガラス、電極に透明電極を用
いているため素子は、肉眼で透明であった。

【００６５】なお、上記素子構成は、基板／電極／無機
物層／ｎ型半導体層／電極であるが、同様に基板／電極
／ｎ型半導体層／無機物層／電極構造としても、上記同
様ダイオード特性が確認できた。

【００６６】

【発明の効果】以上のように本発明によれば、これまで
の通説を覆し、酸化物の薄膜技術とｎ型半導体を用い
て、酸化物の性質を利用した透明の半導体接合が実現で
き、ダイオード、薄膜トランジスタなどの電子デバイス
が得られる。

【図面の簡単な説明】

【図１】本発明に用いたＳｒＣｕ₂Ｏ₂ 薄膜のＸＲＤチ
ャートである。

【図２】本発明のダイオードのＶ−Ｉ特性である。

【図３】本発明のダイオードのＣ−Ｖ特性である。

【図４】本発明の薄膜トランジスタの構造図である。

【符号の説明】

１ 基板 ２ ｎ型半導体層 ３ ソース電極 ４ 無機物層 ５ ゲート電極 ６ ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/04 Ｍ Ｆターム(参考） 4M104 BB36 GG02 GG04 GG05 5F051 AA07 AA10 BA16 DA03 FA02 GA02 GA03 GA04 5F110 CC01 DD02 EE07 EE44 FF01 FF27 GG04 GG43 HK07

Claims (12)

【特許請求の範囲】
1. 【請求項１】 基板上に、少なくとも、Ｃｕを含む複合
   酸化物を含有する無機物層と、ｎ型導電性を示すｎ型半
   導体酸化物層が積層されている半導体積層薄膜。
2. 【請求項２】 前記無機物層のバンドギャップが２．５
   eV以上である請求項１の半導体積層薄膜。
3. 【請求項３】 前記無機物層がｐ型半導体である請求項
   １または２の半導体積層薄膜。
4. 【請求項４】 前記Ｃｕを含む複合酸化物におけるＣｕ
   が１価の状態の化合物である請求項１〜３のいずれかの
   半導体積層薄膜。
5. 【請求項５】 前記Ｃｕを含む複合酸化物がデラフォサ
   イト化合物である請求項１〜３のいずれかの半導体積層
   薄膜。
6. 【請求項６】 前記Ｃｕを含む複合酸化物がＳｒＣｕ₂
   Ｏ₂ である請求項１〜３のいずれかの半導体積層薄膜。
7. 【請求項７】 前記ｎ型半導体層のバンドギャップが
   ２．５eV以上である請求項１〜６のいずれかの半導体積
   層薄膜。
8. 【請求項８】 前記ｎ型半導体層が酸化亜鉛を主成分と
   する層である請求項１〜７のいずれかの半導体積層薄
   膜。
9. 【請求項９】 前記基板が可視領域で透明である請求項
   １〜８のいずれかの半導体積層薄膜。
10. 【請求項１０】 請求項１〜９のいずれかの半導体積層
    薄膜を有し、電極に透明電極を有する電子デバイス。
11. 【請求項１１】 請求項１〜９のいずれかの半導体積層
    薄膜を有する電子デバイス。
12. 【請求項１２】 請求項１〜９のいずれかの半導体積層
    薄膜を有するダイオード。