CN104094407A - P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统 - Google Patents

P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统 Download PDF

Info

Publication number
CN104094407A
CN104094407A CN201280068524.3A CN201280068524A CN104094407A CN 104094407 A CN104094407 A CN 104094407A CN 201280068524 A CN201280068524 A CN 201280068524A CN 104094407 A CN104094407 A CN 104094407A
Authority
CN
China
Prior art keywords
type oxide
oxide
state
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280068524.3A
Other languages
English (en)
Other versions
CN104094407B (zh
Inventor
安部由希子
植田尚之
中村有希
高田美树子
松本真二
曾根雄司
早乙女辽一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN104094407A publication Critical patent/CN104094407A/zh
Application granted granted Critical
Publication of CN104094407B publication Critical patent/CN104094407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G30/00—Compounds of antimony
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram

Abstract

提供p-型氧化物，其包括氧化物，其中所述氧化物包括：Cu；和元素M，其选自p区元素，并且其在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态，和其中所述p-型氧化物是非晶的。

Description

P-型氧化物、用于制造P-型氧化物的组合物、用于制造P-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统
技术领域
本发明涉及p-型氧化物、用于制造其的组合物、用于制造其的方法、半导体元件、显示元件、图像显示装置、和系统。
背景技术
自发布在非晶状态下呈现出a-Si以上的迁移率的InGaZnO4(a-IGZO)薄膜晶体管(TFT)以来，全世界已经在积极地进行用于实际使用的氧化物半导体的研究和开发。然而，这些氧化物半导体材料的大多数是使用电子作为载流子的n-型氧化物半导体。
如果比得上n-型氧化物半导体的p-型氧化物半导体可在实际中使用，则将这些p-型氧化物半导体和n-型氧化物半导体组合以形成p-n结，从而实现二极管、光学传感器、太阳能电池、LED、或者双极晶体管。由于可将氧化物半导体设计成具有宽的带隙，因此可将这些器件制成透明的。
此外，有源矩阵显示器使用如图7中所示的2T1C电路作为基本驱动电路。在这样的显示器中，如果驱动晶体管(场效应晶体管20)为n-型，则驱动电路为所谓的源跟随电路。因此，驱动晶体管的工作点(operating point)由于有机EL元件性质的老化(尤其是电压的升高)而偏移至不同栅电压的工作点，从而缩短显示器的半衰期。由于该原因，尚未实现使用高迁移率的a-IGZOTFT作为底板的有源矩阵有机EL显示器(AM-OLED)，一直专门采用p-型低温多晶硅薄膜晶体管(LTPS-TFT)。因此，需要高性能的p-型氧化物半导体。
自二十世纪50年代已经知晓，作为一价铜氧化物的Cu2O晶体呈现出p-型导电性(参见例如NPL 1)。该晶体具有O-Cu-O的哑铃结构作为基础，并且Cu的3d轨道和氧的2p轨道的杂化轨道构成价带顶。空穴通过氧过量化学计量而被引入价带中，从而呈现出p-型导电性。
具有哑铃结构作为基础单元的晶体的实例包括由CuMO2(M＝Al、Ga、In)和SrCu2O2晶体表示的铜铁矿晶体。为了使这些氧化物呈现出p-型导电性，它们需要具有高的结晶性，并且已经报道了p-型导电性的仅有的晶体是CuAlO2、CuInO2和SrCu2O2(参见例如NPL 2-NPL 4)。
难以呈现出p-型导电性的原因之一是Cu的化合价和氧含量难以控制。当尝试形成包含高度结晶性Cu+的氧化物的单相膜时，所得膜在大多数情况下为其中混合包含Cu2+的晶体相例如CuO、SrCuO2和SrCu2O3的膜。使用这样的膜，无法获得优异的p-型导电性，并且难以控制其性质。因此，当使用这些p-型氧化物材料作为半导体元件的活性(有源，active)层时，无法优化例如载流子密度和载流子迁移率的性质。
除了以上以外，还公开了包含一价Cu或Ag的铜铁矿氧化物(例如，参见PTL 1)。然而，在所公开的技术中，500℃或更高的高温热处理是必要的并且因此其不适合于实际使用。
此外，公开了结晶性SrCu2O2的p-型导电薄膜(例如，参见PTL 2)。在所公开的技术中，薄膜形成温度相对低，即300℃，但是一直未获得足够的导电性，并且所获得的最佳导电性为4.8×10-2Scm-1。此外，其控制也不足。
如上所述，这些被公开的技术具有如下问题：无法通过实用的方法制造p-型氧化物材料，并且无法提供具有适当控制的并且足够的导电性的p-型氧化物。
此外，公开了使用包含一价Cu或Ag的铜铁矿晶体的p-型氧化物材料作为活性层的TFT(例如，参见PTL 3)。
然而，该文献未公开足够的信息，例如活性层材料的性质、其形成方法以及晶体管的性质。
此外，公开了使用Cu2O晶体作为活性层的TFT(参见例如NPL 5和NPL6)。然而，根据这些技术，无法充分地控制活性层的性质，并且因此TFT的电子场效应迁移率和开-关比尚未达到适合实际使用的水平。
如上所述，这些公开的技术具有如下问题：难以控制p-型氧化物材料的性质例如载流子密度，并且无法获得适合于在器件中使用的性质。
迄今为止，尚未发现在实际使用中有效的p-型氧化物。
因此，当前对于具有比得上n-型氧化物的特性的特性的p-型氧化物存在需要。
引文列表
专利文献
PTL 1：日本专利申请特开(JP-A)No.11-278834
PTL 2:JP-A No.2000-150861
PTL 3:JP-A No.2005-183984
非专利文献
NPL 1:J.Bloem,Discussion of some optical and electrical properties ofCu2O,Philips Research Reports,VOL 13,1958,pp.167-193
NPL 2:H.Kawazo和其他5人,P-type electrical conduction intransparent thin films of CuAlO2,Nature,VOL.389,1997,pp.939-942
NPL 3:H.Yanagi和其他4人,Bipolarity in electrical conduction oftransparent oxide semiconductor CuInO2with delafossite structure,AppliedPhysics Letters,VOL.78,2001,pp.1583-1585
NPL 4:A.Kudo和其他3人,SrCu2O2:A p-type conductive oxide withwide band gap,Applied Physics Letters,VOL.73,1998,pp.220-222
NPL 5:E.Fortunato和其他8人,Thin-film transistors based on p-typeCu2O thin films produced at room temperature,Applied Physics Letters,VOL.96,2010,pp.192102
NPL 6:K.Matsuzaki和其他5人,Epitaxial growth of high mobilityCu2O thin films and application to p-channel thin film transistor,Applied PhysicsLetters,VOL.93,2008,pp.202107
发明内容
技术问题
本发明目标在于提供(解决)常规领域中的上述各种问题并且实现以下目的。具体地，本发明的目的是提供新型的p-型氧化物，其具有优异的性质即足够的导电性，其可在实用的条件下即在相对低的温度下制造，并且其可通过调节配方比而控制导电性。
问题的解决方案
用于解决上述问题的手段如下：
p-型氧化物，其包括：
氧化物，
其中所述氧化物包括：
Cu；和
元素M，其选自p区元素，并且其在作为离子存在时能够处于平衡状态，其中平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态，和
其中所述p-型氧化物为非晶的。
发明的有益效果
本发明可解决本领域中的各种问题并且提供新型的p-型氧化物，其具有优异的性质即足够的导电性，其可在实用的条件下即在相对低的温度下制造，并且其可通过调节配方比而控制导电性。
附图说明
图1为对二极管的一个实例进行说明的示意性结构图。
图2为对顶接触和底栅场效应晶体管的一个实例进行说明的示意性结构图。
图3为对底接触和底栅场效应晶体管的一个实例进行说明的示意性结构图。
图4为对顶接触和顶栅场效应晶体管的一个实例进行说明的示意性结构图。
图5为对底接触和顶栅场效应晶体管的一个实例进行说明的示意性结构图。
图6为用于对图像显示装置的一个实例进行解释的图。
图7为用于对本发明的显示元件的一个实例进行解释的图。
图8为对显示元件中的有机EL元件和场效应晶体管之间的物理关系的一个实例进行说明的示意性结构图。
图9为对显示元件中的有机EL元件和场效应晶体管之间的物理关系的另一实例进行说明的示意性结构图。
图10为对有机EL元件的一个实例进行说明的示意性结构图。
图11为用于对显示控制器件的一个实例进行解释的图。
图12为用于对液晶显示器的一个实例进行解释的图。
图13为用于对图12的显示元件进行解释的图。
图14为描绘实施例1-6的p-型氧化物的体积电阻率的图。
图15描绘实施例1的p-型氧化物的X-射线衍射的测量结果。
图16描绘实施例2的p-型氧化物的X-射线衍射的测量结果。
图17描绘实施例3的p-型氧化物的X-射线衍射的测量结果。
图18描绘实施例4的p-型氧化物的X-射线衍射的测量结果。
图19描绘实施例5的p-型氧化物的X-射线衍射的测量结果。
图20描绘实施例6的p-型氧化物的X-射线衍射的测量结果。
图21描绘对比例1的Cu-Sb氧化物的X-射线衍射的测量结果。
图22描绘对比例2的Cu-Sb氧化物的X-射线衍射的测量结果。
图23描绘实施例7的p-型氧化物的X-射线衍射的测量结果。
图24为描绘实施例8中制造的二极管的电流-电压(I-V)特性的图。
图25为实施例10中制造的场效应晶体管的沟道的显微照片。
图26为描绘实施例11-17的p-型氧化物的体积电阻率的图。
图27描绘实施例11的p-型氧化物的X-射线衍射的测量结果。
图28描绘实施例12的p-型氧化物的X-射线衍射的测量结果。
图29描绘实施例13的p-型氧化物的X-射线衍射的测量结果。
图30描绘实施例14的p-型氧化物的X-射线衍射的测量结果。
图31描绘实施例15的p-型氧化物的X-射线衍射的测量结果。
图32描绘实施例16的p-型氧化物的X-射线衍射的测量结果。
图33描绘实施例17的p-型氧化物的X-射线衍射的测量结果。
图34描绘对比例3的Cu-Sb氧化物的X-射线衍射的测量结果。
图35描绘实施例18的p-型氧化物的X-射线衍射的测量结果。
图36为描绘实施例19中制造的二极管的电流-电压(I-V)特性的图。
图37为实施例21中制造的场效应晶体管的沟道的显微照片。
具体实施方式
(P-型氧化物、用于制造P-型氧化物的组合物和用于制造P-型氧化物的方法)
<P-型氧化物>
本发明的p-型氧化物基本上由包含如下的氧化物构成：Cu；和元素M，其选自p区元素，并且其在作为离子存在时能够处于平衡状态，其中平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态，和其中所述p-型氧化物是非晶的。
在以下描述中，选自p区元素并且在作为离子存在时能够处于平衡状态的元素M可仅被称为“元素M”，其中平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态。
所述p-型氧化物是非晶的，并且呈现出使用空穴作为载流子的p-型导电性。
在利用由Cu的3d轨道和O的2p轨道的杂化轨道构成的价带的一价铜(或银)氧化物中，电子轨道的各向异性是强的，并且因此常规上认为，为了呈现p-型，该铜氧化物需要为晶体。这完全不同于利用由重金属的各向同性的s轨道构成的导带的n-型氧化物半导体。然而，本发明人已经发现，处于非晶状态的特定Cu氧化物呈现出p-型导电性。
由于所述p-型氧化物是非晶的，因此可连续地调节含Cu氧化物和含元素M的氧化物的比率。通过上述比率可控制所述氧化物的导电性，并且结果，可获得适合于预期意图的期望性质的p-型氧化物。
难以控制含一价铜的常规的结晶性p-型氧化物中的Cu的化合价和氧含量，并且因此难以用该常规的p-型氧化物形成单相膜。此外，包含无意中产生的Cu2+的相的存在干扰p-型导电性。
本发明的p-型氧化物基本上由包含Cu和元素M的氧化物构成。元素M为在作为离子存在时能够处于平衡状态的元素，在该平衡状态，存在其中失去外层的p轨道的全部电子的状态(该状态表示为Mx+)和其中释放2个电子并且失去最外层的s轨道和p轨道的全部电子的状态(通过将化合价增加2，该状态表示为M(x+2)+)两者。本发明的p-型氧化物基本上由包含Cu和元素M的氧化物构成，并且在Mx+转变为M(x+2)+时所释放的电子被结合到Cu2+中而成为Cu+。作为该状态变化的结果，Cu可作为Cu+而不是Cu2+稳定地存在。
例如，元素M的一个实例为Sn。Sn具有改善p-型氧化物中的p-型导电性的效果，因为其在从其中失去最外层的2个5p电子的Sn2+状态向其中失去2个5s电子和2个5p电子的Sn4+状态转变期间释放2个电子，使得Cu作为Cu+而不是Cu2+稳定地存在。
此外，元素M的另一实例为Sb。Sb具有改善p-型氧化物中的p-型导电性的效果，因为其在从其中失去最外层的3个5p电子的Sb3+状态向其中失去2个5s电子和3个5p电子的Sb5+状态转变期间释放2个电子，使得Cu作为Cu+而不是Cu2+稳定地存在。
此外，与包含Cu的常规的p-型氧化物为结晶性的相比，本发明的p-型氧化物是非晶的，并且因此本发明的p-型氧化物具有如下优点：其可形成均匀的膜，而没有由于结晶性的变化而导致其性质的变化。
注意，所述p-型氧化物为基本上由包含Cu的氧化物和包含元素M的氧化物构成的非晶氧化物，但是所述p-型氧化物可包含几乎不影响半导体特性的痕量的结晶性颗粒。这样的包含痕量晶体的p-型氧化物包括在本发明的p-型氧化物的范围中。此处，“痕量”指的是，例如，未发生晶体颗粒的逾渗(percolation)的量，并且指的是约15体积％或更低。
所述p-型氧化物的电性质取决于含Cu氧化物和含元素M的氧化物的比率。所述p-型氧化物可用于各种半导体元件，但是对于该元件中的半导体所需的性质(电阻)典型地取决于半导体元件的类型或特性而变化。因此，可取决于预期意图适当地选择组成(例如，膜中Cu和元素M的摩尔比的值)。
元素M取决于预期意图适当地选择而没有任何限制，条件是其为选自p区元素的元素并且为在作为离子存在时能够采取平衡状态的元素，在该平衡状态，存在其中失去最外层的p轨道的全部电子的状态和其中失去最外层上的全部电子的状态两者。元素M的实例包括Sn、Sb、Te、Tl和Pb。
所述p-型氧化物的形状取决于预期意图适当地选择而没有任何限制，并且其实例包括膜和块体(颗粒)。
所述p-型氧化物作为半导体元件(例如pn-结二极管、PIN光电二极管、场效应晶体管、发光元件和光电变换器)的p-型活性层是有效的。
用于制造p-型氧化物的方法优选为使用下述的本发明的用于制造p-型氧化物的组合物的本发明的用于制造p-型氧化物的方法。
用于制造p-型氧化物的其它方法取决于预期意图适当地选择而没有任何限制，并且其实例包括溅射、脉冲激光沉积(PLD)、CVD、和ALD。
<用于制造P-型氧化物的组合物>
本发明的用于制造p-型氧化物的组合物至少包含溶剂、含Cu化合物、和包含元素M的化合物(下文中可称为“含元素M的化合物”)，其中元素M选自p区元素，并且在作为离子存在时可处于平衡状态，在该平衡状态，存在其中失去最外层的p轨道的全部电子的状态和其中失去最外层上的全部电子的状态两者。如果必要，本发明的用于制造p-型氧化物的组合物可进一步包含其它组分。
所述用于制造p-型氧化物的组合物为用于制造本发明的p-型氧化物的组合物。
-溶剂-
溶剂取决于预期意图适当地选择而没有任何限制，并且其实例包括甲苯、二甲苯、2-乙基己酸、乙酰丙酮、乙二醇、和2-甲氧基乙醇。
此外，为了赋予所述用于制造p-型氧化物的组合物期望的性质(例如，粘弹性和介电常数)，可使用溶剂例如二甘醇和二甲基甲酰胺。
这些可单独或组合使用。
所述用于制造p-型氧化物的组合物中溶剂的量取决于预期意图适当地选择而没有任何限制。
-含Cu化合物-
所述p-型氧化物中的Cu的化合价为一价，但是含Cu化合物中的Cu的化合价不限于一价。含Cu化合物可取决于预期意图适当地选择，并且其实例包括有机的羧酸铜、有机的铜络合物和无机的铜盐。有机的羧酸铜的实例包括新癸酸铜(II)。有机的铜络合物的实例包括酞菁铜(II)和苯乙炔亚铜(I)。无机的铜盐的实例包括硝酸铜(II)和乙酸亚铜(I)。
在它们之中，在其中用于制造p-型氧化物的组合物用非极性溶剂制造的情况下，考虑到溶解性，有机的羧酸铜是优选的，并且新癸酸铜(II)是更优选的。此外，在其中用于制造p-型氧化物的组合物用极性溶剂制造的情况下，考虑到溶解性，无机的铜盐是优选的，并且硝酸铜(II)是更优选的。
所述用于制造p-型氧化物的组合物中含Cu化合物的量取决于预期意图适当地选择而没有任何限制。
-含元素M的化合物-
含元素M的化合物取决于预期意图适当地选择而没有任何限制，并且其实例包括含Sb化合物、和含Sn化合物。
此外，含元素M的化合物的实例包括含元素M的有机金属络合物、含元素M的有机羧酸盐、含元素M的金属醇盐、和含元素M的无机盐。
--含Sb化合物--
含Sb化合物取决于预期意图适当地选择而没有任何限制，并且其实例包括含Sb的有机金属络合物、含Sb的有机羧酸盐、含Sb的金属醇盐、和含Sb的无机盐。含Sb的无机盐的实例包括氯化锑。
在它们之中，在其中用于制造p-型氧化物的组合物用非极性溶剂制造的情况下，考虑到溶解性，三苯基锑是优选的。在其中用于制造p-型氧化物的组合物用极性溶剂制造的情况下，考虑到溶解性，含Sb的无机盐是优选的，并且氯化锑是更优选的。
所述用于制造p-型氧化物的组合物中含Sb化合物的量取决于预期意图适当地选择而没有任何限制。
--含Sn化合物--
含Sn化合物取决于预期意图适当地选择而没有任何限制，并且其实例包括含Sn的有机金属络合物、含Sn的有机羧酸盐、含Sn的金属醇盐、和含Sn的无机盐。含Sn的有机羧酸盐的实例包括2-乙基己酸锡。具有Sn的无机盐的实例包括氯化锡。
在它们之中，在其中用于制造p-型氧化物的组合物用非极性溶剂制造的情况下，考虑到溶解性，含Sn的有机羧酸盐是优选的，并且2-乙基己酸锡是更优选的。此外，在其中用于制造p-型氧化物的组合物用极性溶剂制造的情况下，考虑到溶解性，含Sn的无机盐是优选的，且氯化锡是更优选的。
所述用于制造p-型氧化物的组合物中含Sn化合物的量取决于预期意图适当地选择而没有任何限制。
本发明的用于制造p-型氧化物的组合物适合作为用于制造具有优异的p-型导电性的p-型氧化物的原材料溶液。所述p-型氧化物中的Cu的化合价是一价的，但是包含在所述用于制造p-型氧化物的组合物中的含Cu化合物中的Cu的化合价不限于一价。含Cu化合物中Cu的化合价优选为二价。具体而言，在其中含Cu化合物中Cu的化合价为二价的情况下，相对于一个Cu原子存在一个氧原子，但是在对p-型导电性有贡献的用Cu和氧形成的Cu氧化物的相中，Cu为一价，并且因此相对于两个Cu原子存在一个氧原子。即，在所述p-型氧化物的制造过程中，所述用于制造p-型氧化物的组合物处于在Cu和O之间的关系中氧过量的状态。通过使用这样的用于制造p-型氧化物的组合物，所制造的p-型氧化物中的氧含量增加，并且由于缺氧引起的载流子补偿得到抑制。因此，空穴浓度提高，从而得到具有优异的p-型导电性的p-型氧化物。
此外，由于可在宽范围内控制金属元素组成和溶剂的共混比，本发明的用于制造p-型氧化物的组合物可取决于下述的用于制造p-型氧化物的方法或预期用途适当地调节。
<用于制造P-型氧化物的方法>
本发明的用于制造p-型氧化物的方法至少包含涂覆步骤和热处理步骤，并且如果必要，可进一步包含其它步骤。
-涂覆步骤-
涂覆步骤取决于预期意图适当地选择而没有任何限制，条件是其包括将组合物施加到支持体上。
所述组合物为本发明的用于制造p-型氧化物的组合物。
支持体取决于预期意图适当地选择而没有任何限制，并且其实例包括玻璃基底。
涂覆方法取决于预期意图适当地选择而没有任何限制，并且对于涂覆方法，可使用常规方法，例如旋涂、喷墨印刷、狭缝涂覆、喷嘴印刷、凹版印刷、和微接触印刷。在它们之中，在其中意图是简单制造具有大面积和均匀厚度的膜的情况下，旋涂是优选的。此外，通过使用合适的印刷方法(例如，喷墨印刷和微接触印刷)和印刷条件，所述组合物可被印刷成想要的形状，并且因此不必在后续步骤中进行图案化。
-热处理步骤-
热处理步骤取决于预期意图适当地选择而没有任何限制，条件是热处理步骤是在涂覆步骤之后进行热处理，并且是能够使所述用于制造p-型氧化物的组合物中的溶剂干燥、含Cu化合物分解、含元素M的化合物(例如，含Sb化合物和含Sn化合物)分解并且产生所述p-型氧化物的步骤。
在热处理步骤过程中，溶剂的干燥(下文中称作“干燥过程”)，以及含Cu化合物的分解、含元素M的化合物(例如，含Sb化合物和含Sn化合物)的分解、和所述p-型氧化物的产生(下文中总称为“分解和产生过程”)优选在不同温度下进行。特别地，优选的是，在干燥溶剂之后，升高温度以进行含Cu化合物的分解、含元素M的化合物(例如，含Sb化合物和含Sn化合物)的分解、和所述p-型氧化物的产生。
用于干燥过程的温度取决于所包含的溶剂适当地选择而没有任何限制，并且例如，其在80℃-180℃的范围内。对于干燥而言，使用真空烘箱以降低用于干燥的温度也是有效的。
用于干燥过程的持续时间取决于预期意图适当地选择而没有任何限制，并且例如，其为10分钟-1小时。
用于分解和产生过程的温度取决于预期意图适当地选择而没有任何限制，并且例如，其在200℃-400℃的范围内。
用于分解和产生过程的持续时间取决于预期意图适当地选择而没有任何限制，并且例如，其为1小时-5小时。
在热处理步骤中，上述过程可同时进行，或者可分成多个步骤。
用于进行热处理步骤的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括用于加热支持体的方法。
其中进行热处理步骤的气氛取决于预期意图适当地选择而没有任何限制，但是其优选为氧气气氛。通过在氧气气氛中进行热处理，分解产物可被迅速地从体系排除，并且所得p-型氧化物中的氧缺陷可减少。
在热处理步骤中向干燥过程之后的组合物施加具有400nm或更短波长的UV光是有效的，因为加速了分解和产生过程的反应。所述p-型氧化物可通过施加具有400nm或更短波长的UV光而高效地制造，因为在施加UV光时，在包含在所述组合物中的有机材料的化学键中发生键切断，并且所述有机材料分解。
具有400nm或更短波长的UV光取决于预期意图适当地选择而没有任何限制，并且其实例包括从受激准分子灯发射的具有222nm波长的UV光。
此外，还优选施加臭氧来代替施加UV光、或者施加臭氧并结合施加UV光。通过向干燥过程之后的组合物施加臭氧，加速了氧化物的产生。
本发明的用于制造p-型氧化物的方法与真空过程相比能够以高的品质和以低的成本容易地制造p-型氧化物，因为所述p-型氧化物是通过涂覆过程制造的。
此外，本发明的用于制造p-型氧化物的方法可制造具有优异的p-型导电性的p-型氧化物。在本发明的用于制造p-型氧化物的方法中优选的是，在用于上述方法的用于制造p-型氧化物的组合物中使用包含二价Cu的含Cu化合物。在此情况下，用于制造p-型氧化物的组合物中Cu的化合价为二价，相对于一个Cu原子存在一个氧原子，但是在用所述组合物形成并且对p-型导电性有贡献的p-型氧化物的相中Cu为一价，相对于两个Cu原子存在一个氧原子。即，在所述p-型氧化物的制造过程中，用于制造p-型氧化物的组合物处于Cu和O之间的关系中氧过量的状态。通过使用这样的用于制造p-型氧化物的组合物，所制造的p-型氧化物中的氧含量增加，并且由缺氧导致的电子的产生被抑制。因此，空穴浓度提高，从而得到具有优异的p-型导电性的p-型氧化物。
(半导体元件)
本发明的半导体元件至少包含活性层，且如果必要，可进一步包含其它部件(部材，member)。
<活性层>
活性层取决于预期意图适当地选择而没有任何限制，条件是其包含本发明的p-型氧化物。
如之前描述的，本发明的p-型氧化物由于组成的调节而实现了取决于预期意图的性质，并且因此，本发明的p-型氧化物适合用于半导体元件的活性层中。特别地，通过将性质已经得到优化的p-型氧化物添加至活性层，半导体元件的性质可得到改善。
活性层的结构、形状和尺寸取决于预期意图适当地选择而没有任何限制。
半导体元件的实例包括二极管、场效应晶体管、发光元件、和光电变换器。
<二极管>
二极管取决于预期意图适当地选择而没有任何限制，并且其实例包括包含第一电极、第二电极、和形成于第一电极与第二电极之间的活性层的二极管。这样的二极管的实例包括pn-结二极管、和PIN光电二极管。
对于n-型氧化物半导体，已经知晓许多对可见光具有高的透射率的材料。由于本发明的p-型氧化物也以宽的带隙透射可见光，可使用这些材料制造透明二极管。
-Pn-结二极管-
pn-结二极管至少包含活性层，并且如果必要，可进一步包含其它部件，例如阳极(阳极)、和阴极(阴极)。
--活性层--
活性层至少包含p-型半导体层、和n-型半导体层，并且如果必要，可进一步包含其它部件。
p-型半导体层和n-型半导体层彼此接触。
---P-型半导体层---
p-型半导体层取决于预期意图适当地选择而没有任何限制，条件是该层包含本发明的p-型氧化物。
优选的是，选择所述p-型氧化物的组成或形成条件以获得对于充当活性层所需要的载流子密度和载流子迁移率。
p-型半导体层的平均厚度取决于预期意图适当地选择而没有任何限制，但是其优选为50nm-2,000nm。
---N-型半导体层---
n-型半导体层的材料取决于预期意图适当地选择而没有任何限制，但是其优选为n-型透明氧化物半导体。
n-型透明氧化物半导体取决于预期意图适当地选择而没有任何限制，并且其实例包括ZnO、和IGZO(In-Ga-Zn-O)。
在n-型透明氧化物半导体的情况下，由于本发明的p-型氧化物以宽的带隙透射可见光，可将活性层制成透明的。
用于形成n-型半导体层的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括真空工艺和印刷。真空工艺的实例包括溅射、脉冲激光沉积(PLD)、CVD、和ALD。印刷的实例包括浸涂、喷墨印刷、和纳米压印。
n-型半导体层的平均厚度取决于预期意图适当地选择而没有任何限制，但是其优选为50nm-2,000nm。
在其中p-型半导体层和n-型半导体层均为结晶性材料的情况下，在将这些层层叠时，由于失配的晶格，无法获得优异的结晶性。结果，不可能制造优异性质的半导体元件。为了避免这些问题，必须选择晶格匹配的材料。因此，可使用的材料是有限的。
另一方面，通过将本发明的p-型氧化物用于p-型半导体层，即使当n-型半导体层是结晶性的时候，也可形成pn-结的期望界面而不导致上述问题。即，本发明的p-型氧化物的使用使得能够拓宽对于二极管中的n-型半导体可用的材料的选择，以及实现元件的优异性质。
--阳极(阳极)--
阳极与p-型半导体层接触。
阳极的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括金属例如Mo、Al、Au、Ag、和Cu、其合金、透明导电氧化物、和有机导体。透明导电氧化物的实例包括氧化铟锡(ITO)、和锑掺杂的氧化锡(ATO)。有机导体的实例包括聚亚乙基二氧基噻吩(PEDOT)、和聚苯胺(PANI)。
阳极的形状、尺寸和结构取决于预期意图适当地选择而没有任何限制。
阳极布置成与p-型半导体层接触。在这样的布置中，优选的是，形成欧姆接触。
用于形成阳极的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括(i)通过溅射、或浸涂而形成膜，之后通过光刻法进行图案化的方法，和(ii)通过印刷工艺例如喷墨印刷、纳米压印和凹版印刷而直接形成具有期望形状的膜的方法。
--阴极(阴极)--
阴极的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括在阳极的描述中所列出的那些材料。
阴极的形状、尺寸和结构取决于预期意图适当地选择而没有任何限制。
阴极布置成与n-型半导体层接触。在这样的布置中，优选的是，形成欧姆接触。
用于形成阴极的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括在阳极的描述中作为形成方法所描述的那些方法。
--PN-结二极管的制造方法--
将解释图1中所示的pn-结二极管的制造方法的一个实例。
首先，在基底1上形成阴极2。
基底的形状、结构和尺寸取决于预期意图适当地选择而没有任何限制。
基底的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括玻璃基底、和塑料基底。
玻璃基底取决于预期意图适当地选择而没有任何限制，并且其实例包括无碱玻璃、和二氧化硅玻璃。
塑料基底取决于预期意图适当地选择而没有任何限制，并且其实例包括聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、和聚萘二甲酸乙二醇酯(PEN)。
注意，优选地对基底进行预处理例如氧等离子体、UV臭氧和UV辐照洗涤，以清洁其表面和改善与另外的层的粘附。
接着，在阴极2上形成n-型半导体层3。
随后，在n-型半导体层3上形成p-型半导体层4。
然后，在p-型半导体层4上形成阳极5。
以如上所述的方式，制得pn-结二极管6。
<场效应晶体管>
场效应晶体管至少包含栅电极、源电极、漏电极、活性层、和栅绝缘层，并且如果必要，可进一步包含其它部件。
-栅电极-
栅电极取决于预期意图适当地选择而没有任何限制，条件是其为用于施加栅电压的电极。
栅电极的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括金属例如Mo、Al、Au、Ag、和Cu、其合金、透明导电氧化物、和有机导体。透明导电氧化物的实例包括氧化铟锡(ITO)、和锑掺杂的氧化锡(ATO)。有机导体的实例包括聚亚乙基二氧基噻吩(PEDOT)、和聚苯胺(PANI)。
用于形成栅电极的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括(i)通过溅射、或浸涂而形成膜，之后通过光刻法进行图案化的方法，和(ii)通过印刷工艺例如喷墨印刷、纳米压印和凹版印刷而直接形成具有期望形状的膜的方法。
栅电极的平均厚度取决于预期意图适当地选择而没有任何限制，但是其优选为20nm-1μm、更优选50nm-300nm。
-源电极和漏电极-
源电极和漏电极取决于预期意图适当地选择而没有任何限制，条件是它们为配置成从场效应晶体管引出电流的电极。
源电极和漏电极各自的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括在栅电极的描述中所描述的那些材料。
在活性层和源电极之间的、或者在活性层和漏电极之间的大的接触电阻导致晶体管性质的恶化。为了避免这样的恶化，优选地选择将实现低的接触电阻的材料作为源电极和漏电极。特别地，优选的是，选择具有比活性层中包含的本发明的p-型氧化物的功函大的功函的材料。
用于形成源电极和漏电极的每一个的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括在对于栅电极的描述中作为形成方法所描述的那些方法。
源电极和漏电极各自的平均厚度取决于预期意图适当地选择而没有任何限制，但是其优选为20nm-1μm、更优选50nm-300nm。
-活性层-
活性层包含本发明的p-型氧化物。
活性层形成于源电极和漏电极之间。此处，前述的“于...之间”取决于预期意图适当地选择而没有任何限制，条件是其为其中活性层与源电极和漏电极一起可起到场效应晶体管作用的位置。
优选的是，选择所述p-型氧化物的组成或形成条件以实现对于充当活性层所需要的载流子密度和载流子迁移率。
活性层的平均厚度取决于预期意图适当地选择而没有任何限制，但是其优选为5nm-1μm、更优选10nm-300nm。
-栅绝缘层-
栅绝缘层取决于预期意图适当地选择而没有任何限制，条件是其为形成于栅电极和活性层之间的绝缘层。
栅绝缘层的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括：已经广泛制造的常规材料，例如SiO2、和SiNx；高介电常数材料例如La2O3、和HfO2；和有机材料，例如聚酰亚胺(PI)和氟树脂。
用于形成栅绝缘层的方法取决于预期意图适当地选择而没有任何限制，并且其实例包括：真空成膜方法，例如溅射、化学气相沉积(CVD)、和原子层沉积(ALD)；和印刷方法例如旋涂、模头涂覆、喷墨印刷。
栅绝缘层的平均厚度取决于预期意图适当地选择而没有任何限制，但是其优选为50nm-3μm、更优选100nm-1μm。
场效应晶体管的结构取决于预期意图适当地选择而没有任何限制，并且其实例包括顶接触和底栅(图2)、底接触和底栅(图3)、顶接触和顶栅(图4)、以及底接触和顶栅(图5)。
注意，在图2-5中，21为基底(支持体)，22为活性层，23为源电极，24为漏电极，25为栅绝缘层，且26为栅电极。
该场效应晶体管适宜用于下述显示元件，但是其用途不限于显示元件。例如，该场效应晶体管可用于IC卡、或者以及ID标签。
由于该场效应晶体管在其活性层中使用本发明的p-型氧化物，通过调节组成，实现了期望特性的活性层，并且因此其晶体管性质是优异的。此外，活性层是非晶的并且因此具有高的均匀性。因此，可减少晶体管之间在性质方面的离散。
-场效应晶体管的制造方法-
将解释场效应晶体管的制造方法的一个实例。
首先，在基底上形成栅电极。
基底的形状、结构和尺寸取决于预期意图适当地选择而没有任何限制。
基底的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括玻璃基底、和塑料基底。
玻璃基底取决于预期意图适当地选择而没有任何限制，并且其实例包括无碱玻璃、和二氧化硅玻璃。
塑料基底取决于预期意图适当地选择而没有任何限制，并且其实例包括聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、和聚萘二甲酸乙二醇酯(PEN)。
注意，基底优选地进行预处理，例如氧等离子体、UV臭氧、和UV-辐照洗涤。
随后，在栅电极上形成栅绝缘层。
然后，在栅绝缘层上在沟道区域中形成包含所述p-型氧化物的活性层。
随后，在栅绝缘层上形成源电极和漏电极，使得源电极和漏电极彼此分开，并且在它们之间存在活性层。
以如上所述的方式，制造了场效应晶体管。根据该制造方法，例如，制造了如图2中所示的顶接触和底栅场效应晶体管。
本发明的半导体元件在其活性层中包含本发明的p-型氧化物。所述p-型氧化物可通过调节其组成而实现适合用于预期意图的性质(导电性)。因此，通过使用性质得到优化的p-型氧化物作为活性层，可改善半导体元件的性质。
作为本发明的半导体元件的场效应晶体管可提供具有优异性质的TFT。由于活性层是非晶的，实现了高的均匀性，并且因此，可减少晶体管之间在性质方面的离散。
(显示元件)
本发明的显示元件至少包含光控制元件、和配置成驱动光控制元件的驱动电路，并且如果必要，可进一步包含其它部件。
<光控制元件>
光控制元件取决于预期意图适当地选择而没有任何限制，条件是其为根据驱动信号控制光输出的元件。光控制元件的实例包括有机发光(EL)元件、电致变色(EC)元件、液晶元件、电泳元件、和电润湿元件。
<驱动电路>
驱动电路取决于预期意图适当地选择而没有任何限制，条件是其具有本发明的半导体元件。
<其它部件>
其它部件取决于预期意图适当地选择而没有任何限制。
本发明的显示元件包含所述半导体元件(例如，场效应晶体管)并且因此元件之间的离散是小的。此外，即使在其中显示元件老化的情况下，也可以恒定的栅电压运行驱动晶体管，导致该元件的长使用寿命。
(图像显示装置)
本发明的图像显示装置至少包含多个显示元件、布线(多根线)、和显示控制器件，并且如果必要，可进一步包含其它部件。
<显示元件>
显示元件取决于预期意图适当地选择而没有任何限制，条件是它们是以矩阵方式布置的本发明的显示元件。
<布线>
布线取决于预期意图适当地选择而没有任何限制，条件是其能够向显示元件中的各场效应晶体管单独地施加栅电压和图像数据信号。
<显示控制器件>
显示控制器件取决于预期意图适当地选择而没有任何限制，条件是其能够根据图像数据通过布线单独地控制各场效应晶体管的栅电压和信号电压。
<其它部件>
上述其它部件取决于预期意图适当地选择而没有任何限制。
本发明的图像显示装置包含本发明的显示元件，并且因此所述图像显示装置可以长的使用寿命稳定地运行。
本发明的图像显示装置可用作移动信息装置(例如，移动电话、移动音乐播放器、移动视频播放器、电子书、个人数字助理(PDA))中或成像装置(例如，照相机和摄像机)中的显示单元。此外，所述图像显示装置可用作交通运输系统例如汽车、飞机、火车和轮船中的用于各种信息的显示单元。此外，所述图像显示装置可用作测量装置、分析装置、医用装置、或广告媒体中的用于显示各种信息的显示单元。
(系统)
本发明的系统至少包含本发明的图像显示装置和图像数据形成装置。
图像数据形成装置配置成基于待显示的图像信息形成图像数据，并且将该图像数据输出至图像显示装置。
本发明的系统装备有本发明的图像显示装置，并且因此该系统可以高的精度显示图像信息。
接着，将解释本发明的图像显示装置。
本发明的图像显示装置可应用，例如，在JP-A No.2010-074148的第[0059]-[0060]段以及图2和3中描述的配置。
将参照图解释本发明的实施方式的一个实例。
图6为对其中显示元件布置在矩阵上的显示器进行说明的图。如图6中所示，该显示器包含沿着X轴方向以恒定间隔布置的“n”条扫描线(X0、X1、X2、X3、…Xn-2、Xn-1)，沿着Y轴方向以恒定间隔布置的“m”条数据线(Y0、Y1、Y2、Y3、…Ym-1)，和沿着Y轴方向以恒定间隔布置的“m”条电流供应线(Y0i、Y1i、Y2i、Y3i、…Ym-1i)。注意，在图7、11、12和13中，相同的标记符号(例如，X1、Y1)表示与以上相同的含义。
如所描述的，显示元件302是通过扫描线和数据线而规定的。
图7为对本发明的显示元件的一个实例进行说明的示意性结构图。
如图7中作为实例所示的，显示元件包含有机EL(发光)元件350、和用于使有机EL元件350发射的驱动电路320。即，显示器310为所谓的有源矩阵有机EL显示器。此外，显示器310为32-英寸彩色显示器。注意，显示器的尺寸不限于上述尺寸。
将解释图7的驱动电路320。
驱动电路320包含两个场效应晶体管10和20、以及电容器30。
场效应晶体管10起到开关元件的作用。场效应晶体管10的栅电极G与一定的扫描线连接，场效应晶体管10的源电极S与一定的数据线连接。此外，场效应晶体管10的漏电极D与电容器30的端子之一连接。
场效应晶体管20向有机EL元件350供应电流。场效应晶体管20的栅电极G与场效应晶体管10的漏电极D连接。此外，场效应晶体管20的漏电极D与有机EL元件350的阳极连接，并且场效应晶体管20的源电极S与一定的电流供应线连接。
电容器30配置成存储场效应晶体管10的状态，即数据。电容器30的另一端子与一定的电流供应线连接。
当场效应晶体管10为“开”状态时，图像数据通过信号线Y2被存储在电容器30中。即使在将场效应晶体管10变成“关”状态之后，也可通过保持场效应晶体管20的与该图像数据对应的“开”状态而驱动有机EL元件350。
图8说明在显示元件的有机EL元件350和作为驱动电路的场效应晶体管20之间的位置关系的一个实例。此处，有机EL元件350布置成紧邻场效应晶体管20。注意，场效应晶体管和电容器(未示出)形成于同一基底上。
虽然其在图8中未被示出，但还优选的是在活性层22的顶上提供保护膜。对于保护膜的材料，适宜使用SiO2、SiNx、Al2O3、或含氟聚合物。
此外，有机EL元件350可布置在场效应晶体管20上，例如，如图9中所示。在此情况下，对于栅电极26要求透明性，并且因此将透明导电氧化物例如ITO、In2O3、SnO2、ZnO、Ga掺杂的ZnO、Al掺杂的ZnO、和Sb掺杂的SnO2用于栅电极26。注意，标记符号“360”表示层间绝缘膜(平坦化膜)。对于该绝缘膜，例如，可使用聚酰亚胺或丙烯酸类树脂。
在图8和9中，场效应晶体管20包含基底21、活性层22、源电极23、漏电极24、栅绝缘层25、和栅电极26。有机EL元件350包含阴极312、阳极314、和有机EL薄膜层340。
图10为对有机EL元件的一个实例进行说明的示意性结构图。
在图10中，有机EL元件350包含阴极312、阳极314、和有机EL薄膜层340。
阴极312的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括铝(Al)、镁(Mg)-银(Ag)合金、铝(Al)-锂(Li)合金、和ITO(氧化铟锡)。注意，具有足够厚度的镁(Mg)-银(Ag)合金起到高反射率的电极的作用，而其非常薄的膜(小于约20nm)起到透明电极的作用。在该图中，光从阳极侧引出，但是通过将阴极制成清澈的或者使用透明电极作为阴极，光可从阴极侧引出。
阳极314的材料取决于预期意图适当地选择而没有任何限制，并且其实例包括ITO(氧化铟锡)、IZO(氧化铟锌)、和银(Ag)-钕(Nd)合金。注意，当对于阳极使用银合金时，阳极为高反射率的电极，其对于其中光从阴极侧引出的情况是合适的。
有机EL薄膜层340包含电子传输层342、光发射层344、和空穴传输层346。电子传输层342连接至阴极312，且空穴传输层346连接至阳极314。在阳极314和阴极312之间施加一定电压时，光发射层344发射光。
此处，电子传输层342和光发射层344可一起形成一个层。此外，可在电子传输层342和阴极312之间提供电子注入层。进一步地，可在空穴传输层346和阳极314之间提供空穴注入层。
此外，以上解释的是其中光从基底侧(图10中的底侧)取出的“底发射”的实施方式，但是有机EL元件可采用其中光从基底侧(图10中的底侧)的相反侧取出的“顶发射”。
图11为对本发明的图像显示装置的另一实例进行说明的示意性结构图。
在图11中，图像显示装置包含显示元件302、布线(扫描线、数据线、电流供应线)、和显示控制器件400。
显示控制器件400包含图像数据处理电路402、扫描线驱动电路404、和数据线驱动电路406。
图像数据处理电路402基于图像输出电路的输出信号确定显示器上的多个显示元件302的亮度。
扫描线驱动电路404响应来自图像数据处理电路402的指令向(“n”条)扫描线的每一个施加电压。
数据线驱动电路406响应来自图像数据处理电路402的指令向(“m”条)数据线的每一个施加电压。
此外，以上实施方式解释了其中光控制元件为有机EL元件的情况，但是光控制元件不限于有机EL元件。例如，光控制元件可为电致变色元件。在这样的情况下，显示器为电致变色显示器。
进一步地，光控制元件可为液晶元件。在此情况下，显示器为液晶显示器，并且不需要用于显示元件302’的电流供应线，如图12中所示。此外，如图13中所示，驱动电路320’可由具有与场效应晶体管10和20的结构相同结构的一个场效应晶体管40构成。在场效应晶体管40中，栅电极G与一定的扫描线连接，并且源电极S与一定的数据线连接。此外，漏电极D与电容器361以及与液晶元件370的像素电极连接。
此外，光控制元件可为如下中的任意：电泳元件、无机EL元件、或者电润湿元件。
以上已经解释了其中本发明的系统为电视装置的实施方式，但是所述系统不限于电视装置。所述系统可适用作为任何系统，只要其具有作为用于显示图像和信息的装置的图像显示装置。例如，所述系统可为其中计算机(包括个人计算机)和图像显示装置连接的计算机系统。
本发明的系统包含本发明的图像显示装置，并且因此所述系统以长的使用寿命稳定地运行。
实施例
下文中将解释本发明的实施例，但是这些实施例绝不应被解释为限制本发明的范围。
(实施例1-6)
<Cu-Sb氧化物(非晶)膜的制备>
制备用于Cu-Sb氧化物的墨(用于制造p-型氧化物的组合物)，其各自具有表1中所示的配方和Sb/Cu摩尔比。具体地，将新癸酸铜(8.28质量％)甲苯溶液和三苯基锑(5.83质量％)甲苯溶液按照表1中所示的配方共混，使得所得墨中Cu摩尔数对所得墨中Sb摩尔数的比率(Sb/Cu摩尔比)分别为2.5％、6.3％、12.5％、18％、25％、和100％，由此制备6种不同的用于Cu-Sb氧化物的墨(用于制造p-型氧化物的组合物)。注意，将0.5mL甲苯添加至表1中所示的配方。
接着，将该用于Cu-Sb氧化物的墨通过旋涂施加到玻璃基底上。在将墨在120℃干燥1小时之后，在氧气流中在施加从受激准分子灯发射的光(波长：222nm)的同时将墨在250℃下烘烤3小时，从而形成Cu-Sb氧化物膜(p-型氧化物膜)。
表1
注意，在表1中，E表示“10的幂”。例如，“1.0E+01”表示“10”，和“1.0E+02”表示“100”。表2、图14和24中示出的E表示相同含义。
(对比例1)
<Cu-Sb氧化物(晶体)的制造>
将以与实施例1中相同方式制备的Cu-Sb氧化物膜(Sb/Cu摩尔比:2.5％)在环境大气中在500℃加热1小时。
(对比例2)
<Cu-Sb氧化物(晶体)的制造>
将以与实施例1中相同方式制备的Cu-Sb氧化物膜(Sb/Cu摩尔比:2.5％)在氮气气氛中在500℃加热1小时。
表2
实施例1-6和对比例1-2中获得的氧化物膜各自进行厚度(膜厚)测量和体积电阻率测量。此外，所述氧化物膜各自进行X-射线衍射分析。
<厚度>
氧化物膜的厚度通过用约300nm-约700nm波长测量和分析反射光谱而测定，其通过反射分光膜厚计(FE-3000，由Otsuka Electronics Co.,Ltd.制造)测量。结果示于表1和2中。
<体积电阻率>
在实施例1-6和对比例1-2中所制造的氧化物膜的每一个上，穿过金属掩模通过真空沉积沉积Au，从而形成以一对线的形状的电极。测量电极之间的电流-电压(I-V)特性，从而测定体积电阻率。结果示于表1和2中。此外，在示于表1中的Sb/Cu摩尔比和(体积)电阻率之间的关系示于图14中。
如表1和图14中所示，在所有实施例中证实了导电性。此外，存在如下趋势：体积电阻率随着Sb/Cu摩尔比升高而升高，并且体积电阻率从约20Ωcm变化为约107Ωcm。
<X-射线衍射>
通过X’PertPro(Philips)对实施例1-6和对比例1-2的氧化物膜进行X-射线衍射分析。
实施例1的p-型氧化物的X-射线衍射测量结果示于图15中。实施例2的p-型氧化物的X-射线衍射测量结果示于图16中。实施例3的p-型氧化物的X-射线衍射测量结果示于图17中。实施例4的p-型氧化物的X-射线衍射测量结果示于图18中。实施例5的p-型氧化物的X-射线衍射测量结果示于图19中。实施例6的p-型氧化物的X-射线衍射测量结果示于图20中。对比例1的p-型氧化物的X-射线衍射测量结果示于图21中。对比例2的p-型氧化物的X-射线衍射测量结果示于图22中。
在实施例1-6的所有6个样品中未发现衍射峰，并且因此证实，这些Cu-Sb氧化物膜各自处于非晶状态。
从对对比例1的样品进行的X-射线衍射测量的结果发现若干个衍射峰，并且从其角(2θ)发现，在对比例1的氧化物中存在CuO晶体。认为，在热处理期间氧已经进入到膜中，从而产生CuO。
对对比例2的样品进行的X-射线衍射测量的结果显示，在对应于Cu2O晶体和金属Cu的角处存在衍射峰，并且因此发现，通过在热处理期间发生的还原而产生了金属Cu。
本发明的p-型氧化物膜可用于各种半导体元件中，但是对于所述半导体元件中的半导体而言所需的性质(电阻率)通常取决于所述半导体元件的类型和特性变化。因此，Sb/Cu摩尔比的值可取决于预期意图适当地选择。
在对比例1的样品的Au电极之间测量的电流-电压(I-V)特性未呈现出线性关系，并且该样品具有高的电阻，即1010Ωcm或更高的体积电阻率。认为，由于在该膜中包含大量的其中Cu为二价的CuO晶体，得不到足够的导电性。
对比例2的样品实现了与实施例1的样品类似的低电阻率。然而，参照X-射线衍射测量结果，其导电性看上去部分地是由金属Cu贡献的。因此，对比例2的膜未实现获得优异p-型导电性的目的。
特别地，结晶性的Cu-Sb氧化物尚不能够控制p-型导电性。
(实施例7)
<Cu-Sb氧化物膜(非晶的)制造>
在10mL乙二醇中溶解2.42g(相当于10mmol)硝酸铜三水合物以制备铜原材料溶液。此外，将2.29g(相当于10mmol)氯化锑溶解在10mL丙二醇中，从而制备锑原材料溶液。
将铜原材料溶液(5mL)和锑原材料溶液(0.9mL)混合和搅拌，从而制备用于Cu-Sb氧化物的墨(用于制造p-型氧化物的组合物)。墨中Cu摩尔数对墨中Sb摩尔数的比率(Sb/Cu摩尔比)为18％。
接着，通过旋涂将玻璃基底用该用于Cu-Sb氧化物的墨涂覆。在将墨在120℃干燥1小时之后，在氧气流中在施加从受激准分子灯发射的光(波长：222nm)的同时将墨在250℃下烘烤3小时，从而形成Cu-Sb氧化物膜(p-型氧化物膜)。所获得的膜中的Sb/Cu摩尔比为18％，并且形成了具有与实施例4相同组成的膜。
以与实施例1中相同的方式测量该膜的膜厚和体积电阻率。结果，膜厚为89nm，且体积电阻率为6.28×102Ωcm。证实，该膜的体积电阻率类似于实施例4的p-型膜的体积电阻率(4.87×102Ωcm)。因此，证实，只要Cu和Sb的摩尔比相同，即使在其中在膜的配制期间使用不同类型的含Cu化合物、含Sb化合物和溶剂的情况下，也能够获得具有基本上类似的导电特性的p-型氧化物膜。
对实施例7中获得的膜进行的X-射线衍射测量的结果示于图23中。如图23中所示，证实，实施例7中获得的膜也处于非晶状态。
(实施例8)
<PN-结二极管的制造>
-基底的制备-
对于基底，使用无碱玻璃基底(板厚：0.7mm)。将玻璃基底通过超声清洁使用中性清洁剂、纯水和异丙醇进行洗涤。在将基底干燥之后，将基底进一步在90℃进行UV-臭氧处理10分钟。
-阴极的形成-
在玻璃基底上，穿过金属掩模通过真空沉积，沉积Al至100nm厚度，从而形成阴极。
-N-型半导体层的形成-
在阴极上，通过射频溅射穿过金属掩模形成Mg-In氧化物膜。作为靶，使用具有In2MgO4组成的多晶烧结体(尺寸(直径)：4英寸)。溅射室中的最终压力设置为2×10-5Pa。控制溅射期间氩气和氧气的流速以实现1.0Pa的总压力和6.0×10-2Pa的氧分压。基底的温度在溅射期间未特别控制。溅射的功率和持续时间分别调整为150W和15分钟，从而形成具有160nm厚度的Mg-In氧化物膜。
-P-型半导体层的形成-
在n-型半导体层上，以与实施例3中相同的方式形成Cu-Sb氧化物膜(Sb/Cu摩尔比:12.5％)。Cu-Sb氧化物膜的厚度为48.5nm。
-阳极的形成-
在p-型半导体层上，穿过金属掩模通过真空沉积，沉积Au至100nm厚度，从而形成阳极。
通过上述工艺，获得pn-结二极管。
<评价>
测量实施例8中获得的二极管的电流-电压(I-V)特性。结果示于图24中。由该结果发现，获得典型的整流(rectification)。特别地，结果表明，通过使用本发明的p-型氧化物作为活性层，可实现pn-结二极管。
(实施例9)
<场效应晶体管的制造>
-基底(栅电极、栅绝缘层)的制备-
对于基底，使用具有热氧化膜(厚度：200nm)的Si基底。将Si基底通过超声清洁使用中性清洁剂、纯水和异丙醇进行洗涤。在将基底干燥之后，进一步在90℃对基底进行UV-臭氧处理10分钟。注意，该热氧化膜为栅绝缘层，且Si基底为栅电极。
-活性层的形成-
将实施例1中制造的用于Cu-Sb氧化物膜的墨(Sb/Cu摩尔比:2.5％)通过旋涂施加到基底上。在将墨在120℃干燥1小时之后,在氧气流中在施加从受激准分子灯发射的光(波长：222nm)的同时将墨在250℃下烘烤3小时，从而形成具有45nm平均厚度的Cu-Sb氧化物膜(Sb/Cu摩尔比:2.5％)。
之后，在其上施加光刻胶，并且使所涂覆的光刻胶进行预烘烤、通过曝光设备的曝光、以及显影，从而形成具有与所要形成的活性层相同图案的抗蚀剂图案(resist pattern)。此外，通过湿法蚀刻除去其上未形成抗蚀剂图案的区域中的Cu-Sb氧化物膜，之后除去抗蚀剂图案，从而形成活性层。
-源电极和漏电极的形成-
在活性层上，穿过金属掩模通过真空沉积，沉积Cr至1nm厚度，之后沉积Au至100nm厚度，从而形成源电极和漏电极。其沟道长度为50μm，且其沟道宽度为0.4mm。
最后，在氧气流中在300℃进行退火1小时，从而制造场效应晶体管。
<评价>
测量实施例9中制造的场效应晶体管的转移特性(Vds＝-20V)，并且其结果显示出常关型的优异的p-型特性。
(实施例10)
<场效应晶体管的制造>>
-基底(栅电极、栅绝缘层)的制备-
对于基底，使用具有热氧化膜(厚度:200nm)的Si基底。将Si基底通过超声清洁使用中性清洁剂、纯水和异丙醇进行洗涤。在将基底干燥之后，进一步在90℃对基底进行UV-臭氧处理10分钟。注意，该热氧化膜为栅绝缘层，且Si基底为栅电极。
-源电极和漏电极的形成-
在该具有热氧化膜的Si基底上，通过旋涂施加六甲基二硅氮烷(HMDS)，之后进行干燥过程，从而对基底的表面进行疏水化处理。随后，通过旋涂和干燥过程形成用于剥离(lift-off)的下层抗蚀剂。在该下层抗蚀剂上，通过旋涂和干燥过程形成感光性光刻胶。在通过经由光掩模的曝光和显影将该抗蚀剂图案化之后，通过DC溅射形成作为电极材料的Pt的膜。对于靶，使用Pt(尺寸(直径):4英寸)。溅射室中的最终压力设置为1×10-3Pa。在溅射期间，供应氩气流，并且压力设置为0.35Pa。基底的温度在溅射期间未特别控制。溅射的功率和持续时间分别调整为DC 200W和6分钟15秒，从而形成具有50nm厚度的Pt膜。
随后，将其上已经形成有Pt膜的基底浸没在N-甲基吡咯烷酮中以除去Pt的不想要部分以及抗蚀剂，从而获得预期形状的Pt源电极和Pt漏电极。-用于喷墨印刷的半导体墨的制备-
在10mL乙二醇中溶解2.42g(相当于10mmol)硝酸铜三水合物，从而制备铜原材料溶液。此外，将2.29g(相当于10mmol)氯化锑溶解在10mL乙二醇中，从而制备锑原材料溶液。
将乙二醇(2.25mL)、乙二醇单丁基醚(4.5mL)、铜原材料溶液(2mL)和锑原材料溶液(0.25mL)混合和搅拌，从而制备用于喷墨印刷的半导体墨(Cu-Sb半导体墨)。墨中Cu摩尔数和墨中Sb摩尔数的比率(Sb/Cu摩尔比)为12.5％。
-活性层的形成-
通过喷墨设备将Cu-Sb半导体墨(Sb/Cu摩尔比:12.5％)施加到其上已经形成源-漏电极的基底的预期区域上。在将墨在120℃干燥1小时之后，在施加从受激准分子灯发射的光(波长:222nm)的同时将墨在250℃烘烤3小时，从而形成具有52nm厚度的Cu-Sb氧化物膜(Sb/Cu摩尔比:12.5％)。
最后，在300℃进行退火1小时，从而制造场效应晶体管。
该场效应晶体管的沟道区域的显微照片示于图25中。源电极23和漏电极24之间的间隔(空间)为沟道长度，其为50μm。沟道宽度用以纵向线的形状施加的活性层22的宽度定义，并且在该照片的场效应晶体管中，沟道宽度为37μm。
<评价>
测量实施例10中制造的场效应晶体管的转移特性(Vds＝-20V)，并且其结果显示出常关型的优异的p-型特性。在实施例10中，场效应晶体管通过在后续步骤中没有图案化的较简单的方法制造，因为与其中通过旋涂形成Cu-Sb氧化物膜(Sb/Cu摩尔比:2.5％)，之后通过湿法蚀刻将该膜加工成具有预期形状的实施例9相比，在实施例10中通过喷墨印刷仅在预期区域中形成Cu-Sb氧化物膜(Sb/Cu摩尔比:12.5％)。
(实施例11-17)
<Cu-Sn氧化物(非晶的)膜的制备>
制备用于Cu-Sn氧化物的墨(用于制造p-型氧化物的组合物)，其各自具有表3中所示的配方和Sn/Cu摩尔比。具体地，将新癸酸铜(8.28质量％)甲苯溶液和2-乙基己酸锡(27.83质量％)甲苯溶液按照表3中所示的配方共混，使得所得墨中的Cu摩尔数对所得墨中的Sn摩尔数的比率(Sn/Cu摩尔比)分别为2.5％、6.3％、12.5％、18％、25％、50％、和100％，从而制备7种不同的用于Cu-Sn氧化物的墨(用于制造p-型氧化物的组合物)。注意，将0.5mL甲苯添加至表3中所示的配方。
接着，将该用于Cu-Sn氧化物的墨通过旋涂施加在玻璃基底上。在将墨在120℃干燥1小时之后，在氧气流中在施加从受激准分子灯发射的光(波长:222nm)的同时将墨在250℃烘烤3小时，从而形成Cu-Sn氧化物膜(p-型氧化物膜)。
表3
注意，在表3中，E表示“10的幂”。例如，“1.0E+01”表示“10”，且“1.0E+02”表示“100”。表4、图16和36中示出的E表示相同含义。
(对比例3)
<Cu-Sn氧化物(晶体)的制造>
将以与实施例11中相同方式制备的Cu-Sn氧化物膜(Sn/Cu摩尔比:2.5％)在环境大气中在300℃加热1小时。
表4
实施例11-17和对比例3中获得的氧化物膜各自以与实施例1中相同的方式进行厚度(膜厚)测量和体积电阻率测量。此外，所述氧化物膜各自进行X-射线衍射分析。
膜厚和体积电阻率的结果示于表3和4中。
在示于表3中的Sn/Cu摩尔比和(体积)电阻率之间的关系示于图26中。
实施例11的p-型氧化物的X-射线衍射测量结果示于图27中。实施例12的p-型氧化物的X-射线衍射测量结果示于图28中。实施例13的p-型氧化物的X-射线衍射测量结果示于图29中。实施例14的p-型氧化物的X-射线衍射测量结果示于图30中。实施例15的p-型氧化物的X-射线衍射测量结果示于图31中。实施例16的p-型氧化物的X-射线衍射测量结果示于图32中。实施例17的p-型氧化物的X-射线衍射测量结果示于图33中。对比例3的p-型氧化物的X-射线衍射测量结果示于图34中。
在实施例11-17的所有7个样品中均未发现衍射峰，并且因此证实，这些Cu-Sn氧化物膜各自处于非晶状态。
从对对比例3的样品进行的X-射线衍射测量的结果发现若干个衍射峰，并且从其角(2θ)发现，在对比例3的氧化物中存在CuO晶体。认为，在热处理期间氧进入到膜中，从而产生CuO。
本发明的p-型氧化物膜可用于各种半导体元件中，但是对于所述半导体元件中的半导体而言所需的性质(电阻率)通常取决于所述半导体元件的类型和特性变化。因此，Sn/Cu摩尔比的值可取决于预期意图适当地选择。
在对比例3的样品的Au电极之间测量的电流-电压(I-V)特性未呈现出线性关系，并且该样品具有高的电阻，即1013Ωcm或更高的体积电阻率。认为，由于在该膜中包含大量的其中Cu为二价的CuO晶体，得不到足够的导电性。
特别地，该结晶性Cu-Sn氧化物尚不能够控制p-型导电性。
(实施例18)
<Cu-Sn氧化物膜(非晶的)制造>
在10mL乙二醇中溶解2.42g(相当于10mmol)硝酸铜三水合物，从而制备铜原材料溶液。此外，将1.9g(相当于10mmol)氯化锡溶解在10mL丙二醇中，从而制备锡原材料溶液。
将铜原材料溶液(5mL)和锡原材料溶液(0.9mL)混合和搅拌，从而制备用于Cu-Sn氧化物的墨。墨中Cu摩尔数和墨中Sn摩尔数的比率(Sn/Cu:摩尔比)为18％。
接着，通过旋涂将玻璃基底用该用于Cu-Sn氧化物的墨涂覆。在将墨在120℃干燥1小时之后，在氧气流中在施加从受激准分子灯发射的光(波长：222nm)的同时将墨在250℃下烘烤3小时，从而形成Cu-Sn氧化物膜(p-型氧化物膜)。所获得的膜中Sn/Cu摩尔比为18％，并且形成了具有与实施例14相同组成的膜。
以与实施例11中相同的方式测量该膜的膜厚和体积电阻率。结果，膜厚为98nm，且体积电阻率为1.12×103Ωcm。证实，该膜的体积电阻率类似于实施例14的p-型膜的体积电阻率(9.53×102Ωcm)。因此，证实，只要Cu和Sn的摩尔比相同，即使在其中在墨的配制期间使用不同类型的含Cu化合物、含Sn化合物和溶剂的情况下，也能够获得具有基本上类似的导电特性的p-型氧化物膜。
对实施例18中获得的膜进行的X-射线衍射测量的结果示于图35中。如图35中所示，证实，实施例18中获得的膜也处于非晶状态。
(实施例19)
<PN-结二极管的制造>
-基底的制备-
对于基底，使用无碱玻璃基底(板厚：0.7mm)。将玻璃基底通过超声清洁使用中性清洁剂、纯水和异丙醇进行洗涤。在将基底干燥之后，将基底进一步在90℃进行UV-臭氧处理10分钟。
-阴极的形成-
在玻璃基底上，穿过金属掩模通过真空沉积，沉积Al至100nm厚度，从而形成阴极。
-N-型半导体层的形成-
在阴极上，通过射频溅射穿过金属掩模形成Mg-In氧化物膜。作为靶，使用具有In2MgO4组成的多晶烧结体(尺寸(直径)：4英寸)。溅射室中的最终压力设置为2×10-5Pa。控制溅射期间氩气和氧气的流速以实现1.0Pa的总压力和6.0×10-2Pa的氧分压。基底的温度在溅射期间未特别控制。溅射的功率和持续时间分别调整为150W和15分钟，从而形成具有160nm厚度的Mg-In氧化物膜。
-P-型半导体层的形成-
在n-型半导体层上，以与实施例13中相同的方式形成Cu-Sn氧化物膜(Sn/Cu摩尔比:12.5％)。Cu-Sn氧化物膜的厚度为45.5nm。
-阳极的形成-
在p-型半导体层上，穿过金属掩模通过真空沉积，沉积Au至100nm厚度，从而形成阳极。
通过上述工艺，获得pn-结二极管。
<评价>
测量实施例19中获得的二极管的电流-电压(I-V)特性。结果示于图36中。由该结果发现，获得典型的整流。特别地，结果表明，通过使用本发明的p-型氧化物作为活性层，可实现pn-结二极管。
(实施例20)
<场效应晶体管的制造>
-基底(栅电极、栅绝缘层)的制备-
对于基底，使用具有热氧化膜(厚度:200nm)的Si基底。将Si基底通过超声清洁使用中性清洁剂、纯水和异丙醇进行洗涤。在将基底干燥之后，进一步在90℃对基底进行UV-臭氧处理10分钟。注意，该热氧化膜为栅绝缘层，且Si基底为栅电极。
-活性层的形成-
将实施例11中制造的用于Cu-Sn氧化物膜的墨(Sn/Cu摩尔比:2.5％)通过旋涂施加到基底上。在将墨在120℃干燥1小时之后，在氧气流中在施加从受激准分子灯发射的光(波长：222nm)的同时将墨在250℃下烘烤3小时，从而形成具有49nm平均厚度的Cu-Sn氧化物膜(Sn/Cu摩尔比:2.5％)。
之后，在其上施加光刻胶，并且使所涂覆的光刻胶进行预烘烤、通过曝光设备的曝光、以及显影，从而形成具有与所要形成的活性层相同图案的抗蚀剂图案。此外，通过湿法蚀刻除去其上未形成抗蚀剂图案的区域中的Cu-Sn氧化物膜，之后除去抗蚀剂图案，从而形成活性层。
-源电极和漏电极的形成-
在活性层上，穿过金属掩模通过真空沉积，沉积Cr至1nm厚度，之后沉积Au至100nm厚度，从而形成源电极和漏电极。其沟道长度为50μm，且其沟道宽度为0.4mm。
<评价>
测量实施例20中制造的场效应晶体管的转移特性(Vds＝-20V)，并且其结果显示出常关型的优异的p-型特性。
(实施例21)
<场效应晶体管的制造>
-基底(栅电极、栅绝缘层)的制备-
对于基底，使用具有热氧化膜(厚度:200nm)的Si基底。将Si基底通过超声清洁使用中性清洁剂、纯水和异丙醇进行洗涤。在将基底干燥之后，进一步在90℃对基底进行UV-臭氧处理10分钟。注意，该热氧化膜为栅绝缘层，且Si基底为栅电极。
-源电极和漏电极的形成-
在该具有热氧化膜的Si基底上，通过旋涂施加六甲基二硅氮烷(HMDS)，之后进行干燥过程，从而对基底的表面进行疏水化处理。随后，通过旋涂和干燥过程形成用于剥离的下层抗蚀剂。在该下层抗蚀剂上，通过旋涂和干燥过程形成感光性光刻胶。在通过经由光掩模的曝光和显影将该抗蚀剂图案化之后,通过DC溅射形成作为电极材料的Pt的膜。对于靶，使用Pt(尺寸(直径):4英寸)。溅射室中的最终压力设置为1×10-3Pa。在溅射期间，供应氩气流，并且压力设置为0.35Pa。基底的温度在溅射期间未特别控制。溅射的功率和持续时间分别调整为DC 200W和6分钟15秒，从而形成具有50nm厚度的Pt膜。
随后，将其上已经形成有Pt膜的基底浸没在N-甲基吡咯烷酮中以除去Pt的不想要部分以及抗蚀剂，从而获得预期形状Pt源电极和Pt漏电极。
-用于喷墨印刷的半导体墨的制备-
在10mL乙二醇中溶解2.42g(相当于10mmol)硝酸铜三水合物，从而制备铜原材料溶液。此外，将1.90g(相当于10mmol)氯化锡溶解在10mL乙二醇中，从而制备锡原材料溶液。
将乙二醇(2.25mL)、乙二醇单丁基醚(4.5mL)、铜原材料溶液(2mL)、和锡原材料溶液(0.25mL)混合和搅拌，从而制备用于喷墨印刷的半导体墨(Cu-Sn半导体墨)。墨中Cu摩尔数和墨中Sn摩尔数的比率(Sn/Cu摩尔比)为12.5％。
-活性层的形成-
通过喷墨设备将Cu-Sn半导体墨(Sn/Cu摩尔比:12.5％)施加到其上已经形成源-漏电极的基底的预期区域上。在将墨在120℃干燥1小时之后，在施加从受激准分子灯发射的光(波长:222nm)的同时将墨在250℃烘烤3小时，从而形成具有48nm厚度的Cu-Sn氧化物膜(Sn/Cu摩尔比:12.5％)。
最后，在300℃进行退火1小时，从而制造场效应晶体管。
该场效应晶体管的沟道区域的显微照片示于图37中。源电极23和漏电极24之间的间隔为沟道长度，其为50μm。沟道宽度用以纵向线的形状施加的活性层22的宽度定义，并且在该照片的场效应晶体管中，沟道宽度为54μm。
<评价>
测量实施例21中制造的场效应晶体管的转移特性(Vds＝-20V)，并且其结果显示出常关型的优异的p-型特性。在实施例21中，场效应晶体管通过在后续步骤中没有图案化的较简单的方法制造，因为与其中通过旋涂形成Cu-Sn氧化物膜(Sn/Cu摩尔比:2.5％)，之后通过湿法蚀刻将该膜加工成具有预期形状的实施例20相比，在实施例21中通过喷墨印刷仅在预期区域中形成Cu-Sn氧化物膜(Sn/Cu摩尔比:12.5％)。
本发明的实施方式例如如下：
<1>p-型氧化物，其包括：
氧化物，
其中所述氧化物包括：
Cu；和
元素M，其选自p区元素，并且其在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态，和
其中所述p-型氧化物是非晶的。
<2>根据<1>的p-型氧化物，其中元素M包括Sb、或Sn、或其两者。
<3>用于制造p-型氧化物的组合物，其用于制造根据<1>或<2>任一项的p-型氧化物，
所述用于制造p-型氧化物的组合物包括：
溶剂；
含Cu化合物；和
含元素M的化合物，其中元素M选自p区元素，并且在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态。
<4>用于制造根据<1>或<2>任一项的p-型氧化物的方法，所述方法包括：
将组合物施加在支持体上；和
在该施加之后进行热处理，
其中所述组合物包括：
溶剂；
含Cu化合物；和
含元素M的化合物，其中元素M选自p区元素，并且在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态。
<5>半导体元件，其包括：
活性层，
其中所述活性层包括根据<1>或<2>的p-型氧化物。
<6>根据<5>的半导体元件，其中所述半导体元件为二极管，其中所述二极管包括：
第一电极；
第二电极；和
形成于所述第一电极和所述第二电极之间的所述活性层。
<7>根据<5>的半导体元件，其中所述半导体元件为场效应晶体管，其中所述场效应晶体管包括：
配置成施加栅电压的栅电极；
源电极和漏电极，这两者配置成引出电流；
形成于所述源电极和所述漏电极之间的所述活性层；和
形成于所述栅电极和所述活性层之间的栅绝缘层。
<8>显示元件，包括：
光控制元件，其光输出是对应于驱动信号进行控制的；
驱动电路，其包括根据<5>的半导体元件并且其配置成驱动所述光控制元件。
<9>根据<8>的显示元件，其中所述光控制元件包括有机电致发光元件、电致变色元件、液晶元件、电泳元件、或电润湿元件。
<10>图像显示装置，其对应于图像数据显示图像，所述图像显示装置包括：
以矩阵布置的多个各自根据<8>的显示元件；
配置成向所述显示元件的每一个中的各场效应晶体管单独地施加栅电压和信号电压的多条线；和
显示控制器件，其配置成对应于图像数据通过所述线单独地控制各场效应晶体管的栅电压和信号电压。
<11>系统，其包括：
根据<10>的图像显示装置；和
图像数据形成装置，其配置成基于待显示的图像信息形成图像数据并且将所述图像数据输出至所述图像显示装置。
标记符号列表
2:阴极
3:n-型半导体层
4:p-型半导体层
5:阳极
6:pn-结二极管
10:场效应晶体管
20:场效应晶体管
22:活性层
23:源电极
24:漏电极
25:栅绝缘层
26:栅电极
40:场效应晶体管
302,302’:显示元件
310:显示器
320,320’:驱动电路
370:液晶元件
400:显示控制器件

Claims (11)

1.p-型氧化物，其包括：
氧化物，
其中所述氧化物包括：
Cu；和
元素M，其选自p区元素，并且其在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态，并且
其中所述p-型氧化物是非晶的。
2.根据权利要求1的p-型氧化物，其中元素M包括Sb、或Sn、或其两者。
3.用于制造p-型氧化物的组合物，其用于制造根据权利要求1或2任一项的p-型氧化物，
所述用于制造p-型氧化物的组合物包括：
溶剂；
含Cu化合物；和
含元素M的化合物，其中元素M选自p区元素，并且在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态。
4.用于制造根据权利要求1或2任一项的p-型氧化物的方法，所述方法包括：
将组合物施加在支持体上；和
在施加之后进行热处理，
其中所述组合物包括：
溶剂；
含Cu化合物；和
含元素M的化合物，其中元素M选自p区元素，并且在作为离子存在时能够处于平衡状态，其中所述平衡状态是存在失去最外层的p轨道的全部电子的状态和失去最外层的全部电子的状态两者的状态。
5.半导体元件，其包括：
活性层，
其中所述活性层包括根据权利要求1或2任一项的p-型氧化物。
6.根据权利要求5的半导体元件，其中所述半导体元件为二极管，其中所述二极管包括：
第一电极；
第二电极；和
形成于所述第一电极和所述第二电极之间的所述活性层。
7.根据权利要求5的半导体元件，其中所述半导体元件为场效应晶体管，其中所述场效应晶体管包括：
配置成施加栅电压的栅电极；
源电极和漏电极，这两者配置成引出电流；
形成于所述源电极和所述漏电极之间的所述活性层；和
形成于所述栅电极和所述活性层之间的栅绝缘层。
8.显示元件，其包括：
光控制元件，其光输出是对应于驱动信号进行控制的；和
驱动电路，其包括根据权利要求5的半导体元件，并且其配置成驱动所述光控制元件。
9.根据权利要求8的显示元件，其中所述光控制元件包括有机电致发光元件、电致变色元件、液晶元件、电泳元件、或电润湿元件。
10.图像显示装置，其对应于图像数据显示图像，所述图像显示装置包括：
以矩阵布置的多个各自根据权利要求8的显示元件；
配置成向所述显示元件的每一个中的各场效应晶体管单独地施加栅电压和信号电压的多条线；和
显示控制器件，其配置成对应于图像数据通过所述线单独地控制各场效应晶体管的栅电压和信号电压。
11.系统，其包括：
根据权利要求10的图像显示装置；和
图像数据形成装置，其配置成基于待显示的图像信息形成图像数据并且将所述图像数据输出至所述图像显示装置。
CN201280068524.3A 2011-11-30 2012-11-28 P‑型氧化物、用于制造p‑型氧化物的组合物、用于制造p‑型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统 Active CN104094407B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-261845 2011-11-30
JP2011261845 2011-11-30
JP2012058668A JP5783094B2 (ja) 2011-11-30 2012-03-15 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP2012-058668 2012-03-15
PCT/JP2012/081429 WO2013081169A1 (en) 2011-11-30 2012-11-28 P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display device, and system

Publications (2)

Publication Number Publication Date
CN104094407A true CN104094407A (zh) 2014-10-08
CN104094407B CN104094407B (zh) 2017-08-11

Family

ID=48535615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280068524.3A Active CN104094407B (zh) 2011-11-30 2012-11-28 P‑型氧化物、用于制造p‑型氧化物的组合物、用于制造p‑型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统

Country Status (8)

Country Link
US (1) US9536957B2 (zh)
EP (1) EP2786415A4 (zh)
JP (1) JP5783094B2 (zh)
KR (1) KR101670148B1 (zh)
CN (1) CN104094407B (zh)
IN (1) IN2014CN04501A (zh)
TW (1) TWI496294B (zh)
WO (1) WO2013081169A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078166A (zh) * 2014-11-12 2017-08-18 高通股份有限公司 氢化p沟道金属氧化物半导体薄膜晶体管

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148872A1 (ko) * 2013-03-21 2014-09-25 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이, 및 이들의 제조방법
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US9685542B2 (en) * 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
US9633924B1 (en) 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10403627B2 (en) * 2016-10-11 2019-09-03 Imec Vzw Memory device for a dynamic random access memory
KR102434909B1 (ko) * 2017-08-04 2022-08-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
WO2019181686A1 (en) 2018-03-19 2019-09-26 Ricoh Company, Ltd. Inorganic el element, display element, image display device, and system
US11322627B2 (en) 2018-09-19 2022-05-03 Kabushiki Kaisha Toshiba Solar cell, multi-junction solar cell, solar cell module, and solar power generation system
KR102172210B1 (ko) * 2019-01-04 2020-10-30 한국전력공사 버퍼 일체형 투명전극을 구비한 페로브스카이트 태양전지 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
CN1846312A (zh) * 2003-09-04 2006-10-11 株式会社日立制作所 电极基板、薄膜晶体管、显示装置、及其制造方法
US20070054042A1 (en) * 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
WO2010010802A1 (ja) * 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法
US20110253997A1 (en) * 2010-04-15 2011-10-20 Faculty Of Science And Technology New University Of Lisbon Semiconductor device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850978B2 (ja) 1998-03-31 2006-11-29 独立行政法人科学技術振興機構 導電性透明酸化物
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
JP2006124754A (ja) * 2004-10-27 2006-05-18 Bridgestone Corp Ｃｕ２Ｏ膜、その成膜方法及び太陽電池
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP2010287811A (ja) 2009-06-15 2010-12-24 Nec Corp 半導体素子及びその製造装置
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
CN1846312A (zh) * 2003-09-04 2006-10-11 株式会社日立制作所 电极基板、薄膜晶体管、显示装置、及其制造方法
US20070054042A1 (en) * 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
WO2010010802A1 (ja) * 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法
US20110253997A1 (en) * 2010-04-15 2011-10-20 Faculty Of Science And Technology New University Of Lisbon Semiconductor device and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAZUHIKO TONOOKA ET AL: ""Properties of copper–aluminum oxide films prepared by solution methods"", 《THIN SOLID FILMS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078166A (zh) * 2014-11-12 2017-08-18 高通股份有限公司 氢化p沟道金属氧化物半导体薄膜晶体管
CN107078166B (zh) * 2014-11-12 2020-08-18 高通股份有限公司 氢化p沟道金属氧化物半导体薄膜晶体管

Also Published As

Publication number Publication date
IN2014CN04501A (zh) 2015-09-11
US20140353648A1 (en) 2014-12-04
WO2013081169A1 (en) 2013-06-06
JP5783094B2 (ja) 2015-09-24
TW201330278A (zh) 2013-07-16
JP2013138165A (ja) 2013-07-11
EP2786415A4 (en) 2015-07-08
TWI496294B (zh) 2015-08-11
KR101670148B1 (ko) 2016-10-27
CN104094407B (zh) 2017-08-11
EP2786415A1 (en) 2014-10-08
US9536957B2 (en) 2017-01-03
KR20140095106A (ko) 2014-07-31

Similar Documents

Publication Publication Date Title
CN104094407A (zh) P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统
US10923569B2 (en) P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
CN105261649B (zh) 涂布液、场效应晶体管、显示元件、图像显示装置和系统
CN105849914B (zh) 氧化物半导体、制其的组合物和方法、元件、装置和系统
JP6665536B2 (ja) 酸化物半導体
RU2702802C1 (ru) Полевой транзистор, отображающий элемент, устройство отображения изображения и система
JP6579215B2 (ja) ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法
KR20150079331A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터
BR112016015034B1 (pt) Semicondutor de óxido tipo-p, composição para produzir semicondutor de óxido tipo-p, método para produzir semicondutor de óxido tipo-p, elemento semicondutor, elemento de exibição, dispositivo de exibição de imagem, e sistema

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant