JP5783094B2 - ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム - Google Patents

ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム Download PDF

Info

Publication number
JP5783094B2
JP5783094B2 JP2012058668A JP2012058668A JP5783094B2 JP 5783094 B2 JP5783094 B2 JP 5783094B2 JP 2012058668 A JP2012058668 A JP 2012058668A JP 2012058668 A JP2012058668 A JP 2012058668A JP 5783094 B2 JP5783094 B2 JP 5783094B2
Authority
JP
Japan
Prior art keywords
type oxide
oxide
type
electrode
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012058668A
Other languages
English (en)
Other versions
JP2013138165A (ja
Inventor
由希子 安部
由希子 安部
植田　尚之
尚之 植田
中村　有希
有希 中村
美樹子 ▲高▼田
美樹子 ▲高▼田
真二 松本
真二 松本
雄司 曽根
雄司 曽根
遼一 早乙女
遼一 早乙女
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012058668A priority Critical patent/JP5783094B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to KR1020147017429A priority patent/KR101670148B1/ko
Priority to PCT/JP2012/081429 priority patent/WO2013081169A1/en
Priority to IN4501CHN2014 priority patent/IN2014CN04501A/en
Priority to CN201280068524.3A priority patent/CN104094407B/zh
Priority to EP12852639.9A priority patent/EP2786415A4/en
Priority to US14/360,791 priority patent/US9536957B2/en
Priority to TW101144787A priority patent/TWI496294B/zh
Publication of JP2013138165A publication Critical patent/JP2013138165A/ja
Application granted granted Critical
Publication of JP5783094B2 publication Critical patent/JP5783094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G30/00—Compounds of antimony
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Semiconductor Memories (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステムに関する。
アモルファス状態でａ−Ｓｉ以上の移動度を示すＩｎＧａＺｎＯ４（ａ−ＩＧＺＯ）薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の発表をきっかけとして、世界中で酸化物半導体の実用化へ向けた研究開発が精力的に進められている。しかしながら、これら酸化物半導体材料の殆どは、電子をキャリアとするｎ型酸化物半導体である。
ｎ型酸化物半導体に匹敵するｐ型酸化物半導体が利用可能になれば、これらを組み合わせてｐ−ｎ接合を形成することにより、ダイオード、光センサ、太陽電池、ＬＥＤ、バイポーラトランジスタなどを実現できる。酸化物半導体は、ワイドギャップ化が可能であるため、これらのデバイスを透明にすることも可能になる。
また、アクティブマトリックス型有機ＥＬディスプレイでは、図７に示すような２Ｔ１Ｃ回路を基本の駆動回路としている。この場合、駆動トランジスタ（電界効果型トランジスタ２０）がｎ型であると所謂ソースフォロワー接続になる。そのため、有機ＥＬ素子特性の経時変化（特に電圧上昇）により前記駆動トランジスタの動作点が異なるゲート電圧の動作点へと移動してしまい、ディスプレイの半減寿命を短くしてしまうという問題がある。この問題のため、高移動度のａ−ＩＧＺＯ ＴＦＴをバックプレーンとしたＡＭ−ＯＬＥＤ（アクティブ・マトリクス型有機ＥＬディスプレイ）は未だ実用化されておらず、専らｐ型のＬＴＰＳ−ＴＦＴ（低温ポリシリコン薄膜トランジスタ）が採用されている。したがって、ここでも高性能のｐ型酸化物半導体が切望されている。
一価の銅酸化物であるＣｕ２Ｏ結晶は、１９５０年代からｐ型から伝導性を示すことが知られている（例えば、非特許文献１参照）。この結晶は、Ｏ−Ｃｕ−Ｏのダンベル構造を基本としており、Ｃｕの３ｄ軌道と酸素の２ｐ軌道の混成軌道によって価電子帯頂上が構成される。酸素過剰型のノンストイキオメトリによりホールが前述の価電子帯に導入され、ｐ型伝導が発現される。
このダンベル構造を基本ユニットとして持つ結晶には、ＣｕＭＯ２（Ｍ＝Ａｌ、Ｇａ、Ｉｎ）で表されるデラフォサイト型結晶とＳｒＣｕ２Ｏ２型結晶がある。これらの酸化物がｐ型の導電性を示すためには、高い結晶性を有する必要があり、実際にｐ型伝導の報告があるのは、ＣｕＡｌＯ２、ＣｕＩｎＯ２、及びＳｒＣｕ２Ｏ２だけである（例えば、非特許文献２〜４参照）。
ｐ型伝導を発現するのが困難な理由の一つは、Ｃｕの価数と酸素量の制御が困難なためである。結晶性の良いＣｕ＋を含む酸化物の単相膜を形成しようとしても、多くの場合ＣｕＯ、ＳｒＣｕＯ２、ＳｒＣｕ２Ｏ３などのＣｕ２＋を含む結晶相が混ざった膜となってしまう。このような膜では、良好なｐ型導電性を得ることができず、特性の制御が困難である。したがって、これらのｐ型酸化物材料を半導体素子の活性層などに用いる場合、キャリア濃度やキャリア移動度などの特性を最適化できないことを意味する。
その他には、１価のＣｕ又はＡｇを含むデラフォサイト系酸化物が提案されている（特許文献１参照）。しかし、この提案の技術では、５００℃以上と高い温度での熱処理が必要であり、実用には向かない。
また、結晶性のＳｒＣｕ２Ｏ２のｐ型導電性薄膜が提案されている（特許文献２参照）。この提案の技術では、薄膜形成温度は、３００℃と比較的低温であるが、導電率は最も良いもので４．８×１０−２Ｓｃｍ−１と十分な導電性が得られておらず、その制御も不十分である。
即ち、これらの提案の技術では、実用的な方法で製造できず、かつ適切に制御された十分な導電性が得られるｐ型酸化物材料が得られないという問題がある。
また、１価のＣｕ又はＡｇを含むデラフォサイト結晶のｐ型酸化物材料を活性層に用いたＴＦＴが提案されている（特許文献３参照）。
しかし、この提案の技術では、活性層の材料特性や形成方法、トランジスタの特性などの十分な情報が開示されていない。
また、Ｃｕ２Ｏ結晶を活性層とするＴＦＴが提案されている（非特許文献５及び６参照）。しかし、これらの提案の技術では、活性層の特性を十分制御できないために、ＴＦＴの電界効果移動度やオンオフ比は実用に適したレベルに達していない。
即ち、これらの提案の技術では、ｐ型酸化物材料のキャリア濃度などの特性を制御することが難しく、デバイスに用いる場合に好ましい特性を実現できないといった問題がある。
結局のところ、ｐ型酸化物に関しては実用的で有用な材料が未だ発見されていない。
したがって、ｎ型酸化物に匹敵する特性を持つｐ型酸化物の提供が求められているのが現状である。
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、優れた特性、即ち、十分な導電性が得られ、比較的低温の実用的な条件で製造することができ、組成比の調整によって導電性を制御することが可能な特性を有する新規なｐ型酸化物を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明のｐ型酸化物は、Ｃｕ、及びｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含む酸化物からなり、アモルファスであることを特徴とする。
本発明によると、従来における前記諸問題を解決することができ、優れた特性、即ち、十分な導電性が得られ、比較的低温の実用的な条件で製造することができ、組成比の調整
によって導電性を制御することが可能な特性を有する新規なｐ型酸化物を提供することができる。
図１は、ダイオードの一例を示す概略構成図である。 図２は、トップコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図３は、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図４は、トップコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図５は、ボトムコンタクト・トップゲート型の電界効果型トランジスタの一例を示す概略構成図である。 図６は、画像表示装置を説明するための図である。 図７は、本発明の表示素子の一例を説明するための図である。 図８は、表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の一例を示す概略構成図である。 図９は、表示素子における有機ＥＬ素子と電界効果型トランジスタの位置関係の他の一例を示す概略構成図である。 図１０は、有機ＥＬ素子の一例を示す概略構成図である。 図１１は、表示制御装置を説明するための図である。 図１２は、液晶ディスプレイを説明するための図である。 図１３は、図１２における表示素子を説明するための図である。 図１４は、実施例１〜６のｐ型酸化物の体積抵抗率を示す図である。 図１５は、実施例１のｐ型酸化物のＸ線回折測定結果である。 図１６は、実施例２のｐ型酸化物のＸ線回折測定結果である。 図１７は、実施例３のｐ型酸化物のＸ線回折測定結果である。 図１８は、実施例４のｐ型酸化物のＸ線回折測定結果である。 図１９は、実施例５のｐ型酸化物のＸ線回折測定結果である。 図２０は、実施例６のｐ型酸化物のＸ線回折測定結果である。 図２１は、比較例１のＣｕ−Ｓｂ酸化物のＸ線回折測定結果である。 図２２は、比較例２のＣｕ−Ｓｂ酸化物のＸ線回折測定結果である。 図２３は、実施例７のｐ型酸化物のＸ線回折測定結果である。 図２４は、実施例８で作製したダイオードのＩ−Ｖ特性を示す図である。 図２５は、実施例１０で作製した電界効果型トランジスタのチャネル部の顕微鏡写真である。 図２６は、実施例１１〜１７のｐ型酸化物の体積抵抗率を示す図である。 図２７は、実施例１１のｐ型酸化物のＸ線回折測定結果である。 図２８は、実施例１２のｐ型酸化物のＸ線回折測定結果である。 図２９は、実施例１３のｐ型酸化物のＸ線回折測定結果である。 図３０は、実施例１４のｐ型酸化物のＸ線回折測定結果である。 図３１は、実施例１５のｐ型酸化物のＸ線回折測定結果である。 図３２は、実施例１６のｐ型酸化物のＸ線回折測定結果である。 図３３は、実施例１７のｐ型酸化物のＸ線回折測定結果である。 図３４は、比較例３のＣｕ−Ｓｎ酸化物のＸ線回折測定結果である。 図３５は、実施例１８のｐ型酸化物のＸ線回折測定結果である。 図３６は、実施例１９で作製したダイオードのＩ−Ｖ特性を示す図である。 図３７は、実施例２１で作製した電界効果型トランジスタのチャネル部の顕微鏡写真である。
（ｐ型酸化物、ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法）
＜ｐ型酸化物＞
本発明のｐ型酸化物は、Ｃｕ、及びｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含む酸化物からなり、アモルファスであることを特徴とする酸化物である。
以下において、ｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを、「元素Ｍ」と称することがある。
前記ｐ型酸化物は、アモルファスでありながら、ホールをキャリアとするｐ型の導電性が得られる。
従来、Ｃｕの３ｄ軌道とＯの２ｐ軌道の混成軌道からなる価電子帯を利用した１価の銅（又は銀）酸化物では、電子軌道の異方性が強いため、ｐ型伝導を発現するためには結晶であることが必須であると信じられていた。この点は重金属の等方的なｓ軌道からなる伝導帯を利用するｎ型酸化物半導体とは全く状況が異なる。しかしながら、発明者らは特定のＣｕ酸化物がアモルファス状態であってもｐ型伝導を示すことを見いだした。
前記ｐ型酸化物はアモルファスであるため、Ｃｕを含む酸化物と前記元素Ｍを含む酸化物との比率を連続的に調整することができる。この比率によって酸化物の導電性が制御でき、目的に応じた好ましい特性のｐ型酸化物を得ることができる。
従来の１価の銅を含む結晶性のｐ型酸化物では、Ｃｕの価数と酸素量の制御が困難なため、単相膜を得ることが難しく、意図せず生成されてしまうＣｕ２＋を含む相の存在が、ｐ型の導電特性を阻害していた。
本発明の前記ｐ型酸化物は、Ｃｕ、及び前記元素Ｍを含む酸化物からなる。前記元素Ｍは、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態（これをＭｘ＋とする）と、更に２個の電子を放出して最外殻のｓ軌道とｐ軌道の電子全てが失われた状態（価数が２増えてＭ（ｘ＋２）＋となる）とが共存する平衡状態をとりうる元素である。本発明の前記ｐ型酸化物は、Ｃｕと前記元素Ｍを含む酸化物からなるが、Ｍｘ＋がＭ（ｘ＋２）＋になる際に放出される電子をＣｕ２＋が取り込んでＣｕ＋となる状態変化が起きることで、結果としてＣｕ２＋よりＣｕ＋を安定化させることができる。
例えば、前記元素Ｍの一例は、Ｓｎである。Ｓｎは、最外殻の５ｐ電子２個を失ったＳｎ２＋の状態から、５ｓ電子２個と５ｐ電子２個を失ったＳｎ４＋の状態に移る際に２個電子を放出し、これによってＣｕ２＋よりＣｕ＋を安定化させ、前記ｐ型酸化物において、ｐ型の導電特性を向上させる効果を持つ。
また、前記元素Ｍの他の一例は、Ｓｂである。Ｓｂは、最外殻の５ｐ電子３個を失ったＳｂ３＋の状態から、５ｓ電子２個と５ｐ電子３個を失ったＳｂ５＋の状態に移る際に２個電子を放出し、これによってＣｕ２＋よりＣｕ＋を安定化させ、前記ｐ型酸化物において、ｐ型の導電特性を向上させる効果を持つ。
また、従来のＣｕを含むｐ型酸化物は結晶性であるのに対して、本発明の前記ｐ型酸化物はアモルファスであるため、結晶性のムラに起因する特性のばらつきが発生せず、均一な膜が得られる利点がある。
なお、前記ｐ型酸化物は、Ｃｕを含む酸化物及び前記元素Ｍを含む酸化物からなるアモルファス酸化物であるが、半導体特性にほとんど影響しないわずかな量の結晶の微粒子が存在していてもよい。そのような、わずかな量の結晶が存在しているｐ型酸化物も本発明の前記ｐ型酸化物に含まれる。ここで、わずかな量とは、例えば、結晶微粒子のパーコレーションが発生しない程度であり、約１５体積％以下を指す。
前記ｐ型酸化物の電気特性は、Ｃｕを含む酸化物と前記元素Ｍを含む酸化物の比率に依存する。前記ｐ型酸化物は、種々の半導体素子に用いることができるが、一般的に、半導体素子の種類や特性に応じて、その素子中の半導体に求められる特性（抵抗率）は変わってくる。したがって、組成（例えば膜中のＣｕと前記元素Ｍのモル比率の値）は目的に応じて適宜選択すればよい。
前記元素Ｍとしては、ｐブロック元素の中から選択される元素であって、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｓｎ、Ｓｂ、Ｔｅ、Ｔｌ、Ｐｂなどが挙げられる。
前記ｐ型酸化物の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、膜状、バルク（粒子状）などが挙げられる。
前記ｐ型酸化物は、ｐｎ接合ダイオード、ＰＩＮフォトダイオード、電界効果型トランジスタ、発光素子、光電変換素子などの半導体素子のｐ型活性層として有用である。
前記ｐ型酸化物の製造方法としては、後述の本発明のｐ型酸化物製造用組成物を用いた本発明のｐ型酸化物の製造方法が好ましい。
その他の前記ｐ型酸化物の製造方法としては、特に制限はなく、目的に応じて適宜選択
することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、Ｃ
ＶＤ法、ＡＬＤ法などが挙げられる。
＜ｐ型酸化物製造用組成物＞
本発明のｐ型酸化物製造用組成物は、少なくとも、溶媒と、Ｃｕ含有化合物と、ｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含有する化合物（以下、「元素Ｍ含有化合物」と称することがある。）とを含有し、更に必要に応じて、その他の成分を含有する。
前記ｐ型酸化物製造用組成物は、本発明の前記ｐ型酸化物の製造に用いる組成物である。
−溶媒−
前記溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、２−エチルヘキサン酸、アセチルアセトン、エチレングリコール、２−メトキシエタノールなどが挙げられる。
また、前記ｐ型酸化物製造用組成物に所望の物性（例えば、粘弾性、誘電率など）を付与するために、ジエチレングリコール、ジメチルホルムアミドなどの溶媒を用いてもよい。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記ｐ型酸化物製造用組成物における前記溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−Ｃｕ含有化合物−
前記ｐ型酸化物中でＣｕの原子価は１価であるが、前記Ｃｕ含有化合物中のＣｕの原子価は１価に限定されない。前記Ｃｕ含有化合物としては、目的に応じて適宜選択することができ、例えば、ネオデカン酸銅（ＩＩ）等の有機カルボン酸銅；フタロシアニン銅（ＩＩ）、銅（Ｉ）フェニルアセチリド等の有機銅錯体；銅（ＩＩ）ジエトキシド等の銅アルコキシド；硝酸銅（ＩＩ）、酢酸銅（Ｉ）等の無機銅塩などが挙げられる。
これらの中でも、無極性溶媒で前記ｐ型酸化物製造用組成物を製造する場合には、溶解性の観点から、有機カルボン酸銅が好ましく、ネオデカン酸銅（ＩＩ）がより好ましい。また、極性溶媒で前記ｐ型酸化物製造用組成物を製造する場合には、溶解性の観点から、無機銅塩が好ましく、硝酸銅（ＩＩ）がより好ましい。
前記ｐ型酸化物製造用組成物における前記Ｃｕ含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−元素Ｍ含有化合物−
前記元素Ｍ含有化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｓｂ含有化合物、Ｓｎ含有化合物などが挙げられる。
また、前記元素Ｍ含有化合物としては、例えば、前記元素Ｍを有する有機金属錯体、前記元素Ｍを有する有機カルボン酸塩、前記元素Ｍを有する金属アルコキシド、前記元素Ｍを有する無機塩などが挙げられる。
−−Ｓｂ含有化合物−−
前記Ｓｂ含有化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｓｂを有する有機金属錯体、Ｓｂを有する有機カルボン酸塩、Ｓｂを有する金属アルコキシド、Ｓｂを有する無機塩などが挙げられる。
これらの中でも、無極性溶媒で前記ｐ型酸化物製造用組成物を製造する場合には、溶解性の観点から、トリフェニルアンチモンが好ましい。また、極性溶媒で前記ｐ型酸化物製造用組成物を製造する場合には、溶解性の観点から、Ｓｂを含有する無機塩が好ましく、塩化アンチモンがより好ましい。
前記ｐ型酸化物製造用組成物における前記Ｓｂ含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−Ｓｎ含有化合物−−
前記Ｓｎ含有化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｓｎを有する有機金属錯体、Ｓｎを有する有機カルボン酸塩、Ｓｎを有する金属アルコキシド、Ｓｎを有する無機塩などが挙げられる。
これらの中でも、無極性溶媒で前記ｐ型酸化物用製造物を製造する場合には、溶解性の観点から、有機カルボン酸塩が好ましく、２−エチルヘキサン酸スズがより好ましい。また、極性溶媒で前記ｐ型酸化物製造用組成物を製造する場合には、溶解性の観点から、Ｓｎを含有する無機塩が好ましく、塩化スズがより好ましい。
前記ｐ型酸化物製造用組成物における前記Ｓｎ含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明のｐ型酸化物製造用組成物は、良好なｐ型導電性を持つ前記ｐ型酸化物の製造に用いる原料溶液として好適である。前記ｐ型酸化物中でＣｕの原子価は１価であるが、前記ｐ型酸化物製造用組成物は、これに含まれる前記Ｃｕ含有化合物中のＣｕの原子価は１価に限定されず、好ましくは２価であることに特徴がある。即ち、前記Ｃｕ含有化合物中のＣｕの原子価が２価の場合には、Ｃｕ１原子に対し酸素１原子であるが、これを用いて形成されるＣｕ酸化物のｐ型導電性に寄与する相では、Ｃｕが１価であるので、Ｃｕ２原子に対し酸素１原子となる。即ち、前記ｐ型酸化物を製造するにあたり、前記ｐ型酸化物製造用組成物は、ＣｕとＯの関係において、酸素過剰の状態であることになる。このような前記ｐ型酸化物製造用組成物を用いることにより、形成される前記ｐ型酸化物中の酸素量を高め、酸素欠陥によるキャリア補償を抑制することができる。そのため、ホール濃度を高めて良好なｐ型導電性の前記ｐ型酸化物が得られる。
また、本発明のｐ型酸化物製造用組成物は、金属元素の組成と溶媒の混合比を幅広く調整できるため、後述するｐ型酸化物の製造方法や使用目的に応じてそれらを適切に調整できる。
＜ｐ型酸化物の製造方法＞
本発明のｐ型酸化物の製造方法は、塗布工程と、熱処理工程とを少なくとも含み、更に必要に応じて、その他の工程を含む。
−塗布工程−
前記塗布工程としては、支持体上に組成物を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記組成物は、本発明の前記ｐ型酸化物製造用組成物である。
前記支持体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基板などが挙げられる。
前記塗布方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート、インクジェットプリント、スリットコート、ノズルプリント、グラビア印刷、マイクロコンタクトプリントなどの既存の方法を利用することができる。これらの中で、広い面積に均一な厚みの膜を簡便に作製する場合にはスピンコートが好ましい。また、インクジェットプリントやマイクロコンタクトプリント等の適切な印刷方法、印刷条件を使用すれば、所望の形状に印刷することができ、後工程でパターンニングする必要はない。
−熱処理工程−
前記熱処理工程としては、前記塗布工程の後に熱処理を行う工程であって、前記ｐ型酸化物製造用組成物中の前記溶媒の乾燥、前記Ｃｕ含有化合物の分解、前記元素Ｍ含有化合物（例えば、前記Ｓｂ含有化合物、前記Ｓｎ含有化合物）の分解、並びに前記ｐ型酸化物を生成することができる工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記熱処理工程では、前記溶媒の乾燥（以下、「乾燥処理」と称する。）と、前記Ｃｕ含有化合物の分解、前記元素Ｍ含有化合物（例えば、前記Ｓｂ含有化合物、前記Ｓｎ含有化合物）の分解、並びに前記ｐ型酸化物の生成（以下、「分解及び生成処理」と称する。）とを、異なる温度で行うことが好ましい。即ち、前記溶媒の乾燥を行った後に、昇温して前記Ｃｕ含有化合物の分解、前記元素Ｍ含有化合物（例えば、前記Ｓｂ含有化合物、前記Ｓｎ含有化合物）の分解、並びに前記ｐ型酸化物の生成を行うことが好ましい。
前記乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、８０℃〜１８０℃が挙げられる。前記乾燥においては、低温化のために減圧オーブン等を使用することも有効である。
前記乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０分間〜１時間が挙げられる。
前記分解及び生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、２００℃〜４００℃が挙げられる。
前記分解及び生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１時間〜５時間が挙げられる。
なお、前記熱処理工程では、同時進行的に前記過程を実施してもよいし、複数の工程に分割してもよい。
前記熱処理工程の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記支持体に加熱を行う方法などが挙げられる。
前記熱処理工程における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、酸素雰囲気が好ましい。前記酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、また得られるｐ型酸化物の酸素欠陥を低減することができる。
前記熱処理工程の際には、波長４００ｎｍ以下の紫外光を前記乾燥処理後の前記組成物に照射することが前記分解及び生成処理の反応を促進する上で有効である。波長４００ｎｍ以下の紫外光を照射することにより、前記組成物中に含有される有機物などの化学結合を切断し、有機物を分解するため、効率的に前記ｐ型酸化物を製造することができる。
前記波長４００ｎｍ以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長２２２ｎｍの紫外光などが挙げられる。
また、前記紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。前記オゾンを前記乾燥処理後の前記組成物に付与することにより、酸化物の生成が促進される。
本発明のｐ型酸化物の製造方法では、塗布プロセスにより前記ｐ型酸化物を製造するため、真空プロセスに比べて簡易、大量、かつ低コストで前記ｐ型酸化物を製造することができる。
また、本発明のｐ型酸化物の製造方法では、良好なｐ型導電性を持つ前記ｐ型酸化物を得ることができる。本発明のｐ型酸化物の製造方法では、それに用いる前記ｐ型酸化物製造用組成物に、原子価が２価のＣｕを含有する前記Ｃｕ含有化合物を用いることが好ましい。即ち、この場合、前記ｐ型酸化物製造用組成物中ではＣｕの原子価は２価であるので、Ｃｕ１原子に対し酸素１原子であるが、これを用いて形成されるｐ型酸化物のｐ型導電性に寄与する相ではＣｕが１価であるので、Ｃｕ２原子に対し酸素１原子となる。即ち、前記ｐ型酸化物を製造するにあたり、前記ｐ型酸化物製造用組成物は、ＣｕとＯの関係において、酸素過剰の状態であることになる。このような前記ｐ型酸化物製造用組成物を用いることにより、形成される前記ｐ型酸化物中の酸素量を高め、酸素欠陥によって電子が生成されるのを抑制することができる。そのため、ホール濃度を高めて良好なｐ型導電性の前記ｐ型酸化物が得られる。
（半導体素子）
本発明の半導体素子は、活性層を少なくとも有し、更に必要に応じて、その他の部材を有する。
＜活性層＞
前記活性層としては、本発明の前記ｐ型酸化物を含有する限り、特に制限はなく、目的に応じて適宜選択することができる。
前述のように、本発明の前記ｐ型酸化物は、組成を調整することによって目的に応じた特性を実現できるため、前記半導体素子の活性層に用いるのに適している。即ち、特性を最適化した前記ｐ型酸化物を前記活性層に含有させることで、前記半導体素子の特性を向上させることができる。
前記活性層の構造、形状、大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記半導体素子としては、例えば、ダイオード、電界効果型トランジスタ、発光素子、光電変換素子などが挙げられる。
＜ダイオード＞
前記ダイオードとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、第一の電極と、第二の電極と、前記第一の電極と前記第二の電極の間に形成された活性層とを有するダイオードなどが挙げられる。このようなダイオードとしては、例えば、ｐｎ接合ダイオード、ＰＩＮフォトダイオードなどが挙げられる。
ｎ型酸化物半導体の中には、可視光に対して高い透過率を有する材料が多く知られており、本発明の前記ｐ型酸化物もワイドギャップで可視光を透過することから、これらを用いると透明なダイオードを構成できる。
−ｐｎ接合ダイオード−
前記ｐｎ接合ダイオードは、活性層を少なくとも有し、更に必要に応じて、アノード（陽極）、カソード（陰極）などのその他の部材を有する。
−−活性層−−
前記活性層は、ｐ型半導体層と、ｎ型半導体層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
前記ｐ型半導体層と前記ｎ型半導体層とは、接している。
−−−ｐ型半導体層−−−
前記ｐ型半導体層としては、本発明の前記ｐ型酸化物を含有する限り、特に制限はなく、目的に応じて適宜選択することができる。
前記活性層として機能するために必要なキャリア濃度とキャリア移動度が得られるよう、前記ｐ型酸化物の組成や形成条件が選択されていることが好ましい。
前記ｐ型半導体層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜２，０００ｎｍが好ましい。
−−−ｎ型半導体層−−−
前記ｎ型半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができるが、ｎ型透明酸化物半導体が好ましい。
前記ｎ型透明酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＺｎＯ、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などが挙げられる。
前記ｎ型透明酸化物半導体を用いた場合には、本発明の前記ｐ型酸化物もワイドギャップで可視光を透過する性質があるため、前記活性層を透明にできる。
前記ｎ型半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、ＣＶＤ法、ＡＬＤ法等の真空プロセス、ディップコーティング、インクジェットプリント、ナノインプリント等の印刷法などが挙げられる。
前記ｎ型半導体層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜２，０００ｎｍが好ましい。
前記ｐ型半導体層及び前記ｎ型半導体層の両方が結晶性の材料である場合、これらを積層した際に格子のミスマッチから良好な結晶が得られず、結果として良い特性の半導体素子が実現できないといった不具合が発生しやすい。これを回避するには格子が整合する材料を選択する必要があるため、用いることができる材料が限られてしまう。
一方、本発明の前記ｐ型酸化物を前記ｐ型半導体層に用いれば、前記ｎ型半導体層が結晶性であっても前述の不具合が生じず、良好なｐｎ接合の界面が形成できる。即ち、本発明の前記ｐ型酸化物を用いることで、前記ダイオードにおいて、ｎ型半導体材料の選択の幅が広がると共に、良好な素子特性が実現できる。
−−アノード（陽極）−−
前記アノードは、前記ｐ型半導体層に接している。
前記アノードの材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属乃至これらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記アノードの形状、大きさ、構造としては、特に制限はなく、目的に応じて適宜選択することができる。
前記アノードは、前記ｐ型半導体層に接して設けられるが、これらの間ではオーミック接触が形成されていることが好ましい。
前記アノードの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェットプリント、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
−−カソード（陰極）−−
前記カソードの材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記アノードの説明において記載した材質と同じ材質などが挙げられる。
前記カソードの形状、大きさ、構造としては、特に制限はなく、目的に応じて適宜選択することができる。
前記カソードは、前記ｎ型半導体層に接して設けられるが、これらの間ではオーミック接触が形成されていることが好ましい。
前記カソードの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記アノードの説明において記載した形成方法と同じ方法などが挙げられる。
−−ｐｎ接合ダイオードの製造方法−−
図１に示す前記ｐｎ接合ダイオードの製造方法の一例を説明する。
まず、基材１上にカソード２を形成する。
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
続いて、カソード２上にｎ型半導体層３を形成する。
続いて、ｎ型半導体層３上に、ｐ型半導体層４を形成する。
続いて、ｐ型半導体層４上に、アノード５を形成する。
以上により、ｐｎ接合ダイオード６が製造される。
＜電界効果型トランジスタ＞
前記電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
−ゲート電極−
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属乃至これらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェットプリント、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−ソース電極、及びドレイン電極−
前記ソース電極、及び前記ドレイン電極としては、前記電界効果型トランジスタから電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した材質と同じ材質などが挙げられる。
前記活性層と前記ソース電極、及び前記活性層と前記ドレイン電極の間の接触抵抗が大きいとトランジスタの特性劣化につながる。これを避けるために、接触抵抗が小さくなるような材質を前記ソース電極及び前記ドレイン電極として選択することが好ましい。具体的には、前記活性層に含有される本発明の前記ｐ型酸化物よりも仕事関数が大きい材質を選択することが好ましい。
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した形成方法と同じ方法などが挙げられる。
前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−活性層−
前記活性層は、本発明の前記ｐ型酸化物を含有する。
前記活性層は、前記ソース電極及び前記ドレイン電極との間に形成されている。ここで、「間」とは、前記活性層が前記ソース電極及び前記ドレイン電極と共に、前記電界効果型トランジスタを機能させるような位置であり、そのような位置であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記活性層として機能するために必要なキャリア濃度とキャリア移動度が得られるよう、前記ｐ型酸化物の組成や形成条件が選択されていることが好ましい。
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜３００ｎｍがより好ましい。
−ゲート絶縁層−
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＨｆＯ２等の高誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料などが挙げられる。
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）等の真空成膜法、スピンコート、ダイコート、インクジェットプリント等の印刷法などが挙げられる。
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型（図２）、ボトムコンタクト・ボトムゲート型（図３）、トップコンタクト・トップゲート型（図４）、ボトムコンタクト・トップゲート型（図５）などが挙げられる。
なお、図２〜図５中、２１は基材、２２は活性層、２３はソース電極、２４はドレイン電極、２５はゲート絶縁層、２６はゲート電極を表す。
前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ＩＣカード、ＩＤタグなどにも使用することができる。
前記電界効果型トランジスタは、活性層に本発明のｐ型酸化物を用いているので、組成を調整することで好ましい特性の活性層が実現されており、トランジスタ特性が良好なものとなる。また、活性層がアモルファスであるため均一性が高く、個々のトランジスタの特性ばらつきが低減される。
−電界効果型トランジスタの製造方法−
前記電界効果型トランジスタの製造方法の一例を説明する。
まず、基材上にゲート電極を形成する。
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
続いて、前記ゲート電極上に前記ゲート絶縁層を形成する。
続いて、チャネル領域であって前記ゲート絶縁層上に、前記ｐ型酸化物を含有する活性層を形成する。
続いて、前記ゲート絶縁層上に、前記活性層を跨ぐようにソース電極及びドレイン電極を離間して形成する。
以上により、電界効果型トランジスタが製造される。この製造方法では、例えば、図２に示すようなトップコンタクト・ボトムゲート型の電界効果型トランジスタが製造される。
本発明の半導体素子は、本発明の前記ｐ型酸化物を活性層に含有している。前記ｐ型酸化物は、組成を調整することによって目的に応じた特性（導電性）を実現できる。そのため、特性を最適化した前記ｐ型酸化物を活性層とすることで、前記半導体素子の特性を向上させることができる。
本発明の半導体素子としての電界効果型トランジスタは、良好な特性のＴＦＴが実現できる。また、活性層がアモルファスであるため均一性が高く、個々のトランジスタの特性ばらつきが低減できる。
（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
＜駆動回路＞
前記駆動回路としては、本発明の前記半導体素子を有する限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の前記表示素子は、前記半導体素子（例えば、前記電界効果型トランジスタ）を有しているため、素子間のばらつきが小さい。また、表示素子に経時変化が起きても駆動トランジスタを一定のゲート電圧で動作させることができるため、素子の長寿命化につながる。
（画像表示装置）
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
＜表示素子＞
前記表示素子としては、マトリックス状に配置された本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜配線＞
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜表示制御装置＞
前記表示制御装置としては、画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを複数の前記配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の画像表示装置は、本発明の前記表示素子を有しているため、長寿命で安定して動作する。
本発明の画像表示装置は、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段にも用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段を用いることができる。
（システム）
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
本発明のシステムは、本発明の前記画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。
次に、本発明の画像表示装置について説明する。
本発明の画像表示装置としては、例えば、特開２０１０−０７４１４８号公報の段落〔００５９〕〜〔００６０〕、図２、及び図３に記載の構成などを採ることができる。
以下、本発明の実施態様の一例を、図を用いて説明する。
図６は、表示素子がマトリックス上に配置されたディスプレイを表す図である。図６に示されるように、ディスプレイは、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。なお、図７、図１１、図１２、及び図１３において、同じ符号（例えば、Ｘ１、Ｙ１）は、同じ意味を有する。
よって、走査線とデータ線とによって、表示素子３０２を特定することができる。
図７は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図７に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ３１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
図７におけるドライブ回路３２０について説明する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１０及び２０と、キャパシタ３０とを有する。
電界効果型トランジスタ１０は、スイッチ素子として動作する。電界効果型トランジスタ１０のゲート電極Ｇは、所定の走査線に接続され、電界効果型トランジスタ１０のソース電極Ｓは、所定のデータ線に接続されている。また、電界効果型トランジスタ１０のドレイン電極Ｄは、キャパシタ３０の一方の端子に接続されている。
電界効果型トランジスタ２０は、有機ＥＬ素子３５０に電流を供給する。電界効果型トランジスタ２０のゲート電極Ｇは、電界効果型トランジスタ１０のドレイン電極Ｄと接続されている。そして、電界効果型トランジスタ２０のドレイン電極Ｄは、有機ＥＬ素子３５０の陽極に接続され、電界効果型トランジスタ２０のソース電極Ｓは、所定の電流供給線に接続されている。
キャパシタ３０は、電界効果型トランジスタ１０の状態、即ちデータを記憶する。キャパシタ３０の他方の端子は、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ１０が「オン」状態になると、信号線Ｙ２を介して画像データがキャパシタ３０に記憶され、電界効果型トランジスタ１０が「オフ」状態になった後も、電界効果型トランジスタ２０を画像データに対応した「オン」状態に保持することによって、有機ＥＬ素子３５０は駆動される。
図８には、表示素子における有機ＥＬ素子３５０とドライブ回路としての電界効果型トランジスタ２０との位置関係の一例が示されている。ここでは、電界効果型トランジスタ２０の横に有機ＥＬ素子３５０が配置されている。なお、電界効果型トランジスタ及びキャパシタ（図示せず）も同一基材上に形成されている。
図８には図示されていないが、活性層２２の上部に保護膜を設けることも好適である。前記保護膜の材料としては、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、フッ素系ポリマーなどが適宜利用できる。
また、例えば、図９に示されるように、電界効果型トランジスタ２０の上に有機ＥＬ素子３５０が配置されてもよい。この場合には、ゲート電極２６に透明性が要求されるので、ゲート電極２６には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２などの導電性を有する透明な酸化物が用いられる。なお、符号３６０は層間絶縁膜（平坦化膜）である。この絶縁膜にはポリイミドやアクリル系の樹脂等を利用できる。
ここで、図８及び図９において、電界効果型トランジスタ２０は、基材２１と、活性層２２と、ソース電極２３と、ドレイン電極２４と、ゲート絶縁層２５と、ゲート電極２６とを有する。有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
図１０は、有機ＥＬ素子の一例を示す概略構成図である。
図１０において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚ければ高反射率電極となり、極薄膜（２０ｎｍ程度未満）では半透明電極となる。図では陽極側から光を取りだしているが、陰極を透明、または半透明電極とすることによって陰極側から光を取り出すことができる。
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
ここで、電子輸送層３４２と発光層３４４が１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。
また、基材側（図１０における下側）から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材（図１０における下側）と反対側から光を取り出す「トップエミッション」であってもよい。
図１１は、本発明の画像表示装置の他の一例を示す概略構成図である。
図１１において、画像表示装置は、表示素子３０２と、配線（走査線、データ線、電流供給線）と、表示制御装置４００とを有する。
表示制御装置４００は、画像データ処理回路４０２と、走査線駆動回路４０４と、データ線駆動回路４０６とを有する。
画像データ処理回路４０２は、映像出力回路の出力信号に基づいて、ディスプレイにおける複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
また、上記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、上記ディスプレイは、エレクトロクロミックディスプレイとなる。
また、前記光制御素子が液晶素子であってもよく、この場合ディスプレイは、液晶ディスプレイとなり、図１２に示されるように、表示素子３０２’に対する電流供給線は不要となる。また、図１３に示されるように、ドライブ回路３２０’は、電界効果型トランジスタ１０及び２０と同様の１つの電界効果型トランジスタ４０により構成することができる。電界効果型トランジスタ４０において、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが、キャパシタ３６１及び液晶素子３７０の画素電極に接続されている。
また、前記光制御素子は、電気泳動素子、無機ＥＬ素子、及びエレクトロウェッティング素子のいずれかであってもよい。
以上、本発明のシステムがテレビジョン装置である場合について説明したが、これに限定されるものではなく、画像及び情報を表示する装置として画像表示装置を備えていればよい。例えば、コンピュータ（パソコンを含む）と画像表示装置とが接続されたコンピュータシステムであってもよい。
本発明のシステムは、本発明の画像表示装置を有しているため、長寿命で安定して動作する。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１〜６）
＜Ｃｕ−Ｓｂ酸化物膜（アモルファス）の作製＞
表１に示す配合及びＳｂ／Ｃｕモル比のＣｕ−Ｓｂ酸化物用インク（ｐ型酸化物製造用組成物）を調製した。具体的には、得られるインク中のＣｕのモル数に対するＳｂのモル数の比率（Ｓｂ／Ｃｕのモル比）がそれぞれ２．５％、６．３％、１２．５％、１８％、２５％、１００％となるように、ネオデカン酸銅８．２８質量％トルエン溶液とトリフェニルアンチモン５．８３質量％トルエン溶液との比率を表１に示す配合量で混合し、６種類のＣｕ−Ｓｂ酸化物用インク（ｐ型酸化物製造用組成物）を調製した。なお、表１に示す配合に対して、トルエンを０．５ｍＬ配合した。
次に、ガラス基板上に前記Ｃｕ−Ｓｂ酸化物用インクをスピンコートした。１２０℃で１時間乾燥後、酸素気流中でエキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、Ｃｕ−Ｓｂ酸化物膜（ｐ型酸化物膜）を形成した。
なお、表１中、Ｅは、「１０のべき乗」を表す。例えば、「１．０Ｅ＋０１」は、「１０」を表し、「１．０Ｅ＋０２」は、「１００」を表す。表２、図１４及び図２４においても同様である。
（比較例１）
＜Ｃｕ−Ｓｂ酸化物（結晶）の作製＞
実施例１と同様に作製したＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比２．５％）を、大気雰囲気中、５００℃で１時間加熱した。
（比較例２）
＜Ｃｕ−Ｓｂ酸化物（結晶）の作製＞
実施例１と同様に作製したＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比２．５％）を、窒素雰囲気中、５００℃で１時間加熱した。
実施例１〜６及び比較例１〜２で得られた酸化物膜の厚み（膜厚）及び体積抵抗率を測定した。更にＸ線回折測定を行った。
＜厚み＞
反射分光膜厚計（大塚電子株式会社製、ＦＥ−３０００）を用い、波長約３００ｎｍ〜７００ｎｍの反射スペクトルを解析して厚みを求めた。結果を表１及び表２に示す。
＜体積抵抗率＞
実施例１〜６、及び比較例１〜２で作製した酸化物膜上に、メタルマスクを介してＡｕを蒸着し、１対のライン形状の電極を形成した。この電極間のＩ−Ｖ特性を測定し、体積抵抗率を求めた。結果を表１及び表２に示す。また、表１に示したＳｂ／Ｃｕモル比と（体積）抵抗率の関係を図１４に示す。
表１及び図１４に示す通り、全実施例において、導電性が確認された。また、体積抵抗率はＳｂ／Ｃｕモル比を増やすと増加する傾向があり、約２０Ωｃｍ〜１０７Ωｃｍまで変化した。
＜Ｘ線回折＞
実施例１〜６及び比較例１〜２について、Ｘ’ＰｅｒｔＰｒｏ（Ｐｈｉｌｉｐｓ社製）を用いて、Ｘ線回折測定を行った。
実施例１のｐ型酸化物のＸ線回折測定の結果を図１５に示す。実施例２のｐ型酸化物のＸ線回折測定の結果を図１６に示す。実施例３のｐ型酸化物のＸ線回折測定の結果を図１７に示す。実施例４のｐ型酸化物のＸ線回折測定の結果を図１８に示す。実施例５のｐ型酸化物のＸ線回折測定の結果を図１９に示す。実施例６のｐ型酸化物のＸ線回折測定の結果を図２０に示す。比較例１のＣｕ−Ｓｂ酸化物のＸ線回折測定の結果を図２１に示す。比較例２のＣｕ−Ｓｂ酸化物のＸ線回折測定の結果を図２２に示す。
実施例１〜６の６つのサンプル全てにおいて回折ピークは見られず、これらのＣｕ−Ｓｂ酸化物膜がアモルファス状態であることが確認された。
比較例１のサンプルに対して行ったＸ線回折測定の結果では、複数の回折ピークが観測され、その角度（２θ）から比較例１の酸化物中にはＣｕＯの結晶が存在することがわかった。これは、加熱処理中に酸素が取り込まれ、ＣｕＯが生成されたものと考えられる。
比較例２のサンプルに対して行ったＸ線回折測定の結果では、Ｃｕ２Ｏ結晶と金属のＣｕに対応する角度に回折ピークが存在し、加熱処理時の還元で金属Ｃｕが生成されたことがわかった。
本発明のｐ型酸化物の膜は種々の半導体素子に用いることができるが、一般的に、半導体素子の種類や特性に応じて、その素子中の半導体に求められる特性（抵抗率）は変わってくる。したがって、Ｓｂ／Ｃｕモル比の値は目的に応じて適宜選択すればよい。
比較例１のサンプルでは、Ａｕ電極間で測定したＩ−Ｖ特性が線形の特性を示さず、体積抵抗率は１０１０Ωｃｍ以上と高抵抗であった。これは、膜中にＣｕが２価のＣｕＯ結晶が多く含まれているため、十分な導電性が得られなかったものと考えられる。
比較例２のサンプルでは、実施例１と同程度の低い抵抗率が得られているが、Ｘ線回折測定の結果を参照すると、この導電性の一部は金属Ｃｕが担っていると思われ、良好なｐ型の導電性を得るという目的は達成されていない。
即ち、結晶性のＣｕ−Ｓｂ酸化物においては、ｐ型の導電性を制御することができていない。
（実施例７）
＜Ｃｕ−Ｓｂ酸化物膜（アモルファス）の作製＞
硝酸銅三水和物２．４２ｇ（１０ｍｍｏｌに相当）をエチレングリコール１０ｍＬに溶かし、銅原料溶液を作製した。また、塩化アンチモン２．２９ｇ（１０ｍｍｏｌに相当）をプロピレングリコール１０ｍＬに溶かし、アンチモン原料溶液を得た。
前記銅原料溶液５ｍＬ、及び前記アンチモン原料溶液０．９ｍＬを混合、攪拌し、これをＣｕ−Ｓｂ酸化物用インク（ｐ型酸化物製造用組成物）を調製した。インク中のＣｕのモル数に対するＳｂのモル数の比率（Ｓｂ／Ｃｕのモル比）は１８％である。
次に、ガラス基板上に前記Ｃｕ−Ｓｂ酸化物用インクをスピンコートした。１２０℃で１時間乾燥後、酸素気流中でエキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、Ｃｕ−Ｓｂ酸化物膜（ｐ型酸化物膜）を形成した。得られた膜中のＳｂ／Ｃｕモル比は１８％であり、実施例４と同組成の膜が形成できた。
実施例１と同様にして、膜厚と体積抵抗率の計測を行ったところ、膜厚は８９ｎｍ、体積抵抗率は６．２８×１０２Ωｃｍであった。実施例４のｐ型酸化物膜の体積抵抗率（４．８７×１０２Ωｃｍ）と比較して、体積抵抗率は同程度であることが確認できた。すなわち、インクの調合の際に異なるＣｕ含有化合物、Ｓｂ含有化合物、及び溶媒を用いた場合であっても、ＣｕとＳｂのモル比率が同じであれば略等しい導電特性のｐ型酸化物膜が得られることが確認できた。
実施例７で得られた膜に対し、Ｘ線回折測定を行った結果を図２３に示す。図２３に示すように、実施例７で得られた膜もアモルファス状態であることが確認できた。
（実施例８）
＜ｐｎ接合ダイオードの作製＞
−基材の準備−
基材として無アルカリガラス基板（板厚０．７ｍｍ）を用いた。該ガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基材を乾燥後、更にＵＶ−オゾン処理を９０℃で１０分間行った。
−カソード電極の形成−
ガラス基板上に、メタルマスクを介してＡｌを１００ｎｍ蒸着し、カソード電極を形成した。
−ｎ型半導体層の形成−
カソード電極上に、メタルマスクを介して、Ｍｇ−Ｉｎ系酸化物膜を高周波スパッタ法により形成した。ターゲットとしては、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼結体（サイズ：直径４インチ）を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を１．０Ｐａ、酸素分圧を６．０×１０−２Ｐａとした。スパッタ中に基板の温度制御は特に行わなかった。スパッタパワーを１５０Ｗ、スパッタ時間を１５分間とし、厚み１６０ｎｍのＭｇ−Ｉｎ系酸化物膜を形成した。
−ｐ型半導体層の形成−
実施例３と同様にして、Ｃｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比１２．５％）をｎ型半導体層上に形成した。厚みは４８．５ｎｍであった。
−アノード電極の形成−
ｐ型半導体層上に、メタルマスクを介してＡｕを１００ｎｍ蒸着し、アノード電極を形成した。
以上の工程により、ｐｎ接合ダイオードを得た。
＜評価＞
実施例８で得られたダイオードのＩ−Ｖ特性を測定した。結果を図２４に示す。典型的な整流性が得られている。すなわち、本発明のｐ型酸化物を活性層に用いて、ｐｎ接合ダイオードが実現できていることが示された。
（実施例９）
＜電界効果型トランジスタの作製＞
−基材の準備（ゲート電極、ゲート絶縁層）−
基材として熱酸化膜（厚み２００ｎｍ）付きＳｉ基板を用いた。該Ｓｉ基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基材を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。なお、前記熱酸化膜がゲート絶縁層であり、前記Ｓｉ基板がゲート電極である。
−活性層の形成−
実施例１で作製したＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比２．５％）用インクを前記基板上にスピンコートした。１２０℃で１時間乾燥後、酸素気流中でエキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、平均厚み４５ｎｍのＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比２．５％）を形成した。
この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される活性層のパターンと同様のレジストパターンを形成し、更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＣｕ−Ｓｂ酸化物膜を除去し、この後、レジストパターンも除去することにより活性層を形成した。
−ソース電極及びドレイン電極の形成−
前記活性層上に、メタルマスクを介してＣｒを１ｎｍ、引き続きＡｕを１００ｎｍ蒸着し、ソース電極及びドレイン電極を形成した。チャネル長は５０μｍ、チャネル幅は０．４ｍｍとした。
最後に、酸素気流中で３００℃、１時間のアニールを行い、電界効果型トランジスタを作製した。
＜評価＞
実施例９で作製した電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝−２０Ｖ）を測定したところ、ノーマリーオフの良好なｐ型特性を示した。
（実施例１０）
＜電界効果型トランジスタの作製＞
−基材の準備（ゲート電極、ゲート絶縁層）−
基材として熱酸化膜（厚み２００ｎｍ）付きＳｉ基板を用いた。該Ｓｉ基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基材を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。なお、前記熱酸化膜がゲート絶縁層であり、前記Ｓｉ基板がゲート電極である。
−ソース電極及びドレイン電極の形成−
前記熱酸化膜付きＳｉ基板上に、ＨＭＤＳ(ヘキサメチルジシラザン)をスピンコートし、乾燥処理を行い、基板表面を疎水化処理した。続いて、リフトオフ用の下層レジストをスピンコートと乾燥処理によって成膜し、更にその上に感光性のフォトレジストをスピンコートと乾燥処理によって形成した。フォトマスクを介した露光と現像処理によってレジストをパターニングした後、電極材料となるＰｔをＤＣスパッタ法により成膜した。ターゲットにはＰｔ（サイズ：直径４インチ）を用いた。スパッタチャンバー内の到達真空度は１×１０−３Ｐａとした。スパッタ時にはアルゴンガスを流し、圧力を０．３５Ｐａとした。スパッタ中に基板の温度制御は特に行わなかった。スパッタパワーをＤＣ２００Ｗ、スパッタ時間を６分１５秒とし、厚み５０ｎｍのＰｔ膜を形成した。
続いて、Ｐｔ膜が形成された前記基板をＮ−メチルピロリドンに浸漬して不要な部分のＰｔをレジストごと剥離し、所望の形状のＰｔソース電極とＰｔドレイン電極を得た。
−インクジェット用半導体インクの調製−
硝酸銅三水和物２．４２ｇ（１０ｍｍｏｌに相当）をエチレングリコール１０ｍＬに溶かし、銅原料溶液を作製した。また、塩化アンチモン２．２９ｇ（１０ｍｍｏｌに相当）をエチレングリコール１０ｍＬに溶かし、アンチモン原料溶液を作製した。
エチレングリコール２．２５ｍＬ、エチレングリコールモノブチルエーテル４．５ｍＬ、前記銅原料溶液２ｍＬ、及び前記アンチモン原料溶液０．２５ｍＬを混合、攪拌し、これをインクジェット用半導体インク（Ｃｕ−Ｓｂ半導体インク）とした。インク中のＣｕのモル数に対するＳｂのモル数の比率（Ｓｂ／Ｃｕのモル比）は１２．５％である。
−活性層の形成−
インクジェット装置を用い、前記ソース・ドレイン電極が形成された基板上の所望の位置に前記Ｃｕ−Ｓｂ半導体インク（Ｓｂ／Ｃｕモル比１２．５％）を塗布した。１２０℃で１時間乾燥後、エキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、厚み５２ｎｍのＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比１２．５％）を形成した。
最後に、３００℃、１時間のアニールを行い、電界効果型トランジスタを作製した。
この電界効果型トランジスタのチャネル部の顕微鏡写真を図２５に示す。ソース電極２３とドレイン電極２４の間隔がチャネル長であり、５０μｍである。チャネル幅は、縦のライン状に塗布した活性層２２の幅で規定され、この写真の電界効果型トランジスタの場合は３７μｍであった。
＜評価＞
実施例１０で作製した電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝−２０Ｖ）を測定したところ、ノーマリーオフの良好なｐ型特性を示した。実施例９では、スピンコートによってＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比２．５％）を形成した後ウェットエッチングによって所望の形状に加工していたが、実施例１０ではインクジェット法によって所望の位置にのみＣｕ−Ｓｂ酸化物膜（Ｓｂ／Ｃｕモル比１２．５％）を形成しているため、後工程でパターニングする必要がなく、より簡易な方法で電界効果型トランジスタが実現できた。
（実施例１１〜１７）
＜Ｃｕ−Ｓｎ酸化物膜（アモルファス）の作製＞
表３に示す配合及びＳｎ／Ｃｕモル比のＣｕ−Ｓｎ酸化物用インク（ｐ型酸化物製造用組成物）を調製した。具体的には、得られるインク中のＣｕのモル数に対するＳｎのモル数の比率（Ｓｎ／Ｃｕのモル比）がそれぞれ２．５％、６．３％、１２．５％、１８％、２５％、５０％、１００％となるように、ネオデカン酸銅８．２８質量％トルエン溶液と２−エチルヘキサン酸スズ２７．８３質量％トルエン溶液との比率を表３に示す配合量で混合し、７種類のＣｕ−Ｓｎ酸化物用インク（ｐ型酸化物製造用組成物）を調製した。なお、表３に示す配合に対して、トルエンを０．５ｍＬ配合した。
次に、ガラス基板上に前記Ｃｕ−Ｓｎ酸化物用インクをスピンコートした。１２０℃で１時間乾燥後、酸素気流中でエキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、Ｃｕ−Ｓｎ酸化物膜（ｐ型酸化物膜）を形成した。
なお、表３中、Ｅは、「１０のべき乗」を表す。例えば、「１．０Ｅ＋０１」は、「１０」を表し、「１．０Ｅ＋０２」は、「１００」を表す。表４、図２６及び図３６においても同様である。
（比較例３）
＜Ｃｕ−Ｓｎ酸化物（結晶）の作製＞
実施例１１と同様に作製したＣｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比２．５％）を、大気雰囲気中、３００℃で１時間加熱した。
実施例１１〜１７及び比較例３で得られた酸化物膜の厚み（膜厚）及び体積抵抗率を、実施例１と同様にして、測定した。更にＸ線回折測定を行った。
膜厚及び体積抵抗率の結果を表３及び表４に示す。
表３に示したＳｎ／Ｃｕモル比と（体積）抵抗率の関係を図２６に示す。
実施例１１のｐ型酸化物のＸ線回折測定の結果を図２７に示す。実施例１２のｐ型酸化物のＸ線回折測定の結果を図２８に示す。実施例１３のｐ型酸化物のＸ線回折測定の結果を図２９に示す。実施例１４のｐ型酸化物のＸ線回折測定の結果を図３０に示す。実施例１５のｐ型酸化物のＸ線回折測定の結果を図３１に示す。実施例１６のｐ型酸化物のＸ線回折測定の結果を図３２に示す。実施例１７のｐ型酸化物のＸ線回折測定の結果を図３３に示す。比較例３のＣｕ−Ｓｎ酸化物のＸ線回折測定の結果を図３４に示す。
実施例１１〜１７の７つのサンプル全てにおいて回折ピークは見られず、これらのＣｕ−Ｓｎ酸化物膜がアモルファス状態であることが確認された。
比較例３のサンプルに対して行ったＸ線回折測定の結果では、複数の回折ピークが観測され、その角度（２θ）から比較例３の酸化物中にはＣｕＯの結晶が存在することがわかった。これは、加熱処理中に酸素が取り込まれ、ＣｕＯが生成されたものと考えられる。
本発明のｐ型酸化物の膜は種々の半導体素子に用いることができるが、一般的に、半導体素子の種類や特性に応じて、その素子中の半導体に求められる特性（抵抗率）は変わってくる。したがって、Ｓｎ／Ｃｕモル比の値は目的に応じて適宜選択すればよい。
比較例３のサンプルでは、Ａｕ電極間で測定したＩ−Ｖ特性が線形の特性を示さず、体積抵抗率は１０１３Ωｃｍ以上と高抵抗であった。これは、膜中にＣｕが２価のＣｕＯ結晶が多く含まれているため、十分な導電性が得られなかったものと考えられる。
即ち、結晶性のＣｕ−Ｓｎ酸化物においては、ｐ型の導電性を制御することができていない。
（実施例１８）
＜Ｃｕ−Ｓｎ酸化物膜（アモルファス）の作製＞
硝酸銅三水和物２．４２ｇ（１０ｍｍｏｌに相当）をエチレングリコール１０ｍＬに溶かし、銅原料溶液を作製した。また、塩化スズ１．９ｇ（１０ｍｍｏｌに相当）をプロピレングリコール１０ｍＬに溶かし、スズ原料溶液を得た。
前記銅原料溶液５ｍＬ、及び前記スズ原料溶液０．９ｍＬを混合、攪拌し、これをＣｕ−Ｓｎ酸化物用インクとした。インク中のＣｕのモル数に対するＳｎのモル数の比率（Ｓｎ／Ｃｕのモル比）は１８％である。
次に、ガラス基板上に前記Ｃｕ−Ｓｎ酸化物用インクをスピンコートした。１２０℃で１時間乾燥後、酸素気流中でエキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、Ｃｕ−Ｓｎ酸化物膜（ｐ型酸化物膜）を形成した。得られた膜中のＳｎ／Ｃｕモル比は１８％であり、実施例１４と同組成の膜が形成できた。
実施例１１と同様にして、膜厚と体積抵抗率の計測を行ったところ、膜厚は９８ｎｍ、体積抵抗率は１．１２×１０３Ωｃｍであった。実施例１４のｐ型酸化物膜の体積抵抗率（９．５３×１０２Ωｃｍ）と比較して、体積抵抗率は同程度であることが確認できた。すなわち、インクの調合の際に異なるＣｕ含有化合物、Ｓｎ含有化合物、及び溶媒を用いた場合であっても、ＣｕとＳｎのモル比率が同じであれば略等しい導電特性のｐ型酸化物膜となることが確認できた。
実施例１８で得られた膜に対し、Ｘ線回折測定を行った結果を図３５に示す。図３５に示すように、実施例１８で得られた膜もアモルファス状態であることが確認できた。
（実施例１９）
＜ｐｎ接合ダイオードの作製＞
−基材の準備−
基材として無アルカリガラス基板（板厚０．７ｍｍ）を用いた。該ガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基材を乾燥後、更にＵＶ−オゾン処理を９０℃で１０分間行った。
−カソード電極の形成−
ガラス基板上に、メタルマスクを介してＡｌを１００ｎｍ蒸着し、カソード電極を形成した。
−ｎ型半導体層の形成−
カソード電極上に、メタルマスクを介して、Ｍｇ−Ｉｎ系酸化物膜を高周波スパッタ法により形成した。ターゲットとしては、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼結体（サイズ：直径４インチ）を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を１．０Ｐａ、酸素分圧を６．０×１０−２Ｐａとした。スパッタ中に基板の温度制御は特に行わなかった。スパッタパワーを１５０Ｗ、スパッタ時間を１５分間とし、厚み１６０ｎｍのＭｇ−Ｉｎ系酸化物膜を形成した。
−ｐ型半導体層の形成−
実施例１３と同様にして、Ｃｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比１２．５％）をｎ型半導体層上に形成した。厚みは４５．５ｎｍであった。
−アノード電極の形成−
ｐ型半導体層上に、メタルマスクを介してＡｕを１００ｎｍ蒸着し、アノード電極を形成した。
以上の工程により、ｐｎ接合ダイオードを得た。
＜評価＞
実施例１９で得られたダイオードのＩ−Ｖ特性を測定した。結果を図３６に示す。典型的な整流性が得られている。すなわち、本発明のｐ型酸化物を活性層に用いて、ｐｎ接合ダイオードが実現できていることが示された。
（実施例２０）
＜電界効果型トランジスタの作製＞
−基材の準備（ゲート電極、ゲート絶縁層）−
基材として熱酸化膜（厚み２００ｎｍ）付きＳｉ基板を用いた。該Ｓｉ基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基材を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。なお、前記熱酸化膜がゲート絶縁層であり、前記Ｓｉ基板がゲート電極である。
−活性層の形成−
実施例１１で作製したＣｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比２．５％）用インクを前記基板上にスピンコートした。１２０℃で１時間乾燥後、酸素気流中でエキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、平均厚み４９ｎｍのＣｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比２．５％）を形成した。
この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される活性層のパターンと同様のレジストパターンを形成し、更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＣｕ−Ｓｎ酸化物膜を除去し、この後、レジストパターンも除去することにより活性層を形成した。
−ソース電極及びドレイン電極の形成−
前記活性層上に、メタルマスクを介してＣｒを１ｎｍ、引き続きＡｕを１００ｎｍ蒸着し、ソース電極及びドレイン電極を形成した。チャネル長は５０μｍ、チャネル幅は０．４ｍｍとした。
＜評価＞
実施例２０で作製した電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝−２０Ｖ）を測定したところ、ノーマリーオフの良好なｐ型特性を示した。
（実施例２１）
＜電界効果型トランジスタの作製＞
−基材の準備（ゲート電極、ゲート絶縁層）−
基材として熱酸化膜（厚み２００ｎｍ）付きＳｉ基板を用いた。該Ｓｉ基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基材を乾燥後、さらにＵＶ−オゾン処理を９０℃で１０分間行った。なお、前記熱酸化膜がゲート絶縁層であり、前記Ｓｉ基板がゲート電極である。
−ソース電極及びドレイン電極の形成−
前記熱酸化膜付きＳｉ基板上に、ＨＭＤＳ（ヘキサメチルジシラザン）をスピンコートし、乾燥処理を行い、基板表面を疎水化処理した。続いて、リフトオフ用の下層レジストをスピンコートと乾燥処理によって成膜し、更にその上に感光性のフォトレジストをスピンコートと乾燥処理によって形成した。フォトマスクを介した露光と現像処理によってレジストをパターニングした後、電極材料となるＰｔをＤＣスパッタ法により成膜した。ターゲットにはＰｔ（サイズ：直径４インチ）を用いた。スパッタチャンバー内の到達真空度は１×１０−３Ｐａとした。スパッタ時にはアルゴンガスを流し、圧力を０．３５Ｐａとした。スパッタ中に基板の温度制御は特に行わなかった。スパッタパワーをＤＣ２００Ｗ、スパッタ時間を６分１５秒とし、厚み５０ｎｍのＰｔ膜を形成した。
続いて、Ｐｔ膜が形成された前記基板をＮ−メチルピロリドンに浸漬して不要な部分のＰｔをレジストごと剥離し、所望の形状のＰｔソース電極とＰｔドレイン電極を得た。
−インクジェット用半導体インクの調製−
硝酸銅三水和物２．４２ｇ（１０ｍｍｏｌに相当）をエチレングリコール１０ｍＬに溶かし、銅原料溶液を作製した。また、塩化スズ１．９０ｇ（１０ｍｍｏｌに相当）をエチレングリコール１０ｍＬに溶かし、スズ原料溶液を作製した。
エチレングリコール２．２５ｍＬ、エチレングリコールモノブチルエーテル４．５ｍＬ、前記銅原料溶液２ｍＬ、及び前記スズ原料溶液０．２５ｍＬを混合、攪拌し、これをインクジェット用半導体インク（Ｃｕ−Ｓｎ半導体インク）とした。インク中のＣｕのモル数に対するＳｎのモル数の比率（Ｓｎ／Ｃｕのモル比）は１２．５％である。
−活性層の形成−
インクジェット装置を用い、前記ソース・ドレイン電極が形成された基板上の所望の位置に前記Ｃｕ−Ｓｎ半導体インク（Ｓｎ／Ｃｕモル比１２．５％）を塗布した。１２０℃で１時間乾燥後、エキシマランプ（波長２２２ｎｍ）を照射しながら２５０℃で３時間焼成し、厚み４８ｎｍのＣｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比１２．５％）を形成した。
最後に、３００℃、１時間のアニールを行い、電界効果型トランジスタを作製した。
この電界効果型トランジスタのチャネル部の顕微鏡写真を図３７に示す。ソース電極２３とドレイン電極２４の間隔がチャネル長であり、５０μｍである。チャネル幅は、縦のライン状に塗布した活性層２２の幅で規定され、この写真の電界効果型トランジスタの場合は５４μｍであった。
＜評価＞
実施例２１で作製した電界効果型トランジスタのトランスファー特性（Ｖｄｓ＝−２０Ｖ）を測定したところ、ノーマリーオフの良好なｐ型特性を示した。実施例２０では、スピンコートによってＣｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比２．５％）を形成した後ウェットエッチングによって所望の形状に加工していたが、実施例２１ではインクジェット法によって所望の位置にのみＣｕ−Ｓｎ酸化物膜（Ｓｎ／Ｃｕモル比１２．５％）を形成しているため、後工程でパターニングする必要がなく、より簡易な方法で電界効果型トランジスタが実現できた。
本発明の態様は、例えば、以下の通りである。
＜１＞ Ｃｕ、及びｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含む酸化物からなり、アモルファスであることを特徴とするｐ型酸化物である。
＜２＞ 元素Ｍが、Ｓｂ及びＳｎの少なくともいずれかを含む前記＜１＞に記載のｐ型酸化物である。
＜３＞ 前記＜１＞から＜２＞のいずれかに記載のｐ型酸化物の製造に用いるｐ型酸化物製造用組成物であって、
少なくとも、溶媒と、Ｃｕ含有化合物と、ｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含有する化合物とを含有することを特徴とするｐ型酸化物製造用組成物である。
＜４＞ 前記＜１＞から＜２＞のいずれかに記載のｐ型酸化物の製造方法であって、
支持体上に組成物を塗布する塗布工程と、
前記塗布工程の後に熱処理を行う熱処理工程とを含み、
前記組成物が、少なくとも、溶媒と、Ｃｕ含有化合物と、ｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含有する化合物とを含有することを特徴とするｐ型酸化物の製造方法である。
＜５＞ 活性層を有し、
該活性層が、前記＜１＞から＜２＞のいずれかに記載のｐ型酸化物を含有することを特徴とする半導体素子である。
＜６＞ 第一の電極と、
第二の電極と、
前記第一の電極と前記第二の電極の間に形成された活性層とを有するダイオードである前記＜５＞に記載の半導体素子である。
＜７＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極との間に形成された活性層と、
前記ゲート電極と前記活性層との間に形成されたゲート絶縁層とを有する電界効果型トランジスタである前記＜５＞に記載の半導体素子である。
＜８＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜５＞に記載の半導体素子を有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子である。
＜９＞ 光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜８＞に記載の表示素子である。
＜１０＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜８＞に記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置である。
＜１１＞ 前記＜１０＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステムである。
２ カソード
３ ｎ型半導体層
４ ｐ型半導体層
５ アノード
６ ｐｎ接合ダイオード
１０ 電界効果型トランジスタ
２０ 電界効果型トランジスタ
２２ 活性層
２３ ソース電極
２４ ドレイン電極
２５ ゲート絶縁層
２６ ゲート電極
４０ 電界効果型トランジスタ
３０２、３０２’ 表示素子
３１０ ディスプレイ
３２０、３２０’ ドライブ回路
３７０ 液晶素子
４００ 表示制御装置
特開平１１−２７８８３４号公報 特開２０００−１５０８６１号公報 特開２００５−１８３９８４号公報
Ｊ．Ｂｌｏｅｍ，Ｄｉｓｃｕｓｓｉｏｎ ｏｆ ｓｏｍｅ ｏｐｔｉｃａｌ ａｎｄ ｅｌｅｃｔｒｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｃｕ２Ｏ，Ｐｈｉｌｉｐｓ Ｒｅｓｅａｒｃｈ Ｒｅｐｏｒｔｓ，ＶＯＬ１３，１９５８，ｐｐ．１６７−１９３ Ｈ．Ｋａｗａｚｏｅ，他５名，Ｐ−ｔｙｐｅ ｅｌｅｃｔｒｉｃａｌ ｃｏｎｄｕｃｔｉｏｎ ｉｎ ｔｒａｎｐａｒｅｎｔ ｔｈｉｎ ｆｉｌｍｓ ｏｆ ＣｕＡｌＯ２, Ｎａｔｕｒｅ，ＶＯＬ３８９，１９９７，ｐｐ．９３９−９４２ Ｈ．Ｙａｎａｇｉ，他４名，Ｂｉｐｏｌａｒｉｔｙ ｉｎ ｅｌｅｃｔｒｉｃａｌ ｃｏｎｄｕｃｔｉｏｎ ｏｆ ｔｒａｎｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＣｕＩｎＯ２ ｗｉｔｈ ｄｅｌａｆｏｓｓｉｔｅ ｓｔｒｕｃｔｕｒｅ, Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ＶＯＬ７８，２００１，ｐｐ．１５８３−１５８５ Ａ．Ｋｕｄｏ，他３名，ＳｒＣｕ２Ｏ２： Ａ ｐ−ｔｙｐｅｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ ｗｉｔｈ ｗｉｄｅ ｂａｎｄ ｇａｐ， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ＶＯＬ７３，１９９８，ｐｐ．２２０−２２２ Ｅ．Ｆｏｒｔｕｎａｔｏ，他８名，Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｂａｓｅｄ ｏｎ ｐ−ｔｙｐｅ Ｃｕ２Ｏ ｔｈｉｎ ｆｉｌｍｓ ｐｒｏｄｕｃｅｄ ａｔ ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ＶＯＬ９６，２０１０，ｐｐ．１９２１０２ Ｋ．Ｍａｔｓｕｚａｋｉ，他５名，Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈｏｆ ｈｉｇｈ ｍｏｂｉｌｉｔｙ Ｃｕ２Ｏ ｔｈｉｎ ｆｉｌｍｓ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｐ−ｃｈａｎｎｅｌ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ＶＯＬ９３，２００８，ｐｐ．２０２１０７

Claims (11)

  1. Ｃｕ、及びｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含む酸化物からなり、アモルファスであることを特徴とするｐ型酸化物。
  2. 元素Ｍが、Ｓｂ及びＳｎの少なくともいずれかを含む請求項１に記載のｐ型酸化物。
  3. 請求項１から２のいずれかに記載のｐ型酸化物の製造に用いるｐ型酸化物製造用組成物であって、
    少なくとも、溶媒と、Ｃｕ含有化合物と、ｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含有する化合物とを含有することを特徴とするｐ型酸化物製造用組成物。
  4. 請求項１から２のいずれかに記載のｐ型酸化物の製造方法であって、
    支持体上に組成物を塗布する塗布工程と、
    前記塗布工程の後に熱処理を行う熱処理工程とを含み、
    前記組成物が、少なくとも、溶媒と、Ｃｕ含有化合物と、ｐブロック元素の中から選択され、イオンとして存在する際に、最外殻のｐ軌道の電子が全て失われた状態と最外殻電子が全て失われた状態とが共存する平衡状態をとりうる元素Ｍを含有する化合物とを含有することを特徴とするｐ型酸化物の製造方法。
  5. 活性層を有し、
    該活性層が、請求項１から２のいずれかに記載のｐ型酸化物を含有することを特徴とする半導体素子。
  6. 第一の電極と、
    第二の電極と、
    前記第一の電極と前記第二の電極の間に形成された活性層とを有するダイオードである請求項５に記載の半導体素子。
  7. ゲート電圧を印加するためのゲート電極と、
    電流を取り出すためのソース電極及びドレイン電極と、
    前記ソース電極及び前記ドレイン電極との間に形成された活性層と、
    前記ゲート電極と前記活性層との間に形成されたゲート絶縁層とを有する電界効果型トランジスタである請求項５に記載の半導体素子。
  8. 駆動信号に応じて光出力が制御される光制御素子と、
    請求項５に記載の半導体素子を有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子。
  9. 光制御素子が、有機エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項８に記載の表示素子。
  10. 画像データに応じた画像を表示する画像表示装置であって、
    マトリックス状に配置された複数の請求項８に記載の表示素子と、
    前記複数の表示素子における各電界効果型トランジスタにゲート電圧と信号電圧とを個別に印加するための複数の配線と、
    前記画像データに応じて、前記各電界効果型トランジスタの前記ゲート電圧と前記信号電圧とを前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置。
  11. 請求項１０に記載の画像表示装置と、
    表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステム。
JP2012058668A 2011-11-30 2012-03-15 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム Active JP5783094B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012058668A JP5783094B2 (ja) 2011-11-30 2012-03-15 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
PCT/JP2012/081429 WO2013081169A1 (en) 2011-11-30 2012-11-28 P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display device, and system
IN4501CHN2014 IN2014CN04501A (ja) 2011-11-30 2012-11-28
CN201280068524.3A CN104094407B (zh) 2011-11-30 2012-11-28 P‑型氧化物、用于制造p‑型氧化物的组合物、用于制造p‑型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统
KR1020147017429A KR101670148B1 (ko) 2011-11-30 2012-11-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 영상 표시 장치, 및 시스템
EP12852639.9A EP2786415A4 (en) 2011-11-30 2012-11-28 P-TYPE OXIDE, COMPOSITION FOR PREPARING P-TYPE OXIDE, PROCESS FOR PREPARING P-TYPE OXIDE, SEMICONDUCTOR ELEMENT, DISPLAY ELEMENT, IMAGE DEVICE AND SYSTEM
US14/360,791 US9536957B2 (en) 2011-11-30 2012-11-28 P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display device, and system
TW101144787A TWI496294B (zh) 2011-11-30 2012-11-29 Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011261845 2011-11-30
JP2011261845 2011-11-30
JP2012058668A JP5783094B2 (ja) 2011-11-30 2012-03-15 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム

Publications (2)

Publication Number Publication Date
JP2013138165A JP2013138165A (ja) 2013-07-11
JP5783094B2 true JP5783094B2 (ja) 2015-09-24

Family

ID=48535615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012058668A Active JP5783094B2 (ja) 2011-11-30 2012-03-15 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム

Country Status (8)

Country Link
US (1) US9536957B2 (ja)
EP (1) EP2786415A4 (ja)
JP (1) JP5783094B2 (ja)
KR (1) KR101670148B1 (ja)
CN (1) CN104094407B (ja)
IN (1) IN2014CN04501A (ja)
TW (1) TWI496294B (ja)
WO (1) WO2013081169A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US9985139B2 (en) * 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) * 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10403627B2 (en) * 2016-10-11 2019-09-03 Imec Vzw Memory device for a dynamic random access memory
KR102434909B1 (ko) * 2017-08-04 2022-08-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
TWI714979B (zh) 2018-03-19 2021-01-01 日商理光股份有限公司 無機電致發光元件、顯示元件、影像顯示裝置及系統
US11322627B2 (en) 2018-09-19 2022-05-03 Kabushiki Kaisha Toshiba Solar cell, multi-junction solar cell, solar cell module, and solar power generation system
KR102172210B1 (ko) * 2019-01-04 2020-10-30 한국전력공사 버퍼 일체형 투명전극을 구비한 페로브스카이트 태양전지 및 이의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850978B2 (ja) 1998-03-31 2006-11-29 独立行政法人科学技術振興機構 導電性透明酸化物
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP2000228516A (ja) 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
JP2006124754A (ja) * 2004-10-27 2006-05-18 Bridgestone Corp Ｃｕ２Ｏ膜、その成膜方法及び太陽電池
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US20070054042A1 (en) 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
JP5168605B2 (ja) * 2008-07-24 2013-03-21 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法
JP2010287811A (ja) 2009-06-15 2010-12-24 Nec Corp 半導体素子及びその製造装置
US9053937B2 (en) * 2010-04-15 2015-06-09 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same
JP2013191824A (ja) 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子

Also Published As

Publication number Publication date
IN2014CN04501A (ja) 2015-09-11
EP2786415A1 (en) 2014-10-08
WO2013081169A1 (en) 2013-06-06
TWI496294B (zh) 2015-08-11
KR101670148B1 (ko) 2016-10-27
KR20140095106A (ko) 2014-07-31
TW201330278A (zh) 2013-07-16
CN104094407B (zh) 2017-08-11
EP2786415A4 (en) 2015-07-08
CN104094407A (zh) 2014-10-08
US9536957B2 (en) 2017-01-03
JP2013138165A (ja) 2013-07-11
US20140353648A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP5783094B2 (ja) ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US10923569B2 (en) P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
JP6579215B2 (ja) ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法
JP6665536B2 (ja) 酸化物半導体
JP6547273B2 (ja) ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
WO2017159810A1 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R151 Written notification of patent or utility model registration

Ref document number: 5783094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151