TWI496294B - Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統 - Google Patents

Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統 Download PDF

Info

Publication number
TWI496294B
TWI496294B TW101144787A TW101144787A TWI496294B TW I496294 B TWI496294 B TW I496294B TW 101144787 A TW101144787 A TW 101144787A TW 101144787 A TW101144787 A TW 101144787A TW I496294 B TWI496294 B TW I496294B
Authority
TW
Taiwan
Prior art keywords
type oxide
oxide
state
type
electrons
Prior art date
Application number
TW101144787A
Other languages
English (en)
Other versions
TW201330278A (zh
Inventor
Yukiko Abe
Naoyuki Ueda
Yuki Nakamura
Mikiko Takada
Shinji Matsumoto
Yuji Sone
Ryoichi Saotome
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of TW201330278A publication Critical patent/TW201330278A/zh
Application granted granted Critical
Publication of TWI496294B publication Critical patent/TWI496294B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G30/00—Compounds of antimony
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Electroluminescent Light Sources (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Semiconductor Memories (AREA)
  • Photovoltaic Devices (AREA)

Description

P型氧化物、製造P型氧化物用組成物、製造P型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統
本發明涉及一種p型氧化物、一種製造p型氧化物用組成物、一種製造p型氧化物的方法、一種半導體元件、一種顯示元件、一種影像顯示裝置、以及一種系統。
因為眾知InGaZnO4 (a-IGZO)薄膜電晶體(TFT)在非晶相狀態中顯示a-Si或者更高的遷移率，在全世界中已經積極地進行實際使用的氧化物半導體的研究和開發。然而，這些氧化物半導體材料的大多數都為n型氧化物半導體，其使用電子作為載子。
如果與n型氧化物半導體相對的p型氧化物半導體可以實際使用，這些p型氧化物半導體和n型氧化物半導體被結合以形成p-n接面，從而實現二極體、光學感測器、太陽能電池、LED、或者雙極電晶體。也可以使這些裝置為透明狀，因為該氧化物半導體可以被設計為具有一寬能隙。
此外，主動矩陣型顯示器使用2T1C電路，作為基板驅動電路，如第7圖所示。在這種顯示器中，如果驅動電晶體(場效電晶體20)為n型，該驅動電路為所謂的源極跟隨器電路。因此，該驅動電晶體的操作點由於有機EL(electroluminescence，電致發光)元件的特性的老化(尤其是電壓增加)而被轉移為不同閘極電壓的操作點，從而縮短顯示器的半衰期。為此，尚未實現使用高遷移率的a-IGZO TFT作為背板的主動 矩陣型有機EL顯示器(AM-OLED)，因此專門採用p型低溫多晶矽薄膜電晶體(LTPS-TFT)。因此，需要一種高性能的p型氧化物半導體。
自從二十世紀五十年代就已知道Cu2 O晶體，其為一價氧化銅顯示p型導電性(例如，參考NPL 1)。該晶體具有O-Cu-O作為基底的啞鈴結構，並且該Cu的3d軌域與氧的2p軌域的混成軌域構成價帶的頂部。藉由氧氣過量將電洞引入至該價帶，從而顯示p型導電性。
具有啞鈴結構作為基底單元的晶體的示例包括由CuMO2 (M=Al,Ga,In)以及SrCu2 O2 晶體為代表的黑銅鐵礦晶體。為了使這些氧化物表現p型導電性，其需要具有高結晶性，並且已被公佈具有p型導電性的晶體僅有CuAlO2 、CuInO2 ，以及SrCu2 O2 (例如，參考NPL 2至NPL 4)。
很難顯現p型導電性的原因之一是Cu的原子價和氧含量很難控制。當其試圖形成含有高結晶性Cu+ 的氧化物的一單相薄膜時，所得到的薄膜在大多數情況下是混合含有Cu2 + ，如CuO，SrCuO2 ，以及SrCu2 O3 的晶相的薄膜。使用這種薄膜，不能獲得優良的p型導電性，並且很難控制其特性。因此，當這些p型氧化物材料被用作為半導體元件的主動層時，特性如載子濃度和載子遷移率不能達到最優化。
除上述之外，所公開者為含有一價Cu或Ag的黑銅鐵礦(例如，參考PTL 1)。然而，在所公開的技術中，需要進行高溫500℃或更高的熱處理，因此其不適於實際使用。
此外，所公開者為結晶SrCu2 O2 的p型導電薄膜(例如，參考PTL 2)。在所公開的技術中，該薄膜形成溫度相對地低，即300℃，但不能獲得充足的導電性，並且所獲得的最佳導電性為4.8×10-2 Scm-1 。此外，其控制也是不充分的。
如上所述，這些所公開的技術具有一個問題，即不能藉由實際方法產生p型氧化物材料，並且不能提供可適當地控制且具有充分導電性的p型氧化物。
此外，所公開者為使用於TFT，作為主動層，包含有一價Cu或Ag的黑銅鐵礦晶體的p型氧化物材料(例如，參考PTL 3)。
然而，該文獻不能公開充分的資訊，如該主動層的材料的特性、其形成方法、以及該電晶體的特性。
此外，所公開者為使用Cu2 O晶體作為主動層的TFT(參考，例如，NPL 5和NPL 6)。然而，根據這些技術，該主動層的特性不能被充分地控制，因此該TFT的電子場效應遷移率和開-關比不能達到適於實際使用的水準。
如上所述，這些所公開的技術具有一些問題，即很難控制該p型氧化物材料的特性，如載子濃度，並且適於在裝置中使用的特性不能獲得。
迄今為止，尚未發現在實際使用中有效的p型氧化物。
因此，目前需要一種p型氧化物，其具有與n型氧化物的特性相對的特性。
文獻清單
專利文獻
PTL 1：日本專利申請公開(JP-A)第11-278834號
PTL 2：JP-A第2000-150861號
PTL 3：JP-A第2005-183984號
非專利文獻
NPL 1：J. Bloem，Cu2 O之一些光學和電學特性的討論，Philips Research Reports，VOL 13, 1958, pp. 167-193
NPL 2：H. Kawazoe和其他5位，在CuAlO2 的透明薄膜中p型導電，Nature，VOL. 389, 1997, pp. 939-942
NPL 3：H. Yanagi和其他4位元，具有黑銅鐵礦結構的透明氧化物半導體CuInO2 的導電中的兩極性，Applied Physics Letters，VOL. 78, 2001, pp. 1583-1585
NPL 4：A. Kudo和其他3位，SrCu2 O2 ：具有寬能隙的p型導電氧化物，Applied Physics Letters，VOL. 73, 1998, pp. 220-222
NPL 5：E. Fortunato和其他8位，基於在室溫下製造的p型Cu2 O薄膜的薄膜電晶體，Applied Physics Letters，VOL. 96, 2010, pp. 192102
NPL 6：K. Matsuzaki和其他5位，高遷移率Cu2 O薄膜的磊晶的生長以及p通道薄膜電晶體的應用，Applied Physics Letters，VOL. 93, 2008, pp. 202107
本發明旨在提供上述現有技術中的各種問題，並且獲得下述目的。具體而言，本發明的一個目的是提供一種新式p型氧化物，其具有優良特性，即充足的導電性，並且可以在實際條件，即在相對低溫下製造，且藉由調節配比可以控制導電性。
解決上述問題的方法如下：一種p型氧化物，包括：一氧化物，其中該氧化物包含：Cu；以及一元素M，其可以自p區塊的複數個元素中選擇，並且可以處在一平衡狀態，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中該p型氧化物為非晶相。
本發明可以解決現有技術中的各種問題，並且提供一種新式p型氧化物，其具有優良特性，即充足的導電性，並且可以在實際條件，即在相對低溫下製造，且藉由調節配比可以控制導電性。
1‧‧‧基板
2‧‧‧陰極
3‧‧‧n型半導體層
4‧‧‧p型半導體層
5‧‧‧陽極
6‧‧‧pn接面二極體
10‧‧‧場效電晶體
20‧‧‧場效電晶體
21‧‧‧基板
22‧‧‧主動層
23‧‧‧源極電極
24‧‧‧汲極電極
25‧‧‧閘極絕緣層
26‧‧‧閘極電極
30‧‧‧電容器
40‧‧‧場效電晶體
123‧‧‧影像輸出電路
302、302'‧‧‧顯示元件
312‧‧‧陰極
314‧‧‧陽極
310‧‧‧顯示器
320、320'‧‧‧驅動電路
340‧‧‧有機電致發光薄膜層
342‧‧‧電子傳輸層
344‧‧‧發光層
346‧‧‧電洞傳輸層
350‧‧‧有機電致發光元件
360‧‧‧絕緣薄膜
361‧‧‧電容器
370‧‧‧液晶元件
400‧‧‧顯示控制裝置
402‧‧‧影像資料處理電路
404‧‧‧掃描線驅動電路
406‧‧‧資料線驅動電路
G‧‧‧閘極
S‧‧‧源極
D‧‧‧汲極
第1圖為說明二極體的一示例的結構示意圖； 第2圖為說明頂部接觸和底部閘極場效電晶體之一示例的結構示意圖；第3圖為說明底部接觸和底部閘極場效電晶體之一示例的結構示意圖；第4圖為說明頂部接觸和頂部閘極場效電晶體之一示例的結構示意圖；第5圖為說明底部接觸和頂部閘極場效電晶體之一示例的結構示意圖；第6圖為解釋影像顯示裝置之一示例的示意圖；第7圖為解釋本發明的顯示元件的一示例的示意圖；第8圖為說明顯示元件中有機EL元件與場效電晶體之間的物理關係的一示例的結構示意圖；第9圖為說明顯示元件中有機EL元件與場效電晶體之間的物理關係的另一示例的結構示意圖；第10圖為說明有機EL元件之一示例的結構示意圖；第11圖為解釋顯示控制裝置之一示例的示意圖；第12圖為解釋液晶顯示器之一示例的示意圖；第13圖為解釋第12圖的顯示元件的示意圖；第14圖為描述實施例1至6之p型氧化物的體積電阻率的示意圖；第15圖為描述實施例1之p型氧化物的X-射線繞射的測量結果；第16圖為描述實施例2之p型氧化物的X-射線繞射的測量結果；第17圖為描述實施例3之p型氧化物的X-射線繞射的測量結果；第18圖為描述實施例4之p型氧化物的X-射線繞射的測量結果；第19圖為描述實施例5之p型氧化物的X-射線繞射的測量結果；第20圖為描述實施例6之p型氧化物的X-射線繞射的測量結果；第21圖為描述比較實施例1之Cu-Sb氧化物的X-射線繞射的測量結果；第22圖為描述比較實施例2之Cu-Sb氧化物的X-射線繞射的測量結果；第23圖為描述實施例7之p型氧化物的X-射線繞射的測量結果； 第24圖為描述在實施例8中製造的二極體的電流-電壓(I-V)特性的示意圖；第25圖為在實施例10中製造的場效電晶體的通道的顯微鏡圖；第26圖為描述實施例11至17之p型氧化物的體積電阻率的示意圖；第27圖為描述實施例11之p型氧化物的X-射線繞射的測量結果；第28圖為描述實施例12之p型氧化物的X-射線繞射的測量結果；第29圖為描述實施例13之p型氧化物的X-射線繞射的測量結果；第30圖為描述實施例14之p型氧化物的X-射線繞射的測量結果；第31圖為描述實施例15之p型氧化物的X-射線繞射的測量結果；第32圖為描述實施例16之p型氧化物的X-射線繞射的測量結果；第33圖為描述實施例17之p型氧化物的X-射線繞射的測量結果；第34圖為描述比較實施例3之Cu-Sb氧化物的X-射線繞射的測量結果；第35圖為描述實施例18之p型氧化物的X-射線繞射的測量結果；第36圖為描述在實施例19中製造的二極體的電流-電壓(I-V)特性的示意圖；以來第37圖為在實施例21中製造的場效電晶體的通道的顯微鏡圖。
 (p型氧化物、製造p型氧化物用組成物、以及製造p型氧化物的方法) <p型氧化物>
本發明的p型氧化物本質上由含有Cu以及元素M的氧化物構成，其中該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中該p型氧化物為非晶相。
在下面的描述中，該元素M可以被僅僅地稱為「元素M」，其中該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態。
該p型氧化物為非晶相，並且表現p型導電性，其使用電洞 作為載子。
在使用由Cu的3d軌域和O的2p軌域的混成軌域構成的價帶的一價銅(或銀)氧化物中，電子軌域的異方性強，並且因此通常認為該氧化銅需要為晶體以表現p型。這與n型氧化物半導體完全不同，該n型氧化物半導體利用使用由重金屬的均向性的s軌域構成的導帶。然而，本案發明人發現在非晶相狀態中的某些Cu氧化物表現p型導電性。
因為該p型氧化物為非晶相，可以不斷地調節含Cu氧化物與含元素M氧化物的比例。可以藉由上述比例控制該氧化物的導電性，因此，可以獲得適於預期目的的所需特性的p型氧化物。
在含有價銅的傳統結晶p型氧化物中很難控制Cu的原子價以及氧氣含量，因此很難形成具有傳統p型氧化物的單相薄膜。此外，含有無意之中產生的Cu2+ 的相的出現干擾p型導電性。
本發明的p型氧化物本質上由含有Cu以及元素M的氧化物構成。該元素M為可以處在一平衡狀態中，其中，該平衡狀態為既有外層的p軌域的所有電子失去的狀態(該狀態表示為Mx+ )，又有釋放兩個電子且最外層的s軌域和p軌域的所有電子失去的狀態(該狀態由於增加原子價2而表示為M(x+2)+ )。本發明的p型氧化物本質上由含有Cu和元素M的氧化物構成，並且當Mx+ 變為M(x+2)+ 時，所釋放的電子併入Cu2+ 而成為Cu+ 。由於這種狀態的改變，Cu可以Cu+ 而不是Cu2+ 的狀態穩定地存在。
例如，該元素M的一示例為Sn。Sn在p型氧化物中具有改善p型導電特性的效果，因為其在自Sn2+ 的狀態轉變為Sn4+ 的狀態期間釋放兩個電子，其中在Sn2+ 的狀態中最外層的兩個5p電子失去，在Sn4+ 的狀態中兩個5s電子和兩個5p電子失去，以使Cu以Cu+ 而不是Cu2+ 而穩定地存在。
此外，該元素M的另一示例為Sb。Sb在該p型氧化物中具有改善p型導電特性的效果，因為其在自Sb3+ 的狀態轉變為Sb5+ 的狀態期間釋放兩個電子，其中在Sb3+ 的狀態中最外層的三個5p電子失去，在 Sb5+ 的狀態中兩個5s電子和三個5p電子失去，以使Cu以Cu+ 而不是Cu2+ 而穩定地存在。
此外，與含有Cu的傳統p型氧化物為晶體相比較，本發明的p型氧化物為非晶相，因此本發明的p型氧化物具有的優點是，在不因為結晶性的變化而引起其特性的變化的情況下，其可以形成均勻薄膜。
注意，該p型氧化物為非晶相氧化物，其本質上由含有Cu的氧化物和含有該元素M的氧化物構成，但該p型氧化物可以包括微量的結晶微粒，其幾乎不影響半導體特性。這種含有微量晶體的p型氧化物被包括在本發明的p型氧化物的範圍內。這裏，「微量」意味著例如一數量，其不出現晶體微粒的過濾，並且意味著約15%的量或者更少。
該p型氧化物的電學特性取決於含Cu氧化物與含元素M氧化物的比例。該p型氧化物可以用於各種半導體元件，但該元件中半導體所需的特性(電阻)通常根據半導體元件的類型或特性而變化。因此，該成分(例如，薄膜中Cu與元素M的莫耳比的數值)可以根據預期目的而適當地選擇。
該元素M在無任何限制的情況下可以根據預期目的而適當地選擇，提供的該元素M為自p區塊的複數個元素中選擇的元素，並且可以達到一平衡狀態，如呈現為一離子的元素，其中，該平衡狀態中既有最外層的p軌域的所有電子失去的狀態，又有最外層上的所有電子失去的狀態。該元素M的示例包括Sn、Sb、Te、Tl、以及Pb。
該p型氧化物的形狀在無任何限制的情況下可以根據預期目的而適當地選擇，並且其示例包括薄膜、以及塊體(微粒)。
該p型氧化物被有效地作為半導體元件如pn接面二極體、PIN光二極體、場效電晶體、發光元件、以及光電轉換器的p型主動層。
製造p型氧化物的方法較佳為製造本發明的p型氧化物的方法，其使用下述製造本發明的p型氧化物的組成物。
製造p型氧化物的其他方法在無任何限制的情況下可以根據預期目的而適當地選擇，並且其示例包括濺鍍、脈衝雷射沉積(PLD)、CVD、以及ALD。
<製造p型氧化物用組成物>
本發明的製造p型氧化物用組成物至少包括一溶劑、一含 Cu化合物、以及一含元素M的化合物(以下可以簡稱為「含元素M化合物」)，其中該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態既有最外層的p軌域的所有電子失去的狀態，又有最外層上的所有電子失去的狀態。本發明的製造p型氧化物用組成物必要時可以進一步包括其他成分。
製造p型氧化物用組成物為用於製造本發明的p型氧化物的組成物。
-溶劑-
該溶劑在無任何限制的情況下可以根據預期目的而適當地選擇，並且其示例包括甲苯、二甲苯、2-乙基己酸、乙醯丙酮、乙二醇、以及2-甲氧基乙醇。
此外，為了給予製造p型氧化物用組成物所需特性(例如，黏彈性、以及介電常數)，可以使用溶劑如二甘醇、以及二甲基甲醯胺。
這些溶劑可以單獨地使用，或者結合起來使用。
在無任何限制的情況下製造p型氧化物用組成物的溶劑的數量可以根據預期目的而適當地選擇。
-含Cu化合物-
該p型氧化物中Cu的原子價為一價，但該含Cu化合物中Cu的原子價不侷限於一價。該含Cu化合物可以根據預期目的而適當地選擇，並且其示例包括有機羧酸銅、有機銅合成物、以及無機銅鹽。該有機羧酸銅的示例包括新癸酸銅(II)。該有機銅合成物的示例包括酞菁銅(II)、以及苯基乙醯基銅(I)。該無機銅鹽的示例包括硝酸銅(II)，以及醋酸銅(I)。
在這些成分中，在使用非極性溶劑產生用於製造p型氧化物用組成物的情況下，有機羧酸銅是較佳的，並且鑒於溶解性，新癸酸銅(II)是更佳的。此外，在使用極性溶劑產生用於製造p型氧化物用組成物的情況下，無機銅鹽是較佳的，並且鑒於溶解性，硝酸銅(II)是更佳的。
在無任何限制的情況下，製造p型氧化物用組成物中含Cu化合物的數量可以根據預期目的而適當地選擇。
-含元素M化合物-
在無任何限制的情況下，該含元素M化合物可以根據預期目的而適當地選擇，並且其示例包括含Sb化合物，以及含Sn化合物。
此外，該含元素M化合物的示例包括含有元素M的有機金屬複合物、含有元素M的有機羧酸鹽、含有元素M的金屬醇鹽、以及含有元素M的無機鹽。
--含Sb化合物--
在無任何限制的情況下，該含Sb化合物可以根據預期目的而適當地選擇，並且其示例包括含有Sb的有機金屬複合物、含有Sb的有機羧酸鹽、含有Sb的金屬醇鹽、以及含有Sb的無機鹽。該含有Sb的無機鹽的示例包括三氯化銻。
在這些成分中，在使用非極性溶劑產生用於製造p型氧化物用組成物的情況下，鑒於溶解性，三苯基是較佳的。在使用極性溶劑產生用於製造p型氧化物用組成物的情況下，含Sb的無機鹽是較佳的，並且鑒於溶解性，三氯化銻是更佳的。
在無任何限制的情況下，製造p型氧化物用組成物中含Sb化合物的數量可以根據預期目的而適當地選擇。
--含Sn化合物--
在無任何限制的情況下，該含Sn化合物可以根據預期目的而適當地選擇，並且其示例包括含有Sn的有機金屬複合物、含有Sn的有機羧酸鹽、含有Sn的金屬醇鹽、以及含有Sn的無機鹽。該含有Sn的有機羧酸鹽的示例包括2-乙基己酸亞錫。該含有Sn的無機鹽的示例包括氯化錫。
在這些成分中，在使用非極性溶劑產生用於製造p型氧化物用組成物的情況下，含有Sn的有機羧酸鹽是較佳的，並且鑒於溶解性，2-乙基己酸亞錫是更佳的。此外，在使用極性溶劑產生用於製造p型氧化物用組成物的情況下，含Sn的無機鹽是較佳的，並且鑒於溶解性，氯化錫是更佳的。
在無任何限制的情況下，製造p型氧化物用組成物中含Sn化合物的數量可以根據預期目的而適當地選擇。
本發明的製造p型氧化物用組成物適合作為用於製造具有優良的p型導電性的p型氧化物的原材料溶液。該p型氧化物中Cu的原子價為一價，但該含Cu化合物中Cu的原子價不侷限於一價，其中該含Cu化合物包含在製造p型氧化物用組成物中。該含Cu化合物中Cu的原子價較佳為二價。具體地，在該含Cu化合物中Cu的原子價為二價的情況下，相對於一個Cu原子有一個氧原子，但在形成有Cu和氧的Cu氧化物的相中，有助於p型導電性，Cu為一價，因此相對於兩個Cu原子有一個氧原子。即，在製造該p型氧化物的過程中，製造該p型氧化物的成分為在Cu與O之間的關係中氧過量的狀態。藉由使用這種製造p型氧化物用組成物，所產生的p型氧化物中氧含量增加，並且抑制因為氧氣不足而載子補償。因此，電洞濃度增加，從而產生具有優良p型導電性的p型氧化物。
此外，因為金屬元素成分與溶劑的混合比例可以控制在一寬範圍中，本發明的製造p型氧化物用組成物可以根據下述製造p型氧化物的方法或預期使用而適當地調節。
<製造p型氧化物的方法>
本發明之製造p型氧化物的方法至少包括一塗佈步驟、以及一熱處理步驟，並且必要時可以進一步包括其他步驟。
-塗佈步驟-
在無任何限制的情況下，該塗佈步驟可以根據預期目的而適當地選擇，提供的該塗佈步驟包括將組成物塗佈於支撐物上。
該組成物為本發明的製造p型氧化物用組成物。
在無任何限制的情況下，該支撐物可以根據預期目的而適當地選擇，並且其示例包括玻璃基板。
在無任何限制的情況下，該塗佈方法可以根據預期目的而適當地選擇，並且針對該塗佈方法，可以使用傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷、以及微接觸印刷。在這些方法中，在預期實現具有大面積和均勻厚度的薄膜的簡單製造的情況下，旋轉塗佈是較佳的。此外，藉由使用適當的印刷方法(例如，噴墨印刷、以及微接 觸印刷)以及印刷條件，可以所需形狀印刷該組成物，因此沒有必要在後續步驟中進行圖案化。
-熱處理步驟-
在無任何限制的情況下，該熱處理步驟可以根據預期目的而適當地選擇，提供的該熱處理步驟是在塗佈步驟之後進行熱處理，並且其為能夠乾燥製造p型氧化物、分解含Cu化合物、分解含元素M化合物(例如，含Sb化合物、以及含Sn化合物)，以及產生p型氧化物的組成物中的溶劑的步驟。
在該熱處理步驟的過程中，乾燥該溶劑(以下簡稱為「乾燥工序」)、及分解含Cu化合物，分解含元素M化合物(例如，含Sb化合物、以及含Sn化合物)、以及產生p型氧化物(以下共同簡稱為「分解和產生工序」)較佳地在不同溫度下進行。具體地，較佳在乾燥該溶劑之後，提高溫度以進行分解含Cu化合物，分解含元素M化合物(例如，含Sb化合物、以及含Sn化合物)，以及產生p型氧化物。
在無任何限制的情況下，乾燥工序的溫度可以根據所包含的溶劑而適當地選擇，例如，在80℃至180℃的範圍中。對於乾燥而言，也可以有效地使用真空烤箱來降低乾燥使用的溫度。
在無任何限制的情況下，該乾燥工序的持續時間可以根據預期目的而適當地選擇，例如，為10分鐘至1小時。
在無任何限制的情況下，該分解和產生工序的溫度可以根據預期目的而適當地選擇，例如，在200℃至400℃的範圍中。
在無任何限制的情況下，該分解和產生工序的持續時間可以根據預期目的而適當地選擇，例如，為1小時至5小時。
在該熱處理步驟中，可以同時進行上述工序，或者可以劃分為複數個步驟來進行上述工序。
在無任何限制的情況下，實施該熱處理步驟的方法可以根據預期目的而適當地選擇，並且其示例包括加熱支撐物的方法。
在無任何限制的情況下，進行該熱處理步驟的大氣可以根據預期目的而適當地選擇，但較佳為氧氣大氣。藉由在氧氣大氣中進行熱處 理，可以自該系統中迅速地排放分解產品，並且可以降低所獲得的p型氧化物中的氧缺陷。
在乾燥工序之後，在該熱處理步驟中向該組成物施加具有400nm或更短波長的UV光是有效的，因為加快該分解和產生工序的反應。p型氧化物可以藉由應用具有400nm或更短波長的UV光而有效地產生，因為在應用該UV光時，該組成物中所包含的有機材料的化學鍵中出現斷裂，並且該有機材料被分解。
在無任何限制的情況下，具有400nm或更短波長的UV光可以根據預期目的而適當地選擇，並且其示例包括自準分子燈發射的波長為222nm的UV光。
此外，也較佳使用臭氧來代替，或者與應用UV光結合起來使用。藉由在乾燥工序之後將臭氧施加至該組成物，加快氧化物的產生。
本發明之製造p型氧化物的方法可以很容易地產生p型氧化物，與真空工序相比較具有高數量以及低成本，因為p型氧化物藉由塗佈工序而產生。
此外，本發明的製造p型氧化物的方法可以產生具有優良p型導電性的p型氧化物。在本發明的製造p型氧化物的方法中，較佳地，在製造p型氧化物用組成物中使用之含有二價Cu的含Cu化合物用於上述方法。在此情況下，製造p型氧化物用組成物中Cu的原子價為二價，相對於一個Cu原子有一個氧原子，但是在形成有該組成物的p型氧化物的相中Cu為一價，並且有助於p型導電性，相對於兩個Cu原子有一個氧原子。即，在製造p型氧化物的過程中，製造p型氧化物用組成物為在Cu與O之間的關係中氧過量的狀態。藉由使用這種製造p型氧化物用組成物，在所製造的p型氧化物中氧含量增加，並且抑制由氧氣不足造成的電子的產生。因此，電洞濃度增加，從而產生具有優良p型導電性的p型氧化物。
(半導體元件)
本發明的半導體元件至少包括一主動層，並且必要時可以進一步包括其他構件。
<主動層>
在無任何限制的情況下，該主動層可以根據預期目的而適當地選擇，提供的該主動層包括本發明的p型氧化物。
如前面所述，本發明的p型氧化物根據預期目的由於該組成物的調節而獲得特性，因此本發明的p型氧化物適合用於該半導體元件的主動層中。具體地，藉由將已最優化特性的p型氧化物添加至該主動層，可以改善該半導體元件的特性。
在無任何限制的情況下，該主動層的結構、形狀和尺寸可以根據預期目的而適當地選擇。
該半導體元件的示例包括二極體、場效電晶體、發光元件、以及光電轉換器。
<二極體>
在無任何限制的情況下，該二極體可以根據預期目的而適當地選擇，並且其示例包括含有第一電極、第二電極、以及在該第一電極與該第二電極之間形成的主動層的二極體。這種二極體的示例包括pn接面二極體、以及PIN光二極體。
對於n型氧化物半導體而言，已經知道許多材料對可見光具有高穿透率。因為本發明的p型氧化物也傳送具有寬能隙的可見光，可以使用這些材料製造透明二極體。
-pn接面二極體-
該pn接面二極體至少包括一主動層，並且必要時可以進一步包括其他構件如陽極(正極)、以及陰極(負極)。
--主動層--
該主動層至少包括一p型半導體層以及一n型半導體層，並且必要時可以進一步包括其他構件。
該p型半導體層和該n型半導體層彼此接觸。
---P型半導體層---
在無任何限制的情況下，該p型半導體層可以根據預期目的而適當地選擇，並且提供的該p型半導體層包括本發明的p型氧化物。
較佳地，選擇p型氧化物的成分或形成條件以獲得所需的載子濃度和載子遷移率，從而作用為該主動層。
在無任何限制的情況下，p型半導體層的平均厚度可以根據預期目的而適當地選擇，但較佳為50nm至2,000nm。
---N型半導體層---
在無任何限制的情況下，該n型半導體層的材料可以根據預期目的而適當地選擇，但較佳為n型透明氧化物半導體。
在無任何限制的情況下，該n型透明氧化物半導體可以根據預期目的而適當地選擇，並且其示例包括ZnO，以及IGZO(In-Ga-Zn-O)。
在該n型透明氧化物半導體的情況下，因為本發明的p型氧化物傳送具有寬能隙的可見光，主動層可以被製造為透明。
在無任何限制的情況下，形成n型半導體層的方法可以根據預期目的而適當地選擇，並且其示例包括真空工序、以及印刷。該真空工序的示例包括濺鍍，脈衝雷射沉積(PLD)、CVD、以及ALD。
印刷的示例包括浸漬塗佈、噴墨印刷、以及奈米壓印。
在無任何限制的情況下，n型半導體層的平均厚度可以根據預期目的而適當地選擇，但較佳為50nm至2,000nm。
在p型半導體層和n型半導體層均為結晶材料的情況下，因為當這些層被層合時出現不匹配的晶格，不能獲得優良的結晶性。因此，不能製造具有優良特性的半導體元件。為了避免這些問題，必須選擇匹配的晶格的材料。因此，使用的材料受到限制。
在另一方面，藉由使用本發明的p型半導體層的p型氧化物，在不引起上述問題的情況下，可以形成所需的pn接面的介面，即使當n型半導體層為結晶狀時。即，本發明的p型氧化物的使用能夠加寬用於二極體中n型半導體的材料的選擇，並且實現元件的優良特性。
--陽極(正極)--
該陽極與p型半導體層接觸。
在無任何限制的情況下，該陽極材料可以根據預期目的而適當地選擇，並且其示例包括金屬，如Mo，Al，Au，Ag，以及Cu，其合金，透明導電氧化物，以及有機導體。該透明導電氧化物的示例包括銦 錫氧化物(ITO)、以及摻雜銻的錫氧化物(ATO)。該有機導體的示例包括聚乙烯二氧噻吩(PEDOT)、以及聚苯胺(PANI)。
在無任何限制的情況下，該陽極的形狀、尺寸和結構可以根據預期目的而適當地選擇。
該陽極被排列為與p型半導體層接觸。在這些排列中，較佳形成一歐姆接觸。
在無任何限制的情況下，形成該陽極的方法可以根據預期目的而適當地選擇，並且其示例包括：(i)藉由濺鍍，或者浸漬塗佈，隨後進行圖案化，微影蝕刻而形成薄膜的方法，以及(i)藉由印刷工序如噴墨印刷、奈米壓印、以及凹版印刷而直接形成具有所需形狀的薄膜的方法。
--陰極(負極)--
在無任何限制的情況下，該陰極的材料可以根據預期目的而適當地選擇，並且其示例包括在該陽極的描述中列出的那些材料。
在無任何限制的情況下，該陰極的形狀、尺寸和結構可以根據預期目的而適當地選擇。
該陰極被排列為與n型半導體層接觸。在這種排列中，較佳形成一歐姆接觸。
在無任何限制的情況下，形成該陰極的方法可以根據預期目的而適當地選擇，並且其示例包括在該陽極的描述中被描述為形成方法的那些方法。
--PN接面二極體的製造方法--
下面將解釋第1圖所示之pn接面二極體的製造方法的一示例。
首先，陰極2形成於基板1上。
在無任何限制的情況下，該基板的形狀、結構以及尺寸可以根據預期目的而適當地選擇。
在無任何限制的情況下，該基板的材料可以根據預期目的而適當地選擇，並且其示例包括玻璃基板、以及塑膠基板。
在無任何限制的情況下，該玻璃基板可以根據預期目的而適當地選擇，並且其示例包括無鹼玻璃，以及矽石玻璃。
在無任何限制的情況下，該塑膠基板可以根據預期目的而適當地選擇，並且其示例包括聚碳酸酯(PC)、聚醯亞胺(PI)、聚對苯二甲酸乙二醇酯(PET)、以及聚萘二甲酸乙二醇酯(PEN)。
注意，預處理如氧電漿、UV臭氧、以及UV輻射清洗較佳地在該基板上進行，以清洗其表面，從而改善與另一層的附著性。
然後，n型半導體層3形成於陰極2上。
隨後，p型半導體層4形成於該n型半導體層3上。
然後，陽極5形成於p型半導體層4上。
在如上所述的方式中，產生pn接面二極體6。
<場效電晶體>
該場效電晶體至少包括一閘極電極、一源極電極、一汲極電極、一主動層、以及一閘極絕緣層，並且必要時可以進一步包括其他構件。
-閘極電極-
在無任何限制的情況下，閘極電極可以根據預期目的而適當地選擇，提供的閘極電極為施加閘極電壓的電極。
在無任何限制的情況下，閘極電極的材料可以根據預期目的而適當地選擇，並且其示例包括金屬如Mo，Al，Au，Ag，以及Cu，其合金，透明導電氧化物，以及有機導體。該透明導電氧化物的示例包括銦錫氧化物(ITO)，以及摻雜銻的錫氧化物(ATO)。該有機導體的示例包括聚乙烯二氧噻吩(PEDOT)，以及聚苯胺(PANI)。
在無任何限制的情況下，形成閘極電極的方法可以根據預期目的而適當地選擇，並且其示例包括：(i)藉由濺鍍，或者浸漬塗佈，隨後進行圖案化，微影蝕刻而形成薄膜的方法，以及(ii)藉由印刷工序如噴墨印刷、奈米壓印、以及凹版印刷而直接形成具有所需形狀的薄膜的方法。
在無任何限制的情況下，閘極電極的平均厚度可以根據預期目的而適當地選擇，但較佳為20nm至1μm，更佳為50nm至300nm。
-源極電極和汲極電極-
在無任何限制的情況下，源極電極和汲極電極可以根據預期目的而適當地選擇，提供的源極電極和汲極電極是配置為自場效電晶體中擷取電流的電極。
在無任何限制的情況下，源極電極和汲極電極的每一個的材料可以根據預期目的而適當地選擇，並且其示例包括在閘極電極描述中所描述的那些材料。
主動層與源極電極之間、或者主動層與汲極電極之間的大接觸電阻導致電晶體特性的惡化。為了避免這種惡化，較佳地選擇將獲得低接觸電阻的材料作為源極電極和汲極電極。具體地，較佳地選擇具有比包含在主動層中之本發明的p型氧化物的功函數更大的材料。
在無任何限制的情況下，形成源極電極和汲極電極的每一個的方法可以根據預期目的而適當地選擇，並且其示例包括在閘極電極描述中所描述為形成方法的那些方法。
在無任何限制的情況下，源極電極和汲極電極的每一個的平均厚度可以根據預期目的而適當地選擇，但較佳為20nm至1μm，更佳為50nm至300nm。
-主動層-
該主動層包括本發明的p型氧化物。
該主動層形成於源極電極和汲極電極之間。這裏，在無任何限制的情況下，上述「之間」可以根據預期目的而適當地選擇，提供的位置為主動層與源極電極和汲極電極一起作用為場效電晶體的位置。
較佳地，選擇p型氧化物的成分或形成條件以獲得所需的載子濃度和載子遷移率，以作用為主動層。
在無任何限制的情況下，主動層的平均厚度可以根據預期目的而適當地選擇，但較佳為5nm至1μm，更佳為10nm至300nm。
-閘極絕緣層-
在無任何限制的情況下，閘極絕緣層可以根據預期目的 而適當地選擇，提供的閘極絕緣層為在閘極電極與主動層之間形成的絕緣層。
在無任何限制的情況下，閘極絕緣層的材料可以根據預期目的而適當地選擇，並且其示例包括：已被廣泛製造的傳統材料如SiO2 ，以及SiNx；高介電常數材料如La2 O3 ，以及HfO2 ；以及有機材料如聚醯亞胺(PI)和氟樹脂。
在無任何限制的情況下，形成閘極絕緣層的方法可以根據預期目的而適當地選擇，並且其示例包括：真空薄膜形成方法如濺鍍、化學氣相沉積(CVD)、以及原子層沉積(ALD)；以及印刷方法如旋轉塗佈、模具塗佈、噴墨印刷。
在無任何限制的情況下，閘極絕緣層的平均厚度可以根據預期目的而適當地選擇，但較佳為50nm至3μm，更佳為100nm至1μm。
在無任何限制的情況下，場效電晶體的結構可以根據預期目的而適當地選擇，並且其示例包括頂部接觸和底部閘極(第2圖)，底部接觸和底部閘極(第3圖)，頂部接觸和頂部閘極(第4圖)，以及底部接觸和頂部閘極(第5圖)。
注意，在第2圖至第5圖中，21為基板(支撐物)、22為主動層、23為源極電極、24為汲極電極、25為閘極絕緣層、以及26為閘極電極。
場效電晶體適合用於下述顯示元件，但其使用不限制於顯示元件。例如，場效電晶體可以用於IC卡、或者ID標籤。
因為場效電晶體在其主動層中使用本發明的p型氧化物，具有所需特性的主動層藉由調節該組成物而實現，因此其電晶體特性是優良的。此外，主動層為非晶相並且因此具有高均勻性。因此，電晶體之間的特性的分散可以降低。
-場效電晶體的製造方法-
下面將解釋場效電晶體的製造方法的一示例。
首先，閘極電極形成於基板上。
在無任何限制的情況下，基板的形狀、結構和尺寸可以根據預期目的而適當地選擇。
在無任何限制的情況下，基板的材料可以根據預期目的而適當地選擇，並且其示例包括玻璃基板、以及塑膠基板。
在無任何限制的情況下，玻璃基板可以根據預期目的而適當地選擇，並且其示例包括無鹼玻璃，以及矽石玻璃。
在無任何限制的情況下，塑膠基板可以根據預期目的而適當地選擇，並且其示例包括聚碳酸酯(PC)、聚醯亞胺(PI)、聚對苯二甲酸乙二醇酯(PET)、以及聚萘二甲酸乙二醇酯(PEN)。
注意，基板較佳地被施以預處理，如氧電漿、UV臭氧、以及UV輻射清洗。
隨後閘極絕緣層形成於閘極電極上。
然後，含有p型氧化物的主動層形成於通道區域中的閘極絕緣層上。
隨後源極電極和汲極電極均形成於閘極絕緣層上，以使源極電極和汲極電極彼此分離，主動層呈現於源極電極和汲極電極之間。
在如上所述的方式中，製造場效電晶體。根據該製造方法，例如，製造如第2圖所示的頂部接觸和底部閘極場效電晶體。
本發明的半導體元件包括在其主動層中的本發明的p型氧化物。該p型氧化物可以藉由調節其組成物而獲得適於預期目的的特性(導電性)。因此，藉由使用該p型氧化物，其特性被最優化為主動層，該半導體元件的特性可以改善。
作為本發明的半導體元件的場效電晶體可以提供具有優良特性的TFT。因為該主動層為非晶相，可以實現高均勻性，因此電晶體之間的特性的分散可以降低。
(顯示元件)
本發明的顯示元件至少包括一光控元件、以及一驅動電路，被配置以驅動該光控元件，並且必要時可以進一步包括其他構件。
<光控元件>
在無任何限制的情況下，該光控元件可以根據預期目的而適當地選擇，提供的光控元件為根據驅動信號控制光輸出的元件。該光控元件的示例包括有機電致發光(EL)元件、電致變色(EC)元件、液晶元件、電泳元件、以及電潤濕元件。
<驅動電路>
在無任何限制的情況下，該驅動電路可以根據預期目的而適當地選擇，提供的驅動電路具有本發明的半導體元件。
<其他構件>
在無任何限制的情況下，其他構件可以根據預期目的而適當地選擇。
本發明的顯示元件包括半導體元件(例如，場效電晶體)，因此該元件之間的特性分散小。此外，甚至在顯示元件老化的情況下，可以使用一定量閘極電壓來操作驅動電晶體，從而導致該元件的長使用壽命。
(影像顯示裝置)
本發明的影像顯示裝置至少包括複數個顯示元件、佈線(複數條線)、以及一顯示控制裝置，並且必要時可以進一步包括其他構件。
<顯示元件>
在無任何限制的情況下，該等顯示元件可以根據預期目的而適當地選擇，提供的顯示元件為本發明以矩陣排列的顯示元件。
<佈線>
在無任何限制的情況下，該佈線可以根據預期目的而適當地選擇，提供的佈線為能夠分別施加閘極電壓和影像資料信號於顯示元件中的每一個場效電晶體。
<顯示控制裝置>
在無任何限制的情況下，該顯示控制裝置可以根據預期目的而適當地選擇，提供的顯示控制裝置能夠根據影像資料藉由該佈線分別控制每一個場效電晶體的閘極電壓和信號電壓。
<其他構件>
在無任何限制的情況下，上述其他構件可以根據預期目的而適當地選擇。
本發明的影像顯示裝置包括本發明的顯示元件，因此影像顯示裝置可以穩定地操作並具有長使用壽命。
本發明的影像顯示裝置可以被用作為行動資訊裝置(例如，行動電話、行動音樂播放器、行動視訊播放器、電子書、個人數位助理(PDA))中或者在影像裝置(例如，照相機、以及攝影機)中的顯示單元。此外，該影像顯示裝置可以被用作為運輸系統如汽車、飛機、火車、以及輪船中各種資訊的一顯示單元。此外，該影像顯示裝置可以被用作為一顯示單元，以顯示測量裝置、分析裝置、醫療裝置、或者廣告媒體中的各種資訊。
(系統)
本發明的系統至少包括本發明的影像顯示裝置、以及影像資料形成裝置。
該影像資料形成裝置被配置以基於所顯示的影像資訊形成影像資料，並且將該影像資料輸出至該影像顯示裝置。
本發明的該系統配備有本發明的影像顯示裝置，因此該系統可以顯示具有高精確度的影像資訊。
下面將解釋本發明的影像顯示裝置。
本發明的影像顯示裝置可以使用例如在JP-A第2010-074148號的第[0059]段至第[0060]段，以及第2圖和第3圖中描述的結構。
下面將參考所附圖式說明本發明的實施例的一示例。
第6圖為說明顯示器的示意圖，其中顯示元件以矩陣形式排列。如第6圖所示，顯示器包括n個掃描線(X0,X1,X2,X3,...Xn-2,Xn-1)，其中該等掃描線沿X軸方向以固定間隔排列，m個資料線(Y0,Y1,Y2,Y3,...Ym-1)，其中該等資料線沿Y軸方向以固定間隔排列，以及m個電流供應線(Y0i,Y1i,Y2i,Y3i,...Ym-1i)，該等電流供應線沿Y軸方向以固定間隔排列。注意，在第7圖、第11圖、第12圖、以及第13圖中，相同的附圖標記(例如，X1、Y1)表示與上述相同的元件。
如上所述，顯示元件302為掃描線和資料線所界定。
第7圖為說明本發明之顯示元件的一示例的結構示意圖。
如第7圖所示，作為一示例，顯示元件包括有機EL(電致發光)元件350、以及驅動電路320，用於使有機EL元件350發光。即，顯示器310為所謂的主動矩陣型有機EL顯示器。此外，顯示器310為32英吋彩色顯示器。注意，該顯示器的尺寸不限於上述尺寸。
下面將解釋第7圖的驅動電路320。
驅動電路320包括兩個場效電晶體10和20、以及電容器30。
場效電晶體10作用為開關元件。場效電晶體10的閘極電極G連接至某個掃描線，場效電晶體10的源極電極S連接至某個資料線。此外，場效電晶體10的汲極電極D連接至電容器30的端子的其中之一。
場效電晶體20提供電流至有機EL元件350。場效電晶體20的閘極電極G連接至場效電晶體10的汲極電極D。此外，場效電晶體20的汲極電極D連接至有機EL元件350的陽極，場效電晶體20的源極電極S連接至某個電流供應線。
電容器30被配置以儲存場效電晶體10的狀態，即資料。電容器30的另一端子連接至某個電流供應線。
當場效電晶體10為「開啟」狀態時，影像資料藉由信號線Y2儲存於電容器30中。甚至在將場效電晶體10轉變為「關閉」狀態之後，有機EL元件350可以藉由保持與影像資料對應的場效電晶體20的「開啟」狀態來驅動。
第8圖為說明作為驅動電路的顯示元件之有機EL元件350與場效電晶體20之間的位置關係的一示例。這裏，有機EL元件350被排列以鄰近場效電晶體20。注意，該場效電晶體以及電容器(圖中未顯示)均形成於同一基板上。
雖然第8圖中未顯示，較佳地，保護膜也提供於主動層22的頂部上。對於保護膜的材料，SiO2 ，SiNx，Al2 O3 ，或者含氟聚合物被適當地使用。
此外，有機EL元件350可以排列於場效電晶體20上，例如，如第9圖所示。在此情況下，閘極電極26需要具有透明度，因此該透明導電氧化物如ITO、In2 O3 、SnO2 、ZnO、摻雜Ga的ZnO、摻雜Al的ZnO、以及摻雜Sb的SnO2 用於閘極電極26。注意，附圖標記「360」表示一層間絕緣膜(整平膜)。對於該絕緣膜，例如，可以使用聚醯亞胺或丙烯酸樹脂。
在第8圖和第9圖中，場效電晶體20包括基板21、主動層22、源極電極23、汲極電極24、閘極絕緣層25、以及閘極電極26。有機EL元件350包括陰極312、陽極314、以及有機EL薄膜層340。
第10圖為說明有機EL元件的一示例的結構示意圖。
在第10圖中，有機EL元件350包括陰極312、陽極314、以及有機EL薄膜層340。
在無任何限制的情況下，陰極312的材料可以根據預期目的而適當地選擇，並且其示例包括鋁(Al)、鎂(Mg)-銀(Ag)合金、鋁(Al)-鋰(Li)合金、以及ITO(銦錫氧化物)。注意，具有足夠厚度的鎂(Mg)-銀(Ag)合金作用為高反射率的電極，並且其非常薄的薄膜(小於約20nm)作用為透明電極。在圖式中，光線自陽極的一側引出，但光線可以藉由使陰極透明或者使用透明電極作為陰極而自陰極的一側取出。
在無任何限制的情況下，陽極314的材料可以根據預期目的而適當地選擇，並且其示例包括ITO(銦錫氧化物)、IZO(銦鋅氧化物)、以及銀(Ag)-釹(Nd)合金。注意，當銀合金用於陽極時，陽極為高反射率的電極，其適用於光線自陰極的一側射出的情形。
有機EL薄膜層340包括電子傳輸層342、發光層344、以及電洞傳輸層346。電子傳輸層342連接至陰極312，電洞傳輸層346連接至陽極314。在施加陽極314與陰極312之間的某個電壓時，發光層344發射光。
這裏，電子傳輸層342和發光層344可以共同形成一個層。此外，電子注入層可以設置於電子傳輸層342與陰極312之間。此外，電洞注入層可以提供於電洞傳輸層346與陽極314之間。
此外，在上述實施例中解釋的「底部發射」為光線自基板的一側射出(在第10圖中的底側)，但有機EL元件可以使用「頂部發射」，其中光線自與基板的一側(第10圖中的底側)的相對側射出。
第11圖為說明本發明的影像顯示裝置的另一實施例的結構示意圖。
在第11圖中，影像顯示裝置包括顯示元件302、佈線(掃描線、資料線、電流供應線)、以及顯示控制裝置400。
顯示控制裝置400包括影像資料處理電路402、掃描線驅動電路404、以及資料線驅動電路406。
影像資料處理電路402基於影像輸出電路123的輸出信號確定顯示器上複數個顯示元件302的亮度。
掃描線驅動電路404施加電壓於每一個掃描線(數量為「n」)，以響應自影像資料處理電路402的指令。
資料線驅動電路406施加電壓於每一個資料線(數量為「m」)，以響應自影像資料處理電路402的指令。
此外，上述實施例解釋了光控元件為有機EL元件的情形，但光控元件不限於有機EL元件。例如，光控元件可以為電致變色元件。在此情況下，顯示器為電致變色顯示器。
此外，光控元件可以為液晶元件。在此情況下，顯示器為液晶顯示器，並且不需要該顯示元件302’用電流供應線，如第12圖所示。此外，如第13圖所示，驅動電路320’可以由具有與場效電晶體10和20相同結構的一個場效電晶體40構成。在場效電晶體40中，閘極電極G連接至某個掃描線，源極電極S連接至某個資料線。此外，汲極電極D連接至電容器361以及液晶元件370的像素電極。
此外，光控元件可以為電泳元件、無機EL元件、或者電潤濕元件的任意一個。
上面解釋的實施例為本發明的系統為電視裝置的情形，但該系統不限制於該電視裝置。該系統可以被使用為任意系統，只要其具有作為用於顯示影像和資訊的裝置的影像顯示裝置即可。例如，該系統可以為電腦系統，其中該電腦(包括個人電腦)以及影像顯示裝置相連接。
本發明的該系統包括本發明的該影像顯示裝置，因此該系統被穩定地操作為具有長使用壽命。
實施例
下面將解釋本發明的實施例，但這些實施例不能被解釋為以任何方式限制本發明的範圍。
(實施例1至6) <製備Cu-Sb氧化物(非晶相)薄膜>
製備Cu-Sb氧化物用墨水(製造p型氧化物用組成物)，其每一個具有在表1中描述的配方以及Sb/Cu莫耳比。具體地，根據表1中描述的配方來混合新癸酸銅(8.28%重量)甲苯溶液以及三苯銻(5.83%重量)甲苯溶液，以使所得到的墨水中的Cu莫耳與所得到的墨水中的Sb莫耳的比(Sb/Cu莫耳比)分別為2.5%，6.3%，12.5%，18%，25%，以及100%，從而製備6種不同的Cu-Sb氧化物用墨水(製造p型氧化物用組成物)。注意，0.5mL的甲苯添加至表1所描述的配方中。
然後，該Cu-Sb氧化物用墨水藉由旋轉塗佈而塗佈於玻璃基板上。在於120℃下乾燥墨水1小時之後，在流動的氧氣中施加自準分子燈(波長：222nm)發射的光線的同時該墨水在250℃下烘乾3小時，從而形成Cu-Sb氧化物薄膜(p型氧化物薄膜)。
注意，在表1中，E表示「10的指數」。例如，「1.0E+01」表示「10」，以及「1.0E+02」表示「100」。在表2、第14圖和第24圖中描述的E也表示「10的指數」。
(比較實施例1) <製造Cu-Sb氧化物(晶體)>
在與實施例1相同方式製備的Cu-Sb氧化物薄膜(Sb/Cu莫耳比：2.5%)在大氣環境中在500℃下加熱1小時。
(比較實施例2) <製造Cu-Sb氧化物(晶體)>
在與實施例1相同方式製備的Cu-Sb氧化物薄膜(Sb/Cu莫耳比：2.5%)在氮氣中在500℃下加熱1小時。
在實施例1至6和比較實施例1至2中獲得的氧化物薄膜的每一個均遭受厚度(薄膜厚度)的測量和體積電阻率的測量。此外，該氧化物薄膜的每一個均遭受X射線繞射分析。
<厚度>
藉由測量並分析具有波長約為300nm至約為700nm的反射光譜來確定該氧化物薄膜的厚度，如藉由反射光譜薄膜厚度儀(FE- 3000，由Otsuka Electronics Co.,Ltd.製造)測量。該結果如表1和表2所示。
<體積電阻率>
在實施例1至6、以及比較實施例1至2中製造的氧化物薄膜的每一個中，使用氣相沉積藉由金屬光罩沉積Au，從而形成以一對線的形狀的電極。測量該電極之間的電流-電壓(I-V)特性，從而確定體積電阻率。結果如表1和表2所示。此外，Sb/Cu莫耳比與表1中顯示的(體積)電阻率之間的關係在第14圖中描述。
如表1和第14圖中所示，在所有實施例中確定電導率。此外，有一個趨勢，即體積電阻率隨著Sb/Cu莫耳比的增加而增加，並且體積電阻率自約為20Ωcm變化至約為107 Ωcm。
<X射線繞射>
憑藉X'PertPro(Philips)在實施例1至6和比較實施例1至2的氧化物薄膜上進行X射線繞射分析。
實施例1之p型氧化物的X射線繞射測量結果如第15圖所描述。實施例2之p型氧化物的X射線繞射測量結果如第16圖所描述。實施例3之p型氧化物的X射線繞射測量結果如第17圖所描述。實施例4之p型氧化物的X射線繞射測量結果如第18圖所描述。實施例5之p型氧化物的X射線繞射測量結果如第19圖所描述。實施例6之p型氧化物的X射線繞射測量結果如第20圖所描述。比較實施例1之p型氧化物的X射線繞射測量結果如第21圖所描述。比較實施例2之p型氧化物的X射線繞射測量結果如第22圖所描述。
在實施例1至6的所有6個樣品中發現沒有繞射峰，因此可以確定這些Cu-Sb氧化物薄膜的每一個均處於非晶相狀態。
從在比較實施例1的樣品上進行的X射線繞射測量的結果中發現數個繞射峰，並且自其角度(2θ)發現該CuO晶體出現於比較實施例1的氧化物中。可以認為在熱處理期間氧氣已經進入薄膜，從而產生CuO。
在比較實施例2的樣品上進行的X射線繞射測量結果顯示，在與Cu2 O晶體和金屬Cu對應的角度處有繞射峰，因此已經發現，藉由在熱處理期間出現的還原來產生金屬Cu。
本發明的p型氧化物薄膜可以被用作為各種半導體元件，但半導體元件中半導體所需的特性(電阻率)通常根據半導體元件的類型和特性而變化。因此，Sb/Cu莫耳比的數值可以根據預期目的而適當地選擇。
比較實施例1的樣品的Au電極之間測量的電流-電壓(I-V)特性不顯示線性關係，並且樣品具有高阻抗，即1010 Ωcm或更高的體積電阻率。可以認為，充分的導電性因為大量的CuO晶體而不能獲得，其中Cu為二價，並且包含於薄膜中。
與實施例1的樣品類似，比較實施例2的樣品實現低電阻率。然而，參考X射線繞射測量結果，金屬Cu似乎部分地有助於其導電性。因此，由比較實施例2的薄膜不能實現獲得優良p型導電性的目的。
具體地，結晶Cu-Sb氧化物不能夠控制p型導電性。
(實施例7) <製造Cu-Sb氧化物薄膜(非晶相)>
在10mL的乙二醇中，2.42g(與10mmol對應)的硝酸銅三水合物溶解，以製備銅原材料溶液。此外，2.29g(與10mmol對應)的三氯化銻溶解於10mL的丙二醇中，從而製備銻原材料溶液。
混合該銅原材料溶液(5mL)和該銻原材料溶液(0.9mL)並攪拌，從而製備Cu-Sb氧化物用墨水(製造p型氧化物用組成物)。該墨水中Cu莫耳數與該墨水中Sb莫耳數的比(Sb/Cu莫耳比)為18%。
然後，藉由旋轉塗佈將玻璃基板塗佈有Cu-Sb氧化物墨水。在於120℃下乾燥該墨水1小時之後，在流動的氧氣中使用自準分子燈(波長：222nm)發射的光線的同時，該墨水在250℃下被烘乾3小時，從而形成Cu-Sb氧化物薄膜(p型氧化物薄膜)。在所得到的薄膜中的該Sb/Cu莫耳比為18%，並且形成具有與實施例4相同成分的薄膜。
以與實施例1相同的方式測量薄膜的薄膜厚度和體積電阻率。因此，薄膜厚度為89nm，體積電阻率為6.28×102 Ωcm。可以確定，薄膜的體積電阻率與實施例4的p型薄膜的體積電阻率(4.87×102 Ωcm)相似。因此，可以確定，甚至在配方該墨水期間使用不同類型之含Cu化合物、含Sb化合物、以及溶劑的情況下，可以獲得具有大體上類似之導電特性的p型氧化物薄膜，只要Cu與Sb的莫耳比相同即可。
第23圖顯示在實施例7中獲得的薄膜上進行X射線繞射測量的結果。如第23圖所示，可以確定，在實施例7中獲得的薄膜也為非晶相狀態。
(實施例8) <製造pn接面二極體> -基板的製備-
至於基板，使用無鹼玻璃基板(板厚度：0.7mm)。藉由使用中性清潔劑、純水、以及異丙醇以超音波清洗機清洗該玻璃基板。在乾燥該基板之後，該基板進一步在90℃下遭受UV臭氧處理10分鐘。
-陰極的形成-
在該玻璃基板上，藉由氣相沉積經由金屬光罩將Al沉積至100nm的厚度，從而形成陰極。
-N型半導體層的形成-
在陰極上，經由金屬光罩藉由無線電頻率濺鍍而形成Mg-In氧化物薄膜。作為靶材，使用具有成分為In2 MgO4 的多晶燒結體(尺寸(直徑)：4英吋)。在濺鍍室中的極限壓力設定為2×10-5 Pa。控制濺鍍期間氬氣和氧氣的流速，以實現總壓力為1.0Pa，以及氧分壓為6.0×10-2 Pa。在濺鍍期間不是特別地控制該基板的溫度。濺鍍的功率和持續時間分別調節為150W以及15分鐘，從而形成具有厚度為160nm的Mg-In氧化物薄膜。
-P型半導體層的形成-
在該n型半導體層上，以與實施例3相同的方式形成Cu-Sb氧化物薄膜(Sb/Cu莫耳比：12.5%)。該Cu-Sb氧化物薄膜的厚度為48.5nm。
-陽極的形成-
在p型半導體層中，藉由氣相沉積經由金屬光罩將Au沉積至100nm的厚度，從而形成陽極。
藉由上述工序，獲得pn接面二極體。
<評估>
測量在實施例8中獲得的二極體的電流-電壓(I-V)特性。結果如第24圖所示。從該結果中可以看出，獲得典型整流。具體地，該結果顯示，pn接面二極體可以藉由使用本發明的p型氧化物作為主動層來實現。
(實施例9) <場效電晶體的製造> -製備基板(閘極電極，閘極絕緣層)-
至於基板，使用具有熱氧化薄膜的Si基板(厚度：200nm)。藉由使用中性清潔劑、純水、以及異丙醇經由超音波清洗機清洗該Si基板。在乾燥該基板之後，在90℃下，在該基板上進一步進行UV臭氧處理10分鐘。注意，該熱氧化薄膜為閘極絕緣層，並且該Si基板為閘極電極。
-主動層的形成-
在實施例1中製造的Cu-Sb氧化物薄膜用墨水(Sb/Cu莫耳比：2.5%)藉由旋轉塗佈而塗佈於基板上。在於120℃下乾燥該墨水1小時之後，在流動的氧氣中使用自準分子燈(波長：222nm)發射的光線的同時，該墨水在250℃下被烘乾3小時，從而形成具有平均厚度為45nm的Cu-Sb氧化物薄膜(Sb/Cu莫耳比：2.5%)。
此後，在其上塗佈光阻，並且塗佈的光阻遭受預烘乾，藉由曝光設備曝光，以及顯影，從而形成具有與所形成的主動層相同圖案的光阻圖案。此外，藉由濕蝕刻去除在不形成光阻圖案的區域中的Cu-Sb氧化物薄膜，隨後去除光阻圖案，從而形成主動層。
-源極電極和汲極電極的形成-
在主動層上，經由金屬光罩藉由氣相沉積將Cr沉積至1nm的厚度，隨後沉積Au至100nm的厚度，從而形成源極電極和汲極電極。其通道長度為50μm，其通道寬度為0.4mm。
最後，在流動的氧氣中，在300℃下進行退火1小時，從而產生場效電晶體。
<評估>
測量在實施例9中製造的場效電晶體的傳輸特性(Vds =-20V)，其結果顯示正常關閉型的優良p型特性。
(實施例10) <製造場效電晶體> -製備基板(閘極電極，閘極絕緣層)-
至於基板，使用具有熱氧化薄膜(厚度：200nm)的Si基板。藉由使用中性清潔劑、純水、以及異丙醇經由超音波清洗機清洗該Si基板。在乾燥該基板之後，在90℃下，在該基板上進一步進行UV臭氧處理10分鐘。注意，該熱氧化薄膜為閘極絕緣層，並且該Si基板為閘極電極。
-源極電極和汲極電極的形成-
在具有熱氧化薄膜的Si基板上，藉由旋轉塗佈塗佈六甲基二矽氮烷(HMDS)，隨後進行乾燥工序，從而給予該基板表面一疏水處理。隨後，藉由旋轉塗佈和乾燥工序形成掀離用底部光阻層。在該底部光阻層上，藉由旋轉塗佈和乾燥工序形成感光性光阻。在經由光阻藉由曝光和顯影圖案化該光阻之後，藉由DC濺鍍形成Pt薄膜，其為電極材料。至於靶材，使用Pt(尺寸(直徑)：4英吋)。在濺鍍室中的極限壓力設定為1×10-3 Pa。在濺鍍期間，提供流動的氬氣，並且該壓力設定為0.35Pa。在濺鍍期間該基板的溫度不是特別地控制。濺鍍的功率和持續時間分別調節為DC 200W和6分15秒，從而形成厚度為50nm的Pt薄膜。
隨後，已形成Pt薄膜的基板浸泡在N-甲基吡咯烷酮中，以去除與該光阻一起之Pt的不必要部分，從而獲得必要形狀的Pt源極電極和Pt汲極電極。
-製備噴墨印刷用半導體墨水-
在10mL的乙二醇中，2.42g(與10mmol對應)的硝酸銅三水合物溶解，從而製備銅原材料溶液。此外，2.29g(與10mmol對應)的三氯化銻溶解於10mL的乙二醇中，從而製備銻原材料溶液。
混合乙二醇(2.25mL)、乙二醇單丁基醚(4.5mL)、銅原材料溶液(2mL)、以及銻原材料溶液(0.25mL)並攪拌，從而製備噴墨印刷用半導體墨水(Cu-Sb半導體墨水)。該墨水中Cu莫耳數與該墨水中Sb莫耳數的比(Sb/Cu莫耳比)為12.5%。
-主動層的形成-
Cu-Sb半導體墨水(Sb/Cu莫耳比：12.5%)塗佈於基板的必要區域，其中源-汲極電極藉由噴墨設備形成於基板上。在於120℃下乾燥該墨水1小時之後，在使用自準分子燈(波長：222nm)發射的光線的同時該墨水在250℃下烘乾3小時，從而形成厚度為52nm的Cu-Sb氧化物薄膜(Sb/Cu莫耳比：12.5%)。
最後，在300℃下進行退火1小時，從而產生場效電晶體。
場效電晶體的通道區域的顯微影像如第25圖所描述。源極電極23與汲極電極24之間的間隙為通道長度，其為50μm。通道寬度被定義為在縱線的形狀中以及在影像的場效電晶體中使用的主動層22的寬度，該通道寬度為37μm。
<評估>
測量在實施例10中製造的場效電晶體的傳輸特性(Vds =-20V)，並且其結果顯示正常關閉型的優良p型特性。在實施例10中，與實施例9中藉由旋轉塗佈而形成Cu-Sb氧化物薄膜(Sb/Cu莫耳比：2.5%)，隨後藉由濕蝕刻處理薄膜以使其具有所需形狀相比較，場效電晶體藉由一簡單方法製造，在隨後步驟中不進行圖案化，因為Cu-Sb氧化物薄膜(Sb/Cu莫耳比：12.5%)藉由實施例10中的噴墨印刷僅形成於該必要區域。
(實施例11至17) <製備Cu-Sn氧化物(非晶相)薄膜>
製備Cu-Sb氧化物用墨水(製造p型氧化物用組成物)，其每一個具有表3所描述的配方以及Sn/Cu莫耳比。具體地，新癸酸銅(8.28%重量)甲苯溶液和2-乙基己酸亞錫(27.83%重量)甲苯溶液根據表3所描述的配方混合，以使所得墨水中Cu莫耳數與所得墨水中Sn莫耳數的比(Sb/Cu莫耳比)分別為2.5%，6.3%，12.5%，18%，25%，50%，以及100%，從而製備7種不同的Cu-Sn氧化物用墨水(製造p型氧化物用組成物)。注意，0.5mL的甲苯添加至表3所描述的配方中。
然後，藉由旋轉塗佈將Cu-Sn氧化物用墨水塗佈於玻璃基板上。在於120℃下乾燥墨水1小時之後，在流動的氧氣中使用自準分子燈(波長：222nm)發射的光線的同時在250℃下烘乾該墨水3小時，從而形成Cu-Sn氧化物薄膜(p型氧化物薄膜)。
注意，在表3中，E表示「10的指數」。例如，「1.0E+01表示10」，「1.0E+02」表示「100」。在表4、第16圖和第36圖中描述的E也表示「10的指數」。
(比較實施例3) <製造Cu-Sn氧化物(晶體)>
以與實施例11相同方式製備的Cu-Sn氧化物薄膜(Sn/Cu莫耳比：2.5%)在大氣環境中在300℃下加熱1小時。
在實施例11至17和比較實施例3中獲得的氧化物薄膜的每一個均遭受以與實施例1相同的方式的厚度(薄膜厚度)測量和體積電阻率的測量。此外，該氧化物薄膜的每一個均遭受X射線繞射分析。
薄膜厚度和體積電阻率的結果如表3和表4所示。
在表3中描述的Sn/Cu莫耳比與(體積)電阻率之間的關係如第26圖所示。
實施例11之p型氧化物的X射線繞射測量的結果如第27圖所描述。實施例12之p型氧化物的X射線繞射測量的結果如第28圖所描述。實施例13之p型氧化物的X射線繞射測量的結果如第29圖所描述。實施例14之p型氧化物的X射線繞射測量的結果如第30圖所描述。實施例15之p型氧化物的X射線繞射測量的結果如第31圖所描述。實施例16之p型氧化物的X射線繞射測量的結果如第32圖所描述。實施例17之p型氧化物的X射線繞射測量的結果如第33圖所描述。比較實施例3之p型氧化物的X射線繞射測量的結果如第34圖所描述。
在實施例11至17的所有7個樣品中發現沒有繞射峰，因此可以確定這些Cu-Sn氧化物薄膜的每一個均處於非晶相狀態。
自在比較實施例3的樣品上進行的X射線繞射測量的結果中發現數個繞射峰，並且自其角度(2θ)發現CuO晶體出現於比較實施例3的氧化物中。可以認為在熱處理期間氧氣已經進入薄膜，從而產生CuO。
本發明的p型氧化物薄膜可以被用作為各種半導體元件，但半導體元件中半導體所需的特性(電阻率)通常根據半導體元件的 類型和特性而變化。因此，Sn/Cu莫耳比的數值可以根據預期目的而適當地選擇。
比較實施例3的樣品的Au電極之間測量的電流-電壓(I-V)特性不顯示線性關係，並且樣品具有高阻抗，即1013 Ωcm或更高的體積電阻率。可以認為，充分的導電性因為大量的CuO晶體而不能獲得，其中Cu為二價，並且包含於薄膜中。
具體地，結晶的Cu-Sn氧化物不能夠控制p型導電性。
(實施例18) <製造Cu-Sn氧化物薄膜(非晶相)>
在10mL的乙二醇中，2.42g(與10mmol對應)的硝酸銅三水合物溶解，從而製備銅原材料溶液。此外，1.9g(與10mmol對應)的氯化錫溶解於10mL的丙二醇中，從而製備錫原材料溶液。
混合該銅原材料溶液(5mL)以及該錫原材料溶液(0.9mL)並攪拌，從而製備Cu-Sn氧化物用墨水。該墨水中Cu莫耳數與該墨水中Sn莫耳數的比(Sn/Cu莫耳比)為18%。
然後，藉由旋轉塗佈將Cu-Sn氧化物用墨水塗佈於玻璃基板上。在於120℃下乾燥墨水1小時之後，在流動的氧氣中使用自準分子燈(波長：222nm)發射的光線的同時在250℃下烘乾該墨水3小時，從而形成Cu-Sn氧化物薄膜(p型氧化物薄膜)。在所獲得的薄膜中Sn/Cu莫耳比為18%，具有與實施例14相同成分的薄膜形成。
以與實施例11相同的方式測量薄膜的薄膜厚度和體積電阻率。因此，薄膜厚度為98nm，體積電阻率為1.12×103 Ωcm。可以確定，薄膜的體積電阻率與實施例14的p型薄膜的體積電阻率(9.53×102 Ωcm)相似。因此，可以確定，甚至在配方墨水期間使用不同類型之含Cu化合物、含Sn化合物、以及溶劑的情況下，可以獲得具有大體上類似的導電特性的p型氧化物薄膜，只要Cu和Sn的莫耳比相同即可。
第35圖顯示在實施例18中獲得的薄膜上進行X射線繞射測量的結果。如第35圖所示，可以確定，在實施例18中獲得的薄膜也為非晶相狀態。
(實施例19) <製造pn接面二極體> -製備基板-
至於基板，使用無鹼玻璃基板(板厚度：0.7mm)。經由超音波清洗機使用中性清潔劑、純水、以及異丙醇清洗該玻璃基板。在乾燥該基板之後，該基板在90℃下進一步遭受UV臭氧處理10分鐘。
-陰極的形成-
在該玻璃基板上，藉由金屬光罩使用氣相沉積將Al沉積至100nm的厚度，從而形成陰極。
-N型半導體層的形成-
在陰極上，經由金屬光罩藉由無線電頻率濺鍍而形成Mg-In氧化物薄膜。作為靶材，使用具有成分為In2 MgO4 的多晶燒結體(尺寸(直徑)：4英吋)。在濺鍍室中的極限壓力設定為2×10-5 Pa。控制濺鍍期間氬氣和氧氣的流速，以實現總壓力為1.0Pa，以及氧分壓為6.0×10-2 Pa。在濺鍍期間不是特別地控制該基板的溫度。濺鍍的功率和持續時間分別調節為150W以及15分鐘，從而形成具有厚度為160nm的Mg-In氧化物薄膜。
-P型半導體層的形成-
在n型半導體層上，以與實施例13相同的方式形成Cu-Sn氧化物薄膜(Sn/Cu莫耳比：12.5%)。Cu-Sn氧化物薄膜的厚度為45.5nm。
-陽極的形成-
在p型半導體層中，藉由氣相沉積經由金屬光罩將Au沉積至100nm的厚度，從而形成陽極。
藉由上述工序，獲得pn接面二極體。
<評估>
測量在實施例19中獲得的二極體的電流-電壓(I-V)特性。該結果如第36圖所示。從該結果中可知，獲得典型整流。具體地，結果顯示，藉由使用本發明的p型氧化物作為主動層可以實現pn接面二極體。
(實施例20) <製造場效電晶體> -製備基板(閘極電極，閘極絕緣層)-
至於基板，使用具有熱氧化薄膜(厚度：200nm)的Si基板。藉由使用中性清潔劑、純水、以及異丙醇經由超音波清洗機清洗該Si基板。在乾燥該基板之後，在90℃下，在該基板上進一步進行UV臭氧處理10分鐘。注意，該熱氧化薄膜為閘極絕緣層，並且該Si基板為閘極電極。
-主動層的形成-
藉由旋轉塗佈將在實施例11中製造的Cu-Sn氧化物薄膜用墨水(Sn/Cu莫耳比：2.5%)塗佈於該基板上。在於120℃下乾燥該墨水1小時之後，在流動的氧氣中使用自準分子燈(波長：222nm)發射的光線的同時該墨水在250℃下烘乾3小時，從而形成平均厚度為49nm的Cu-Sn氧化物薄膜(Sn/Cu莫耳比：2.5%)。
此後，在其上塗佈光阻膠，並且該塗佈的光阻遭受預烘乾，藉由曝光設備曝光，以及顯影，從而形成具有與所形成的主動層相同圖案的光阻圖案。此外，藉由濕蝕刻去除在不形成該光阻圖案的區域中的Cu-Sn氧化物薄膜，隨後去除該光阻圖案，從而形成主動層。
-源極電極和汲極電極的形成-
在主動層上，經由金屬光罩藉由氣相沉積將Cr沉積至1nm的厚度，隨後沉積Au至100nm的厚度，從而形成源極電極和汲極電極。其通道長度為50μm，其通道寬度為0.4mm。
<評估>
測量在實施例20中製造的場效電晶體的傳輸特性(Vds =-20V)，其結果顯示正常關閉型的優良p型特性。
(實施例21) <製造場效電晶體> -製備基板(閘極電極，閘極絕緣層)-
至於基板，使用具有熱氧化薄膜(厚度：200nm)的Si基板。藉由使用中性清潔劑、純水、以及異丙醇經由超音波清洗機清洗該Si基板。在乾燥該基板之後，在90℃下，在該基板上進一步進行UV臭氧 處理10分鐘。注意，該熱氧化薄膜為閘極絕緣層，並且該Si基板為閘極電極。
-源極電極和汲極電極的形成-
在具有熱氧化薄膜的Si基板上，藉由旋轉塗佈塗佈六甲基二矽氮烷(HMDS)，隨後進行乾燥工序，從而給予該基板表面一疏水處理。隨後，藉由旋轉塗佈和乾燥工序形成掀離用底部光阻層。在該底部光阻層上，藉由旋轉塗佈和乾燥工序形成感光性光阻。在經由光阻藉由曝光和顯影圖案化該光阻之後，藉由DC濺鍍形成Pt薄膜，其為電極材料。至於靶材，使用Pt(尺寸(直徑)：4英吋)。在濺鍍室中的極限壓力設定為1×10-3 Pa。在濺鍍期間，提供流動的氬氣，並且該壓力設定為0.35Pa。在濺鍍期間該基板的溫度不是特別地控制。濺鍍的功率和持續時間分別調節為DC 200W和6分15秒，從而形成厚度為50nm的Pt薄膜。
隨後，已形成Pt薄膜的基板浸泡在N-甲基吡咯烷酮中，以去除與該光阻一起之Pt的不必要部分，從而獲得所需形狀的Pt源極電極和Pt汲極電極。
-製備噴墨印刷用半導體墨水-
在10mL的乙二醇中，2.42g(與10mmol對應)的硝酸銅三水合物溶解，從而製備銅原材料溶液。此外，1.90g(與10mmol對應)的氯化錫溶解於10mL的乙二醇中，從而製備錫原材料溶液。
混合乙二醇(2.25mL)、乙二醇單丁基醚(4.5mL)、銅原材料溶液(2mL)、以及錫原材料溶液(0.25mL)並攪拌，從而製備噴墨印刷用半導體墨水(Cu-Sn半導體墨水)。該墨水中Cu莫耳數與該墨水中Sn莫耳數的比(Sn/Cu莫耳比)為12.5%。
-主動層的形成-
Cu-Sn半導體墨水(Sn/Cu莫耳比：12.5%)塗佈於基板的所需區域，其中源-汲極電極藉由噴墨設備形成於基板上。在於120℃下乾燥該墨水1小時之後，在使用自準分子燈(波長：222nm)發射的光線的同時該墨水在250℃下烘乾3小時，從而形成厚度為48nm的Cu-Sn氧化物薄膜(Sn/Cu莫耳比：12.5%)。
最後，在300℃下進行退火1小時，從而產生場效電晶體。
場效電晶體的通道區域的顯微影像如第37圖所描述。源極電極23與汲極電極24之間的間隙為通道長度，其為50μm。通道寬度被定義為在縱線的形狀中以及在影像的場效電晶體中使用的主動層22的寬度，該通道寬度為54μm。
<評估>
測量在實施例21中製造的場效電晶體的傳輸特性(Vds=-20V)，並且其結果顯示正常關閉型的優良p型特性。在實施例21中，與實施例20中藉由旋轉塗佈而形成Cu-Sn氧化物薄膜(Sn/Cu莫耳比：2.5%)，隨後藉由濕蝕刻處理薄膜以使其具有所需形狀相比較，場效電晶體藉由一簡單方法製造，在隨後步驟中不進行圖案化，因為Cu-Sn氧化物薄膜(Sn/Cu莫耳比：12.5%)藉由實施例21中的噴墨印刷僅形成於所需區域中。
本發明的實施例為，例如，如下：
<1>一種p型氧化物，包括：一氧化物，其中該氧化物包含：Cu；以及一元素M，其自該p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中該p型氧化物為非晶相。
<2>根據<1>中的p型氧化物，其中該元素M包括Sb，或Sn，或者其結合。
<3>一種製造p型氧化物用組成物，其用於根據<1>或<2>中任意一項製造該p型氧化物，該製造p型氧化物用組成物包括：一溶劑；一含Cu化合物；以及 一含元素M化合物，其中該元素M為自該p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態。
<4>一種根據<1>或<2>中任意一項製造所述p型氧化物的方法，該方法包括：將一組成物塗佈於一支撐物(基板)上；以及在該塗佈之後進行一熱處理，其中該組成物包含：一溶劑；一含Cu化合物；以及一含元素M化合物，其中該元素M為自該p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態。
<5>一種半導體元件，包括：一主動層，其中該主動層包括根據<1>或<2>中任意一項所述的p型氧化物。
<6>根據<5>所述的該半導體元件，其中該半導體元件為一二極體，其中該二極體包含：一第一電極；一第二電極；以及形成在該第一電極與該第二電極之間的該主動層。
<7>根據<5>所述的該半導體元件，其中該半導體元件為一場效電晶體，其中該場效電晶體包含：一閘極電極，被配置以施加閘極電壓；一源極電極和一汲極電極，均被配置以擷取電流；形成在該源極電極與該汲極電極之間的該主動層；以及形成在該閘極電極與該主動層之間的一閘極絕緣層。
<8>一種顯示元件，包括： 一光控元件，其光的輸出被控制為與一驅動信號相對應；以及一驅動電路，其包含根據<5>中所述的半導體元件，並且被配置以驅動該光控元件。
<9>根據<8>所述的該顯示元件，其中該光控元件包含一有機電致發光元件、一電致變色元件、一液晶元件、一電泳元件、或者一電潤濕元件。
<10>一種影像顯示裝置，其顯示與一影像資料對應的一影像，該影像顯示裝置包括：複數個顯示元件，每一個均根據<8>所述的，並且以一矩陣排列；複數條線，被配置以分別施加閘極電壓和信號電壓於每一個該等顯示元件中的每一個場效電晶體；以及一顯示控制裝置，被配置以對應該影像資料經由該等線分別控制每一個場效電晶體的該閘極電壓和該信號電壓。
<11>一種系統，包括：如<10>中所述的影像顯示裝置；以及一影像資料形成裝置，被配置以基於所顯示的影像資訊形成一影像資料，並且將該影像資料輸出至該影像顯示裝置。
21‧‧‧基板
22‧‧‧主動層
23‧‧‧源極電極
24‧‧‧汲極電極
25‧‧‧閘極絕緣層
26‧‧‧閘極電極

Claims (11)

  1. 一種p型氧化物，包括：一氧化物，其中，該氧化物包含：Cu；以及一元素M，其自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中，該p型氧化物為非晶相。
  2. 依據申請專利範圍第1項所述的p型氧化物，其中，該元素M包括Sb、或Sn、或者其結合。
  3. 一種製造p型氧化物用組成物，包括：一溶劑；一含Cu化合物；以及一含元素M化合物，其中，該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，其中，該製造p型氧化物用組成物用於製造一p型氧化物，其中，該p型氧化物包含：一氧化物，其中，該氧化物包含：Cu；以及該元素M，以及其中，該p型氧化物為非晶相。
  4. 一種製造p型氧化物的方法，包括： 將一組成物塗佈於一支撐物上；以及在塗佈之後進行一熱處理，其中，該組成物包含：一溶劑；一含Cu化合物；以及一含元素M化合物，其中，該元素M為自p區塊的複數個元素中選擇，並且可以處在平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，其中，該p型氧化物包含：一氧化物，其中，該氧化物包含：Cu；以及該元素M，以及其中，該p型氧化物為非晶相。
  5. 一種半導體元件，包括：一主動層，其中，該主動層包含：一p型氧化物，其中，該p型氧化物包含：一氧化物，其中，該氧化物包含：Cu；以及一元素M，該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中該p型氧化物為非晶相。
  6. 依據申請專利範圍第5項所述的半導體元件，其中，該半導體元件為一二極體，其中，該二極體包含：一第一電極；一第二電極；以及形成在該第一電極與該第二電極之間的該主動層。
  7. 依據申請專利範圍第5項所述的半導體元件，其中，該半導體元件為一場效電晶體，其中，該場效電晶體包含：一閘極電極，被配置以施加閘極電壓；一源極電極和一汲極電極，均被配置以擷取電流；形成在該源極電極與該汲極電極之間的該主動層；以及形成在該閘極電極與該主動層之間的一閘極絕緣層。
  8. 一種顯示元件，包括：一光控元件，其光輸出被控制為與一驅動信號相對應；以及一驅動電路，其包含一半導體元件，並且被配置以驅動該光控元件，其中該半導體元件包含：一主動層，其中，該主動層包括：一p型氧化物，其中，該p型氧化物包含：一氧化物，其中，該氧化物包含：Cu；以及一元素M，該元素M為自p區塊的複數個元素中選擇，並且可以處在平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中，該p型氧化物為非晶相。
  9. 依據申請專利範圍第8項所述的顯示元件，其中，該光控元件包含一有機電致發光元件、一電致變色元件、一液晶元件、一電泳元件、或者一電潤濕元件。
  10. 一種影像顯示裝置，其顯示與一影像資料對應的一影像，該影像顯示裝置包括：複數個顯示元件，其等以一矩陣排列；複數條線，被配置以分別施加閘極電壓和信號電壓於該等顯示元件的每一個中的每一個場效電晶體；以及一顯示控制裝置，被配置以對應該影像資料經由該等線分別控制每一個場效電晶體的該閘極電壓和該信號電壓，其中，該每一個顯示元件包含：一光控元件，其光輸出被控制為與一驅動信號相對應；以及一驅動電路，其包含一半導體元件，並且被配置以驅動該光控元件，其中，該半導體元件包含：一主動層，其中，該主動層包含：一p型氧化物，其中，該p型氧化物包含：一氧化物，其中，該氧化物包含：Cu；以及一元素M，該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中，該p型氧化物為非晶相。
  11. 一種系統，包括：一影像顯示裝置；以及 一影像資料形成裝置，被配置以基於要顯示的影像資訊形成一影像資料，並且將該影像資料輸出至該影像顯示裝置，其中，該影像顯示裝置包含：複數個顯示元件，其等以一矩陣排列；複數條線，被配置以分別施加閘極電壓和信號電壓於該等顯示元件的每一個中的每一個場效電晶體；以及一顯示控制裝置，被配置以對應該影像資料經由該等線分別控制每一個場效電晶體的該閘極電壓和該信號電壓，其中，該等顯示元件的每一個包含：一光控元件，其光輸出被控制為與一驅動信號相對應；以及一驅動電路，其包含一半導體元件，並且被配置以驅動該光控元件，其中，該半導體元件包含：一主動層，其中，該主動層包含：一p型氧化物，其中，該p型氧化物包含：一氧化物，其中，該氧化物包含：Cu；以及一元素M，該元素M為自p區塊的複數個元素中選擇，並且可以處在一平衡狀態中，如呈現為一離子，其中，該平衡狀態為既有最外層的p軌域的所有電子失去的狀態，又有最外層的所有電子失去的狀態的狀態，以及其中，該p型氧化物為非晶相。
TW101144787A 2011-11-30 2012-11-29 Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統 TWI496294B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011261845 2011-11-30
JP2012058668A JP5783094B2 (ja) 2011-11-30 2012-03-15 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム

Publications (2)

Publication Number Publication Date
TW201330278A TW201330278A (zh) 2013-07-16
TWI496294B true TWI496294B (zh) 2015-08-11

Family

ID=48535615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144787A TWI496294B (zh) 2011-11-30 2012-11-29 Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統

Country Status (8)

Country Link
US (1) US9536957B2 (zh)
EP (1) EP2786415A4 (zh)
JP (1) JP5783094B2 (zh)
KR (1) KR101670148B1 (zh)
CN (1) CN104094407B (zh)
IN (1) IN2014CN04501A (zh)
TW (1) TWI496294B (zh)
WO (1) WO2013081169A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144383B (zh) * 2013-03-21 2019-11-19 汉阳大学校产学协力团 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー ｐ型酸化物半導体、ｐ型酸化物半導体製造用組成物、ｐ型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US9985139B2 (en) * 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
JP6665536B2 (ja) 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10403627B2 (en) * 2016-10-11 2019-09-03 Imec Vzw Memory device for a dynamic random access memory
KR102434909B1 (ko) * 2017-08-04 2022-08-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
TWI714979B (zh) 2018-03-19 2021-01-01 日商理光股份有限公司 無機電致發光元件、顯示元件、影像顯示裝置及系統
US11322627B2 (en) 2018-09-19 2022-05-03 Kabushiki Kaisha Toshiba Solar cell, multi-junction solar cell, solar cell module, and solar power generation system
KR102172210B1 (ko) * 2019-01-04 2020-10-30 한국전력공사 버퍼 일체형 투명전극을 구비한 페로브스카이트 태양전지 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010802A1 (ja) * 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850978B2 (ja) 1998-03-31 2006-11-29 独立行政法人科学技術振興機構 導電性透明酸化物
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP2000228516A (ja) 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
JP2006124754A (ja) * 2004-10-27 2006-05-18 Bridgestone Corp Ｃｕ２Ｏ膜、その成膜方法及び太陽電池
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US20070054042A1 (en) 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
JP2010287811A (ja) 2009-06-15 2010-12-24 Nec Corp 半導体素子及びその製造装置
US9053937B2 (en) * 2010-04-15 2015-06-09 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010802A1 (ja) * 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CW Ou et al., "Anomalous p-channel amorphous oxide transistors based on tin oxide and their complementary circuits, Applied Physics Letters, 2008, Vol. 92, *
M. Singh et al., "Effect of pH on structural and morphological properties of spray deposited p-type transparent conducting oxide CuAlO2 thin films, Materials Letters, 2008, Vol. 62 *

Also Published As

Publication number Publication date
CN104094407A (zh) 2014-10-08
EP2786415A4 (en) 2015-07-08
EP2786415A1 (en) 2014-10-08
KR101670148B1 (ko) 2016-10-27
IN2014CN04501A (zh) 2015-09-11
WO2013081169A1 (en) 2013-06-06
TW201330278A (zh) 2013-07-16
KR20140095106A (ko) 2014-07-31
US9536957B2 (en) 2017-01-03
US20140353648A1 (en) 2014-12-04
CN104094407B (zh) 2017-08-11
JP2013138165A (ja) 2013-07-11
JP5783094B2 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
TWI496294B (zh) Ｐ型氧化物、製造ｐ型氧化物用組成物、製造ｐ型氧化物的方法、半導體元件、顯示元件、影像顯示裝置、以及系統
US10923569B2 (en) P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
EP3087614B1 (en) P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system
JP6665536B2 (ja) 酸化物半導体
JP6579215B2 (ja) ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法
RU2702802C1 (ru) Полевой транзистор, отображающий элемент, устройство отображения изображения и система