CN107078166A - 氢化p沟道金属氧化物半导体薄膜晶体管 - Google Patents

氢化p沟道金属氧化物半导体薄膜晶体管 Download PDF

Info

Publication number
CN107078166A
CN107078166A CN201580060384.9A CN201580060384A CN107078166A CN 107078166 A CN107078166 A CN 107078166A CN 201580060384 A CN201580060384 A CN 201580060384A CN 107078166 A CN107078166 A CN 107078166A
Authority
CN
China
Prior art keywords
tft
metal oxide
type metal
oxide semiconductor
equipment according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580060384.9A
Other languages
English (en)
Other versions
CN107078166B (zh
Inventor
野村见次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107078166A publication Critical patent/CN107078166A/zh
Application granted granted Critical
Publication of CN107078166B publication Critical patent/CN107078166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供显示良好薄膜晶体管TFT特性的p型金属氧化物半导体材料。还提供包含包括p型氧化物半导体的沟道的TFT，以及制造方法。可使p型金属氧化物膜氢化，使得其具有至少1018原子/cm3的氢含量，且在一些实施方案中，至少1020原子/cm3或更高的氢含量。氢化的p型金属氧化物膜的实例包含氢化的基于锡(II)的膜以及氢化的基于铜(I)的膜。所述TFT的特征可在于具有一或多个TFT特性，例如高迁移率、低亚阈值摆幅(s值)以及高开/关电流比率。

Description

氢化P沟道金属氧化物半导体薄膜晶体管
相关申请案的交叉参考
本申请案主张2014年11月12日申请的第62/078,874号美国临时专利申请案、2015年3月9日申请的第62/130,426号美国临时专利申请案以及2015年9月23日申请的第14/863,289号美国专利申请案的优先权。所有这些申请案以全文引用的方式并入本文中。
技术领域
本发明涉及薄膜晶体管，且更明确地说，涉及P沟道金属氧化物薄膜晶体管。
背景技术
机电系统(EMS)包含具有电和机械元件的装置、致动器、换能器、传感器、例如镜面和光学膜等光学组件以及电子装置。EMS装置或元件可以多种尺度制造，包含但不限于微尺度和纳米尺度。举例来说，微机电系统(MEMS)装置可包含大小在约一微米到数百微米或更大的范围内的结构。纳米机电系统(NEMS)装置可包含大小小于一微米(包含(例如)小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻和/或蚀刻掉衬底和/或所沉积材料层的部分或添加层以形成电和机电装置的其它微机械加工过程来形成机电元件。
一种类型的EMS装置被称为干涉式调制器(IMOD)。术语IMOD或干涉式光调制器是指使用光学干涉原理选择性地吸收和/或反射光的装置。在一些实施方案中，IMOD显示元件可包含一对导电板，所述导电板中的一或两者可能整体或部分地为透明的和/或反射性的，且能够在施加适当电信号后即刻进行相对运动。举例来说，一个板可包含沉积在衬底上方、衬底上或由衬底支撑的静止层，且另一板可包含与所述静止层以气隙隔开的反射膜。一个板相对于另一板的位置可改变入射在IMOD显示元件上的光的光学干涉。基于IMOD的显示装置具有广泛范围的应用，且预期用于改进现有产品和创造新产品，尤其是具有显示能力的产品。
硬件和数据处理设备可与机电系统相关联。此类硬件和数据处理设备可包含薄膜晶体管(TFT)。TFT是包含金属和半导体层的薄膜的场效晶体管。
发明内容
本公开的系统、方法和装置各自具有若干创新方面，其中没有单个方面单独负责本文所揭示的合乎需要的属性。
本发明中所描述的标的物的一个创新方面可在一种方法中实施，所述方法包含：提供衬底；在所述衬底上形成p型金属氧化物半导体；以及在含有氢气(H2)的气氛中使p型金属氧化物半导体层退火，从而形成氢化的p型金属氧化物半导体层。
在一些实施方案中，氢化的p型金属氧化物半导体层具有至少1018原子/cm3的氢浓度。p型金属氧化物半导体的实例包含基于Sn(II)的氧化物半导体层和基于Cu(I)的氧化物半导体层。在一些实施方案中，所述p型金属氧化物半导体可为经掺杂或未掺杂Cu2O、CuO、SnO、NiO、PbO、Ag2O、Mn3O4、ZnRh2O4、SrCu2O2、CuWO4和Ln-Ru-O化合物中的一者，其中Ln是除铈(Ce)之外的任何镧系元素。在一些实施方案中，所述p型金属氧化物半导体是选自化学式为CuMO2的p型铜铜铁矿，其中M是金属。在一些实施方案中，所述p型金属氧化物半导体是ABO2氧化物，表征为铜铁矿晶体结构。
形成氢化的p型金属氧化物半导体层可包含在含H2的气氛中沉积所述p型金属氧化物层。所述方法可进一步包含形成栅极电极和栅极电介质，其中所述栅极电介质位于所述p型金属氧化物半导体层与所述栅极电极之间。
本发明中所描述的标的物的另一创新方面可实施于一种包含薄膜晶体管(TFT)的设备中。所述TFT可包含源电极；漏极电极；以及连接所述源电极和所述漏极电极的半导体沟道，所述半导体沟道包含氢化的p型金属氧化物，其具有至少1018原子/cm3的氢浓度。举例来说，可通过在含H2的气氛中使p型金属氧化物退火来产生TFT。根据各种实施方案，氢化的p型金属氧化物半导体可具有至少1019原子/cm3、至少1020原子/cm3，或至少1021原子/cm3的氢浓度。
在一些实施方案中，所述半导体沟道的至少95％是p型金属氧化物半导体。在一些实施方案中，所述p型金属氧化物半导体可为基于Sn(II)的氧化物半导体层或基于Cu(I)的氧化物半导体层。在一些实施方案中，所述p型金属氧化物半导体可为经掺杂或未掺杂Cu2O、CuO、SnO、NiO、PbO、Ag2O、Mn3O4、ZnRh2O4、SrCu2O2、CuWO4和Ln-Ru-O化合物中的一者，其中Ln是除铈(Ce)之外的任何镧系元素。在一些实施方案中，所述p型金属氧化物半导体是选自化学式为CuMO2的p型铜铜铁矿，其中M是金属，例如第IIIA或IIIB族金属。在一些实施方案中，所述p型金属氧化物半导体是ABO2氧化物，表征为铜铁矿晶体结构。TFT的特征可在于以下各项中的两个或更多个：至少1.0cm2/V·s的饱和迁移率、小于10V/十进制的s值，以及至少1×104的电流开/关比率。在一些实施方案中，所述TFT是互补型金属氧化物半导体(CMOS)TFT装置的一部分。
所述设备可进一步包含：显示器；处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；以及存储器装置，其经配置以与所述处理器通信。在一些实施方案中，所述设备可包含驱动器电路，其经配置以将至少一个信号发送到所述显示器；以及控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。所述驱动器电路可包含所述TFT。
在附图和下文描述中陈述本发明中所描述的标的物的一或多个实施方案的细节。尽管本发明中所提供的实例主要是依据基于EMS和MEMS的显示器的方面来描述，但本文中所提供的概念可适用于其它类型的显示器，例如液晶显示器、有机发光二极管(“OLED”)显示器以及场发射显示器。其它特征、方面和优点将从描述、图式和所附权利要求书而变得显而易见。注意，以下各图的相对尺寸可能未按比例绘制。
附图说明
图1是描绘干涉式调制器(IMOD)显示装置的一系列显示元件或显示元件阵列中的两个邻近的IMOD显示元件的等角视图说明。
图2是说明并入有基于IMOD的显示器的电子装置的系统框图，所述基于IMOD的显示器包含IMOD显示元件的三元件乘三元件阵列。
图3A和3B是包含机电系统(EMS)元件阵列和背板的EMS封装的一部分的示意性分解局部透视图。
图4A是说明根据一些实施方案的底部栅极薄膜晶体管(TFT)的横截面图的实例。
图4B是说明根据一些实施方案的顶部栅极TFT的横截面图的实例。
图5是说明根据一些实施方案的制造氢化的p型金属氧化物层的方法的实例的流程图。
图6是示出具有p型锡(II)氧化物(SnO)沟道的未退火TFT和在真空、氢气或氧气气氛中退火的具有p型SnO沟道的TFT的IDS-VGS曲线的曲线图的实例。
图7A示出沉积时的膜和在250℃下在若干气氛中退火的膜的掠入射X射线衍射(GIXRD)模式。
图7B示出在250℃下在若干气氛中退火的膜的电穴迁移率和电穴密度的温度相依性。
图8A和8B示出RB/HFS测量结果所获得的沉积时和经氢退火的膜的氢的化学组成深度分布图。
图9A示出经氢退火的TFT的测得和模拟转移特性。
图9B示出SnO沟道的对应所提取次间隙态密度(DOS)。
图10A示出具有10到55nm的厚度的经氢退火的SnO沟道的TFT特性的变化。
图10B示出对经氢退火的SnO沟道TFT和参考IGZO TFT的Dit+tNsg与厚度关系的线性配合。
图11示出SnO中的以下能量上有利的原生缺陷的局部原子结构：氧空缺缺陷(VO)、锡空缺缺陷(VSn)和氧间隙缺陷(Oi)。
图12示出在富Sn限制下作为费米(Fermi)能级的函数的原生缺陷的形成能。
图13是说明根据一些实施方案的互补型金属氧化物半导体(CMOS)TFT装置的横截面图的实例。
图14A和14B是说明包含多个IMOD显示元件的显示装置的系统框图。
各个图式中的相同参考标号和名称指示相同元件。
具体实施方式
以下描述是针对出于描述本发明的创新方面的目的的某些实施方案。然而，所属领域的一般技术人员将容易认识到，可以许多不同方式应用本文中的教示。所描述的实施方案可在可经配置以显示图像的任何装置、设备或系统中实施，而不论图像是在运动中(例如，视频)还是静止的(例如，静态图像)，且不论图像为文字的、图形的还是图片的。更明确地说，预期所描述的实施方案可包含于例如(但不限于)以下各者的多种电子装置中或与所述电子装置相关联：移动电话、具多媒体因特网功能的蜂窝式电话、移动电视接收器、无线装置、智能电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本计算机、智能本、平板计算机、打印机、复印机、扫描器、传真装置、全球定位系统(GPS)接收器/导航器、相机、数字媒体播放器(例如MP3播放器)、摄录影机、游戏控制台、腕表、时钟、计算器、电视监视器、平板显示器、电子阅读装置(例如，电子阅读器)、计算机监视器、汽车显示器(包含里程表和速度计显示器等)，驾驶舱控制件和/或显示器、相机视图显示器(例如，车辆中的后视相机的显示器)、电子照片、电子广告牌或标志、投影仪、建筑结构、微波、冰箱、立体声系统、卡匣记录器或播放器、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗涤器、干燥器、洗涤干燥器、停车计时器、封装(例如，在包含微机电系统(MEMS)应用的机电系统(EMS)应用以及非EMS应用中)、美学结构(例如，关于一件珠宝或服装的图像的显示)以及多种EMS装置。本文中的教示还可用于非显示器应用中，例如(但不限于)电子切换装置、射频滤波器、传感器、加速度计、陀螺仪、运动感测装置、磁力计、用于消费型电子装置的惯性组件、消费型电子产品的零件、变容器、液晶装置、电泳装置、驱动方案、制造工艺和电子测试装备。因此，所述教示无意仅限于附图中所描绘的实施方案，而是具有对本领域的技术人员来说将显而易见的广泛适用性。
本文所述的实施方案涉及p型金属氧化物膜。所述p型金属氧化物膜可氢化，使得它们具有至少1018原子/cm3的氢含量，且在一些实施方案中，至少1019原子/cm3、至少1020原子/cm3，或至少1021原子/cm3或更高的氢含量氢化的p型金属氧化物膜的实例包含氢化的基于锡(II)的膜以及氢化的基于铜(I)的膜。特定且进一步实例包含经掺杂或未掺杂铜(I)氧化物(Cu2O)、铜(II)氧化物(CuO)、锡(II)氧化物(SnO)、镍(II)氧化物(NiO)、铅(II)氧化物(PbO)、银(I)氧化物(Ag2O)；ZnRh2O4(锌铑氧化物；ZRO)以及化学式为CuMO2的p型铜铜铁矿，其中M是金属，以及包含一或多个进一步金属阳离子从而形成第三、第四或更高阶化合物的化合物。
本文所述的实施方案涉及具有包含氢化p型金属氧化物膜的p型沟道的p型薄膜晶体管(TFT)。与常规TFT相比，本文所揭示的TFT具有较高迁移率、较低亚阈值摆幅(s值)，和/或较高开/关电流比。在一些实施方案中，本文所述的p型TFT可用于互补型金属氧化物半导体(CMOS)TFT裝置中，所述装置包含n型TFT和p型TFT。
可实施本发明中描述的标的物的特定实施方案以实现下列潜在优点中的一或多者。氢化p型金属氧化物半导体层可在p型TFT中实施，以提供良好的TFT特性，包含高迁移率、快速切换特性和高开/关电流比。包含氢化p型金属氧化物半导体的p型TFT可在CMOSTFT电路中实施。此类TFT电路可集成在显示器背板上，例如作为驱动电路或在其它电子装置中。这减少了分别与经封装集成电路(IC)驱动器相关联的制造成本和故障。
TFT的所描述实施方案可应用于的合适的EMS或MEMS装置或设备的实例是反射式显示装置。反射式显示装置可并入有干涉式调制器(IMOD)显示元件，所述干涉式调制器(IMOD)显示元件可经实施以使用光学干涉原理选择性地吸收和/或反射入射在其上的光。IMOD显示元件可包含部分光学吸收器、可相对于吸收器移动的反射器、以及界定在吸收器与反射器之间的光学谐振腔。在一些实施方案中，反射器可移动到两个或多于两个不同位置，所述位置可改变光学谐振腔的大小且借此影响IMOD的反射率。IMOD显示元件的反射光谱可产生相当宽广的光谱带，所述光谱带可跨越可见光波长移位以产生不同色彩。可通过改变光学谐振腔的厚度来调整光谱带的位置。一种改变光学谐振空腔的方式是通过改变反射器相对于吸收器的位置。
图1是描绘干涉式调制器(IMOD)显示装置的一系列显示元件或显示元件阵列中的两个邻近的IMOD显示元件的等角视图说明。IMOD显示装置包含一或多个干涉式EMS(例如，MEMS)显示元件。在这些装置中，干涉式MEMS显示元件可按亮或暗状态来配置。在亮(“松弛”、“开启”或“接通”等)状态下，显示元件反射大部分入射可见光。相反地，在暗(“经致动”、“关闭”或“切断”等)状态下，显示元件反射极少入射可见光。MEMS显示元件可经配置以主要在特定光波长下反射，从而允许除黑白显示器之外的彩色显示。在一些实施方案中，通过使用多个显示元件，可实现原色的不同强度以及灰度。
IMOD显示装置可包含可按行和列布置的IMOD显示元件阵列。阵列中的每一显示元件可包含至少一对反射和半反射层，例如可移动反射层(即，可移动层，还被称作机械层)和固定的部分反射层(即，静止层)，所述层定位于彼此相距可变且可控制的距离以形成气隙(还被称作光学间隙、空腔或光学谐振腔)。可移动反射层可在至少两个位置之间移动。举例来说，在第一位置(即，松弛位置)中，可移动反射层可定位在距固定部分反射层一定距离处。在第二位置(即，致动位置)中，可移动反射层可更接近于部分反射层而定位。从两个层反射的入射光可取决于可移动反射层的位置以及入射光的波长而相长地和/或相消地干涉，从而产生用于每一显示元件的全反射或非反射状态。在一些实施方案中，当显示元件未经致动时，显示元件可能处于反射状态，从而反射可见光谱内的光，且当显示元件经致动时，显示元件可能处于暗状态，从而吸收和/或相消地干涉可见范围内的光。然而，在一些其它实施方案中，IMOD显示元件可在未经致动时处于暗状态，且在经致动时处于反射状态。在一些实施方案中，所施加电压的引入可驱动显示元件改变状态。在一些其它实施方案中，所施加电荷可驱动显示元件改变状态。
图1中的阵列的所描绘部分包含呈IMOD显示元件12的形式的两个邻近干涉式MEMS显示元件。在右侧(如所说明)的显示元件12中，说明可移动反射层14在光学堆叠16附近、邻近或触碰光学堆叠16，处于致动位置中。在右侧的显示元件12上施加的电压V偏压足够移动可移动反射层14并且将其维持在致动位置中。在左侧的显示元件12(如所说明)中，说明可移动反射层14处于距光学堆叠16一定距离(所述距离可基于设计参数来预定)的松弛位置，所述光学堆叠包含部分反射层。跨左侧的显示元件12施加的电压V0不足以引起如同右侧的显示元件12的情形那样可移动反射层14到致动位置的致动。
在图1中，一般通过指示入射在IMOD显示元件12上的光13以及从左侧的显示元件12反射的光15的箭头来说明IMOD显示元件12的反射性质。入射在显示元件12上的大部分光13可透射穿过透明衬底20朝向光学堆叠16。入射在光学堆叠16上的一部分光可透射穿过光学堆叠16的部分反射层，且一部分光将被反射回穿过透明衬底20。光13的透射穿过光学堆叠16的部分可从可移动反射层14朝向(且穿过)透明衬底20往回反射。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长和/或相消)将部分地确定在装置的查看或衬底侧上从显示元件12反射的光15的波长的强度。在一些实施方案中，透明衬底20可为玻璃衬底(有时被称作玻璃板或面板)。玻璃衬底可为或包含(例如)硼硅酸盐玻璃、碱石灰玻璃、石英、派热克斯玻璃(Pyrex)或其它合适的玻璃材料。在一些实施方案中，玻璃衬底可具有0.3、0.5或0.7毫米的厚度，但在一些实施方案中，玻璃衬底可能较厚(例如，几十毫米)或较薄(例如，小于0.3毫米)。在一些实施方案中，可使用非玻璃衬底，例如聚碳酸酯、丙烯酸树脂、聚对苯二甲酸乙二醇酯(PET)或聚醚醚酮(PEEK)衬底。在此类实施方案中，非玻璃衬底很可能将具有小于0.7毫米的厚度，但衬底可取决于设计考量而较厚。在一些实施方案中，可使用非透明衬底，例如基于金属箔或不锈钢的衬底。举例来说，基于反向IMOD的显示器(其包含固定反射层和部分透射且部分反射的可移动层)可经配置以从衬底的与图1的显示元件12相对的一侧来查看且可通过非透明衬底来支撑。
光学堆叠16可包含单个层或若干层。所述层可包含以下各项中的一或多者：电极层、部分反射且部分透射层以及透明电介质层。在一些实施方案中，光学堆叠16是导电的、部分透明的且部分反射的，且可例如通过将以上层中的一或多者沉积到透明衬底20上来制造。所述电极层可由多种材料形成，例如各种金属，例如氧化铟锡(ITO)。部分反射层可由部分反射的多种材料形成，所述材料例如各种金属(例如，铬和/或钼)、半导体以及电介质。部分反射层可由一或多个材料层形成，且所述层中的每一者可由单个材料或材料的组合形成。在一些实施方案中，光学堆叠16的某些部分可包含用作部分光学吸收器和电导体两者的单个半透明厚度的金属或半导体，但不同的导电性更好的层或部分(例如，光学堆叠16或显示元件的其它结构的导电层或部分)可用以在IMOD显示元件之间用总线传送信号。光学堆叠16还可包含覆盖一或多个导电层或导电/部分吸收层的一或多个绝缘或电介质层。
在一些实施方案中，可将光学堆叠16的层中的至少一些层图案化成平行条带，且所述平行条带可形成如下文进一步描述的显示装置中的行电极。如所属领域的技术人员将理解，术语“经图案化”在本文中用来指代掩蔽以及蚀刻过程。在一些实施方案中，高度导电且反射材料(例如，铝(Al))可用于可移动反射层14，且这些条带可形成显示装置中的列电极。可移动反射层14可形成为一或多个经沉积金属层的一系列平行条带(与光学堆叠16的行电极正交)以形成沉积于支撑件(例如所说明的柱18，以及位于柱18之间的介入牺牲材料)顶部的柱状物。当蚀刻掉牺牲材料时，可在移动反射层14与光学堆叠16之间形成所界定的间隙19或光学腔室。在一些实施方案中，柱18之间的间距可为大约1μm到1000μm，而间隙19可为大约小于10,000埃
在一些实施方案中，每一IMOD显示元件(不管处于致动还是松弛状态)均可被视为由固定反射层和移动反射层形成的电容器。当未施加电压时，可移动反射层14保持处于机械松弛状态(如由图1中左侧的显示元件12所说明)，其中间隙19介于可移动反射层14与光学堆叠16之间。然而，在将电位差(即，电压)应用于选定行和列中的至少一者时，对在对应显示元件处的行和列电极的交叉点处形成的电容器充电，且静电力将电极拉在一起。如果所施加的电压超出阈值，那么可移动反射层14可变形且移近或移动地抵靠光学堆叠16。光学堆叠16内的电介质层(未图示)可防止短路，且控制层14与16之间的分隔距离，如由在图1中右侧的经致动显示元件12所说明。与施加的电位差的极性无关，行为可为相同的。尽管阵列中的一系列显示元件在一些情况下可被称作“行”或“列”，但所属领域的技术人员将容易理解，将一个方向称作“行”且将另一方向称作“列”是任意的。重新申明，在一些定向上，行可被视为列，且列可被视为行。在一些实施方案中，行可被称作“共用”排，且列可被称作“分段”排，或反之亦然。此外，显示元件可按正交行和列(“阵列”)均匀地布置，或按非线性配置布置，例如具有相对于彼此的某些位置偏移(“马赛克”)。术语“阵列”和“马赛克”可指任一配置。因此，尽管显示器被称作包含“阵列”或“马赛克”，但元件本身并不需要在任何情况下彼此正交地布置，或按均匀分布安置，而是可包含具有不对称形状和不均匀分布的元件的布置。
图2是说明并入有基于IMOD的显示器的电子装置的系统框图，所述基于IMOD的显示器包含IMOD显示元件的三元件乘三元件阵列。电子装置包含可经配置以执行一或多个软件模块的处理器21。除执行操作系统之外，处理器21还可经配置以执行一或多个软件应用程序，包含网络浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含将信号提供到(例如)显示器阵列或面板30的行驱动器电路24和列驱动器电路26。通过图2中的线1-1示出图1中所说明的IMOD显示装置的横截面。尽管为清楚起见，图2说明IMOD显示元件的3×3阵列，但显示器阵列30可含有大量IMOD显示元件，且与列中的情形相比，可在行中具有不同数目的IMOD显示元件，且反之亦然。
图3A和3B是包含EMS元件阵列36和背板92的EMS封装91的一部分的示意性分解局部透视图。图3A示出切掉背板92的两个拐角的情形以更好地说明背板92的某些部分，而图3B示出未切掉拐角的情形。EMS阵列36可包含衬底20、支撑柱18和可移动层14。在一些实施方案中，EMS阵列36可包含在透明衬底上具有一或多个光学堆叠部分16的IMOD显示元件阵列，且可移动层14可实施为可移动反射层。
背板92可基本上为平面的或可具有至少一个波状表面(例如，背板92可形成有凹部和/或突起)。背板92可由任何合适的材料制成，而不管透明的还是不透明的、导电的还是绝缘的。用于背板92的合适的材料包含(但不限于)玻璃、塑料、陶瓷、聚合物、层合物、金属、金属箔、科伐合金(Kovar)以及经电镀的科伐合金。
如图3A和3B中所示，背板92可包含一或多个背板组件94a和94b，所述背板组件可部分地或完全地嵌入在背板92中。如图3A中可见，背板组件94a嵌入在背板92中。如图3A和3B中可见，背板组件94b安置在形成于背板92的表面中的凹部93内。在一些实施方案中，背板组件94a和/或94b可从背板92的表面突出。尽管背板组件94b安置在背板92的面向衬底20的一侧上，但在其它实施方案中，背板组件可安置在背板92的对置侧上。
背板组件94a和/或94b可包含一或多个有源或无源电组件，例如晶体管、电容器、电感器、电阻器、二极管、开关和/或集成电路(IC)，例如经封装的、标准的或离散的IC。可用于各种实施方案中的背板组件的其它实例包含天线、电池和传感器，例如电传感器、触摸传感器、光学传感器或化学传感器，或薄膜沉积装置。
在一些实施方案中，背板组件94a和/或94b可与EMS阵列36的部分电连通。例如迹线、凸块、柱或通孔等导电结构可形成于背板92或衬底20中的一者或两者上，且可彼此接触或与其它导电组件接触以在EMS阵列36与背板组件94a和/或94b之间形成电连接。举例来说，图3B包含在背板92上的一或多个导电通孔96，所述导电通孔可与从EMS阵列36内的可移动层14向上延伸的电触点98对准。在一些实施方案中，背板92还可包含一或多个绝缘层，其使背板组件94a和/或94b与EMS阵列36的其它组件电绝缘。在其中背板92是由透气材料形成的一些实施方案中，背板92的内表面可涂覆有蒸汽屏层(未图示)。
背板组件94a和94b可包含一或多种干燥剂，所述干燥剂用以吸收可能进入EMS封装91中的任何湿气。在一些实施方案中，可将干燥剂(或其它吸湿性材料，例如吸气剂)与任何其它背板组件分别来提供，例如，作为用粘着剂粘着到背板92(或形成于背板中的凹部)的薄片。或者，可将干燥剂集成到背板92中。在一些其它实施方案中，可将干燥剂直接或间接地施加到其它背板组件上，例如，通过喷涂、丝网印刷或任何其它合适的方法。
在一些实施方案中，EMS阵列36和/或背板92可包含机械支座97以维持背板组件与显示元件之间的距离，且借此防止那些组件之间发生机械干扰。在图3A和3B中所说明的实施方案中，机械支座97是形成为从背板92突出的与EMS阵列36的支撑柱18对准的柱。替代地或另外，例如轨道或柱等机械支座可沿着EMS封装91的边缘提供。
尽管图3A和3B中未说明，但可提供部分地或完全地包围EMS阵列36的密封件。所述密封件可连同背板92和衬底20一起形成包围EMS阵列36的保护腔。所述密封件可为半气密密封件，例如常规的基于环氧树脂的粘着剂。在一些其它实施方案中，所述密封件可为气密密封件，例如薄膜金属焊接件或玻璃熔块。在一些其它实施方案中，密封件可包含聚异丁烯(PIB)、聚氨基甲酸酯、液体旋涂式玻璃、焊料、聚合物、塑料或其它材料。在一些实施方案中，增强型密封剂可用以形成机械支座。
在替代实施方案中，密封环可包含背板92或衬底20中的一者或两者的延伸部分。举例来说，密封环可包含背板92的机械延伸部分(未图示)。在一些实施方案中，密封环可包含单独部件，例如O型环或其它环形部件。
在一些实施方案中，分开地形成EMS阵列36和背板92，之后将其附接或耦合在一起。举例来说，可将衬底20的边缘附接且密封到背板92的边缘，如上文所论述。或者，可将EMS阵列36和背板92形成并接合在一起以作为EMS封装91。在一些其它实施方案中，可以任何其它合适的方式制造EMS封装91，例如通过沉积而在EMS阵列36上方形成背板92的组件。
硬件和数据处理设备可与EMS结构相关联。此类硬件和数据处理设备可包含晶体管开关，例如薄膜晶体管(TFT)。显示装置中的EMS显示元件可布置成阵列，例如二维网格，且由与所述阵列的行和列相关联的电路寻址。行驱动电路可驱动晶体管开关的栅极，其选择待寻址的特定行，且共同驱动器电路可将偏压提供到显示元件的给定行，其可与行刷新同步更新。
显示装置可包含显示元件阵列，所述显示元件可被称作像素。一些显示器可包含布置在数百或数千行以及数百和数千列中的数百、数千或数百万个像素。每一像素可由一或多个TFT驱动。TFT是通过将半导体层的薄膜以及一或多个电介质层和导电层沉积在衬底之上而制作的一种类型的场效晶体管。随着平板显示器、玻璃上系统、显示装置、移动装置、可穿戴裝置等的持续发展，存在为高性能TFT的增长的需求。
将切换矩阵与驱动电路集成在显示器背板上，以及集成在其它电子装置中减少了与单独封装的IC驱动器相关联的制造成本和故障。互补型金属氧化物半导体(CMOS)电路使用n型和p型沟道。本文揭示展现良好TFT性能的p型金属氧化物半导体材料，以及包含p型金属氧化物半导体沟道的TFT。还揭示包含n型和p型TFT的电路以及包含此类电路的电子装置(例如显示装置)。虽然下文的描述关注TFT的情境中的p型金属氧化物半导体，但p型金属氧化物半导体还可用于其它情境中，例如太阳能应用中。
一般来说，TFT可包含半导体层，在所述半导体层中具有源极区、漏极区和沟道区。由此，TFT可为三端子装置，其包含源极端子、漏极端子和栅极端子，用于调制沟道的导电性。一些类型的TFT可依据栅极端子的位置来定义。举例来说，TFT几何形状的类型可包含底部栅极几何形状和顶部栅极几何形状。图4A是说明根据一些实施方案的底部栅极TFT的横截面图的实例。在图4A中，底部栅极TFT 400a包含衬底410a、在所述衬底410a之上的栅电极420a、在所述栅电极420a之上的栅极电介质430a、在栅极电介质430a之上的半导体层440a、在半导体层440a的源极区之上的源电极450a，以及在半导体层440a的漏极区之上的漏电极460a，其中半导体层440a中的沟道区位于源极区与漏极区之间。半导体层440a电连接源电极450a与漏电极460a，沟道区中的导电性是栅电极420a和源电极450a上所施加的电位的函数。
图4B是说明根据一些实施方案的顶部栅极TFT的横截面图的实例。在图4B中，顶部栅极TFT 400b包含衬底410b、在衬底410b之上的半导体层440b、在半导体层440b的源极区之上的源电极450b、在半导体层440b的漏极区之上的漏电极460b、在源电极450b之上的栅极电介质430b，以及在栅极电介质430b之上的栅电极420b，其中沟道区位于半导体层440b的源极区与漏极区之间。半导体层440b电连接源电极450b和漏电极460b，其中沟道中的导电性是栅电极420b和源电极450b上所施加的电位的函数。
栅电极420a和420b可包含一或多个金属或其它导电材料。金属的实例包含铝(Al)、铜(Cu)、钼(Mo)、钽(Ta)、铬(Cr)、钕(Nd)、钨(W)、钛(Ti)、金(Au)、镍(Ni)，以及含有这些元素中的任一者的合金。在一些实施方案中，栅电极420a和420b中的每一者可包含布置在堆叠结构中的不同金属的两个或更多个层。在一些实施方案中，栅电极420中的每一者可具有介于约50nm与约500nm之间，或约100nm与约250nm之间的厚度。
源电极450a和450b以及漏电极460a和460b可包含任何数目的不同金属或其它导电材料。金属的实例包含Mo、W、Au、Pt、Ag、Mg、Mn、Ti、Al、Cu、Ta、Cr、Nd、Ni、Sn，以及含有这些元素中的任一者的合金。举例来说，源电极450a和450b以及漏电极460a和460b可包含稳定接点金属，例如Mo、W、Au、Pt和Ag。在一些实施方案中，源电极450a和450b以及漏电极460a和460b中的每一者包含布置在堆叠结构中的不同金属的两个或更多个子层。在一些实施方案中，源电极450a和450b以及漏电极460a和460b中的每一者可具有介于约50nm与约500nm之间，或介于约100nm与约250nm之间的厚度。
栅极电介质430a和430b还可被称作栅极绝缘体。栅极电介质430a和430b中的每一者可包含任何数目的不同电介质材料，包含二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化铪(HfO2)、氧化钇(Y2O3)、三氧化钛(TiO2)、氮氧化硅(SiON)、氮化硅(SiN)，或有机电介质材料。在一些实施方案中，栅极电介质430a和430b中的每一者可包含布置在堆叠结构中的电介质材料的两个或更多个层。在一些实施方案中，栅极电介质层的厚度可介于约50nm与约500nm之间，或介于约100nm与约250nm之间。
在图4A和4B中，底部栅极TFT 400a和顶部栅极TFT 400b可包含金属氧化物TFT，其中半导体层440a和440b可包含金属氧化物。在金属氧化物TFT中，将金属氧化物半导体作为有源沟道层沉积在TFT中。金属氧化物TFT可具有高迁移率。根据各种实施方案，金属氧化物TFT是p型金属氧化物TFT，其中半导体层440a和440b可包含p型金属氧化物。
大多数氧化物半导体是n型半导体，其中很少材料展现p型导电。归因于其高缺陷密度，已知的p型氧化物半导体通常不适合TFT。举例来说，形成p型以及n型氧化物半导体TFT的能力允许制作CMOS TFT电路。根据各种实施方案，本文所揭示的p型氧化物半导体是经氢化的。这些经氢化的p型氧化物半导体已显著改进了TFT特性。高密度缺陷已阻止p型氧化物半导体用于TFT中。这些缺陷密度导致p型氧化物半导体中缺乏场效应电流调制。
本文所揭示的p型材料中的一种缺陷是空缺型缺陷。举例来说，，这不同于具有悬键的硅半导体。由此，与其它半导体材料的氢化相比，本文所揭示的p型材料的氢化产生不同的机制和效应。举例来说，共价半导体的氢化可用于终止悬键。举例来说，在非晶硅(a-Si)中，非接合状态的悬键可位于带隙的中间附近，捕获电子和电穴两者，并降低TFT性能。氢化终止过程可终止悬键缺陷以产生a-Si:H，从而使这些悬键缺陷钝化。
然而，对于在本质上是离子而不是共价的氧化物半导体，空缺缺陷而不是悬键缺陷占主导。n型氧化物半导体(例如ZnO或IGZO)的氢化已用作ZnO半导体中的氢，被称为浅施体。然而，n型氧化物半导体中的氢杂质制造过多电子，且导致TFT性能的较大降级。由此，引入到n型氧化物半导体的氢的量通常减少或被控制到某一等级。
相比之下，本文所揭示的p型材料的氢化产生显著改进的TFT特性。不受特定理论约束，相信氢终止空缺缺陷。举例来说，在锡(II)氧化物(SnO)材料中，氢化通过H+和/或H-来终止Sn空缺(VSn)和O空缺(Vo)。
本文所述的实施方案涉及显示良好TFT特性的p型氧化物半导体材料，以及包含具有p型氧化物半导体的沟道的TFT，以及制造方法。
本文所揭示的金属氧化物半导体包含展现p型传导性的任何经氢化的金属氧化物半导体。如上所述，大多数金属氧化物半导体展现n型行为。然而，已发现各种材料展现p型导电性。一般来说，本文所述的p型金属氧化物半导体在其未掺杂状态(而不是例如经受体掺杂的ZnO)下展现p型传导性，且可包含第二(一个金属阳离子)和第三或更高阶(两个或更多个金属阳离子)化合物。
已示出以展现p型导电性的金属氧化物半导体的实例包含铜(I)氧化物(也被称作氧化亚铜；Cu2O)、铜(II)氧化物(也被称作氧化铜；CuO)、锡(II)氧化物(也被称作含锡氧化物或一氧化锡；SnO)、铅(II)氧化物(也被称作一氧化铅；PbO)、镍(II)氧化物(也被称作一氧化镍；NiO)、银(I)氧化物(也被称作一氧化银；Ag2O)，以及化学式为CuMO2的p型铜铜铁矿，其中M为金属。在一些实施方案中，M是第IIIA或IIIB族金属。p型基于Cu(I)的铜铁矿的实例包含CuAlO2、CuGaO2、CuInO2、CuScO2、CuYO2、CuLaO2和CuBO2。各种其它第三和第四含铜氧化物已报告为展现p型导电性，包含SrCu2O2、CuWO4、CuCrO2和CuFeO2。钙掺杂的化合物CuCa0.05Y0.95O2和CuCa0.05Cr0.05O2也展现p型导电性。包含SnWO4、Sn2TiO4、Sn2Nb2O7的含锡氧化物也展现p型导电性。其它p型氧化物半导体包含Cr2O3；Co3O4；Mn3O4；Ln-Ru-O化合物，其中Ln是除铈(Ce)之外的镧系元素；以及ZnRh2O4(锌铑氧化物；ZRO)。包含Cr2MnO4和Mn2SnO4的含Mn氧化物也是p型氧化物半导体。
应注意，在某些参考中，存在参考省略组成离子的比率的金属氧化物的趋势。举例来说，氧化铟镓锌(IGZO)膜通常被称为InGaZnO4，但离子的比率可能不是1:1:1:4。类似地，氧化锡(IV)(SnO2)可以此简写方式被称为SnO。然而，如本文所使用，SnO是指含锡氧化物(也被称作一氧化锡；或锡(II)氧化物)。这是与锡(IV)氧化物不同的化合物。
本文所揭示的p型沟道不限于p型氧化物材料的上述实例，但可包含任何经氢化的p型金属氧化物沟道。这些包含展现p型导电的具有化学式ABO2的氧化物。在一些实施方案中，ABO2氧化物表征为铜铁矿晶体结构。铜铁矿晶体结构包含边缘共享的O-B八面体层之间的线性配位金属阳离子(A)的平面层。还可使用展现这些ABO2化合物的p型导电性的非晶膜。本文所揭示的p型氧化物可掺杂或未掺杂有非氢掺杂剂。
根据各种实施方案，本文所揭示的氢化p型氧化物半导体可为非晶(例如非晶SnO或ZRO)或结晶(例如结晶CuAlO2)，包含单晶和多晶材料。在一些实施方案中，多晶材料可展现纳米结晶性。
许多p型半导电氧化物被关注为透明导电氧化物(TCO)。然而，虽然这些材料可作为透明导电氧化物有用，但对于TFT来说，它们的质量通常不够高。这归因于过多载流子的存在以及带隙中缺陷的存在。虽然此类缺陷无法影响在导电带中展现类似金属的导电性的TCO，但它们大大连累TFT性能。
虽然非晶材料中的缺陷比结晶材料中难表征，其中与结晶结构的任何偏差均为缺陷，但与非晶形材料的配位或化学计量的偏差是缺陷。举例来说，非晶一氧化锡(SnO)可具有许多金属或氧空位，使得其为非化学计量Sn1-xO或SnO1-x。离子氧化物中的缺陷可包含金属阳离子空位(VM)、氧负离子空位(VO)、氧负离子填隙原子(Oi)、金属阳离子填隙原子(Mi)，以及外来阳离子、具有零有效电荷的离子，以及带电空位。不受特定理论束缚，相信p型金属氧化物的差TFT性能是归因于金属阳离子空位的高密度。这与其中氧空位占主导的n型材料(例如氧化锌(ZnO)或氧化铟镓锌(IGZO)形成对比。
本文所揭示的p型氧化物半导体具有至少1018原子/cm3的氢浓度，且在一些实施方案中，具有至少1021原子/cm3的氢浓度。举例来说，根据各种实施方案，本文所揭示的p型氧化物半导体可具有至少1018原子/cm3、至少519原子/cm3、1019原子/cm3、519原子/cm3、1019原子/cm3、520原子/cm3、1020原子/cm3、521原子/cm3或1021原子/cm3的氢浓度。氢浓度可替代地表征为原子百分比，其中在一些实施方案中，氢的原子百分比为至少0.01％、至少0.05％、至少0.1％、至少0.5％、至少1％和至少1.5％。
一种检测氢浓度的方法是通过氢向前散射光谱测定(HFS)。固态检测器可用于HFS或另一适当的光谱方法以确定以原子/cm3为单位的氢浓度。可使用5x 1022原子/cm3的原子密度来估计原子百分比。可使用大约5x 1022原子/cm3的原子密度来从浓度确定原子百分比。举例来说，1018原子/cm3大约为0.01％原子。
氢离子键合到p型氧化物中的另一组成。在一些实施方案中，并入的氢的大部分终止金属空位。应注意，术语原子/cm3和原子百分比是指离子键合到金属氧化物半导体的另一组成(例如，氧)的氢。
在一些实施方案中，本文所揭示的半导体沟道基本上为氢化p型材料的纯膜，而不是多种形式的氧化物和/或金属元素的混合物。举例来说，虽然SnO是p型材料，但SnO2是n型材料。大体上无(小于5％)或无锡(IV)氧化物或金属锡(Sn)可存在于氢化的p型材料或TFT沟道中。在一些实施方案中，纯度可为95％或更高，例如99％。
在一些实施方案中，提供包含氢化的p型氧化物沟道的TFT。TFT的特征可在于载流子迁移率(μ)、阈值电压(Vth)、开/关电流比率(I开/I关)、次阈值斜率以及s值中的一或多者。
迁移率表征在存在电场的情况下，载流子(电穴或电子)如何移动通过半导体，且被定义为μ＝vd/E，其中vd是电子的漂移速度，且E是电场。
迁移率可由霍耳效应测量结果确定(且报告为霍尔迁移率)，或从TFT性能测量结果提取(且报告为场效迁移率)。举例来说，载流子迁移率可从漏极电流(Id)和栅偏压(Vg)的实验测量结果提取。可从饱和度模式或线性区测量结果确定场效迁移率。TFT还可表征为阈值电压(Vth)、产生源极与漏极之间的导电路径的最小栅到源电压差，以及开/关电流比率。此外，高开/关电流比率是合意的。TFT的特征可在于次阈值斜率，其为TFT的切换行为的度量；陡次阈值斜率指示快速开/关转变。亚阈值摆幅(s值)也可表征切换行为，其中较小s值指示较快的开/关转变。
与具有相同p型材料的非氢化沟道的TFT相比，具有氢化的p型氧化物沟道的TFT可具有较高迁移率、较小s值和较高开/关比率中的一或多者。举例来说，具有基于氢化锡(II)的沟道的TFT可表征为具有以下各者中的一或多者：至少1.0cm2/V·s的饱和度场效迁移率、小于10V/十进制的s值，以及至少1×104的电流开/关比率。在一些实施方案中，TFT可具有所指示参数中的两个或更多个。在一些实施方案中，饱和度场效迁移率可为至少1.5cm2/V·s。在一些实施方案中，s值可小于6V/十进制。在一些实施方案中，电流开/关比率可为至少5×104。
在另一实例中，具有基于氢化Cu(I)的沟道的TFT可表征为具有以下各者中的一或多者：至少5cm2/V·s的饱和度场效迁移率、小于10V/十进制的s值，以及至少104的电流开/关比率。
图5是说明根据一些实施方案的制造氢化的p型金属氧化物层的方法的实例的流程图。过程500可以不同次序和/或使用不同、较少或额外操作来执行。在一些实施方案中，可参考一或多个处理腔和控制器来描述过程500，其中所述控制器可经编程以控制本文所述的任何操作。
在过程500的框510处，提供衬底。所述衬底可包含任何衬底材料，包含大体上透明的材料，例如玻璃或塑料。如本文所使用的大体透明度可被定义为约70％或更多的可见光的透射率，例如约80％或更多，或约90％或更多。玻璃衬底(有时被称作玻璃板或面板)可为或包含硼硅玻璃、碱石灰玻璃、光电玻璃、石英、或其它合适的玻璃材料。可使用非玻璃衬底，例如聚碳酸酯、丙烯酸、聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)或聚醚醚酮(PEEK)衬底。其它合适的衬底材料可包含柔性衬底材料。在一些实施方案中，衬底可具有几微米到数百微米的尺寸。
在过程500的框520处，在所述衬底上方形成p型金属氧化物半导体层。上文给出p型金属氧化物半导体的实例，且其包含基于p型锡(II)的氧化物半导体以及基于p型铜(I)的氧化物半导体。p型金属氧化物半导体层可包含与栅电极对准或将与栅电极对准的沟道区，其中所述沟道区位于氧化物半导体层的源极区与漏极区之间。在一些实施方案中，p型金属氧化物半导体层的厚度可介于约10nm与约100nm之间。框520可涉及通过适合于正沉积的材料的任何方法来沉积p型金属氧化物层，包含物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺，以及原子层沉积(ALD)工艺。PVD过程包含热蒸发沉积、溅镀沉积和脉冲激光沉积(PLD)工艺。举例来说，可通过溅镀SnO靶材来沉积SnO。在一些实施方案中，p型金属氧化物半导体层的氢化可包含在含氢气氛中执行框520和/或使用含氢前驱体化学品来沉积p型金属氧化物半导体层。形成p型金属氧化物半导体层的源极和漏极区可涉及掺杂p型金属氧化物半导体层的这些区。
在过程500的框530处，p型金属氧化物半导体层在氢气氛中热退火。举例来说，p型金属氧化物层可在200℃与400℃之间的范围内的温度下，暴露于含H2处理气体。处理气体中的H2的浓度可从1％到100％变动。纯氢气可能难以处置，因此在一些实施方案中，其可酌情用氮气(N2)或其它惰性气体来稀释。在一些实施方案中，在上文给出的范围之外的温度可为适当的。一般来说，退火温度足够高，使得提供充足的活化能来供氢气扩散到p型金属氧化物半导体层中，且与所述p型金属氧化物半导体层离子键合。退火温度低于p型氧化物半导体材料的熔化温度，且低于所述层的显著部分可从p型材料转换为n型材料、金属或绝缘体的温度。举例来说，低于200℃的温度可导致氢气到p型金属氧化物层中的不充分并入。取决于材料，在一些实施方案中，可使用高于400℃的温度。对于类似SnO的材料，较高温度例如可导致Sn(II)到Sn(IV)的氧化，其可将基于p型Sn(II)的材料转换为基于n型Sn(IV)的材料。可通过包含退火时间、温度和H2浓度的参数来控制氢化的程度。
在一些实施方案中，所述过程可继续在氢化的p型金属氧化物层上形成一或多个电介质层或金属层。举例来说，在一些实施方案中，电介质氧化层形成于氧化物半导体层上方，使得电介质氧化层接触氧化物半导体层。举例来说，电介质氧化层可为钝化层、栅极电介质层和蚀刻终止层中的一者。电介质氧化层可包含任何合适的电介质氧化物材料，例如SiO2或Al2O3。在一些实施方案中，电介质氧化层的厚度可介于约10nm与约1000nm之间，例如厚度介于约300nm与约500nm之间。氢化的p型氧化物半导体层和电介质氧化层可形式TFT的一部分。
在一些实施方案中，过程500进一步包含：在p型氧化物半导体层的源极区上形成源电极；以及在p型氧化物半导体层的漏极区上形成漏电极。为了形成源电极和漏电极，可蚀刻源电极和漏电极。因此，过程500可进一步包含蚀刻源电极和漏电极，以使氧化物半导体层的沟道区暴露。在一些实施方案中，形成电介质氧化层在形成源电极和漏电极之前发生。这可包含其中电介质氧化层是蚀刻终止层或栅极电介质的实例。在一些实施方案中，形成电介质氧化层可在形成源电极和漏电极之前发生。这可包含其中电介质氧化层是形成于源电极和漏电极上方以保护所述TFT的钝化层的实例。
在一些实施方案中，过程500进一步包含在所述衬底之上形成栅电极。在一些实施方案中，栅电极可形成于所述衬底上，且栅极电介质可形成于用于底部栅极TFT的栅电极上。在一些实施方案中，电介质氧化层可充当栅极电介质，且栅电极可形成于用于顶部栅极TFT的栅极电介质上方。
如上文所指示，p型氧化物半导体层的氢化可涉及如参考框530所描述的氢退火。在一些实施方案中，举例来说，如果在p型金属氧化物半导体层的形成期间，框520中发生充分的氢化，那么可不执行框530。再进一步，在一些实施方案中，氢化可从自基础层和覆盖层中的一者或两者到沟道中的氢扩散而发生。举例来说，上覆或下伏的电介质层中的氢可扩散到沟道中。此类电介质层的实例包含SiO2和SiNx层，其具有呈Si-H、O-H或n-H键的形式的4％到20％的氢。可通过热退火来打破这些键。在此些实施方案中，可使p型氧化物半导体层退火，使得氢气扩散到p型氧化物半导体层中，且离子键合到所述p型氧化物半导体层。
应注意，在氢化之前，归因于典型环境条件中氢的存在，p型金属氧化物半导体层中可存在某一量的氢气。然而，氢化p型金属氧化物半导体层中的氢的量高于可从来自环境条件的扩散出现的量。如上文所指出，膜中的氢的量的范围可从1018原子/cm3到1021原子/cm或从0.01％到10％。相比之下，氧化物半导体层中的氢的浓度将通常小于此范围。
如上文所描述，本文所揭示的氢化的p型金属氧化物半导体材料在用作TFT中的沟道材料时，提供显著改进的TFT特性。下文相对于图6和表1进一步论述这些特性的实例。
为了产生图6和表1中所示的结果，形成底部栅极TFT装置结构，例如图4A中说明的结构。重掺杂的n型Si(100)和150nm厚的经热氧化的SiO2分别用作栅电极和栅极绝缘体。使用KrF准分子激光(l＝248nm，20ns)，通过脉冲激光沉积，在室温下，在SiO2/Si上生长大约15nm厚度的SnO沟道。纯SnO的经烧结主体用作靶材。在沉积期间，将氧分压(PO2)和激光密度分别固定为10毫托和3.0J/cm2。在SnO的膜生长之后，使用快速热退火系统，在250℃下，使所述膜经受后沉积热退火。使用形成气体(N2基剂中的4％H2，1atm)来执行氢退火。为了比较，还在真空中(大约5×10-2毫托)和氧(PO2＝1毫托，以及PO2＝100毫托)气氛中使SnO沟道退火。钨触点用于源/漏电极。
图6是示出具有p型SnO沟道的未退火的TFT和具有在真空、氢气或氧气氛中退火的p型SnO沟道的TFT的IDS(饱和漏电流)-VGS(饱和栅电压)曲线的曲线图的实例。如图6中示出，未退火的装置并不示出任何场效电流调制。这可归因于大约费米能级的高密度缺陷。然而，所有的经退火TFT均示出p沟道TFT动作，但装置特性很大程度上针对不同退火气氛而变化。在一个实施方案中，下文的表1包含如针对经退火的TFT中的每一者测量的饱和度迁移率、阈值电压、s值和开/关电流比率。
表1：经退火SnO沟道TFT的TFT性能(迁移率、阈值电压、s值和开关电流比率)
TFT μ(cm2/Vs) Vth(V) s值(V/十进制) 开/关电流比率
经真空退火 0.9 6 14.3 >6×102
经PO2(1毫托)退火 0.6 4 12.5 >2×104
经PO2(100毫托)退火 0.004 -25.5 25 >4×103
经氢退火 1.6 4.5 5.2 >5×104
经真空退火的装置展现清楚的双极行为，即n沟道和p沟道操作两者。从头开始计算表明氧空缺在SnO中造成电子供体状态。双极特性被认为来源于通过真空退火形成氧空缺缺陷，其充当SnO中的电子供体，且导致必须避免电子传递来达到高电流开/关比率。为了获得低关电流，可减少氧空缺缺陷。通过含氧退火来改进关电流特性：为两个经氧退火的TFT很好地抑制关电流，且获得大于103的相对较大的开/关比率。当针对PO2＝1毫托下退火的TFT时，获得分别为约0.7cm2/Vs和约15V/十进制的饱和度迁移率和s值。然而，高PO2条件(例如100毫托)导致TFT特性的降级。含氢退火提供对TFT特性的进一步改进。经氢退火的TFT展现大于5×104的高开/关比率以及大于1.6cm2/Vs的相对较高的迁移率，其与通过霍尔效应测量获得的霍尔迁移率相当。5V/十进制的s值，其对应于约1.2×1013cm-2ev-1的界面陷阱密度(Dit)。低缺陷密度暗示空缺缺陷因含氢退火而有效地减少。
氢向前散射测量结果揭示未退火的和经氢退火的沟道的氢原子百分比分别为0.1％原子和1.7％原子。这些结果指示氢气终止SnO中的空缺缺陷，从而产生改进的TFT特性。
在室温下，在受控的氧气氛下，使用KrF准分子激光(l＝248nm)，通过脉冲激光沉积来沉积SnO膜。沉积时的膜是非晶或混合结构，包含非晶和具有PbO型结构(典型结晶体积部分<20％)的多晶SnO两者。通过掠入射X射线衍射(GIXRD)来测量膜密度d，且其约为5.5到5.7g/cm3，其在12％之上，小于理论密度(6.39g/cm3)。这表明沉积时状态涉及高密度结构缺陷。从光学吸收光谱分析粗略地估计缺陷密度，且发现为约1020cm-3。250℃下的后热退火产生对结晶度、膜密度的改进，以及次间隙缺陷的减少。图7A示出在真空、氧(PO2＝1毫托)和氢气(H2＝5％)气氛中退火的膜的GIXRD模式。所有的膜均为结晶的，且为非定向SnO，具有6.4g/cm3的膜密度。从XRD和x射线光电子光谱(XPS)测量结果观察不到Sn4+化合物，即SnO2。
图7B示出经退火SnO膜的电穴迁移率和电穴密度的温度相关性。电穴密度示出具有约37meV的活化能的热激活的行为，表明受主能级位于价带最大值(VBM)上方约0.1eV处。室温下的平均霍尔迁移率为0.8到1.9cm2/Vs。沉积时的膜示出霍尔电压记号异常和电导率σ，接着是σ＝σ0exp[-A/T1/4]关系，表明导电机制是在VBM附近具有高密度局部化状态的可变范围跳跃。
图8A和8B示出通过RBS/HFS测量获得的沉积时(图8A)和经氢退火(图8B)的膜的氢的化学组成深度分布图。虽然沉积时的膜含有约5×1019/cm3(0.1原子％)的相对较高的氢密度，其均相分布，但在250℃下氢退火之后，氢浓度增加到约8.5×1020/cm3(1.7原子％)。这表明氢扩散到膜中，且有效地终止缺陷状态，从而产生对TFT特性的改进。
SnO沟道也表征为TFT模拟。图9A示出经氢退火的TFT的测得和模拟转移特性。图9B示出SnO沟道的对应所提取次间隙态密度(DOS)。使用类似供体的高斯DOS的简单模型，g(E)＝NGA·exp[-(E0-E/WGA)2，其中NGA是高斯分布的中心能量E0处的密度，且WGA是特性衰减能量，再现转移特性。发现缺陷仅位于VBM上方，且密度约为5×1018/cm3。
图10A示出具有10到55nm的厚度的经氢退火的SnO沟道的TFT特性的变化。小于t＝45nm的沟道厚度的开电流几乎相同，而关电流依据沟道厚度而变化。这指示耗尽模式下的TFT操作以及关电流是由从半导体绝缘体界面开始的耗尽层的宽度控制。通过减小沟道厚度，关电流减小，且针对16nm的最薄沟道获得的关电流。图10B示出对经氢退火的SnO沟道TFT和参考IGZO TFT的Dit+tNsg与厚度关系的线性配合。使用以下关系来估计Dit和块陷阱密度(Nsg)：次阈值斜率＝logekbT/e[1+e(Dit+tNsg)/Cox]，其中e是基本电荷，kb是玻尔兹曼常数，T是温度，t是沟道厚度，且Cox是栅电容。发现Dit大约等于1013/cm2eV，且Nsg等于约4×1018/cm3eV，其符合TFT模拟分析。与先前针对SnO沟道报告的(约1014/cm2eV的Dit和Nsg～1.5×1020/cm3eV)相比，块缺陷密度减少了两个阶，但高于IGZO沟道的高品质(约1011/cm2eV的Dit和约3.2×1016/cm3eV的Nsg)。
对于具有小于10nm的最薄沟道，观察不到电流调制。AFM测量结果确认所述膜以原子级平滑表面(RMS粗糙度<0.3nm)连续。不受特定理论束缚，相信表面缺陷具有氧化物材料表面通常缺乏的重要作用。
执行SnO缺陷研究，以阐明电穴陷阱缺陷的起源以及SnO-TFT的氢退火的效应。通过使用维也纳从头开始模拟包(VASP)来执行基于具有梯度一般化近似值PBE(GGA-PBE)的密度函数理论的第一原理计算。108原子超晶胞(3x3x3单位晶胞)用于缺陷计算。平面波截止能量和蒙克霍斯特-帕克(Monkhorst-Pack)特殊k点分别为400eV和设定成2x2x2。
因此藉由以下等式来确定缺陷的形成能级(Ef)：
Ef[defectq]＝Etot[defectq]-Etot[perfect]+∑iniμi+q(∈F+EVBM) 等式1
其中Etot[perfect]和Etot[defectq]是带电状态q下含有缺陷的超晶胞的总能量，ni和μi是分别从储集层去除或添加到储集层的数目以及原子的化学势i，∈F是从VBM测得的费米能量，且EVBM是VBM的本征值。化学势应在富Sn(贫O)和富O(贫Sn)限制之间变化。这些限制由SnO的稳定性条件给出：
ΔHf[SnO]＝μSnO＝μSn+μO,μSnO＝Etot[SnO]/nSnO 等式2
因此，富Sn限制是指金属边界(即，α-Sn)，且由以下等式定义
μO＝μSnO-μα-Sn，μSn＝μα-Sn…等式3
富O限制由SnO与SnO2之间的平衡条件给出，且由以下等式给出：
缺陷转变(电离)能级ε(q/q′)由以下等式确定
ε(q/q′)＝ΔEf(q)-ΔEf(q′)/q-q′ 等式5
图11示出SnO中的以下能量上有利的原生缺陷的局部原子结构：氧空缺缺陷(VO)、锡空缺缺陷(VSn)和氧间隙缺陷(Oi)。图12示出在富Sn限制下作为费米(Fermi)能级的函数的原生缺陷的形成能。氧填隙原子在带隙中不具有缺陷转变等级，且因而为非电活性的。锡空位示出VBM上方约0.03eV的缺陷转变等级ε(0/-)以及约0.05eV的ε(-/2-)，表明它们形成双浅受体状态。值接近从电测量结果(约100meV)获得的受主能级，且因而VSn可能是SnO中的p型导电的来源。另一方面，氧空位示出针对VBM上方的ε(0/2+)的约0.2eV的缺陷转变等级，指示VO形成双深供体状态。然而，随着能级对于电子供体来说太深，其并不充当电子供体，而是作为电穴陷阱状态而起重要作用。深供体缺陷的存在符合从针对SnO-TFT的TFT模拟研究获得的结果。这表明电穴陷阱的起源是氧空缺缺陷，且消除所述缺陷改进-TFT的电气特性。
图12还示出包含氢气填隙原子(Hi)以及具有VO的错合物(HO)的氢杂质的形成能级。从形成能级，氢杂质在SnO中能量上稳定。对于Hi，转变等级ε(+/0)和ε(0/-)约为来自VBM的0.45和0.6eV，而对于HO，转变等级ε(+/0)和ε(0/-)约为来自VBM的0.2和0.43eV。HO的形成能级相对较低，且氢可能键合到空缺缺陷。因此，氢原子终止VO缺陷，且减少电穴陷阱的缺陷密度。因此，氢退火改进TFT特性。
在一些实施方案中，氢化的p型金属氧化物半导体层可形式包含p型TFT和n型TFT的CMOS TFT装置的一部分。图13是说明根据一些实施方案的CMOS TFT装置的横截面图的实例。在图13中，CMOS TFT装置700包含衬底710上的p型顶部栅极TFT702a和n型顶部栅极TFT702b。上文描述衬底的实例。在图13的实例中，p型顶部栅极TFT 702a和n型顶部栅极TFT702b形成于电介质层711上；然而，在一些实施方案中，它们可形成于衬底710上，如在图4B的实例中。
p型顶部栅极TFT 702a包含氢化的p型金属氧化物半导体层，其包含沟道区740a以及源极和漏极区742a。源电极和漏电极770a接触氢化的p型金属氧化物半导体层的源极和漏极区742a，且栅电极720a上覆于栅极电介质730a上。p型TFT 702a的氢化的p型金属氧化物半导体层可包含上文所论述的氢化的p型金属氧化物中的任一者。
n型顶部栅极TFT 702b包含n型金属氧化物半导体层，其包含沟道区740b以及源极和漏极区742b。源电极和漏电极770b接触n型金属氧化物层的源极和漏极区742b，且栅电极720b上覆于栅极电介质730b上。源电极770a和漏电极770b可形成于电介质层780中，所述电介质层将p型顶部栅极TFT 702a与n型顶部栅极TFT 702b分开。
在一些实施方案中，n型金属氧化物半导体是非晶的，且可包含含铟(In)、含锌(Zn)、含锡(Sn)、含铪(Hf)和含镓(Ga)氧化物半导体。n型非晶氧化物半导体的实例包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO和ZnO。
在一些实施方案中，p型金属氧化物半导体和n型金属氧化物半导体可为相同金属氧化物的不同掺杂膜。举例来说，p型金属氧化物半导体可为氢化的SnO，如上文所描述，且n型金属氧化物半导体可为掺杂有锑(Sb)的SnO，从而形成n型金属氧化物半导体。
在一些实施方案中，CMOS TFT包含如上文参考图4A所论述的底部栅极TFT。例如图13的实例中所示的CMOS TFT装置可用作例如显示装置的驱动电路的一部分。
图14A和14B是说明包含如本文所述的多个IMOD显示元件和一TFT的显示装置40的系统框图。显示器装置40可为(例如)智能手机、蜂窝式或移动电话。然而，显示装置40的相同组件或其轻微变化还说明各种类型的显示装置，例如电视机、计算机、平板计算机、电子阅读器、手持式装置及便携式媒体装置。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48和麦克风46。外壳41可由多种制造工艺中的任一者形成，包含注射模制和真空成形。另外，外壳41可由多种材料中的任一者制成，所述材料包含但不限于：塑料、金属、玻璃、橡胶和陶瓷，或其组合。外壳41可包含可去除部分(未示出)，所述可去除部分可与具有不同色彩或含有不同标记、图片或符号的其它可移除部分互换。
显示器30可为包含双稳态或模拟显示器的多种显示器中的任一者，如本文中所描述。显示器30还可经配置以包含例如等离子、EL、OLED、STN LCD或TFT LCD等平板显示器，或例如CRT或其它管式装置等非平板显示器。另外，显示器30可包含基于IMOD的显示器，如本文所描述。
图14A中示意性地说明显示装置40的组件。显示器装置40包含外壳41，且可包含至少部分围封在其中的额外组件。举例来说，显示装置40包含网络接口27，其包含可耦合到收发器47的天线43。网络接口27可为用于可在显示装置40上显示的图像数据的来源。因此，网络接口27是图像源模块的一个实例，但处理器21和输入装置48也可充当图像源模块。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以调节信号(例如，对信号进行滤波或以其它方式操纵信号)。调节硬件52可连接到扬声器45和麦克风46。处理器21还可连接到输入装置48和驱动器控制器29。驱动器控制器29可耦合到帧缓冲器28，且耦合到阵列驱动器22，阵列驱动器22又可耦合到显示器阵列30。显示装置40中的一或多个元件(包含图14A中未特别描绘的元件)可经配置以充当存储器装置且经配置以与处理器21通信。在一些实施方案中，电力供应器50可将电力提供到特定显示装置40设计中的大体上所有组件。
网络接口27包含天线43和收发器47，使得显示装置40可经由网络与一或多个装置通信。网络接口27也可具有减轻例如处理器21的数据处理要求的一些处理能力。天线43可发射和接收信号。在一些实施方案中，天线43根据IEEE 16.11标准(包含IEEE16.11(a)、(b)或(g))或IEEE 802.11标准(包含IEEE 802.11a、b、g、n)及其进一步的实施方案而发射和接收RF信号。在一些其它实施方案中，天线43根据标准发射和接收RF信号。在蜂窝式电话的情况下，天线43可以经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、陆地集群无线电(TETRA)、宽带-CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DO版本A、EV-DO版本B、高速包接入(HSPA)、高速下行链路包接入(HSDPA)、高速上行链路包接入(HSUPA)、演进型高速包接入(HSPA+)、长期演进(LTE)、AMPS或用以在无线网络(诸如，利用3G、4G或5G技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收到的信号，使得其可由处理器21接收并进一步操纵。收发器47也可处理从处理器21接收到的信号，使得所述信号可经由天线43从显示器装置40发射。
在一些实施方案中，可用接收器来代替收发器47。另外，在一些实施方案中，可用图像源来代替网络接口27，所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的整体操作。处理器21从网络接口27或图像源接收数据(例如，经压缩图像数据)，且将数据处理成原始图像数据或处理成可容易处理成原始图像数据的格式。处理器21可将经处理的数据发送到驱动器控制器29或帧缓冲器28以用于存储。原始数据通常是指识别图像内的每一位置处的图像特性的信息。举例来说，此类图像特性可包含色彩、饱和度和灰度级。
处理器21可包含微控制器、CPU或逻辑单元以控制显示装置40的操作。调节硬件52可包含用于将信号发射到扬声器45且用于从麦克风46接收信号的放大器和滤波器。调节硬件52可为显示装置40内的离散组件，或可并入处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28取得由处理器21产生的原始图像数据，且可适当地重新格式化所述原始图像数据以用于高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化为具有类光栅格式的数据流，使得其具有适合于跨显示器阵列30扫描的时间次序。接着，驱动控制器29将经格式化的信息发送到阵列驱动器22。尽管例如LCD控制器的驱动器控制器29往往作为单独集成电路(IC)而与系统处理器21相关联，但可以许多方式来实现此类控制器。举例来说，控制器可作为硬件嵌入处理器21中，作为软件嵌入处理器21中，或与阵列驱动器22一起完全集成在硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化的信息，且可将视频数据重新格式化成一组平行波形，所述组平行波形被每秒多次地施加到来自显示器的显示元件的x-y矩阵的数百且有时数千(或大于数千)个引线。
在一些实施方案中，驱动器控制器29、阵列驱动器22和显示器阵列30适合于本文所描述的显示器类型中的任一者。举例来说，驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如，IMOD显示元件控制器)。另外，阵列驱动器22可为常规驱动器或双稳态显示驱动器(例如，IMOD显示元件驱动器)。此外，显示器阵列30可为常规显示器阵列或双稳态显示器阵列(例如，包含IMOD显示元件阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。此实施方案可在高度集成系统中有用，例如移动电话、便携式电子装置、腕表或小面积显示器。
在一些实施方案中，输入装置48可经配置以允许(例如)用户控制显示装置40的操作。输入装置48可包含例如QWERTY键盘或电话小键盘等小键盘、按钮、开关、摇臂、触敏屏、与显示器阵列30集成的触敏屏，或压敏或热敏隔膜。麦克风46可配置为用于显示装置40的输入装置。在一些实施方案中，通过麦克风46的话音命令可用于控制显示装置40的操作。
电力供应器50可包含多种能量储存装置。举例来说，电力供应器50可为可再充电电池，诸如镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可使用来自(例如)壁式插座或光伏装置或阵列的电力来充电。替代地，可再充电电池可无线地充电。电力供应器50也可为可再生能源、电容器或太阳能电池，包含塑料太阳能电池或太阳能电池漆。电力供应器50还可经配置以从壁式插座接收电力。
在一些实施方案中，控制可编程性驻留在可位于电子显示系统中的若干位置的驱动器控制器29中。在一些其它实施方案中，控制可编程性驻留在阵列驱动器22中。上述优化可实施于任何数目个硬件和/或软件组件中，且以各种配置来实施。
如本文所使用，提到项目列表“中的至少一者”的短语是指那些项目的任何组合，包含单个成员。作为实例，“a、b或c中的至少一者”意在涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
结合本文揭示的实施方案所描述的各种说明性逻辑、逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。硬件与软件的可互换性已大体在功能性方面加以描述，且在上文所描述的各种说明性组件、块、模块、电路和步骤中加以说明。此类功能在硬件还是软件中实现取决于特定应用以及强加于整个系统的设计约束。
结合本文中所揭示的方面描述的用以实施各种说明性逻辑、逻辑块、模块和电路的硬件和数据处理设备可通过以下各项来实施或执行：通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或经设计以执行本文中所描述的功能的任何组合。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一或多个微处理器或任何其它此类配置。在一些实施方案中，可通过具体针对给定功能的电路来执行特定步骤和方法。
在一或多个方面中，可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或以其任何组合来实施所描述功能。本说明书中所描述的标的物的实施方案还可实施为经编码于计算机存储媒体上以供数据处理设备执行或用以控制数据处理设备的操作的一或多个计算机程序，即计算机程序指令的一或多个模块。
如果实施于软件中，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。本文揭示的方法或算法的步骤可在可驻留在计算机可读媒体上的处理器可执行软件模块中实施。计算机可读媒体包含计算机存储媒体和通信媒体两者，通信媒体包含可使得能够将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。作为实例而非限制，此些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构形式存储所期望的程序代码且可由计算机存取的任何其它媒体。而且，可将任何连接适当地称为计算机可读媒体。如本文所使用的磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常是以磁性方式再现数据，而光盘是用激光以光学方式再现数据。上述各项的组合也可包含在计算机可读媒体的范围内。另外，方法或算法的操作可作为代码和指令中的任一者或任何组合或集合驻留在可并入到计算机程序产品中的机器可读媒体和计算机可读媒体上。
对于所属领域的技术人员而言本发明中所描述的实施方案的各种修改可以是显而易见的，并且在不脱离本发明的精神或范围的情况下，本文中所定义的一般原理可适用于其它实施方案。因此，所附权力要求书无意限于本文中所示的实施方案，而应符合与本发明、本文中所揭示的原理和新颖特征相一致的最广泛范围。另外，所属领域的技术人员将容易了解，术语“上部”和“下部”有时是为了便于描述各图而使用，且指示对应于恰当地定向的页上的图的定向的相对位置，且可不反映例如所实施的IMOD显示元件的恰当定向。
在本说明书中在单独实施方案的上下文中描述的某些特征也可在单个实施方案中组合地实施。相反地，在单个实施方案的情况下描述的各种特征还可分别在多个实施方案中实施或以任何合适的子组合来实施。此外，尽管上文可将特征描述为以某些组合起作用或甚至最初如此主张，但在一些情况下，可将来自所主张的组合的一个或多个特征从组合中删除，并且所主张的组合可针对子组合或子组合的变化。
类似地，虽然在图式中按特定次序描绘操作，但所属领域的技术人员将容易认识到，此类操作不需要按所展示的特定次序或按顺序次序执行，或应执行所有所说明的操作以实现所要结果。另外，图式可以流程图形式示意性地描绘一个以上实例过程。然而，可将未描绘的其它操作并入于经示意性说明的实例过程中。例如，可在所说明的操作中的任一者之前、之后、同时地或之间执行一或多个另外操作。在某些情况下，多重任务处理和并行处理可为有利的。此外，上文所描述的实施方案中的各种系统组件的分开不应被理解为在所有实施方案中要求此分开，且应理解，所描述的程序组件和系统一般可一起集成在单个软件产品中或包装到多个软件产品中。另外，其它实施方案在所附权利要求书的范围内。在一些情况下，所附权利要求书中所叙述的动作可以不同次序来执行且仍实现合乎需要的结果。

Claims (29)

1.一种方法，其包括：
提供衬底；
在所述衬底上形成p型金属氧化物半导体层；以及
在含氢气H2气氛中使所述p型金属氧化物半导体层退火，从而形成氢化的p型金属氧化物半导体层。
2.根据权利要求1所述的方法，其中所述氢化的p型金属氧化物半导体层具有至少1018原子/cm3的氢浓度。
3.根据权利要求1所述的方法，其中所述p型金属氧化物半导体是基于Sn(II)的氧化物半导体层。
4.根据权利要求1所述的方法，其中所述p型金属氧化物半导体是基于Cu(I)的氧化物半导体层。
5.根据权利要求1所述的方法，其中所述p型金属氧化物半导体是由经掺杂或未掺杂Cu2O、CuO、SnO、NiO、PbO、Ag2O、Mn3O4、ZnRh2O4、SrCu2O2、CuWO4组成的群组中的化合物和Ln-Ru-O化合物中的一者，其中Ln是除铈Ce外的任何镧系元素。
6.根据权利要求1所述的方法，其中所述p型金属氧化物半导体是选自化学式为CuMO2的P型铜铜铁矿，其中M是金属。
7.根据权利要求1所述的方法，其中所述p型金属氧化物半导体是ABO2氧化物，表征为铜铁矿晶体结构。
8.根据权利要求1所述的方法，其中形成所述氢化的p型金属氧化物半导体层包含在含氢气H2气氛中沉积所述p型金属氧化物层。
9.根据权利要求1所述的方法，其进一步包括形成栅电极和栅极电介质，其中所述栅极电介质位于所述p型金属氧化物半导体层与所述栅电极之间。
10.一种包括薄膜晶体管TFT的设备，所述TFT包括：
源电极；
漏电极；以及
半导体沟道，其连接所述源电极和所述漏电极，所述半导体沟道包含通过根据权利要求1所述的方法产生的氢化的p型金属氧化物半导体，其中所述氢化的p型金属氧化物半导体具有至少1018原子/cm3的氢浓度。
11.根据权利要求10所述的设备，其中所述氢化的p型金属氧化物半导体具有至少1019原子/cm3的氢浓度。
12.根据权利要求10所述的设备，其中所述氢化的p型金属氧化物半导体具有至少1020原子/cm3的氢浓度。
13.根据权利要求10所述的设备，其中所述氢化的p型金属氧化物半导体具有至少1021原子/cm3的氢浓度。
14.根据权利要求10所述的设备，其中所述半导体沟道的至少95％是所述p型金属氧化物半导体。
15.根据权利要求10所述的设备，其中所述p型金属氧化物半导体是基于Sn(II)的氧化物半导体层。
16.根据权利要求10所述的设备，其中所述p型金属氧化物半导体是基于Cu(I)的氧化物半导体层。
17.根据权利要求10所述的设备，其中所述p型金属氧化物半导体是由经掺杂或未掺杂Cu2O、CuO、SnO、NiO、PbO、Ag2O、Mn3O4、ZnRh2O4、SrCu2O2、CuWO4组成的群组中的化合物和Ln-Ru-O化合物中的一者，其中Ln是除铈Ce外的任何镧系元素。
18.根据权利要求10所述的设备，其中所述p型金属氧化物半导体是选自化学式为CuMO2的P型铜铜铁矿，其中M是金属。
19.根据权利要求18所述的设备，其中M是第IIIA或IIIB族金属。
20.根据权利要求10所述的设备，其中所述p型金属氧化物半导体是ABO2氧化物，表征为铜铁矿晶体结构。
21.根据权利要求10所述的设备，其中所述TFT的特征在于以下各项中的两个或更多个：至少1.0cm2/V·s的饱和度迁移率、小于10V/十进制的s值，以及至少1×104的电流开/关比率。
22.根据权利要求10所述的设备，其中所述TFT是互补型金属氧化物半导体CMOS TFT装置的一部分。
23.根据权利要求10所述的设备，其中所述TFT是底部栅极TFT。
24.根据权利要求10所述的设备，其中所述TFT是顶部栅极TFT。
25.根据权利要求10所述的设备，其进一步包括：显示器；处理器，其经配置以与所述显示器通信，所述处理器配置以处理图像数据；以及存储器装置，其经配置以与所述处理器通信。
26.根据权利要求25所述的设备，其进一步包括：驱动器电路，其经配置以将至少一个信号发送到所述显示器；以及控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。
27.根据权利要求26所述的设备，其中所述驱动器电路包含所述TFT。
28.根据权利要求25所述的设备，其进一步包括：图像源模块，其经配置以将所述图像数据发送到所述处理器，其中所述图像源模块包含接收器、收发器和发射器中的至少一者。
29.根据权利要求25所述的设备，其进一步包括输入装置，所述输入装置经配置以接收输入数据并且将所述输入数据传送到所述处理器。
CN201580060384.9A 2014-11-12 2015-09-24 氢化p沟道金属氧化物半导体薄膜晶体管 Active CN107078166B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462078874P 2014-11-12 2014-11-12
US62/078,874 2014-11-12
US201562130426P 2015-03-09 2015-03-09
US62/130,426 2015-03-09
US14/863,289 2015-09-23
US14/863,289 US9985139B2 (en) 2014-11-12 2015-09-23 Hydrogenated p-channel metal oxide semiconductor thin film transistors
PCT/US2015/051921 WO2016076954A1 (en) 2014-11-12 2015-09-24 Hydrogenated p-channel metal oxide semiconductor thin film transistors

Publications (2)

Publication Number Publication Date
CN107078166A true CN107078166A (zh) 2017-08-18
CN107078166B CN107078166B (zh) 2020-08-18

Family

ID=55912918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580060384.9A Active CN107078166B (zh) 2014-11-12 2015-09-24 氢化p沟道金属氧化物半导体薄膜晶体管

Country Status (4)

Country Link
US (1) US9985139B2 (zh)
EP (1) EP3218936A1 (zh)
CN (1) CN107078166B (zh)
WO (1) WO2016076954A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021376A (zh) * 2017-12-04 2019-07-16 北京有色金属研究总院 一种改善钛合金力学加工性能的方法
CN110828486A (zh) * 2019-11-19 2020-02-21 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN111886645A (zh) * 2018-03-29 2020-11-03 株式会社半导体能源研究所 显示装置的工作方法
WO2024065110A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示面板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10552554B2 (en) * 2015-09-23 2020-02-04 Synopsys, Inc. Method to approximate chemical potential in a ternary or quaternary semiconductor
CA3012494C (en) * 2016-02-08 2022-09-20 Thunder Bay Regional Health Research Institute Amorphous lead oxide based energy detection devices and methods of manufacture thereof
US11110439B2 (en) * 2016-12-27 2021-09-07 Mitsui Mining & Smelting Co., Ltd. Delafossite-type oxide for exhaust gas purification catalyst, and exhaust gas purification catalyst using same
CN110139710A (zh) * 2016-12-27 2019-08-16 三井金属矿业株式会社 废气净化催化剂
JP7007618B2 (ja) * 2018-09-28 2022-02-10 国立大学法人 名古屋工業大学 デラフォサイト型Ｃｕ系複合酸化物膜及び複合材料
WO2020180322A1 (en) * 2019-03-06 2020-09-10 Hewlett-Packard Development Company, L.P. Semiconductor materials
JP7208844B2 (ja) * 2019-03-27 2023-01-19 日本特殊陶業株式会社 ヒドリド含有化合物の製造方法、および、ヒドリド含有化合物の製造装置
WO2020247061A1 (en) * 2019-06-06 2020-12-10 Bowling Green State University METHOD FOR TUNING ELECTRICAL PROPERTIES OF OXIDE SEMICONDUCTORS AND THE DEVELOPMENT OF HIGHLY CONDUCTIVE P-TYPE AND N-TYPE Ga2O3
JP7332144B2 (ja) * 2019-06-13 2023-08-23 株式会社ブイ・テクノロジー レーザ修正方法、レーザ修正装置
KR102298263B1 (ko) * 2019-12-04 2021-09-06 인하대학교 산학협력단 멤브레인 게이트 박막 트랜지스터 및 그 제조방법
US11430512B2 (en) * 2020-06-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same
US20220190121A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Transistor channel materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483741C (zh) * 2003-12-17 2009-04-29 惠普开发有限公司 晶体管器件
US20110253997A1 (en) * 2010-04-15 2011-10-20 Faculty Of Science And Technology New University Of Lisbon Semiconductor device and method of manufacturing the same
JP2012151174A (ja) * 2011-01-17 2012-08-09 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN104094407A (zh) * 2011-11-30 2014-10-08 株式会社理光 P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142743A (ja) 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
JP2000277743A (ja) 1999-03-26 2000-10-06 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012089878A (ja) 2000-08-25 2012-05-10 Semiconductor Energy Lab Co Ltd 発光装置
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US8405107B2 (en) 2002-07-15 2013-03-26 Epistar Corporation Light-emitting element
JP2004241504A (ja) 2003-02-04 2004-08-26 Fujitsu Ltd 半導体装置の製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
US7436044B2 (en) * 2006-01-04 2008-10-14 International Business Machines Corporation Electrical fuses comprising thin film transistors (TFTS), and methods for programming same
US7968453B2 (en) 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5506213B2 (ja) 2009-03-06 2014-05-28 キヤノン株式会社 半導体素子の形成方法
US20110097492A1 (en) 2009-10-27 2011-04-28 Kerr Roger S Fluid distribution manifold operating state management system
TWI508183B (zh) 2010-01-29 2015-11-11 Prime View Int Co Ltd 形成含氧半導體薄膜電晶體之方法
PT105039A (pt) 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US8963147B2 (en) 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
WO2012091297A1 (ko) 2010-12-30 2012-07-05 주성엔지니어링㈜ 박막 트랜지스터 및 그 제조 방법
KR20130140824A (ko) 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012103528A2 (en) 2011-01-28 2012-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
TW201246308A (en) 2011-05-03 2012-11-16 Univ Chung Yuan Christian Method for band gap tuning of metal oxide semiconductors
KR101955336B1 (ko) 2012-03-13 2019-03-07 삼성전자주식회사 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널
KR101284587B1 (ko) 2012-05-17 2013-07-11 한국과학기술연구원 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US8653516B1 (en) 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
JP6208971B2 (ja) 2012-09-14 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
KR101980196B1 (ko) 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6113500B2 (ja) 2012-12-27 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9177783B2 (en) 2013-12-10 2015-11-03 Applied Materials, Inc. Substituted silacyclopropane precursors and their use for the deposition of silicon-containing films
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483741C (zh) * 2003-12-17 2009-04-29 惠普开发有限公司 晶体管器件
US20110253997A1 (en) * 2010-04-15 2011-10-20 Faculty Of Science And Technology New University Of Lisbon Semiconductor device and method of manufacturing the same
JP2012151174A (ja) * 2011-01-17 2012-08-09 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN104094407A (zh) * 2011-11-30 2014-10-08 株式会社理光 P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021376A (zh) * 2017-12-04 2019-07-16 北京有色金属研究总院 一种改善钛合金力学加工性能的方法
CN111886645A (zh) * 2018-03-29 2020-11-03 株式会社半导体能源研究所 显示装置的工作方法
US11645992B2 (en) 2018-03-29 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Method for operating display device with potentials higher and lower than maximum and minimum potentials generated by source driver circuit
TWI826429B (zh) * 2018-03-29 2023-12-21 日商半導體能源研究所股份有限公司 顯示裝置的工作方法
CN110828486A (zh) * 2019-11-19 2020-02-21 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
WO2024065110A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示面板

Also Published As

Publication number Publication date
CN107078166B (zh) 2020-08-18
US20160133751A1 (en) 2016-05-12
WO2016076954A1 (en) 2016-05-19
EP3218936A1 (en) 2017-09-20
US9985139B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
CN107078166A (zh) 氢化p沟道金属氧化物半导体薄膜晶体管
CN107210320B (zh) 具有异质结结构的穿隧薄膜晶体管
KR102427228B1 (ko) 반도체 장치 및 그 제작 방법
CN107112198B (zh) P型氧化物半导体薄膜的原子层沉积
CN107210189B (zh) 含基于锡的p型氧化物半导体的薄膜晶体管及其制造方法
CN102939659B (zh) 半导体器件及半导体器件的制造方法
TWI535016B (zh) 半導體裝置及半導體裝置的製造方法
JP6316850B2 (ja) 薄膜トランジスタのための原子層堆積による金属酸化物層の組成制御
CN102859705B (zh) 半导体装置及半导体装置的制造方法
CN109075206B (zh) 半导体装置及包括该半导体装置的显示装置
JP2018061045A (ja) 半導体装置
TWI600089B (zh) 半導體裝置及其製造方法
CN117116946A (zh) 半导体装置、显示装置以及半导体装置的制造方法
CN103779423A (zh) 半导体装置及其制造方法
KR102306201B1 (ko) 반도체 장치
CN103681874A (zh) 显示装置及电子设备
TW201401514A (zh) 半導體裝置
CN103035736A (zh) 半导体装置及其制造方法
CN107359202B (zh) 半导体装置及包括该半导体装置的显示装置
CN107658229A (zh) 半导体装置及该半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant