KR101284587B1 - Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법 - Google Patents

Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101284587B1
KR101284587B1 KR1020120052679A KR20120052679A KR101284587B1 KR 101284587 B1 KR101284587 B1 KR 101284587B1 KR 1020120052679 A KR1020120052679 A KR 1020120052679A KR 20120052679 A KR20120052679 A KR 20120052679A KR 101284587 B1 KR101284587 B1 KR 101284587B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
type transparent
transparent oxide
tin
precursor
Prior art date
Application number
KR1020120052679A
Other languages
English (en)
Inventor
오영제
이칠형
최원국
이전국
노영수
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020120052679A priority Critical patent/KR101284587B1/ko
Priority to US13/659,226 priority patent/US9236493B2/en
Application granted granted Critical
Publication of KR101284587B1 publication Critical patent/KR101284587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 p형 투명 산화물 반도체는 하기 화학식 1로 표시되는 산화주석화합물을 포함한다.
[화학식 1]
Sn1 - xMxO2
상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이다. 상기 p형 투명 산화물 반도체는 전기적, 광학적 특성이 우수하여 TFT-LCD, 투명태양전지 등의 능동형 반도체 소자로 활용할 수 있으며, 투명도뿐만 아니라 가시광선 투과율(T), 전하이동도(μ) 및 정류비 등의 면에서 월등히 우수한 특성을 보여준다.

Description

Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법{P-TYPE TRANSPARENT OXIDE SEMICONDUCTOR, TRANSISTOR HAVING THE SAME, AND MANUFACTURE METHOD OF THE SAME}
본 발명은 TFT-LCD, 투명태양전지 등의 능동형 반도체 소자로 사용할 수 있는 p형의 반도성을 가지는 투명한 산화물 및 이의 제조방법에 관한 것으로, 가시광선 투과율(T), 전하이동도(μ) 및 정류비가 월등히 우수한 특성을 가지는 신 조성의 p형의 투명한 산화물형 반도체의 박막트랜지스터(TFT: thin film transistor) 및 이의 제조방법에 관한 것이다.
현재 전자디바이스에 주로 사용되고 있는 TFT(thin film transistor, 박막 트랜지스터)에는 주로 비정질 실리콘(Si)이 사용되고 있으나, 비정질 실리콘은 산화물 반도체에 비하여 전하이동도가 낮아서 스위칭 속도가 느리고, 또한 박막으로 제조 시 고온 공정이 필요한 단점을 가지고 있다.
또한, 광기능을 활용한 광디바이스는 상기의 비정질 실리콘이 원래 가지는 작은 band-gap으로 인한 불투명성 등의 제약으로 인하여 새로운 p형 투명 산화물 반도체를 이용한 박막트랜지스터의 개발을 필요로 하고 있다.
비정질의 투명 산화물 반도체(transparent oxide semiconductor:TOS)는 저온 공정이 가능하며, 결정립이 작아 표면조도(surface roughness)가 매우 낮아 적층 성장에 유리하며, 리소그래피 공정 등 미세패터닝에 적합하다. 따라서 현재까지 비정질의 InGaO3(ZnO)5 (IGZO) 계열의 n-type channel 재료가 (상온 이동도: > 10cm2/Vs) 개발되어 TFT 재료로 사용되고 있다. 그러나, 유연기판 위에 반도체(inverter 등), 광소자(LED, LD 등), 태양전지와 같은 능동소자로 제작하기 위해서는 저온에서도 비정질상의 우수한 전기적 성질을 가지는 p-type 산화물 재료의 개발이 요구된다.
TFT의 개발사에서, 1995년에 필립스 연구소에서 발표한 산화물 TFT는 SnO2 강유전체를 게이트 절연막으로 적용하여 제작한 메모리소자로, 산화물 TFT 관련 연구의 효시이었다. 이후에 본격적으로 일본 동경공업대의 Hosono 팀에서 발표한 InGaO3(ZnO)5물질로 TFT 채널로 이용하였을 때, 80cm2/Vs의 이동도 및 105의 Ion / off 비를 갖는 소자를 얻었다 [Hosono, et al, Science, 300, p1269 (2003)]. 그러나 이 소자는 1400℃ 이상의 고온 열처리를 필요로 하는 문제점이 있었다. 이 소자가 비정질 박막임에도 불구하고 이동도가 매우 빨랐던 이유는, 산화물에서 금속 최외각 전자 방향에 따른 비등방성이 가장 작은 s-궤도(orbital) 파동함수 overlap이 전자의 밴드 전하수송에 기여하기 때문인 것으로 보고하고 있다.
Hosono 그룹의 결과 이후에는 산화물을 이용한 p형의 반도체 신물질을 얻기 위한 연구가 진행되어 왔으나, 산화물 반도체를 만드는 과정 중에 진공장비를 사용하는 경우가 대부분이었다. 이 방법은 저온공정이 가능하기는 하였지만 고가의 장비를 사용하는 것이 여전히 단점이 되어왔다. 따라서 용액공정을 사용하여 산화물 반도체 TFT를 제작한다면 원가절감에 크게 도움이 될 것은 자명하다.
최근 몇몇 연구그룹에서는 전구체(precursor)를 먼저 제조한 뒤 sol-gel법, 유기금속분해법(metal organic decomposition: MOD), 나노입자분산 용액법, 화학욕조법(chemical bath deposition: CBD, 화학적 용액 성장법) 등으로 박막을 제조하여 왔다.
전구체를 이용한 용액은 일성분계, 이성분계 그리고 삼성분계 시스템을 이용하여 결정도와 이동도의 변화를 줄 수 있는데 예로서, 미국 오레곤 주립대의 Chang 그룹은 프린팅 방법으로 30cm2/Vs 정도의 높은 이동도를 구현하였다. 하지만 이 경우 높은 off전류(Ioff)를 해결하지 못했다는 단점이 있다. [Chang, et, al., J. Mater. Chem., 19, p.3135 (2009)]
이렇듯 TFT 구현은 용액공정을 이용한 유기반도체를 기반으로 한 연구가 지금까지 대부분이었는데, 유기반도체 TFT는 최근 10년 동안이나 차세대 유연디스플레이 구동소자로서의 1순위 후보가 되어왔다. 그러나, 유기반도체 TFT는 이동도, 전류밀도, 신뢰성 및 제작 공정 등의 관점에서 아직도 난제를 완전히 해결하지 못하고 있다.
이에 반하여 sol-gel 산화물반도체 공정은 여러 장점에도 불구하고 후열처리 온도가 아직까지 높은 편으로, ZnO박막을 단독으로 제작하는 경우 500 내지 600 ℃ 정도의 온도가 필요하다. Sol-gel법은 적절한 pH에서 전구체의 가수분해 반응을 통해 무기질 그물망을 형성하고, 이를 함유한 용액을 기판에 코팅한 다음 후열처리를 통해 금속산화물을 형성하는 공정이므로, 미리 고분자화된 콜로이드상의 주성분은 세라믹 전구물질이기 때문에 열처리 온도를 낮출 수 있는 여지가 있다. 이 경우 보통 전구체로는 금속알콕사이드, 금속아세테이트 등이 많이 사용되는데 전구체 화합물은 용해도가 높아야 하고, 안정된 용액상을 유지해야 하며, 또 열처리 후 석출물이 적어야 한다.
Sol의 코팅은 딥코팅 (dip coating), 스핀 코팅 (spin coating), 스프레이 코팅 (spray coating) 등으로 이루어지는데, 산화물 반도체용 졸을 잉크 젯 프린팅 (ink-jet printing)에 응용하는 사례가 몇 건 보고되어 있다. 문 팀에서는 Zn,Sn Oxide(ZTO)용 sol-gel 용액을 제조하여 잉크젯용 잉크로 사용하였는데 소스와 드레인 전극 사이에 ZTO(Sn:30 mol%) 용액을 프린팅하여 제작한 트랜지스터는 이동도 0.01cm2/Vs, on/off 전류비 105 수준을 얻었다.[J.H. Moon, et al., J. Phys. Chem. C, 112, p.11082 (2008)] 이 경우는 진크 아세테이트 디하이드라이트 (Zinc acetate dehydrate)와 틴 아세테이트 (tin acetate)를 원료로 사용하여, 2-메톡시에탄올과 안정화제를 이용한 sol-gel 용액을 제조하여, 500℃에서 후열처리를 수행하였으나 이동도가 낮아 다시 공정을 개선시킨 ZTO 기반에서 350 내지 500℃ 열처리 시킨 후 TFT 특성을 측정하여 이동도가 0.1~0.5cm2/Vs로 향상된 결과를 발표하였다. 이 밖에도 Zn1 - xMgxO, Zn1 - xZrO 박막용 sol-gel 용액을 dip-coating 또는 spin-coating 후 고온 열처리를 거쳐 TFT를 제작한 사례도 보고되었다. 최근에는 TFT용 성막 온도로서는 비교적 낮은 온도인 300℃에서 Zn0 .97Zr0 .03O 박막을 sol-gel법으로 형성하고 이를 이용하여 4.1 인치 QVGA TFT-LCD를 시연한 결과도 발표하였는데 이는 진크 아세테이트 (Zinc actate)와 지르코늄 프로폭사이드 (zirconium propoxide)를 전구체로 사용하였으나, 이동도: 0.0042 cm2/Vs와 Vth: 24.5V 특성을 얻는 정도의 결과를 보여주었다.
현재까지 알려진 산화물 반도체는 대부분 n-type 특성을 보이고 있기 때문에 p-type 특성을 갖는 투명 산화물 반도체가 구현될 경우 CMOS 형태의 투명전자소자 제작이 가능하고 또 OLED의 구동에도 유리한 측면이 많기 때문에 도핑조건 조절 또는 신물질 개발 등으로 투명 TFT소자를 위한 p-type 투명 산화물 반도체 소재를 찾는 연구가 필요한 실정이다.
본 발명은 상기한 종래 투명 TFT소자 기술의 문제점을 해소하기 위하여 이동도, on/off 전류비, 투광도가 우수한 p형 산화주석화합물을 이용한 p형 투명 반도체 TFT와 Sn계 루틸구조를 가지는 화합물군에서 대표적인 산화주석화합물(M:SnO2) 물질의 금속(M)고용조성에 따른 전기적, 광학적 특성의 제어가 가능한 p형 투명 반도체용 신조성 및 그 박막의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 p형 투명 산화물 반도체는 하기 화학식 1로 표시되는 산화주석화합물을 포함한다.
[화학식 1]
Sn1 - xMxO2
상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이다.
상기 산화주석화합물은 주석산화물의 주석(Sn) 자리에 3가 금속(M)이 도핑된 루틸 구조를 가지는 것일 수 있다.
상기 3가 금속(M)은 Rh, Al, Mn, Fe, Co, Cr, Ga, La 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나인 것일 수 있다.
본 발명의 다른 일 실시예에 따른 트랜지스터는 게이트 기판, 상기 게이트 기판 위에 위치하는 절연층, 상기 절연층 위에 위치하고, p형 투명 산화물 반도체를 포함하는 채널층, 그리고 상기 절연층 위에 위치하는 소스 전극과 드레인 전극을 포함하고, 상기 소스 전극과 드레인 전극은 서로 이격된 것이며, 상기 p형 투명 산화물 반도체는 상기 화학식 1로 표시되는 산화주석화합물을 포함하는 것이다.
상기 채널층은 두께가 50 내지 200 nm인 것일 수 있다.
상기 트랜지스터는 바텀 게이트 구조 또는 탑 게이트 구조인 것일 수 있다.
본 발명의 또 다른 일 실시예에 따른 p형 투명 산화물 반도체의 제조방법은 주석 전구체, 3가 금속 전구체를 포함하는 전구체 용액을 제조하는 용액제조단계, 상기 전구체 용액을 이용하여 기판상에 전구체 코팅층을 형성하는 코팅단계, 그리고 상기 전구체 코팅층을 열처리하여 상기 화학식 1로 표시되는 산화주석화합물을 포함하는 p형 투명 산화물 반도체를 수득하는 열처리단계를 포함한다.
상기 전구체 용액은 안정화제를 더 포함하는 것이고, 상기 안정화제는 주석 전구체 또는 3가 금속 전구체를 포함하는 전구체의 가수분해 반응을 제어하는 것일 수 있다.
상기 용액제조단계는 25 내지 80℃에서 1 내지 3시간 동안 가열, 교반하는 과정을 포함하는 것일 수 있다.
상기 열처리단계의 열처리는 150 내지 450℃에서 2 내지 20분간 이루어지는 것일 수 있다.
상기 열처리 단계의 열처리는 산소 분위기에서 이루어지는 것일 수 있다.
상기 코팅단계는 스핀코팅법, 딥 코팅, 스프레이 코팅, 또는 잉크 젯 프린팅을 이용하여 수행되는 것일 수 있다.
상기 전구체 용액은 3가 금속(M)과 주석(Sn)이, M의 몰수/(M의 몰수+Sn의 몰수)가 0.01 내지 0.05인 범위로 포함되는 것일 수 있다.
상기 3가 금속 전구체는 금속 아세테이트 테트라하이드라이트 (metal acetate tetrahydrate, M(CH3COO)2·4H2O, 상기 M은 3가 금속), 금속 아세테이트 (metal acetate, M(CH3COO)2, 상기 M은 3가 금속), 금속 아세테이트 디하이드라이트 (metal acetate dihydrate, M(CH3COO)3·2H2O, 상기 M은 3가 금속) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
상기 주석 전구체는 틴 클로라이드 디하이드라이트(tin chloride dehydrate, SnCl2:2H2O), 틴 클로라이드 (Tin chloride, SnCl2), 틴 클로라이드 펜타하이드라이트 (tin chloride pentahydrate, SnCl4:5H2O) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
이하, 본 발명을 보다 상세하게 설명한다.
본 발명의 일 실시예에 따른 p형 투명 산화물 반도체는 하기 화학식 1로 표시되는 산화주석화합물을 포함한다.
[화학식 1]
Sn1 - xMxO2
상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이다. 상기 X는 0.01 내지 0.03일 수 있다. 상기 p형 투명 산화물 반도체는 전하이동도, 정류비 등에서 우수한 전기적 성질을 가지면서도, 가시광선 투과율이 우수하여 투명 p형 산화물 반도체로 활용도가 우수하다.
상기 산화주석화합물은 주석산화물의 주석(Sn) 자리에 3가 금속(M)이 도핑된 루틸 구조를 가지는 것일 수 있다. 상기 산화주석화합물은 산에 취약한 아연 산화물이 아니라 산에 부식되지 않는 주석 산화물을 이용하여 비교적 저온에서 후열처리가 가능하도록 하였다. 또한, 상기 M이 주석 자리에 치환되어 도핑된 루틸 구조를 가져서 p-type 특성을 갖는 투명 반도체를 구현할 수 있다.
상기 3가 금속(M)은 Rh, Al, Mn, Fe, Co, Cr, Ga, La 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다. 상기 p형 투명 산화물 반도체는 도전성 및 광투과율이 우수하여 반도체 소자 등 전자 소자에 활용될 수 있다. 특히, 상기 p형 투명 산화물 반도체는 기존 p형 비정질 산화물 반도체 물질이 가져왔던 전하 이동도(carrier mobility), 온/오프 비(On/Off ratio) 및 투광율(transmittance)의 단점들을 보완할 수 있을 뿐만 아니라, 안정성 및 투명디스플레이 제작에 필요한 고투과율의 광학특성이 향상된 새로운 p형 산화물 반도체로서 유연(flexible)기판 위에 반도체(invertor 등), 광소자(LED, LD등), 태양전지 등의 능동소자로 이용이 가능하고, 특히 바람직하게 트랜지스터의 채널층에 포함될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 p형 산화물반도체와 게이트 절연층, 소스 전극, 드레인 전극을 형성한 박막 트랜지스터의 단면도이다. 상기 도 2를 참조하여 본 발명이 다른 일 실시예에 따른 트랜지스터를 설명한다. 상기 트랜지스터는 게이트 기판(10), 상기 게이트 기판(10) 위에 위치하는 절연층(11, 게이트 절연층), 상기 절연층(11) 위에 위치하고, p형 투명 산화물 반도체를 포함하는 채널층(엑티브 산화물층, 12), 그리고 상기 절연층(11) 위에 위치하는 소스 전극(13)과 드레인 전극(14)을 포함하고, 상기 소스 전극(13)과 드레인 전극(14)은 서로 이격된 것이며, 상기 p형 투명 산화물 반도체는 하기 화학식 1로 표시되는 산화주석화합물을 포함한다.
[화학식 1]
Sn1 - xMxO2
상기 화학식 1에 대한 설명, 상기 화학식 1로 표시되는 산화주석화합물, 그리고 상기 p형 투명 산화물 반도체에 대한 설명은 상기 본 발명의 일 실시예인 p형 투명 산화물 반도체에서 설명한 것과 중복되므로 구체적인 기재를 생략한다.
상기 게이트 기판(10)은 유리, 사파이어, 실리콘(Si), 비소화갈륨(GaAs), 탄화실리콘(SiC) 및 투명수지 필름을 포함하는 것일 수 있다.
상기 채널층(12)은 두께가 50 내지 200 nm인 것일 수 있다.
상기 트랜지스터는 바텀 게이트 구조 또는 탑 게이트 구조일 수 있다.
상기 트랜지스터는 전하 이동도(carrier mobility), 온/오프 비(On/Off ratio), 투광율(transmittance) 등이 우수한 상기 산화주석화합물을 포함하는 p형 투명 산화물 반도체를 포함하여서, 전기적 광학적 특성이 우수한 투명 박막트랜지스터(TFT: thin film transistor)를 제공할 수 있다.
본 발명이 또 다른 일 실시예에 따른 p형 투명 산화물 반도체의 제조방법은 용액제조단계, 코팅단계, 그리고 열처리단계를 포함한다.
상기 용액제조단계는 주석 전구체, 3가 금속 전구체를 포함하는 전구체 용액을 제조하는 과정을 포함한다.
상기 3가 금속(M) 전구체는 금속(M) 아세테이트 테트라하이드라이트 (metal acetate tetrahydrate, M(CH3COO)2·4H2O), 금속 아세테이트 (metal acetate, M(CH3COO)2), 금속 아세테이트 디하이드라이트 (metal acetate dihydrate, M(CH3COO)3·2H2O) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다. 상기 금속 M은 3가 금속을 의미한다. 상기 3가 금속(M)은 Rh, Al, Mn, Fe, Co, Cr, Ga, La 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다.
상기 주석 전구체는 틴 클로라이드 디하이드라이트 (tin chloride dehydrate, SnCl2:2H2O), 틴 클로라이드 (Tin chloride, SnCl2), 틴 클로라이드 펜타하이드라이트 (tin chloride pentahydrate, SnCl4:5H2O) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
상기 전구체 용액은 3가 금속(M)과 주석(Sn)이, M의 몰수/(M의 몰수+Sn의 몰수)가 0.01 내지 0.05인 범위로 포함되는 것일 수 있고, 0.01 내지 0.03인 범위로 포함되는 것일 수 있다.
상기 용액은 용매를 더 포함하고, 상기 용매는 알코올류가 적용될 수 있으며, 바람직하게 2-메톡시에탄올, 에탄올, 시스테아민 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
상기 전구체 용액은 안정화제를 더 포함할 수 있고, 상기 안정화제는 주석 전구체 또는 3가 금속 전구체를 포함하는 전구체의 가수분해 반응을 제어하는 역할을 하는 것이라면 적용할 수 있다. 구체적으로, 상기 안정화제는 시트르산(citric acid), 초산(acetic acid) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다. 상기 전구체 용액에 상기 안정화제가 더 포함되는 경우에는 상기 전구체 용액이 안정한 용액 상을 유지할 수 있으며, 바람직하게 상기 안정화제는 상기 전구체 용액에 포함되는 금속 이온과 1:1 내지 1:2의 몰비로 포함될 수 있다.
상기 용액제조단계는 25 내지 80 ℃에서 1 내지 3시간 동안 가열, 교반하는 과정을 포함할 수 있다. 상기 온도 및 시간의 범위에서 가열하면서 교반을 하는 경우에는 상기 전구체들이 충분이 용액 내에 용해되어 이후 반응이 적절하게 이루어질 수 있다.
상기 코팅단계는 상기 전구체 용액을 이용하여 기판상에 전구체 코팅층을 형성하는 과정을 포함한다. 상기 코팅단계는 스핀코팅법, 딥 코팅, 스프레이 코팅, 잉크 젯 프린팅을 이용하여 수행되는 것일 수 있으나, 상기 전구체 코팅층을 형성할 수 있는 방법이라면 제한 없이 적용할 수 있다.
상기 열처리단계는 상기 전구체 코팅층을 열처리하여 하기 화학식1로 표시되는 산화주석화합물을 포함하는 p형 투명 산화물 반도체를 수득하는 과정을 포함한다.
[화학식 1]
Sn1 - xMxO2
상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이고, 바람직하게 0.01 내지 0.03일 수 있다.
상기 화학식 1에 대한 구체적인 설명, 상기 산화주석화합물에 대한 구체적인 설명 및 상기 p형 투명 산화물 반도체에 대한 구체적인 설명은 상기 본 발명의 일 실시예에 따른 p형 투명 산화물 반도체에 대한 설명과 중복되므로, 그 기재를 생략한다.
상기 열처리단계의 열처리는 150 내지 450℃에서 2 내지 20분간 이루어지는 것일 수 있고, 산소 분위기에서 이루어지는 것일 수 있다.
상기 열처리 단계의 열처리는 상기 전구체 코팅층을 소프트 베이킹(soft baking)하여 박막을 형성시키는 과정으로, 상기 과정으로 상기 화학식 1로 표시되는 산화주석화합물을 포함하는 p형 투명 산화물 반도체를 박막의 형태로 형성할 수 있다.
상기 p형 투명 산화물 반도체의 제조방법은 졸-겔 법을 이용하여 반도체를 형성할 수 있고, 열처리도 기존의 경우보다 낮은 온도에서 빠른 시간에 이루어질 수 있다. 또한 졸-겔 법을 이용하고, 스핀 코팅을 적용하는 경우에는 진공장비 사용 시 보다 저가로 웨이퍼 크기의 대면적에 코팅층을 형성할 수 있고, 따라서, p형 투명 산화물 반도체 박막을 대면적으로, 그리고 저가로 제조할 수 있다. 또한, 졸-겔 법을 이용하기 때문에, 기존의 고상 합성법 등의 방법과 비교해서 고순도의 p형 투명 산화물 반도체를 제조할 수 있다.
본 발명의 p형 투명 산화물 반도체는 도전성 및 광투과율이 우수하여 비정질 산화물 반도체 소자 등 전자소자에 널리 이용될 수 있고, 전하이동도(carrier mobility) 및 온/오프 비(On/Off ratio)를 크게 개선 시킬 수 있다. 또한, 안정성이 우수하고 투명 디스플레이 제작에 필요한 고투과율의 광학 특성을 가져서 투명 유연성 기판을 비롯한 다양한 반도체 소자, 능동 소자로 이용이 가능하다. 나아가, 상기 p형 투명 산화물 반도체는 전구체 용액을 이용하여 스핀 코팅법으로 제조가 가능하고, 열처리의 온도도 낮추었다.
도 1은 본 발명의 일 실시 예에 따른 전구체 용액의 제조공정도이다.
도 2는 본 발명의 일 실시 예에 따른 p형 산화물반도체와 게이트 절연층, 소스 전극, 드레인 전극을 형성한 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 실시예에 따라 제조된 Sn0 .97Mn0 .03O2 박막(p형 투명 산화물 반도체)을 이용한 p형 박막 트랜지스터의 게이트전압-드레인전류 곡선을 나타낸 그래프이다.
도 4는 본 발명의 실시예에 따라 제조된 Sn0 .97Mn0 .03O2 박막(p형 투명 산화물 반도체)을 이용한 p형 박막 트랜지스터의 게이트전압-드레인전류 로그곡선을 나타낸 그래프이다.
도 5는 본 발명의 실시예에 따라 제조된 Sn0 .97Mn0 .03O2 박막(p형 투명 산화물 반도체)을 이용한 p형 박막 트랜지스터의 게이트전압에 따른 전류 곡선을 나타낸 그래프이다.
도 6은 본 발명의 실시예에 따라 유리기판 위에 제조된 Sn0 .97Mn0 .03O2 박막(p형 투명 산화물 반도체)의 광투과율을 나타낸 그래프이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
실시예
망간 아세테이트 테트라하이드라이트 (manganese acetate tetrahydrate, Mn(CH3COO2)·4H2O)와 틴 클로라이드 디하이드라이트(tin chloride dehydrate, SnCl2:2H2O)를 Mn/(Mn+Sn)이 몰비로 0.03이 되도록 칭량하고, 용매인 2-메톡시에탄올(2-methoxyethanol)과 혼합하여 상온(약 25 ℃)에서 약 2시간 동안 교반하였다. 여기에 안정화제인 시트릭산(citric acid)을 금속 이온과 1:1의 몰비가 되도록 첨가하고, 60 ℃에서 2시간 동안 가열, 교반하여 전구체 용액을 제조하였다.
상기 전구체 용액을 Si 또는 유리(glass) 기판 위에 도포하고 3000 rpm으로 30초 동안 스핀코팅하고, 핫 플레이트(hot plate)에서 300℃, 10분 동안 소프트 베이킹(soft baking)을 하여 전구체 코팅층을 형성하였다.
상기 전구체 코팅층을 열처리하여 Sn1 - xMnxO2 박막(x=0.03)을 수득하였으며, 상기 열처리는 산소분위기의 RTA(Rapid Thermal Annealing)에서 실시되었고, 300℃에서 10분 유지하였다.
도 2는 본 발명의 일 실시예에 따른 p형 투명 박막 트랜지스터의 단면도이다. 상기 박막 트랜지스터는 게이트 기판(10)이 채널층(12, 엑티브 산화물층) 아래에 구비되는 바텀(bottom) 게이트 구조의 박막 트랜지스터의 예이다. 상기 도 2를 참조하면, 게이트 기판 상에 게이트절연층(11)이 형성될 수 있다. 게이트 절연층은 실리콘 산화물 층이나 실리콘 질화물 층일 수 있으나, 그 밖의 다른 물질 층 일수도 있다.
상기 실시예에 의하여 제조된 p형 투명 산화물 반도체를 채널층으로 하여 제조된 실시예의 트랜지스터와, 기존의 CuO (Copper Oxide) 또는 SnOx (Tin Oxide)를 사용하여 제조된 박막 트랜지스터의 특성의 차이를 아래의 표 1에 도시하여 나타내었다.
p형 반도체(두께) 게이트 절연막(두께) ON/OFF
비		 이동도(μFE)
cm2/Vs		 참고문헌
실시예 MTO(60nm) SiO2(200nm) 3.6x104 16.6 본 발명
비교예1 CuO(300nm) SiO2(100nm) ~104 0.4 APL 97, 222109 (2010)
비교예2 Cu2O(40nm) Al2O3/TiO2
(220nm)		 2x102 3.9 APL 96, 192102 (2010)
비교예3 SnO(20nm) a-Al2Ox
(210nm)		 102 1.3 APL 93, 032113 (2008)
비교예4 SnOx(30nm) Al2O3/TiO2
(220nm)		 ~103 1 APL 97, 052105 (2010)
상기 표 1을 참조하면, 실시예는 기존의 CuO, Cu2O, SnO 및 SnOx에 비해 높은 전하이동도를 얻었고 또 ON/OFF 비를 현저히 개선하였다.
도 3은 본 발명의 실시예에 의해 제조된 박막 트랜지스터의 트랜스퍼(transfer) 특성을 나타낸 그래프로서, 구체적으로 VDS가 -5V일 때의 게이트 전압 변화에 따른 드레인-소스 전류 특성을 나타낸 것이다. 도 4는 도 3에 도시한 바와 같이, 본 발명의 실시 예에 의해 제조된 박막 트랜지스터의 온/오프 비(on/off ratio)를 보여주고 있으며, 그 값은 3.6x104로 지금까지 알려진 p형 산화물 반도체의 값보다 우수한 특성을 가진다.
도 5는 산화물 박막 트랜지스터에 대해 게이트 전압을 -10, -20, -30, -40 및 -50V로 인가하는 경우, 게이트 전압에 따른 전류값을 나타내며 게이트 절연층을 식각하지 않고, 게이트 절연층 상에 소스와 드레인을 형성하고, 그 사이에 액티브 영역(MTO)을 형성한 산화물 박막 트랜지스터에 관한 그래프이다. 또한, 도 6는 본 발명의 실시예에 따른 MTO 박막이 형성된 유리기판의 광투과율을 나타낸 그래프이고, 550nm 파장에서 92%의 우수한 광투과율을 나타냄을 알 수 있다.
본 발명의 실시예에서 합성한 Sn1 - xMxO2 (M=Mn, x=0.03)인 것을 사용하여 MTO(Mn:SnO2)박막을 스핀코팅법 또는 스퍼터링법으로 각각 제조 시 열처리한 박막의 투광도는 약 92%로 나타나서, 현재 알려진 것 중 p형 투명 반도체 박막 중에서 제일 우수하고, 또 전하이동도는 기존 1 내지 4cm2/V·s 대비 4배 이상 향상된 값인 16.6cm2/V·s를 나타내었으며, 정류비가 기존 102 내지 103 대비 크게 향상된 3.6x104 것을 확인하였다.
본 발명의 p형 투명 산화물 반도체는 우수한 전기적 광학적 특성을 가져서 TFT-LCD, 투명태양전지, 발광다이오드 등의 능동형 반도체 소자로의 응용이 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 게이트 기판
11: 게이트 절연층
12: 엑티브 산화물층(채널층)
13: 소스 전극
14: 드레인 전극

Claims (16)

  1. 하기 화학식 1로 표시되는 산화주석화합물을 포함하는 p형 투명 산화물 반도체.
    [화학식 1]
    Sn1 - xMxO2
    상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이다.
  2. 제1항에 있어서,
    상기 산화주석화합물은 주석산화물의 주석(Sn) 자리에 3가 금속(M)이 도핑된 루틸 구조를 가지는 것인 p형 투명 산화물 반도체.
  3. 제1항에 있어서,
    상기 3가 금속(M)은 Rh, Al, Mn, Fe, Co, Cr, Ga, La 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나인 것인 p형 투명 산화물 반도체.
  4. 게이트 기판,
    상기 게이트 기판 위에 위치하는 절연층,
    상기 절연층 위에 위치하고, p형 투명 산화물 반도체를 포함하는 채널층, 그리고
    상기 절연층 위에 위치하는 소스 전극과 드레인 전극을 포함하고,
    상기 소스 전극과 드레인 전극은 서로 이격된 것이며,
    상기 p형 투명 산화물 반도체는 하기 화학식 1로 표시되는 산화주석화합물을 포함하는 것인 트랜지스터.
    [화학식 1]
    Sn1 - xMxO2
    상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이다.
  5. 제4항에 있어서,
    상기 3가 금속(M)은 Rh, Al, Mn, Fe, Co, Cr, Ga, La 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나인 것인 트랜지스터.
  6. 제4항에 있어서,
    상기 채널층은 두께가 50 내지 200 nm인 것인 트랜지스터.
  7. 제4항에 있어서,
    상기 트랜지스터는 바텀 게이트 구조 또는 탑 게이트 구조인 것인 트랜지스터.
  8. 주석 전구체, 3가 금속 전구체를 포함하는 전구체 용액을 제조하는 용액제조단계,
    상기 전구체 용액을 이용하여 기판상에 전구체 코팅층을 형성하는 코팅단계, 그리고
    상기 전구체 코팅층을 열처리하여 하기 화학식 1로 표시되는 산화주석화합물을 포함하는 p형 투명 산화물 반도체를 수득하는 열처리단계
    를 포함하는 p형 투명 산화물 반도체의 제조방법.
    [화학식 1]
    Sn1 - xMxO2
    상기 화학식 1에서, 상기 M은 3가 금속이고, 상기 x는 0.01 내지 0.05의 실수이다.
  9. 제8항에 있어서,
    상기 전구체 용액은 안정화제를 더 포함하는 것이고,
    상기 안정화제는 주석 전구체 또는 3가 금속 전구체를 포함하는 전구체의 가수분해 반응을 제어하는 것인 p형 투명 산화물 반도체의 제조방법.
  10. 제8항에 있어서,
    상기 용액제조단계는 25 내지 80℃에서 1 내지 3시간 동안 가열, 교반하는 과정을 포함하는 것인 p형 투명 산화물 반도체의 제조방법.
  11. 제8항에 있어서,
    상기 열처리단계의 열처리는 150 내지 450℃에서 2 내지 20분간 이루어지는 것인 p형 투명 산화물 반도체의 제조방법.
  12. 제8항에 있어서,
    상기 열처리 단계의 열처리는 산소 분위기에서 이루어지는 것인 p형 투명 산화물 반도체의 제조방법.
  13. 제8항에 있어서,
    상기 코팅단계는 스핀코팅법, 딥 코팅, 스프레이 코팅, 또는 잉크 젯 프린팅을 이용하여 수행되는 것인 p형 투명 산화물 반도체의 제조방법.
  14. 제8항에 있어서,
    상기 전구체 용액은 3가 금속(M)과 주석(Sn)이, M의 몰수/(M의 몰수+Sn의 몰수)가 0.01 내지 0.05인 범위로 포함되는 것인 p형 투명 산화물 반도체의 제조방법.
  15. 제8항에 있어서,
    상기 3가 금속 전구체는 금속 아세테이트 테트라하이드라이트 (metal acetate tetrahydrate, M(CH3COO)2·4H2O, 상기 M은 3가 금속), 금속 아세테이트 (metal acetate, M(CH3COO)2, 상기 M은 3가 금속), 금속 아세테이트 디하이드라이트 (metal acetate dihydrate, M(CH3COO)3·2H2O, 상기 M은 3가 금속) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것인 p형 투명 산화물 반도체의 제조방법.
  16. 제8항에 있어서,
    상기 주석 전구체는 틴 클로라이드 디하이드라이트(tin chloride dehydrate, SnCl2:2H2O), 틴 클로라이드 (Tin chloride, SnCl2), 틴 클로라이드 펜타하이드라이트 (tin chloride pentahydrate, SnCl4:5H2O) 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나를 포함하는 것인 p형 투명 산화물 반도체의 제조방법.
KR1020120052679A 2012-05-17 2012-05-17 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법 KR101284587B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120052679A KR101284587B1 (ko) 2012-05-17 2012-05-17 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US13/659,226 US9236493B2 (en) 2012-05-17 2012-10-24 P-type transparent oxide semiconductor, transistor having the same, and manufacture method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120052679A KR101284587B1 (ko) 2012-05-17 2012-05-17 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101284587B1 true KR101284587B1 (ko) 2013-07-11

Family

ID=48997031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120052679A KR101284587B1 (ko) 2012-05-17 2012-05-17 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법

Country Status (2)

Country Link
US (1) US9236493B2 (ko)
KR (1) KR101284587B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015142038A1 (ko) * 2014-03-17 2015-09-24 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법
KR20150108168A (ko) * 2014-03-17 2015-09-25 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법
KR101911193B1 (ko) 2015-01-22 2018-12-28 스냅트랙 인코포레이티드 주석계 p-형 산화물 반도체 및 박막 트랜지스터 애플리케이션들
KR20190069150A (ko) * 2017-12-11 2019-06-19 서울과학기술대학교 산학협력단 p형 산화물 박막의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144383B (zh) * 2013-03-21 2019-11-19 汉阳大学校产学协力团 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
KR20150102761A (ko) * 2013-08-29 2015-09-08 삼성디스플레이 주식회사 주석 산화물 반도체 박막의 형성 방법
US20150254760A1 (en) * 2014-03-05 2015-09-10 Clifford N. Pepper Electronic rental locker system
KR20150138947A (ko) 2014-05-30 2015-12-11 삼성디스플레이 주식회사 표시 장치
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
KR101700884B1 (ko) * 2015-02-04 2017-02-01 한국과학기술연구원 망간주석산화물계 투명전도성산화물 및 이를 이용한 다층투명도전막 그리고 그 제조방법
US10099963B2 (en) * 2015-10-01 2018-10-16 Phillips 66 Company Formation of films for organic photovoltaics
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
US20210391470A1 (en) * 2020-06-15 2021-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layered structure, semiconductor device including the same, and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090086581A (ko) * 2006-12-06 2009-08-13 프랙스에어 테크놀로지, 인코포레이티드 분리 방법 및 분리 장치
JP2011009619A (ja) 2009-06-29 2011-01-13 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR20110109066A (ko) * 2010-03-30 2011-10-06 삼성전자주식회사 산화물 반도체 트랜지스터를 구비한 엑스선 검출기
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US8158880B1 (en) * 2007-01-17 2012-04-17 Aqt Solar, Inc. Thin-film photovoltaic structures including semiconductor grain and oxide layers
JP2010518619A (ja) * 2007-02-05 2010-05-27 ユニベルシダデ ノバ デ リスボア 銅ニッケル及びガリウム−スズ−亜鉛−銅−チタンのｐ型及びｎ型酸化物に基づく電子半導体デバイス、周辺機器及びその製造工程
PT105039A (pt) * 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
TWI413130B (zh) * 2010-11-16 2013-10-21 Nat Univ Tsing Hua Solar cells with positive transparent conductive oxide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090086581A (ko) * 2006-12-06 2009-08-13 프랙스에어 테크놀로지, 인코포레이티드 분리 방법 및 분리 장치
JP2011009619A (ja) 2009-06-29 2011-01-13 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110109066A (ko) * 2010-03-30 2011-10-06 삼성전자주식회사 산화물 반도체 트랜지스터를 구비한 엑스선 검출기

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015142038A1 (ko) * 2014-03-17 2015-09-24 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법
KR20150108168A (ko) * 2014-03-17 2015-09-25 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법
KR101596569B1 (ko) 2014-03-17 2016-02-23 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법
CN106104834A (zh) * 2014-03-17 2016-11-09 庆熙大学校产学协力团 含镓的p型非晶质氧化物半导体及其制造方法、含其的太阳电池及其制造方法
CN106104834B (zh) * 2014-03-17 2019-06-25 庆熙大学校产学协力团 半导体及其方法、薄膜晶体管、薄膜、太阳电池及其方法
US10797192B2 (en) 2014-03-17 2020-10-06 University-Industry Cooperation Group Of Kyung Hee University P-type amorphous oxide semiconductor including gallium, method of manufacturing same, and solar cell including same and method of manufacturing said solar cell
KR101911193B1 (ko) 2015-01-22 2018-12-28 스냅트랙 인코포레이티드 주석계 p-형 산화물 반도체 및 박막 트랜지스터 애플리케이션들
KR20190069150A (ko) * 2017-12-11 2019-06-19 서울과학기술대학교 산학협력단 p형 산화물 박막의 제조방법
KR102017161B1 (ko) * 2017-12-11 2019-09-02 서울과학기술대학교 산학협력단 p형 산화물 박막의 제조방법

Also Published As

Publication number Publication date
US20130292668A1 (en) 2013-11-07
US20150380499A9 (en) 2015-12-31
US9236493B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
KR102045364B1 (ko) ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템
JP4415062B1 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5783094B2 (ja) ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US8536570B2 (en) Composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and electronic device using the composition
US8765028B2 (en) Composition for oxide thin film, method of preparing the composition, method of forming the oxide thin film, and electronic device using the composition
EP3550595B1 (en) Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid
WO2010010802A1 (ja) ｐチャネル薄膜トランジスタとその製造方法
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR101301215B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
KR101333316B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
Sun et al. High optical transmittance and anomalous electronic transport in flexible transparent conducting oxides Ba0. 96La0. 04SnO3 thin films
KR101017494B1 (ko) ＩｎＺｎＯ 박막 및 그 제조 방법
KR101069613B1 (ko) 저온 공정이 가능한 용액 공정용 산화물 반도체를 위한 결정화 제어 방법
US20150064839A1 (en) Method of forming tin oxide semiconductor thin film
KR102292382B1 (ko) 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법
KR101596569B1 (ko) 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법
KR101715083B1 (ko) 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
KR20150079331A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터
KR20150080947A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용하여 제조된 박막 트랜지스터
Sasaki et al. Fabrication of zinc oxide transparent thin film transistors on glass substrates by sol-gel method
KR20140082945A (ko) 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터
KR20150077227A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 7