KR20150102761A - 주석 산화물 반도체 박막의 형성 방법 - Google Patents

주석 산화물 반도체 박막의 형성 방법 Download PDF

Info

Publication number
KR20150102761A
KR20150102761A KR1020130103425A KR20130103425A KR20150102761A KR 20150102761 A KR20150102761 A KR 20150102761A KR 1020130103425 A KR1020130103425 A KR 1020130103425A KR 20130103425 A KR20130103425 A KR 20130103425A KR 20150102761 A KR20150102761 A KR 20150102761A
Authority
KR
South Korea
Prior art keywords
tin
oxide semiconductor
tin oxide
thin film
heat treatment
Prior art date
Application number
KR1020130103425A
Other languages
English (en)
Inventor
최천기
모연곤
김현재
임현수
김시준
정태수
임유승
Original Assignee
삼성디스플레이 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 연세대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130103425A priority Critical patent/KR20150102761A/ko
Priority to US14/333,744 priority patent/US20150064839A1/en
Publication of KR20150102761A publication Critical patent/KR20150102761A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

일 측면에 따라 주석 산화물 반도체 박막의 형성 방법을 제공한다. 주석 산화물 반도체 박막의 형성 방법은 주석 산화물 반도체의 전구체 용액을 제조하는 단계; 상기 전구체 용액을 기판에 도포하는 단계; 및 상기 전구체 용액이 도포된 기판을 열처리하는 단계를 포함한다. 이때 형성하고자 하는 상기 주석 산화물 반도체의 반도체 유형(semiconductor type)에 따라 상기 전구체 용액에 다른 주석 원자가를 갖는 주석 화합물을 사용할 수 있다.

Description

주석 산화물 반도체 박막의 형성 방법{Method for formation of tin oxide semiconductor thin film}
산화물 반도체에 관한 것으로서, 더욱 상세하게는 주석 산화물 반도체 박막의 형성 방법에 관한 것이다.
산화물 반도체는 비정질 실리콘에 비하여 전자 이동도가 높고, 다결정 실리콘에 비하여 저온 공정이 수월하며, 가시광선에 투명하여 박막 트랜지스터와 같은 전자 소자의 반도체층으로서 연구되고 있다.
산화물 반도체로서 인듐(In), 아연(Zn) 등을 모체로 하여 다양한 종류의 금속 원자를 첨가한 재료들이 사용되고 있다. 또한, 산화물 반도체의 박막은 PLD(pulsed laser deposition, 펄스 레이저 증착), 스퍼터링(sputtering), ALD(atomic layer depostion, 원자층 증착) 등의 진공 공정에 의하여 주로 제작되고 있다. 그런데 인듐(In)을 포함하는 경우 산화물 반도체의 제조 비용이 높아지며, 진공 공정 역시 제조 비용을 높인다.
주석(Sn) 산화물 반도체는 인듐을 함유한 산화물 반도체를 대체할 산화물 반도체로서 주목을 받고 있다. 그런데 현재 사용되고 있는 산화물 반도체의 대부분은 n형 반도체 특성을 가지므로 p형 반도체 특성을 갖는 산화물 반도체의 개발이 요구된다. 또한, 용액 공정을 사용하여 제조 비용을 낮출 수 있는 주석(Sn) 산화물 반도체의 개발이 요구된다.
본 발명의 목적은 반도체의 유형(type)을 조절할 수 있는 용액 공정에 의한 주석 산화물 반도체의 박막 형성 방법을 제공하는 것이다.
일 측면에 따라 주석 산화물 반도체 박막의 형성 방법을 제공한다. 주석 산화물 반도체 박막의 형성 방법은 주석 산화물 반도체의 전구체 용액을 제조하는 단계; 상기 전구체 용액을 기판에 도포하는 단계; 및 상기 전구체 용액이 도포된 기판을 열처리하는 단계를 포함한다. 이때 형성하고자 하는 상기 주석 산화물 반도체의 반도체 유형(semiconductor type)에 따라 상기 전구체 용액에 다른 주석 원자가를 갖는 주석 화합물을 사용할 수 있다.
상기 주석 산화물 반도체의 전구체 용액을 제조하는 단계는 상기 다른 주석 원자가를 갖는 주석 화합물을 용매에 녹이는 단계를 포함할 수 있다.
상기 다른 주석 원자가를 갖는 주석 화합물은 2가 주석염 또는 4가 주석염 중에서 선택될 수 있다.
상기 2가 주석염은 염화 주석(II)(tin(II) chloride), 요오드화 주석(II)(tin(II) iodide), 염화 주석(II) 이수화물(tin(II) chloride dihydrate), 브롬화 주석(II)(tin(II) bromide), 플루오린화 주석(II)(tin(II) fluoride), 옥살산 주석(II)(tin(II) oxalate), 황화 주석(II)(tin(II) sulfide) 또는 아세트산 주석(II)(tin(II) acetate)을 포함할 수 있다.
상기 4가 주석염은 염화 주석(IV)(tin(IV) chloride), 염화 주석(IV) 오수화물(tin(IV) chloride pentahydrate), 플루오린화 주석(IV)(tin(IV) fluoride), 요오드화 주석(IV)(tin(IV) iodide), 황화 주석(IV)(tin(IV) sulfide) 또는 터트-부톡사이드 주석(IV)(tin(IV) tert-butoxide)을 포함할 수 있다.
상기 용매는 탈이온수, 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 메틸셀로솔브, 에틸셀로솔브, 디에틸렌글리콜메틸에테르, 에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부틸로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로퓨란, 아세틸아세톤 또는 아세토니트릴을 포함할 수 있다.
p형 주석 산화물 반도체를 형성하기 위하여 2가 주석염을 사용할 수 있다.
n형 주석 산화물 반도체를 형성하기 위하여 4가 주석염을 사용할 수 있다.
상기 주석 화합물은 상기 전구체 용액 전체에 대하여 0.1M 내지 10M의 농도를 가질 수 있다.
상기 전구체 용액을 제조하는 단계는 50-80℃의 온도에서 수행될 수 있다.
상기 열처리 단계는 100-300℃의 온도에서 수행되는 1차 열처리를 포함할 수 있다.
상기 열처리 단계는 상기 1차 열처리 후 300-500℃의 온도에서 수행되는 2차 열처리를 더 포함할 수 있다.
상기 1차 열처리는 1-10 분 동안 수행되고, 상기 2차 열처리는 1-3 시간 동안 수행될 수 있다.
상기 도포 단계는 스핀 코팅, 딥 코팅, 잉크젯 프린팅, 스크린 프린팅, 스프레이 법 또는 롤-투-롤 공정을 포함할 수 있다.
상기 p형 주석 산화물 반도체는 SnO를 포함할 수 있다.
상기 n형 주석 산화물 반도체는 SnO2를 포함할 수 있다.
상기 주석 산화물 반도체 박막은 비정질일 수 있다.
상기 열처리는 핫플레이트, 퍼니스 또는 급속 열처리를 통하여 수행될 수 있다.
상기 열처리는 산소 분위기 하에서 수행될 수 있다.
상기 1차 열처리 또는 상기 2차 열처리 중 적어도 하나는 산소 분위기 하에서 수행될 수 있다.
주석 산화물 반도체의 전구체 주석 화합물의 주석 원자가(valence)를 조절함으로써 주석 산화물 반도체의 반도체 유형(semiconductor type)을 조절할 수 있고, 용액 공정을 이용함으로써 주석 산화물 반도체의 제조 비용을 낮출 수 있다.
도 1은 일 실시예에 따른 주석 산화물 반도체 박막의 형성 방법을 나타낸 흐름도이다.
도 2는 실시예 1 내지 실시예 4의 박막 트랜지스터의 드레인 전류(Id) 대 게이트 전압(Vg)의 그래프이다.
도 3은 실험예 1 및 실험예 2의 정공 농도를 표시한 그래프이다.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서에서 "주석 산화물 반도체"란 SnOx (1≤x≤2)를 포함하는 산화물 반도체를 의미하며 p형 반도체 또는 n형 반도체 일 수 있다.
이하에서 일 실시예에 따른 주석 산화물 반도체 박막의 형성 방법을 상세히 설명한다.
도 1은 일 실시예에 따른 주석 산화물 반도체 박막의 형성 방법을 나타낸 흐름도이다. 도 1을 참조하면, 일 실시예에 따른 주석 산화물 반도체 박막의 형성 방법은 주석 산화물 반도체의 전구체 용액을 제조하는 단계(S110), 기판 위에 상기 전구체 용액을 도포하는 단계(S120) 및 상기 전구체 용액이 도포된 기판을 열처리(bake)하는 단계(S130)을 포함한다.
먼저, 주석 산화물 반도체의 전구체 용액은 주석 화합물을 용매에 녹여서 제조할 수 있다(S110). 이때 주석 화합물은 예를 들어 2가 주석염 또는 4가 주석염을 포함할 수 있다.
2가 주석염은 예를 들어 다음의 화합물 또는 이들의 혼합물을 포함할 수 있다: 염화 주석(II)(tin(II) chloride), 염화 주석(II) 이수화물(tin(II) chloride dihydrate), 요오드화 주석(II)(tin(II) iodide), 브롬화 주석(II)(tin(II) bromide), 플루오린화 주석(II)(tin(II) fluoride), 옥살산 주석(II)(tin(II) oxalate), 황화 주석(II)(tin(II) sulfide) 또는 아세트산 주석(II)(tin(II) acetate).
4가 주석염은 예를 들어 다음의 화합물 또는 이들의 혼합물을 포함할 수 있다: 염화 주석(IV)(tin(IV) chloride), 염화 주석(IV) 오수화물(tin(IV) chloride pentahydrate), 플루오린화 주석(IV)(tin(IV) fluoride), 요오드화 주석(IV)(tin(IV) iodide), 황화 주석(IV)(tin(IV) sulfide) 또는 터트-부톡사이드 주석(IV)(tin(IV) tert-butoxide).
상기 주석 화합물을 녹일 수 있는 용매로서 예를 들어, 탈이온수, 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 디에틸에테르, 에틸렌글리콜에틸에테르, 디에틸렌글리콜메틸에테르, 에틸렌글리콜디메틸에테르, 프로필렌글리콜메틸에테르, 디프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 디에틸렌글리콜디메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산(ethyl lactic acid), 프로필렌글리콜메틸에테르아세테이트, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈(N-Methyl-2-pyrrolidone, NMP), γ-부틸로락톤(γ-butyrolactone, GBL), 디글라임(diglyme), 테트라히드로퓨란, 아세틸아세톤 및 아세토니트릴 중에서 선택된 하나 이상을 사용할 수 있다.
주석 산화물 반도체의 전구체 용액은 약 60-80℃의 온도에서 제조할 수 있다.
주석 산화물의 전구체 용액에서 주석 화합물의 원자가를 선택하여 상기 주석 산화물 반도체의 반도체 유형(semiconductor type)을 조절할 수 있다. p형 주석 산화물 반도체를 형성하기 위하여 +2 원자가를 갖는 주석염을 사용할 수 있다. n형 주석 산화물 반도체를 형성하기 위하여 +4 원자가를 갖는 주석염을 사용할 수 있다. 주석 산화물 반도체를 형성하기 위한 2가 주석염 및 4가 주석염은 위에서 설명한 바와 같다.
p형 반도체인 주석 산화물과 n형 반도체인 주석 산화물이 아래의 반응에 의하여 생성되는 것으로 여겨지지만, 이에 구속되는 것은 아니다.
2SnCl2 + O2 →?2SnO + 2Cl2 (↑) : p형 주석 산화물 반도체
SnCl4 + O2 →?SnO2 + 2Cl2 (↑) : n형 주석 산화물 반도체
한편, 상기 주석 산화물 반도체의 전구체 용액에서 주석 화합물의 농도는 0.1M 내지 10M 일 수 있다.
주석 화합물이 상기 범위의 농도를 가질 때 상기 전구체 용액으로부터 형성된 주석 산화물 반도체 박막이 양호한 전기적 특성을 가질 수 있다.
한편, 박막 특성의 향상을 위하여 첨가제, 예를 들어, 분산제, 결합제(binding agent), 상용화제(compatiblizing agent), 안정화제, pH 조절제, 점도 조절제, 소포제(antiforming agent), 세정제(detergent) 또는 경화제(curing agent) 등에서 하나 이상을 상기 전구체 용액에 첨가할 수 있다.
이어서, 기판 위에 S110 단계에서 제조한 전구체 용액을 기판 위에 도포한다(S120).
기판은 형성하려는 주석 산화물 반도체 박막의 용도에 따라서 적절한 물질을 사용할 수 있다. 주석 산화물 반도체 박막이 박막 트랜지스터의 반도체층을 구성하는 경우, 기판은 예를 들어 유리 또는 플라스틱일 수 있으며, 또한 기판은 게이트 전극, 게이트 절연막 또는 소스/드레인 전극과 같은 박막 트랜지스터의 다른 구성 요소들을 포함할 수 있다.
전구체 용액의 도포는 예를 들어 스핀 코팅(spin coating), 딥 코팅(dip coating), 잉크젯 프린팅(inkjet printing), 스크린 프린팅(screen-printing), 스프레이법(spray) 또는 롤투롤(roll to roll) 공정을 사용할 수 있으나, 이에 한정되는 것은 아니다.
이어서 전구체 용액이 도포된 기판을 열처리한다(S130). 열처리에 의하여 전구체 용액의 용매를 증발시키고, 주석 화합물로부터 주석 산화물 반도체를 형성할 수 있다. 열처리는 1차 열처리(first bake)와 2차 열처리(second bake)를 포함할 수 있다. 1차 열처리는 2차 열처리보다 낮은 온도에서 수행될 수 있다. 1차 열처리는 약 100-300℃의 온도에서 예를 들어 약 1분 내지 10분 동안 수행될 수 있다. 2차 열처리는 300-500℃의 온도에서 약 1시간 내지 2시간 동안 수행될 수 있다. 1차 열처리 및 2차 열처리 중 적어도 하나는 산소 분위기에서 수행될 수 있다. 열처리는 예를 들어 핫 플레이트(hot-plate), 퍼니스(furnace) 또는 레이저를 이용할 수 있으나 이에 한정되는 것은 아니다.
위의 과정을 거쳐서 형성된 상기 주석 산화물 반도체 박막은 SnOx(1≤x≤2), 예를 들어 SnO, SnO2 또는 이들의 혼합물을 포함할 수 있다. 또한, 상기 주석 산화물 반도체 박막은 비정질일 수 있다. 상기 주석 산화물 반도체 박막의 정공 또는 전자의 농도는 전구체인 주석 화합물의 농도에 따라 변할 수 있다.
상기 주석 산화물 반도체 박막의 형성 방법에 의하면 용액 공정에 의하여 저렴한 비용으로 반도체 박막을 형성할 수 있고, 도펀트의 첨가 없이 주석 산화물만을 사용하여 n형 반도체와 p형 반도체 특성을 제어할 수 있으므로 목적에 따라서 다양한 소자를 제작할 수 있다. 예를 들어 상기 주석 산화물 반도체 박막은 박막 트랜지스터의 반도체층, 게이트 전극 또는 소스/드레인 전극이나 광기전력 소자의 활성층, 계면층 또는 전극과 같이 전자 소자를 제작하는데 사용될 수 있다. 이러한 전자 소자들은 예를 들어 디스플레이 장치나 태양전지를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 주석 산화물 반도체 박막은 대면적 장치에 적용되어 균일한 특성을 나타낼 수 있다.
실시예 1
실리콘 기판 상의 고농도의 p형으로 도핑된 게이트 전극 위에 게이트 절연막으로서 열산화에 의하여 실리콘 산화막(120㎚)을 형성하였다. 게이트 절연막 위에 아래에 기재된 방법(주석 산화물 반도체 전구체 용액의 제조, 주석 산화물 반도체 박막의 형성)에 의하여 30㎚ 두께의 주석 산화물 반도체층(채널 길이/폭=150um/1000um)을 형성하고, 주석 산화물 반도체층 위에 섀도우 마스크를 이용하여 알루미늄을 스퍼터링하여 200㎚ 두께의 소스 전극 및 드레인 전극을 형성하였다.
주석 산화물 반도체 전구체 용액의 제조
이염화주석(SnCl2)(II)을 무수화처리된 2-메톡시에탄올(2-methoxyethanol)에 넣은 후 70℃ 온도에서 약 20분간 스터링 바(stirring bar)를 이용하여 혼합하였다. 이때 2-메톡시에탄올 10ml 당 이염화주석(II) 0.5688g 을 넣었으며, 용액의 몰농도는 0.3M 이었다. 제조된 용액을 0.2㎛ 필터를 이용하여 불순물을 걸러내어 주석 산화물 반도체 전구체 용액을 제조하였다.
주석 산화물 반도체 박막의 형성
유리 기판 위에 상기 주석 산화물 반도체 전구체 용액을 스핀코팅하였다. 이때 스핀코팅을 3,000rpm의 속도로 30초간 수행하였다. 스핀코팅된 박막을 핫플레이트에서 300℃의 온도로 5분 동안 1차 열처리한 후 300℃에서 2시간 동안 2차 열처리하여 30㎚ 두께의 주석 산화물 반도체(SnO) 박막을 형성하였다.
실시예 2
주석 산화물 반도체 박막의 형성시 2차 열처리를 300℃ 대신 500℃의 온도에서 수행한 것을 제외하고 실시예 1과 동일하게 소자를 제작하였다.
실시예 3
주석 산화물 반도체 전구체 용액의 제조시 이염화주석(SnCl2)(II) 대신 사염화주석(SnCl4)(IV)를 사용한 것을 제외하고 실시예 1과 동일하게 소자를 제작하였다.
실시예 4
주석 산화물 반도체 박막의 형성시 2차 열처리를 300℃ 대신 500℃의 온도에서 수행한 것을 제외하고 실시예 3과 동일하게 소자를 제작하였다.
박막 트랜지스터의 특성 평가
도 2는 실시예 1 내지 실시예 4의 박막 트랜지스터의 드레인 전류(Id) 대 게이트 전압(Vg)의 그래프이다.
도 2의 Id 대 Vg 의 그래프를 참조하면, 실시예 1 및 실시예 2의 박막 트랜지스터는 마이너스(-)의 게이트 전압(Vg)을 인가하였을 때 드레인 전류(Id)가 흐르는 p형 반도체의 특성을 나타내고 있다. 실시예 3의 박막 트랜지스터는 마이너스(-)의 게이트 전압(Vg)을 인가하였을 때 드레인 전류(Id)가 흐르지 않는 n형 반도체의 오프 전류 특성을 나타내고 있다. 실시예 4의 박막 트랜지스터는 플러스(+)의 게이트 전압(Vg)을 인가하였을 때 드레인 전류(Id)가 흐르는 n형 반도체의 특성을 나타내고 있다.
또한, 도 2의 그래프에서 염화주석의 주석 원자가와 주석 산화물 반도체 박막의 형성시 열처리 온도에 따라서 문턱 전압 및 드레인 전류의 크기가 달라짐을 알 수 있다. 이염화주석(SnCl2)(II)을 사용한 경우, 열처리를 500℃의 온도에서 수행한 실시예 2의 박막 트랜지스터가 열처리를 300℃의 온도에서 수행한 실시예 1의 박막 트랜지스터 보다 드레인 전류(Id)의 크기가 컸다. 한편, 이염화주석(SnCl2)(II)을 사용한 실시예 1 및 실시예 2의 박막 트랜지스터가 사염화주석(SnCl4)(IV)을 사용한 실시예 3 및 실시예 4의 박막 트랜지스터 보다 드레인 전류(Id)의 크기가 더 컸다.
실험예 1
반도체 박막의 2차 열처리를 300℃에서 2시간 수행하는 대신 500℃에서 1시간 수행한 것을 제외하고, 실시예 1의 주석 산화물 반도체 전구체 용액의 제조 및 주석 산화물 반도체 박막의 형성과 동일한 과정을 거쳐서 주석 산화물 반도체 박막을 형성하였다.
실험예 2
주석 산화물 반도체 전구체 용액의 제조시 이염화주석(SnCl2)(II) 대신 사염화주석(SnCl4)(IV)를 사용한 것을 제외하고 실험예 1과 동일한 과정을 거쳐서 주석 산화물 반도체 박막을 형성하였다.
주석 산화물 반도체 박막의 전하 운반자 측정
도 3은 실험예 1 및 실험예 2의 주석 산화물 반도체 박막의 정공의 농도를 측정한 그래프이다. 정공의 농도는 HMS-3000(에코피아(주))를 이용한 홀 효과 측정(Hall effect measurement)을 통하여 측정하였다. 이때 실험예 1 및 실험예 2의 주석 산화물 반도체 박막을 각각 3개씩 제작하여 정공의 농도를 측정하였다.
도 3의 그래프를 참조하면, 전구체로서 이염화주석(SnCl2)(II)을 사용한 실험예 1의 주석 산화물 반도체 박막은 측정된 정공의 농도가 매우 커서 p형 반도체임을 보여준다. 반면, 전구체로서 사염화주석(SnCl4)(IV)을 사용한 실험예 2의 주석 산화물 반도체 박막은 측정된 정공의 농도가 0에 가까와서 n형 반도체임을 보여준다.
이로부터 주석 산화물 반도체의 전구체 주석 화합물의 원자가를 조절함으로써 주석 산화물 반도체의 반도체 유형(type)을 조절할 수 있음을 알 수 있다.

Claims (20)

  1. 주석 산화물 반도체의 전구체 용액을 제조하는 단계;
    상기 전구체 용액을 기판에 도포하는 단계; 및
    상기 전구체 용액이 도포된 기판을 열처리하는 단계를 포함하되,
    형성하고자 하는 상기 주석 산화물 반도체의 반도체 유형(semiconductor type)에 따라 상기 전구체 용액에 다른 주석 원자가를 갖는 주석 화합물을 사용하는 주석 산화물 반도체 박막의 형성 방법.
  2. 제1 항에 있어서,
    상기 주석 산화물 반도체의 전구체 용액을 제조하는 단계는 상기 다른 주석 원자가를 갖는 주석 화합물을 용매에 녹이는 단계를 포함하는 주석 산화물 반도체 박막의 형성 방법.
  3. 제1 항에 있어서,
    상기 다른 주석 원자가를 갖는 주석 화합물은 2가 주석염 또는 4가 주석염 중에서 선택되는 주석 산화물 반도체 박막의 형성 방법.
  4. 제2 항에 있어서,
    상기 2가 주석염은 염화 주석(II)(tin(II) chloride), 요오드화 주석(II)(tin(II) iodide), 염화 주석(II) 이수화물(tin(II) chloride dihydrate), 브롬화 주석(II)(tin(II) bromide), 플루오린화 주석(II)(tin(II) fluoride), 옥살산 주석(II)(tin(II) oxalate), 황화 주석(II)(tin(II) sulfide) 또는 아세트산 주석(II)(tin(II) acetate)을 포함하는 주석 산화물 반도체 박막의 형성 방법.
  5. 제2 항에 있어서,
    상기 4가 주석염은 염화 주석(IV)(tin(IV) chloride), 염화 주석(IV) 오수화물(tin(IV) chloride pentahydrate), 플루오린화 주석(IV)(tin(IV) fluoride), 요오드화 주석(IV)(tin(IV) iodide), 황화 주석(IV)(tin(IV) sulfide) 또는 터트-부톡사이드 주석(IV)(tin(IV) tert-butoxide)을 포함하는 주석 산화물 반도체 박막의 형성 방법.
  6. 제3 항에 있어서,
    상기 용매는 탈이온수, 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 메틸셀로솔브, 에틸셀로솔브, 디에틸렌글리콜메틸에테르, 에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부틸로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로퓨란, 아세틸아세톤 또는 아세토니트릴을 포함하는 주석 산화물 반도체 박막의 형성 방법.
  7. 제1 항에 있어서,
    p형 주석 산화물 반도체를 형성하기 위하여 2가 주석염을 사용하는 주석 산화물 반도체 박막의 형성 방법.
  8. 제1 항에 있어서,
    n형 주석 산화물 반도체를 형성하기 위하여 4가 주석염을 사용하는 주석 산화물 반도체 박막의 형성 방법.
  9. 제3 항에 있어서,
    상기 주석 화합물은 상기 전구체 용액 전체에 대하여 0.1M 내지 10M의 농도를 갖는 주석 산화물 반도체 박막의 형성 방법.
  10. 제1 항에 있어서,
    상기 전구체 용액을 제조하는 단계는 50-80℃의 온도에서 수행되는 주석 산화물 반도체 박막의 형성 방법.
  11. 제1 항에 있어서,
    상기 열처리 단계는 100-300℃의 온도에서 수행되는 1차 열처리를 포함하는 주석 산화물 반도체 박막의 형성 방법.
  12. 제11 항에 있어서,
    상기 열처리 단계는 상기 1차 열처리 후 300-500℃의 온도에서 수행되는 2차 열처리를 더 포함하는 주석 산화물 반도체 박막의 형성 방법.
  13. 제12 항에 있어서,
    상기 1차 열처리는 1-10 분 동안 수행되고, 상기 2차 열처리는 1-3 시간 동안 수행되는 주석 산화물 반도체 박막의 형성 방법.
  14. 제1 항에 있어서,
    상기 도포 단계는 스핀 코팅, 딥 코팅, 잉크젯 프린팅, 스크린 프린팅, 스프레이 법 또는 롤-투-롤 공정을 포함하는 주석 산화물 반도체 박막의 형성 방법.
  15. 제1 항에 있어서,
    상기 p형 주석 산화물 반도체는 SnO를 포함하는 주석 산화물 반도체 박막의 형성 방법.
  16. 제1 항에 있어서,
    상기 n형 주석 산화물 반도체는 SnO2를 포함하는 주석 산화물 반도체 박막의 형성 방법.
  17. 제1 항에 있어서,
    상기 주석 산화물 반도체 박막은 비정질인 주석 산화물 반도체 박막의 형성 방법.
  18. 제1 항에 있어서,
    상기 열처리는 핫플레이트, 퍼니스 또는 급속 열처리를 통하여 수행되는 주석 산화물 반도체 박막의 형성 방법.
  19. 제1 항에 있어서,
    상기 열처리는 산소 분위기 하에서 수행되는 주석 산화물 반도체 박막의 형성 방법.
  20. 제13 항에 있어서,
    상기 1차 열처리 또는 상기 2차 열처리 중 적어도 하나는 산소 분위기 하에서 수행되는 주석 산화물 반도체 박막의 형성 방법.
KR1020130103425A 2013-08-29 2013-08-29 주석 산화물 반도체 박막의 형성 방법 KR20150102761A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130103425A KR20150102761A (ko) 2013-08-29 2013-08-29 주석 산화물 반도체 박막의 형성 방법
US14/333,744 US20150064839A1 (en) 2013-08-29 2014-07-17 Method of forming tin oxide semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130103425A KR20150102761A (ko) 2013-08-29 2013-08-29 주석 산화물 반도체 박막의 형성 방법

Publications (1)

Publication Number Publication Date
KR20150102761A true KR20150102761A (ko) 2015-09-08

Family

ID=52583803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130103425A KR20150102761A (ko) 2013-08-29 2013-08-29 주석 산화물 반도체 박막의 형성 방법

Country Status (2)

Country Link
US (1) US20150064839A1 (ko)
KR (1) KR20150102761A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020011859A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1419143A (en) * 1972-04-04 1975-12-24 Omron Tateisi Electronics Co Semiconductor photoelectric device
DE112008000752T5 (de) * 2007-03-23 2010-01-28 Hamamatsu Foundation For Science And Technology Promotion, Hamamatsu Großflächiger transparenter elektisch leitfähiger Film und Verfahren zu seiner Herstellung
US8236599B2 (en) * 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials
JP5901942B2 (ja) * 2011-11-09 2016-04-13 国立研究開発法人科学技術振興機構 機能性デバイスの製造方法及び機能性デバイスの製造装置
KR101284587B1 (ko) * 2012-05-17 2013-07-11 한국과학기술연구원 P-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20150064839A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
US9748097B2 (en) Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor
KR101447638B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
US9418842B2 (en) Coating liquid for forming metal oxide thin film, metal oxide thin film, field-effect transistor, and method for manufacturing field-effect transistor
Kim et al. Photobias instability of high performance solution processed amorphous zinc tin oxide transistors
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
TWI483292B (zh) 用於形成金屬氧化物薄膜的塗佈液,金屬氧化物薄膜,場效電晶體以及用於製造該場效電晶體的方法
KR101284587B1 (ko) P-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US8536570B2 (en) Composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and electronic device using the composition
KR101333316B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
Kim et al. Effects of film thickness and Sn concentration on electrical properties of solution-processed zinc tin oxide thin film transistors
CN103325842B (zh) 氧化物半导体薄膜及一种薄膜晶体管
Rao et al. Revisit of amorphous semiconductor InGaZnO4: A new electron transport material for perovskite solar cells
KR102235595B1 (ko) 주석 산화물 반도체용 조성물 및 주석 산화물 반도체 박막의 형성 방법
KR101365800B1 (ko) 인듐 아연 산화물 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 인듐 아연 산화물 반도체 박막트랜지스터
CN103311313A (zh) 氧化物薄膜晶体管及其制备方法
KR20150102761A (ko) 주석 산화물 반도체 박막의 형성 방법
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
KR20100112522A (ko) 산화물 박막 형성용 용액 조성물 및 상기 산화물 박막을 포함하는 전자 소자
KR20130115008A (ko) 박막트랜지스터 및 그 제조방법
KR20110041116A (ko) 산화물 반도체 제조용 조성물 및 그로부터 제조된 전기소자
CN108987471B (zh) 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管
CN109888023B (zh) 一种顶栅型薄膜晶体管及其制作方法
KR101451928B1 (ko) 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법
KR101373195B1 (ko) 산화물반도체 조성물 및 그 제조방법, 산화물반도체 박막 형성 방법, 전자소자 제조 방법 및 그에 따라 제조된 전자 부품
KR20140117921A (ko) 산화물 반도체 형성용 용액 조성물, 산화물 반도체 및 상기 산화물 반도체를 포함하는 전자 소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid