CN109888023B - 一种顶栅型薄膜晶体管及其制作方法 - Google Patents

Abstract

本发明公开了一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；所述氧化物修饰层设置于所述有源层与所述栅绝缘层之间。氧化物修饰层可对顶栅型薄膜晶体管的性能进行调节，达到了提高稳定性的作用，同时还可将氧化物修饰层和有源层同时进行图形化，可不增加光刻次数，因而在不增加光刻成本的前提下提高了顶栅型薄膜晶体管的性能。

Description

一种顶栅型薄膜晶体管及其制作方法

技术领域

本发明实施例涉及半导体制造技术，尤其涉及一种顶栅型薄膜晶体管及其制作方法。

背景技术

近年来，随着平板显示(Flat Panel Display，FPD)尤其是有机电致发光显示(Organic Light-Emitting Diode，OLED)的迅猛发展，作为核心技术的薄膜晶体管(ThinFilm Transistor，TFT)背板技术也在经历着深刻的变革。金属氧化物半导体具有载流子迁移率较高(1～100cm2/Vs)、对可见光透明，工艺简单、成本低、大面积均匀性高等优点，在平板显示的TFT基板领域，有替代用传统硅工艺制备的薄膜晶体管的趋势，而成为产业界和学术界的焦点。然而，氧化物TFT器件在显示屏工作时，由于实际工作环境发热条件的作用，长时间工作将会导致TFT特性的变化，如阈值电压的漂移，光稳定性和热稳定性变差等，然而现有技术对如何调节氧化物TFT的阈值电压，提高TFT器件的光稳定性和热稳定性的问题并不能很好的解决，也严重制约了氧化物TFT在平板显示器件上的应用。

发明内容

本发明提供一种顶栅型薄膜晶体管及其制作方法，以实现对顶栅型薄膜晶体管性能的调整。

第一方面，本发明实施例提供了一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括：衬底、有源层、氧化物修饰层、栅绝缘层、栅极、钝化层、源极和漏极；

所述氧化物修饰层设置于所述有源层与所述栅绝缘层之间。

可选的，所述氧化物修饰层的材料为氧化镨。

可选的，所述氧化物修饰层的材料为氧化钛。

可选的，所述氧化物修饰层的材料为氧化钽。

可选的，所述氧化物修饰层的材料为氧化钒。

可选的，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、铈(Ce)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。

可选的，所述稀土元素与所述氧化物修饰层的质量比为1％-40％。

可选的，所述氧化物修饰层的厚度为5nm-20nm。

第二方面，本发明实施例还提供了一种顶栅型薄膜晶体管的制作方法，包括：

在衬底上形成依次层叠的有源层和氧化物修饰层；

在所述氧化物修饰层上形成依次层叠的栅绝缘层和栅极；

整面覆盖钝化层；

在所述钝化层上形成源极和漏极，且所述源极及所述漏极均通过通孔与所述氧化物修饰层电连接。

可选的，在衬底上形成依次层叠的有源层和氧化物修饰层包括：

在所述衬底上沉积金属氧化物半导体层；

使用溶液旋涂法在所述金属氧化物半导体层上制备氧化物层，其中，溶液浓度范围为0.1mol/L～0.3mol/L，热处理温度范围为200℃-400℃；

同时图形化所述氧化物层和所述金属氧化物半导体层得到氧化物修饰层和有源层；

去除所述氧化物修饰层和所述有源层表面的杂质。

本发明通过在顶栅型薄膜晶体管的有源层与栅绝缘层之间设置氧化物修饰层，可对顶栅型薄膜晶体管的性能进行调节，达到了提高稳定性的作用，同时还可将氧化物修饰层和有源层同时进行图形化，可不增加光刻次数，因而在不增加光刻成本的前提下提高了顶栅型薄膜晶体管的性能。

附图说明

图1为本发明实施例提供的一种顶栅型薄膜晶体管的结构示意图；

图2为本发明实施例提供的一种顶栅型薄膜晶体管的制作方法的流程图；

图3为本发明实施例提供的一种顶栅型薄膜晶体管的衬底结构示意图；

图4为本发明实施例提供的一种顶栅型薄膜晶体管的衬底上形成依次层叠的有源层和氧化物修饰层后的结构示意图；

图5为本发明实施例提供的一种顶栅型薄膜晶体管形成有源层后的结构示意图；

图6为本发明实施例提供的一种顶栅型薄膜晶体管形成依次层叠的栅绝缘层和栅极后的结构示意图；

图7为本发明实施例提供的一种顶栅型薄膜晶体管形成钝化层后的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例

图1为本发明实施例提供的一种顶栅型薄膜晶体管的结构示意图，参考图1，顶栅型薄膜晶体管包括衬底101、氧化物修饰层102、有源层103、栅绝缘层104、栅极105、钝化层107、源极108和漏极109；

氧化物修饰层102设置于有源层103与栅绝缘层104之间。

顶栅型薄膜晶体管阈值电压的大小通常与有源层与绝缘层间的界面陷阱态密度相关，而电荷陷阱密度的大小主要由半导体层和绝缘层界面的质量决定。当材料纯度低或半导体层/绝缘层界面接触质量差时，器件通常具有较大陷阱密度，存在于界面处的电荷陷阱会捕获载流子，需要增加栅电压才能形成导电沟道。因此，电荷陷阱态密度值的大小直接影响阈值电压的大小。且顶栅型薄膜晶体管的有源层103在制备过程中，有源层103内部存在一些缺陷(如游离的氧空位、氢原子等)，这些缺陷在热作用下，会形成不稳定的缺陷中心，进而导致顶栅型薄膜晶体管在热环境的工作条件下性能劣化。

具体的，参考图1，氧化物修饰层102设置于有源层103与栅绝缘层104之间，衬底101可为玻璃、柔性聚合物衬底、硅片、金属箔片、石英等衬底材料中的一种，或者是具有缓冲层110的玻璃衬底，以及具有水氧阻隔层的柔性衬底；缓冲层110的材料可为二氧化硅；氧化物修饰层102可供电子调节器件的阈值电压向负向移动或者供空穴调整器件的阈值电压向正向移动，从而定性地修饰有源层103界面的弱化学键，起到改善有源层界面的接触性能，进一步起到调节器件阈值电压的作用；且有源层103在制备完成后，其内部存在一些缺陷，而氧化物修饰层102能够与有源层103中的缺陷(如游离的氧空位或氢原子)反应，从而消耗掉有源层103内部的缺陷，以防止这些缺陷在热作用下形成不稳定的缺陷中心，提高顶栅型薄膜晶体管的热稳定性。

本实施例的技术方案，通过采用包括衬底、有源层、氧化物修饰层、栅绝缘层、栅极、钝化层、源极和漏极的顶栅型薄膜晶体管，氧化物修饰层设置于有源层和栅绝缘层之间，除可起到调节顶栅型薄膜晶体管的阈值电压外，还可利用氧化物修饰层消耗掉有源层内部的缺陷，从而起到调节顶栅型薄膜晶体管的热稳定性的效果。

在本发明的一实施例中，氧化物修饰层的材料为氧化镨。

具体的，金属氧化物薄膜晶体管在热基板效应下，有源层薄膜中的杂质变得更为活跃和不稳定，因此其热稳定性能较差。本实施例在顶栅结构的有源层103与栅绝缘层104之间引入一层氧化镨作为氧化物修饰层102一方面能够进一步保护有源层103，阻隔水氧等杂质对器件的影响，提高器件稳定性，另一方面所引入的氧化镨材料可以与有源层表面发生反应，能够氧化有源层103表面的杂质，形成稳定化合物，降低其对器件的影响，从而改善氧化物TFT器件的热稳定性。

本实施例的技术方案，通过设置氧化物修饰层的材料为氧化镨，可提高顶栅型薄膜晶体管的热稳定性，且顶栅型薄膜晶体管具有成本低，制备简单，工艺兼容的特点，能够简单有效提高顶栅型薄膜晶体管的器件性能。

在本发明的一实施例中，氧化物修饰层的材料为氧化钛。

具体的，顶栅型薄膜晶体管的有源层103可采用金属氧化物半导体材料，而金属氧化物半导体材料在薄膜溅射过程中，薄膜材料内部存在一些游离的氧缺陷，这些氧缺陷在热作用下，会形成不稳定的缺陷中心，最终导致器件在热环境的工作条件下性能劣化。而利用氧化钛(TiO₂)形成氧化物修饰层102，由于Ti自身化学键的作用较为容易与金属氧化物半导体沟道层中游离氧结合，从而避免了这些游离氧在热冲击作用下产生电子-空穴对，最终起到改善器件热稳定性的效果。

本实施例的技术方案，通过设置氧化物修饰层的材料为氧化钛，金属钛自身的化学键与有源层中游离的氧结合，从而避免了这些游离氧在热冲击作用下产生电子-空穴对，最终起到改善器件热稳定性的效果。

在本发明的一实施例中，氧化物修饰层的材料采用氧化钽。

具体的，有源层103(金属氧化物半导体)材料中由于受晶格失配因素的影响，金属原子与氧原子结合过程中，会存在一定的氧空位数量，这些氧空位缺陷在热作用下，会形成不稳定的缺陷中心，最终导致器件在热环境的工作条件下性能劣化。而有源层103采用氧化钽(Ta₂O₅)，由于Ta自身化学键的作用较容易与金属氧化物半导体沟道层中的氧空位结合，从而避免了这些氧空位在热冲击的作用下产生电子-空穴对，最终起到改善器件热稳定性的效果。

在本发明一实施例中，氧化物修饰层的材料为氧化钒。

具体的，有源层103(金属氧化物半导体)在薄膜沉积制备的过程中，会使薄膜内部存在少量的氢原子，这些氢原子在热作用下，会形成不稳定的缺陷中心，这些不稳定的缺陷中心会作为一种电子的给体，最终导致器件在热环境的工作条件下性能劣化；而氧化物修饰层102采用氧化钒(V₂O₅)，由于V自身的化学键作用，较为容易钝化金属氧化物半导体沟道层中的氢键，从而避免了这些氢键在热冲击作用下产生了电子-空穴对，最终得以改善器件的热稳定性。

可选的，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、铈(Ce)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。

具体的，有源层103的材料可为镧系稀土元素掺杂InZnO，包含有钕(Nd)、铈(Ce)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种；当氧化物修饰层102的材料为氧化镨、氧化钛、氧化钽或氧化钒，氧化物修饰层102还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、铈(Ce)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。示例性的，氧化物修饰层102的材料为氧化钒，此时氧化物修饰层102中可掺杂稀土元素Dy，当中由于V和Dy自身化学键的作用，较为容易钝化金属氧化物半导体沟道层中的氢键，从而避免了这些氢键在热冲击作用下产生了电子-空穴对，最终得以改善器件的热稳定性。且氧化物修饰层102的材料为氧化物材料，可同有源层103同时进行图形化，因此本实施例提供的顶栅型薄膜晶体管制作过程中不需要增加光刻次数。

本实施例的技术方案，通过设置氧化物修饰层中掺杂有稀土元素氧化物，不仅可改善顶栅型薄膜晶体管器件的稳定性，制作过程中还可将氧化物修饰层和有源层同时图形化，不增加光刻次数，具有制备工艺简单，成本低，最终器件性能优异等效果。

可选的，稀土元素与氧化物修饰层102的质量比为1％-40％。

具体的，稀土元素与氧化物修饰层102的质量比影响了氧化物修饰层102对顶栅型薄膜晶体管性能的调节，将稀土元素的比例设置为1％-40％，可使顶栅型薄膜晶体管的性能达到最优。

可选的，氧化物修饰层102的厚度为5nm-20nm。

具体的，氧化物修饰层102的厚度设置为5nm-20nm之间，既可调节顶栅型薄膜晶体管的阈值电压，也可避免氧化物修饰层过厚而造成的成本增加或是影响有源层103与栅极之间的导电沟道的形成。

针对图1所示的顶栅型薄膜晶体管的结构，本发明实施例提供了其对应的制作方法，参考图2，图2为本发明实施例提供的一种顶栅型薄膜晶体管的制作方法的流程图，该方法包括：

步骤301，在衬底上形成依次层叠的有源层和氧化物修饰层；

具体的，图3为本发明实施例提供的一种顶栅型薄膜晶体管的衬底结构示意图，图4为本发明实施例提供的一种顶栅型薄膜晶体管的衬底上形成依次层叠的有源层和氧化物修饰层的结构示意图；参考图3和图4，衬底101可为玻璃衬底，首先在衬底101上使用PEVCD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)沉积二氧化硅作为缓冲层110，缓冲层110的厚度可为300nm；然后在缓冲层110上沉积金属氧化物半导体层202，接着使用溶液旋涂法在缓冲层上制备氧化物层201，其中，溶液浓度为可为0.1mol/L～0.3mol/L，例如可采用0.1mol/L，热处理温度200℃-400℃，例如为300℃；溶液旋涂法所用的前驱体材料可包括金属硝酸盐，金属醋酸盐，金属氯化物以及金属有机醇盐等；溶剂可包括水和乙醇，乙二醇单甲醚或者乙腈和乙二醇两者混合溶剂等，其中，乙腈和乙二醇体积比为V(乙腈)：V(乙二醇)＝35：65；可以理解的是，氧化物层的制备方法还可包括喷墨打印和超声喷涂等；参考图5，图5为本发明实施例提供的一种顶栅型薄膜晶体管形成有源层后的结构示意图，可使用稀盐酸同时图形化氧化物层201和金属氧化物半导体层202得到氧化物修饰层和有源层；使用一氧化二氮等离子体去除所述氧化物修饰层和所述有源层表面的杂质由于氧化物层201和金属氧化物半导体层202均为氧化物材料，可同时进行图形化，进而节省了光刻工艺，降低了成本。

其中，氧化物修饰层的材料可为氧化镨、氧化钛、氧化钽或氧化钒。

示例性的，氧化物修饰层为氧化镨时，首先按所需配比浓度C＝0.1M称取一定量的硝酸镨，加入乙醇胺、醋酸和溶剂乙二醇单甲醚，于常温下搅拌12h，静置老化12h，过滤得到前驱体溶液(淡绿色透明溶液，乙醇胺浓度为1.0mol/L，醋酸浓度为1.2mol/L)；接着将片子(基材)先用UV处理30min，提高其表面黏附力，然后将片子放在旋涂机上，使用移液枪移取前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为2000rpm，时间为40s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在350℃下后烘退火60min，制备出氧化镨(Pr₂O₃)，薄膜，其中，膜厚10nm。

示例性的，氧化物修饰层为氧化钛时，首先按所需配比浓度C＝0.1M称取一定量的氯化钛，加入盐酸和溶剂乙醇于常温下搅拌12h，静置老化6h，过滤得到前驱体溶液；将片子(基材)先用UV处理30min，提高其表面黏附力，然后将片子放在旋涂机上，使用移液枪移取步骤前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为2500rpm，时间为40s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在350℃下后烘退火60min，氧化钛，(TiO2)薄膜，其中膜厚10nm。

示例性的，氧化物修饰层为氧化钽时，首先按所需配比浓度C＝0.1M称取一定量的氯化钽，加入乙醇胺、醋酸和溶剂乙二醇单甲醚，于常温下搅拌10h，静置老化10h，过滤得到前驱体溶液(无色透明溶液，其中乙醇胺浓度为1.0mol/L，醋酸浓度为1.2mol/L)；然后将片子(基材)先用UV处理30min，提高其表面黏附力，然后将片子放在旋涂机上，使用移液枪移取前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为2500rpm，时间为40s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在350℃下后烘退火60min得到(Ta₂O₅)薄膜，其中膜厚15nm。

示例性的，氧化物修饰层为氧化钒时，且其中掺杂有Dy元素时，首先按比例称取一定量的硝酸镝、氯化钒(二者摩尔比为0.05:1)，加入乙醇胺、醋酸和溶剂乙二醇单甲醚，于常温下搅拌12h，静置老化12h，过滤得到前驱体溶液(其中镝和钒的总浓度为0.1mol/L，乙醇胺浓度为1.0mol/L，醋酸浓度为1.2mol/L)；然后，将做好栅极及电介层的片子(基材)先用UV处理30min，提高表面黏附力，然后将片子放在旋涂机上，使用移液枪移取60μL步骤(1)得到的前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为2000rpm，时间为40s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在350℃下后烘退火60min，得到Dy掺杂的氧化钒(V₂O₅)薄膜，其中膜厚13nm。

步骤302，在氧化物修饰层上形成依次层叠的栅绝缘层和栅极；

具体的，参考图6，图6为本发明实施例提供的一种顶栅型薄膜晶体管形成依次层叠的栅绝缘层和栅极后的结构示意图，使用PECVD沉积300nm的SiO₂作为栅绝缘层104；再连续沉积第一金属导电层，Mo 200nm作为栅极105。

步骤303，整面覆盖钝化层；

具体的，参考图7，图7为本发明实施例提供的一种顶栅型薄膜晶体管形成钝化层后的结构示意图，使用PECVD沉积200/100nm的SiO₂/SiN_x叠层薄膜作为钝化层。

步骤304，在钝化层上形成源极和漏极，且源极和漏极均通过通孔与有源层电连接。

使用PVD(Physical Vapor Deposition，物理气相沉积)沉积30/200/30nm的Mo/Al/Mo电极作为源漏电极，得到的顶栅型薄膜晶体管的结构可参考图1所示的顶栅型薄膜晶体管的结构。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种顶栅型薄膜晶体管，其特征在于，所述顶栅型薄膜晶体管包括：衬底、有源层、氧化物修饰层、栅绝缘层、栅极、钝化层、源极和漏极；

所述氧化物修饰层设置于有源层与所述栅绝缘层之间；所述氧化物修饰层用于供电子调节器件的阈值电压向负向移动或供空穴调整器件的阈值电压向正向移动；所述氧化物修饰层的材料为氧化镨；所述栅绝缘层的材料为二氧化硅 。

2.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、铈(Ce)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。

3.根据权利要求2所述的顶栅型薄膜晶体管，其特征在于，所述稀土元素与所述氧化物修饰层的质量比为1％-40％。

4.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，所述氧化物修饰层的厚度为5nm-20nm。

5.一种顶栅型薄膜晶体管的制作方法，其特征在于，包括：

在衬底上形成依次层叠的有源层和氧化物修饰层；所述氧化物修饰层用于供电子调节器件的阈值电压向负向移动或供空穴调整器件的阈值电压向正向移动；

在所述氧化物修饰层上形成栅绝缘层；

在所述栅绝缘层上形成栅极；

整面覆盖钝化层；

在所述钝化层上形成源极和漏极，且所述源极及所述漏极均通过通孔与所述氧化物修饰层电连接；

所述氧化物修饰层的材料为氧化镨；所述栅绝缘层的材料为二氧化硅 。

6.根据权利要求5所述的顶栅型薄膜晶体管的制作方法，其特征在于，在衬底上形成依次层叠的有源层和氧化物修饰层包括：

在所述衬底上沉积金属氧化物半导体层；

使用溶液旋涂法在所述金属氧化物半导体层上制备氧化物层，其中，溶液浓度范围为0.1mol/L～0.3mol/L，热处理温度范围为200℃-400℃；

同时图形化所述氧化物层和所述金属氧化物半导体层得到氧化物修饰层和有源层；

去除所述氧化物修饰层和所述有源层表面的杂质。

Images