CN109950322B - 一种顶栅型薄膜晶体管及其制作方法 - Google Patents
一种顶栅型薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109950322B CN109950322B CN201910227990.5A CN201910227990A CN109950322B CN 109950322 B CN109950322 B CN 109950322B CN 201910227990 A CN201910227990 A CN 201910227990A CN 109950322 B CN109950322 B CN 109950322B
- Authority
- CN
- China
- Prior art keywords
- oxide
- layer
- thin film
- film transistor
- modification layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；所述氧化物修饰层设置于所述衬底与所述有源层之间。氧化物修饰层可对顶栅型薄膜晶体管的性能进行调节，达到了提高稳定性的作用，同时还可将氧化物修饰层和有源层同时进行图形化，可不增加光刻次数，因而在不增加光刻成本的前提下提高了顶栅型薄膜晶体管的性能。
Description
技术领域
本发明实施例涉及半导体制造技术，尤其涉及一种顶栅型薄膜晶体管及其制作方法。
背景技术
近年来，随着平板显示(Flat Panel Display，FPD)尤其是有机电致发光显示(Organic Light-Emitting Diode，OLED)的迅猛发展，作为核心技术的薄膜晶体管(ThinFilm Transistor，TFT)背板技术也在经历着深刻的变革。金属氧化物半导体具有载流子迁移率较高(1～100cm2/Vs)、对可见光透明，工艺简单、成本低、大面积均匀性高等优点，在平板显示的TFT基板领域，有替代用传统硅工艺制备的薄膜晶体管的趋势，而成为产业界和学术界的焦点。然而，氧化物TFT器件在显示屏工作时，由于实际工作环境中光、热等条件的作用，长时间工作将会导致TFT特性的变化，如阈值电压的漂移，光稳定性变差等，然而现有技术对如何调节氧化物TFT的阈值电压，提高TFT器件光稳定性的问题并不能很好的解决，也严重制约了氧化物TFT在平板显示器件上的应用。
发明内容
本发明提供一种顶栅型薄膜晶体管及其制作方法，以实现对顶栅型薄膜晶体管性能的调整。
第一方面，本发明实施例提供了一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；
所述氧化物修饰层设置于所述衬底与所述有源层之间。
可选的，所述氧化物修饰层的材料包括n型氧化物材料。
可选的，所述氧化物修饰层的材料包括p型氧化物材料。
可选的，所述n型氧化物材料包括氧化钽、氧化铪、氧化锆和氧化镧中的至少一种，所述p型氧化物材料包括氧化铜、氧化镍和氧化锡中的至少一种。
可选的，当所述氧化物修饰层的材料包括n型氧化物材料时，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。
可选的，所述稀土元素与所述氧化物修饰层的质量比为1％-40％。
可选的，所述氧化物修饰层的厚度为5nm-20nm。
可选的，所述氧化物修饰层设置于所述衬底与所述有源层之间，所述氧化物修饰层的材料为氧化钇。
第二方面，本发明实施例还提供了一种顶栅型薄膜晶体管的制作方法，包括：
在衬底上形成依次层叠的氧化物修饰层和有源层；
在所述有源层上形成依次层叠的栅绝缘层和栅极；
整面覆盖钝化层；
在所述钝化层上形成源极和漏极，且所述源极及所述漏极均通过通孔与所述有源层电连接。
可选的，在衬底上形成依次层叠的氧化物修饰层和有源层包括：
在衬底上依次形成氧化物层和金属氧化物半导体层；
同时图形化所述氧化物层及所述金属氧化物半导体层以分别得到所述氧化物修饰层和所述有源层；
或者包括：
在衬底上依次形成氧化物层和金属氧化物半导体层；
图形化所述金属氧化物半导体层以得到所述有源层；
以所述有源层为掩膜，刻蚀所述氧化物层以得到所述氧化物修饰层。
本发明通过在顶栅型薄膜晶体管的衬底与有源层之间设置氧化物修饰层，可对顶栅型薄膜晶体管的性能进行调节，达到了提高稳定性的作用，同时还可将氧化物修饰层和有源层同时进行图形化，可不增加光刻次数，因而在不增加光刻成本的前提下提高了顶栅型薄膜晶体管的性能。
附图说明
图1为本发明实施例提供的一种顶栅型薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种顶栅型薄膜晶体管的制作方法的流程图；
图3为本发明实施例提供的一种顶栅型薄膜晶体管的衬底结构示意图；
图4为本发明实施例提供的一种顶栅型薄膜晶体管的衬底上形成依次层叠的氧化物修饰层和有源层后的结构示意图；
图5为本发明实施例提供的一种顶栅型薄膜晶体管形成有源层后的结构示意图；
图6为本发明实施例提供的一种顶栅型薄膜晶体管形成氧化物修饰层后的结构示意图；
图7为本发明实施例提供的一种顶栅型薄膜晶体管形成依次层叠的栅绝缘层和栅极后的结构示意图；
图8为本发明实施例提供的一种顶栅型薄膜晶体管形成钝化层后的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例
图1为本发明实施例提供的一种顶栅型薄膜晶体管的结构示意图，参考图1，顶栅型薄膜晶体管包括衬底101、氧化物修饰层102、有源层103、栅绝缘层104、栅极105、钝化层107、源极108和漏极109；
氧化物修饰层102设置于衬底101与有源层103之间。
顶栅型薄膜晶体管阈值电压的大小通常与有源层与绝缘层间的界面陷阱态密度相关，而电荷陷阱密度的大小主要由半导体层和绝缘层界面的质量决定。当材料纯度低或半导体层/绝缘层界面接触质量差时，器件通常具有较大陷阱密度，存在于界面处的电荷陷阱会捕获载流子，需要增加栅电压才能形成导电沟道。因此，电荷陷阱态密度值的大小直接影响阈值电压的大小。
具体的，参考图1，氧化物修饰层102设置于衬底101与有源层103之间，衬底101可为玻璃、柔性聚合物衬底、硅片、金属箔片、石英等衬底材料中的一种，或者是具有缓冲层110的玻璃衬底，以及具有水氧阻隔层的柔性衬底；缓冲层110的材料可为二氧化硅，氧化物修饰层102的材料可为n型氧化物或p型氧化物；氧化物修饰层102的材料为n型氧化物材料，可以供电子调节器件的阈值电压向负向移动，而且定性地修饰有源层界面的弱化学键，从而起到改善有源层界面的接触性能，提高薄膜之间的粘结力，同时可以优化表面粗糙度和降低界面极性，减少对载流子在传输过程中的束缚，降低界面陷阱密度，有效的改善衬底与有源层或者有源层与绝缘层界面的特性，从而起到调节阈值电压的作用。当氧化物修饰层102的材料为p型氧化物材料时，可以供空穴调节器件的阈值电压向正向移动，而且定性地修饰有源层界面的弱化学键，从而起到改善有源层界面的接触性能，提高薄膜之间的粘结力，同时可以优化表面粗糙度和降低界面极性，减少对载流子在传输过程中的束缚，降低界面陷阱密度，有效的改善衬底与有源层界面的特性，从而起到调节阈值电压的作用。
本实施例的技术方案，通过在顶栅型薄膜晶体管的衬底与有源层之间设置氧化物修饰层，可有效的降低界面陷阱密度，起到调节顶栅型薄膜晶体管阈值电压，提高稳定性的作用。
可选的，n型氧化物材料包括氧化钽、氧化铪、氧化锆和氧化镧中的至少一种，p型氧化物材料包括氧化铜、氧化镍和氧化锡中的至少一种。
具体的，有源层103的材料可为镧系稀土元素掺杂InZnO，包含有钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种；当氧化物修饰层102的材料为n型半导体材料时，氧化物修饰层102还掺杂有稀土元素氧化物，其中的稀土元素包括钕钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。且氧化物修饰层102的材料为氧化物材料，可同有源层103同时进行图形化，因此本实施例提供的顶栅型薄膜晶体管制作过程中不需要增加光刻次数。
本实施例的技术方案，通过设置氧化物修饰层的材料为n型氧化物材料或p型氧化物材料，并设置n型氧化物材料或p型氧化物材料的具体材料，不仅可调整顶栅型薄膜晶体管阈值电压，制作过程中还可将氧化物修饰层和有源层同时图形化，不增加光刻次数，具有制备工艺简单，成本低，最终器件性能优异等效果。
可选的，稀土元素与氧化物修饰层102的质量比为1％-40％。
具体的，稀土元素与氧化物修饰层102的质量比影响了氧化物修饰层102对顶栅型薄膜晶体管性能的调节，将稀土元素的比例设置为1％-40％，可使顶栅型薄膜晶体管的性能达到最优。
可选的，氧化物修饰层102的厚度为5nm-20nm。
具体的，氧化物修饰层102的厚度设置为5nm-20nm之间，既可调节顶栅型薄膜晶体管的阈值电压，也可避免氧化物修饰层过厚而造成的成本增加或是影响有源层103与栅极之间的导电沟道的形成。
示例性的，氧化物修饰层102为n型的氧化钽，可采用原子层沉积(Atomic layerdeposition，ALD)方法制备薄膜:(1)将玻璃衬底传入ALD反应腔室，然后向ALD腔室中通入前驱体化学源乙基钽，其中乙醇钽化学源的加热温度为120℃，采用氩气作为运输载气，通入(pulse)时间为0.02s，抽离(purge)时间为30s；接着通入前驱体H2O进行化学吸附反应，通入时间为0.015s，抽离时间为20s；衬底温度控制为150℃，反应腔体压力控制为0.25torr；以上两个步骤重复进行400次的沉积，得到厚度为20nm的Ta2O5薄膜；(2)在氧化物修饰层Ta2O5上，利用磁控溅射PVD(Physical Vapor Deposition，物理气相沉积)沉积30nm的NdIZO作为顶栅型薄膜晶体管的有源层103；
示例性的，氧化物修饰层102为n型的氧化锆，可采用原子层沉积ALD方法制备该薄膜:(1)将玻璃衬底传入ALD反应腔室，然后向反应腔中通入前驱体化学源四(二甲)氨基锆(Zr(NMe2)4)，其中四(二甲)氨基锆前驱体加热温度为75℃，通入时间为0.02s，抽离时间为20s；接着通入前驱体H2O进行化学吸附反应，通入时间为0.015s，抽离时间为20s；衬底温度控制为100℃，反应腔体压力控制为0.25torr；以上两个步骤重复进行150次的沉积，得到厚度为20nm的ZrO2膜；(2)在氧化物修饰层ZrO2上，利用磁控溅射PVD沉积20nm的DyIZO作为顶栅型薄膜晶体管的有源层103；
示例性的，氧化物修饰层102为n型的氧化铪掺杂镨，可采用原子层沉积ALD方法制备该薄膜:(1)将玻璃衬底传入ALD反应腔室，然后向反应腔中通入前驱体化学源四(二甲)氨基铪(Hf(NMe2)4)，其中四(二甲)氨基铪前驱体加热温度为75℃，通入时间为0.02s，抽离时间为30s；接着通入前驱体H2O气体进行化学吸附反应，通入时间为0.015s，抽离时间为20s；衬底温度控制为130℃、反应腔体压力控制为0.25torr；(2)将上述(1)中的两个步骤重复进行20次的沉积，得到1.8nm厚度的HfO2薄膜；(3)随后通入前驱体化学源三(N,N’-二异丙基乙脒基)镨(Pr(amd)3)，通入时间为0.04s，抽离时间为35s；接着通入H2O气体行化学吸附反应，通入时间为0.015s，抽离时间为20s；衬底温度控制为100℃，反应腔体压力控制为0.25torr；(4)将步骤(3)重复2次后，得到0.2nm厚度的Pr2O3薄膜；(5)将步骤(1)～(4)重复10次，得到厚度为20nm的HfPrOx的薄膜；(6)在氧化物修饰层HfPrOx上，利用磁控溅射PVD沉积15nm的GdIZO作为顶栅型薄膜晶体管的有源层103；
示例性的，氧化物修饰层102为p型的氧化铜，可采用溶液加工法制备该薄膜：(1)按比例称取一定量的醋酸铜，加入40vol.％IPA，于常温下搅拌12h，静置老化12h，过滤得到前驱体溶液，溶液浓度为0.1M；(2)将洗净的片子(基材)先用UV处理30min，提高表面黏附力，然后将片子放在旋涂机上，使用移液枪移取步骤(1)得到的前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为3000rpm，时间为60s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在300℃下后烘退火120min，得到P型的CuO薄膜(膜厚10nm)；(3)在氧化物修饰层CuO上，利用磁控溅射PVD沉积18nm的TbIZO作为顶栅型薄膜晶体管的有源层103；
示例性的，氧化物修饰层102为p型的氧化镍，可采用溶液加工法制备该薄膜：(1)按比例称取一定量的醋酸镍，加入乙醇胺、和溶剂乙二醇单甲醚，于65℃搅拌2h，静置老化12h，过滤得到前驱体溶液，其中醋酸镍与乙醇胺的摩尔比为1:1，溶液浓度为0.2M；(2)将洗净的片子(基材)先用UV处理30min，提高表面黏附力，然后将片子放在旋涂机上，使用移液枪移取步骤(1)得到的前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为2000rpm，时间为60s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在280℃下后烘退火120min，得到P型的NiO薄膜(膜厚15nm)；(3)在氧化物修饰层NiO上，利用磁控溅射PVD沉积25nm的YbIZO作为顶栅型薄膜晶体管的有源层103；
示例性的，氧化物修饰层102为p型的氧化锡掺铜，可采用溶液加工法制备该薄膜：(1)按比例称取一定量的氯化亚锡、醋酸铜(二者摩尔比为1:0.1)，加入乙醇胺和溶剂乙二醇单甲醚，于45℃搅拌6h，静置老化12h，过滤得到前驱体溶液，溶液浓度为0.2M；(2)将洗净的片子(基材)先用UV处理30min，提高表面黏附力，然后将片子放在旋涂机上，使用移液枪移取步骤(1)得到的前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为3000rpm，时间为60s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在300℃下后烘退火120min，得到P型的CuSnOx薄膜(膜厚15nm)；(3)在氧化物修饰层CuSnOx上，利用磁控溅射PVD沉积12nm的PrIZO作为顶栅型薄膜晶体管的有源层103；
金属氧化物半导体，也即有源层材料大多数属于n型半导体，在光照作用的条件下，氧化物半导体帯隙内将会产生大量的空穴。这些空穴在负电场的作用下将会向栅绝缘层界面处发生漂移，从而发生捕获或注入的现象，进而出现阈值电压往负向漂移的现象，导致顶栅型薄膜晶体管器件光稳定性变差。
因此参考图1，在本发明的另一实施例中，氧化物修饰层102设置于衬底101与有源层103之间，氧化物修饰层102的材料为氧化钇。
具体的，本实施例所采用的氧化物修饰层102材料与有源层103半导体材料属于同一体系材料，能够有效的捕获空穴或电子，避免了在栅绝缘层104或有源层103与栅绝缘层104界面捕获，从而提高顶栅型薄膜晶体管的光学稳定性，同时所选的氧化物修饰材料具有较大的带隙，能够进一步拓宽有源层103半导体层材料的带隙，可减少紫外区域的吸收，增加光稳定性。
本实施例的技术方案，通过设置氧化物修饰层的材料为氧化钇，可有效的避免从顶栅型薄膜晶体管底部入射的光对顶栅型薄膜晶体管产生影响，从而提高顶栅型薄膜晶体管的光稳定性。
针对图1所示的顶栅型薄膜晶体管的结构，本发明实施例提供了其对应的制作方法，参考图2，图2为本发明实施例提供的一种顶栅型薄膜晶体管的制作方法的流程图，该方法包括：
步骤301，在衬底上形成依次层叠的氧化物修饰层和有源层；
具体的，若氧化物修饰层与有源层的材料接近，例如均为氧化物材料，且两种材料均可采用同一种溶液刻蚀干净，此时在衬底上形成依次层叠的氧化物修饰层和有源层包括：在衬底上依次形成氧化物层和金属氧化物半导体层；利用一张掩膜同时图形化氧化物层及金属氧化物半导体层以分别得到氧化物修饰层和有源层；若氧化物修饰层无法用刻蚀有源层的溶液刻蚀干净，此时在衬底上形成依次层叠的氧化物修饰层和有源层包括：在衬底上依次形成氧化物层和金属氧化物半导体层；利用掩膜图形化金属氧化物半导体层以得到有源层，接着利用等离子轰击的方法以有源层为掩膜，刻蚀氧化物层以得到氧化物修饰层。由于只需要利用一张掩膜即可完成氧化物修饰层及有源层的刻蚀，不需要增加光刻工艺，也即不需要增加成本。
示例性的，图3为本发明实施例提供的一种顶栅型薄膜晶体管的衬底结构示意图，图4为本发明实施例提供的一种顶栅型薄膜晶体管的衬底上形成依次层叠的氧化物修饰层和有源层后的结构示意图；参考图3和图4，衬底101可为玻璃衬底，首先在衬底101上使用PEVCD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)沉积二氧化硅作为缓冲层110，缓冲层110的厚度可为300nm；接着使用溶液旋涂法在缓冲层上制备氧化物层201，其中，溶液浓度为可为0.1mol/L～0.3mol/L，例如可采用0.1mol/L，热处理温度200℃-400℃，例如为300℃；溶液旋涂法所用的前驱体材料可包括金属硝酸盐，金属醋酸盐，金属氯化物以及金属有机醇盐等；溶剂可包括水和乙醇，乙二醇单甲醚或者乙腈和乙二醇两者混合溶剂等，其中，乙腈和乙二醇体积比为V(乙腈)：V(乙二醇)＝35：65；可以理解的是，氧化物层的制备方法还可包括喷墨打印和超声喷涂等；然后在氧化物层201上沉积金属氧化物半导体层202，参考图5，图5为本发明实施例提供的一种顶栅型薄膜晶体管形成有源层后的结构示意图，利用稀盐酸(HCl:H2O＝1:60)图形化金属氧化物半导体层202得到有源层103；然后参考图6，图6为本发明实施例提供的一种顶栅型薄膜晶体管形成氧化物修饰层后的结构示意图，以有源层103为掩膜，使用一氧化二氮等离子体处理方法图形化氧化物层201得到氧化物修饰层102。利用有源层为掩膜，也即不需要增加光刻次数即可实现对金属氧化物半导体层和氧化物层的图形化。
氧化物修饰层的材料可为n型氧化物材料、p型氧化物材料。
步骤302，在有源层上形成依次层叠的栅绝缘层和栅极；
具体的，参考图7，图7为本发明实施例提供的一种顶栅型薄膜晶体管形成依次层叠的栅绝缘层和栅极后的结构示意图，使用PECVD沉积300nm的SiO2作为栅绝缘层104；再连续沉积第一金属导电层，Mo200nm作为栅极105。
步骤303，整面覆盖钝化层；
具体的，参考图8，图8为本发明实施例提供的一种顶栅型薄膜晶体管形成钝化层后的结构示意图，使用PECVD沉积200/100nm的SiO2/SiNx叠层薄膜作为钝化层。
步骤304，在钝化层上形成源极和漏极，且源极和漏极均通过通孔与有源层电连接。
使用PVD沉积30/200/30nm的Mo/Al/Mo电极作为源漏电极，得到的顶栅型薄膜晶体管的结构可参考图1所示的顶栅型薄膜晶体管的结构。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种顶栅型薄膜晶体管，其特征在于，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；
所述氧化物修饰层设置于所述衬底与所述有源层之间；所述氧化物修饰层的材料包括n型氧化物材料或p型氧化物材料；所述n型氧化物材料包括氧化钽和氧化镧中的至少一种；
所述氧化物修饰层用于调节所述顶栅型薄膜晶体管的阈值电压；
所述氧化物修饰层与所述有源层接触设置；
所述氧化物修饰层和所述有源层依次层叠于所述衬底上且同时图形化形成。
2.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，所述p型氧化物材料包括氧化铜、氧化镍和氧化锡中的至少一种。
3.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，当所述氧化物修饰层的材料包括n型氧化物材料时，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd）、镨(Pr）、钆(Gd）、铽(Tb）、镝(Dy）、铒(Er）、镱(Yb）的至少一种。
4.根据权利要求3所述的顶栅型薄膜晶体管，其特征在于，所述稀土元素与所述氧化物修饰层的质量比为1%-40%。
5.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，所述氧化物修饰层的厚度为5nm-20nm。
6.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，所述氧化物修饰层设置于所述衬底与所述有源层之间，所述氧化物修饰层的材料为氧化钇。
7.一种顶栅型薄膜晶体管的制作方法，其特征在于，包括：
在衬底上形成依次层叠的氧化物修饰层和有源层；
在所述有源层上形成依次层叠的栅绝缘层和栅极；
整面覆盖钝化层；
在所述钝化层上形成源极和漏极，且所述源极及所述漏极均通过通孔与所述有源层电连接；
所述氧化物修饰层的材料包括n型氧化物材料或p型氧化物材料；
所述n型氧化物材料包括氧化钽和氧化镧中的至少一种；
所述氧化物修饰层用于调节所述顶栅型薄膜晶体管的阈值电压；
所述氧化物修饰层与所述有源层接触设置；
所述氧化物修饰层和所述有源层同时图形化形成。
8.根据权利要求7所述的顶栅型薄膜晶体管的制作方法，其特征在于，在衬底上形成依次层叠的氧化物修饰层和有源层包括：
在衬底上依次形成氧化物层和金属氧化物半导体层；
同时图形化所述氧化物层及所述金属氧化物半导体层以分别得到所述氧化物修饰层和所述有源层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910227990.5A CN109950322B (zh) | 2019-03-25 | 2019-03-25 | 一种顶栅型薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910227990.5A CN109950322B (zh) | 2019-03-25 | 2019-03-25 | 一种顶栅型薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109950322A CN109950322A (zh) | 2019-06-28 |
| CN109950322B true CN109950322B (zh) | 2022-05-13 |
Family
ID=67010786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910227990.5A Active CN109950322B (zh) | 2019-03-25 | 2019-03-25 | 一种顶栅型薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109950322B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111969067A (zh) * | 2020-07-21 | 2020-11-20 | 河南大学 | 一种氧化铟薄膜晶体管及其制备方法 |
| CN116034486A (zh) * | 2021-08-27 | 2023-04-28 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示面板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI525818B (zh) * | 2010-11-30 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
| CN102403363A (zh) * | 2011-10-27 | 2012-04-04 | 华南理工大学 | 双层氧化物薄膜晶体管及其制备方法 |
| KR102550604B1 (ko) * | 2016-08-03 | 2023-07-05 | 삼성디스플레이 주식회사 | 반도체장치 및 그 제조방법 |
| US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
| CN108461389B (zh) * | 2018-03-29 | 2020-10-30 | 华南理工大学 | 一种提高半导体氧化物薄膜偏压热稳定性的方法 |
-
2019
- 2019-03-25 CN CN201910227990.5A patent/CN109950322B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| Low-temperature fabrication of an HfO2 passivation layer for amorphous indium–gallium–zinc oxide thin film transistors using a solution process;Seonghwan Hong et al;《SCIENTIFIC REPORSTS》;20171124;第1-9页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109950322A (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825134B2 (en) | Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow | |
| US20130078793A1 (en) | Method for depositing a gate oxide and a gate electrode selectively | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| KR100814901B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 | |
| CN110581070B (zh) | 半导体装置 | |
| TW201322341A (zh) | 半導體元件以及其製造方法 | |
| WO2013139120A1 (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| US8859331B2 (en) | Compositions used in formation of oxide material layers, methods of forming an oxide material layer using the same, and methods of fabricating a thin film transistor using same | |
| CN109950322B (zh) | 一种顶栅型薄膜晶体管及其制作方法 | |
| CN108987470B (zh) | 薄膜晶体管、显示面板及薄膜晶体管的制作方法 | |
| KR20100082576A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| CN106531782A (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
| TWI508183B (zh) | 形成含氧半導體薄膜電晶體之方法 | |
| TW201442238A (zh) | 金屬氧化物薄膜電晶體及其製作方法 | |
| WO2014131258A1 (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| Ning et al. | Fabrication of high-performance solution processed thin film transistors by introducing a buffer layer | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| US9917205B2 (en) | Oxide semiconductor thin film, thin film transistor, manufacturing method and device | |
| WO2014173146A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN109888023B (zh) | 一种顶栅型薄膜晶体管及其制作方法 | |
| CN111969067A (zh) | 一种氧化铟薄膜晶体管及其制备方法 | |
| KR100575092B1 (ko) | 게이트 절연막의 형성 방법 | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR100777109B1 (ko) | ＺｎＯ 박막을 포함하는 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |