CN108987470B - 薄膜晶体管、显示面板及薄膜晶体管的制作方法 - Google Patents

薄膜晶体管、显示面板及薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN108987470B
CN108987470B CN201810779917.4A CN201810779917A CN108987470B CN 108987470 B CN108987470 B CN 108987470B CN 201810779917 A CN201810779917 A CN 201810779917A CN 108987470 B CN108987470 B CN 108987470B
Authority
CN
China
Prior art keywords
layer
oxide
insulating layer
glass substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810779917.4A
Other languages
English (en)
Other versions
CN108987470A (zh
Inventor
徐苗
李民
彭俊彪
王磊
陶洪
邹建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yonghang Technology Co ltd
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201810779917.4A priority Critical patent/CN108987470B/zh
Publication of CN108987470A publication Critical patent/CN108987470A/zh
Application granted granted Critical
Publication of CN108987470B publication Critical patent/CN108987470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种薄膜晶体管、显示面板及薄膜晶体管的制作方法。该薄膜晶体管包括:有源层设置于玻璃基板表面,源极和漏极与有源层连接;第一绝缘层,设置于有源层远离玻璃基板的一侧;栅极层,设置于第一绝缘层远离玻璃基板的一侧;第二绝缘层覆盖源极、漏极和栅极层,第二绝缘层上设置有通孔,通孔裸露出源极和漏极;有源层采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤y≤0.20,0.0001≤z≤0.20,x+y+z=1;MO为金属氧化物,M包含In、Zn和Ga中的至少一种;RO为稀土氧化物,RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种;TO为过渡族金属氧化物,TO包含氧化钒、氧化铌和氧化钽中的至少一种。本发明实施例提供了一种低成本的顶栅结构的金属氧化物薄膜晶体管。

Description

薄膜晶体管、显示面板及薄膜晶体管的制作方法
技术领域
本发明实施例涉及半导体技术,尤其涉及薄膜晶体管、显示面板及薄膜晶体管的制作方法。
背景技术
新型平板显示产业的核心技术是薄膜晶体管(TFT,Thin Film Transistor) 背板技术。金属氧化物TFT(MO-TFT,Metal Oxide-TFT)不仅具有较高的迁移率(在1-100cm2/(V*s)左右),而且制作工艺相对简单,可以和目前的a-Si工艺兼容,制造成本较低,还具有优异的大面积均匀性。因此,MO-TFT技术自诞生以来便备受业界瞩目。但是,由于金属氧化物极易受到可移动金属离子,氢离子,氧空位等杂质的掺杂效应影响,通常采用具有沟道保护的刻蚀阻挡层结构,而很难使用顶栅结构。
发明内容
本发明提供一种薄膜晶体管、显示面板及薄膜晶体管的制作方法,以提供一种低成本的顶栅结构的金属氧化物薄膜晶体管。
第一方面,本发明实施例提供了一种薄膜晶体管,该薄膜晶体管包括:
玻璃基板;
有源层、源极和漏极,所述有源层设置于所述玻璃基板表面,所述源极和所述漏极与所述有源层连接;
第一绝缘层,设置于所述有源层远离所述玻璃基板的一侧;
栅极层,设置于所述第一绝缘层远离所述玻璃基板的一侧;
第二绝缘层,所述第二绝缘层覆盖所述源极、所述漏极和所述栅极层,所述第二绝缘层上设置有通孔,所述通孔裸露出所述源极和所述漏极;
其中,所述有源层采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤ y≤0.20,0.0001≤z≤0.20,x+y+z=1;MO为金属氧化物,M包含In、Zn和 Ga中的至少一种;RO为稀土氧化物,RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种;TO为过渡族金属氧化物,TO包含氧化钒、氧化铌和氧化钽中的至少一种。
可选的,所述有源层中设置有所述第一绝缘层之外的区域为第一区域,高导掺杂之后的所述第一区域的有源层为所述源极和所述漏极。
可选的,所述第一绝缘层与所述栅极层的形状相同。
可选的,所述玻璃基板为无碱玻璃、硼硅玻璃、钠钙玻璃或铝硅玻璃。
可选的,该薄膜晶体管还包括:
第一金属层和第二金属层,所述第一金属层和所述第二金属层设置于所述第二绝缘层远离所述玻璃基板的表面,所述第一金属层通过所述通孔与所述源极连接,所述第二金属层通过所述通孔与所述漏极连接。
第二方面,本发明实施例还提供了一种显示面板,该显示面板包括本发明任意实施例所述的薄膜晶体管。
第三方面,本发明实施例还提供了一种薄膜晶体管的制作方法,该方法包括:
提供一玻璃基板;
在所述玻璃基板表面设置有源层;
在所述有源层远离所述玻璃基板的一侧设置第一绝缘层和栅极层,所述栅极层设置于所述第一绝缘层远离所述玻璃基板一侧;
设置源极、漏极以及第二绝缘层;所述源极和所述漏极与所述有源层连接;所述第二绝缘层覆盖所述栅极层、所述源极和所述漏极,所述第二绝缘层上设置有通孔,所述通孔裸露出所述源极和所述漏极;
其中,所述有源层采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤y≤0.20,0.0001≤z≤0.20,x+y+z=1,MO为金属氧化物,M包含In、Zn和 Ga中的至少一种;RO为稀土氧化物,RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种;TO为过渡族金属氧化物,TO包含氧化钒、氧化铌和氧化钽中的至少一种。
可选的,设置源极、漏极以及第二绝缘层,包括:
采用等离子增强型化学气相沉积法(Plasma Enhanced Chemical VaporDeposition,PECVD)制作第二绝缘层,同时对有源层设置有第一绝缘层之外的区域进行高导掺杂,形成所述源极和所述漏极。
可选的,在所述有源层远离所述玻璃基板的一侧设置第一绝缘层和栅极层,包括:
在所述有源层远离所述玻璃基板的一侧依次设置第一绝缘材料层和栅极金属材料层;
采用栅极掩膜版图案化所述栅极金属材料层,形成栅极层;
以所述栅极层为掩膜版图案化所述第一绝缘材料层,形成第一绝缘层。
可选的,该方法还包括:
在所述第二绝缘层远离所述玻璃基板的表面设置第一金属层和第二金属层,所述第一金属层通过所述通孔与所述源极连接,所述第二金属层通过所述通孔与所述漏极连接。
本发明实施例通过设置有源层采用(MO)x(RO)y(TO)z材料,由于稀土氧化物RO能够钝化氧化物中可移动金属离子以及氢离子,稀土金属原子替代了原金属原子使得原来的M-M相互作用减弱,致使价带顶位移,使金属氧化物半导体材料能带结构由直接带隙向间接带隙转变,减少氧空位增加以及氢离子扩散所带来的额外的载流子,使有源层的性能更加稳定,使得MO-TFT采用顶栅结构时可以保证薄膜晶体管的开关性能。并且通过加入过渡族氧化物TO,能使金属氧化物半导体(有源层)承受更高的工艺温度时,如等离子体增强化学的气相沉积工艺等的工艺温度,仍然能保持较好的性能,还能使金属氧化物半导体有效地抵抗等离子体轰击作用,可大大地提高有源层的稳定性,从而提高薄膜晶体管的器件稳定性。另外,通过使用(MO)x(RO)y(TO)z材料,保证有源层对碱金属离子不敏感,可以使用低成本的玻璃基板,降低了薄膜晶体管的制作成本。
附图说明
图1是本发明实施例提供的一种薄膜晶体管的结构示意图;
图2是本发明实施例提供的又一种薄膜晶体管的结构示意图;
图3是本发明实施例提供的一种薄膜晶体管的制作方法的流程图;
图4是本发明实施例提供的一种有源层的示意图;
图5是本发明实施例提供的一种第一绝缘层和栅极层的制备过程图;
图6是本发明实施例提供的制作第一绝缘层的过程图;
图7是本发明实施例提供的第二绝缘层的制作示意图;
图8是本发明实施例提供的第一金属层和第二金属层的制作示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本实施例提供了一种薄膜晶体管,图1是本发明实施例提供的一种薄膜晶体管的结构示意图,参考图1,该薄膜晶体管包括:
玻璃基板10;
有源层20、源极30和漏极40,有源层20设置于玻璃基板10表面;源极 30和漏极40与有源层20连接;
第一绝缘层50,设置于有源层20远离玻璃基板10的一侧;
栅极层60,设置于第一绝缘层50远离玻璃基板10的一侧;
第二绝缘层70,第二绝缘层70覆盖源极30、漏极40和栅极层60,第二绝缘层70上设置有通孔,通孔裸露出源极30和漏极40;
其中,有源层20采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤y ≤0.20,0.0001≤z≤0.20,x+y+z=1;MO为金属氧化物,M包含In、Zn和Ga 中的至少一种;RO为稀土氧化物,RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种;TO为过渡族金属氧化物,TO包含氧化钒、氧化铌和氧化钽中的至少一种。
具体的,稀土氧化物RO能够钝化氧化物中可移动金属离子以及氢离子,通过将稀土氧化物掺入金属氧化物半导体中,稀土金属原子替代了原金属原子使得原来的M-M相互作用减弱,致使价带顶位移,使金属氧化物半导体材料能带结构由直接带隙向间接带隙转变,减少氧空位增加以及氢离子扩散所带来的额外的载流子,使得有源层20性能更加稳定,从而使得MO-TFT采用顶栅结构时可以保证薄膜晶体管的开关性能。并且通过加入过渡族氧化物TO,能使金属氧化物半导体承受更高的工艺温度时,如PECVD工艺等的工艺温度,仍然能保持较好的性能,还能使金属氧化物半导体有效地抵抗等离子体轰击作用,可大大地提高有源层20的稳定性,从而进一步提高薄膜晶体管的器件稳定性。另外,通过使用(MO)x(RO)y(TO)z材料,保证有源层20对碱金属离子不敏感,可以使用低成本的玻璃基板,降低了薄膜晶体管的制作成本。可选的,玻璃基板10为无碱玻璃、硼硅玻璃、钠钙玻璃或铝硅玻璃。其中,过渡族金属氧化物TO可以为过渡族第五副族氧化物,可以为五氧化二钒,五氧化二铌或五氧化二钽。
具体的,图1中仅示例性的示出了源极30和漏极40的位置,并非对本发明的限定,源极30和漏极40可以和有源层20同层设置,也可以设置于有源层 20远离玻璃基板10的表面,只要保证源极30和漏极40与有源层连接即可,另外源极30和漏极40可以为单独制作的导电层,也可为对有源层20进行掺杂得到的导电层。
图2是本发明实施例提供的又一种薄膜晶体管的结构示意图,可选的,参考图2,有源层20中设置有第一绝缘层50之外的区域为第一区域,高导掺杂之后的第一区域的有源层20为源极30和漏极40。
具体的,可以对第一区域的有源层20进行高导掺杂,得到源极30和漏极40。可选的,第二绝缘层70可以采用PECVD工艺制备,第二绝缘层70沉积时,通常采用硅烷和氨气作为主要前驱体,可选择添加N2,He,N2O,O2和Ar作为辅助前驱体,在前驱体气体中,硅烷和氨气的比例小于1:1。第二绝缘层70沉积过程中,对暴露在等离子中的第一区域的有源层20产生了掺杂效果,会使载流子浓度上升100倍,使其电阻率小于1×10-2Ω·cm,形成导电区域,即源极 30和漏极40。通过采用PECVD工艺形成第二绝缘层70,可以同时对第一区域的有源层20进行掺杂,形成源极30和漏极40,省去单独制备源极30和漏极 40的步骤,简化了工艺,进一步降低了薄膜晶体管的制造成本。
参考图1和图2,可选的,第一绝缘层50与栅极层60的形状相同。
具体的,通过设置第一绝缘层50与栅极层60的形状相同,即薄膜晶体管采用顶栅共面结构,可以采用栅极层60作为掩膜版,直接采用刻蚀工艺形成图案化的第一绝缘层50,可以减少光刻次数,降低制作成本。并且由于顶栅共面结构应用了自对准工艺,即栅极层60和第一绝缘层50自动对准,在薄膜晶体管制作中降低了对玻璃基板10膨胀系数的要求,可以使用低成本玻璃基板,同时也降低了对曝光机对位精度的要求,降低薄膜晶体管的制作难度。
第一绝缘层50采用的材料可以为氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽和氧化锆等无机物;相应采用的制备工艺可以为PECVD,原子层沉积或物理气相沉积。第一绝缘层50还可以为聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯等有机物中的一种构成的单层薄膜,或以上有机物中的多种构成的多层薄膜的层叠结构,相应的可以采用溶液法制备。第一绝缘层50的厚度可以为5nm~5000nm。
可选的,参考图1和图2,该薄膜晶体管还包括:
第一金属层80和第二金属层90,第一金属层80和第二金属层90设置于第二绝缘层70远离玻璃基板10的表面,第一金属层80通过通孔与源极30连接,第二金属层90通过通孔与漏极40连接。
具体的,第一金属层80、第二金属层90以及栅极层60的厚度可以为0~ 500nm,可以为Al,Mo,Cu,Ti,Au和Ag中的一种构成的单层导电薄膜,也可以是Al,Mo,Cu,Ti,Au和Ag中多种材料的导电薄膜的叠层结构。
可选的,该薄膜晶体管还包括保护层,所述保护层覆盖第一金属层、第二金属层以及第二绝缘层。保护层采用的材料可以为氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽和氧化锆等无机物;相应采用的制备工艺可以为PECVD,原子层沉积或物理气相沉积。保护层还可以为聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯等有机物中的一种构成的单层薄膜,或以上有机物中的多种构成的多层薄膜的层叠结构,相应的可以采用溶液法制备。
本实施例还提供了一种显示面板,该显示面板包括本发明任意实施例所述的薄膜晶体管。
本实施例还提供了一种薄膜晶体管的制作方法,图3是本发明实施例提供的一种薄膜晶体管的制作方法的流程图,参考图3,该方法包括:
步骤110、提供一玻璃基板。
可选的,玻璃基板为无碱玻璃、硼硅玻璃、钠钙玻璃或铝硅玻璃。
步骤120、在所述玻璃基板表面设置有源层。
图4是本发明实施例提供的一种有源层的示意图,参考图4,有源层20设置于玻璃基板10表面,有源层20制备时可以先在玻璃基板10表面沉积金属氧化物半导体薄膜,并通过黄光制程将其图形化成岛状,形成有源层20。
步骤130、在所述有源层远离所述玻璃基板的一侧设置第一绝缘层和栅极层,所述栅极层设置于所述第一绝缘层远离所述玻璃基板一侧。
图5是本发明实施例提供的一种第一绝缘层和栅极层的制备过程图,图6 是本发明实施例提供的制作第一绝缘层的过程图。可选的,参考图5和图6,步骤130包括:
在有源层20远离玻璃基板的一侧依次设置第一绝缘材料层51和栅极金属材料层61;
采用栅极掩膜版图案化栅极金属材料层61,形成栅极层60;
以栅极层60为掩膜版图案化第一绝缘材料层51,形成第一绝缘层50。
具体的,可以采用栅极层60作为掩膜版,直接采用刻蚀工艺直接刻蚀第一绝缘材料层51形成图案化的第一绝缘层50,可以减少光刻次数,降低制作成本。
步骤140、设置源极、漏极以及第二绝缘层,所述源极和所述漏极与所述有源层连接;所述第二绝缘层覆盖所述栅极层、所述源极和所述漏极,所述第二绝缘层上设置有通孔,所述通孔裸露出所述源极和所述漏极。
其中,所述有源层采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤ y≤0.20,0.0001≤z≤0.20,x+y+z=1,M包含In、Zn和Ga中的至少一种,稀土氧化物RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种,过渡族金属氧化物TO包含氧化钒、氧化铌和氧化钽中的至少一种。
图7是本发明实施例提供的第二绝缘层的制作示意图;具体的,参考图7,可以通过黄光制程图形化第二绝缘层70,形成通孔。
可选的,步骤140包括:
采用等离子增强型化学气相沉积法制作第二绝缘层,同时对有源层设置有第一绝缘层之外的区域进行高导掺杂,形成所述源极和所述漏极。
具体的,通过采用PECVD工艺形成第二绝缘层,可以同时对第一绝缘层未覆盖的有源层进行掺杂,形成源极和漏极,省去单独制备源极和漏极的步骤,简化了工艺,进一步降低了薄膜晶体管TFT的制造成本。
图8是本发明实施例提供的第一金属层和第二金属层的示意图,可选的,参考图8,该方法还包括:
在第二绝缘层70远离玻璃基板10的表面设置第一金属层80和第二金属层 90,第一金属层80通过通孔与源极30连接,第二金属层9 0通过通孔与漏极 40连接。
可选的,该方法还包括:在第一金属层80和第二金属层90远离玻璃基板 10的表面制备保护层100。保护层100上可以设置有分别与第一金属层80和第二金属层90对应的通过,用于实现第一金属层80和第二金属层90与外界电连接。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种薄膜晶体管,其特征在于,包括:
玻璃基板;
有源层、源极和漏极,所述有源层设置于所述玻璃基板表面,所述源极和所述漏极与所述有源层连接;
第一绝缘层,设置于所述有源层远离所述玻璃基板的一侧;
栅极层,设置于所述第一绝缘层远离所述玻璃基板的一侧;
第二绝缘层,所述第二绝缘层覆盖所述源极、所述漏极和所述栅极层,所述第二绝缘层上设置有通孔,所述通孔裸露出所述源极和所述漏极;所述第二绝缘层采用PECVD工艺制备;在所述第二绝缘层形成过程中,以硅烷和氨气作为主要前驱体,添加N2、He、N2O、O2和Ar作为辅助前驱体,并对暴露的有源层进行高导掺杂;
其中,所述有源层采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤y≤0.20,0.0001≤z≤0.20,x+y+z=1;MO为金属氧化物,M包含In、Zn和Ga中的至少一种;RO为稀土氧化物,RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种;TO为过渡族金属氧化物,TO包含氧化钒、氧化铌和氧化钽中的至少一种。
2.根据权利要求1所述的薄膜晶体管,其特征在于:
所述有源层中设置有所述第一绝缘层之外的区域为第一区域,高导掺杂之后的所述第一区域的有源层为所述源极和所述漏极。
3.根据权利要求1所述的薄膜晶体管,其特征在于:
所述第一绝缘层与所述栅极层的形状相同。
4.根据权利要求1所述的薄膜晶体管,其特征在于:
所述玻璃基板为无碱玻璃、硼硅玻璃、钠钙玻璃或铝硅玻璃。
5.根据权利要求1所述的薄膜晶体管,其特征在于,还包括:
第一金属层和第二金属层,所述第一金属层和所述第二金属层设置于所述第二绝缘层远离所述玻璃基板的表面,所述第一金属层通过所述通孔与所述源极连接,所述第二金属层通过所述通孔与所述漏极连接。
6.一种显示面板,其特征在于,包括权利要求1-5任一项所述的薄膜晶体管。
7.一种薄膜晶体管的制作方法,其特征在于,包括:
提供一玻璃基板;
在所述玻璃基板表面设置有源层;
在所述有源层远离所述玻璃基板的一侧设置第一绝缘层和栅极层,所述栅极层设置于所述第一绝缘层远离所述玻璃基板一侧;
采用等离子增强型化学气相沉积法制作第二绝缘层,同时对有源层设置有第一绝缘层之外的区域进行高导掺杂,形成源极和漏极;在所述第二绝缘层形成过程中,以硅烷和氨气作为主要前驱体,添加N2、He、N2O、O2和Ar作为辅助前驱体;所述源极和所述漏极与所述有源层连接;所述第二绝缘层覆盖所述栅极层、所述源极和所述漏极,所述第二绝缘层上设置有通孔,所述通孔裸露出所述源极和所述漏极;
其中,所述有源层采用的材料为(MO)x(RO)y(TO)z,其中0<x<1,0.0001≤y≤0.20,0.0001≤z≤0.20,x+y+z=1,MO为金属氧化物,M包含In、Zn和Ga中的至少一种;RO为稀土氧化物,RO包含氧化镨、氧化铽、氧化镝和氧化镱中的至少一种;TO为过渡族金属氧化物,TO包含氧化钒、氧化铌和氧化钽中的至少一种。
8.根据权利要求7所述的方法,其特征在于,在所述有源层远离所述玻璃基板一侧的设置第一绝缘层和栅极层,包括:
在所述有源层远离所述玻璃基板的一侧依次设置第一绝缘材料层和栅极金属材料层;
采用栅极掩膜版图案化所述栅极金属材料层,形成栅极层;
以所述栅极层为掩膜版图案化所述第一绝缘材料层,形成第一绝缘层。
9.根据权利要求7所述的方法,其特征在于,还包括:
在所述第二绝缘层远离所述玻璃基板的表面设置第一金属层和第二金属层,所述第一金属层通过所述通孔与所述源极连接,所述第二金属层通过所述通孔与所述漏极连接。
CN201810779917.4A 2018-07-16 2018-07-16 薄膜晶体管、显示面板及薄膜晶体管的制作方法 Active CN108987470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810779917.4A CN108987470B (zh) 2018-07-16 2018-07-16 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810779917.4A CN108987470B (zh) 2018-07-16 2018-07-16 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN108987470A CN108987470A (zh) 2018-12-11
CN108987470B true CN108987470B (zh) 2021-01-01

Family

ID=64549241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810779917.4A Active CN108987470B (zh) 2018-07-16 2018-07-16 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN108987470B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638070B (zh) * 2018-12-12 2021-01-15 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN109638082B (zh) * 2018-12-12 2021-05-25 华南理工大学 薄膜晶体管以及制备方法
CN110098261A (zh) * 2019-05-05 2019-08-06 华南理工大学 一种薄膜晶体管及其制作方法、显示基板、面板、装置
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201874A (ja) * 2010-03-05 2011-10-13 Sumitomo Chemical Co Ltd 多環式化合物及び有機半導体デバイス
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN105552080A (zh) * 2016-01-13 2016-05-04 广州新视界光电科技有限公司 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法
CN105575819A (zh) * 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN106298879A (zh) * 2016-09-27 2017-01-04 广州新视界光电科技有限公司 有源层材料、薄膜晶体管及垂直和顶栅结构tft的制作方法
CN106356306A (zh) * 2016-11-14 2017-01-25 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201874A (ja) * 2010-03-05 2011-10-13 Sumitomo Chemical Co Ltd 多環式化合物及び有機半導体デバイス
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN105552080A (zh) * 2016-01-13 2016-05-04 广州新视界光电科技有限公司 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法
CN105575819A (zh) * 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN106298879A (zh) * 2016-09-27 2017-01-04 广州新视界光电科技有限公司 有源层材料、薄膜晶体管及垂直和顶栅结构tft的制作方法
CN106356306A (zh) * 2016-11-14 2017-01-25 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管

Also Published As

Publication number Publication date
CN108987470A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN108987470B (zh) 薄膜晶体管、显示面板及薄膜晶体管的制作方法
US10109647B2 (en) MOTFT with un-patterned etch-stop
EP3121840B1 (en) Thin-film transistor and preparation method therefor, array substrate, and display panel
JP5015472B2 (ja) 薄膜トランジスタ及びその製法
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
WO2013104209A1 (zh) 氧化物薄膜晶体管及其制备方法
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
WO2017000503A1 (en) Metal oxide semiconductor thin film, thin-film-transistor, and their fabricating methods, and display apparatus
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
WO2019033762A1 (zh) 晶体管、阵列基板及其制作方法、显示装置
CN107564966B (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
US20190198677A1 (en) Array substrate and fabricating method thereof
WO2019100465A1 (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
WO2022252470A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN108122991B (zh) 薄膜晶体管及其制作方法
KR20160109647A (ko) 박막 트랜지스터 기판 및 그 제조방법
CN114730713A (zh) 一种薄膜晶体管的制备方法
CN107464848B (zh) 底栅氧化物半导体薄膜晶体管及其制备方法
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20181211

Assignee: Shenzhen Yonghang Technology Co.,Ltd.

Assignor: SOUTH CHINA University OF TECHNOLOGY

Contract record no.: X2021980006808

Denomination of invention: Thin film transistor, display panel and manufacturing method of thin film transistor

Granted publication date: 20210101

License type: Exclusive License

Record date: 20210726

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230424

Address after: Unit 604, Building 4, Unit 2, Zone 58, Science Park, No. 2 Qingwu Road, Science Park Community, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, 518057

Patentee after: Shenzhen Yonghang Technology Co.,Ltd.

Address before: 510641 No. five, 381 mountain road, Guangzhou, Guangdong, Tianhe District

Patentee before: SOUTH CHINA University OF TECHNOLOGY