CN105575819A - 一种顶栅结构金属氧化物薄膜晶体管及其制备方法 - Google Patents

一种顶栅结构金属氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105575819A
CN105575819A CN201610108201.2A CN201610108201A CN105575819A CN 105575819 A CN105575819 A CN 105575819A CN 201610108201 A CN201610108201 A CN 201610108201A CN 105575819 A CN105575819 A CN 105575819A
Authority
CN
China
Prior art keywords
layer
metal oxide
film transistor
gate structure
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610108201.2A
Other languages
English (en)
Inventor
徐苗
李民
彭俊彪
王磊
邹建华
陶洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201610108201.2A priority Critical patent/CN105575819A/zh
Publication of CN105575819A publication Critical patent/CN105575819A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种顶栅结构金属氧化物薄膜晶体管的制备方法,通过如下步骤进行:a.在衬底上制备缓冲层;b.在缓冲层上连续沉积不透明的绝缘性质的遮光层和金属氧化物半导体层,再图形化所制备的金属氧化物半导体层作为有源层,同时利用图形化后的金属氧化物半导体层即有源层作为自对准图形,图形化遮光层;c.在有源层上连续沉积第一绝缘层和第一金属层,然后图形化第一金属层作为栅极电极,再利用图形化的栅极电极、采用自对准的方法,图形化第一绝缘层作为栅极绝缘层;d.沉积并图形化第二绝缘层作为钝化层;e.在钝化层上沉积并图形化第二金属层,作为源漏电极层。遮光层为非晶碳薄膜或者氢化碳薄膜或者类金刚石薄膜。本发明工艺简单、性能优良。

Description

一种顶栅结构金属氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种顶栅结构金属氧化物薄膜晶体管及其制备方法。
背景技术
近年来,随着新型平板显示(FPD)产业的迅猛发展,作为FPD核心技术的薄膜晶体管(TFT)背板技术也在经历着深刻的变革。金属氧化物薄膜晶体管(OTFT)以其高迁移率、工艺简单、成本低、大面积均匀性佳等优点逐渐代替传统的非晶硅(a-Si)TFT和低温多晶硅(LTPS)TFT,而成为业界的新焦点。
但是由于非晶金属氧化物半导体材料的自身能带的特点,易于受到能量大于2.1eV的光线影响。这些缺陷制约了金属氧化物薄膜晶体管在液晶(TFT-LCD)和有机发光二极管(AMOLED)显示屏中的使用。
针对光线影响的问题,各个国家均进行了相应研究。美国专利US7864254公开了一种含有遮光层的顶栅式TFT结构,其中遮光层(2)沉积于衬底(1)之上,遮光层(2)还需沉积缓冲层(3),之后再依次沉积源漏电极(4a、4b)、半导体有源层(5)、栅极绝缘层(6)、辅助电极层(7)和栅极层(8)。遮光层(2)使用铬、氧化铬或是碳基材料。
美国专利申请号20130043475公开了一种含有遮光层的底栅式TFT结构,其中遮光层(LB)有多种可选的沉积位置,可以沉积在栅极(G)上表面或是下表面、栅极绝缘层(GI)上表面或是下表面、双层栅极绝缘层(GI)之间、有源层(C)下表面或是源漏(S、D)电极下表面。遮光层(LB)使用碳基材料——石墨烯、CNT。
以上都利用了遮光层阻挡光线避免对有源层造成伤害,然而遮光层必须对应有源层(尤其是沟道区域)的位置进行图形化,遮光层所覆盖的面积也要大于或等于有源层的面积才能发挥作用,尤其是沟道区域,这就意味着多了至少一步的图形化工艺,增加的图形化工艺会导致整体工艺复杂,使得生产成本增加。
因此,针对现有技术不足,提供一种工艺简单、生产成本低、且能够避免光线影响的顶栅结构金属氧化物薄膜晶体管及其制备方法以克服现有技术不足甚为必要。
发明内容
为了克服现有技术的上述缺点与不足,本发明的目的在于提供一种顶栅结构金属氧化物薄膜晶体管的制备方法,该制备方法不需要增加额外的光刻工艺,具有工艺简单、生产成本低且能够避免受光线影响的特点。
本发明的上述目的通过如下技术手段实现:一种顶栅结构金属氧化物薄膜晶体管的制备方法,通过如下步骤进行:
a.在衬底上制备缓冲层;
b.在缓冲层上连续沉积不透明的绝缘性质的遮光层和金属氧化物半导体层,再图形化所制备的金属氧化物半导体层作为有源层,同时利用图形化后的金属氧化物半导体层即有源层作为自对准图形,图形化遮光层;
c.在有源层上连续沉积第一绝缘层和第一金属层,然后图形化第一金属层作为栅极电极,再利用图形化的栅极电极、采用自对准的方法,图形化第一绝缘层作为栅极绝缘层;
d.沉积并图形化第二绝缘层作为钝化层;
e.在钝化层上沉积并图形化第二金属层,作为源漏电极层。
优选的,所述遮光层为非晶碳薄膜或者氢化碳薄膜或者类金刚石薄膜。
优选的,所述遮光层的厚度为10nm至1000nm。
优选的,所述遮光层通过物理气相沉积方法或者化学气相沉积方法或者原子层沉积方法或者激光沉积方法制备。
优选的,所述衬底为具有缓冲层的玻璃衬底或者为具有水氧阻隔层的柔性衬底;
当所述衬底为具有水氧阻隔层的柔性衬底时,具体为PEN、PET、PI或者金属箔中的任意一种。
优选的,所述有源层薄膜为单层金属氧化物(In2O3)x(MO)y(ZnO)z薄膜或者由金属氧化物(In2O3)x(MO)y(ZnO)z薄膜叠设而成的多层薄膜;其中0≤x≤1,0≤y≤1,0≤z≤1,且x+y+z=1,M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意元素组合构成的单层薄膜;所述有源层的厚度为10nm至50nm。
优选的,所述第一绝缘层为由材质SiO2、Si3N4、Al2O3、、Ta2O5、或、Y2O3的单层绝缘薄膜或是由其中任意两种以上的绝缘材料构成的多层绝缘薄膜,所述第一绝缘层厚度为50nm至500nm;
所述第一金属导电层为单层金属薄膜,或由单层Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金中任意两层以上构成的多层薄膜,所述第一金属导电层的厚度为100nm至2000nm。
优选的,所述第二绝缘层作为钝化层,材料为SiO2、Si3N4、Al2O3、Y2O3、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯中的任意一种或者由其中任意两种以上的材料制备而成的多层薄膜,所述第二绝缘层厚度为50nm~2000nm。
优选的,所述第二金属导电层为材质为Al、Cu、Mo或者Ti中的任意一种或者是由其中任意两种单质构成的合金材料。
本发明同时提供一种顶栅结构金属氧化物薄膜晶体管,通过如上方法制备而成。
与现有技术相比,本发明具有以下优点和有益效果:
本发明的顶栅结构金属氧化物薄膜晶体管的制备方法,由于在衬底与有源层之间,插入了不透明的绝缘层作为有源层的遮光层,遮光层可以与栅极电极一起,隔绝外界入射光影响,提高金属氧化物薄膜晶体管的光稳定性。利用顶栅共面结构的特点,在不增加光刻成本的前提下,引入不透明绝缘层作为遮光层,对有源层沟道进行保护。遮光层采用在电学、化学方面惰性较好,同时又易于移除的薄膜材料。因此其制作不需要增加光刻次数以及额外的制作成本。本发明的方法具有制程简单、成本低及所制备的器件性能优异的特点。
附图说明
图1是本发明的顶栅结构金属氧化物薄膜晶体管的示意图。
图2是本发明实施例2步骤a在衬底上制备缓冲层的示意图。
图3是本发明实施例2步骤b沉积的遮光层和金属氧化物半导体层的示意图。
图4是本发明实施例2步骤b制备的遮光层和有源层的示意图。
图5是本发明实施例2步骤c制备的栅极绝缘层和栅极电极的示意图。
图6是本发明实施例2步骤d制备的钝化层的示意图。
具体实施方式
下面结合实施例,对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例1
一种顶栅结构金属氧化物薄膜晶体管,其结构如图1所示。其制备方法,包括如下步骤:
a.在衬底100上制备缓冲层200;
b.在缓冲层200上连续沉积不透明的绝缘性质的遮光层300和金属氧化物半导体层,再图形化所制备的金属氧化物半导体层作为有源层400,同时利用图形化后的金属氧化物半导体层即有源层400作为自对准图形,图形化遮光层300;
c.在有源层400上连续沉积第一绝缘层和第一金属层,然后图形化第一金属层作为栅极电极600,再利用图形化的栅极电极600、采用自对准的方法,图形化第一绝缘层作为栅极绝缘层500;
d.沉积并图形化第二绝缘层作为钝化层700;
e.在钝化层700上沉积并图形化第二金属层,作为源漏电极800层。
其中,所述衬底100为具有缓冲层200的玻璃衬底100或者为具有水氧阻隔层的柔性衬底100。当所述衬底100为具有水氧阻隔层的柔性衬底100时,具体为PEN、PET、PI或者金属箔中的任意一种。
所述遮光层300为非晶碳薄膜或者氢化碳薄膜或者类金刚石薄膜。其中,遮光层300的厚度为10nm至1000nm。遮光层300通过物理气相沉积方法或者化学气相沉积方法或者原子层沉积方法或者激光沉积方法制备。
有源层400薄膜为单层金属氧化物(In2O3)x(MO)y(ZnO)z薄膜或者由金属氧化物(In2O3)x(MO)y(ZnO)z薄膜叠设而成的多层薄膜;其中0≤x≤1,0≤y≤1,0≤z≤1,且x+y+z=1,M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意元素组合构成的单层薄膜;所述有源层400的厚度为10nm至50nm。
第一绝缘层为由材质SiO2、Si3N4、Al2O3、、Ta2O5、或Y2O3的单层绝缘薄膜或是由其中任意两种以上的绝缘材料构成的多层绝缘薄膜,所述第一绝缘层厚度为50nm至500nm。
第一金属导电层为单层金属薄膜,或由单层Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金中任意两层以上构成的多层薄膜,所述第一金属导电层的厚度为100nm至2000nm。
第二绝缘层作为钝化层700,材料为SiO2、Si3N4、Al2O3、Y2O3、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯中的任意一种或者由其中任意两种以上的材料制备而成的多层薄膜,所述第二绝缘层厚度为50nm~2000nm。
第二金属导电层为材质为Al、Cu、Mo或者Ti中的任意一种或者是由其中任意两种单质构成的合金材料。
本发明的顶栅结构金属氧化物薄膜晶体管的制备方法,由于在衬底100与有源层400之间,插入了不透明的绝缘层作为有源层400的遮光层300,遮光层300可以与栅极电极600一起,隔绝外界入射光影响,提高金属氧化物薄膜晶体管的光稳定性。利用顶栅共面结构的特点,在不增加光刻成本的前提下,引入不透明绝缘层作为遮光层300,对有源层400沟道进行保护。遮光层300采用在电学、化学方面惰性较好,同时又易于移除的薄膜材料。因此其制作不需要增加光刻次数以及额外的制作成本。该方法具有制程简单、成本低及所制备的器件性能优异的特点。
实施例2
一种顶栅结构金属氧化物薄膜晶体管的制备方法,通过如下步骤进行的:
a.在衬底100上使用PECVD沉积300nm的SiO2作为缓冲层200,如图2所示。
b.在缓冲层200上使用PVD法连续沉积100nm的C膜和50nm的IGZO薄膜,如图3所示。然后使用HCl与H2O的比例为1:60的稀盐酸图形化IGZO薄膜得到有源层400,然后使用N2O气等离子体处理方法,以有源层400为掩模,图形化C膜遮光层300,如图4所示。
c.使用PECVD方法依次沉积300nm的SiO2第一绝缘层和200nm厚的Mo层作为第一金属层,然后图形化第一金属层作为栅极电极600,接着以栅极电极600为掩模、采用自对准方法图形化第一绝缘层作为栅极绝缘层500,如图5所示。
d.使用PECVD方法沉积200/100nm的SiO2/SiNx叠层薄膜作为钝化层700,如图6所示。
e.使用PVD方法沉积30/200/30nm的Mo/Al/Mo作为第二金属层,并对其进行图形化得到源漏电极800,所制备的成品如图1所示。
本发明的顶栅结构金属氧化物薄膜晶体管的制备方法,由于在衬底100与有源层400之间,插入了不透明的绝缘层作为有源层400的遮光层300,遮光层300可以与栅极电极600一起,隔绝外界入射光影响,提高金属氧化物薄膜晶体管的光稳定性。利用顶栅共面结构的特点,在不增加光刻成本的前提下,引入不透明绝缘层作为遮光层300,对有源层400沟道进行保护。遮光层300采用在电学、化学方面惰性较好,同时又易于移除的薄膜材料。因此其制作不需要增加光刻次数以及额外的制作成本。该方法具有制程简单、成本低,所制备的器件性能优异的特点。
对本实施例所制备的顶栅结构金属氧化物薄膜晶体管进行测试,通过测试,器件的性能表征如下:开启电压(Von)为-1.7V,阈值电压(Vth)为-1.2V,亚阈值摆幅(SS)为0.18V/decade,饱和迁移率(saturatedmobility)为31.2cm2/Vs,正栅压热稳定性(ΔVth)=0.85V(Vg=+20V,Vds=+10V,温度=60℃,施压时间=2小时),负栅压热稳定性(ΔVth)=-0.12V,(Vg=-20V,Vds=0V,温度=60℃,施压时间=2小时),从以上数据可以看出,器件的迁移率和稳定性都比较理想。
综上所述,本发明的方法具有制程简单、成本低,所制备的器件性能优异的特点。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受所述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,通过如下步骤进行:
a.在衬底上制备缓冲层;
b.在缓冲层上连续沉积不透明的绝缘性质的遮光层和金属氧化物半导体层,再图形化所制备的金属氧化物半导体层作为有源层,同时利用图形化后的金属氧化物半导体层即有源层作为自对准图形,图形化遮光层;
c.在有源层上连续沉积第一绝缘层和第一金属层,然后图形化第一金属层作为栅极电极,再利用图形化的栅极电极、采用自对准的方法,图形化第一绝缘层作为栅极绝缘层;
d.沉积并图形化第二绝缘层作为钝化层;
e.在钝化层上沉积并图形化第二金属层,作为源漏电极层。
2.根据权利要求1所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,所述遮光层为非晶碳薄膜或者氢化碳薄膜或者类金刚石薄膜。
3.根据权利要求2所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,所述遮光层的厚度为10nm至1000nm。
4.根据权利要求3所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,所述遮光层通过物理气相沉积方法或者化学气相沉积方法或者原子层沉积方法或者激光沉积方法制备。
5.根据权利要求4所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,所述衬底为具有缓冲层的玻璃衬底或者为具有水氧阻隔层的柔性衬底;当所述衬底为具有水氧阻隔层的柔性衬底时,具体为PEN、PET、PI或者金属箔中的任意一种。
6.根据权利要求5所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于:
所述有源层薄膜为单层金属氧化物(In2O3)x(MO)y(ZnO)z薄膜或者由金属氧化物(In2O3)x(MO)y(ZnO)z薄膜叠设而成的多层薄膜;其中0≤x≤1,0≤y≤1,0≤z≤1,且x+y+z=1,M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意元素组合构成的单层薄膜;所述有源层的厚度为10nm至50nm。
7.根据权利要求6所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,
所述第一绝缘层为由材质SiO2、Si3N4、Al2O3、Ta2O5、或Y2O3的单层绝缘薄膜或是由其中任意两种以上的绝缘材料构成的多层绝缘薄膜,所述第一绝缘层厚度为50nm至500nm;
所述第一金属导电层为单层金属薄膜,或由单层Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金中任意两层以上构成的多层薄膜,所述第一金属导电层的厚度为100nm至2000nm。
8.根据权利要求7所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,
所述第二绝缘层作为钝化层,材料为SiO2、Si3N4、Al2O3、Y2O3、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯中的任意一种或者由其中任意两种以上的材料制备而成的多层薄膜,所述第二绝缘层厚度为50nm~2000nm。
9.根据权利要求8所述的顶栅结构金属氧化物薄膜晶体管的制备方法,其特征在于,
所述第二金属导电层为材质为Al、Cu、Mo或者Ti中的任意一种或者是由其中任意两种单质构成的合金材料。
10.一种顶栅结构金属氧化物薄膜晶体管,其特征在于,通过如权利要求1-9任意一项所述的方法制备而成。
CN201610108201.2A 2016-02-26 2016-02-26 一种顶栅结构金属氧化物薄膜晶体管及其制备方法 Pending CN105575819A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610108201.2A CN105575819A (zh) 2016-02-26 2016-02-26 一种顶栅结构金属氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610108201.2A CN105575819A (zh) 2016-02-26 2016-02-26 一种顶栅结构金属氧化物薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN105575819A true CN105575819A (zh) 2016-05-11

Family

ID=55885822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610108201.2A Pending CN105575819A (zh) 2016-02-26 2016-02-26 一种顶栅结构金属氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105575819A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
WO2018000947A1 (zh) * 2016-06-28 2018-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
WO2018053707A1 (en) 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN108231794A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN109638070A (zh) * 2018-12-12 2019-04-16 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN109659436A (zh) * 2018-12-19 2019-04-19 福州大学 一种全透明异质结光晶体管及其制备方法
CN110865110A (zh) * 2019-11-18 2020-03-06 中山大学 共平面栅极氧化物薄膜晶体管生物传感器及制备方法
WO2021003767A1 (zh) * 2019-07-05 2021-01-14 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244068A (ja) * 1985-04-20 1986-10-30 Oki Electric Ind Co Ltd 薄膜トランジスタ
US20040160539A1 (en) * 2001-03-13 2004-08-19 Feoktistov Nikolai Alexandrovich Optically addressed spatial light modulator (oaslm) with dielectric mirror comprising layers of amorphous hydrogenated carbon
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
US20070164287A1 (en) * 2002-12-24 2007-07-19 Takuya Hirano Thin film transistor, its manufacture method and display device
US20100012944A1 (en) * 2008-07-17 2010-01-21 An-Thung Cho Thin film transistor substrate and thin film transistor of display panel and method of making the same
US20110114957A1 (en) * 2009-11-13 2011-05-19 Eun-Hyun Kim Thin film transistor and organic light emitting display apparatus
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244068A (ja) * 1985-04-20 1986-10-30 Oki Electric Ind Co Ltd 薄膜トランジスタ
US20040160539A1 (en) * 2001-03-13 2004-08-19 Feoktistov Nikolai Alexandrovich Optically addressed spatial light modulator (oaslm) with dielectric mirror comprising layers of amorphous hydrogenated carbon
US20070164287A1 (en) * 2002-12-24 2007-07-19 Takuya Hirano Thin film transistor, its manufacture method and display device
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
US20100012944A1 (en) * 2008-07-17 2010-01-21 An-Thung Cho Thin film transistor substrate and thin film transistor of display panel and method of making the same
US20110114957A1 (en) * 2009-11-13 2011-05-19 Eun-Hyun Kim Thin film transistor and organic light emitting display apparatus
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018000947A1 (zh) * 2016-06-28 2018-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
US10211342B2 (en) 2016-06-28 2019-02-19 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, array substrate, and display panel
WO2018053707A1 (en) 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
EP3516453A4 (en) * 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10367081B2 (en) 2017-02-17 2019-07-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing thin film transistor
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN108231794A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板
CN108231794B (zh) * 2018-01-02 2020-07-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN108987470B (zh) * 2018-07-16 2021-01-01 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN109638070A (zh) * 2018-12-12 2019-04-16 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN109659436A (zh) * 2018-12-19 2019-04-19 福州大学 一种全透明异质结光晶体管及其制备方法
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
WO2021003767A1 (zh) * 2019-07-05 2021-01-14 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN110865110A (zh) * 2019-11-18 2020-03-06 中山大学 共平面栅极氧化物薄膜晶体管生物传感器及制备方法

Similar Documents

Publication Publication Date Title
CN105575819A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN103236443B (zh) 一种金属氧化物薄膜晶体管及其制备方法
US10032953B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN104538429B (zh) Amoled背板的制作方法及其结构
CN105161503B (zh) 非晶硅半导体tft背板结构
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
CN106129086B (zh) Tft基板及其制作方法
CN102403365A (zh) 薄膜晶体管及其制造方法
US11843057B2 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN102723279A (zh) 一种金属氧化物薄膜晶体管的制作方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN104465669A (zh) 阵列基板及其制作方法、显示装置
CN106229297A (zh) Amoled像素驱动电路的制作方法
Zhang et al. Balanced performance improvement of a-InGaZnO thin-film transistors using ALD-derived Al2O3-passivated high-k HfGdOx dielectrics
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN102651399B (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
CN102692771B (zh) 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
CN104157609A (zh) Tft基板的制作方法及其结构
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
CN105552080A (zh) 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511

RJ01 Rejection of invention patent application after publication