CN108231794B - 阵列基板的制备方法、阵列基板 - Google Patents
阵列基板的制备方法、阵列基板 Download PDFInfo
- Publication number
- CN108231794B CN108231794B CN201810003073.4A CN201810003073A CN108231794B CN 108231794 B CN108231794 B CN 108231794B CN 201810003073 A CN201810003073 A CN 201810003073A CN 108231794 B CN108231794 B CN 108231794B
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- forming
- light
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 27
- 230000000903 blocking effect Effects 0.000 claims abstract description 14
- 238000004544 sputter deposition Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000004408 titanium dioxide Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 125
- 239000010408 film Substances 0.000 description 32
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 238000000059 patterning Methods 0.000 description 7
- 238000010891 electric arc Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板的制备方法，属于显示技术领域，其可解决现有的低温多晶硅阵列基板制备工艺复杂的问题。本发明的阵列基板的制备方法，包括：在衬底基板上形成遮光层；在遮光层上方，通过溅射工艺形成阻挡层；在阻挡层上方形成半导体材料层；通过一次构图工艺，形成包括遮光图案、阻挡图案，以及有源层的图形。
Description
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板的制备方法、阵列基板。
背景技术
在目前的显示面板技术领域中，低温多晶硅(Low Temperature Poly-silicon；LTPS)技术已受到广泛的重视和应用。由于低温多晶硅具有高迁移率的特性，因此在显示面板中采用低温多晶硅制成的TFT(Thin Film Transistor；薄膜晶体管)器件，可提高显示面板的分辨率、反应速度、亮度和开口率。同时，利用低温多晶硅技术可将显示面板的外围驱动电路集成于基板上，还可起到节省显示面板的空间和降低生产成本的作用。
然而，在低温多晶硅阵列基板的制备过程中，目前的低温多晶硅TFT半导体层的制备工艺复杂，与传统的基于非晶硅显示技术的阵列基板相比，非晶硅阵列基板需采用4-5道构图工艺，而低温多晶硅阵列基板需要采用9-11道构图工艺，其生产工艺较为复杂，导致低温多晶硅阵列基板的生产效率降低且生产成本较高。
现有技术中，在制备低温多晶硅阵列基板中的遮光图案和有源层时，分别通过两次构图工艺形成。而遮光图案是用来对有层进行遮挡的，故若将二者采用一次构图工艺进行制备，则可以提高低温多晶硅阵列基板的生产效率。
但是，遮光图案通常为金属材料膜层，而有源层以及其与遮光图案之间的缓冲层通常通过PECVD(Plasma Enhanced Chemical Vapor Deposition；等离子体增强化学气相沉积法)进行制备，若直接将形成有整面金属层(遮光图案所在层)的低温多晶硅阵列基板直接放入PECVD腔室中制备，会产生弧光放电现象，影响低温多晶硅阵列基板的产品良率。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种制备工艺简单，且不会影响产品良率的阵列基板的制备方法。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括：
在衬底基板上形成遮光层；
在所述遮光层上方，通过溅射工艺形成阻挡层；
在所述阻挡层上方形成半导体材料层；
通过一次构图工艺，形成包括遮光图案、阻挡图案，以及有源层的图形。
优选的，所述半导体材料层的材料包括：低温多晶硅、非晶硅、金属氧化物中的任意一种。
优选的，所述阻挡层的材料包括二氧化钛。
进一步优选的，所述在所述遮光层上方形成绝缘的阻挡层具体包括：
在所述遮光层上形成钛膜层；
通过退火氧化工艺，使所述钛膜层形成所述阻挡层。
进一步优选的，所述钛膜层的厚度为100至200埃米。
优选的，在所述遮光层上方形成绝缘的阻挡层之后，在所述阻挡层上方形成多晶硅膜层之前，还包括：
在所述阻挡层上形成缓冲层。
解决本发明技术问题所采用的另一技术方案是一种阵列基板，包括：
衬底基板；依次设于衬底基板上方的遮光图案、阻挡图案、有源层，且这三者在所述衬底基板上的正投影完全重合。
优选的，所述阻挡层的材料包括二氧化钛。
优选的，所述有源层的材料包括：低温多晶硅、非晶硅、金属氧化物中的任意一种。
解决本发明技术问题所采用的另一技术方案是一种显示面板，包括上述任意一种阵列基板。
由于本发明提供的阵列基板的制备方法，在形成遮光层后，通过溅射工艺在阵列基板上形成阻挡层，因此，在后续形成半导体材料层时，阵列基板在PECVD腔室中不会产生弧光放电的现象，而且在本发明的制备方法中，采用一次构图工艺形成包括遮光图案和有源层的图形，因此，不但可以减少工艺步骤，而且在工艺过程中不会对阵列基板的性能产生影响。
附图说明
图1为本发明的实施例1的阵列基板的制备方法的流程图；
图2为本发明的实施例2的阵列基板的制备方法的流程图；
图3为本发明的实施例2的阵列基板的制备方法的步骤S21的示意图；
图4为本发明的实施例2的阵列基板的制备方法的步骤S221的示意图；
图5为本发明的实施例2的阵列基板的制备方法的步骤S222的示意图；
图6为本发明的实施例2的阵列基板的制备方法的步骤S23的示意图；
图7为本发明的实施例2的阵列基板的制备方法的步骤S24的示意图；
图8为本发明的实施例2的阵列基板的制备方法的步骤S25的示意图；
其中附图标记为：1、衬底基板；2、遮光层；3、阻挡层；31、钛膜层；4、缓冲层；5、多晶硅膜层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1所示，本实施例提供一种阵列基板的制备方法，其包括在衬底基板上形成遮光图案和位于遮光层上方的薄膜晶体管的各层结构；其中，薄膜晶体管为顶栅型薄膜晶体管，遮光层的位置与薄膜晶体管的有源层的位置相对应。而特别的是，本实施例中的遮光图案层和薄膜晶体管的有源层采用以下工艺制备。
S11、在衬底基板上形成遮光层。
S12、在遮光层上方，通过溅射工艺形成阻挡层。
S13、在阻挡层上方形成半导体材料层。
S14、通过一次构图工艺，形成包括遮光图案、阻挡图案，以及有源层的图形。
其中，“构图工艺”是指通过将完整材料层中的一部分除去，从而使该层剩余部分形成所需结构的技术，其通常包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一部或多步。
由于本实施例提供的阵列基板的制备方法，在形成遮光层后，通过溅射工艺在阵列基板上形成阻挡层，因此，在后续形成半导体材料层时，阵列基板在PECVD腔室中不会产生弧光放电的现象，而且在本实施例的制备方法中，采用一次构图工艺形成包括遮光图案和有源层的图形，因此，不但可以减少工艺步骤，而且在工艺过程中不会对阵列基板的性能产生影响。
实施例2：
如图2至图8所示，本实施例提供一种阵列基板的制备方法。其中，阵列基板可以为用于液晶显示的阵列基板中，也可以用于有机电致发光二极管阵列基板中。阵列基板中的薄膜晶体管可以为低温多晶硅薄膜晶体管、非晶硅薄膜晶体管、金属氧化物薄膜晶体管的任意一种。
具体的，以下以阵列基板上包括低温多晶硅薄膜晶体管的制备方法为例进行介绍，本实施例中的制备方法具体包括以下步骤：
S21、如图3所示，在衬底基板1上形成遮光层2。
其中，衬底基板1可以为玻璃基板，遮光层2的材料可以为金属，例如钼(Mo)。具体的，本步骤中，可以通过溅射等工艺在衬底基板1上形成遮光层2。
S22、如图4所示，在遮光层2上方，通过溅射工艺形成阻挡层3。
其中，阻挡层3具有较高的电阻率。本步骤中，通过溅射工艺在衬底基板1上形成覆盖遮光层2的高电阻率的阻挡层3，从而可以在后续制备过程中，避免因覆盖有整面金属层的衬底基板1直接进入PECVD腔室中而发生弧光放电现象，导致最终制备完成的阵列基板的性能不佳。
在此需要说明的是，本实施例中，“通过溅射工艺形成阻挡层3”指形成阻挡层3的工艺包括溅射工艺，并不用于限制通过溅射工艺可以直接形成阻挡层3。
优选的，本实施例中的阻挡层3的材料包括二氧化钛(TiO2)。也即，可利用二氧化钛作为阻挡层3。具体的，当利用二氧化钛作为阻挡层3时，本步骤具体包括：
S221、如图5所示，在遮光层2上形成钛膜层31。具体可通过溅射工艺在形成遮光层2的衬底基板1上沉积一层钛膜层31。
优选的，本步骤中钛膜层31的厚度范围在100至200埃米之间。之所以这样设置是因为，通过测试不同厚度的钛膜层31氧化前后的电阻值(实验数据详见表1)，发现当钛膜层31的厚度在100至200埃米之间时，其氧化后形成的二氧化钛膜层31的电阻值较大，故可以利用其作为阻挡层3，从而避免阵列基板在PECVD腔室发生弧光放电现象。
表1.不同厚度钛膜层31氧化前后电阻值对应表
在此需要说明的是，表1中-9999表示被测物的电阻值超出了测量范围，此种情况可以认为其具有较大的电阻值，近似于绝缘体。
S222、如图6所示，通过退火氧化工艺，使钛膜层31形成阻挡层3。
即对钛膜层31进行氧化处理，以使其氧化成为二氧化钛膜层31，从而形成阻挡层3。具体的，可将形成有遮光层2的衬底基板1放置于退火炉中，在氧气或者空气中进行退火，使钛膜层31氧化，形成一层二氧化钛膜层31，以得到所需的阻挡层3。
优选的，本实施例中，阵列基板的制备方法还包括S23、在阻挡层3上形成缓冲层4。在阻挡层3上形成缓冲层4，可以在后续制备多晶硅膜层5的工艺中，采用ELA(ExcimerLaser Anneal；准分子激光退火)工艺对待晶化非晶硅膜层进行晶化处理时，阻挡热量和氢离子的传递，从而减缓被激光加热的硅的冷却速率，有利于硅的结晶。
具体的，本实施例中，缓冲层4可通过PECVD方法沉积形成。可以理解的是，在利用PECVD方法形成缓冲层4时，由于衬底基板1上形成有阻挡层3，故其不会在PECVD腔室中发生弧光放电。
优选的，本实施例中，缓冲层4采用氧化硅材料制成，氧化硅材料与硅晶硅材料具有较高的晶格匹配性，在采用ELA工艺形成多晶硅膜层5时，可提高多晶硅膜层5的晶粒质量，并减少多晶硅膜层5与缓冲层4之间的层间缺陷。
S24、如图7所示，在阻挡层3上方形成多晶硅膜层5。多晶硅膜层5用于在后续构图工艺后形成有源层的图形。
具体的，S24可包括：通过PECVD工艺在完成上述步骤的衬底基板1上形成待晶化非晶硅膜层，采用ELA工艺对待晶化非晶硅膜层进行净化处理，使其形成多晶硅膜层5。
可以理解的是，根据阵列基板上薄膜晶体管类型的不同，多晶硅膜层5可以相应更改为其它半导体材料层，例如非晶硅膜层、金属氧化物层等。
S25、如图8所示，通过一次构图工艺，形成包括遮光图案、阻挡图案，以及有源层的图形。
即通过涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤，将衬底基板1上的遮光层2、阻挡层3以及多晶硅膜层5中的部分材料一次去除，从而在衬底基板1上形成对应遮光图案、阻挡图案以及有源层的图形。
至此，完成本实施例的阵列基板的有源层的制备。
当然，在完成上述步骤的衬底基板1上还可以依次形成栅绝缘层、栅极、层间绝缘层以及源极、漏极，以完成薄膜晶体管的各层结构，且这几层结构可以采用现有工艺完成，故在此不再详细描述。
利用本实施例提供的阵列基板的制备方法制备阵列基板时，可以通过一次构图工艺同时形成包括遮光图案和有源层的图形，且不会对阵列基板的产品良率产生影响。故相对于现有技术，本实施例提供的阵列基板的制备方法可以简化阵列基板的制备工艺，提高生产效率，降低生产成本。
实施例3：
本实施例提供一种阵列基板，其可由实施例1或者实施例2中提供的阵列基板的制备方法制备而成。该阵列基板包括：衬底基板；依次设于衬底基板上方的遮光图案、阻挡图案、有源层，且这三者在衬底基板上的正投影完全重合。
其中，优选的，有源层的材料包括：低温多晶硅、非晶硅、金属氧化物中的任意一种。
优选的，阻挡层的材料包括二氧化钛。
本实施例中的阵列基板中，遮光图案、阻挡图案以及有源层可通过一次构图工艺形成，故相对于现有技术，本实施例提供的阵列基板的制备工艺更为简化，生产效率较高，且生产成本较低。
实施例4：
本实施例提供一种显示面板，其包括实施例3中提供的任意一种阵列基板。
其中，显示装置可以为液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成遮光层；
在所述遮光层上方，通过溅射工艺形成阻挡层；
在所述阻挡层上方形成半导体材料层；
通过一次构图工艺，形成包括遮光图案、阻挡图案，以及有源层的图形；
所述阻挡层的材料包括二氧化钛。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，
所述半导体材料层的材料包括：低温多晶硅、非晶硅、金属氧化物中的任意一种。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述遮光层上方形成绝缘的阻挡层具体包括：
在所述遮光层上形成钛膜层；
通过退火氧化工艺，使所述钛膜层形成所述阻挡层。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，
所述钛膜层的厚度为100至200埃米。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述遮光层上方形成绝缘的阻挡层之后，在所述阻挡层上方形成多晶硅膜层之前，还包括：
在所述阻挡层上形成缓冲层。
6.一种阵列基板，其特征在于，包括：
衬底基板；依次设于衬底基板上方的遮光图案、阻挡图案、有源层，且这三者在所述衬底基板上的正投影完全重合；
所述阻挡层的材料包括二氧化钛。
7.根据权利要求6所述的阵列基板，其特征在于，
所述有源层的材料包括：低温多晶硅、非晶硅、金属氧化物中的任意一种。
8.一种显示面板，其特征在于，包括权利要求6或7所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810003073.4A CN108231794B (zh) | 2018-01-02 | 2018-01-02 | 阵列基板的制备方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810003073.4A CN108231794B (zh) | 2018-01-02 | 2018-01-02 | 阵列基板的制备方法、阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108231794A CN108231794A (zh) | 2018-06-29 |
| CN108231794B true CN108231794B (zh) | 2020-07-17 |
Family
ID=62642597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810003073.4A Active CN108231794B (zh) | 2018-01-02 | 2018-01-02 | 阵列基板的制备方法、阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231794B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416274B (zh) * | 2019-08-02 | 2023-04-07 | 京东方科技集团股份有限公司 | 一种基板及其制备方法和oled显示面板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN104538454A (zh) * | 2014-12-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN104733540A (zh) * | 2009-10-09 | 2015-06-24 | 株式会社半导体能源研究所 | 半导体器件 |
| CN105575819A (zh) * | 2016-02-26 | 2016-05-11 | 华南理工大学 | 一种顶栅结构金属氧化物薄膜晶体管及其制备方法 |
| CN107046042A (zh) * | 2017-04-20 | 2017-08-15 | 京东方科技集团股份有限公司 | 一种低温多晶硅背板及其制造方法、显示装置 |
| CN107104110A (zh) * | 2017-05-24 | 2017-08-29 | 京东方科技集团股份有限公司 | 阵列基板、制备方法、显示面板以及显示装置 |
| CN107275195A (zh) * | 2017-07-18 | 2017-10-20 | 京东方科技集团股份有限公司 | 膜层图案化方法、阵列基板及其制作方法 |
| CN107342260A (zh) * | 2017-08-31 | 2017-11-10 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板制备方法及阵列基板 |
-
2018
- 2018-01-02 CN CN201810003073.4A patent/CN108231794B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN104733540A (zh) * | 2009-10-09 | 2015-06-24 | 株式会社半导体能源研究所 | 半导体器件 |
| CN104538454A (zh) * | 2014-12-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN105575819A (zh) * | 2016-02-26 | 2016-05-11 | 华南理工大学 | 一种顶栅结构金属氧化物薄膜晶体管及其制备方法 |
| CN107046042A (zh) * | 2017-04-20 | 2017-08-15 | 京东方科技集团股份有限公司 | 一种低温多晶硅背板及其制造方法、显示装置 |
| CN107104110A (zh) * | 2017-05-24 | 2017-08-29 | 京东方科技集团股份有限公司 | 阵列基板、制备方法、显示面板以及显示装置 |
| CN107275195A (zh) * | 2017-07-18 | 2017-10-20 | 京东方科技集团股份有限公司 | 膜层图案化方法、阵列基板及其制作方法 |
| CN107342260A (zh) * | 2017-08-31 | 2017-11-10 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板制备方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108231794A (zh) | 2018-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822261B2 (en) | Semiconductor device and method for forming the same | |
| JP6129312B2 (ja) | アレイ基板の製造方法、アレイ基板及び表示装置 | |
| CN103123910B (zh) | 阵列基板及其制造方法、显示装置 | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| US11101368B2 (en) | Method of forming crystallized semiconductor layer, method of fabricating thin film transistor, thin film transistor, and display apparatus | |
| US20170110587A1 (en) | Array substrate and manufacturing method thereof, display panel, display device | |
| US20160247823A1 (en) | Ltps tft array substrate, its manufacturing method, and display device | |
| WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2015161619A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US11245037B2 (en) | Method of fabricating array substrate, array substrate, and display apparatus | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| WO2013123786A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN108231794B (zh) | 阵列基板的制备方法、阵列基板 | |
| US9165954B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
| WO2016000363A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 | |
| WO2018205930A1 (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 | |
| US9515101B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| CN107946367B (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管 | |
| KR20100130523A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JPH0418524A (ja) | アクティブマトリクス液晶表示パネルの製作法 | |
| CN114678427A (zh) | 金属氧化物薄膜晶体管及其制作方法、阵列基板 | |
| CN111613578A (zh) | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |