CN101022085A - 半导体元件及其制作方法 - Google Patents

Abstract

本发明是关于一种半导体元件及其制作方法，该方法包括下列步骤。提供一透光基板；形成一遮光层于透光基板上，形成一第一缓冲层于遮光层上；形成一半导体层于第一缓冲层上；图案化遮光层、第一缓冲层与半导体层，以形成一图案化叠层；在半导体层中形成一通道区与位于通道区两侧的一源极/漏极区；形成一栅绝缘层于透光基板上，以覆盖图案化叠层；形成一栅极于通道区上方的栅绝缘层上。本发明的半导体元件通过遮光层来阻挡非必要光线，以有效降低非必要的外界光线或非必要的底部背光源对半导体元件的干扰。此遮光层的制作与现有制造工艺兼容，制作方式简单且不需额外增加掩膜制造工艺，可提高生产良品率并降低制作成本。

Description

半导体元件及其制作方法

技术领域

本发明是有关于一种半导体元件及其制作方法，且特别是有关于一种能降低外界光线干扰的半导体元件的制作方法。

背景技术

随着现代视频技术的进步，各式显示器已被大量地使用于手机、笔记本计算机、数码相机及个人数字助理(personal digital assistant，PDA)等消费性电子产品的显示屏幕上。在这些显示器中，由于液晶显示器(liquid crystal display，LCD)及有机电激发光显示器(organic electroluminescence display，OELD)具有重量轻、体积小及耗电量低等优点，使得其成为市场上的主流。无论是液晶显示器或是有机电激发光显示器，其制作过程均包括以半导体制造工艺于基板上形成阵列排列的半导体元件，而这些半导体元件包括薄膜晶体管。

现有技术薄膜晶体管大致上可分为顶电极薄膜晶体管(top-gate TFT)或是底电极薄膜晶体管(bottom gate TFT)。顶电极薄膜晶体管(top-gate TFT)在受到前光源、背光源或是外界光源照射之后会产生光漏电流(photo current)。图1为背光源对一种顶电极薄膜晶体管的光漏电流的影响示意图。如图1所示，曲线CA为背光源关闭，无光线照射顶电极薄膜晶体管时的电流电压曲线图，而曲线CB为背光源开启，光线直接照射顶电极薄膜晶体管时的电流电压曲线图。由图1可知，薄膜晶体管在背光源开启时的电流明显大于背光源关闭时的电流。这种因为外界非必要性光线造成半导体元件内电流上升的情形说明了光漏电流的存在现象。

更进一步地说，图2A为现有技术薄膜晶体管的示意图。薄膜晶体管100包括基板110、氮化硅层120、氧化硅层130、主动层140、栅绝缘层150与栅极160，其中主动层140包括源极区142、漏极区144与通道区146。图2B为背光源的光线照射到上述薄膜晶体管的主动层时的透光比例。如图2A和图2B所示，在背光源开启状态下，不同波长的光线L1由基板110侧入射，实际到达主动层140的比例约有90％。到达主动层140的光线在通道层区146内产生一些光电子，这些光电子将对元件正常运作时的电流干扰，进而使得照光时的薄膜晶体管的电流大于未照光时的电流。综上所述，背光源的光线照射到薄膜晶体管100的主动层140产生光电效应，将使得薄膜晶体管100中，通道层146的电流异常增加，称为光漏电流。光漏电流不但会影响薄膜晶体管100元件本身的效能，且很有可能会使得显示时发生画面闪烁(flicker)或是相互干扰(cross talk)等问题。

图3A为另外一种应用于光感测器上的半导体元件示意图，该半导体元件属于PIN二极管，即P型掺杂区与N型掺杂区通过本征(intrinsic)层区隔的一种二极管。此半导体元件200包括基板210、主动层220、保护层230、第一接点240与第二接点250。其中，主动层包括第一型掺杂区222、本征区(intrinsicregion)226与第二型掺杂区224。当外界光线L2照射到本征区226时，将激发出电子、空穴形成光电流；接着，此光电流再通过第一接点240与第二接点250进行输出。半导体元件200的一种应用是作为液晶显示器感测外界光线L2光量的接收器，用以调变背光模块亮度。然而，在此应用之下，非必要性的背光源光线会干扰本征区226内电子、空穴的激发程度，造成半导体元件200对于外界光线L2的光量的判定误差，使得回馈到背光模块中的亮度调变产生失误，造成显示异常。

另一种应用于触控式显示面板(touch panel)的半导体元件，该半导体元件所扮演的角色为感测外界光线的有无，以作为元件开关使用。图3B为应用于触控式显示面板时，外界光线对半导体元件的输出电流的关系示意图。请参照图3B，有物体遮蔽时的光电流LI与无物体遮蔽时的暗电流DI的电流曲线类似，代表半导体元件200对于有无物体遮蔽时的感应差别不大，进而造成半导体元件200的感测灵敏度低下。这是因为基板侧背光源的光线不论在有无物体遮蔽外界光线L2时，持续干扰半导体元件200所造成。

综上所述，不论半导体元件的应用性为何，首先必须降低非必要性光线对半导体元件的干扰，以充分发挥半导体元件的特性。

发明内容

本发明提供一种半导体元件的制作方法，该方法适于降低非必要光源对半导体元件的干扰程度，进而提升半导体元件的光电特性。

本发明另提供一种半导体元件，其可远离非必要光源的干扰，因而具有较佳的光电特性。

为具体描述本发明的内容，在此提出一种半导体元件的制作方法。首先，提供一透光基板。接着，形成一遮光层于透光基板上。于遮光层上形成一第一缓冲层之后，再形成一半导体层于第一缓冲层上。在本发明的一实施例中，形成半导体层的方法包括先形成一非晶硅层于第一缓冲层上，再对非晶硅层进行一激光退火制造工艺，以使非晶硅层转变为一多晶硅层。其中，上述激光退火制造工艺例如是准分子激光退火(Excimer Laser Annealing，ELA)制造工艺、连续侧向固化(Sequential Lateral Solidification，SLS)激光退火制造工艺或薄激光方向性结晶(thin beam direction X’rystallization)激光退火制造工艺。在形成半导体层之后，图案化遮光层、第一缓冲层与半导体层，以形成一图案化叠层。图案化遮光层、第一缓冲层与半导体层的方法例如是进行一湿法付蚀制造工艺。接着，在半导体层中形成一通道区与位于通道区两侧的一源极/漏极区。在较佳实施例中，形成源极/漏极区的方法例如是对局部的半导体层进行离子掺杂。之后，形成一栅绝缘层于透光基板上，以覆盖图案化叠层。最后，形成一栅极于通道区上方的栅绝缘层上。

在本发明的一实施例中，半导体元件的制作方法还包括在形成遮光层之前，形成一第二缓冲层于透光基板上。

在本发明的一实施例中，半导体元件的制作方法还包括在形成第一缓冲层之前，形成一第三缓冲层于遮光层上。

本发明另提出一种半导体元件，包括：透光基板、遮光层、第一缓冲层、半导体层、栅绝缘层与栅极。其中，遮光层配置于透光基板上，其材质包括非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述材质的各式不同组合。遮光层的厚度至少为10nm；在较佳实施例中，遮光层的厚度介于50nm至100nm之间。此外，第一缓冲层配置于遮光层上，其材质例如是氧化硅。另外，半导体层配置于第一缓冲层上，且半导体层包括一通道区以及位于通道区两侧的一源极/漏极区。遮光层、第一缓冲层与半导体层实质上具有相同的图案并构成一图案化叠层。此图案化叠层的形状例如是岛状。此外，栅绝缘层配置于透光基板上，并覆盖图案化叠层。栅极配置于通道区上方的栅绝缘层上。

在本发明的一实施例中，半导体元件还包括一位于遮光层与透光基板之间的第二缓冲层。第二缓冲层的材质例如是氮化硅。

在本发明的一实施例中，半导体元件还包括一位于第一缓冲层与遮光层之间的第三缓冲层。第三缓冲层的材质例如是氮化硅。在此种结构之下，遮光层的材质不仅包括非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述材质的各式不同组合，也可以是钼、铝、铬、钛，或此等材料的不同组合。

本发明提出另一种半导体元件的制作方法，包括下列步骤。首先，提供一透光基板。接着，形成一遮光层于透光基板上。然后，形成一第一缓冲层于遮光层上之后，再形成一半导体层于第一缓冲层上。在本发明的一实施例中，形成半导体层的方法包括先形成一非晶硅层于第一缓冲层上，再对非晶硅层进行一激光退火制造工艺，以使非晶硅层转变为一多晶硅层。上述激光退火制造工艺例如是准分子激光退火制造工艺、连续侧向固化激光退火制造工艺或薄激光方向性结晶(thin beam direction X’rystallization)激光退火制造工艺。在形成半导体层之后，图案化遮光层、第一缓冲层与半导体层，以形成一图案化叠层，而图案化遮光层、第一缓冲层与半导体层的方法包括进行一湿法付蚀制造工艺。然后，在半导体层中形成一本征区(intrinsic region)与位于本征区两侧的一第一型掺杂区与一第二型掺杂区，而形成第一型掺杂区与第二型掺杂区的方法包括分别对不同部分的半导体层进行P型离子掺杂与N型离子掺杂。接着，再形成一保护层于透光基板上，以覆盖图案化叠层，其中保护层具有一第一接触窗与一第二接触窗，用以分别暴露出部分的第一型掺杂区与第二型掺杂区。最后，形成一第一接点与一第二接点于保护层上，其中第一接点通过第一接触窗而电性连接至第一型掺杂区，而第二接点通过第二接触窗而电性连接至第二型掺杂区。

在本发明的一实施例中，半导体元件的制作方法还包括在形成遮光层之前，形成一第二缓冲层于透光基板上。

在本发明的一实施例中，半导体元件的制作方法还包括在形成第一缓冲层之前，形成一第三缓冲层于遮光层上。

本发明再提出一种半导体元件，包括一透光基板、一遮光层、一第一缓冲层、一半导体层、一保护层、一第一接点与一第二接点。其中，遮光层配置于透光基板上，其材质例如是非晶硅、多晶硅、类钻石碳、硅锗化合物、锗、砷化镓或上述材质的不同组合。另外，在本发明的一实施例中，遮光层的厚度至少为10nm。更佳的，遮光层的厚度介于50nm至100nm之间。此外，第一缓冲层配置于遮光层上，其材质例如是氧化硅。半导体层配置于第一缓冲层上，且半导体层包括一本征区以及位于本征区两侧的一第一型掺杂区与一第二型掺杂区。上述的遮光层、第一缓冲层与半导体层实质上具有相同的图案且构成一图案化叠层，而此图案化叠层的形状例如是岛状。此外，保护层配置于透光基板上，并覆盖图案化叠层，其中保护层具有一第一接触窗与一第二接触窗，用以分别暴露出部分的第一型掺杂区与第二型掺杂区。第一接点与一第二接点配置于保护层上，其中第一接点通过第一接触窗而电性连接至第一型掺杂区，而第二接点通过第二接触窗而电性连接至第二型掺杂区。

在本发明的一实施例中，半导体元件还包括一位于遮光层与透光基板之间的第二缓冲层，而第二缓冲层的材质例如是氮化硅。

在本发明的一实施例中，半导体元件还包括一位于第一缓冲层与遮光层之间的第三缓冲层，而第三缓冲层的材质例如是氮化硅。在此种结构之下，遮光层的材质不仅包括非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述材质的不同组合，也可以是钼、铝、铬、钛或所述这些材料的各式组合。

本发明的半导体元件是通过遮光层来阻挡非必要光线，以有效降低非必要的外界光线或非必要的底部背光源对半导体元件的干扰。另外，此遮光层的制作与现有制造工艺兼容，制作方式简单且不需额外增加掩膜制造工艺，因此可以提高生产良品率并降低制作成本。

附图说明

图1为背光源B对一种顶电极薄膜晶体管的光漏电流的影响示意图。

图2A为现有技术薄膜晶体管的示意图。

图2B为背光源B的光线照射到现有技术薄膜晶体管的主动层的透光比例。

图3A为另外一种应用于光感测器上的半导体元件示意图。

图3B为一种现有技术半导体元件应用于触控式显示面板时，外界光线对半导体元件的输出电流的关系示意图。

图4为本发明的一实施例的一种应用于液晶显示器上的薄膜晶体管示意图。

图5A至图5D为本发明的一种实施例的薄膜晶体管的制作方法的示意图。

图6为本发明的另一种实施例的薄膜晶体管的示意图。

图7为背光源B的光线透过图6的薄膜晶体管到达半导体层的透光比例。

图8为本发明的又一种实施例薄膜晶体管的示意图。

图9为本发明的一种实施例的一种应用于光感测器上的PIN二极管的示意图。

图10A至图10F为根据本发明的实施例所绘示的PIN二极管的制作方法示意图。

图11为半导体元件应用于触控式显示面板时，外界光线对PIN二极管输出电流的关系示意图。

图12为另一种应用于触控式面板的PIN二极管实施例的示意图。

图13为另一种应用于触控式面板的PIN二极管实施例的示意图。

附图标号

10、210：基板

100：薄膜晶体管

110、210：基板

120：氮化硅层

130：氧化硅层

140：主动层

150、360：栅绝缘层

160、370、670：栅极

142、344：源极区

144、346：漏极区

146、342：通道区

200、300、400、500、600、700、800：半导体元件

220：主动层

230、660：保护层

240、670：第一接点

250、672：第二接点

222、644：第一型掺杂区

224、646：第二型掺杂区

226、642：本征区

310、610：透光基板

320、620：遮光层

330、630：第一缓冲层

340、640：半导体层

348、648：非晶硅层

350、650：图案化叠层

380、680：第二缓冲层

390、690：第三缓冲层

652：第一光刻胶层

654：第二光刻胶层

B：背光源

H1：第一接触窗

H2：第二接触窗

L1：光线

L2、L3：外界光线

LI：光电流

DI：暗电流

CA：背光源光线不照射顶电极薄膜晶体管时的电流电压的关系曲线

CB：背光源光线直接照射顶电极薄膜晶体管时的电流电压的关系曲线

具体实施方式

为让本发明的特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

本发明通过在半导体元件中额外形成一遮光层来降低非必要光线对于半导体元件运作时的干扰。基于上述精神，本发明可广泛地应用于现有对于外界光线影响有特殊要求的各类半导体元件上。举例而言，例如应用于液晶显示面板中作为驱动元件的薄膜晶体管或是作为光感测器的PIN二极管即为此类型的半导体元件，而可以通过应用本发明所提出的技术来改善其光电特性，进而提高元件效能。下文便以上述的薄膜晶体管与PIN二极管为例来说明本发明的实施方式，本领域具有通常知识者理应能在参考下述实施例之后，将本发明的技术合理应用于其他类似的领域中，以得到类似的功效。

图4为本发明的一实施例的一种应用于液晶显示器上的半导体元件示意图，此种半导体元件例如是薄膜晶体管。请参照图4，薄膜晶体管300包括透光基板310、遮光层320、第一缓冲层330、半导体层340、栅绝缘层360与栅极370。其中，遮光层320配置于透光基板310上，其材质包括非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述材质的各式组合。遮光层320的厚度至少为10nm；在较佳实施例中，遮光层320的厚度介于50nm至100nm之间。此外，第一缓冲层330配置于遮光层320上，其材质例如是氧化硅。另外，半导体层340配置于第一缓冲层330上，且半导体层340包括通道区342以及位于通道区342两侧的源极区344/漏极区346。此外，遮光层320、第一缓冲层330与半导体层340实质上具有相同的图案并构成一图案化叠层350。图案化叠层350中的遮光层320、第一缓冲层330与半导体层340例如是由同一道掩膜图案化所制成，因此图案化叠层350的形状例如是呈现岛状。栅绝缘层360配置于透光基板310上，并覆盖图案化叠层350。栅极370则配置于通道区342上方的栅绝缘层360上。

上述应用于液晶显示器中的薄膜晶体管300时，由于遮光层320设置在背光源B的光路径上，因此当光线照射到薄膜晶体管300时，光线的能量将在遮光层320中激发一些游离电子，而这些游离电子将被陷在(trap)这些半导体材料的缺陷(defect)或晶格边界缺陷(grain boundary trap)中，达到遮光的效果，进而保护薄膜晶体管300的元件运作不受背光源B光线干扰。

为进一步说明本发明的特征，以下再举出上述薄膜晶体管300的一种制造工艺进行说明。图5A至图5D依序为图4的薄膜晶体管的制作方法。

请参照图5A，先提供一透光基板310。接着，形成一遮光层320于透光基板310上。接着，形成一第一缓冲层330于遮光层320上之后，再形成一半导体层340(如图5B)于第一缓冲层330上。在本实施例中，形成半导体层340(如图5B)的方法包括先形成一非晶硅层348于第一缓冲层330上，再对非晶硅层348进行一激光退火制造工艺，以使非晶硅层348转变为一多晶硅层。其中，上述激光退火制造工艺例如是准分子激光退火(Excimer Laser Annealing，ELA)制造工艺、连续侧向固化(Sequential Lateral Solidification，SLS)激光退火制造工艺或薄激光方向性结晶(thin beam direction X’rystallization)激光退火制造工艺。另外，在本实施例中，遮光层320的材质包括非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述材质的各式组合，而形成的厚度至少为10nm。在较佳实施例中，遮光层320的形成厚度介于50nm至100nm之间。此外，第一缓冲层330的材质例如是氧化硅。

之后，请参照图5B，图案化遮光层320、第一缓冲层330与半导体层340，构成一图案化叠层350。如图5B所示，图案化叠层350中的图案化遮光层320、第一缓冲层330与半导体层340例如是由同一道掩膜进行图案化所制成，因此图案化叠层350的形状呈现岛状。另外，图案化遮光层320、第一缓冲层330与半导体层340的方法例如是先进行一光刻制造工艺后，再进行一湿法付蚀制造工艺。在其他实施例中，蚀刻制造工艺也可以是干法刻蚀制造工艺。

接着，如图5C所示，在半导体层340中形成一通道区342与位于通道区342两侧的源极区344/漏极区346。在此，形成源极区344/漏极区346的方法例如是对局部的半导体层340进行离子掺杂，其中离子掺杂例如是P型离子掺杂或N型离子掺杂，而离子掺杂的方法例如是离子射丛制造工艺(ion shower)或离子植入(ion implantation)。

之后，如图5D所示，形成一栅绝缘层360于透光基板310上，以覆盖图案化叠层350。然后，再形成一栅极370于通道区342上方的栅绝缘层360上。其中，栅绝缘层360的材质例如是氧化硅、氮化硅或有机材料。形成栅绝缘层360的方法例如是先进行一化学汽相沉积法(chemical vapor deposition，CVD)后，再进行一图案化制造工艺。另外，形成栅极370的方法例如为先进行一溅射(sputtering)或蒸发(evaporation)制造工艺后，再进行一图案化制造工艺。上述的图案化制造工艺例如是先进行一光刻制造工艺后，再进行一湿法付蚀制造工艺或干法刻蚀制造工艺。

除了以上述制作方法制成薄膜晶体管300以外，根据本发明的实施例，还可以在形成遮光层320之前，形成一第二缓冲层380于透光基板310上，使得第二缓冲层380位于遮光层320与透光基板310之间，构成如图6所示的另一种薄膜晶体管400。第二缓冲层380可以阻挡透光基板310上的金属杂质，以避免在后续高温制造工艺中，金属杂质扩散至薄膜晶体管400造成晶体管元件的伤害，而第二缓冲层380的材质通常包括氮化硅。

请继续参照图6，应用于液晶显示器中的薄膜晶体管400，其背光源B是配置于基板310侧。为了进一步判定遮光层320对背光源B光线的遮蔽效果，图7绘示为背光源B光线穿透过此薄膜晶体管到达半导体层的透光比例。如图7所示，来自背光源B不同波长的光线约有少于50％的比例会照射至半导体层340。相较于现有技术未增设遮光层320高达90％的透光比例，薄膜晶体管400的遮光层可以大幅降低背光源B光线对薄膜晶体管400的干扰程度，减少光漏电流，进而提升液晶显示器的显示质量。

另外，如图8所示，根据本发明的另一实施例，在上述薄膜晶体管300的制作步骤中，还可以在形成第一缓冲层330之前，形成一第三缓冲层390于遮光层320上，以形成薄膜晶体管500。其中，第三缓冲层390的材质例如是氮化硅，而遮光层320的材料不仅例如是非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述材质的不同组合，也可以是钼、铝、铬、钛或所述这些材料的各式组合。当遮光层320的材料选用钼、铝、铬、钛等金属材料时，金属材料的遮光层320通常为不透光材料且可以直接反射非必要光线，进而达到遮光的效果。选用金属当作遮光层320的材料时，必须防止金属材料本身的金属离子扩散至薄膜晶体管500，因此在本实施例中的第三缓冲层390扮演扩散阻绝层的角色，其可以有效阻挡来自遮光层320的金属离子往半导体层340扩散，避免薄膜晶体管500的干扰与破坏。

因此，将本发明的半导体元件应用于显示面板的薄膜晶体管时，由于薄膜晶体管中设置一遮蔽非必要性光源的遮光层，相较于现有技术，可大幅降低非必要性光源(例如背光源B)的干扰。另外，由于本发明的薄膜晶体管的制作方法与现有制造工艺兼容，不会额外增加制造工艺复杂度与成本，并能有效降低非必要光线对薄膜晶体管的干扰，确保晶体管的光电特性，进而提升液晶显示器的显示质量。

图9为根据本发明的实施例所绘示的另一种应用于光感测器上的半导体元件示意图。这种半导体元件例如是PIN二极管。请参照图9，PIN二极管600包括透光基板610、遮光层620、第一缓冲层630、半导体层640、保护层660、第一接点670与第二接点672。其中，遮光层620配置于透光基板610上，其材质例如是非晶硅、多晶硅、类钻石碳、硅锗化合物、锗、砷化镓或上述材质的任一组合。遮光层的厚度至少为10nm。在较佳实施例中，遮光层的厚度介于50nm至100nm之间。此外，第一缓冲层630配置于遮光层620上，其材质例如是氧化硅。半导体层640配置于第一缓冲层630上，且半导体层640包括本征区642以及位于本征区642两侧的第一型掺杂区644与第二型掺杂区646。遮光层620、第一缓冲层630与半导体层640实质上具有相同的图案且构成一图案化叠层650。图案化叠层650中的图案化遮光层620、第一缓冲层630与半导体层640例如是由同一道掩膜所图案化制成，因此图案化叠层650的形状呈现岛状。此外，保护层660配置于透光基板610上，并覆盖图案化叠层650，其中保护层660具有第一接触窗H1与第二接触窗H2，用以分别暴露出部分的第一型掺杂区644与第二型掺杂区646。第一接点670与第二接点672配置于保护层660上，其中第一接点670通过第一接触窗H1而电性连接至第一型掺杂区644，而第二接点672通过第二接触窗H2而电性连接至第二型掺杂区646。

在上述应用于光感测器上的PIN二极管600中，遮光层620一样扮演遮蔽非必要光线的角色。详言之，当外界光线L3照射到本征区642时，将激发出电子、空穴而形成光电流，接着，此光电流再通过第一接点670与第二接点672进行输出。PIN二极管600的其中一种应用是作为液晶显示器感测外界光线L3光量的接收器，借以调变背光模块的亮度。在此应用之下，设置在背光源B的光路径上的遮光层620能将背光源B光线的能量转换成游离电子，并使其陷在这些遮光层材料的缺陷或晶格边界缺陷中，进而达到遮光的效果。这样的遮光层620配置能降低背光源B对外界光线L3光量判定的干扰，进而防止PIN二极管600对外界光线L3光量的判定误差，使得回馈到背光模块的亮度调变更为精准。

然而，PIN二极管600的制造工艺有许多种的制作方式，以下列举一种PIN二极管600的制作方式。图10A至图10F为本发明的一实施例的应用于光感测器上的一种PIN二极管的制作方法示意图。

请参照图10A，先提供一透光基板610。接着，形成一遮光层620于透光基板610上。然后，形成一第一缓冲层630于遮光层620上之后，再形成一半导体层640于第一缓冲层630上。此外，遮光层620的材质、形成方法与遮光原理以及第一缓冲层630的材质与形成方法与上述薄膜晶体管300类似，在此不多加赘述。另外，形成半导体层640的方法与上述薄膜晶体管300类似，例如是使用激光退火制造工艺。

之后，如图10B所示，图案化遮光层620、第一缓冲层630与半导体层640，使得遮光层620、第一缓冲层630与半导体层640实质上具有相同的图案，并形成一图案化叠层650。如图10B所示，图案化叠层650中的遮光层620、第一缓冲层630与半导体层640例如是利用同一道掩膜所制成，因此图案化叠层650的形状例如是呈现岛状。至于图案化的方法与上述薄膜晶体管300类似，不再赘述。

接着，如图10C所示，先于半导体层640上形成一暴露出第一型掺杂区644的第一光刻胶层652，接着，以第一光刻胶层652为掩膜进行一离子掺杂，如图10C所示，例如是进行P型离子掺杂，以形成第一型掺杂区644。之后，再将第一光刻胶层652去除，而去除第一光刻胶层652的方法例如是进行一湿法付蚀制造工艺。

接着，如图10D所示，再于半导体层640上形成一暴露出第二型掺杂区646的第二光刻胶层654，接着，以第二光刻胶层654为掩膜进行一离子掺杂，如图10D所示，例如是进行N型离子掺杂，以形成第二型掺杂区646。之后，再将第二光刻胶层654去除，而去除第一光刻胶层652的方法例如是进行湿法付蚀制造工艺。上述的离子掺杂的方法例如是离子射丛制造工艺或离子植入。至此步骤，半导体层640中已形成一本征区642与位于本征区642两侧的第一型掺杂区644与第二型掺杂区646。在本实施例中，P型掺杂的第一型掺杂区644、本征区642与N型掺杂的第二型掺杂区646构成一PIN二极管。

接着，如图10E所示，形成一保护层660于透光基板610上，以覆盖图案化叠层650，其中保护层660具有一第一接触窗H1与一第二接触窗H2，用以分别暴露出部分的第一型掺杂区644与第二型掺杂区646。其中，保护层660的材质例如是氧化硅、氮化硅或有机材料，而形成保护层660的方法例如是先进行一化学汽相沉积法(chemical vapor deposition，CVD)后，再进行一图案化制造工艺。

最后，如图10F所示，形成第一接点670与第二接点672于保护层660上，其中第一接点670通过第一接触窗H1而电性连接至第一型掺杂区644，而第二接点672通过第二接触窗H2而电性连接至第二型掺杂区646。

请继续参照图10F，PIN二极管600应用于光感测器中的触控式显示面板时，其背光源B配置于基板610侧。为了进一步判定遮光层620对PIN二极管600的影响背光源B，图11为外界光线对PIN二极管600输出电流的关系示意图。在此种应用中，PIN二极管600所扮演的角色为感测外界光线L3的有无以作为元件开关使用。详言之，当无物体遮蔽来自外界的光线L3时，PIN二极管600的输出电压称为光电流，而当有物体(例如手指)遮蔽来自外界的光线L3时，PIN二极管600的输出电压称为暗电流。值得注意的是，光电流LI与暗电流DI的比值是作为此种应用的PIN二极管600的感测灵敏度(sensitivity)的判定指标。如图11所示，PIN二极管600因有遮光层620的配置，遮蔽了来自背光源B光线的干扰，相较于现有技术，拉大了光电流LI与暗电流DI的比值，进而大幅提升半导体元件的感测灵敏度。

除了以上述制作方法制成PIN二极管600以外，尚可以在形成遮光层620之前，形成一第二缓冲层680，使得第二缓冲层680位于遮光层620与透光基板610之间，构成另一种实施例应用于触控式面板的PIN二极管700，如图12所示。其中，第二缓冲层680可以作为阻挡透光基板610的金属杂质的扩散阻挡层，而其材质通常包括氮化硅。另外，遮光层620的材料例如是非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述等的组合，其遮光原理与薄膜晶体管300的遮光层320类似，在此不多赘述。

另外，利用本发明的概念所制成的另一种实施例应用于触控式面板的PIN二极管800，如图13所示。PIN二极管800在上述PIN二极管600中的第一缓冲层630与遮光层620之间再配置一第三缓冲层690，其制作方法例如是在上述PIN二极管600的制作过程中，于形成第一缓冲层630之前，形成一第三缓冲层690于遮光层620上。其中遮光层620的材料可以是非晶硅、多晶硅、类钻石碳(diamond-like carbon)、硅锗化合物、锗、砷化镓或上述等的组合，也可以是钼、铝、铬、钛或上述等的组合。在此结构下，遮光层620选用半导体材料或金属材料时，遮光的原理与前述薄膜晶体管的遮光层320类似，而第三缓冲层690所扮演的角色也与前述薄膜晶体管的第三缓冲层390类似，在此不多加赘述。

综上所述，本发明的半导体元件是采用遮光层作为遮蔽非必要光线阻挡层。视半导体元件的应用范围，遮光层可以配置在非必要的外界光线路径上，或是非必要的基板底部的背光源B光线路径上，因此本发明并不限定半导体元件的种类。换言之，本发明的概念可以应用于对光线敏感的半导体元件上，并在此元件的非必要光线的光路径上设置一遮光层来阻挡非必要光线对半导体元件的干扰，保持元件效能。另外，本发明所提出的遮光层的制作与现有制造工艺兼容，制作方式并不复杂且不需额外增加掩膜制造工艺，因此可以提高生产良品率并降低制作成本。

虽然本发明已以较佳实施例揭露如上，然而上述实施例并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (34)

1.一种半导体元件的制作方法，其特征在于，该方法包括：

提供一透光基板；

形成一遮光层于所述的透光基板上；

形成一第一缓冲层于所述的遮光层上；

形成一半导体层于所述的第一缓冲层上；

图案化所述的遮光层、所述的第一缓冲层与所述的半导体层，以形成一图案化叠层；

在所述的半导体层中形成一通道区与位于所述的通道区两侧的一源极/漏极区；

形成一栅绝缘层于所述的透光基板上，以覆盖所述的图案化叠层；以及

形成一栅极于所述的通道区上方的所述的栅绝缘层上。

2.如权利要求1所述的半导体元件的制作方法，其特征在于，形成所述的半导体层的步骤包括：

形成一非晶硅层于所述的第一缓冲层上；以及

对所述的非晶硅层进行一激光退火制造工艺，以使所述的非晶硅层转变为一多晶硅层。

3.如权利要求2所述的半导体元件的制作方法，其特征在于，所述的激光退火制造工艺包括准分子激光退火制造工艺、连续侧向固化激光退火制造工艺或薄激光方向性结晶激光退火制造工艺。

4.如权利要求1所述的半导体元件的制作方法，其特征在于，图案化所述的遮光层、所述的第一缓冲层与所述的半导体层的步骤包括进行一湿法付蚀制造工艺。

5.如权利要求1所述的半导体元件的制作方法，其特征在于，在所述的半导体层中形成所述的源极/漏极区的步骤包括对局部的所述的半导体层进行离子掺杂。

6.如权利要求1所述的半导体元件的制作方法，其特征在于，该方法还包括在形成所述的遮光层之前，形成一第二缓冲层于所述的透光基板上。

7.如权利要求1所述的半导体元件的制作方法，其特征在于，该方法还包括在形成所述的第一缓冲层之前，形成一第三缓冲层于所述的遮光层上。

8.一种半导体元件，其特征在于，该半导体元件包括：

一透光基板；

一遮光层，配置于所述的透光基板上；

一第一缓冲层，配置于所述的遮光层上；

一半导体层，配置于所述的第一缓冲层上，且所述的半导体层包括一通道区以及位于该通道区两侧的一源极/漏极区，所述的遮光层、所述的第一缓冲层与所述的半导体层实质上具有相同的图案，而构成一图案化叠层；

一栅绝缘层，配置于所述的透光基板上，并覆盖所述的图案化叠层；以及

一栅极，配置于所述的通道区上方的所述的栅绝缘层上。

9.如权利要求8所述的半导体元件，其特征在于，所述的图案化叠层系呈岛状。

10.如权利要求8所述的半导体元件，其特征在于，所述的遮光层的材质包括非晶硅、多晶硅、类钻石碳、硅锗化合物、锗、砷化镓、钼、铝、铬、钛或上述材质的任一组合。

11.如权利要求8所述的半导体元件，其特征在于，所述的遮光层的厚度至少为10nm。

12.如权利要求11所述的半导体元件，其特征在于，所述的遮光层的厚度介于50nm至100nm之间。

13.如权利要求8所述的半导体元件，其特征在于，所述的第一缓冲层的材质包括氧化硅。

14.如权利要求8所述的半导体元件，其特征在于，该半导体元件还包括一第二缓冲层，该第二缓冲层位于所述的遮光层与所述的透光基板之间。

15.如权利要求14所述的半导体元件，其特征在于，所述的第二缓冲层的材质包括氮化硅。

16.如权利要求8所述的半导体元件，其特征在于，该半导体元件还包括一第三缓冲层，该第三缓冲层位于所述的第一缓冲层与所述的遮光层之间。

17.如权利要求16所述的半导体元件，其特征在于，所述的第三缓冲层的材质包括氮化硅。

18.一种半导体元件的制作方法，其特征在于，该方法包括：

提供一透光基板；

形成一遮光层于所述的透光基板上；

形成一第一缓冲层于所述的遮光层上；

形成一半导体层于所述的第一缓冲层上；

图案化所述的遮光层、所述的第一缓冲层与所述的半导体层，以形成一图案化叠层；

在所述的半导体层中形成一本征区与位于所述的本征区两侧的一第一型掺杂区与一第二型掺杂区；

形成一保护层于所述的透光基板上，以覆盖所述的图案化叠层，其中所述的保护层具有一第一接触窗与一第二接触窗，用以分别暴露出部分的所述的第一型掺杂区与所述的第二型掺杂区；以及

形成一第一接点与一第二接点于所述的保护层上，其中所述的第一接点通过所述的第一接触窗电性连接至所述的第一型掺杂区，而所述的第二接点通过所述的第二接触窗电性连接至所述的第二型掺杂区。

19.如权利要求18所述的半导体元件的制作方法，其特征在于，形成所述的半导体层的步骤包括：

形成一非晶硅层于所述的第一缓冲层上；以及

对所述的非晶硅层进行一激光退火制造工艺，以使所述的非晶硅层转变为一多晶硅层。

20.如权利要求19所述的半导体元件的制作方法，其特征在于，所述的激光退火制造工艺包括准分子激光退火制造工艺、连续侧向固化激光退火制造工艺或薄激光方向性结晶激光退火制造工艺。

21.如权利要求18所述的半导体元件的制作方法，其特征在于，图案化所述的遮光层、所述的第一缓冲层与所述的半导体层的步骤包括进行一湿法付蚀制造工艺。

22.如权利要求18所述的半导体元件的制作方法，其特征在于，在所述的半导体层中形成所述的第一型掺杂区与所述的第二型掺杂区的步骤包括分别对不同部分的所述的半导体层进行P型离子掺杂与N型离子掺杂。

23.如权利要求18所述的半导体元件的制作方法，其特征在于，该方法还包括在形成所述的遮光层之前，形成一第二缓冲层于所述的透光基板上。

24.如权利要求18所述的半导体元件的制作方法，其特征在于，该方法还包括在形成所述的第一缓冲层之前，形成一第三缓冲层于所述的遮光层上。

25.一种半导体元件，其特征在于，该半导体元件包括：

一透光基板；

一遮光层，配置于所述的透光基板上；

一第一缓冲层，配置于所述的遮光层上；

一半导体层，配置于所述的第一缓冲层上，且所述的半导体层包括一本征区以及位于该本征区两侧的一第一型掺杂区与一第二型掺杂区，所述的遮光层、所述的第一缓冲层与所述的半导体层实质上具有相同的图案，而构成一图案化叠层；

一保护层，配置于所述的透光基板上，并覆盖所述的图案化叠层，其中所述的保护层具有一第一接触窗与一第二接触窗，用以分别暴露出部分的所述的第一型掺杂区与所述的第二型掺杂区；以及

一第一接点与一第二接点，配置于所述的保护层上，其中所述的第一接点通过所述的第一接触窗而电性连接至所述的第一型掺杂区，而所述的第二接点通过所述的第二接触窗而电性连接至所述的第二型掺杂区。

26.如权利要求25所述的半导体元件，其特征在于，所述的图案化叠层系呈岛状。

27.如权利要求25所述的半导体元件，其特征在于，所述的遮光层的材质包括非晶硅、多晶硅、类钻石碳、硅锗化合物、锗、砷化镓、钼、铝、铬、钛或上述材质的组合。

28.如权利要求25所述的半导体元件，其特征在于，所述的遮光层的厚度至少为10nm。

29.如权利要求28所述的半导体元件，其特征在于，所述的遮光层的厚度介于50nm至100nm之间。

30.如权利要求25所述的半导体元件，其特征在于，所述的第一缓冲层的材质包括氧化硅。

31.如权利要求25所述的半导体元件，其特征在于，该半导体元件还包括一第二缓冲层，该第二缓冲层位于所述的遮光层与所述的透光基板之间。

32.如权利要求31所述的半导体元件，其特征在于，所述的第二缓冲层的材质包括氮化硅。

33.如权利要求25所述的半导体元件，其特征在于，所述的半导体元件还包括一第三缓冲层，该第三缓冲层位于所述的第一缓冲层与所述的遮光层之间。

34.如权利要求33所述的半导体元件，其特征在于所述的第三缓冲层的材质包括氮化硅。

Images