CN107068770A - 一种薄膜晶体管及其制备方法、阵列基板、显示面板 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板、显示面板 Download PDFInfo
- Publication number
- CN107068770A CN107068770A CN201710307274.9A CN201710307274A CN107068770A CN 107068770 A CN107068770 A CN 107068770A CN 201710307274 A CN201710307274 A CN 201710307274A CN 107068770 A CN107068770 A CN 107068770A
- Authority
- CN
- China
- Prior art keywords
- cushion
- tft
- film transistor
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 123
- 239000010408 film Substances 0.000 claims description 25
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 claims description 12
- 229910001257 Nb alloy Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical group [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 239000004411 aluminium Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910017107 AlOx Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请公开了一种薄膜晶体管及其制备方法、阵列基板、显示面板，用以增强对薄膜晶体管的沟道区域的遮光效果，从而改善薄膜晶体管的光照稳定性，提高薄膜晶体管的工作稳定性。本申请实施例提供的一种薄膜晶体管，该薄膜晶体管包括：遮光层和位于所述遮光层之上的缓冲层，位于所述缓冲层之上的半导体层，所述半导体层包括三部分区域：第一导体化区域、沟道区域以及第二导体化区域，在平行于所述半导体层的方向上，所述沟道区域位于所述第一导体化区域与所述第二导体化区域之间；其中，所述缓冲层的厚度使得通过所述缓冲层入射的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示面板。
背景技术
顶栅结构的氧化物薄膜晶体管(TFT)栅极与源极和漏极不存在交叠区域，因而其具有较小的寄生电容(Cgs)，从而可以应用于具有高分辨率和高刷新频率、窄边框、低功耗的大尺寸有机发光二极管(OLED)显示产品。但是由于氧化物TFT中的氧化物对光照敏感，在光照下TFT沟道区域的氧化物的电学特性会发生变化，对于顶栅结构的氧化物TFT而言，由于缺少了底栅对TFT的沟道区域的遮挡，TFT容易发生较大的阈值电压(VTH)漂移，超出了补偿电路的补偿范围，造成显示画面出现残像等问题，因此，在制作顶栅结构的氧化物TFT时通常在面板上制作一层遮光层进行遮光，如图1所示，现有技术中顶栅结构的氧化物TFT结构包括：遮光层1、氧化硅层2、第一导体化区域3、沟道区域4、第二导体化区域5、栅绝缘层6、栅极7、层间绝缘层8、源极9以及漏极10。其中，图中箭头代表光路方向，氧化硅层作为缓冲层，光可以通过氧化硅层。现有技术中，氧化硅层整层设置并且其厚度较厚，设置遮光层只能遮挡垂直于遮光层方向入射到沟道区域的光，非垂直于遮光层方向上的光仍然可以从氧化硅层的侧面入射到沟道区域，影响沟道区氧化物的电学特性。
综上，现有技术的顶栅结构氧化物TFT，对沟道区域的遮光效果较差，TFT的工作稳定性差。
发明内容
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示面板，用以增强对薄膜晶体管的沟道区域的遮光效果，从而改善薄膜晶体管的光照稳定性，提高薄膜晶体管的工作稳定性。
本申请实施例提供的一种薄膜晶体管，该薄膜晶体管包括：遮光层和位于所述遮光层之上的缓冲层，位于所述缓冲层之上的半导体层，所述半导体层包括三部分区域：第一导体化区域、沟道区域以及第二导体化区域，在平行于所述半导体层的方向上，所述沟道区域位于所述第一导体化区域与所述第二导体化区域之间；其中，所述缓冲层使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域。
本申请实施例提供的一种薄膜晶体管，由于所述缓冲层的厚度使得入射到缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域，即改变所述缓冲层的厚度，从而使得入射到半导体层的光完全被遮住，从而使得光线无法通过缓冲层入射到半导体层的沟道区域，从而可以增强对薄膜晶体管沟道区域的遮光效果，提高薄膜晶体管的光照稳定性，进而可以提高薄膜晶体管的工作稳定性。
较佳地，所述遮光层的材料包括钼铌合金，所述缓冲层的材料包括氧化铝。
较佳地，所述氧化铝是铝钕合金通过阳极氧化处理形成的。
较佳地，所述缓冲层的厚度在100nm～200nm范围内。
较佳地，在平行于所述缓冲层的方向上，所述缓冲层的尺寸小于所述遮光层的尺寸。
较佳地，该薄膜晶体管还包括：位于所述沟道区域之上的栅绝缘层，位于所述栅绝缘层之上的栅极，位于所述栅极、所述第一导体化区域、所述第二导体化区域、所述缓冲层和所遮光层之上的层间绝缘层，以及位于所述层间绝缘层之上的源极和漏极；其中，所述层间绝缘层包括在一次刻蚀工艺中形成的第一过孔、第二过孔以及第三过孔，所述源极通过所述第一过孔与所述第一导体化区域连接，所述漏极通过所述第二过孔与所述第二导体化区域连接，所述漏极通过所述第三过孔与所述遮光层连接；或者，所述漏极通过所述第一过孔与所述第一导体化区域连接，所述源极通过所述第二过孔与所述第二导体化区域连接，所述源极通过所述第三过孔与所述遮光层连接。
本申请实施例提供的薄膜晶体管，由于所述缓冲层的尺寸小于所述遮光层的尺寸，并且由于所述缓冲层的厚度较薄，后续在设置层间绝缘层的过孔时，可以采用一次刻蚀工艺形成所述第一过孔、所述第二过孔以及所述第三过孔，在保证刻蚀精度的同时降低了薄膜晶体管制备的工艺难度。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例提供的一种显示面板，包括本申请实施例提供的阵列基板。
本申请实施例提供的一种薄膜晶体管制备方法，该方法包括：
在玻璃基板上设置遮光层；
在所述遮光层之上设置缓冲层；
在所述缓冲层之上设置半导体层；
所述半导体层包括三部分区域：沟道区域，经过导体化处理形成的第一导体化区域以及第二导体化区域，在平行于所述半导体层的方向上，所述沟道区域位于所述第一导体化区域与所述第二导体化区域之间；其中，所述缓冲层使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域。
较佳地，在玻璃基板上设置遮光层具体包括：在玻璃基板上沉积钼铌合金，在所述钼铌合金之上沉积铝钕合金，进行图形化处理，得到钼铌合金层和铝钕合金层；
在所述遮光层之上设置缓冲层具体包括：采用阳极氧化工艺对铝钕合金进行处理，得到氧化铝。
本申请实施例提供的薄膜晶体管制备方法，采用阳极氧化工艺使得铝钕合金被氧化得到氧化铝作为缓冲层，工艺简单，易于实现。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术薄膜晶体管的结构示意图；
图2为本申请实施例提供的一种薄膜晶体管结构示意图；
图3为本申请实施例提供的一种薄膜晶体管制备方法的流程示意图；
图4为本申请实施例提供的另一种薄膜晶体管制备方法的流程示意图。
具体实施方式
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示面板，用以增强对薄膜晶体管的沟道区域的遮光效果，从而提高薄膜晶体管的光照稳定性，进而提高薄膜晶体管的工作稳定性。
本申请实施例提供的一种薄膜晶体管，如图2所示，该薄膜晶体管包括：遮光层1、位于所述遮光层1之上的缓冲层11以及位于所述缓冲层11之上的半导体层，所述半导体层包括三部分区域：第一导体化区域3、沟道区域4以及第二导体化区域5；在平行于所述半导体层的方向上，所述沟道区域4位于所述第一导体化区域3与所述第二导体化区域5之间；其中，所述缓冲层11的厚度使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域；
该薄膜晶体管还包括：位于沟道区域4之上的栅绝缘层6、位于所述栅绝缘层6之上的栅极7、位于所述栅极7、所述第一导体化区域3、所述第二导体化区域5、所述缓冲层11和所遮光层1之上的层间绝缘层8、以及位于所述层间绝缘层8之上的源极9和漏极10；其中，层间绝缘层8包括第一过孔12、第二过孔13以及第三过孔14，所述源极9通过所述第一过孔12与所述第一导体化区域3连接，所述漏极10通过所述第二过孔13与所述第二导体化区域5连接，所述漏极10通过所述第三过孔14与所述遮光层1连接。
本申请实施例提供的一种薄膜晶体管，通过设置薄层的缓冲层，所述缓冲层的厚度使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域，即设置所述缓冲层的厚度，从而使得入射到半导体层的光完全被遮住，从而使得光线无法通过缓冲层入射到半导体层的沟道区域，从而可以增强对薄膜晶体管沟道区域的遮光效果，提高薄膜晶体管的光照稳定性，进而可以提高薄膜晶体管的工作稳定性。
需要说明的是，第一导体化区域3和第二导体化区域5是半导体层经过导体化处理之后形成的区域，而沟道区域4是半导体层中未经过导体化处理的区域。
较佳地，所述遮光层为金属遮光层。需要说明的是，将遮光层与薄膜晶体管源极、漏极中的低电位端连接，从而可以防止金属遮光层产生感应电荷对薄膜晶体管的特性造成影响。本申请实施例提供的如图2所示的薄膜晶体管，漏极作为源极和漏极中的低电位端，将遮光层与漏极相连。同理，当源极作为源极和漏极中的低电位端时，将源极通过第三过孔与遮光层相连。
较佳地，所述遮光层的材料包括钼铌合金(MoNb)，所述缓冲层的材料包括氧化铝(AlOx)。当然，遮光层的材料也可以采用其他可以实现遮光功能的金属材料，缓冲层也可以采用其他金属氧化物。
较佳地，所述氧化铝是铝钕合金(AlNd)通过阳极氧化处理形成的。
需要说明的是，AlNd通过阳极氧化处理形成AlOx作为缓冲层，AlOx致密性较好。相比于对现有技术中SiOx层进行减薄，可以避免在沉积薄层SiOx时造成的膜层真空数目多、膜层致密性差的问题，并且在相同的膜层厚度条件下，AlOx的介电常数大于氧化硅的介电常数，本申请实施例选择AlOx作为缓冲层，可以在对缓冲层进行减薄的同时保证提高薄膜晶体管的性能。
较佳地，所述缓冲层的厚度在100nm～200nm范围内。
较佳地，在平行于所述缓冲层的方向上，所述缓冲层的尺寸小于所述遮光层的尺寸。因此，较佳地，如图2所示的薄膜晶体管中，第一过孔12、第二过孔13以及第三过孔14可以在一次性刻蚀工艺中形成。
现有技术中的薄膜晶体管，氧化硅缓冲层较厚并整层设置，采用一次刻蚀工艺并不能将保证第三过孔刻穿，因此第三过孔与第一过孔和第二过孔的刻蚀分为两个步骤；本申请实施例提供的薄膜晶体管，由于在缓冲层平行于所述缓冲层的方向上，所述缓冲层的尺寸小于所述遮光层的尺寸，并且所述缓冲层的厚度较薄，层间绝缘层在氧化物半导体层和遮光层区域的厚度区域一致，从而可以在导体化区域和遮光层区域同时刻蚀过孔，即可以采用一次刻蚀工艺形成第一过孔、第二过孔以及第三过孔，在保证过孔刻蚀精度的同时，简化了薄膜晶体管制备流程，降低了薄膜晶体管制备的工艺难度。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例提供的一种显示面板，包括本申请实施例提供的阵列基板。
例如，本申请实施例提供的显示面板可以有机发光二极管(OLED)显示面板或液晶显示面板等。
本申请实施例提供的一种薄膜晶体管制备方法，如图3所示，该方法包括：
S301、在玻璃基板上设置遮光层；
S302、在所述遮光层之上设置缓冲层；
S303、在所述缓冲层之上设置半导体层；
所述半导体层包括三部分区域：沟道区域，经过导体化处理形成的第一导体化区域以及第二导体化区域，在平行于所述半导体层的方向上，所述沟道区域位于所述第一导体化区域与所述第二导体化区域之间；其中，所述缓冲层的厚度使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域。
较佳地，在玻璃基板上设置遮光层具体包括：在玻璃基板上沉积钼铌合金，在所述钼铌合金之上沉积铝钕合金，进行图形化处理，得到钼铌合金层和铝钕合金层；
在所述遮光层之上设置缓冲层具体包括：采用阳极氧化工艺对铝钕合金进行处理，得到氧化铝。
下面以遮光层材料包括MoNb，缓冲层材料包括AlOx，对本申请实施例提供的如图2所示的薄膜晶体管制备方法进行举例说明，薄膜晶体管制备步骤参见图4，具体如下：
S401、在玻璃基板15上沉积MoNb 16，在MoNb 16之上沉积薄层AlNd 17，涂覆光刻胶，光刻形成遮光层；
MoNb除了起到遮光作用外，还可以在薄膜晶体管制备过程中与玻璃基板存在较好的粘附性；
薄层AlNd的厚度例如可以是100nm～200nm；
S402、给遮光层施加电压，通过阳极氧化工艺使得AlNd17全部被氧化成AlOx18作为缓冲层；
S403、沉积半导体材料，刻蚀形成半导体层19；
S404、沉积栅绝缘层6材料，沉积栅极7材料，在顶层金属上涂覆光刻胶20，并刻蚀出栅极图形；
S405、之后以栅极图形为掩膜，通过自对准向下刻蚀形成栅绝缘层6，在刻蚀到半导体层之后，对半导体层进行导体化处理得到第一导体化区域3和第二导体化区域5，同时将第一导体化区域和第二导体化区域之外的缓冲层刻蚀掉，从而在第一导体化区域和第二导体化区域之外的区域露出遮光层；
S406、沉积层间绝缘层，采用一次干刻工艺形成第一过孔12、第二过孔13和第三过孔14；
S407、沉积源漏极金属层，刻蚀形成源极9和漏极10；
其中，所述源极9通过所述第一过孔12与所述第一导体化区域3连接，所述漏极10通过所述第二过孔13与所述第二导体化区域5连接，所述漏极10通过所述第三过孔14与MoNb 16层连接。
需要说明的是，步骤S402中，AlNd完全被氧化成AlOx，在制备薄膜晶体管的过程中，也可以控制给遮光层施加的电压，使得AlNd未完全被氧化，保留一定厚度的AlNd层。
本申请实施例提供的薄膜晶体管制备方法，采用阳极氧化工艺使得铝钕合金被氧化得到氧化铝作为缓冲层，工艺简单，易于实现。
综上所述，本申请实施例提供的一种薄膜晶体管、阵列基板、显示面板及薄膜晶体管制备方法，通过设置薄层的缓冲层，所述缓冲层的厚度使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域，即设置所述缓冲层的厚度，从而使得入射到半导体层的光完全被遮住，从而使得光线无法通过缓冲层入射到半导体层的沟道区域，从而可以增强对薄膜晶体管沟道区域的遮光效果，提高薄膜晶体管的光照稳定性，进而可以提高薄膜晶体管的工作稳定性。此外，本申请实施例提供的薄膜晶体管，由于在缓冲层平行于所述缓冲层的方向上，所述缓冲层的尺寸小于所述遮光层的尺寸，并且所述缓冲层的厚度较薄，层间绝缘层在氧化物半导体层和遮光层区域的厚度区域一致，从而可以在导体化区域和遮光层区域同时刻蚀过孔，即可以采用一次刻蚀工艺形成第一过孔、第二过孔以及第三过孔，在保证过孔刻蚀精度的同时，简化了薄膜晶体管制备流程，降低了薄膜晶体管制备的工艺难度。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管，其特征在于，该薄膜晶体管包括：遮光层和位于所述遮光层之上的缓冲层，位于所述缓冲层之上的半导体层，所述半导体层包括三部分区域：第一导体化区域、沟道区域以及第二导体化区域，在平行于所述半导体层的方向上，所述沟道区域位于所述第一导体化区域与所述第二导体化区域之间；其中，所述缓冲层使得入射到所述缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述遮光层的材料包括钼铌合金，所述缓冲层的材料包括氧化铝。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述氧化铝是铝钕合金通过阳极氧化处理形成的。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述缓冲层的厚度在100nm～200nm范围内。
5.根据权利要求1所述的薄膜晶体管，其特征在于，在平行于所述缓冲层的方向上，所述缓冲层的尺寸小于所述遮光层的尺寸。
6.根据权利要求5所述的薄膜晶体管，其特征在于，该薄膜晶体管还包括：位于所述沟道区域之上的栅绝缘层，位于所述栅绝缘层之上的栅极，位于所述栅极、所述第一导体化区域、所述第二导体化区域、所述缓冲层和所遮光层之上的层间绝缘层，以及位于所述层间绝缘层之上的源极和漏极；其中，所述层间绝缘层包括在一次刻蚀工艺中形成的第一过孔、第二过孔以及第三过孔，所述源极通过所述第一过孔与所述第一导体化区域连接，所述漏极通过所述第二过孔与所述第二导体化区域连接，所述漏极通过所述第三过孔与所述遮光层连接；或者，所述漏极通过所述第一过孔与所述第一导体化区域连接，所述源极通过所述第二过孔与所述第二导体化区域连接，所述源极通过所述第三过孔与所述遮光层连接。
7.一种阵列基板，其特征在于，包括权利要求1～6任一权利要求所述的薄膜晶体管。
8.一种显示面板，其特征在于，包括权利要求7所述的阵列基板。
9.一种薄膜晶体管制备方法，其特征在于，该方法包括：
在玻璃基板上设置遮光层；
在所述遮光层之上设置缓冲层；
在所述缓冲层之上设置半导体层；
所述半导体层包括三部分区域：沟道区域，经过导体化处理形成的第一导体化区域以及第二导体化区域，在平行于所述半导体层的方向上，所述沟道区域位于所述第一导体化区域与所述第二导体化区域之间；其中，所述缓冲层的使得入射到缓冲层的光，无法影响所述第一导体化区域、沟道区域和所述第二导体化区域。
10.根据权利要求9所述的方法，其特征在于，在玻璃基板上设置遮光层具体包括：在玻璃基板上沉积钼铌合金，在所述钼铌合金之上沉积铝钕合金，进行图形化处理，得到钼铌合金层和铝钕合金层；
在所述遮光层之上设置缓冲层具体包括：采用阳极氧化工艺对铝钕合金进行处理，得到氧化铝。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710307274.9A CN107068770B (zh) | 2017-05-04 | 2017-05-04 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
| US16/097,486 US20210226067A1 (en) | 2017-05-04 | 2018-03-02 | Thin film transistor and method for fabricating the same, array substrate and display panel |
| PCT/CN2018/077928 WO2018201788A1 (zh) | 2017-05-04 | 2018-03-02 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710307274.9A CN107068770B (zh) | 2017-05-04 | 2017-05-04 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068770A true CN107068770A (zh) | 2017-08-18 |
| CN107068770B CN107068770B (zh) | 2019-12-06 |
Family
ID=59597770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710307274.9A Active CN107068770B (zh) | 2017-05-04 | 2017-05-04 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210226067A1 (zh) |
| CN (1) | CN107068770B (zh) |
| WO (1) | WO2018201788A1 (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808826A (zh) * | 2017-10-26 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种底发射顶栅自对准薄膜晶体管的制备方法 |
| CN108231595A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| WO2018201788A1 (zh) * | 2017-05-04 | 2018-11-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
| CN109003892A (zh) * | 2018-07-24 | 2018-12-14 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| CN109545688A (zh) * | 2018-11-20 | 2019-03-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管的沟道区的最终宽长比确定方法及装置 |
| CN109659315A (zh) * | 2018-11-21 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109686793A (zh) * | 2018-12-24 | 2019-04-26 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板、显示装置 |
| CN110797380A (zh) * | 2019-11-06 | 2020-02-14 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN110875363A (zh) * | 2018-09-04 | 2020-03-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、以及显示面板 |
| CN111668242A (zh) * | 2020-07-02 | 2020-09-15 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN111897168A (zh) * | 2020-08-21 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN113327936A (zh) * | 2021-05-24 | 2021-08-31 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109509707B (zh) * | 2018-12-11 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN103268047A (zh) * | 2012-12-31 | 2013-08-28 | 厦门天马微电子有限公司 | 一种ltps阵列基板及其制造方法 |
| CN103268855A (zh) * | 2012-12-19 | 2013-08-28 | 上海天马微电子有限公司 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
| CN103984168A (zh) * | 2013-02-08 | 2014-08-13 | 群创光电股份有限公司 | 液晶显示面板及液晶显示装置 |
| CN106206622A (zh) * | 2016-09-23 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10199507B2 (en) * | 2012-12-03 | 2019-02-05 | Lg Display Co., Ltd. | Thin film transistor, display device and method of manufacturing the same |
| CN107068770B (zh) * | 2017-05-04 | 2019-12-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
-
2017
- 2017-05-04 CN CN201710307274.9A patent/CN107068770B/zh active Active
-
2018
- 2018-03-02 US US16/097,486 patent/US20210226067A1/en not_active Abandoned
- 2018-03-02 WO PCT/CN2018/077928 patent/WO2018201788A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN103268855A (zh) * | 2012-12-19 | 2013-08-28 | 上海天马微电子有限公司 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
| CN103268047A (zh) * | 2012-12-31 | 2013-08-28 | 厦门天马微电子有限公司 | 一种ltps阵列基板及其制造方法 |
| CN103984168A (zh) * | 2013-02-08 | 2014-08-13 | 群创光电股份有限公司 | 液晶显示面板及液晶显示装置 |
| CN106206622A (zh) * | 2016-09-23 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018201788A1 (zh) * | 2017-05-04 | 2018-11-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
| CN107808826A (zh) * | 2017-10-26 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种底发射顶栅自对准薄膜晶体管的制备方法 |
| CN108231595A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| WO2019134475A1 (zh) * | 2018-01-02 | 2019-07-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法以及阵列基板和显示装置 |
| CN109003892A (zh) * | 2018-07-24 | 2018-12-14 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| WO2020019557A1 (zh) * | 2018-07-24 | 2020-01-30 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制作方法及薄膜晶体管 |
| CN110875363A (zh) * | 2018-09-04 | 2020-03-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、以及显示面板 |
| CN109545688A (zh) * | 2018-11-20 | 2019-03-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管的沟道区的最终宽长比确定方法及装置 |
| CN109545688B (zh) * | 2018-11-20 | 2022-01-11 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管的沟道区的最终宽长比确定方法及装置 |
| CN109659315A (zh) * | 2018-11-21 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| WO2020103341A1 (zh) * | 2018-11-21 | 2020-05-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| WO2020134098A1 (en) * | 2018-12-24 | 2020-07-02 | Boe Technology Group Co., Ltd. | Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus |
| CN109686793A (zh) * | 2018-12-24 | 2019-04-26 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板、显示装置 |
| US11380796B2 (en) | 2018-12-24 | 2022-07-05 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus |
| CN110797380A (zh) * | 2019-11-06 | 2020-02-14 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN111668242A (zh) * | 2020-07-02 | 2020-09-15 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN111897168A (zh) * | 2020-08-21 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US11675237B2 (en) * | 2020-08-21 | 2023-06-13 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
| CN113327936A (zh) * | 2021-05-24 | 2021-08-31 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN113327936B (zh) * | 2021-05-24 | 2022-08-23 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068770B (zh) | 2019-12-06 |
| WO2018201788A1 (zh) | 2018-11-08 |
| US20210226067A1 (en) | 2021-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107068770A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| US9793377B2 (en) | Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof | |
| CN107302032B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| US8940560B2 (en) | Method for manufacturing touching-type electronic paper | |
| WO2016050052A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| EP3285303A1 (en) | Thin film transistor and array substrate, and fabrication method thereof and display device thereof | |
| US20180090378A1 (en) | Array substrate, method for manufacturing the same and display device | |
| WO2016065797A1 (zh) | 一种coa基板及其制作方法和显示装置 | |
| WO2016065852A1 (zh) | 一种coa基板及其制作方法和显示装置 | |
| US10153377B2 (en) | Dual-gate thin film transistor and manufacturing method thereof and array substrate | |
| JPS60160173A (ja) | 薄膜トランジスタ | |
| CN108231595B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US20160172387A1 (en) | Ltps array substrate | |
| CN104867877A (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| US11088283B2 (en) | Thin film transistor, method of fabricating thin film transistor and array substrate | |
| WO2020082623A1 (zh) | 薄膜晶体管及其制造方法 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| WO2016011755A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示设备 | |
| US10468537B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
| CN110047850A (zh) | 一种tft阵列基板、其制备方法及其显示面板 | |
| EP3343623A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| US11239262B2 (en) | Array substrate combining sensing material with thin film transistor, method of fabricating same, and display panel including same | |
| WO2020207400A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示装置 | |
| CN209418508U (zh) | 一种高效能igzo薄壁晶体管 | |
| US10083999B1 (en) | Method for manufacturing thin film transistor (TFT) array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |