CN109003892A - 一种薄膜晶体管的制作方法及薄膜晶体管 - Google Patents

一种薄膜晶体管的制作方法及薄膜晶体管 Download PDF

Info

Publication number
CN109003892A
CN109003892A CN201810821345.1A CN201810821345A CN109003892A CN 109003892 A CN109003892 A CN 109003892A CN 201810821345 A CN201810821345 A CN 201810821345A CN 109003892 A CN109003892 A CN 109003892A
Authority
CN
China
Prior art keywords
layer
electrode
photoresist block
active
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810821345.1A
Other languages
English (en)
Other versions
CN109003892B (zh
Inventor
夏慧
谭志威
陈书志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810821345.1A priority Critical patent/CN109003892B/zh
Priority to PCT/CN2018/113286 priority patent/WO2020019557A1/zh
Publication of CN109003892A publication Critical patent/CN109003892A/zh
Application granted granted Critical
Publication of CN109003892B publication Critical patent/CN109003892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的制作方法及薄膜晶体管。该方法包括：提供一基板，在基板上形成半导体有源层，其中，半导体有源层包括交错设置的多个第一有源区和多个第二有源区；在半导体有源层上形成介电层，其中，介电层设置在外侧的两个第一有源区之间；在半导体有源层和介电层上形成电极层，其中，电极层包括间隔设置的两个第一电极、一个第二电极和一个第三电极，两个第一电极设置在介电层上并分别与两个第二有源区对应设置，第二电极和第三电极设置在介电层之外的两个第一有源区上；其中，第一有源区不同于第二有源区，第一有源区是经导体化后的第一有源区。通过上述方式，本发明能够以相对简单的工艺来制作开态电流大、占用空间小的薄膜晶体管。

Description

一种薄膜晶体管的制作方法及薄膜晶体管
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管的制作方法及薄膜晶体管。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示装置主要包括液晶显示装置(LCD)及有机发光二极管显示装置(OLED)。
薄膜晶体管(TFT)是平面显示装置的重要组成部分。TFT可以形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、OLED等平面显示装置上。
氧化物半导体TFT技术是当前的热门技术，由于氧化物半导体具有较高的电子迁移率和开态电流，被广泛应用到TFT中。
目前常用的氧化物半导体TFT为单栅极氧化物半导体TFT，但是随着对TFT的开态电流、占用空间、工艺流程的要求进一步提高，也即要求开态电流大、占空空间小、工艺流程简单，单栅极氧化物半导体TFT已经不能满足需要。
因此，如何以相对简单的工艺来实现开态电流小、占用空间小的氧化物TFT已经成为亟待解决的问题。
发明内容
本发明主要解决的技术问题是提供一种薄膜晶体管的制作方法及薄膜晶体管，能够以相对简单的工艺来实现开态电流大、占用空间小的薄膜晶体管。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种薄膜晶体管的制作方法，该方法包括：提供一基板，在基板上形成半导体有源层，其中，半导体有源层包括交错设置的多个第一有源区和多个第二有源区；在半导体有源层上形成介电层，其中，介电层设置在外侧的两个第一有源区之间；在半导体有源层和介电层上形成电极层，其中，电极层包括间隔设置的两个第一电极、一个第二电极和一个第三电极，两个第一电极设置在介电层上并分别与两个第二有源区对应设置，第二电极和第三电极设置在介电层之外的两个第一有源区上；其中，第一有源区不同于第二有源区，第一有源区是经导体化后的第一有源区。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种薄膜晶体管，该薄膜晶体管包括基板、半导体有源层、介电层和电极层；半导体有源层覆盖基板，半导体有源层包括交错设置的多个第一有源区和多个第二有源区；介电层设置在半导体有源层上，且设置在外侧的两个第一有源区之间；电极层包括间隔设置的两个第一电极、一个第二电极和一个第三电极，两个第一电极设置在介电层上并分别与两个第二有源区对应设置，第二电极和第三电极设置在介电层之外的两个第一有源区上；其中，第一有源区不同于第二有源区，第一有源区是经导体化后的第一有源区。
本发明的有益效果是：本发明的薄膜晶体管的制作方法及薄膜晶体管通过将半导体有源层设置为第一有源区和第二有源区以形成双通道结构的薄膜晶体管，从而能够增大薄膜晶体管的开态电流、减少薄膜晶体管的占用空间。另外，本发明通过三道光刻工艺即可完成第一电极、第二电极、第三电极以及半导体有源层的制作，减少了工艺步骤，降低了成本。
附图说明
图1是本发明实施例的薄膜晶体管的制作方法的流程示意图；
图2A-2L是图1所示制作方法在制作过程中的薄膜晶体管的结构示意图；
图3是图1所示制作方法制得的薄膜晶体管的结构示意图；
图4是本发明另一实施例的薄膜晶体管的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图1是本发明实施例的薄膜晶体管的制作方法的流程示意图。图2A-2G是图1所示制作方法在制作过程中的薄膜晶体管的结构示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
步骤S101：提供一基板，在基板上形成半导体有源层，其中，半导体有源层包括交错设置的多个第一有源区和多个第二有源区。
在步骤S101中，第一有源区不同于第二有源区，第一有源区是经导体化后的第一有源区。
其中，在基板上形成半导体有源层的步骤包括：在基板上沉积半导体材料层；在半导体材料层上沉积第一光阻材料层；采用第一道光罩对第一光阻材料层进行曝光、显影，得到间隔设置的第一光阻块和第二光阻块，其中，第一光阻块和第二光阻块与两个第二有源区对应设置；对未被第一光阻块和第二光阻块覆盖的半导体材料层进行导体化，得到半导体有源层；剥离第一光阻块和第二光阻块。
具体来说，请一并参照图2A～图2E：
图2A为基板10的剖面结构示意图。如图2A所示，基板10优选为玻璃基板。
图2B为形成有半导体材料层20的基板10的剖面结构示意图。如图2B所示，通过气相沉积法在基板10上沉积半导体材料层20，半导体材料层20覆盖基板10，其中，半导体材料层20的材料优选为铟镓锌氧化物(IGZO)或者铟镓锡氧化物(IGTO)。其中，气相沉积法可以为物理气相沉积法、也可以为化学气相沉积法。
图2C为形成有第一光阻块211和第二光阻块212的基板10的剖面结构示意图。如图2C所示，通过气相沉积法在半导体材料层20上沉积第一光阻材料层，采用第一道光罩对第一光阻材料层进行曝光、显影，得到第一光阻块211和第二光阻块212，其中，第一光阻块211和第二光阻块212间隔设置在半导体材料层20上。
图2D为对未被第一光阻块211和第二光阻块212覆盖的半导体材料层进行导体化后的基板10的剖面结构示意图。如图2D所示，通过等离子体轰击法对未被第一光阻块211和第二光阻块212覆盖的半导体材料层20进行导体化，从而得到交错设置的三个第一有源区221和两个第二有源区222形成的半导体有源层22，其中，第一光阻块211和第二光阻块212分别与两个第二有源区222对应设置。在本实施例中，采用H2为原料的等离子体轰击法(H2plasma)对未被第一光阻块211和第二光阻块212覆盖的半导体材料层20进行H2-doping，使其导体化。其中，第一光阻块211和第二光阻块212覆盖的半导体材料层20形成第二有源区222，未被第一光阻块211和第二光阻块212覆盖的半导体材料层形成第一有源区221。
其中，第一有源区221由于导体化，使得其电阻低于第二有源区222的电阻，也即第一有源区221为低电阻区域，第二有源区222为高电阻区域。优选地，第一有源区221的电阻控制在800～2000欧姆/平方。
图2E为形成有半导体有源层22的基板10的剖面结构示意图。如图2E所示，通过剥离液去除第一光阻块211和第二光阻块212后形成半导体有源层22。半导体有源层22覆盖基板10，其中，半导体有源层22包括交错设置的第一有源区221和第二有源区222。
在其它实施例中，在基板上形成半导体有源层之前，可以先在基板上形成缓冲层，随后在缓冲层上形成半导体有源层。其中，缓冲层覆盖基板，半导体有源层覆盖缓冲层。其中，缓冲层的引入可以增加基板和半导体有源层之间的结合力。
步骤S102：在半导体有源层上形成介电层，其中，介电层设置在外侧的两个第一有源区之间。
在步骤S102中，在半导体有源层上形成介电层的步骤包括：在半导体有源层上沉积绝缘材料层；在绝缘材料层上沉积第二光阻材料层；采用第二道光罩对第二光阻材料层进行曝光、显影，得到第三光阻块，其中，第三光阻块覆盖两个第二有源区以及设置在两个第二有源区之间的第一有源区；对未被第三光阻块覆盖的绝缘材料层进行刻蚀，得到介电层；剥离第三光阻块。
具体来说，请一并参照图2F～图2I：
图2F为形成有绝缘材料层30的基板10的剖面结构图。如图2F所示，通过气相沉积法在半导体有源层22上沉积绝缘材料层30，绝缘材料层30覆盖半导体有源层22，绝缘材料层30的材料可以为氧化硅或氮化硅。在本实施例中，绝缘材料层30的材料为氧化硅(SiO2)。
图2G为形成有第三光阻块31的基板10的剖面结构图。如图2G所示，通过气相沉积法在绝缘材料层30上沉积第二光阻材料层；采用第二道光罩对第二光阻材料层进行曝光、显影，得到第三光阻块31。
其中，第三光阻块31设置在绝缘材料层30上，两个第二有源区222设置在第三光阻块31的两个外边缘之间。换个角度来说，第三光阻块31覆盖两个第二有源区222以及设置在两个第二有源区222之间的第一有源区221。
图2H为对未被第三光阻块31覆盖的绝缘材料层30进行刻蚀后的基板10的剖面结构示意图。如图2H所示，在本实施例中，采用等离子气体对未被第三光阻块31覆盖的绝缘材料层30干刻蚀，以形成有介电层32。当然在其它实施方式中，还可以采用刻蚀液对未被第三光阻块31覆盖的绝缘材料层30湿刻蚀，以形成有介电层32。
图2I为形成有介电层32的基板10的剖面示意图。如图2I所示，通过剥离液去除第三光阻块31后形成介电层32，介电层32设置在半导体有源层22上。具体来说，介电层32设置在外侧的两个第一有源区221之间。换个角度来说，介电层32覆盖两个第二有源区222以及设置在两个第二有源区222之间的第一有源区221。
步骤S103：在半导体有源层和介电层上形成电极层，其中，电极层包括间隔设置的两个第一电极、一个第二电极和一个第三电极，两个第一电极设置在介电层上并分别与两个第二有源区对应设置，第二电极和第三电极设置在介电层之外的两个第一有源区上。
在步骤S103中，在半导体有源层和介电层上形成电极层的步骤包括：在半导体有源层和介电层上沉积金属层；在金属层上沉积第三光阻材料层；采用第三道光罩对第三光阻材料层进行曝光、显影，得到间隔设置的第四光阻块、第五光阻块、第六光阻块和第七光阻块，其中，第四光阻块和第五光阻块与两个第一电极对应设置，第六光阻块和第七光阻块分别与第二电极和第三电极对应设置；对未被第四光阻块、第五光阻块、第六光阻块和第七光阻块覆盖的金属层进行刻蚀，得到电极层；剥离第四光阻块、第五光阻块、第六光阻块和第七光阻块。
具体来说，请一并参照图2J～图2L：
图2J为形成有金属层40的基板10的剖面示意图。如图2J所示，通过气相沉积法在半导体有源层22和介电层32上沉积金属层40，金属层40覆盖半导体有源层22和介电层32，金属层40的材料可以为铜、铝或钼。在本实施例中，金属层40的材料为铜(Cu)。
图2K为形成有第四光阻块411、第五光阻块412、第六光阻块413和第七光阻块414的基板10的剖面结构图。如图2K所示，通过气相沉积法在金属层40上沉积第三光阻材料层，采用第三道光罩对第三光阻材料层进行曝光、显影，得到第四光阻块411、第五光阻块412、第六光阻块413和第七光阻块414。
其中，第四光阻块411、第五光阻块412、第六光阻块413和第七光阻块414间隔设置在金属层40上，具体来说，第四光阻块411、第五光阻块412与两个第二有源区222对应设置，第六光阻块413和第七光阻块414与外侧的两个第一有源区221对应设置。
图2L为对未被第四光阻块411、第五光阻块412、第六光阻块413和第七光阻块414覆盖的金属层40进行刻蚀后基板10的剖面结构示意图。如图2L所示，在本实施例中，采用与金属层40的材料对应的刻蚀液对未被第四光阻块411、第五光阻块412、第六光阻块413和第七光阻块414覆盖的金属层40湿刻蚀，以形成电极层42。
其中，电极层42包括间隔设置的两个第一电极421、一个第二电极422和一个第三电极423。两个第一电极421设置在介电层32上并与两个第二有源区222对应设置，其中，第四光阻块411和第五光阻块412与两个第一电极42对应设置；第二电极422和第三电极423设置在介电层之外的两个第一有源区221上，其中，第六光阻块413和第七光阻块414分别与第二电极422和第三电极423对应设置。
优选地，第一电极421为栅极，第二电极422为源极、第三电极423为漏极。或者，第一电极421为栅极，第二电极422为漏极、第三电极423为源极。
最后，通过剥离液去除第四光阻块411、第五光阻块412、第六光阻块413和第七光阻块414即可得到薄膜晶体管。
请一并参考图3，图3是图1所示制作方法制得的薄膜晶体管的结构示意图。如图3所示，薄膜晶体管100包括从下到上依次形成的基板10、半导体有源层22、介电层32和电极层42。
半导体有源层22覆盖基板10，半导体有源层22包括交错设置的三个第一有源区221和两个第二有源区222。其中，第一有源区221不同于第二有源区222，第一有源区221是经导体化后的第一有源区221。
介电层32设置在半导体有源层22上，且设置在外侧的两个第一有源区221之间。换个角度来说，介电层32覆盖两个第二有源区222以及设置在两个第二有源区222之间的第一有源区221。
电极层42包括间隔设置的两个第一电极421、一个第二电极422和一个第三电极423，两个第一电极421设置在介电层32上并分别与两个第二有源区222对应设置，第二电极422和第三电极423设置在半导体有源层22的第一有源区221上。
优选地，第一电极421为栅极，第二电极422为源极、第三电极423为漏极。或者，第一电极421为栅极，第二电极422为漏极、第三电极423为源极。
优选地，两个第一电极421之间的距离d大于3微米。
在本实施例中，薄膜晶体管100为双通道结构，也就是说，薄膜晶体管100中的两个第一电极421分别和第二电极422、第三电极423构成两个可独立控制的薄膜晶体管。
具体来说，薄膜晶体管100具有两个较窄通道的薄膜晶体管，分别为通道Channel1和通道Channel2，由于通道比较窄，从而可以实现薄膜晶体管100具有较大的开态电流，同时可以节省薄膜晶体管100的占用空间。
在本实施例中，栅极、源极和漏极采用同层金属制得，源极和漏极与导体化后得到的第一有源区相接，可以减低源极和漏极与第一有源区之间的接触电阻，从而可以进一步提高开态电流。
图4是本发明另一实施例的薄膜晶体管的结构示意图。如图4所示，图4所示的薄膜晶体管100’与图3所示的薄膜晶体管100的区别在于，薄膜晶体管100’进一步包括缓冲层10’，缓冲层10’设置在基板10和半导体有源层22之间，缓冲层10’用于增加基板10和半导体有源层22之间的结合力。
本发明的有益效果是：本发明的薄膜晶体管的制作方法及薄膜晶体管通过将半导体有源层设置为第一有源区和第二有源区以形成双通道结构的薄膜晶体管，从而能够增大薄膜晶体管的开态电流、减少薄膜晶体管的占用空间。另外，本发明通过三道光刻工艺即可完成第一电极、第二电极、第三电极以及半导体有源层的制作，减少了工艺步骤，降低了成本。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
提供一基板，在所述基板上形成半导体有源层，其中，所述半导体有源层包括交错设置的多个第一有源区和多个第二有源区；
在所述半导体有源层上形成介电层，其中，所述介电层设置在外侧的两个所述第一有源区之间；
在所述半导体有源层和所述介电层上形成电极层，其中，所述电极层包括间隔设置的两个第一电极、一个第二电极和一个第三电极，两个所述第一电极设置在所述介电层上并分别与两个所述第二有源区对应设置，所述第二电极和所述第三电极设置在所述介电层之外的两个所述第一有源区上；
其中，所述第一有源区不同于所述第二有源区，所述第一有源区是经导体化后的所述第一有源区。
2.根据权利要求1所述的制作方法，其特征在于，在所述基板上形成半导体有源层的步骤之前，所述方法进一步包括：
在所述基板上形成缓冲层，其中，所述缓冲覆盖所述基板。
3.根据权利要求1所述的制作方法，其特征在于，在所述基板上形成半导体有源层的步骤包括：
在所述基板上沉积半导体材料层；
在所述半导体材料层上沉积第一光阻材料层；
采用第一道光罩对所述第一光阻材料层进行曝光、显影，得到间隔设置的第一光阻块和第二光阻块，其中，所述第一光阻块和所述第二光阻块分别与两个所述第二有源区对应设置；
对未被所述第一光阻块和所述第二光阻块覆盖的半导体材料层进行导体化，得到所述半导体有源层；
剥离所述第一光阻块和所述第二光阻块。
4.根据权利要求3所述的制作方法，其特征在于，对未被所述第一光阻块和所述第二光阻块覆盖的半导体材料层进行导体化的步骤包括：
通过等离子体轰击法对未被所述第一光阻块和所述第二光阻块覆盖的半导体材料层进行导体化。
5.根据权利要求1所述的制作方法，其特征在于，在所述半导体有源层上形成介电层的步骤包括：
在所述半导体有源层上沉积绝缘材料层；
在所述绝缘材料层上沉积第二光阻材料层；
采用第二道光罩对所述第二光阻材料层进行曝光、显影，得到第三光阻块，其中，所述第三光阻块覆盖两个所述第二有源区以及设置在两个所述第二有源区之间的所述第一有源区；
对未被所述第三光阻块覆盖的所述绝缘材料层进行刻蚀，得到所述介电层；
剥离所述第三光阻块。
6.根据权利要求1所述的制作方法，其特征在于，在所述半导体有源层和所述介电层上形成电极层的步骤包括：
在所述半导体有源层和所述介电层上沉积金属层；
在所述金属层上沉积第三光阻材料层；
采用第三道光罩对所述第三光阻材料层进行曝光、显影，得到间隔设置的第四光阻块、第五光阻块、第六光阻块和第七光阻块，其中，所述第四光阻块和所述第五光阻块与两个所述第一电极对应设置，所述第六光阻块和所述第七光阻块分别与所述第二电极和所述第三电极对应设置；
对未被所述第四光阻块、所述第五光阻块、所述第六光阻块和所述第七光阻块覆盖的所述金属层进行刻蚀，得到所述电极层；
剥离所述第四光阻块、所述第五光阻块、所述第六光阻块和所述第七光阻块。
7.根据权利要求1所述的制作方法，其特征在于，所述第一电极为栅极，所述第二电极和所述第三电极分别为源极和漏极。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括基板、半导体有源层、介电层和电极层；
所述半导体有源层覆盖所述基板，所述半导体有源层包括交错设置的多个第一有源区和多个第二有源区；
所述介电层设置在所述半导体有源层上，且设置在外侧的两个所述第一有源区之间；
所述电极层包括间隔设置的两个第一电极、一个第二电极和一个第三电极，两个所述第一电极设置在所述介电层上并分别与两个所述第二有源区对应设置，所述第二电极和所述第三电极设置在所述介电层之外的两个所述第一有源区上；
其中，所述第一有源区不同于所述第二有源区，所述第一有源区是经导体化后的所述第一有源区。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管进一步包括缓冲层；
所述缓冲层设置在所述基板和所述半导体有源层之间。
10.根据权利要求8所述的薄膜晶体管，其特征在于，所述第一电极为栅极，所述第二电极和所述第三电极分别为源极和漏极。
CN201810821345.1A 2018-07-24 2018-07-24 一种薄膜晶体管的制作方法及薄膜晶体管 Active CN109003892B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810821345.1A CN109003892B (zh) 2018-07-24 2018-07-24 一种薄膜晶体管的制作方法及薄膜晶体管
PCT/CN2018/113286 WO2020019557A1 (zh) 2018-07-24 2018-11-01 薄膜晶体管的制作方法及薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810821345.1A CN109003892B (zh) 2018-07-24 2018-07-24 一种薄膜晶体管的制作方法及薄膜晶体管

Publications (2)

Publication Number Publication Date
CN109003892A true CN109003892A (zh) 2018-12-14
CN109003892B CN109003892B (zh) 2020-07-31

Family

ID=64596737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810821345.1A Active CN109003892B (zh) 2018-07-24 2018-07-24 一种薄膜晶体管的制作方法及薄膜晶体管

Country Status (2)

Country Link
CN (1) CN109003892B (zh)
WO (1) WO2020019557A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729358A (zh) * 2019-10-24 2020-01-24 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN112951924A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 Tft器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652167A (zh) * 2004-02-04 2005-08-10 卡西欧计算机株式会社 有源矩阵面板
CN1767212A (zh) * 2004-09-13 2006-05-03 三星电子株式会社 具有碳纳米管沟道的晶体管及其制造方法
CN101192615A (zh) * 2006-11-29 2008-06-04 精工爱普生株式会社 半导体装置、半导体装置的制造方法以及电光学装置
JP2008135605A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置および電気光学装置
US20120132919A1 (en) * 2005-07-22 2012-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104681631A (zh) * 2015-03-24 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2018014170A1 (zh) * 2016-07-19 2018-01-25 华为技术有限公司 隧穿场效应晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186821C (zh) * 2001-10-24 2005-01-26 瀚宇彩晶股份有限公司 双垂直通道薄膜晶体管及其制造方法
CN207303111U (zh) * 2017-07-17 2018-05-01 华南理工大学 平面双栅氧化物薄膜晶体管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652167A (zh) * 2004-02-04 2005-08-10 卡西欧计算机株式会社 有源矩阵面板
CN1767212A (zh) * 2004-09-13 2006-05-03 三星电子株式会社 具有碳纳米管沟道的晶体管及其制造方法
US20120132919A1 (en) * 2005-07-22 2012-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101192615A (zh) * 2006-11-29 2008-06-04 精工爱普生株式会社 半导体装置、半导体装置的制造方法以及电光学装置
JP2008135605A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置および電気光学装置
CN104681631A (zh) * 2015-03-24 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2018014170A1 (zh) * 2016-07-19 2018-01-25 华为技术有限公司 隧穿场效应晶体管及其制备方法
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729358A (zh) * 2019-10-24 2020-01-24 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN112951924A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 Tft器件及其制备方法
CN112951924B (zh) * 2021-02-02 2022-07-12 Tcl华星光电技术有限公司 Tft器件及其制备方法

Also Published As

Publication number Publication date
CN109003892B (zh) 2020-07-31
WO2020019557A1 (zh) 2020-01-30

Similar Documents

Publication Publication Date Title
CN106558592B (zh) 阵列基板、显示装置及阵列基板的制备方法
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN103247531B (zh) 薄膜晶体管及其制作方法及显示器
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN104576658A (zh) 一种阵列基板及其制作方法及显示器
CN105655359A (zh) Tft基板的制作方法
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109742158A (zh) 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN106098560B (zh) 顶栅型薄膜晶体管的制作方法
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN104538454A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN104505405A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN109003892A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN106935549B (zh) 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105914213B (zh) 阵列基板及其制备方法
CN105632896B (zh) 制造薄膜晶体管的方法
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN102800708A (zh) 半导体元件及其制作方法
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
CN104810375A (zh) 一种阵列基板及其制作方法和一种显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant