CN1186821C - 双垂直通道薄膜晶体管及其制造方法 - Google Patents
双垂直通道薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1186821C CN1186821C CN01136822.5A CN01136822A CN1186821C CN 1186821 C CN1186821 C CN 1186821C CN 01136822 A CN01136822 A CN 01136822A CN 1186821 C CN1186821 C CN 1186821C
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- film transistor
- pair
- vertical channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000013078 crystal Substances 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical group 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 7
- 238000000034 method Methods 0.000 description 34
- 239000012212 insulator Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
一种双垂直通道薄膜晶体管及其制造方法，包括栅极层形成于基板的表面，第一绝缘层形成于基板及栅极层的表面，半导体层形成于第一绝缘层的表面，使位于两边缘侧的第一绝缘层露出，分别于两侧形成有源/漏极，于垂直于源/漏极的第一绝缘层的两侧表面分别形成通道，通道之间形成掺杂区；第二绝缘层形成于通道及掺杂区的表面，并令半导体层两侧的源/漏极露出；金属层分别形成于源/漏极及露出的第一绝缘层的表面。双垂直通道薄膜晶体管具有双栅极与截距结构，具有大幅降低漏电流，且不需要另外使用额外的掩模来定义通道，降低制造成本、简化制程步骤；缩减通道长度至深亚微米程度，大幅地的提升组件的效能。
Description
技术领域
本发明是有关于一种薄膜晶体管及其制造方法，特别是有关于一种SRAM用的双垂直通道薄膜晶体管(Doubele Vertical Channel Thin FilmTransistor，DVC TFT)及其制造方法。
背景技术
众所周知，薄膜晶体管(Thin Film Transistor，以下简称TFT)就在6个晶体管型的CMOS型静态随机存取存储器(Static Random AccessMemory，以下简称SRAM)中被当作负载(pull-up)组件来使用。然而随着愈来愈高位化、集积化的科技发展趋势，市场需求转向追求小存储单元尺寸、低持机电流及较佳的资料存储稳定性，故发展出将堆叠式PMOS复晶或多晶硅TFT应用于高密度SRAM的方法。
由于单位组件容量增加时，芯片中的持机电流也会随着增加，故小的OFF电流就变得愈来愈重要，所以在传统TFT的制程中，常使用双栅极(dualgate)、LDD结构以及氢化制程等方法来降低OFF电流。然而，上述方法虽可降低多晶硅TFT的OFF电流，但仍存在有步骤过于复杂以及成本昂贵等缺点。此外，传统所采用的堆叠式PMOS多晶硅TFT结构，需要额外使用一道掩模来定义出通道，因此使得制作成本增加。
另一方面，为了提升组件的效能，降低通道长度已成为业界研究的重点之一，然而受到光刻技术物理限制的影响，故进展亦有限。
发明内容
本发明的主要目的是提供一种SRAM用的双垂直通道薄膜晶体管及其制造方法，通过具有双栅极与截距结构，大幅地降低漏电流，不需要另外使用额外的掩模来定义通道，达到降低制造成本和简化制程步骤的目的。此外，由于其具有特别的双垂直通道，通道的长度是由栅极层的厚度来决定，故可摆脱传统光刻技术的物理限制，将通道长度缩减至深亚微米的程度，达到大幅地提高组件效能的目的。
本发明的另一目的是提供一种双垂直通道薄膜晶体管及其制造方法，对半导体层进行离子注入并去除位于两边缘侧的半导体层而露出第一绝缘层，以定义出源/漏极、二通道区及一掺杂区；形成第二绝缘层覆盖于通道区及掺杂区的表面；以及形成金属层于源/漏极及露出的第一绝缘层的表面，达到简化制程的目的。
本发明的目的是这样实现的：一种双垂直通道薄膜晶体管，其特征是：它包括栅极层形成于基板的表面；第一绝缘层形成于该基板及栅极层的表面；半导体层形成于该第一绝缘层的表面，并令位于两边缘侧的第一绝缘层露出，分别于半导体层的两侧形成源/漏极，且于大抵垂直于基板的半导体层的两侧面各形成一通道，并在该两通道之间的半导体层形成一掺杂区；第二绝缘层形成于该通道及掺杂区的表面，并令该半导体层两侧的源/漏极露出；金属层分别形成于该源/漏极及露出的第一绝缘层的表面。
该栅极层为掺杂多晶硅层、金属层、合金层或金属硅化物层。该第一绝缘层为氮化物层、氧化物层或氮氧化硅层。该半导体层为单晶硅层、多晶硅层、非晶硅层或硅化镓层。该第二绝缘层为氮化物层、氧化物层或氮氧化硅层。该金属层为单一金属层、合金层或金属硅化物层。
本发明还提供一种双垂直通道薄膜晶体管的制造方法，其特征是：它包括下列步骤：
形成栅极层于一基板的表面；
形成第一绝缘层于该栅极层及基板的表面；
形成半导体层于该第一绝缘层的表面；
通过对该半导体层进行离子注入，并去除位于两边缘侧的该半导体层而露出第一绝缘层，以形成两侧的源/漏极、垂直于基板的两个通道区以及两个通道区之间的掺杂区；
形成第二绝缘层覆盖于该通道区及掺杂区的表面；
形成金属层于该源/漏极及露出的第一绝缘层的表面。
该栅极层为掺杂多晶硅层、金属层、合金层或金属硅化物层。该第一绝缘层为氮化物层、氧化物层或氮氧化硅层。该半导体层为单晶硅层、多晶硅层、非晶硅层或硅化镓层。该第二绝缘层为氮化物层、氧化物层或氮氧化硅层。该金属层为单一金属层、合金层或金属硅化物层。
下面结合较佳实施例和附图进一步说明。
附图说明
图1-图6是本发明的双垂直通道薄膜晶体管的制作流程剖面示意图。
具体实施方式
参阅图1-图6所示，本发明的SRAM用的双垂直通道薄膜晶体管的制作流程包括如下步骤：
首先，如图1所示，提供一基板10，并于此基板10的表面形成一栅极层20，上述栅极层20可利用APCVD法、LPCVD法、PECVD法、溅镀法或电子枪蒸镀法(e-gun evaporation)等的方法来沉积形成，而其材质包括例如：掺杂多晶硅、金属、合金或金属硅化物等。
其次，如图2所示，在上述基板10及栅极层20的表面形成一栅极绝缘层30。上述栅极绝缘层30可利用APCVD法、LPCVD法、PECVD法、溅镀法或电子枪蒸镀法等的方法来沉积形成，而其材质则可为，例如：氮化物、氧化物及氮氧化硅等。
接着，如图3所示，在上述栅极绝缘层30的表面形成一半导体层40。上述半导体层40可利用APCVD法、LPCVD法、PECVD法、溅镀法或电子枪蒸镀法等的方法来沉积形成，而其材质则可为，例如：单晶硅、多晶硅、非晶硅或硅化镓等半导体材料。
再来，对上述半导体层40施行离子注入，并利用光刻蚀刻步骤，去除位于两边缘侧的上述半导体层40，而露出上述栅极绝缘层30，即可定义出源/漏极42、二通道区44及掺杂区46，结果如图4所示，由图4可知，此处的二通道区44即为双垂直通道(Double Vertical Channel，DVC)，由于此通道的长度是由栅极层20的厚度来决定，故可超越传统光刻技术的物理限制，而将通道长度缩减至深亚微米的程度，因而能大幅地提高组件的效能。
此外，比起传统技术而言，上述通道亦不需要再通过额外的一道掩模来定义形成，故能降低制造成本和简化制程步骤。
继续，如图5所示，形成一绝缘层50覆盖于上述通道区44及掺杂区46的表面。在此处，上述绝缘层50可利用APCVD法、LPCVD法、PECVD法、溅镀法或电子枪蒸镀法等的方法来沉积形成，而其材质则可为，例如：氮化物、氧化物及氮氧化硅等绝缘材料。
最后，如图6所示，形成一金属层60于上述源/漏极42及上述露出的栅极绝缘层30的表面。在此处，上述金属层60可利用LPCVD法、溅镀法或电子枪蒸镀法等的方法来沉积形成，而其材质则可为，例如：单一金属、合金或金属硅化物等。
依据上述的制造步骤，就可制得本发明的SRAM用的双垂直通道薄膜晶体管，其适用于一基板10，包括：
栅极层20形成于上述基板10的表面；栅极绝缘层30形成于上述基板10及上述栅极层20的表面；
半导体层40形成于上述栅极绝缘层60的表面，并令位于两边缘侧的上述栅极绝缘层30露出，其分别于两侧形成有源/漏极42，且于大抵垂直于上述源/漏极42的上述栅极绝缘层30的两侧表面，分别形成有一通道44，而上述通道44之间形成一掺杂区46；
绝缘层50形成于上述通道44及掺杂区46的表面，并令上述半导体层两侧的源/漏极42露出；
金属层60分别形成于上述源/漏极42及上述露出的栅极绝缘层30的表面。
根据上述本发明的SRAM用的双垂直通道薄膜晶体管。由于其具有双栅极与截距结构，因此能有效地达到降低漏电流的效果。
本发明以较佳实施例揭露如上，任何熟习此技艺者，在不脱离本发明的精神和范围内，所作各种的更动与润饰，都属于本发明的保护范围之内。
Claims (12)
1、一种双垂直通道薄膜晶体管，其特征是：它包括栅极层形成于基板的表面；第一绝缘层形成于该基板及栅极层的表面；半导体层形成于该第一绝缘层的表面，并令位于两边缘侧的第一绝缘层露出，分别于半导体层的两侧形成源/漏极，且于大抵垂直于基板的半导体层的两侧面各形成一通道，并在该两通道之间的半导体层形成一掺杂区；第二绝缘层形成于该通道及掺杂区的表面，并令该半导体层两侧的源/漏极露出；金属层分别形成于该源/漏极及露出的第一绝缘层的表面。
2、根据权利要求1所述的双垂直通道薄膜晶体管，其特征是：该栅极层为掺杂多晶硅层、金属层、合金层或金属硅化物层。
3、根据权利要求1所述的双垂直通道薄膜晶体管，其特征是：该第一绝缘层为氮化物层、氧化物层或氮氧化硅层。
4、根据权利要求1所述的双垂直通道薄膜晶体管，其特征是：该半导体层为单晶硅层、多晶硅层、非晶硅层或硅化镓层。
5、根据权利要求1所述的双垂直通道薄膜晶体管，其特征是：该第二绝缘层为氮化物层、氧化物层或氮氧化硅层。
6、根据权利要求1所述的双垂直通道薄膜晶体管，其特征是：该金属层为单一金属层、合金层或金属硅化物层。
7、一种双垂直通道薄膜晶体管的制造方法，其特征是，它包括下列步骤：
形成栅极层于一基板的表面；
形成第一绝缘层于该栅极层及基板的表面；
形成半导体层于该第一绝缘层的表面；
通过对该半导体层进行离子注入，并去除位于两边缘侧的该半导体层而露出第一绝缘层，以形成两侧的源/漏极、垂直于基板的两个通道区以及两个通道区之间的掺杂区；
形成第二绝缘层覆盖于该通道区及掺杂区的表面；
形成金属层于该源/漏极及露出的第一绝缘层的表面。
8、根据权利要求7所述的双垂直通道薄膜晶体管的制造方法，其特征是：该栅极层为掺杂多晶硅层、金属层、合金层或金属硅化物层。
9、根据权利要求7所述的双垂直通道薄膜晶体管的制造方法，其特征是：该第一绝缘层为氮化物层、氧化物层或氮氧化硅层。
10、根据权利要求7所述的双垂直通道薄膜晶体管的制造方法，其特征是：该半导体层为单晶硅层、多晶硅层、非晶硅层或硅化镓层。
11、根据权利要求7所述的双垂直通道薄膜晶体管的制造方法，其特征是：该第二绝缘层为氮化物层、氧化物层或氮氧化硅层。
12、根据权利要求7所述的双垂直通道薄膜晶体管的制造方法，其特征是：该金属层为单一金属层、合金层或金属硅化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01136822.5A CN1186821C (zh) | 2001-10-24 | 2001-10-24 | 双垂直通道薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01136822.5A CN1186821C (zh) | 2001-10-24 | 2001-10-24 | 双垂直通道薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1414640A CN1414640A (zh) | 2003-04-30 |
| CN1186821C true CN1186821C (zh) | 2005-01-26 |
Family
ID=4673943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01136822.5A Expired - Lifetime CN1186821C (zh) | 2001-10-24 | 2001-10-24 | 双垂直通道薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1186821C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669552B2 (en) * | 2011-03-02 | 2014-03-11 | Applied Materials, Inc. | Offset electrode TFT structure |
| CN104425591B (zh) * | 2013-08-20 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN109003892B (zh) * | 2018-07-24 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
-
2001
- 2001-10-24 CN CN01136822.5A patent/CN1186821C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1414640A (zh) | 2003-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
| CN1162903C (zh) | 用选择性外延淀积制造应变硅cmos结构的方法 | |
| CN1507057A (zh) | 多重栅极结构及其制造方法 | |
| GB2299208A (en) | Ferroelectric memory structure | |
| CN1728385A (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| CN1883041A (zh) | 自动对准镶嵌栅极 | |
| CN1032286C (zh) | 用于半导体存储器件的薄膜晶体管及其制造方法 | |
| CN1713395A (zh) | 能够调整阈值电压的半导体器件及其制造方法 | |
| CN1183638A (zh) | 半导体器件的制造方法 | |
| JP2010177690A (ja) | 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ | |
| CN1186821C (zh) | 双垂直通道薄膜晶体管及其制造方法 | |
| US11943918B2 (en) | Memory structure and fabrication method thereof | |
| JPH10144921A (ja) | 半導体素子の構造及び製造方法 | |
| KR20040002204A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI353640B (en) | Method of forming semiconductor structure | |
| US20200343143A1 (en) | Semiconductor device and fabrication method thereof | |
| CN101075557A (zh) | 制作栅极与蚀刻导电层的方法 | |
| CN1218400C (zh) | 具有颈状信道的场效晶体管及其制造方法 | |
| CN1725472A (zh) | 半导体器件的制造方法 | |
| US20230276633A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| CN1349250A (zh) | 以镶嵌工艺形成栅极的方法 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100266635B1 (ko) | 반도체산화막형성방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| CN1184681C (zh) | 双垂直通道薄膜电晶体cmos的制造方法及其产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050126 |
|
| CX01 | Expiry of patent term |