CN109742158A - 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 - Google Patents

低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 Download PDF

Info

Publication number
CN109742158A
CN109742158A CN201910098426.8A CN201910098426A CN109742158A CN 109742158 A CN109742158 A CN 109742158A CN 201910098426 A CN201910098426 A CN 201910098426A CN 109742158 A CN109742158 A CN 109742158A
Authority
CN
China
Prior art keywords
electrode
active layer
substrate
via hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910098426.8A
Other languages
English (en)
Inventor
孙雪峰
刘国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910098426.8A priority Critical patent/CN109742158A/zh
Publication of CN109742158A publication Critical patent/CN109742158A/zh
Priority to US16/710,100 priority patent/US11374033B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明公开了低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置。具体的，本发明提出了一种低温多晶硅薄膜晶体管，包括：基板，以及位于所述基板上的第一电极，以及覆盖第一电极的缓冲层；有源层，有源层位于缓冲层远离第一电极的一侧，且有源层在基板上的正投影和第一电极在基板上的正投影之间具有重叠区域；第二电极，第二电极位于有源层远离基板的一侧，第二电极以及有源层之间具有绝缘层，第一电极以及有源层之间通过第一过孔相连，第二电极通过第二过孔与有源层相连。由此，该薄膜晶体管的第一电极和第二电极(即源极和漏极)分层设置，可减少刻蚀残留物，且该第一电极可取代现有的薄膜晶体管中的遮光层，该薄膜晶体管生产成本较低，且使用性能良好。

Description

低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置。
背景技术
随着显示技术的发展，液晶显示器(LCD)以及有机发光显示器件(OLED)已广泛地应用于日常生活中，如手机屏幕、手提电脑显示屏、台式电脑显示屏及平板电视等。在上述显示器件中，薄膜晶体管(TFT)一般用作开关元件来控制像素，或者用作驱动元件来驱动像素。薄膜晶体管按照硅薄膜(即有源层)的性质通常可分为非晶硅(a-Si)和多晶硅 (p-Si)两种，与非晶硅薄膜晶体管相比，多晶硅薄膜晶体管有更高的电子迁移率、更佳的液晶特性以及较低的漏电流，因此，多晶硅薄膜晶体管，尤其是低温多晶硅(LTPS)薄膜晶体管已经成为显示领域研发的热点。
例如，液晶显示面板通常由彩膜基板、阵列基板(有多个阵列排布的薄膜晶体管形成) 以及设置在两基板之间的液晶层组成，其工作原理是通过给阵列基板施加驱动电压，来控制液晶层中液晶分子的偏转，进而将背光模组的光线折射出来产生画面。由于低温多晶硅对光照较为敏感，因而将其用在液晶显示面板中时，在背光照射下，薄膜晶体管中会产生光生漏电流，该光生漏电流会影响阵列基板对液晶分子的有效控制，进而影响显示。因此，目前用于液晶显示面板的多晶硅阵列基板通常还包括遮光结构，来避免背光照射到有源层的低温多晶硅材料，抑制光生漏电流的产生。
然而，目前的低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置仍有待改进。
发明内容
本发明旨在至少一定程度上缓解甚至解决上述问题的至少之一。
发明人发现，目前的低温多晶硅薄膜晶体管，尤其是用于液晶显示面板的低温多晶硅薄膜晶体管存在制备工艺复杂、容易产生方格、亮点等不良以及生产成本较高等问题。目前的制备低温多晶硅阵列基板(LTPs Array)的方法中，通常先在基板上形成遮光结构，然后在遮光结构远离基板的一侧形成薄膜晶体管(TFT)结构(例如形成有源层、栅极、源漏极层等)，并且，形成的薄膜晶体管结构中，源极和漏极通常同层设置，即源极和漏极通过一次构图工艺(即使用一个掩膜版(Mask))形成，并且该低温多晶硅阵列基板还包括用于与外部连接的数据线(例如触控电极数据线(TPM线)等)，该数据线和源极以及漏极也通过一次构图工艺形成。发明人通过大量实验以及深入研究发现，前面所述的通过一次构图工艺形成源极、漏极以及数据线时，需要刻蚀的金属面积较大且刻蚀精细度较高，因而刻蚀后产生的刻蚀残留物(Remain)较多，后期将该薄膜晶体管用于显示产品中时，该刻蚀残留物会造成方格(数据线和源、漏极之间的刻蚀残留物容易形成方格不良)、亮点 (源、漏极之间的刻蚀残留物易形成亮点不良)等显示不良的产生，影响该低温多晶硅薄膜晶体管的产品良率和使用性能。因此，如果能提出一种新的低温多晶硅薄膜晶体管的结构以及制备方法，可以减小刻蚀残留物的产生，提升产品良率和使用性能，并且不会增加生产工艺，还能降低生产成本，将能在很大程度上解决上述问题。
在本发明的一个方面，本发明提出了一种低温多晶硅薄膜晶体管。根据本发明的实施例，该低温多晶硅薄膜晶体管包括：基板，以及位于所述基板上的第一电极，以及覆盖所述第一电极的缓冲层；有源层，所述有源层位于所述缓冲层远离所述第一电极的一侧，且所述有源层在所述基板上的正投影，和所述第一电极在所述基板上的正投影之间具有重叠区域；第二电极，所述第二电极位于所述有源层远离所述基板的一侧，所述第二电极以及所述有源层之间具有绝缘层，所述第一电极以及所述有源层之间通过第一过孔相连，所述第二电极通过第二过孔与所述有源层相连。由此，该低温多晶硅薄膜晶体管的第一电极和第二电极(即源极和漏极)分层设置，可以减少形成第二电极时的刻蚀残留物的产生，进而可以减小甚至避免方格、亮点等显示不良的产生，且该第一电极可以取代现有的薄膜晶体管中的遮光层，进而可以节省生产成本，因此，该低温多晶硅薄膜晶体管的生产成本较低，制程良率较高，使用性能良好，且不会增加生产工艺的复杂性。
根据本发明的实施例，所述有源层在所述基板上的正投影的面积，大于所述第一电极在所述基板上正投影的面积。由此，进一步提高了该低温多晶硅薄膜晶体管的使用性能。
根据本发明的实施例，该低温多晶硅薄膜晶体管进一步包括：栅极，所述栅极设置在所述有源层远离所述基板的一侧，且所述栅极和所述有源层之间被栅极绝缘层间隔开，所述栅极远离所述基板的一侧具有层间绝缘层，所述第二电极设置在所述层间绝缘层层远离所述基板的一侧。由此，进一步提高了该低温多晶硅薄膜晶体管的使用性能。
根据本发明的实施例，所述第一过孔以及所述第二过孔的深度相等，均贯穿所述层间绝缘层、所述栅极绝缘层以及所述有源层，并延伸至所述第一电极远离所述基板一侧的表面所在的深度，所述第一过孔以及所述第二过孔中填充有金属。由此，可以通过一次制备工艺形成第一过孔以及第二过孔，并且可使第一电极也和第二电极分别与有源层通过金属电连接，该低温多晶硅薄膜晶体管的制备工艺较为简便。
根据本发明的实施例，该低温多晶硅薄膜晶体管进一步包括：数据线，所述数据线与所述第二电极同层设置。由此，进一步提高了该低温多晶硅薄膜晶体管的使用性能。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，所述阵列基板包括前面所述的低温多晶硅薄膜晶体管。由此，该阵列基板具有前面所述的低温多晶硅薄膜晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该阵列基板的制程良率较高，使用性能良好，且生产成本较低。
在本发明的又一方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该方法包括：在基板上形成的第一电极，以及覆盖所述第一电极的缓冲层；在所述缓冲层远离所述第一电极的一侧形成有源层，所述有源层是由低温多晶硅形成的，且所述有源层在所述基板上的正投影，和所述第一电极在所述基板上的正投影之间具有重叠区域；在所述有源层远离所述基板的一侧形成绝缘层，并形成第一过孔和第二过孔，所述第一过孔贯穿所述有源层并与所述第一电极相接触，所述第二过孔至少延伸至所述有源层；在所述绝缘层远离所述基板的一侧形成第二电极，第二电极通过第二过孔与所述有源层相连，并在所述第一过孔以及所述第二过孔内填充金属，以令所述第一电极以及所述第二电极均与所述有源层相连。由此，该方法制备的低温多晶硅薄膜晶体管的第一电极和第二电极(即源极和漏极)分层设置，可以减少形成第二电极时的刻蚀残留物的产生，进而可以减小甚至避免方格、亮点等显示不良的产生，且该第一电极可以取代现有的薄膜晶体管中的遮光层，进而可以节省生产成本，因此，该方法的制程良率较高，生产成本较低，且制备方法较为简便。
根据本发明的实施例，形成所述有源层之后，进一步包括在所述有源层远离所述基板的一侧依次形成栅极绝缘层以及栅极的操作，并在所述栅极远离所述基板的一侧形成层间绝缘层。由此，进一步提高了所制备的低温多晶硅薄膜晶体管的使用性能。
根据本发明的实施例，所述第一过孔和所述第二过孔是同步形成的且深度相等，均贯穿所述层间绝缘层、所述栅极绝缘层以及所述有源层，并延伸至所述第一电极远离所述基板一侧的表面所在的深度。由此，可以通过一次制备工艺形成第一过孔以及第二过孔，该制备方法较为简便。
根据本发明的实施例，形成所述第二电极的同时，向所述第一过孔、所述第二过孔中填充所述金属。由此，进一步简化了生产工艺。
根据本发明的实施例，形成所述第二电极时，同步形成数据线。由此，进一步提高了所制备的低温多晶硅薄膜晶体管的使用性能。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括：前面所述的阵列基板以及前面所述的方法所制备的阵列基板。由此，该显示装置具有前面所述的阵列基板以及前面所述的方法所制备的阵列基板所具有的全部特征以及优点，在此不再赘述，总的来说，该显示装置显示性能良好，且生产成本较低。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的低温多晶硅薄膜晶体管的结构示意图；
图2显示了根据本发明另一个实施例的低温多晶硅薄膜晶体管的结构示意图；
图3显示了根据本又一个实施例的低温多晶硅薄膜晶体管的部分结构示意图；
图4显示了根据本发明一个实施例的低温多晶硅薄膜晶体管的结构示意图；
图5显示了根据本发明一个实施例的制备阵列基板的方法流程图；以及
图6显示了根据本发明另一个实施例的制备阵列基板的部分方法流程图。
附图标记说明：
1000：低温多晶硅薄膜晶体管；100：基板；200：第一电极；300：缓冲层；400：有源层；500：绝缘层；600：第二电极；510：栅极绝缘层；520：层间绝缘层；700：栅极； 800：数据线；10：第一过孔；20：第二过孔；1：第一金属；2：第二金属。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种低温多晶硅薄膜晶体管。根据本发明的实施例，参考图1，该低温多晶硅薄膜晶体管1000包括：基板100、第一电极200、缓冲层300、有源层400、绝缘层500以及第二电极600，其中，第一电极200位于基板100上，缓冲层 300位于第一电极200远离基板100的一侧，有源层400位于缓冲层300远离第一电极200 的一侧，绝缘层500位于有源层400远离缓冲层300的一侧，第二电极600位于绝缘层500 远离有源层400的一侧，且有源层400在基板100上的正投影，和第一电极200在基板100 上的正投影之间具有重叠区域，第一电极200和有源层400之间通过第一过孔相连，如通过填充在第一过孔中的第一金属1相连；第二电极600和有源层400之间通过第二过孔相连，如通过填充在第二过孔中的第二金属2相连。由此，一方面，该低温多晶硅薄膜晶体管1000的第一电极200和第二电极600分层设置，可以减少形成第二电极600时的刻蚀残留物的产生，进而可以减小甚至避免方格、亮点等显示不良的产生；另一方面，该第一电极200不仅可以作为电极，还可以作为遮光层来抑制漏电流的产生，进而可以节省生产成本。因此，该低温多晶硅薄膜晶体管的生产成本较低，制程良率较高，使用性能良好，且不会增加生产工艺的复杂性。需要说明的是，前面所述的第一电极可以为源极，此时第二电极为漏极；前面所述的第一电极也可以为漏极，此时第二电极为源极。
为了便于理解，下面对根据本发明实施例的低温多晶硅薄膜晶体管能够实现上述有益效果的原理进行简单说明：
如前所述，目前的制备低温多晶硅阵列基板的方法中，需要制备专门的遮光结构，且源极和漏极通过一次构图工艺形成。通过一次构图工艺形成源漏极时，需要刻蚀的金属面积较大且刻蚀精细度较高，并且，由于需要在薄膜晶体管的同一层同时形成两个电极(源极和漏极)以及金属走线，因而刻蚀后产生的刻蚀残留物(Remain)较多，后期将该薄膜晶体管用于显示产品中时，该刻蚀残留物会造成方格、亮点等显示不良的产生，影响该低温多晶硅薄膜晶体管的产品良率和使用性能。而根据本发明实施例的低温多晶硅薄膜晶体管，通过将第一电极和第二电极(即源极和漏极)分层设置，即将第二电极设置在现有的源漏极层的位置，而将第一电极设置在基板的上方，即将第一电极设置在现有的遮光层的位置，该第一电极和第二电极分层设置后，原先的源漏极层中不包括第一电极，因此，在制备第二电极时，刻蚀的面积以及刻蚀精度较小，产生的刻蚀残留物也较少，因而可以减小甚至避免该刻蚀残留物造成的方格、亮点等显示不良，提升产品的制程良率和使用性能；并且，该第一电极不仅可以作为电极，还可以取代现有的遮光层起到遮光的效果，避免有源层中的多晶硅在光照下产生漏电流，即根据本发明实施例的低温多晶硅薄膜晶体管中无需设置专门的遮光层，该第一电极具有现有的遮光层同样的效果。并且，将该第一电极设置在基板和缓冲层之间后，仍然可以通过第一过孔将其和有源层连接，不会影响该第一电极的电极性能。因此，根据本发明实施例的低温多晶硅薄膜晶体管使用性能良好(方格、亮点等显示不良较少)，并且没有增加生产工序，生产成本较低(省去了遮光层材料)。
本领域技术人员能够理解的是，根据本发明实施例的低温多晶硅薄膜晶体管也可以具有低温多晶硅薄膜晶体管所具有的其他常规结构，如栅极、栅极绝缘层以及层间绝缘层等。根据本发明的实施例，参考图2，栅极绝缘层510设置在有源层400远离缓冲层300的一侧，栅极700设置在栅极绝缘层510远离有源层400的一侧，层间绝缘层520设置在栅极 700远离栅极绝缘层510的一侧，第二电极600设置在层间绝缘层520远离栅极700的一侧。由此，进一步提高了该低温多晶硅薄膜晶体管1000的使用性能。
根据本发明的实施例，基板100的具体类型不受特别限制，可以为绝缘基板，例如玻璃等。根据本发明的实施例，第一电极200、栅极700以及第二电极600的形成材料以及结构不受特别限制，例如可以为金属材料，该金属材料可以包括Al、Cu、Mo、Ti或AlNd 的至少之一；具体的，第一电极200、栅极700以及第二电极600可以为Al、Cu、Mo、Ti 或AlNd等的单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。并且，金属材料形成的第一电极200同时也可以作为遮光层，具有良好的遮光效果，可以抑制漏电流的产生。根据本发明的实施例，缓冲层300、栅极绝缘层510以及层间绝缘层520的形成材料不受特别限制，例如可以包括氧化硅(SiOx)、氮化硅(SiNx)以及二氧化硅(SiO2) 的至少之一。根据本发明的实施例，有源层400可以是由低温多晶硅形成的。
根据本发明的实施例，参考图1，有源层400在基板100上的正投影的面积，大于所述第一电极200在基板100上正投影的面积。即第一电极200同时作为遮光层时，遮光层只“遮蔽”一部分有源层。由此，进一步提高了该低温多晶硅薄膜晶体管1000的使用性能。
根据本发明的实施例，如前所述，该低温多晶硅薄膜晶体管1000中，第一电极200可以通过第一过孔和有源层连接，第二电极600可以通过第二过孔和有源层连接。本领域技术人员能够理解的是，第一过孔和第二过孔中填充有金属，第一电极200和第二电极600 通过填充在过孔中的金属，与有源层400相连。第一过孔和第二过孔只要能够实现电极以及有源层的连接关系即可。根据本发明的具体实施例，参考图3以及图4，该第一过孔10 和第二过孔20也可以是同步形成的，即该第一过孔10和第二过孔20可以是通过一次刻蚀工艺形成的：在形成第一电极200之后，可以先不进行第一过孔的刻蚀，而是继续形成缓冲层、有源层、栅绝缘层和栅极等结构。随后，在形成第二电极600之前，刻蚀形成第一过孔10和第二过孔20。由此，简化了该低温多晶硅薄膜晶体管的制备工艺。根据本发明的实施例，参考图3，第一过孔10以及第二过孔20的深度可以相等，即前面通过一次制备工艺形成第一过孔10和第二过孔20时，在相同的工艺条件参数下，形成的第一过孔10 和第二过孔20的深度可以相同。具体的，参考图3，第一过孔10和第二过孔20可以均贯穿层间绝缘层520、栅极绝缘层510以及有源层400，并延伸至第一电极200远离基板100 一侧的表面所在的深度(参考图3中所示出的深度L)。随后沉积金属并通过构图工艺，在第一过孔10和第二过孔20中填充金属，同时形成第二电极层600。由于第一过孔和第二过孔均贯穿了有源层，因此此种结构同样可以实现第一电极以及第二电极和有源层的连接。由此，一方面，第一电极200和第二电极600可以分别通过第一过孔10以及第二过孔20 中的金属简便地与有源层400电连接；另一方面，虽然该低温多晶硅薄膜晶体管1000中的第一电极200和第二电极600(即源极和漏极)不同层设置，但仍旧可以一次形成第一过孔10和第二过孔20，进而实现源漏极和有源层的电连接。因此，该方法不需较多地调整常规的制备工艺，即可改善制备的低温多晶硅薄膜晶体管的使用性能，即减少方格、亮点等显示不良的产生，并降低生产成本。
根据本发明的实施例，参考图2以及图4，该低温多晶硅薄膜晶体管1000可以进一步包括数据线800，数据线800与第二电极600同层设置。由此，进一步提高了该低温多晶硅薄膜晶体管1000的使用性能。也即是说，不论第一过孔以及第二过孔是否是同步形成的(即深度是否相等)，数据线800均可以和第二电极600同层设置。根据本发明的实施例，该数据线800用于将该低温多晶硅薄膜晶体管和外部装置连接，例如该数据线800可以为触控电极数据线，可用于和触控电极连接等。由于根据本发明实施例的低温多晶硅薄膜晶体管将源极和漏极设置为不同层设置，因此，第二电极层所在的这一层材料中，减少了一个电极的面积，从而空余空间较多。因此，此时将数据线800与第二电极同层设置，此时该层中仅有第二电极600、数据线800以及与第二电极600相连的连接线，第一过孔顶部可以只留一个金属点，能够实现第一电极和有源层的电连接即可。与第一电极200相连的连接线与第一电极200同层设置。因此，可以缓解由于电极、走线结构之间距离较近，刻蚀残留(Remain)较多而导致的不良。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的低温多晶硅薄膜晶体管。由此，该阵列基板具有前面所述的低温多晶硅薄膜晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该阵列基板的制程良率较高，使用性能良好，且生产成本较低。
在本发明的又一方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该方法所制备的阵列基板可以为前面所述的阵列基板，因此，该方法制备的阵列基板具有前面所述的阵列基板所具有的全部特征以及优点，在此不再赘述。根据本发明的实施例，参考图5，该方法包括：
S100：形成第一电极
在该步骤中，在基板上形成第一电极。根据本发明的实施例，基板的具体类型不受特别限制，可以为绝缘基板，例如玻璃等。根据本发明的实施例，第一电极的形成材料以及结构不受特别限制，例如可以为金属材料，该金属材料可以包括Al、Cu、Mo、Ti或AlNd 的至少之一；具体的，第一电极可以为Al、Cu、Mo、Ti或AlNd等的单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。根据本发明的实施例，可以通过离子溅射在基板上形成一层金属电极膜，然后通过构图工艺(例如在金属电极膜上涂覆光刻胶，并形成图案化的光刻胶图形，然后通过干刻(Dry Etcher)工艺对金属电极膜进行刻蚀，然后剥离 (Strip)去除光刻胶，在基板上形成图案化的金属电极膜，即第一电极)形成第一电极。并且，该第一电极不仅可以作为制备的低温多晶硅薄膜晶体管的源极或漏极，还可以作为遮光层，该遮光层具有良好的遮光效果，可以抑制漏电流的产生。由此，该方法中无需进一步增加制备遮光层的步骤，即根据本发明实施例的方法中，现有的制备遮光层的步骤被替换为制备第一电极的步骤，该方法没有增加生产工艺，制得的阵列基板仍然具有遮光层的功能，并且为具有更好的使用性能(减少了亮点等不良)和产品良率，降低了生产成本(省去了遮光层材料)。与第一电极相连的数据线，也可以在该步骤中同步制备。
S200：形成缓冲层以及有源层
在该步骤中，在前面步骤形成的第一电极远离基板的一侧依次形成缓冲层以及有源层。根据本发明的实施例，可以通过气相沉积(例如等离子体增强化学气相沉积)法一次沉积形成缓冲层以及半导体层，然后通过构图工艺将该半导体层图案化，以形成有源层(Active 层)。根据本发明的实施例，缓冲层以及有源层的形成材料不受特别限制，例如可以包括氧化硅(SiOx)、氮化硅(SiNx)以及二氧化硅(SiO2)的至少之一。根据本发明的实施例，沉积形成非晶硅有源层后，后面需要经过低温晶化(例如准分子晶化)工艺，将非晶硅晶化为多晶硅，以形成低温多晶硅有源层。
根据本发明的实施例，该步骤中制得的有源层在基板上的正投影，和第一电极在基板上的正投影之间具有重叠区域。具体的，制得的有源层在基板上的正投影的面积，大于第一电极在基板上正投影的面积。由此，进一步提高了制备的低温多晶硅薄膜晶体管的使用性能。
根据本发明的实施例，参考图6，形成缓冲层以及有源层之后，该方法进一步包括：
S310：形成栅极绝缘层
在该步骤中，在前面步骤中制备的有源层远离缓冲层的一侧形成栅极绝缘层。根据本发明的实施例，栅极绝缘层的形成材料不受特别限制，例如可以包括氧化硅(SiOx)、氮化硅(SiNx)以及二氧化硅(SiO2)的至少之一。根据本发明的实施例，可以通过气相沉积法形成栅极绝缘层。
S600：形成栅极
在该步骤中，在前面步骤中制备的栅极绝缘层远离有源层的一侧形成栅极。根据本发明的实施例，栅极的形成材料以及结构不受特别限制，例如可以为金属材料，该金属材料可以包括Al、Cu、Mo、Ti或AlNd的至少之一；具体的，栅极可以为Al、Cu、Mo、Ti 或AlNd等的单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。根据本发明的实施例，可以通过离子溅射在栅极绝缘层远离有源层的一侧形成一层金属电极膜，然后通过构图工艺形成栅极。
S320：形成层间绝缘层
在该步骤中，在前面步骤中制备的栅极远离栅极绝缘层的一侧形成层间绝缘层。根据本发明的实施例，层间绝缘层的形成材料不受特别限制，例如可以包括氧化硅(SiOx)、氮化硅(SiNx)以及二氧化硅(SiO2)的至少之一。根据本发明的实施例，可以通过气相沉积法形成层间绝缘层。
S400：形成第一过孔以及第二过孔
在该步骤中，在前面步骤形成层间绝缘层后，通过构图工艺形成第一过孔以及第二过孔。根据本发明的实施例，形成的第一过孔贯穿前面步骤中形成的有源层，并与第一电极相接触，即形成的第一过孔的两端和分别和第一电极以及有源层相连接。根据本发明的实施例，形成的第二过孔至少延伸至有源层，即形成的第二过孔可以将第二电极和有源层相连接。
根据本发明的具体实施例，第一过孔和第二过孔可以是同步形成的，且形成的第一过孔和第二过孔的深度可以相等，由此，可以简便地形成第一过孔和第二过孔。具体的，第一过孔和第二过孔可以均贯穿前面步骤中形成的层间绝缘层、栅极绝缘层以及有源层，并延伸至第一电极远离基板一侧的表面所在的深度。关于第一过孔和第二过孔的具体结构、深度等，前面已经进行了详细的描述，在此不再赘述。
S500：形成第二电极
在该步骤中，在前面步骤中制备的形成有过孔的层间绝缘层远离栅极的一侧形成第二电极。根据本发明的实施例，第二电极的形成材料以及结构不受特别限制，例如可以为金属材料，该金属材料可以包括Al、Cu、Mo、Ti或AlNd的至少之一；具体的，第二电极可以为Al、Cu、Mo、Ti或AlNd等的单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。根据本发明的实施例，可以通过离子溅射在栅极绝缘层远离有源层的一侧形成一层金属电极膜，然后通过构图工艺形成第二电极。在该步骤中，沉积金属材料的同时，既可以将金属填充至前面形成的第一过孔和第二过孔中，从而实现第一电极以及第二电极和有源层的连接。
根据本发明的实施例，在该步骤中，通过构图工艺也可以同时形成第二电极以及数据线。由此，进一步提高了制备的低温多晶硅薄膜晶体管的使用性能。根据本发明的实施例，该数据线可用于将该低温多晶硅薄膜晶体管和外部装置连接，例如该数据线800可以为触控电极数据线(TMP Line)，可用于和触控电极连接等。
综上可知，该方法制备的低温多晶硅薄膜晶体管的第一电极和第二电极(即源极和漏极)分层设置，可以减少形成第二电极时的刻蚀残留物的产生，进而可以减小甚至避免方格、亮点等显示不良的产生，且该第一电极可以取代现有的薄膜晶体管中的遮光层，进而可以节省生产成本，因此，该方法的制程良率较高，生产成本较低，且制备方法较为简便。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括：前面所述的阵列基板以及前面所述的方法所制备的阵列基板。由此，该显示装置具有前面所述的阵列基板以及前面所述的方法所制备的阵列基板所具有的全部特征以及优点，在此不再赘述，总的来说，该显示装置显示性能良好，且生产成本较低。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种低温多晶硅薄膜晶体管，其特征在于，包括：
基板，以及位于所述基板上的第一电极，以及覆盖所述第一电极的缓冲层；
有源层，所述有源层位于所述缓冲层远离所述第一电极的一侧，且所述有源层在所述基板上的正投影，和所述第一电极在所述基板上的正投影之间具有重叠区域；
第二电极，所述第二电极位于所述有源层远离所述基板的一侧，所述第二电极以及所述有源层之间具有绝缘层，
所述第一电极以及所述有源层之间通过第一过孔相连，所述第二电极通过第二过孔与所述有源层相连。
2.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，所述有源层在所述基板上的正投影的面积，大于所述第一电极在所述基板上正投影的面积。
3.根据权利要求2所述的低温多晶硅薄膜晶体管，其特征在于，进一步包括：
栅极，所述栅极设置在所述有源层远离所述基板的一侧，且所述栅极和所述有源层之间被栅极绝缘层间隔开，所述栅极远离所述基板的一侧具有层间绝缘层，所述第二电极设置在所述层间绝缘层远离所述基板的一侧。
4.根据权利要求1-3任一项所述的低温多晶硅薄膜晶体管，其特征在于，所述第一过孔以及所述第二过孔的深度相等，均贯穿所述层间绝缘层、所述栅极绝缘层以及所述有源层，并延伸至所述第一电极远离所述基板一侧的表面所在的深度，所述第一过孔以及所述第二过孔中填充有金属。
5.根据权利要求4所述的低温多晶硅薄膜晶体管，其特征在于，进一步包括：
数据线，所述数据线与所述第二电极同层设置。
6.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-5任一项所述的低温多晶硅薄膜晶体管。
7.一种制备阵列基板的方法，其特征在于，包括：
在基板上形成的第一电极，以及覆盖所述第一电极的缓冲层；
在所述缓冲层远离所述第一电极的一侧形成有源层，所述有源层是由低温多晶硅形成的，且所述有源层在所述基板上的正投影，和所述第一电极在所述基板上的正投影之间具有重叠区域；
在所述有源层远离所述基板的一侧形成绝缘层，并形成第一过孔和第二过孔，所述第一过孔贯穿所述有源层并与所述第一电极相接触，所述第二过孔至少延伸至所述有源层；
在所述绝缘层远离所述基板的一侧形成第二电极，第二电极通过第二过孔与所述有源层相连，并在所述第一过孔以及所述第二过孔内填充金属，以令所述第一电极以及所述第二电极均与所述有源层相连。
8.根据权利要求7所述的方法，其特征在于，形成所述有源层之后，进一步在所述有源层远离所述基板的一侧依次形成栅极绝缘层以及栅极，并在所述栅极远离所述基板的一侧形成层间绝缘层。
9.根据权利要求8所述的方法，其特征在于，所述第一过孔和所述第二过孔是同步形成的且深度相等，均贯穿所述层间绝缘层、所述栅极绝缘层以及所述有源层，并延伸至所述第一电极远离所述基板一侧的表面所在的深度。
10.根据权利要求9所述的方法，其特征在于，形成所述第二电极的同时，向所述第一过孔、所述第二过孔中填充所述金属。
11.根据权利要求8-10所述的方法，其特征在于，形成所述第二电极时，同步形成数据线。
12.一种显示装置，其特征在于，包括：权利要求6所述的阵列基板以及权利要求7-11任一项所述的方法所制备的阵列基板。
CN201910098426.8A 2019-01-31 2019-01-31 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 Pending CN109742158A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910098426.8A CN109742158A (zh) 2019-01-31 2019-01-31 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
US16/710,100 US11374033B2 (en) 2019-01-31 2019-12-11 Thin film transistor, manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910098426.8A CN109742158A (zh) 2019-01-31 2019-01-31 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN109742158A true CN109742158A (zh) 2019-05-10

Family

ID=66367034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098426.8A Pending CN109742158A (zh) 2019-01-31 2019-01-31 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置

Country Status (2)

Country Link
US (1) US11374033B2 (zh)
CN (1) CN109742158A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002709A (zh) * 2020-08-11 2020-11-27 武汉华星光电半导体显示技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
WO2023000422A1 (zh) * 2021-07-22 2023-01-26 武汉华星光电技术有限公司 阵列基板及显示面板
US11796847B2 (en) 2021-07-22 2023-10-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160049426A1 (en) * 2014-08-14 2016-02-18 Lg Display Co., Ltd. Organic lighting emitting display device including light absorbing layer and method for manufacturing same
CN106531692A (zh) * 2016-12-01 2017-03-22 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
CN108281430A (zh) * 2016-12-30 2018-07-13 乐金显示有限公司 背板基板及制造方法、使用背板基板的有机发光显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN101127357B (zh) 2006-08-18 2010-11-03 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
CN100587571C (zh) 2006-09-22 2010-02-03 北京京东方光电科技有限公司 一种薄膜晶体管在彩膜之上的液晶显示器件及其制造方法
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR20180061723A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
JP2020027133A (ja) * 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
US20160049426A1 (en) * 2014-08-14 2016-02-18 Lg Display Co., Ltd. Organic lighting emitting display device including light absorbing layer and method for manufacturing same
CN106531692A (zh) * 2016-12-01 2017-03-22 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN108281430A (zh) * 2016-12-30 2018-07-13 乐金显示有限公司 背板基板及制造方法、使用背板基板的有机发光显示装置
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002709A (zh) * 2020-08-11 2020-11-27 武汉华星光电半导体显示技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN112002709B (zh) * 2020-08-11 2022-09-27 武汉华星光电半导体显示技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
WO2023000422A1 (zh) * 2021-07-22 2023-01-26 武汉华星光电技术有限公司 阵列基板及显示面板
US11796847B2 (en) 2021-07-22 2023-10-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel

Also Published As

Publication number Publication date
US20200251501A1 (en) 2020-08-06
US11374033B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
CN106558592B (zh) 阵列基板、显示装置及阵列基板的制备方法
TW565724B (en) Thin film transistor device and method of manufacturing the same
CN106505033B (zh) 阵列基板及其制备方法、显示装置
CN106783871B (zh) 一种阵列基板、显示面板及制作方法
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103314431A (zh) 制造氧化物薄膜晶体管阵列的方法和结合其的装置
CN100565928C (zh) 隧道效应薄膜晶体管及其制造方法和使用其的显示器件
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
JP2019501400A (ja) アレイ基板、その製造方法及び表示装置
US20210210528A1 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
CN109300840A (zh) 显示基板及其制造方法、显示装置
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
CN109742158A (zh) 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
KR20060107108A (ko) 박막트랜지스터와 그 제조방법.
WO2017215075A1 (zh) 一种阵列基板及其制备方法
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
KR101134989B1 (ko) 어레이 기판의 제조방법
CN108807547A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN103354206A (zh) 过孔制作方法、显示面板制作方法及显示面板
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN102969311A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190510

RJ01 Rejection of invention patent application after publication