CN100565928C - 隧道效应薄膜晶体管及其制造方法和使用其的显示器件 - Google Patents
隧道效应薄膜晶体管及其制造方法和使用其的显示器件 Download PDFInfo
- Publication number
- CN100565928C CN100565928C CNB2006101507485A CN200610150748A CN100565928C CN 100565928 C CN100565928 C CN 100565928C CN B2006101507485 A CNB2006101507485 A CN B2006101507485A CN 200610150748 A CN200610150748 A CN 200610150748A CN 100565928 C CN100565928 C CN 100565928C
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor layer
- insulating barrier
- film transistor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000000694 effects Effects 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 253
- 230000004888 barrier function Effects 0.000 claims abstract description 152
- 230000008569 process Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910017817 a-Ge Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000008313 sensitization Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
本发明公开了一种薄膜晶体管及其制造方法，以及使用该薄膜晶体管的有机发光二极管。该薄膜晶体管包括：栅极；与所述栅极重叠的半导体层；置于所述半导体层和所述栅极之间的第一绝缘层；以所述半导体层作为沟道且置于不同层的第一电极和第二电极。该薄膜晶体管还包括置于所述第一电极和第二电极其中之一电极与所述半导体层之间的第二绝缘层；以及置于所述第一电极和第二电极中另一电极与所述半导体层之间的第一掺杂半导体层。
Description
本申请要求2006年6月12日提交的韩国专利申请第P2006-52585号的优先权，其在此全文引用以供参考。
技术领域
本发明涉及一种薄膜晶体管，尤其涉及一种利用隧道效应的薄膜晶体管，制造该薄膜晶体管的方法，以及使用该薄膜晶体管的有机发光二极管显示器件。
背景技术
目前，薄膜晶体管包括可向半导体层提供电子或者从半导体层中取出电子的源极和漏极，以及与该半导体层重叠的栅极。在栅极和半导体层之间设置绝缘层以控制电流。如作为独立驱动液晶显示器件(LCD)各子像素的开关器件，或者作为独立驱动有机发光二极管显示器件(OLED)各子像素的开关和驱动器件，薄膜晶体管通常被用作为集成驱动电路。用于驱动LCD子像素的薄膜晶体管通常被用作为电压提供器件，并且用于驱动OLED子像素的开关和驱动薄膜晶体管通常被用作为电流提供器件。
例如，有源矩阵OLED各子像素中包括有机发光二极管和像素驱动单元，其中，有机发光二极管包括阴极和阳极间的有机发光层，像素驱动单元独立驱动该有机发光二极管。像素驱动单元根据数据信号调节提供给有机发光二极管的电流量，从而来控制有机发光二极管的亮度。由此，像素驱动单元至少包括开关薄膜晶体管、电容以及驱动薄膜晶体管。
这样，驱动薄膜晶体管通过开关薄膜晶体管根据电容中的充电电压来直接控制提供给有机发光二极管的电流量，从而可满足快速提供电流。为了能快速提供电流，现有技术中的薄膜晶体管扩大了平面区域以增加面向源极和漏极的沟道宽度。然而，具有驱动薄膜晶体管的像素驱动单元置于不具有有机发光层的非发光区域。为了增加孔径比，优选的是减少薄膜晶体管的平面区域。对于向有机发光二极管提供电流的薄膜晶体管，最好是同时具有快速提供电流和减少的尺寸。
发明内容
本发明的优点在于提供一种适用于电流提供器件且具有小尺寸的薄膜晶体管，该薄膜晶体管的制造方法以及使用该薄膜晶体管的有机电致发光显示器件。
薄膜晶体管包括：栅极以及半导体层。所述半导体层与所述栅极重叠。薄膜晶体管还包括置于所述半导体层和所述栅极间的第一绝缘层，使用所述半导体层作为沟道且置于不同层的第一电极和第二电极。薄膜晶体管还包括置于所述第一电极和第二电极其中之一电极与所述半导体层之间的第二绝缘层，以及置于所述第一电极和第二电极中另一电极与所述半导体层之间的第一掺杂半导体层。
在本发明的另一方面中，一种薄膜晶体管，包括：栅极，以及与所述栅极重叠的半导体层。薄膜晶体管还包括置于所述半导体层和所述栅极间的第一绝缘层，置于所述第一绝缘层和所述半导体层间的第一电极，置于所述第一电极与所述半导体层间的第二绝缘层，以及置于所述半导体层上的第二电极。所述第一电极和第二电极使用所述半导体层作为沟道。薄膜晶体管还包括置于所述半导体层和所述第二电极之间的第一掺杂半导体层。
在本发明的另一方面中，一种制造薄膜晶体管的方法，包括：在绝缘基板上形成栅极，以及在所述绝缘基板上形成第一绝缘层。所述第一绝缘层覆盖所述栅极。所述制造薄膜晶体管的方法还包括在所述第一绝缘层上形成第一电极，其中所述第一电极与所述栅极重叠；在所述第一绝缘层上形成第二绝缘层，其中所述第二绝缘层覆盖所述第一电极；以及在所述第二绝缘层上形成半导体层，其中所述半导体层与所述栅极和所述第一电极重叠。所述制造薄膜晶体管的方法还包括在所述半导体层上形成掺杂半导体层；以及形成与所述半导体层重叠的第二电极。所述掺杂半导体层置于所述第二电极和所述半导体层之间。
在本发明的另一方面中，一种有机电致发光显示器件，包括：有机发光层，与所述有机发光层重叠的像素电极，与所述像素电极重叠的公共电极。所述有机发光层置于所述公共电极和所述像素电极之间。所述有机电致发光显示器件还包括与所述像素电极相连接的像素驱动部件。所述像素驱动部件包括至少一薄膜晶体管，所述薄膜晶体管包括：栅极，以及与所述栅极重叠的半导体层，置于所述半导体层和所述栅极之间的第一绝缘层，以及使用所述半导体层作为沟道且置于不同层的第一电极和第二电极。所述第一电极和所述第二电极其中之一电极与所述像素电极相连。所述至少一薄膜晶体管还包括置于所述第一电极和第二电极其中所述之一电极与所述半导体层之间的第二绝缘层，以及置于所述第一电极和第二电极中另一电极与所述半导体层之间的第一掺杂半导体层。
应该理解，本发明上面的概述和下面的详细说明都是示例性和解释性的，意欲对所要求保护的本发明提供进一步解释。
附图说明
所包括的用于提供对本发明进一步解释并引入构成本申请一部分的附图说明了本发明的实施方式，并与说明书一起用于说明本发明的原理。在附图中：
图1为根据本发明第一实施方式的薄膜晶体管的截面图；
图2A至2C为根据图1所示薄膜晶体管的驱动的能带截面图；
图3A至3C为图1所示的薄膜晶体管变型结构的截面图；
图4A至4D为图1所示薄膜晶体管的制造方法截面图；
图5为根据本发明第二实施方式的薄膜晶体管的截面图；
图6为图5所示第一电极和第二电极的变型结构的截面图；
图7为图5所示薄膜晶体管的变型结构的截面图；
图8A至8D为图5所示薄膜晶体管的制造方法的截面图；
图9为根据本发明第三实施方式的薄膜晶体管的截面图；
图10A至10E为图9所示薄膜晶体管的制造方法的截面图；以及
图11为具有图1所示的薄膜晶体管的有机电致发光显示器件的一子像素截面图。
具体实施方式
以下将参照附图中所示的实施例来详细描述本发明的优选实施方式。尽可能的，在整个附图中使用相同的附图标记表示相同或相似的部件。
下面，将参照附图介绍依据本发明的薄膜晶体管。
图1为根据本发明第一实施方式的薄膜晶体管的截面图。
如图1所示，根据本发明第一实施方式的薄膜晶体管包括与栅极12重叠的半导体层20，置于所示半导体层20和所述栅极12之间的第一绝缘层14，与所述栅极12重叠的第一电极16。该第一绝缘层14置于第一电极16和栅极12之间。第一电极16还与所述半导体层20重叠。第二绝缘层18被置于所述第一电极16和所述半导体层20之间。所述薄膜晶体管还包括与所示半导体层20重叠的第二电极24。掺杂半导体层22置于所述第二电极24和所述半导体层20之间。在上述薄膜晶体管中，以半导体层作为沟道的该第一电极16和第二电极24置于不同层上，并且用于电子隧道的第二绝缘层18置于所述半导体层20和所述第一电极16之间。
在绝缘基板10上形成栅极12。在形成栅极12的绝缘基板10上形成有第一绝缘层14，即，覆盖所述栅极12的栅绝缘层。然后，在第一绝缘层14上形成作为漏极的第一电极16，其中所述第一电极16部分重叠于所述栅极12。换句话说，第一电极16具有重叠部分，其与栅极12的一些部分重叠，从而第一绝缘层14置于第一电极16与栅极12之间，并且第一电极16还具有非重叠部分，从重叠部分延伸出且与栅极12不重叠。这样，第一电极16可由金属材料形成，如铝Al，鉻Cr，铜Cu，钼Mo或者其合金，或者可由透明导电层形成，如ITO(氧化铟锡)，TO(氧化锡)，IZO(氧化铟锌)或者ITZO(氧化铟锡锌)。当其由透明导电层形成时，第一电极16与有机发光层重叠，从而第一电极16可作为驱动有机发光层的像素电极，并且透光从有机发光层发出的光。
然后，在设置有第一电极16的第一绝缘层14上形成第二绝缘层18，其中所述第二绝缘层18覆盖所述第一电极16。第二绝缘层18相对较薄，例如小于
通过该第二绝缘层电流顺着有效电子隧道平滑流动。第二绝缘层18由无机绝缘层形成，如硅的氧化物SiOx，硅的氮化物SiNx，以及铝的氧化物Al2O3。
在第二绝缘层18上形成半导体层20，其与栅极12和第一电极16部分重叠。换句话说，半导体层20具有重叠部分，其与栅极12重叠从而第一绝缘层14和第二绝缘层18置于半导体层20和栅极12之间，并且该半导体层20还具有延伸部分，其从重叠部分向栅极12外部的方向延伸出来。在本实施方式中，半导体层20具有延伸部分，其从重叠部分向第一电极16的相反方向延伸出来。此外，半导体层20的重叠与第一电极16部分重叠从而第二绝缘层18置于半导体层20和第一电极16之间。
在半导体层20上形成作为源极的第二电极24，其与半导体层20和栅极12部分重叠。此外，掺杂半导体层22位于半导体层20和第二电极24之间，以通过欧姆接触减少电阻。也就是说，第二电极24具有重叠部分，其与半导体层20重叠从而掺杂半导体层22置于第二电极24和半导体层20之间，并且第二电极24还具有延伸部分，其从重叠部分朝向半导体层20外部的方向延伸出，从而与第二绝缘层18相接触。
在本实施方式中，第二电极24的延伸部分向第一电极16的相反方向延伸出重叠部分。同时，第二电极24中与半导体层20相重叠的重叠部分与位于第一绝缘层14下方的栅极12部分重叠。然而，第二电极24不与第一电极16相重叠。
在上述薄膜晶体管中，利用第二绝缘层18的隧道效应电流根据施加在栅极12上的电压而在第一电极16和第二电极24间流过，其中第二绝缘层18较薄的形成于半导体层20和第一电极16之间。在本实施方式中，流经半导体层20的电子大部分隧道经过位于面向半导体层20和第二电极16二者的侧边缘之间的第二绝缘层18的预定部分，从而电流可在第一电极16和第二电极24间流动。在根据本发明的薄膜晶体管中，基于施加到栅极12上的栅电压控制电流强度。另外，还可通过调节半导体层20和第二绝缘层18的有效厚度控制电阻分量，从而根据施加到栅极12上的电压控制最大电流强度。
为了保持如电压未施加于栅极12的截止状态，如图2A所示，电子流被半导体层20的传导带切断，该传导带高于第一电极16和第二电极24的费米能级(Fermi-level)Ef，即半导体层的高电阻和第二绝缘层18的能量垒。在如通过向栅极12施加栅电压的导通状态下，如图2B和2C所示，与第二绝缘层18相邻的半导体层20的传导带低于费米能级(Fermi-level)Ef，从而半导体层20具有高传导性。同样，减小第二绝缘层18的厚度从而使电流在第一电极16和第二电极24间流过。由于半导体层20的传导带基于施加到栅极12的电压而变化，从而可控制电流强度。同样，根据半导体层20和第二绝缘层18的厚度来确定最大电流强度。
根据本实施方式，通过半导体层20和第二绝缘层18的厚度，即其高度，确定最大电流强度，从而与控制平面区域的情形相比较可减小尺寸。
图3A至3C为图1所示的薄膜晶体管的变型结构的截面图，其侧重于半导体层20，掺杂半导体层22以及第二电极24。
如图3A和3B所示，第二电极24与第一电极16的一侧重叠从而掺杂半导体层22、半导体层20以及第二绝缘层18置于第二电极24与第一电极16之间。由此，在第二绝缘层18中增大了产生电子隧道的区域，从而增大了电流量。具体是，流经半导体层20的电子隧道经过第一部分和第二部分，所述第一部分位于面对半导体层20和第一电极16二者的侧边缘之间，所述第二部分位于对应于第一电极16和第二电极24间重叠部分的半导体层20下表面的预定部分与第一电极16的表面之间。从而，增大了流经第一电极16和第二电极24间的电流量。如图3A所示，半导体层20和掺杂半导体层22具有与栅极12不重叠的非重叠部分。如图3B所示，半导体层20和掺杂离子半导体层22与栅极12完全重叠。
如图3C所示，第二电极24和掺杂离子半导体层22与半导体层20完全重叠。为了减少掩模工序的数量，在形成掺杂半导体层22和半导体层20的同一掩模工序中形成第二电极24，下面将对其详细说明。
同时，如图3A和3B所示的薄膜晶体管具有第二电极24和掺杂半导体层22与半导体层20完全重叠的结构。
图4A至4D为图1所示薄膜晶体管的制造方法的截面图。
如图4A所示，在绝缘基板10上形成栅极12。绝缘基板10由石英、玻璃、陶瓷以及有机薄膜其中之一形成。通过下述顺序的步骤形成栅极12：通过溅射在绝缘基板10上形成金属层；以及使用第一掩模进行蚀刻和光刻的构图工序。栅极12可为单层或多层结构，其使用铝Al、铬Cr、铜Cu、钼Mo或其合金。
如图4B所示，在形成栅极12的绝缘基板10上形成第一绝缘层14，并且在第一绝缘层14上形成第一电极16。第一绝缘层14可由无机绝缘材料通过PECVD(等离子体增强化学气相沉积)形成，如硅的氧化物SiOx或者硅的氮化物SiNx，其中第一绝缘层14在绝缘基板10上覆盖栅极12。同时，如果栅极12与另外的信号线相接触，则通过对第一绝缘层14构图形成接触孔。形成第一电极16的步骤如下：通过溅射在第一绝缘层14上形成金属层；以及使用第二掩模来进行蚀刻和光刻的构图工序。第一电极16由金属材料形成，如铝Al、铜Cu、钼Mo、钛Ti或其合金，其中第一电极16可为单层或多层结构。第一电极16可由透明导电层形成，如ITO、TO、IZO或者ITZO，从而第一电极16可作为在OLED各子像素中驱动有机发光层的像素电极。
如图4C所示，在包括第一电极16的第一绝缘层14上形成第二绝缘层18，以及依次将半导体层20和掺杂半导体层22沉积在第二绝缘层18上。第二绝缘层18可由绝缘材料形成，如硅的氧化物SiOx，硅的氮化物SiNx，或者铝的氧化物Al2O3，其中第二绝缘层18通过PECVD在第一绝缘层14上较薄地覆盖第一电极16。例如，第二绝缘层18的厚度为
或者更小作为电子的有效隧道。
通过PECVD将半导体层20和掺杂半导体层22顺序形成在第二绝缘层18上，以及然后使用第三掩模通过蚀刻和光刻进行构图。半导体层20通常由非晶硅(a-Si)形成。半导体层20可由非晶锗(a-Ge)、非晶锗化硅(a-SiGe)、多晶硅(Poly-Si)或者多晶锗(Poly-Ge)形成。另外，半导体层20可由诸如n-a-Si的包括较少数量的掺杂离子的半导体层形成。掺杂半导体层22可由诸如n+a-Si的包括较多数量的掺杂离子的半导体层形成。
如图4D所示，在依次沉积半导体层20和掺杂半导体层22的第二绝缘层18上形成第二电极24。形成第二电极24的相继步骤如下：通过溅射在第二绝缘层18上形成覆盖半导体层20和掺杂半导体层22的金属层；以及使用第四掩模来进行蚀刻和光刻的构图工序。第二电极24可由金属材料形成，如铝Al、铜Cu、钼Mo、钛Ti或其合金，其中第二电极24可为单层或多层结构。接下来，通过使用第二电极24作为掩模或者通过使用提供在第二电极24上的剩余光刻胶作为掩模去除掺杂半导体层22中未覆盖有第二电极24的的预定部分。从而，将与第二电极24不重叠的半导体层20的非重叠部分暴露出来。
为了去除暴露出的掺杂半导体层22，在形成第二电极24的掩模工序中第四掩模可为衍射曝光掩模或者半色调掩模。如果使用衍射曝光(半色调)掩模，对应于光刻的衍射曝光部分(半色调透光部分)的光刻胶图案提供在将要去除掺杂半导体层22的部分，其中对应于衍射曝光部分的光刻胶图案薄于对应于第二电极24的光刻胶图案。
然后，使用光刻胶图案通过蚀刻工序对金属层进行构图，从而形成第二电极24。接下来，通过蚀刻或者灰化减小光刻胶图案的厚度，从而去除相对薄的光刻胶图案并且暴露出第二电极24的一部分。接下来通过随后的蚀刻去除第二电极24的暴露部分和掺杂半导体层22的一部分。同样，通过剥离去除剩余在第二电极24上的光刻胶图案。
如图3A和3B所示，当第二电极24部分重叠于第一电极16时，即半导体层20完全重叠于第二电极24时，则不需要进行上述工序以去除掺杂半导体层22的暴露部分。
同样，可使用衍射曝光(半色调)掩模在一轮掩模工序中形成第二电极24、掺杂半导体层22、半导体层20以及第二绝缘层18。在该情形中，如图3C所示，第二电极24与半导体层20和掺杂半导体层22完全重叠，并且半导体层的预定部分暴露出来。例如，依次将第二绝缘层18、半导体层20、掺杂半导体层22以及金属层沉积在形成有第一电极16的第一绝缘层14上，以及随后使用衍射曝光(半色调)掩模对其进行构图，从而形成第二电极24以及对掺杂半导体层22和半导体层20进行构图。如上所述，在将对应衍射曝光部分(半色调透光部分)的相对较薄的光刻胶图案去除后，去除暴露出的的第二电极24和掺杂半导体层22的预定部分从而暴露出半导体层20的预定部分。
图5和图6为根据本发明第二实施方式的薄膜晶体管的截面图。
如图5和图6所示，根据本发明第二实施方式的薄膜晶体管包括：与栅极32重叠的半导体层40，置于半导体层40和栅极32之间的第一绝缘层34；与栅极32重叠的第一电极36从而将第一绝缘层34置于第一电极36和栅极32之间，并且第一电极36也重叠于半导体层40从而将第二绝缘层38置于第一电极36和半导体层40之间，以及重叠于半导体层40的第二电极44从而将掺杂半导体层42置于第二电极44和半导体层40之间。
在绝缘基板30上形成栅极32。然后，在形成有栅极32的绝缘基板30上形成第一绝缘层34，即栅绝缘层，其中第一绝缘层34覆盖所述栅极32。
将作为漏极的第一电极36形成在第一绝缘层34上，其中第一电极36部分重叠于栅极32。换句话说，栅极32的两侧都与各自的第一电极36重叠。即，第一电极36具有与栅极32的一侧重叠的重叠部分，，并且还具有与栅极32不重叠并且从重叠部分延伸向栅极32外侧的延伸部分，。如图5所示，第一电极36具有多边形边形状的平面结构。如图6所示，第一电极36具有圆形形状的平面结构。然后，在包括第一电极36的第一绝缘层34上形成第二绝缘层38，其中第二绝缘层38覆盖第一电极36。第二绝缘层38厚度可为
或者更小作为电子的有效隧道。
在第二绝缘层38上形成半导体层40，其中半导体层40部分重叠于栅极32和第一电极36。换句话说，半导体层40与栅极32重叠从而第一绝缘层34和第二绝缘层38置于半导体层40和栅极32之间。半导体层40与第一电极36中与栅极32重叠的一侧重叠。
在半导体层40上形成作为源极的第二电极44，其中第二电极44与半导体层40和栅极32重叠。另外，掺杂半导体层42夹在半导体层40和第二电极44之间。如图5和图6所示，在平面图中，第二电极44与第一电极36分开预定距离形成，即第二电极44形成在第一电极36的多边形边框或圆型边框之中。换句话说，在平面图中，第一电极36包围着第二电极44。这样，可防止第一电极36和第二电极44间的间隔出现不一致，从而可避免由工序误差而导致的电流强度不一致。同样，在第二绝缘层38中增大产生电子隧道的部分，即增大了与半导体层40的一侧边缘相对的第一电极36的侧边缘的尺寸从而增大了电流量。
如图7所示，第二电极44形成为与半导体层40以及掺杂半导体层42相同的形状。这样，第二电极44和掺杂半导体层42二者的侧边都与第一电极36中重叠于栅极32的一侧重叠。在该情形中，如图3A和3B所示，由于第一电极36和第二电极44的重叠增大了第二绝缘层28中产生电子隧道的部分，从而增大了电流量。特别是，在与面对第一电极36和半导体层40的侧边缘相对应的第一部分以及在与面对第一电极36和半导体层40的平面相对应的第二部分产生第二绝缘层38的电子隧道。同样，在同一掩模工序中形成第二电极44、掺杂半导体层42以及半导体层40从而可减少掩模工序的数量，其中第二电极44和掺杂半导体层42形成为相同的形状。
在上述薄膜晶体管中，可以通过调节半导体层40和第二绝缘层38的厚度控制最大电流强度，从而将薄膜晶体管制造成较小的尺寸。
图8A至8D为图5和图6所示薄膜晶体管的制造方法的截面图。其中的步骤与图4A至4D中的步骤相似，在此对其简要说明。
如图8A所示，通过第一掩模工序在绝缘基板30上形成栅极32。
如图8B所示，在设置有栅极32的绝缘基板30上形成第一绝缘层34。然后，通过第二掩模工序在第一绝缘层34上形成第一电极36。
参照图8C所示，在设置有第一电极36的第一绝缘层34上形成第二绝缘层38。然后，通过第三掩模工序在第二绝缘层38上形成半导体层40和掺杂半导体层42。
参照图8D所示，通过第四掩模工序在顺序沉积有半导体层40和掺杂半导体层42的第二绝缘层38上形成第二电极44。随后，通过用第二电极44作为掩模或者使用第二电极44上的剩余光刻胶作为掩模来去除掺杂绝缘层42中未覆盖第二电极44的已暴露出的预定部分，从而暴露出半导体层40的预定部分。为了去除已暴露出的掺杂半导体层42，用于形成第二电极44的掩模工序的第四掩模由衍射曝光掩模或者半色调掩模形成。
在其他方式中，可在一轮掩模工序中形成第二电极44、掺杂半导体层42、半导体层40以及第二绝缘层38。这样，如图7所示，第二电极44和掺杂半导体层42所形成的形状与半导体层40相同，即第二电极44和掺杂半导体层42其边缘与半导体层40的边缘连续相接。
图9为根据本发明第三实施方式的薄膜晶体管的截面图。
如图9所示，根据本发明第三实施方式的薄膜晶体管包括：与栅极72重叠的半导体层80；置于半导体层80和栅极72件的第一绝缘层74；第一电极76，与栅极72重叠从而可将第一绝缘层74置于第一电极76和栅极72之间，并且所述第一电极76也重叠于半导体层80从而可将第二绝缘层78置于第一电极76和半导体层80之间。薄膜晶体管还包括与第一电极76重叠且置于第一电极76和第二绝缘层78之间的第二掺杂半导体层77，重叠于半导体层80的第二电极84，以及置于第二电极84和半导体层80之间的第一掺杂半导体层82。也就是说，除了图9中的薄膜晶体管包括位于第一电极76和第二绝缘层78间的第二掺杂半导体层77，图9中的薄膜晶体管与图1中的薄膜晶体管具有相似的结构，在此将简述与图1中相似的元件。
在绝缘基板70上形成栅极72并且在其上形成覆盖栅极72的第一绝缘层74，其中第一绝缘层74作为栅绝缘层。然后，作为漏极的第一电极76部分重叠于栅极72。第一绝缘层74置于第一电极76和栅极72之间。第二掺杂半导体层77重叠于第一电极76的表面。然后，在包括第一绝缘层76和第二掺杂半导体层77的第一绝缘层74上形成第二绝缘层78，其中第二绝缘层78所形成的厚度为
或者更小。在第二绝缘层78上形成半导体层80，其中半导体层80部分重叠于栅极72和第一电极76。在半导体层80上形成作为源极的第二电极84，该第二电极84重叠于半导体层80和栅极72。另外，用于欧姆接触的第一掺杂半导体层82置于半导体层80和第二电极84之间。
由于向栅极72施加电压，覆盖第一电极76的第二掺杂半导体层77形成靠近半导体层80的传导带。由此，第二掺杂半导体层77的电子可容易地隧道经过第二绝缘层78，从而可将电子提供给半导体层80。因此，电流可平稳地从第二电极84流向第一电极76。通过第二掺杂半导体层77，电流可平稳地从第一电极76流向第二电极84以及从第二电极84流向第一电极76，即电流可双向流动。
同时，可将图9所示的第二掺杂半导体层77应用于图5、6和7所示的薄膜晶体管中，从而电流可双向流动。
图10A至10E为图9所示薄膜晶体管的制造方法的截面图。在此简要说明其中与图4A至4D中相同的步骤。
参照图10A所示，通过第一掩模工序在绝缘基板70上形成栅极72。
参照图10B所示，在设置有栅极72的绝缘基板70上形成第一绝缘层74，以及通过第二掩模工序在第一绝缘层74上形成第一电极76。
如图10C所示，通过第三掩模工序在第一电极76的表面上形成第二掺杂半导体层77。形成第二掺杂半导体层77的相继步骤如下：通过PECVD在设置有第一电极76的第一绝缘层74上沉积预定材料层；以及使用第三掩模通过蚀刻和光刻对预定材料层进行构图，从而形成保留在第一电极76表面上的结构的第二掺杂半导体层77。通过向如非晶硅(a-Si)、非晶锗(a-Ge)、非晶锗化硅(a-SiGe)、多晶硅(Poly-Si)或者多晶锗(Poly-Ge)的本征半导体层加入掺杂离子来形成第二掺杂半导体层77。
如图10D所示，在设置有第一电极76和第二掺杂半导体层77的第一绝缘层74上形成第二绝缘层78。然后，通过第四掩模工序在第二绝缘层78上形成半导体层80和第一掺杂半导体层82。
如图10E所示，通过第五掩模工序在顺序沉积半导体层80和第一掺杂半导体层82的第二绝缘层78上形成第二电极84。同样，使用第二电极84作为掩模或者使用第二电极84上剩余的光刻胶作为掩模去除第一掺杂半导体层82中未覆盖第二电极84的预定部分，从而暴露出半导体层80的预定部分。为了去除已暴露出的掺杂半导体层82，用于形成第二电极84的掩模工序可使用衍射曝光掩模或半色调掩模。
可在一轮掩模工序中形成第二电极84、第一掺杂半导体层82、半导体层80以及第二绝缘层78。这样，第二电极84和第一掺杂半导体层82就形成与半导体层80相同的形状，即，第二电极84和第一掺杂半导体层82的边缘与半导体层80的边缘连续相接。
图11为具有图1所示的薄膜晶体管的有机电致发光显示器件的一子像素截面图。
如图11所示，有机电致发光显示器件的子像素包括驱动薄膜晶体管(TFT)；与驱动TFT的第一电极16相连的像素电极104；在堤岸形绝缘层108的直通部分表面形成的有机发光层106；以及形成在有机发光层106上的公共电极110。另外，子像素包括开关TFT，其与驱动TFT的栅极12相连以及与栅线和数据线相连；以及存储电容(未示出)，其连接在驱动TFT的栅极和电源线之间。
如图1所示，驱动TFT包括：与栅极重叠的半导体层20；置于半导体层20和栅极12之间的第一绝缘层14；第一电极16，与栅极12重叠从而可将第一绝缘层14置于第一电极16和栅极12之间，并且该第一电极16也与半导体层20重叠从而可将第二绝缘层18置于第一电极16和半导体层20之间；以及重叠于半导体层20的第二电极，以及置于第二电极24和半导体层20间的掺杂半导体层22。
然后，通过旋转涂覆和非旋转涂覆在第二绝缘层18上形成有机绝缘材料的第三绝缘层100，其中第三绝缘层覆盖第二电极24。同样，通过光刻或蚀刻形成接触孔102，其中贯穿第三绝缘层100的接触孔暴露出第一电极16的预定部分。通过，如果第三绝缘层100由感光有机材料形成，则仅通过光刻来形成接触孔102。
在第三绝缘层100上形成像素电极104，并且该像素电极104通过贯穿第三绝缘层100的接触孔102与第一电极16相连。由如下步骤形成像素电极104：以使用溅射的沉积法沉积透明导电材料；以及通过光刻和蚀刻对该透明导电材料进行构图。该透明导电材料由ITO、TO、IZO或者ITZO形成。
通过旋转涂覆或非旋转涂覆在形成像素电极104的第三绝缘层100上形成堤岸形绝缘层108。同样，在堤岸形绝缘层108中形成直通部分以暴露出像素电极104，其中通过光刻和蚀刻来形成直通部分。如果堤岸形绝缘层108由感光有机材料形成，则通过光刻法来形成直通部分。
使用掩模通过沉积在堤岸形绝缘层108的直通部分中形成有机发光层106。通过使用相应的掩模重复执行沉积工序，可根据相应的发光部分来顺序形成红、绿和蓝有机发光层106。
通过热蒸发在有机发光层106和堤岸形绝缘层108上形成公共电极110。公共电极110由金属材料形成，如钼Mo、铝Al、铬Cr、铜Cu或其合金，其中公共电极110可为单层或多层结构。公共电极110向所有子像素公共提供来自地线的地电压或者来自电源线的电源电压。
当本发明的薄膜晶体管应用于有机电致发光显示器件的驱动TFT时，其可通过调节半导体层和第二绝缘层的厚度控制最大电流强度。因此，驱动TFT可制造为较小尺寸，从而可减少像素驱动部分所占用的平面区域，由此增大孔径比。
如上所述，根据本发明的薄膜晶体管及其制造方法具有如下优点。
在本发明的薄膜晶体管中，将较薄的绝缘层置于第一电极和第二电极其中之一与半导体层之间，使用半导体层作为沟道。由此，这种结构适于通过电子隧道效应调节电流的电流提供器件。
在本发明的薄膜晶体管及其制造方法中，可通过调节半导体层和绝缘层的厚度控制最大电流强度。因此，根据本发明的薄膜晶体管可制造成较小尺寸。
另外，使用本发明薄膜晶体管的有机电致发光显示器件，由于驱动TFT的尺寸减小，其可减少像素驱动部分所占的区域，从而可增大孔径比。
很显然，本领域的熟练技术人员可以在不脱离本发明的精神或者范围内对本发明进行各种不同的修改和改进。因此，本发明旨在覆盖包括所有落入所附权利要求及其等效物范围内的对本发明进行的修改和改进。
Claims (30)
1、一种薄膜晶体管，包括：
栅极；
与所述栅极重叠的半导体层；
置于所述半导体层和所述栅极之间的第一绝缘层；
置于所述第一绝缘层和所述半导体层之间的第一电极；
置于所述第一电极与所述半导体层之间的第二绝缘层；
置于所述半导体层上的第二电极，其中所述第一电极和第二电极以所述半导体层作为沟道；以及
置于所述半导体层和所述第二电极之间的第一掺杂半导体层，
其中通过所述半导体层和所述第二绝缘层的厚度确定所述第一电极和所述第二电极之间的最大电流强度。
2、根据权利要求1所述的薄膜晶体管，其特征在于，所述第一电极包围第二电极。
3、根据权利要求2所述的薄膜晶体管，其特征在于，所述第一电极和所述第二电极彼此不重叠。
4、根据权利要求3所述的薄膜晶体管，其特征在于，所述第二电极与所述半导体层部分重叠。
5、根据权利要求4所述的薄膜晶体管，其特征在于，还包括置于所述第一电极与所述第二绝缘层之间的第二掺杂半导体层。
6、根据权利要求2所述的薄膜晶体管，其特征在于，所述第一电极和所述第二电极彼此部分重叠。
7、根据权利要求6所述的薄膜晶体管，其特征在于，所述第二电极与所述半导体层部分重叠。
8、根据权利要求7所述的薄膜晶体管，其特征在于，还包括置于所述第一电极与所述第二绝缘层之间的第二掺杂半导体层。
9、根据权利要求3所述的薄膜晶体管，其特征在于，所述第二电极与所述半导体层完全重叠。
10、根据权利要求9所述的薄膜晶体管，其特征在于，所述第一掺杂半导体层和所述第二电极的至少一边缘与所述半导体层的至少一边缘连续相接。
11、根据权利要求10所述的薄膜晶体管，其特征在于，还包括置于所述第一电极与所述第二绝缘层之间的第二掺杂半导体层。
12、根据权利要求6所述的薄膜晶体管，其特征在于，所述第二电极与所述半导体层完全重叠。
13、根据权利要求12所述的薄膜晶体管，其特征在于，所述第一掺杂半导体层和所述第二电极的至少一边缘与所述半导体层的至少一边缘连续相接。
14、根据权利要求13所述的薄膜晶体管，其特征在于，还包括置于所述第一电极与所述第二绝缘层之间的第二掺杂半导体层。
15、根据权利要求1所述的薄膜晶体管，其特征在于，所述第二绝缘层厚度为
或更小。
16、一种制造薄膜晶体管的方法，包括：
在绝缘基板上形成栅极；
在所述绝缘基板上形成第一绝缘层，其中所述第一绝缘层覆盖所述栅极；
在所述第一绝缘层上形成第一电极，其中所述第一电极与所述栅极重叠；
在所述第一绝缘层上形成第二绝缘层，其中所述第二绝缘层覆盖所述第一电极；
在所述第二绝缘层上形成半导体层，其中所述半导体层与所述栅极和所述第一电极重叠；
在所述半导体层上形成掺杂半导体层；以及
形成与所述半导体层重叠的第二电极，所述掺杂半导体层置于所述第二电极和所述半导体层之间，
其中通过所述半导体层和所述第二绝缘层的厚度确定所述第一电极和所述第二电极之间的最大电流强度。
17、根据权利要求16所述的方法，其特征在于，所述第一电极和所述第二电极彼此不重叠。
18、根据权利要求16所述的方法，其特征在于，所述第一电极和所述第二电极彼此部分重叠。
19、根据权利要求17所述的方法，其特征在于，所述第二电极与所述半导体层部分重叠。
20、根据权利要求19所述的方法，其特征在于，还包括形成位于所述第一电极与所述第二绝缘层之间的第二掺杂半导体层。
21、根据权利要求18所述的方法，其特征在于，所述第二电极与所述半导体层部分重叠。
22、根据权利要求21所述的方法，其特征在于，还包括形成位于所述第一电极与所述第二绝缘层之间的第二掺杂半导体层。
23、根据权利要求17所述的方法，其特征在于，所述第二电极与所述半导体层完全重叠。
24、根据权利要求23所述的方法，其特征在于，在一轮掩模工序中使用衍射曝光掩模或半色调掩模形成所述半导体层、所述第一掺杂半导体层以及所述第二电极。
25、根据权利要求18所述的方法，其特征在于，所述第二电极与所述半导体层完全重叠。
26、根据权利要求25所述的方法，其特征在于，在一轮掩模工序中使用衍射曝光掩模或半色调掩模形成所述半导体层、所述第一掺杂半导体层以及所述第二电极。
27、根据权利要求16所述的方法，其特征在于，所述第二绝缘层厚度为或更小。
28、根据权利要求17所述的方法，其特征在于，所述第一电极包围第二电极。
29、根据权利要求18所述的方法，其特征在于，所述第一电极包围所述第二电极。
30、一种有机电致发光显示器件，包括：
有机发光层；
与所述有机发光层重叠的像素电极；
与所述像素电极重叠的公共电极，所述有机发光层置于所述公共电极和所述像素电极之间；以及
与所述像素电极相连接的像素驱动部件；
其中，所述像素驱动部件包括至少一个根据权利要求1-15中任一项所述的薄膜晶体管，其中所述第一电极和所述第二电极其中之一与所述像素电极相连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060052585 | 2006-06-12 | ||
| KR1020060052585A KR101232159B1 (ko) | 2006-06-12 | 2006-06-12 | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101090136A CN101090136A (zh) | 2007-12-19 |
| CN100565928C true CN100565928C (zh) | 2009-12-02 |
Family
ID=38822464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101507485A Active CN100565928C (zh) | 2006-06-12 | 2006-10-24 | 隧道效应薄膜晶体管及其制造方法和使用其的显示器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7488978B2 (zh) |
| KR (1) | KR101232159B1 (zh) |
| CN (1) | CN100565928C (zh) |
| TW (1) | TWI321852B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8502259B2 (en) * | 2008-01-11 | 2013-08-06 | Industrial Technology Research Institute | Light emitting device |
| DE102008031819A1 (de) * | 2008-07-05 | 2010-01-14 | Forschungszentrum Jülich GmbH | Drei- oder Mehrtorbauelement auf Basis des Tunneleffekts |
| EP2453486A2 (en) * | 2009-07-10 | 2012-05-16 | Industrial Technology Research Institute | Light-emitting device and packaging structure thereof |
| KR20120093864A (ko) * | 2009-10-09 | 2012-08-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN102779783B (zh) | 2012-06-04 | 2014-09-17 | 北京京东方光电科技有限公司 | 一种像素结构及其制造方法、显示装置 |
| TWI463700B (zh) * | 2012-12-27 | 2014-12-01 | Genesis Photonics Inc | 發光元件的電極墊結構 |
| KR102196949B1 (ko) * | 2013-03-29 | 2020-12-30 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| TWI513004B (zh) * | 2013-07-04 | 2015-12-11 | Ye Xin Technology Consulting Co Ltd | 薄膜電晶體及其製造方法 |
| CN104282767B (zh) * | 2013-07-05 | 2017-12-12 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制造方法 |
| TWI653755B (zh) * | 2013-09-12 | 2019-03-11 | 日商新力股份有限公司 | 顯示裝置、其製造方法及電子機器 |
| CN103996683B (zh) * | 2014-05-29 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| TW201547029A (zh) * | 2014-06-13 | 2015-12-16 | Chunghwa Picture Tubes Ltd | 薄膜電晶體 |
| KR102409603B1 (ko) * | 2015-08-28 | 2022-06-20 | 엘지디스플레이 주식회사 | 표시패널 및 이를 구비하는 표시장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470768A (en) * | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| US5728592A (en) * | 1992-10-09 | 1998-03-17 | Fujitsu Ltd. | Method for fabricating a thin film transistor matrix device |
| JPH0799251A (ja) * | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
| GB9325984D0 (en) * | 1993-12-20 | 1994-02-23 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film transistors |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| KR100242442B1 (ko) * | 1996-12-27 | 2000-02-01 | 윤종용 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| US6646283B1 (en) * | 1999-05-14 | 2003-11-11 | Hitachi, Ltd. | Semiconductor device, image display device, and method and apparatus for manufacture thereof |
| JP2001166332A (ja) | 1999-12-06 | 2001-06-22 | Hitachi Ltd | 液晶表示装置 |
| KR100869740B1 (ko) * | 2002-08-17 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2006024610A (ja) | 2004-07-06 | 2006-01-26 | Sony Corp | 薄膜トランジスタおよび表示装置 |
-
2006
- 2006-06-12 KR KR1020060052585A patent/KR101232159B1/ko active IP Right Grant
- 2006-10-24 CN CNB2006101507485A patent/CN100565928C/zh active Active
- 2006-10-25 TW TW095139375A patent/TWI321852B/zh active
- 2006-10-26 US US11/588,011 patent/US7488978B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7488978B2 (en) | 2009-02-10 |
| KR101232159B1 (ko) | 2013-02-12 |
| CN101090136A (zh) | 2007-12-19 |
| US20070287236A1 (en) | 2007-12-13 |
| TW200802883A (en) | 2008-01-01 |
| KR20070118440A (ko) | 2007-12-17 |
| TWI321852B (en) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100565928C (zh) | 隧道效应薄膜晶体管及其制造方法和使用其的显示器件 | |
| US9917117B2 (en) | Display device and method of fabricating the same | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN103681751B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| JP4204909B2 (ja) | シリコン薄膜の結晶化方法、これを用いた薄膜トランジスタ及び前記薄膜トランジスタを備えた平板ディスプレイ素子 | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US7332382B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP5679164B2 (ja) | 液晶表示装置のアレイ基板及びその製造方法 | |
| US20040257487A1 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101761634B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101255303B1 (ko) | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 | |
| KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| TWI445176B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| KR101495348B1 (ko) | 투명 박막트랜지스터의 제조방법 | |
| KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101899930B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101018271B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR20040062193A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR20060133711A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 제조 방법 | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR20080050080A (ko) | 액정표시소자의 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |