KR102409603B1 - 표시패널 및 이를 구비하는 표시장치 - Google Patents
표시패널 및 이를 구비하는 표시장치 Download PDFInfo
- Publication number
- KR102409603B1 KR102409603B1 KR1020150122105A KR20150122105A KR102409603B1 KR 102409603 B1 KR102409603 B1 KR 102409603B1 KR 1020150122105 A KR1020150122105 A KR 1020150122105A KR 20150122105 A KR20150122105 A KR 20150122105A KR 102409603 B1 KR102409603 B1 KR 102409603B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- disposed
- layer
- insulating
- depression point
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 244
- 239000011241 protective layer Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H01L27/3258—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H01L51/5203—
-
- H01L2227/32—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
- Nonlinear Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 표시패널 및 이를 포함하는 표시장치를 개시한다. 개시된 본 발명의 표시패널 및 이를 포함하는 표시장치는 서로 다른 도전층 사이에 함몰지점을 갖는 절연막을 구비하는 구조에서, 상기 함몰지점을 덮도록 다른 절연막이 배치될 수 있다. 이를 통해, 서로 다른 도전층 사이에 쇼트가 발생하는 것을 방지할 수 있다.
Description
본 발명은 표시패널 및 이를 구비하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 도전물질로 이루어지는 도전층과 절연물질로 이루어지는 절연막들이 적층된 구조를 갖는 하부 기판과 하부 기판과 대향하여 배치되는 상부 기판을 구비한다.
특히, 도전층과 절연층이 적층된 구조에서 도전층에 단차가 존재할 경우, 절연막의 테이퍼(taper) 특성 및 계면 특성이 좋지 않아, 적층 시 절연막의 두께 불균일 또는 도전층의 단차와 대응되는 영역에서의 절연막의 끊김 불량이 자주 발생된다.
이로 인해, 절연막 불량이 발생한 영역에서 서로 다른 도전층이 접촉하여 소자의 쇼트(short)가 발생하는 문제가 있다. 따라서, 이와 같은 문제를 해결할 수 있는 방안이 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 도전층과 다른 도전층 사이의 쇼트(short)를 방지하기 위한 표시패널 및 이를 구비하는 표시장치를 제공하고자 한다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 표시패널 및 이를 포함하는 표시장치는 기판 상에 배치되는 제 1 도전층, 상기 기판 상에 순차적으로 배치되고 각각 단차부를 포함하는 제 1 절연막, 제 2 도전층 및 제 2 절연막, 상기 제 2 절연막의 상면의 일부에 배치되는 제 3 절연막 및 상기 제 3 절연막을 포함하는 기판 상에 배치되는 제 3 도전층을 포함하고, 상기 각각의 단차부는 함몰지점을 구비하고, 상기 제 3 절연막은 상기 함몰지점과 중첩하도록 배치되는 것을 포함한다.
이 때, 상기 제 3 절연막은 상기 함몰지점으로부터 제 1 방향으로 더 배치될 수 있다. 또한, 상기 제 3 절연막은 상기 제 2 절연막의 단차부와 대응되는 영역 및 단차부와 대응되는 영역을 제외한 나머지 영역에서 평탄하게 이루어질 수 있다.
상기 함몰지점과 중첩하는 영역에 배치되는 제 3 절연막의 두께는 상기 함몰지점으로부터 제 2 방향에 배치되는 제 3 절연막의 두께보다 두껍게 형성될 수 있다.
본 발명에 따른 표시패널 및 이를 포함하는 표시장치는 절연막의 함몰지점과 중첩하도록 다른 절연막이 배치됨으로써, 도전층들 간의 쇼트가 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 서로 다른 도전층 사이의 미세 쇼트가 발생하는 구조를 보여주는 단면도이다.
도 3은 서로 다른 도전층 사이의 미세 쇼트가 발생하는 다른 구조를 보여주는 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시장치의 하부 기판 구조를 개시하는 단면도이다.
도 4b는 본 발명의 다른 실시예에 따른 표시장치의 하부 기판 구조를 개시하는 단면도이다.
도 5는 본 발명의 실시예를 적용한 표시패널에서 1 개의 서브화소를 나타낸 단면도이다.
도 6은 도 5의 평면도를 X-Y를 따라 절단한 단면도이다.
도 7은 본 발명의 실시예를 적용한 표시패널에서 1 개의 화소를 간략히 나타낸 평면도이다.
도 8은 도 7에 개시한 표시패널의 등가회로도 이다.
도 2는 서로 다른 도전층 사이의 미세 쇼트가 발생하는 구조를 보여주는 단면도이다.
도 3은 서로 다른 도전층 사이의 미세 쇼트가 발생하는 다른 구조를 보여주는 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시장치의 하부 기판 구조를 개시하는 단면도이다.
도 4b는 본 발명의 다른 실시예에 따른 표시장치의 하부 기판 구조를 개시하는 단면도이다.
도 5는 본 발명의 실시예를 적용한 표시패널에서 1 개의 서브화소를 나타낸 단면도이다.
도 6은 도 5의 평면도를 X-Y를 따라 절단한 단면도이다.
도 7은 본 발명의 실시예를 적용한 표시패널에서 1 개의 화소를 간략히 나타낸 평면도이다.
도 8은 도 7에 개시한 표시패널의 등가회로도 이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형상으로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다. 도 1을 참조하면, 본 실시예들에 따른 표시장치(1000)는 다수의 데이터 라인(DL~DLm) 및 다수의 게이트 라인(GL1~GLn)이 배치되고, 다수의 서브픽셀(Sub Pixel)이 배치된 표시패널(1100), 다수의 데이터 라인(DL~DLm)을 구동하는 데이터 구동부(1200), 다수의 게이트 라인(GL1~GLn)을 구동하는 게이트 구동부(1300), 데이터 구동부(1200) 및 게이트 구동부(1300)를 제어하는 타이밍 컨트롤러(1400) 등을 포함한다.
상기 데이터 구동부(1200)는 다수의 데이터 라인으로 데이터 전압을 공급함으로써 다수의 데이터 라인을 구동한다. 그리고, 상기 게이트 구동부(1300)는 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동한다.
또한, 상기 타이밍 컨트롤러(1400)는 상기 데이터 구동부(1200) 및 게이트 구동부(1300)로 제어신호를 공급함으로써 데이터 구동부(1200) 및 게이트 구동부(1300)를 제어한다. 이러한 타이밍 컨트롤러(1400)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동부(1200)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
상기 게이트 구동부(1300)는 상기 타이밍 컨트롤러(1400)의 제어에 따라 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다. 또한, 상기 게이트 구동부(1300)는 구동 방식이나 표시패널 설계 방식 등에 따라서, 도 1에서와 같이, 표시패널(1100)의 일 측에만 위치할 수도 있고, 경우에 따라서는 양측에 위치할 수도 있다.
또한, 상기 게이트 구동부(1300)는 하나 이상의 게이트 구동부 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다. 각 게이트 구동부 집적회로는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(1100)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(1100)에 직접 배치될 수도 있으며, 경우에 따라서 표시패널(1100)에 집적화되어 배치될 수도 있다.
또한, 각 게이트 구동부 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 구동부 집적회로에 해당하는 게이트 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단이 표시패널(1100)에 본딩될 수 있다.
상기 데이터 구동부(1200)는 특정 게이트 라인이 열리면 상기 타이밍 컨트롤러(1400)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인으로 공급함으로써, 다수의 데이터 라인을 구동한다. 그리고, 상기 데이터 구동부(1200)는 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(1100)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(1100)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(1100)에 집적화되어 배치될 수도 있다.
또한, 각 소스 드라이버 집적회로는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로에 해당하는 소스 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(1100)에 본딩된다.
소스 인쇄회로기판은 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board)과 연결된다. 컨트롤 인쇄회로기판에는 타이밍 컨트롤러(1400)가 배치된다.
또한, 컨트롤 인쇄회로기판에는 표시패널(1100), 데이터 구동부(1200) 및 게이트 구동부(1300) 등으로 전압 또는 전류를 공급해주거나 공급할 전압 또는 전류를 제어하는 전원 컨트롤러(미 도시)가 더 배치될 수 있다. 위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 하나의 인쇄회로기판일 수도 있다.
한편, 표시장치(1000)는 액정표시장치(Liquid Crystal Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등일 수 있다. 이러한 표시장치들은 도전층 상에 절연막이 배치되고, 상기 절연막 상에 다른 도전층이 배치되는 구조가 반복되는 하부 기판을 포함한다.
이러한 구조를 갖는 하부 기판은 도전층에 의한 단차로 인해 절연막에 함몰지점이 발생한다. 이러한 함몰지점에 다른 도전층이 배치되는 경우, 절연막 하부에 배치된 도전층과 컨택(contact)됨으로써, 미세 쇼트(short)가 발생하는 문제가 있다.
이하, 후술하는 실시예들에서는 표시장치 중 유기발광 표시장치를 중심으로 설명하지만, 본 발명의 실시예들은 이에 국한 되는 것은 아니며, 도전층 상에 절연막이 배치되고, 상기 절연막 상에 다른 도전층이 배치되는 구조가 반복되는 하부 기판을 포함하는 모든 표시장치에 적용될 수 있다.
도 2는 서로 다른 도전층 사이의 미세 쇼트가 발생하는 구조를 보여주는 단면도이다. 도 2를 참조하면, 기판(10) 상에 제 1 절연막(20)이 배치되고, 상기 제 1 절연막(20)의 상면의 일부에 제 2 절연막(30) 및 제 1 도전층(40)이 순차적으로 배치된다.
또한, 상기 제 1 도전층(40) 상에는 제 3 절연막(50)이 배치되고, 상기 제 3 절연막(50) 상에는 제 2 도전층(60) 및 제 4 절연막(70)이 배치된다. 상기 제 4 절연막(70)의 상면의 일부에는 제 5 절연막(80)이 배치되고, 상기 제 5 절연막(80)을 포함하는 기판(10) 상에 제 3 도전층(85)이 배치된다.
여기서, 상기 제 2 절연막(30) 및 제 1 도전층(40)이 단차를 가짐으로써, 상기 단차로 인해 제 1 도전층(40) 상에 배치되는 제 3 절연막(50)에 함몰지점(90)이 발생한다. 또한, 상기 제 3 절연막(50)에 함몰지점(90)이 형성됨으로써, 추후에 배치되는 제 2 도전층(60), 제 4 절연막(70) 및 제 3 도전층(85)에도 함몰지점(90)이 발생한다.
이 때, 상기 제 5 절연막(80)의 경우, 상기 제 4 절연막(70) 상면의 일부에 배치됨으로써, 상기 제 5 절연막(80)에는 함몰지점(90)이 발생되지 않을 수 있다. 다시 설명하면, 상기 제 5 절연막(80)의 경우 상기 제 4 절연막(70)의 함몰지점(90)까지 연장되어 배치되지 않음으로써, 상기 제 5 절연막(80)에는 함몰지점(90)이 발생되지 않는다.
한편, 상기 제 4 절연막(70)에 발생한 함몰지점으로 인해, 제 2 도전층(60)과 제 3 도전층(85)이 컨택될 수 있다. 다시 설명하면, 상기 제 5 절연막(80)이 상기 제 4 절연막(70)의 함몰지점(90)까지 배치되지 않음으로써, 상기 제 4 절연막(70)의 함몰지점(90)에는 제 3 도전층(85)이 배치된다. 이로 인해, 상기 제 2 도전층(60)과 제 3 도전층(85)의 미세 쇼트가 발생할 수 있다.
도 3은 서로 다른 도전층 사이의 미세 쇼트가 발생하는 다른 구조를 보여주는 단면도이다. 도 3을 참조하면, 기판(10) 상에 제 1 절연막(20)이 배치되고, 상기 제 1 절연막(20)의 상면의 일부에 제 2 절연막(30) 및 제 1 도전층(40)이 배치되고, 상기 제 1 도전층(40) 상에는 제 3 절연막(50)이 배치되고, 상기 제 3 절연막(50) 상에는 제 2 도전층(60) 및 제 4 절연막(70)이 배치된다.
그리고, 상기 제 4 절연막(70) 상에는 제 3 도전층(85)이 배치된다. 이 때, 상기 제 2 절연막(30) 및 제 1 도전층(40)의 단차로 인해, 상기 제 3 절연막(50), 제 2 도전층(60), 제 4 절연막(70) 및 제 3 도전층(85)에는 함몰지점(96)이 발생한다.
여기서, 상기 함몰지점(96)으로 인해, 제 2 도전층(60)과 제 3 도전층(85)이 컨택되고, 이로써 상기 제 2 도전층(60)과 제 3 도전층(85)의 쇼트가 발생할 수 있다.
이하, 본 발명의 실시예들에서는 서로 다른 도전층 사이의 미세 쇼트를 방지할 수 있는 구성을 제시하고자 한다.
도 4a는 본 발명의 일 실시예에 따른 표시장치의 하부 기판 구조를 개시하는 단면도이다. 도 4b는 본 발명의 다른 실시예에 따른 표시장치의 하부 기판 구조를 개시하는 단면도이다.
본 발명의 실시예들에 따른 표시장치는 서로 동일한 구성요소를 포함할 수 있으며, 앞서 설명한 실시예와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.
먼저, 도 4a를 참조하면, 본 발명의 실시예에 따른 표시장치는 기판(100), 제 1 도전층(130), 제 1 절연막(140), 제 2 도전층(150), 제 2 절연막(160), 제 3 절연막(180) 및 제 3 도전층(170)을 포함한다.
구체적으로는, 상기 기판(100) 상에는 버퍼층(110)이 배치된다. 상기 버퍼층(110) 상에는 보호층(120) 및 제 1 도전층(130)이 배치된다. 여기서, 도 4에서는 상기 기판(100) 상에 버퍼층(110)이 배치되는 구성을 개시하고 있으나, 본 발명의 실시예에 따른 표시장치의 기판(100)의 구조는 이에 국한되지 않으며, 상기 기판(100) 상에 버퍼층(110)이 배치되지 않고, 상기 기판(100) 상에 보호층(120)이 접하도록 배치되는 구성을 포함할 수 있다.
한편, 상기 보호층(120) 및 제 1 도전층(130)은 상기 기판(100)의 일부 영역에만 배치될 수 있다. 따라서, 상기 보호층(120) 및 제 1 도전층(130)은 단차(A)를 갖도록 구성될 수 있다. 이 때, 도 4에서는 상기 보호층(120)이 상기 제 1 도전층(130)과 같이 단차(A)를 갖도록 구성되는 구조를 개시하고 있으나, 본 발명은 이에 국한되지 않으며, 상기 기판(100) 상에 보호층(120)이 전면에 배치되고, 상기 제 1 도전층(130)만 단차(A)를 갖도록 구성되는 구조를 포함한다.
상기 제 1 도전층(130)을 포함하는 기판(100) 상에는 제 1 절연막(140), 제 2 도전층(150) 및 제 2 절연막(160)이 순차적으로 배치된다. 이 때, 상기 제 1 절연막(140), 제 2 도전층(150) 및 제 2 절연막(160)은 상기 보호층(120) 및 제 1 도전층(130)의 단차(A)를 따라 배치됨으로써, 상기 제 1 절연막(140), 제 2 도전층(150) 및 제 2 절연막(160)에도 상기 보호층(120) 및 제 1 도전층(130) 의 단차(A)와 대응되는 영역에 단차부(B)가 발생한다.
이 때, 상기 제 1 절연막(140) 및 제 2 절연막(160)은 무기절연물질로 이루어질 수 있다. 예를 들면, 상기 제 1 절연막(140) 및 제 2 절연막(160)은 산화실리콘(SiO2), 질화실리콘(SiNx), 산화알루미늄(Al2O3), 산화하프늄(HfO2) 등으로 이루어질 수 있다. 다만, 상기 제 1 절연막(140) 및 제 2 절연막(160)의 물질은 이에 국한되지 않으며, 제 1 절연막(140) 및 제 2 절연막(160) 물질은 무기절연물질로 이루어지는 것이면 충분하다.
전술한 바와 같이, 상기 제 1 절연막(140) 및 제 2 절연막(160)이 무기절연물질로 이루어짐으로써, 제 1 도전층(130)의 단차(A)를 따라 상기 제 1 절연막(140)에 단차부(B)가 형성된다. 더불어, 상기 제 1 절연막(140)의 단차부(B)를 따라, 제 2 도전층(150)에 단차부(B)가 형성되며, 상기 제 2 도전층(150)의 단차부(B)를 따라, 제 2 절연막(160)에 단차부(B)가 형성될 수 있다.
여기서, 상기 제 2 도전층(150)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 티타늄(Ti) 또는 이들의 조합으로부터 구성되는 합금 중 적어도 하나 이상을 적층하여 형성될 수 있다. 다만, 상기 제 1 도전층(150) 물질은 이에 국한되지 않으며, 저항이 낮은 도전물질로 이루어지는 것이면 충분하다.
한편, 상기 제 1 절연막(140), 제 2 도전층(150) 및 제 2 절연막(160)의 단차부(B)에는 제 1 절연막(140)의 제 1 함몰지점(C), 제 2 도전층(150)의제 2 함몰지점(D) 및 제 2 절연막(160)의 제 3 함몰지점(E)이 형성된다. 구체적으로는, 상기 제 1 절연막(140), 제 2 도전층(150) 및 제 2 절연막(160)의 단차부(B)에는 상기 보호층(120) 및 제 1 도전층(130)의 단차(A)에 의해 상기 제 1 절연막(140)의 제 1함몰지점(C), 제 2 도전층(150)의 함몰지점(D) 및 제 2 절연막(160)의 제 3 함몰지점(E)이 발생할 수 있다.
여기서, 상기 1 절연막(140)의 제 1 함몰지점(C) 및 제 2 절연막(160)의 제 3 함몰지점(E)에서는 상기 제 1 절연막(140) 및 제 2 절연막(160)의 두께가 가장 얇게 이루어질 수 있다. 구체적으로는, 상기 제 1 절연막(140) 및 제 2 절연막(160)이 무기절연물질로 이루어짐으로써, 테이퍼(taper) 특성 및 계면 특성이 좋지 않으므로, 상기 제 1 절연막(140) 및 제 2 절연막(160) 적층 시 제 1 도전층(130)의 단차(A)와 대응되는 영역에서 두께 불균일이 발생한다.
한편, 상기 제 2 절연막(160)의 상면의 일부에는 제 3 절연막(180)이 배치된다. 여기서, 상기 제 3 절연막(180)은 상기 제 2 절연막(160)의 제 3 함몰지점(E)으로부터 제 1 방향으로 더 배치될 수 있다. 즉, 상기 제 3 절연막(180)은 상기 제 2 절연막(160)의 제 3 함몰지점(E)을 덮도록 배치될 수 있다.
이 때, 상기 제 3 절연막(180)은 유기절연물질로 이루어질 수 있다. 예를 들면, 상기 제 3 절연막(180)은 벤조싸이클로부텐(Benzocyclobutene; BCB), 포토 아크릴 등으로 이루어질 수 있다. 다만, 상기 제 3 절연막(180) 물질은 이에 국한되지 않으며, 제 3 절연막(180) 물질은 유기절연물질로 이루어지는 것이면 충분하다.
이 때, 상기 제 3 절연막(180)이 유기절연물질로 이루어짐으로써, 상기 제 2 절연막(160) 상에 평탄하게 형성될 수 있다. 구체적으로는, 유기절연물질로 이루어지는 제 3 절연막(180)은 단차 등이 존재하는 영역에서도 평탄하게 형성되는 특징이 있다. 이로써, 상기 제 3 절연막(180)은 상기 제 2 절연막(160)의 단차부(B)에 대응되는 영역 및 상기 단차부(B)와 대응되는 영역을 제외한 나머지 영역 상에서도 평탄하게 이루어질 수 있다. 또한, 상기 제 2 절연막(160)의 제 3 함몰지점(E)과 대응되는 영역 및 상기 제 3 함몰지점(E)과 대응되는 영역을 제외한 나머지 영역 상에서도 평탄하게 이루어질 수 있다.
이를 통해, 제 3 절연막(180) 상에 배치되는 제 3 도전층(170) 역시 평탄하게 형성될 수 있다. 예를 들어, 본 발명의 실시예가 유기발광 표시장치에 적용될 경우, 상기 제 3 절연막(180)이 평탄하게 형성됨으로써, 상기 제 3 도전층(170) 상에 배치되는 유기발광층 역시 평탄하게 형성될 수 있다.
또한, 상기 제 3 절연막(180)의 두께는 제 2 절연막(160)의 두께보다 두껍게 이루어질 수 있다. 이를 통해, 상기 제 2 절연막(160)의 단차부(B)에도 상기 제 3 절연막(180)이 충분한 두께로 형성될 수 있다.
또한, 상기 제 2 절연막(160)의 제 3 함몰지점(E)과 중첩하는 영역에 배치되는 제 3 절연막(180)의 두께(H)는 상기 제 2 절연막(160)의 제 3 함몰지점(E)으로부터 상기 제 1 방향과 반대 방향인 제 2 방향에 배치되는 제 3 절연막(180)의 두께(h)보다 두껍게 이루어질 수 있다. 이를 통해, 상기 제 2 절연막(160)의 제 3 함몰지점(E)에 충분한 두께의 제 3 절연막(180)이 배치될 수 있으며, 상기 제 2 절연막(160)이 제 3 함몰지점(E)을 구비하더라도 상기 제 3 절연막(180)이 상기 제 2 절연막(160) 상에 평탄하게 형성될 수 있다.
상기 제 3 절연막(180)을 포함하는 기판(100) 상에 제 3 도전층(170)이 배치된다. 상기 제 3 도전층(170)은 투명도전물질로 이루어질 수 있다. 예를 들면, 상기 제 3 도전층(170)은 인듐-틴-옥사이드(Indium tin oxide; ITO), 인듐-징크-옥사이드(Indium zinc oxide; IZO) 또는 인듐-틴-징크-옥사이드(Indium tin zinc oxide; ITZO)중 어느 하나로 이루어질 수 있다. 다만, 상기 제 3 도전층(170) 물질은 이에 국한되지 않으며, 상기 제 3 도전층(170) 물질은 투명도전물질로 이루어지는 것이면 충분하다.
한편, 상기 제 3 절연막(180)의 두께가 상기 제 2 절연막(160)의 두께보다 두껍게 이루어지고, 상기 제 2 절연막(160)의 제 3 함몰지점(E)과 중첩하도록 배치되는 제 3 절연막(180)의 두께(H)가 상기 제 2 절연막(160)의 제 3 함몰지점(E)으로부터 상기 제 1 방향과 반대 방향인 제 2 방향에 배치되는 제 3 절연막(180)의 두께(h)보다 두껍게 이루어짐으로써, 상기 제 3 절연막(180)은 상기 제 2 절연막(160)의 제 3 함몰지점(E)을 충분히 메울 수 있다.
이 때, 상기 제 3 절연막(180)이 상기 제 2 절연막(160)의 단차부(B) 및 제 3 함몰지점(E)에서 충분히 두꺼운 두께로 이루어짐으로써, 상기 제 2 절연막(180)의 제 3 함몰지점(E)에서 상기 제 2 도전층(150)과 제 3 도전층(170) 사이에 미세 쇼트가 발생하는 것을 방지할 수 있다.
다시 설명하면, 상기 제 3 절연막(180)이 상기 제 2 절연막(160)의 제 3 함몰지점(E)으로부터 상기 제 1 방향으로 더 배치되고, 제 2 절연막(160)의 제 3 함몰지점(E) 상에 충분히 두꺼운 두께로 형성됨으로써, 상기 제 2 절연막(160)의 두께가 상기 제 2 절연막(160)의 제 3 함몰지점(E)에서 가장 얇게 이루어지더라도, 상기 제 2 도전층(150)과 제 3 도전층(170)의 미세 쇼트를 방지할 수 있다.
한편, 도 4b에서는 제 2 절연막(160)의 제 3 함몰지점(E')에서 상기 제 2 절연막(160)이 형성되지 않는 실시예를 개시한다. 이 때, 상기 제 2 절연막(160)이 상기 제 1 도전층(130)의 단차(A)로 인해 발생된 제 2 도전층(150)의 단차부(B)에 의해서 상기 제 3 함몰지점(E')에 상기 제 2 절연막(160)의 미 배치 영역을 구비할 수 있다.
이 때, 상기 제 2 절연막(160)이 미 배치된 상기 제 3 함몰지점(E') 상에 제 3 절연막(180)이 배치됨으로써, 제 2 도전층(150) 및 제 3 도전층(170)이 서로 접촉하는 것을 방지할 수 있다.
본 발명의 실시예들에서 설명한 바와 같이, 상기 제 3 도전층(170)이 상기 제 2 절연막(160)의 함몰지점(E, E')에 중첩하도록 배치됨으로써, 상기 제 2 도전층(150)과 제 3 도전층(170)이 접촉하여 쇼트가 발생하는 것을 방지할 수 있는 효과가 있다.
이어서, 도 5를 참조하여 본 발명의 일 실시예를 적용한 표시패널의 단면도를 살펴보면 다음과 같다. 도 5는 본 발명의 일 실시예를 적용한 표시패널에서 1 개의 서브화소를 나타낸 단면도이다. 도 5를 참조하면, 본 발명의 실시예를 적용한 표시패널의 1 개의 서브화소(SP)는 게이트 라인(300)과 데이터 라인(310)이 교차하여 정의된다. 이러한 서브화소(SP1)는 구동 트랜지스터(DT), 제 1 트랜지스터(T1), 제 2 트랜지스터(T3), 1 개의 스토리지 커패시터(Cst) 및 1 개의 유기발광 소자(OLED)를 구비할 수 있다.
자세하게는, 상기 제 2 트랜지스터(T2)는 게이트라인(300)에서 공급된 스캔신호에 의해 제어되며 데이터라인(310)으로부터 데이터전압을 공급받는다. 상기 제 1 트랜지스터(T1)는 게이트라인(300)에서 공급된 스캔신호에 의해 제어되며 기준전압 라인(340)과 연결된 제 1 배선(350)으로부터 기준전압(Vref)을 공급받는다.
또한, 상기 제 2 트랜지스터(T2)는 상기 게이트 라인(300)에서 공급된 스캔신호에 의해 제어되며 데이터 라인(310)과 연결된 제 2 배선(320)으로부터 데이터전압을 공급받는다. 상기 제 2 트랜지스터(T2)는 제 1 컨택홀(360)을 통해 플레이트(240)와 연결되고, 상기 플레이트(140)는 구동 트랜지스터(DT)의 게이트 전극(230)과 제 2 컨택홀(210)을 통해 연결된다. 이 때, 상기 플레이트(240)은 상기 데이터 라인(310)과 동일물질로 이루어질 수 있다.
상기 구동 트랜지스터(DT)는 상기 게이트 전극(230)에 인가된 전압에 의해 제어되며, 구동전압 라인(330)으로부터 구동전압(EVDD)을 드레인 노드로 인가받아 소스 노드로 전류를 출력한다.
한편, 도 5는 산화물 트랜지스터(Oxide Transistor) 구조로 설계된 것을 가정한 것으로, 상기 구동 트랜지스터(DT)의 소스 노드 및 제 1 트랜지스터(T1)의 소스 노드를 형성하기 위하여 액티브 층(Active Layer, 221)이 배치된다. 상기 액티브 층(121)은 상기 제 2 트랜지스터(T2)와 연결된 플레이트(240)와 함께 스토리지 커패시터(Cstg)를 형성할 수 있다. 또한, 상기 서브화소(SP)에는 트랜지스터 등의 회로를 보호하기 위한 용도로 광차단층(LS: Light Shield, 190)이 배치될 수 있다.
그리고, 상기 구동 트랜지스터(DT)의 드레인 전극과 컨택홀을 통해 연결되는 유기발광소자(OLED)의 제 1 전극(270)이 배치된다. 상기 유기발광소자(OLED)의 제 1 전극(270)은 뱅크 패턴(200)에 의해 상면의 일부가 노출될 수 있다. 상기 노출된 제 1 전극(270)의 상면에는 유기발광소자(OLED)의 유기발광층(미도시)이 배치될 수 있으며, 상기 유기발광층(미도시)이 배치된 기판 상에는 유기발광소자(OLED)의 제 2 전극(미도시)이 배치될 수 있다.
이 때, 상기 구동 트랜지스터(DT)의 게이트 전극(130) 및 액티브층(221)과 플레이트(240) 및 유기발광소자(OLED)의 제 1 전극(270)이 중첩되는 영역에서 오버코트층(280)이 배치될 수 있다. 다시 설명하면, 상기 오버코트층(280)은 도 5에 도시한 F 영역을 제외한 영역에 배치될 수 있다. 이와 같은 구성을 도 6을 참조하여 설명하면 다음과 같다.
도 6은 도 5의 평면도를 X-Y를 따라 절단한 단면도이다. 도 6을 참조하면, 기판(220) 상에 액티브층(221)이 배치된다. 상기 액티브층(221) 상에는 게이트 절연막(222)이 배치된다. 상기 게이트 절연막(222) 상에는 게이트 전극(230)이 배치된다. 상기 게이트 전극(230) 상에는 층간 절연막(240)이 배치되고, 상기 층간 절연막(240) 상에는 플레이트(250)가 배치된다. 상기 플레이트(250) 상에는 보호층(260)이 배치되고, 상기 보호층(260) 상에는 오버코트층(280)이 배치된다. 상기 오버코트층(280) 상에는 유기발광소자의 제 1 전극(270)이 배치된다.
여기서, 상기 게이트 전극(230)은 상기 기판(220) 상에 단차를 갖도록 형성될 수 있다. 상기 게이트 전극(230)의 단차로 인해, 추후에 배치되는 층간절연막(240), 플레이트(250) 및 보호층(260) 역시 상기 게이트 전극(230)의 단차가 형성된 영역과 대응되는 영역에 단차부(B')가 형성될 수 있다.
상기 단차부(B')에는 상기 층간절연막(240)의 제 1 함몰지점(G), 상기 플레이트(250)의 제 2 함몰지점(I) 및 보호층(260)의 제 3 함몰지점(J)이 형성될 수 있다. 이 때, 상기 층간절연막(240) 및 보호층(260)은 각각의 함몰지점(G, J)에서 가장 두께가 얇게 이루어질 수 있다.
한편, 상기 보호층(260)의 상에 오버코트층(280)이 상기 보호층(260)의 제 3 함몰지점(J)을 덮도록 배치될 수 있다. 여기서, 상기 오버코트층(280)은 상기 제 3 함몰지점(J)에서 그 두께(H')가 가장 두껍게 이루어질 수 있다. 이를 통해, 상기 오버코트층(280) 상에 배치되는 유기발광소자의 제 1 전극(270)과 플레이트(250)가 상기 보호층(260)의 제 3 함몰지점(J)에 의해 미세 쇼트가 발생하는 것을 방지할 수 있다.
도 7은 본 발명의 일 실시예를 적용한 표시패널에서 1 개의 화소를 간략히 나타낸 평면도이다. 또한, 도 8은 도 7에 개시한 표시패널의 등가회로도 이다.
도 7 및 도 8을 참조하면, 본 발명의 실시예를 적용한 표시패널은 1 개의 화소(P)가 4 개의 서브화소(SP1, SP2, SP3, SP4)를 포함할 수 있다. 다만, 상기 표시패널의 화소 구조는 이에 국한 되지 않으며, 1 개의 화소(P)가 3 개의 서브화소를 포함할 수 있는 구조에도 본 발명의 실시예가 적용될 수 있다.
도 7및 도 8에서 신호 라인 연결 구조의 기본 단위가 4 개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))에 연결된 4 개의 화소(P1~P4)인 경우에 대하여, 3T1C 기반의 1 스캔 구조의 기본 화소구조와 신호 라인 연결 구조를 확인할 수 있다.
이 때, 상기 4 개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n)) 각각은 4 개의 서브화소(SP1, SP2, SP3, P4) 각각으로 연결된다. 또한, 1 개의 게이트 라인(미도시)은 4 개의 화소(P1~P4)에 연결된다.
또한, 도 2에 도시된 바와 같이, 4 개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결되는 4 개의 서브화소(SP1, SP2, SP3, P4) 각각은 구동전압(EVDD)을 인가 받아 유기발광다이오드를 구동하는 구동 트랜지스터(DT), 기준전압(Vref)을 인가 받아 구동 트랜지스터(DT)의 제 1 노드(N1)에 전달하는 제 1 트랜지스터(DL), 데이터 전압(Vdata)을 인가 받아 구동 트랜지스터(DT)의 제 2 노드(N2)에 전달하는 제 2 트랜지스터(T2) 및 구동 트랜지스터(DT)의 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결된 커패시터(Cst) 등을 동일하게 포함한다.
한편, 4 개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결된 4 개의 서브화소(SP1, SP2, SP3, SP4) 각각은 트랜지스터 및 커패시터 개수, 스캔신호 개수 등이 동일하더라도, 데이터 전압, 구동전압 및 기준전압 등을 인가 받기 위한 신호 라인 연결 구조(신호 인가 방식)가 서로 다를 수 있다.
이러한 구성의 표시패널은 상기 4 개의 서브화소(SP1, SP2, SP3, SP4) 각각에 배치된 구동 트랜지스터(DT)의 게이트 전극(230) 및 액티브층(221), 플레이트(250) 및 유기발광소자의 제 1 전극(270)이 중첩하여 배치된 영역(500, 501, 502, 503)에는 오버코트층(280)이 배치될 수 있다. 다시 설명하면, 상기 오버코트층(280)은 각 서브화소(SP1, SP2, SP3, SP4)에서 도 7에 도시한 F 영역들을 제외한 영역에 배치될 수 있다.
이를 통해, 상기 게이트 전극(230)에 의해, 상기 플레이트(250) 상에 배치되는 보호층(미도시)이 두께가 매우 얇은 함몰지점을 구비하게 됨으로써, 상기 플레이트(250) 및 유기발광소자의 제 1 전극(270)이 미세하게 접촉하는 것을 방지 할 수 있다.
다시 설명하면, 상기 보호층(미도시)의 함몰지점을 통해 상기 플레이트(250) 및 유기발광소자의 제 1 전극(270)이 접촉할 수 있으나, 상기 보호층(미도시)과 유기발광소자의 제 1 전극(270) 사이에 오버코트층(280)이 배치됨으로써, 상기 플레이트(250)와 유기발광소자의 제 1 전극(270)이 접촉하는 것을 방지할 수 있는 효과가 있다.
다만, 본 발명의 실시예의 적용 범위는 이에 국한되지 않으며, 서로 다른 도전층 사이에 함몰지점을 갖는 절연막을 구비하는 모든 구조에서는 본 발명의 실시예들과 같이 상기 절연막 상에 함몰지점을 덮도록 다른 절연막이 배치될 수 있다. 이를 통해, 서로 다른 도전층 사이에 쇼트가 발생하는 것을 방지할 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다.
1000: 표시장치
1100: 표시패널
1200: 데이터 구동부
1300: 게이트 구동부
1400: 타이밍 컨트롤러
1100: 표시패널
1200: 데이터 구동부
1300: 게이트 구동부
1400: 타이밍 컨트롤러
Claims (16)
- 기판;
상기 기판 상에 배치되는 제 1 도전층;
상기 기판 상에 순차적으로 배치되고 각각 단차부를 포함하는 제 1 절연막, 제 2 도전층 및 제 2 절연막;
상기 제 2 절연막의 상면의 일부에 배치되는 제 3 절연막; 및
상기 제 3 절연막을 포함하는 기판 상에 배치되는 제 3 도전층;을 포함하고,
상기 각각의 단차부는 함몰지점을 구비하고, 상기 제 3 절연막은 상기 함몰지점과 중첩하도록 배치되며,
상기 제 2 절연막은 상기 함몰지점에서 상기 제 2 절연막 미 배치영역을 구비하고, 상기 미 배치영역에는 상기 제3절연막이 배치되는 표시패널.
- 제 1 항에 있어서,
상기 제 3 절연막은 상기 함몰지점으로부터 제 1 방향으로 더 배치되는 표시패널.
- 제 1 항에 있어서,
상기 제 3 절연막은 상기 제 2 절연막의 단차부와 대응되는 영역 및 단차부와 대응되는 영역을 제외한 나머지 영역에서 평탄하게 이루어지는 표시패널.
- 제 1 항에 있어서,
상기 제 1 절연막 및 제 2 절연막은 무기절연물질로 이루어지고,
상기 제 3 절연막은 유기 절연 물질로 이루어지는 표시패널.
- 제 1 항에 있어서,
상기 제 3 절연막의 두께는 상기 제 2 절연막의 두께보다 두꺼운 표시패널.
- 제 1 항에 있어서,
상기 함몰지점과 중첩하는 영역에 배치되는 제 3 절연막의 두께는 상기 함몰지점으로부터 제 2 방향에 배치되는 제 3 절연막의 두께보다 두꺼운 표시패널.
- 제 1 항에 있어서,
상기 제 1 절연막 및 제 2 절연막의 두께는 상기 함몰지점에서 가장 얇게 이루어지는 표시패널.
- 삭제
- 다수의 데이터 라인을 구동하는 데이터 구동부;
다수의 게이트 라인을 구동하는 게이트 구동부;
기판 상에 배치되는 제 1 도전층;
상기 기판 상에 순차적으로 배치되고 각각 단차부를 포함하는 제 1 절연막, 제 2 도전층 및 제 2 절연막;
상기 제 2 절연막의 상면의 일부에 배치되는 제 3 절연막; 및
상기 제 3 절연막을 포함하는 기판 상에 배치되는 제 3 도전층;을 포함하고,
상기 각각의 단차부는 함몰지점을 구비하고, 상기 제 3 절연막은 상기 함몰지점과 중첩하도록 배치되며,
상기 제 2 절연막은 상기 함몰지점에서 상기 제 2 절연막 미 배치영역을 구비하고, 상기 미 배치영역에는 상기 제3절연막이 배치되는 표시장치.
- 제 9 항에 있어서,
상기 제 3 절연막은 상기 함몰지점으로부터 제 1 방향으로 더 배치되는 표시장치.
- 제 9 항에 있어서,
상기 제 3 절연막은 상기 제 2 절연막의 단차부와 대응되는 영역 및 단차부와 대응되는 영역을 제외한 나머지 영역에서 평탄하게 이루어지는 표시장치.
- 제 10 항에 있어서,
상기 제 1 절연막 및 제 2 절연막은 무기절연물질로 이루어지고,
상기 제 3 절연막은 유기 절연 물질로 이루어지는 표시장치.
- 제 9 항에 있어서,
상기 제 3 절연막의 두께는 상기 제 2 절연막의 두께보다 두꺼운 표시장치.
- 제 9 항에 있어서,
상기 함몰지점과 중첩하는 영역에 배치되는 제 3 절연막의 두께는 상기 함몰지점으로부터 제 2 방향에 배치되는 제 3 절연막의 두께보다 두꺼운 표시장치.
- 제 9 항에 있어서,
상기 제 1 절연막 및 2 절연막의 두께는 상기 함몰지점에서 가장 얇게 이루어지는 표시장치.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150122105A KR102409603B1 (ko) | 2015-08-28 | 2015-08-28 | 표시패널 및 이를 구비하는 표시장치 |
| US15/248,897 US10276604B2 (en) | 2015-08-28 | 2016-08-26 | Display panel and display device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150122105A KR102409603B1 (ko) | 2015-08-28 | 2015-08-28 | 표시패널 및 이를 구비하는 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170026834A KR20170026834A (ko) | 2017-03-09 |
| KR102409603B1 true KR102409603B1 (ko) | 2022-06-20 |
Family
ID=58095913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150122105A KR102409603B1 (ko) | 2015-08-28 | 2015-08-28 | 표시패널 및 이를 구비하는 표시장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10276604B2 (ko) |
| KR (1) | KR102409603B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101232159B1 (ko) * | 2006-06-12 | 2013-02-12 | 엘지디스플레이 주식회사 | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 |
| KR20110071594A (ko) * | 2009-12-21 | 2011-06-29 | 주성엔지니어링(주) | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN102983141B (zh) * | 2011-09-02 | 2015-07-01 | 乐金显示有限公司 | 具有氧化物薄膜晶体管的平板显示装置及其制造方法 |
| KR102029389B1 (ko) * | 2011-09-02 | 2019-11-08 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법 |
-
2015
- 2015-08-28 KR KR1020150122105A patent/KR102409603B1/ko active IP Right Grant
-
2016
- 2016-08-26 US US15/248,897 patent/US10276604B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170026834A (ko) | 2017-03-09 |
| US20170062488A1 (en) | 2017-03-02 |
| US10276604B2 (en) | 2019-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10034378B2 (en) | Curved display device | |
| KR102126552B1 (ko) | 표시 장치 | |
| US10756143B2 (en) | Transparent display panel and transparent display device including the same | |
| KR20170080136A (ko) | 유기발광 표시장치 | |
| CN107785392B (zh) | 显示装置 | |
| KR20170079993A (ko) | 유기 발광 표시 패널 및 유기 발광 표시 장치 | |
| JP2008070873A (ja) | 平板表示装置 | |
| CN108735099B (zh) | 显示装置 | |
| KR20190044716A (ko) | 표시 장치 | |
| KR102654664B1 (ko) | 유기 발광 표시 장치 | |
| KR20210016111A (ko) | 표시 장치 | |
| KR20220069515A (ko) | 표시 장치 | |
| KR20170026781A (ko) | 표시장치 및 표시패널 | |
| US20240096287A1 (en) | Display apparatus | |
| JP2008090147A (ja) | 接続端子基板及びこれを用いた電子装置 | |
| KR20210007072A (ko) | 표시 장치 | |
| KR20200104475A (ko) | 표시 장치 | |
| KR102409603B1 (ko) | 표시패널 및 이를 구비하는 표시장치 | |
| KR20230089962A (ko) | 표시 장치 | |
| KR20220078932A (ko) | 디스플레이 장치 | |
| KR102371385B1 (ko) | 수평 전계형 액정 표시장치 및 그 제조방법 | |
| KR102383889B1 (ko) | 유기발광 표시장치 | |
| KR102596934B1 (ko) | 유기발광 표시장치 | |
| US20230199990A1 (en) | Display panel | |
| KR102449319B1 (ko) | 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |