TWI445176B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI445176B
TWI445176B TW095120656A TW95120656A TWI445176B TW I445176 B TWI445176 B TW I445176B TW 095120656 A TW095120656 A TW 095120656A TW 95120656 A TW95120656 A TW 95120656A TW I445176 B TWI445176 B TW I445176B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor
gate
array panel
thin film
Prior art date
Application number
TW095120656A
Other languages
English (en)
Other versions
TW200705675A (en
Inventor
Kyung-Wook Kim
Min-Wook Park
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200705675A publication Critical patent/TW200705675A/zh
Application granted granted Critical
Publication of TWI445176B publication Critical patent/TWI445176B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Description

薄膜電晶體陣列面板及其製造方法
本發明係關於一種薄膜電晶體("TFT")陣列面板及製造該TFT陣列面板之方法。更特定言之，本發明係關於一種能夠阻止漏電流產生之TFT陣列面板及製造該TFT陣列面板之方法。
薄膜電晶體("TFT")陣列面板係用作電路板以用於單獨驅動液晶顯示器("LCD")或有機電致發光("EL")顯示器等等中之每一像素。TFT陣列面板具備用以傳遞掃描訊號之閘極線及用以傳遞影像訊號之資料線，且包括連接至閘極線及資料線之TFT、連接至TFT之像素電極、覆蓋閘極線以使閘極線絕緣之閘極絕緣層，及覆蓋TFT及資料線以使TFT及資料線絕緣之鈍化層。每一TFT包括一閘電極(其為閘極線之一部分)、一用以形成一通道之半導體、一汲電極及一源電極(其為資料線之一部分)、一閘極絕緣層及一鈍化層等等。TFT為依據通過閘極線之掃描訊號而將通過資料線之影像訊號傳遞或截取至像素電極的開關元件。
製造TFT陣列面板需要若干光微影製程。然而，當光微影製程之數目增加時，製造過程亦變得愈加複雜且製造成本亦增加。
本發明提供一種當斷開TFT時具有很少電流甚至無電流(漏電流)之優點的薄膜電晶體("TFT")陣列面板。歸因於元件自身之特徵或外部因素而產生漏電流。特定言之，當構成TFT之一半導體層接收光時，由於光電子之產生而大大增加了漏電流。因此，為了解決此問題，本發明之例示性實施例使用一閘極金屬覆蓋構成TFT之半導體。
又，本發明之例示性實施例提供一種減少製造TFT陣列面板所需要之光微影製程之數目的方法。
本發明之一例示性實施例提供一種TFT陣列面板，其包括一絕緣基板、一形成於該絕緣基板上且包括一閘電極之閘極線、一與閘極線絕緣且交叉且包括一源電極之資料線、一與閘極線上之源電極相對安置之汲電極及一形成於資料線與閘極線之間之層中的半導體，該半導體具有延伸於汲電極下方之突出部分，其中該半導體之自資料線所佔據之區域朝向汲電極延伸的部分係定位於包括閘電極之閘極線的佔據區域內。
汲電極可被定位於半導體之一佔據區域內，且半導體之突出部分可被定位於包括閘電極之閘極線的佔據區域內。
TFT陣列面板可進一步包括一連接至汲電極之像素電極，且該像素電極可具有朝向汲電極延伸之分支部分，且該分支部分可連接至汲電極，從而使得僅像素電極之分支部分可與閘極線重疊。
像素電極可接觸汲電極之一上表面及一側表面，且像素電極可接觸半導體。
汲電極、源電極及汲電極與源電極之間之通道部分的組合外邊緣可與半導體之突出部分的外邊緣匹配。
半導體之突出部分可被包括閘電極之閘極線擋離穿過絕緣基板之光。
本發明之另一例示性實施例提供一種TFT陣列面板，其包括一絕緣基板、一形成於該絕緣基板上且包括一閘電極之閘極線、一形成於該閘極線上之閘極絕緣層、一形成於閘極絕緣層上且具有一突出部分的條狀半導體、一形成於該條狀半導體上且與閘極線交叉且包括源電極的資料線、一形成於該條狀半導體之突出部分上的汲電極、一形成於資料線及汲電極上且具有暴露汲電極之接觸孔的鈍化層及一形成於該鈍化層上且經由接觸孔連接至汲電極的像素電極，其中該條狀半導體之自資料線所佔據之區域朝向汲電極延伸的部分係定位於包括閘電極之閘極線的佔據區域內。
汲電極可被定位於條狀半導體之一佔據區域內，且條狀半導體之突出部分可被定位於包括閘電極之閘極線的佔據區域內。
像素電極可具有朝向汲電極延伸之分支部分，該分支部分可連接至汲電極，且僅像素電極之分支部分可與閘極線重疊。
接觸孔可暴露汲電極及半導體在汲電極周圍之部分，且像素電極可接觸經由接觸孔暴露之汲電極的上表面及側表面，且可進一步接觸經由接觸孔暴露之條狀半導體的部分。
像素電極可具有一分支部分，該分支部分可連接至汲電極及半導體，且僅經由接觸孔暴露之條狀半導體的某些部分可被像素電極覆蓋。
汲電極、源電極及汲電極與源電極之間之通道部分的組合外邊緣可與條狀半導體之突出部分的外邊緣匹配。
條狀半導體之突出部分可被包括閘電極之閘極線擋離穿過絕緣基板之光。
本發明之另一例示性實施例提供一種製造薄膜電晶體陣列面板之方法，該方法包括使用一遮罩在一絕緣基板上形成一閘極線及一閘電極、在該絕緣基板上之該閘極線及閘電極上形成半導體層及資料金屬層及自半導體層形成一條狀半導體及一突出部分及自資料金屬層形成資料線、源電極及汲電極，其中形成條狀半導體及突出部分可包括在由閘極線及閘電極所佔據之區域內形成突出部分。
本方法可進一步包括使用該遮罩在半導體層與資料金屬層之間形成歐姆接觸層及自該歐姆接觸層形成一歐姆接觸圖案。
現在將在下文中參看隨附圖式更充分地描述本發明，該等圖式中展示了本發明之例示性實施例。如熟習此項技術者將瞭解，可在不背離本發明之精神或範疇的情況下以各種不同方式修正所述實施例。
在圖式中，為清晰起見而誇大了層、膜、面板、區等之厚度。本說明書通篇中相同參考數字指代相同元件。應瞭解，當諸如層、膜、區或基板之元件被稱作在另一元件"上"時，其可直接在另一元件上或亦可存在介入元件。相反，當一元件被稱作"直接"在另一元件上時，不存在介入元件。如本文中所使用，術語"及/或"包括相關所列項目之一或多者的任何及所有組合。
將瞭解，雖然術語第一、第二、第三等等可在本文中用來描述各種元件、組件、區域、層及/或區段，但是此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語僅用來區別一元件、組件、區域、層或區段與另一元件、組件、區、層或區段。因此，在不偏離本發明之教示的情況下，下文所論述之第一元件、組件、區、層或區段可被稱為第二元件、組件、區、層或區段。
本文所使用之術語僅出於描述特定實施例之目的且並非意欲限制本發明。如本文中所使用的，單數形式"一"及"該"亦意欲包括複數形式，除非上下文中另外明確地指明。將進一步瞭解，術語"包含"或"包括"在用於此說明書中時，表明存在所述零件、區、整數、步驟、操作、元件及/或組件，但不排除存在或添加一或多個其他零件、區、整數、步驟、操作、元件、組件及/或其群組。
為了易於描述，可在本文中使用有關空間之術語(諸如"在下方"、"在下面"、"較低"、"在上方"、"較上"及其類似物)來描述如圖中所說明之一元件或零件與另一(些)元件或零件的關係。將瞭解，該等有關空間之術語意欲涵蓋所使用或操作之裝置除圖中描繪之方位以外的不同方位。舉例而言，若將圖中裝置倒置，則原本描述為在其他元件或零件"下面"或"下方"之元件則將被定向於其他元件或零件之"上方"。因此，例示性術語"在下面"可涵蓋上方及下方兩個方位。裝置可另外被定向(旋轉90度或在其他方位)且相應解釋本文中所使用之有關空間之描述。
除非另外定義，否則本文中所使用之所有術語(包括技術及科學術語)具有與熟習此項技術(本發明屬於此項技術)者普遍理解之意義相同的意義。將進一步瞭解，諸如普遍使用之辭典中所定義之彼等術語的術語應被理解為具有與其在相關技術及本揭示案之情形下的意義一致的意義，且除非本文明確定義，否則不應在理想化或過於正式之意義上理解該等術語。
將參考橫截面說明(其為本發明之理想化實施例之示意圖)說明在本文中所描述本發明之實施例。因此，可預期說明由於(例如)製造技術及/或容許度之差異所引起之形狀的變化。因此，本發明之實施例不應被看作是限於本文所述之特定形狀區，而是意欲包括由於(例如)製造所引起之形狀偏差。舉例而言，說明或描述為平坦的區通常可具有粗糙及/或非線性特性。此外，所說明之銳角亦可為圓角。因此，圖中所說明之區本質上為示意圖，且其形狀並不意欲說明一區之精確形狀且並不意欲限制本發明之範疇。
現將描述根據本發明之例示性實施例之用於液晶顯示器("LCD")的薄膜電晶體("TFT")陣列面板。
圖1為根據本發明之一例示性實施例之一例示性TFT陣列面板的布局圖，且圖2及圖3為沿圖1之線II－II及III－III所得之例示性TFT陣列面板之橫截面圖。
如圖1至3中所示，在根據本發明之一例示性實施例之用於LCD的TFT陣列面板的分層式結構中，在絕緣基板110上，形成複數個閘極線121(其沿第一方向延伸、包括一延伸部分129、具有一延伸寬度以連接外部設備)及複數個閘電極124，且形成與閘極線121電分離之複數個儲存電極線131(亦沿第一方向延伸)。
每一閘極線121及儲存電極線131包括兩層，意即，具有不同物理性質之下層121p、124p及131p及上層121q、124q及131q。閘極線121之上層121q、閘電極124之上層124q及儲存電極線131之上層131q由具有低電阻率的材料(例如諸如鋁(Al)或鋁合金之鋁金屬)製成以減小閘訊號之延遲或壓降。或者，閘極線121之下層121p、閘電極124之下層124p及儲存電極線131之下層131p由具有良好的物理、化學及與其他材料(尤其是氧化銦錫("ITO")及氧化銦鋅("IZO"))之電接觸特徵的材料製成，該等材料例如鉬(Mo)、鉬合金、鉻(Cr)、鉭(Ta)、鈦(Ti)等。下層121p、124p、131p與上層121q、124q及131q之組合包括(例如)鉻/鋁－釹(Nd)合金。
包括下層131p及上層131q的儲存電極線131自外部接收一諸如通用電壓的預定電壓。當藉由重疊像素電極190與閘極線121而產生之持續電容足夠時，可省略儲存電極線131。在此狀況下，如以下將進一步描述，亦可省略儲存電容器導體177。
閘極線121、閘電極124及儲存電極線131之下層121p、124p及131p及上層121q、124q及131q的每一側表面為傾斜的，且其傾斜角為相對於絕緣基板110之一表面成約30°至約80°。
由(例如)氮化矽製成之閘極絕緣層140形成於閘極線121、閘電極124、儲存電極線131及絕緣基板110之暴露部分上。
在閘極絕緣層140之上部分中，形成由氫化非晶矽("a－Si")或其類似物製成之複數個條狀半導體151。條狀半導體151主要沿垂直方向(大體上垂直於第一方向之第二方向)延伸，且形成用於藉由以盆(basin)形式自條狀半導體151延伸以覆蓋閘電極124之複數個突出部分154。此外，形成用於覆蓋一部分儲存電極線131之島狀半導體157。
條狀半導體151之突出部分154與閘電極124重疊且形成為被提供於在絕緣基板110之表面中包括閘電極124的閘極線121的佔據區域內。換言之，突出部分154被提供於由閘電極124所佔據之區域內。亦即，條狀半導體151之突出部分154的邊緣具有提供於由包括閘電極124的閘極線121之邊緣包圍之一區域內的佔據面積。
因此，當自絕緣基板110之下側觀看時，由於突出部分154被閘電極124及閘極線121所覆蓋，故其並未暴露。
在半導體151之上部分中，在與半導體151重疊之一層中，形成由諸如摻雜有高濃度之矽化物或n型雜質之n＋ 氫化a－Si的材料製成之複數個條狀及島狀歐姆接點161、165及167。條狀歐姆接點(接觸部件)161具有複數個突出部分163，且突出部分163與島狀歐姆接點(接觸部件)165成對形成，其中每一對皆位於條狀半導體151之突出部分154上。另一方面，島狀歐姆接點(接觸部件)167係形成於島狀半導體157上。
半導體151及157及歐姆接點161、165及167之側表面亦相對於絕緣基板110傾斜且其傾斜角為約30°至約80°。
複數個資料線171、複數個汲電極175及複數個儲存電容器導體177係形成於歐姆接點161、165及167上及閘極絕緣層140上。
每一資料線171主要沿垂直方向(第二方向)延伸以與閘極線121交叉且傳遞資料電壓。每一資料線171包括一具有一較大寬度之延伸部分179以連接至外部設備。每一資料線171之大部分係定位於顯示區域內，但是資料線171之延伸部分179係定位於周邊區域中。
以分支形狀自每一資料線171且朝向汲電極175延伸之複數個分支形成源電極173。一對源電極173與汲電極175彼此分離且被定位於閘電極124之相反側上。
此處，資料線171、汲電極175及儲存電容器導體177完全被定位於歐姆接點161、165及167之上表面上。特定言之，汲電極175具有與完全被定位於條狀半導體151之突出部分154上之島狀歐姆接點165大體上相同的平面形狀。因此，汲電極175之邊緣被提供於由條狀半導體151之突出部分154的邊緣線所包圍之區域內。亦即，汲電極175之周邊突出物或佔據面積位於條狀半導體151之突出部分154的周邊內。當自絕緣基板110之下側觀看時，由於汲電極175被閘電極124及閘極線121所覆蓋，故其並未暴露。
閘電極124、源電極173、汲電極175及條狀半導體151之突出部分154構成一TFT且該TFT之一通道係形成於源電極173與汲電極175之間的突出部分154中。
儲存電容器導體177與儲存電極線131之一部分重疊且形成於島狀半導體157及島狀歐姆接點167上。
包括源電極173及延伸部分179的資料線171、汲電極175及儲存電容器導體177可包括兩個導電層，意即，具有不同物理性質之下層171p、173p、175p、177p及179p及上層171q、173q、175q、177q、179q。
較佳地，上層171q、173q、175q、177q、179q由具有低電阻率之金屬(例如，鋁金屬、銀金屬、銅金屬等等)製成以減小訊號延遲或壓降，且下層171p、173p、175p、177p、179p由諸如鉬、鉻、鉭及鈦或其合金的難熔金屬製成。該組合之一良好實例包括鉻或鉬(合金)下層及鋁(合金)上層，且汲電極175之上層175q及資料線171之突出部分179的上層179q的某些經移除以暴露下層175p及179p。然而，資料線171、汲電極175及儲存電容器導體177可具有由以上提及之若干材料製成或可由其他各種材料或導體製成的單層結構。
如閘極線121及儲存電極線131中一樣，資料線171、源電極173、汲電極175、儲存電容器導體177及延伸部分179之下層171p、173p、175p、177p及179p及上層171q、173q、175q、177q及179q的側表面為傾斜的且相對於其絕緣基板110的傾斜角度為約30°至約80°。
歐姆接點161、165及167係提供於下半導體151及157與上資料線171、汲電極175及儲存電容器導體177之間且執行降低接觸電阻之功能。條狀半導體151具有一在未被資料線171及汲電極175覆蓋的情況下被暴露的部分(即，突出部分154之一部分)及一介於源電極173與汲電極175之間的部分，且島狀半導體157被提供於在儲存電容器導體177下方之歐姆接點167下方。
由具有優良的平坦化特徵及感光性之有機材料、為一種無機材料的具有4.0或更小之低介電常數之絕緣材料(諸如藉由電漿增強化學氣相沈積("PECVD")形成之a－Si：C：O、a－Si：O：F、氮化矽)或等等製成之鈍化層180係形成於條狀半導體151之暴露部分、資料線171、汲電極175、儲存電容器導體177及閘極絕緣層140之暴露部分上。
在鈍化層180中，形成用於暴露汲電極175、儲存電容器導體177及資料線171之延伸部分179之每一者的下層175p、177p及179p的複數個接觸孔185、187及182。在鈍化層180及閘極絕緣層140中，形成用於暴露每一閘極線121之延伸部分129之下層129p的複數個接觸孔181。
在鈍化層180上，形成複數個像素電極190及複數個接觸輔助元件81及82。
像素電極190及接觸輔助元件81及82可由諸如(但不限於)ITO或IZO之透明導電材料製成。
像素電極190經由接觸孔185及187物理地及電性地連接至汲電極175及儲存電容器導體177，以自汲電極175接收資料電壓且將資料電壓傳遞至導體177。
像素電極190(資料電壓係施加至其)與接收通用電壓之相對面板的共用電極形成一電場，藉此在相對面板之共用電極與TFT陣列面板之像素電極之間重新排列液晶層之液晶分子。
此外，像素電極190及共用電極構成一電容器，藉此即使在斷開TFT之後仍維持所施加之電壓。為了增強電壓持續能力，將另一電容器並行連接至液晶電容器且該電容器被稱為"儲存電容器"。
儲存電容器係藉由像素電極190與儲存電極線131之重疊等等來製造且藉由在鈍化層180下提供儲存電容器導體177使儲存電容器導體177與鈍化層180之間之距離小來增加持續電容。
像素電極190亦與相鄰閘極線121及資料線171重疊以增加孔徑比，但是或者其可不重疊。
接觸輔助元件81及82分別經由接觸孔181及182連接至閘極線121之延伸部分129及資料線171之延伸部分179。接觸輔助元件81及82補充閘極線121及資料線171之延伸部分129及179之每一者與外部設備之間的黏著力且保護延伸部分129及179。
如上所述，若條狀半導體151之突出部分154形成為被提供於閘電極124及閘極線121之佔據區域內，則來自背光組件之背光被閘電極124及閘極線121攔截且因此不能到達突出部分154。因此，阻止了由於光電子處於TFT斷開之狀態而引起之漏電流的產生。
雖然將突出部分154描述為完全被定位於閘電極124及閘極線121之周邊突出物內，但是在一替代性實施例中，條狀半導體151之全部突出部分154不必被提供於包括閘電極124之閘極線121的佔據區域內，但是較佳將安置於源電極173與汲電極175之間之通道部分、安置於汲電極175下之部分及與安置於汲電極175下之部分相鄰之部分形成為安置於包括閘電極124的閘極線121之佔據區域內。亦即，較佳至少半導體之自資料線171朝向汲電極175定位的部分係形成為安置於包括閘電極124之閘極線121的佔據區域內。
現在，將參看圖4至圖12B及圖1、2及3來描述根據本發明之一例示性實施例的製造用於圖1、2及3中所示之LCD的TFT陣列面板的例示性方法。
圖4為製造圖1至圖3中所示之例示性TFT陣列面板之例示性第一步驟中之例示性TFT陣列面板的布局圖。圖5A及5B為沿圖4之線VA-VA及VB-VB所得之例示性TFT陣列面板的橫截面圖。圖6A及6B為沿圖4之線線VA-VA及VB-VB所得之例示性TFT陣列面板的橫截面圖，且為圖5A及5B中所示例示性步驟之後之例示性步驟中的橫截面圖。圖7為圖6A及6B中所示例示性步驟之後之例示性步驟中的例示性TFT陣列面板的布局圖。圖8A及8B為沿圖7之線VIIIA-VIIIA及VIIIB－VIIIB所得之例示性TFT陣列面板的橫截面圖。圖9A、10A及11A及圖9B、10B、11B為沿圖7之線VIIIA－VIIIA及VIIIB－VIIIB所得之例示性TFT陣列面板的橫截面圖，且說明圖8A及8B中所示之例示性步驟之後之例示性步驟。圖12A及12B為圖11A及11B中所示之例示性步驟之後之例示性步驟中的例示性TFT陣列面板的橫截面圖。
首先，藉由噴鍍於由透明玻璃、塑料等製成之絕緣基板110上而相繼堆疊兩個金屬層(意即，下金屬膜及上金屬膜)。在一例示性實施例中，上金屬層由諸如Al－Nd合金之鋁金屬製成且具有約2,500之厚度。Al－Nd噴鍍目標較佳包括2 atm%之Nd。
如圖4、5A及5B中所示，藉由相繼圖案化上金屬膜及下金屬膜，形成閘極線121(各自包括複數個閘電極124)且形成複數個儲存電極線l31(與閘極線121電絕緣)。
接下來，如圖6A及6B中所示，連續堆疊閘極絕緣層140、由(例如)氮化矽製成之本質非晶矽層150及雜質非晶矽層160，隨後藉由噴鍍而相繼堆疊兩個金屬層170(意即，下層170p及上層170q)，且隨後在其上塗覆一感光膜210。其後，使光經由一光罩照射於感光膜210中，且隨後使該感光膜210顯影。如圖8A及8B中所示，顯影之感光膜的厚度視其位置而變化。如圖8B中所示，在所說明之實施例中，通道部分C包括定位於對應於源電極173及汲電極175之位置之間的感光膜圖案212及214之第一位置214，且經形成為具有比定位於資料線171將形成於其中之部分A中之感光膜圖案212及214的第二部分212小之厚度。移除剩餘部分B之感光膜。此時，應視以下將進一步描述之蝕刻製程中之處理條件而不同地設定通道部分C中保留之感光膜214之厚度與部分A中保留之感光膜212之厚度的比率，但是在一例示性實施例中，第一部分214之厚度經設定為第二部分212之厚度的一半或更小。
存在視位置而改變感光膜之厚度的幾種方法，且該等方法包括(例如)在一暴露遮罩中提供一透明區、一擋光區及一半透明區的方法。在半透明區中可提供具有中間透射率或中間厚度之狹縫圖案、晶格圖案或薄膜。當使用狹縫圖案時，狹縫寬度或狹縫之間之空間較佳小於用於圖像處理的曝光量的解析度。另一實例為使用可回焊之感光膜。亦即，在使用僅具有透明區及擋光區兩者之普通遮罩形成可回焊之感光膜之後，藉由在其中不保留感光膜之區中回焊所形成之感光膜來形成一薄部分。
其後，執行用於感光膜圖案212及214及下膜的蝕刻製程。此時，資料線171及下膜應保留在部分A中，僅半導體應保留在通道部分C中，且閘極絕緣層140應暴露於剩餘部分B中。
首先，如圖9A及9B中所示，藉由移除剩餘部分B中之暴露導體來暴露下歐姆接觸層160。在此製程中，可使用乾式及濕式蝕刻方法，且此時較佳在導體被蝕刻且感光膜212及214幾乎未被蝕刻之條件下執行蝕刻。然而，難以在僅蝕刻導體而不蝕刻感光膜212及214之條件下執行乾式蝕刻，且因此，可在蝕刻導體與感光膜圖案212及214之條件下執行乾式蝕刻。在此狀況下，移除第一部分214且藉由使第一部分214之厚度大於執行濕式蝕刻過程時之厚度來不暴露下導體。
以此方式，如圖9A及9B中所示，通道部分C及僅A區之一導體(意即，包括上層178q及下層178p之源極/汲極導體178及包括上層177q及下層177q之儲存電容器導體177)保留下來，移除其他部分之導體，且因此暴露下歐姆接觸層160。此時，源電極173及汲電極175並非如圖1至圖3中那樣分離開，而是連接於源極/汲極導體178中。
接下來，如圖10A及10B中所示，使用乾式蝕刻方法同時移除部分B之暴露歐姆接觸層160、下半導體層150及感光膜之第一部分214。此時，應在同時蝕刻感光膜212及214、歐姆接觸層160及半導體150且不蝕刻閘極絕緣層140之條件下執行蝕刻。特定言之，較佳在感光膜212及214與半導體150之蝕刻率幾乎相等之條件下執行蝕刻。舉例而言，當使用SF6 與HCl之混合氣體或SF6 與O2 之混合氣體時，可在幾乎相同厚度中蝕刻兩膜。當感光膜212及214與半導體層150之蝕刻率相等時，第一部分214之厚度應等於或小於半導體層150與歐姆接觸層160之厚度的總和。
以此方式，如圖10A及10B中所示，移除通道部分C之第一部分214以暴露源極/汲極導體178。另一方面，亦蝕刻部分A之第二部分212且因此其厚度變薄。
接下來，經由灰化處理移除保留在通道部分C之源極/汲極導體178之表面中的感光膜沉渣。
接下來，如圖11A及11B中所示，蝕刻源極/汲極導體178及通道部分C之下歐姆接點163及165且移除任何剩餘顆粒。此時，對所有源極/汲極導體178及歐姆接點163及165僅執行乾式蝕刻，或者對源極/汲極導體178可執行濕式蝕刻且對歐姆接點163及165可執行乾式蝕刻。在前一狀況下，較佳在源極/汲極導體178與歐姆接點163及165之蝕刻選擇比率較大的條件下執行蝕刻。此係因為當蝕刻選擇比率不大時難以找到蝕刻終點，藉此不易於調節保留於通道部分C中之半導體的厚度。
在交替執行濕式蝕刻與乾式蝕刻之後一狀況下，蝕刻在其中執行濕式蝕刻之源極/汲極導體178之側表面，但幾乎不蝕刻在其中執行乾式蝕刻之歐姆接點163及165，藉此製造一階梯形狀。
用於蝕刻歐姆接點163及165及半導體線154之突出部分的蝕刻氣體包括(例如)CF4 與HCl之混合氣體或CF4 與O2 之混合氣體，且當使用CF4 與O2 時，半導體線151之突出部分154保持均勻厚度。
此時，如圖11B中所示，當移除半導體線151之一些突出部分154時，其厚度可較小，且較佳具有較厚之感光膜圖案以使得當蝕刻感光膜圖案之第二部分212時不暴露下資料線。
以此方式，源電極173及汲電極175得以分離，藉此完成資料線171及下歐姆接點163及165。
最後，移除保留在部分A中之感光膜之第二部分212。然而，在另一實施例中，可在移除下歐姆接點163及165之前、移除通道部分C之源極/汲極導體178之後移除第二部分212。
如上所述，可交替執行濕式及乾式蝕刻或可僅執行乾式蝕刻。在後一狀況下，因為僅執行一種蝕刻製程，所以製程相對簡單，但可能難以找到適當的蝕刻條件。然而，在前一狀況下，雖然相對易於找到蝕刻條件，但是與後者相比較該製程較麻煩。
接下來，如圖12A及12B中所示，藉由使用化學氣相沈積("CVD")方法生長氮化矽、a－Si：C：O膜或a－Si：O：F膜或在所得結構上塗覆有機絕緣層來形成鈍化層180。
接下來，藉由使用光微影製程蝕刻鈍化層180或鈍化層180及閘極絕緣層140來形成用於暴露汲電極175、閘極線121之延伸部分129、資料線171之延伸部分179及儲存電容器導體177之每一者的接觸孔185、181、182及187。
最後，如圖1至圖3中所示，藉由在一IZO層、一ITO層或其類似物中執行沈積製程及光微影製程，分別形成連接至汲電極175及儲存電容器導體177的像素電極190及連接至閘極線及資料線之延伸部分129與179的接觸輔助元件81及82。
在圖1、2及3中所示之本發明之例示性實施例中，使用一遮罩形成資料金屬171、175及177、下接觸層圖案161、165及167及半導體151及157，且在此製程中，源電極173與汲電極175分離，藉此簡化製造過程。當使用此製造方法時，半導體151及157始終存在於資料金屬171、175及177下方。如先前所述，因為當半導體暴露於背光等時漏電流增加，所以當半導體暴露於背光時，TFT之可靠性劣化且LCD之顯示品質劣化。為了防止此問題，在本發明之一例示性實施例中，構成TFT之半導體151之自資料線171朝向汲電極175定位的一部分(諸如，突出部分154)及汲電極175係提供於包括閘電極124之閘極線121的佔據之區域內。
現將描述根據本發明之另一例示性實施例之TFT陣列面板。
圖13為根據本發明之另一例示性實施例之例示性TFT陣列面板的布局圖，且圖14為說明用於製造圖13中所示之例示性TFT陣列面板時之例示性光罩圖案的視圖。
圖13中所示之分層式結構的TFT陣列面板與圖1至圖3中所示之TFT陣列面板大體上類似。
亦即，閘極線121及儲存電極線(未圖示)係形成於絕緣基板110上，閘極絕緣層140係形成於閘極線121及儲存電極線及絕緣基板110上，且歐姆接觸層(未圖示)及包括突出部分154之半導體係形成於閘極絕緣層140上。包括源電極173之資料線171及汲電極175係形成於歐姆接觸層上且鈍化層(未圖示)係形成於資料線171及汲電極175上。鈍化層具有用於暴露汲電極175之接觸孔185，且經由接觸孔185連接至汲電極175之像素電極190係形成於該鈍化層上。
此時，與圖1至圖3之TFT陣列面板不同，圖13之TFT陣列面板具有分支部分191(其為朝向汲電極175延伸之像素電極190之一部分)，且分支部分191經由接觸孔185連接至汲電極175。僅TFT陣列面板之層中的分支部分191與閘電極124重疊，以使得像素電極190之不包括分支部分191的其他部分不與閘電極124重疊。
提供分支部分191之上述組態以藉由減小將形成於像素電極190與閘電極124之間之寄生電容來防止歸因於反沖電壓的抖動現象。亦即，在其中像素電極190與閘電極124之重疊區域較寬的狀況下，形成於其之間的寄生電容較大。當形成於像素電極190與閘電極124之間之寄生電容較大時，反沖電壓(其為像素電極電壓視閘極電壓下降而下降之現象)加劇。因此，提供本實施例來防止該現象。
圖14展示例示性光罩之例示性擋光圖案，其用於形成感光膜之製程中以在其中形成有包括閘電極124之閘極線121的絕緣基板上相繼沈積一閘極絕緣層、一半導體層、一歐姆接觸層及一資料金屬層，且在感光膜被塗覆於資料金屬層上之狀態下將所有資料金屬層、歐姆接觸層及半導體層圖案化。
如圖14中所示，狹縫圖案751係安置於資料線之擋光圖案710與汲電極之擋光圖案750之間。在所說明之實施例中，狹縫圖案751具有大體上L形狀之組態且等距離間隔於擋光圖案750與擋光圖案710之間。此處，汲電極之擋光圖案750及狹縫圖案751係安置於包括閘電極124之閘極線121的佔據區域內。
現將描述根據本發明之另一例示性實施例之TFT陣列面板。
圖15為根據本發明之另一例示性實施例之例示性TFT陣列面板的布局圖，且圖16為說明用於製造圖15之例示性TFT陣列面板時之例示性光罩圖案的視圖。
圖15之TFT陣列面板具有與圖13之TFT陣列面板大體上類似的結構。
亦即，閘極線121及儲存電極線(未圖示)係形成於絕緣基板110上，閘極絕緣層140係形成於閘極線121及儲存電極線及絕緣基板110上，且歐姆接觸層(未圖示)及包括突出部分154之半導體係形成於閘極絕緣層140上。資料線171及汲電極175係形成於歐姆接觸層上且鈍化層(未圖示)係形成於資料線171及汲電極175及閘極絕緣層140上。鈍化層具有用於暴露汲電極175之接觸孔185，且經由接觸孔185連接至汲電極175之像素電極190係形成於該鈍化層上。
此時，與圖13之TFT陣列面板不同，圖15之TFT陣列面板不具有自資料線171突出之源電極，而是具有包括突出部分以增加汲電極175面向資料線171之寬度的汲電極175。以此方式，充分保障了TFT之通道寬度。
圖16展示例示性光罩之例示性擋光圖案，其用於形成感光膜之製程中以在其中形成有包括閘電極124之閘極線121的絕緣基板上相繼沈積一閘極絕緣層、一半導體層、一歐姆接觸層及一資料金屬層，且在感光膜被塗覆於資料金屬層上之狀態下將所有資料金屬層、歐姆接觸層及半導體層圖案化。
如圖16中所示，狹縫圖案751係安置於資料線之擋光圖案710與汲電極之擋光圖案750之間。在所說明之實施例中，狹縫圖案751大體上為線性形狀且等距離間隔於擋光圖案710與擋光圖案750之間。此處，汲電極之擋光圖案750及狹縫圖案751係安置於包括閘電極124之閘極線121的佔據之區域內。
現將描述根據本發明之另一例示性實施例之TFT陣列面板。
圖17為根據本發明之另一例示性實施例之例示性TFT陣列面板的布局圖，且圖18為沿圖17之線XVIII－XVIII所得之例示性TFT陣列面板的橫截面圖。
圖17及18中所示之分層式結構的TFT陣列面板與圖1至圖3中所示之TFT陣列面板大體上類似。
亦即，儲存電極線(未圖示)及包括閘電極124之閘極線121係形成於絕緣基板110上，閘極絕緣層140係形成於閘極線121及儲存電極線及絕緣基板110上，且歐姆接點及包括突出部分154之半導體係形成於閘極絕緣層140上。包括源電極173a及173b之資料線171及汲電極175係形成於歐姆接點上，且鈍化層180係形成於資料線171及汲電極175上及閘極絕緣層140上。鈍化層180具有用於暴露汲電極175之接觸孔185，且經由接觸孔185連接至汲電極175的像素電極190係形成於鈍化層180上。
此時，與圖1至圖3中所示之TFT陣列面板不同，圖17及18中所示之TFT陣列面板具有分支部分191(其中像素電極190朝向汲電極175延伸)，且該分支部分191經由接觸孔185連接至汲電極175。此係為了藉由減小形成於像素電極190與閘電極124之間之寄生電容來防止歸因於反沖電壓的抖動現象，如先前關於圖13所描述。
此外，源電極173a及173b自資料線171延伸至兩個區段中，汲電極175係安置於兩個源電極173a與173b之間，且汲電極175係形成為一延伸之桿形狀。
半導體之突出部分154經延伸而位於源電極173a及173b及汲電極175之周邊外部。因此，在汲電極175周圍存在一允許區域。
接觸孔185暴露汲電極175之兩端中位於距資料線171較遠之汲電極175的一端，且暴露汲電極175與在汲電極175周圍之半導體的突出部分154。因此，像素電極190之分支部分191與汲電極175之上表面及側表面接觸，且與半導體之暴露之突出部分154接觸，如圖18中所示。
若像素電極190之分支部分191與汲電極175之上表面及側表面接觸，則可增強像素電極190與汲電極175之間的電接觸。為此，接觸孔185應被形成為暴露汲電極175及汲電極175周圍。此時，因為半導體廣泛分佈於汲電極175周圍，所以由接觸孔185暴露之區域可限於半導體之上部分。因為使用由絕緣材料製成之鈍化層180，半導體可充分增加蝕刻選擇率，所以當蝕刻鈍化層180以形成接觸孔185時藉由操作一蝕刻攔截層可防止下閘極絕緣層140之損害。
如在以上說明性實施例中，半導體之突出部分154與閘電極124重疊且經形成為安置於絕緣基板110之表面中包括閘電極124之閘極線121的佔據區域內。亦即，半導體之突出部分154的邊緣被提供於由包括閘電極124之閘極線121之邊緣線所包圍的區域內。因此，當自絕緣基板110之下側觀看時，由於突出部分154被閘電極124及閘極線121所覆蓋，故其並未暴露。
在所說明之實施例中，整個突出部分154之位置限於位於閘電極124之佔據區域的邊界內。或者，半導體之整個突出部分154可不必被提供於包括閘電極124之閘極線121的佔據區域內。然而，安置於包括源電極173a及173b之資料線171與汲電極175之間的通道部分、安置於汲電極175下方之部分，及與安置於汲電極175下方之部分相鄰之部分較佳經形成為安置於包括閘電極124的閘極線121之佔據區域內。亦即，自資料線171朝向汲電極175定位之半導體較佳被提供於包括閘電極124之閘極線121的佔據區域內。
根據本發明之例示性實施例，藉由使用閘極金屬層覆蓋構成TFT之半導體及照射半導體中之背光，可防止產生漏電流。
此外，由於用於連接像素電極與汲電極之接觸孔大範圍地形成於半導體上，故可增強像素電極與汲電極之間的連接。
雖然已結合目前認為可實踐之例示性實施例描述了本發明，但是應瞭解本發明不限於所揭示之實施例，而相反，本發明意欲涵蓋所附申請專利範圍之精神及範疇內所包括之各種修正及均等配置。
81、82．．．接觸輔助元件
110．．．絕緣基板
121．．．閘極線
121p．．．閘極線之下層
121q．．．閘極線之上層
124．．．閘電極
124p．．．閘電極之下層
124q．．．閘電極之上層
129．．．閘極線之延伸部分
129p．．．閘極線之延伸部分之下層
129q．．．閘極線之延伸部分之上層
131．．．儲存電極線
131p．．．儲存電極線之下層
131q．．．儲存電極線之上層
140．．．閘極絕緣層
150．．．本質非晶矽層/下半導體層/半導體層/半導體/
151．．．半導體線/條狀半導體/半導體
154．．．條狀半導體之突出部分
157．．．半導體/島狀半導體
160．．．雜質非晶矽層/歐姆接觸層
161．．．條狀歐姆接點/下接觸層圖案/歐姆接點
163．．．下歐姆接點/歐姆接點/突出部分
165．．．歐姆接點/下歐姆接點/下接觸層圖案/島狀歐姆接點
167．．．歐姆接點/島狀歐姆接點/下接觸層圖案
170．．．金屬層
170p．．．金屬層之下層
170q．．．金屬層之上層
171．．．資料線
171p．．．資料線之下層
171q．．．資料線之上層
173．．．源電極
173a、173b．．．源電極
173p．．．源電極之下層
173q．．．源電極之上層
175．．．汲電極
175p．．．汲電極之下層
175q．．．汲電極之上層
177．．．儲存電容器導體
177p．．．儲存電容器導體之下層
177q．．．儲存電容器導體之上層
178．．．源極/汲極導體
178p．．．源極/汲極導體之下層
178q．．．源極/汲極導體之上層
179．．．資料線之延伸部分
179p．．．資料線之延伸部分之下層
179q．．．資料線之延伸部分之上層
180．．．鈍化層
181、182、185、187．．．接觸孔
190．．．像素電極
191．．．分支部分
210．．．感光膜
212．．．感光膜圖案/感光膜圖案之第二部分
214．．．感光膜圖案/感光膜圖案之第一部分
710．．．擋光圖案
750．．．汲電極之擋光圖案
751．．．狹縫圖案
圖1為根據本發明之一例示性實施例之一例示性薄膜電晶體("TFT")陣列面板的布局圖；圖2及圖3為沿圖1之線II－II及III－III所得之例示性TFT陣列面板的橫截面圖；圖4為在製造圖1至圖3中所示之例示性TFT陣列面板之第一例示性步驟中的例示性TFT陣列面板的布局圖；圖5A及5B為沿圖4之線VA－VA及VB－VB所得之例示性TFT陣列面板的橫截面圖；圖6A及6B為沿圖4之線VA－VA及VB－VB所得之例示性TFT陣列面板的橫截面圖且為在圖5A及5B中所示之例示性步驟之後的例示性步驟中之例示性TFT陣列面板的橫截面圖；圖7為在圖6A及6B中所示之例示性步驟之後之例示性步驟中的例示性TFT陣列面板的布局圖；圖8A及8B為沿圖7之線VIIIA－VIIIA及VIIIB－VIIIB所得之例示性TFT陣列面板之橫截面圖；圖9A、10A及11A及圖9B、10B及11B為沿圖7之線VIIIA－VIIIA及VIIIB－VIIIB所得之例示性TFT陣列面板的橫截面圖，且說明圖8A及8B中所示之例示性步驟之後的例示性步驟；圖12A及12B為圖11A及11B中所示之例示性步驟之後之例示性步驟中的例示性TFT陣列面板的橫截面圖；圖13為根據本發明之另一例示性實施例之一例示性TFT陣列面板的布局圖；圖14為說明用於製造圖13中所示之例示性TFT陣列面板時之例示性光罩圖案的視圖；圖15為根據本發明之另一例示性實施例之一例示性TFT陣列面板的布局圖；圖16為說明用於製造圖15中所示之例示性TFT陣列面板時之例示性光罩圖案的視圖；圖17為根據本發明之另一例示性實施例之一例示性TFT陣列面板的布局圖；及圖18為沿圖17之線XVIII－XVIII所得之例示性TFT陣列面板的橫截面圖。
81、82．．．接觸輔助元件
121．．．閘極線
124．．．閘電極
129．．．閘極線之延伸部分
131．．．儲存電極線
154．．．條狀半導體之突出部分
171．．．資料線
173．．．源電極
175．．．汲電極
177．．．儲存電容器導體
179．．．資料線之延伸部分
181、182、185、187．．．接觸孔
190．．．像素電極

Claims (22)

  1. 一種薄膜電晶體陣列面板，其包含：一絕緣基板；一閘極線，其在一截面視圖中形成於該絕緣基板上且包括一閘電極；一資料線，其與該閘極線絕緣並交叉且包括一源電極；一汲電極，其在該閘電極上與該源電極相對；及一半導體，其包含安置在該截面視圖中之該資料線下方之一線性部份、及一在垂直於該截面視圖之一平面視圖中自該線性部份向該汲電極延伸且安置於該截面視圖中之該汲電極下方之一突出部分，該突出部份重疊該閘電極，其中該半導體之該突出部份之一外邊界係安置於該平面視圖中之該閘電極之一外邊界內，使得該半導體之該突出部份完全被該平面視圖中之該閘電極覆蓋，其中該半導體之該突出部分係定位於包括該閘電極之該閘極線的該佔據區域內。
  2. 如請求項1之薄膜電晶體陣列面板，其中該汲電極係定位於該半導體之一佔據區域內。
  3. 如請求項1之薄膜電晶體陣列面板，其進一步包含一連接至該汲電極之像素電極。
  4. 如請求項3之薄膜電晶體陣列面板，其中該像素電極具有一朝向該汲電極延伸之分支部分，且該分支部分連接 至該汲電極。
  5. 如請求項4之薄膜電晶體陣列面板，其中僅該像素電極之該分支部分與該閘極線重疊。
  6. 如請求項3之薄膜電晶體陣列面板，其中該像素電極與該汲電極之一上表面及一側表面接觸。
  7. 如請求項6之薄膜電晶體陣列面板，其中該像素電極與該半導體接觸。
  8. 如請求項1之薄膜電晶體陣列面板，其中該汲電極、該源電極及該汲電極與該源電極之間之一通道部分的一組合外邊界與該半導體之該突出部分的一外邊界匹配。
  9. 如請求項1之薄膜電晶體陣列面板，其中該半導體之該突出部分被包括該閘電極之該閘極線擋離了穿過該絕緣基板之光。
  10. 一種薄膜電晶體陣列面板，其包含：一絕緣基板；一閘極線，其在一截面視圖中形成於該絕緣基板上且包括一閘電極；一閘極絕緣層，其在該截面視圖中形成於該閘極線上；一資料線，其與該閘極線交叉且包括一源電極；一汲電極，其在該閘電極上與該源電極相對，其中該半導體之該突出部分係定位於包括該閘電極之該閘極線的一佔據區域內；一半導體在該截面視圖中形成於該閘極絕緣層上，該 半導體包含安置在該資料線下方之一線性部份、及在垂直於該截面視圖之一平面視圖中自該線性部份向該汲電極延伸且安置於該截面視圖中之該汲電極下方之一突出部分，該突出部份重疊該閘電極；一鈍化層，其形成於該截面視圖中之該資料線及該汲電極上且具有一暴露該汲電極之接觸孔；及一像素電極，其形成於該截面視圖中之該鈍化層上且經由該接觸孔連接至該汲電極，其中該半導體之該突出部份之一外邊界係安置於該平面視圖中之該閘電極之一外邊界內，使得該半導體之該突出部份完全被該平面視圖中之該閘電極覆蓋。
  11. 如請求項10之薄膜電晶體陣列面板，其中該汲電極係定位於該半導體之該突出部份之一佔據區域內。
  12. 如請求項10之薄膜電晶體陣列面板，其中該像素電極具有一朝向該汲電極延伸之分支部分，且該分支部分連接至該汲電極。
  13. 如請求項12之薄膜電晶體陣列面板，其中僅該像素電極之該分支部分與該閘極線重疊。
  14. 如請求項10之薄膜電晶體陣列面板，其中該接觸孔暴露該汲電極及該半導體的多個部分。
  15. 如請求項14之薄膜電晶體陣列面板，其中該像素電極與經由該接觸孔暴露之該汲電極之一上表面及一側表面接觸。
  16. 如請求項15之薄膜電晶體陣列面板，其中該像素電極與 經由該接觸孔暴露之該半導體之該等部分接觸。
  17. 如請求項16之薄膜電晶體陣列面板，其中該像素電極具有一分支部分，且該分支部分連接至該汲電極及該半導體。
  18. 如請求項17之薄膜電晶體陣列面板，其中僅有經由該接觸孔暴露之該半導體之該等部分中的一些被該像素電極覆蓋。
  19. 如請求項10之薄膜電晶體陣列面板，其中該汲電極、該源電極及該汲電極與該源電極之間之一通道部分的一組合外邊界與該半導體之該突出部分的一外邊界匹配。
  20. 如請求項10之薄膜電晶體陣列面板，其中該半導體之該突出部分被包括該閘電極之該閘極線擋離了穿過該絕緣基板之光。
  21. 一種製造一薄膜電晶體陣列面板之方法，該方法包括：在一截面視圖中於一絕緣基板上形成一閘極線及一閘電極；在該截面視圖中之該絕緣基板上之該閘極線及該閘電極上形成一半導體層及一資料金屬層；及藉由圖案化該半導體層以形成一包含一線性部份及一在垂直於該截面視圖之一平面視圖中自該線性部份延伸且重疊該閘電極之一突出部分之半導體，且藉由圖案化該資料金屬層以形成一包括一源電極及一汲電極之資料線，其中形成該半導體、該資料線及該汲電極係使用一遮罩；其中該半導體之該突出部份之一外邊界係安置於該平 面視圖中之該閘電極之一外邊界內，使得該半導體之該突出部份完全被該平面視圖中之該閘電極覆蓋，其中該半導體之該突出部分係定位於包括該閘電極之該閘極線的一佔據區域內。
  22. 如請求項21之方法，其進一步包含使用該遮罩在該半導體層與該資料金屬層之間形成一歐姆接觸層及自該歐姆接觸層形成一歐姆接觸圖案。
TW095120656A 2005-06-09 2006-06-09 薄膜電晶體陣列面板及其製造方法 TWI445176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20050049341 2005-06-09
KR20050083188 2005-09-07
KR1020050087669A KR101197056B1 (ko) 2005-06-09 2005-09-21 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
TW200705675A TW200705675A (en) 2007-02-01
TWI445176B true TWI445176B (zh) 2014-07-11

Family

ID=37731236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095120656A TWI445176B (zh) 2005-06-09 2006-06-09 薄膜電晶體陣列面板及其製造方法

Country Status (3)

Country Link
KR (1) KR101197056B1 (zh)
CN (1) CN1901209B (zh)
TW (1) TWI445176B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103792744A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 存储电容、像素单元及存储电容的制造方法
KR102279711B1 (ko) * 2014-03-11 2021-07-21 삼성전자주식회사 반도체 장치의 레이아웃 방법, 포토 마스크 및 이를 이용하여 제조된 반도체 장치
CN112513959B (zh) * 2018-07-30 2022-11-01 夏普株式会社 显示设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264818A (ja) * 1999-12-24 2001-09-26 Matsushita Electric Ind Co Ltd 液晶装置

Also Published As

Publication number Publication date
KR101197056B1 (ko) 2012-11-06
TW200705675A (en) 2007-02-01
KR20060128601A (ko) 2006-12-14
CN1901209A (zh) 2007-01-24
CN1901209B (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
US7205570B2 (en) Thin film transistor array panel
US8759833B2 (en) Thin film transistor array panel and method of manufacturing the same
US7172913B2 (en) Thin film transistor array panel and manufacturing method thereof
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
US7883942B2 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101291318B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US8405082B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
TWI445176B (zh) 薄膜電晶體陣列面板及其製造方法
KR20050070484A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법