CN1901209B - 薄膜晶体管阵列面板及其制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管(“TFT”)阵列面板。TFT阵列面板包括绝缘基板、形成在绝缘基板上并包括栅电极的栅线、与栅线绝缘并交叉且包括源电极的数据线、在栅线上与源电极相对配置的漏电极、和形成在数据线和栅线之间的层中并具有在漏电极之下延伸的伸出部分的半导体，其中该半导体的从数据线占据的区域向漏电极延伸的部分设置在包括栅电极的栅线的占据区域内。

Description

薄膜晶体管阵列面板及其制造方法

技术领域

本发明涉及一种薄膜晶体管(“TFT”)阵列面板和制造TFT阵列面板的方法。更具体地，本发明涉及一种能够防止产生泄漏电流的TFT阵列面板和制造TFT阵列面板的方法。

背景技术

薄膜晶体管(“TFT”)阵列面板用作用于独立地驱动液晶显示器(“LCD”)或者有机电致发光(“EL”)显示器等中的每个像素的电路板。TFT阵列面板提供有用于传输扫描信号的栅线和用于传输图像信号的数据线并包含与栅线和数据线连接的TFT、与TFT连接的像素电极、覆盖栅线从而绝缘栅线的栅绝缘层、和覆盖TFT和数据线从而绝缘TFT和数据线的钝化层。每个TFT包含是栅线的一部分的栅电极、用于形成沟道的半导体、是数据线的一部分的源电极和漏电极、栅绝缘层、和钝化层等。TFT是用于根据流经栅线的扫描信号传输或者截断经数据线传送到像素电极的图像信号的开关元件。

需要几个光刻工序来制造TFT阵列面板。然而，随着光刻工序的数目增加，制造工艺变得愈加复杂，制造成本也提高了。

发明内容

本发明提供一种具有当关断TFT时很小乃至没有电流(泄漏电流)的优点的薄膜晶体管(“TFT”)阵列面板。由于元件本身的特性或者外界因素会产生泄漏电流。特别地，当组成TFT的半导体层接收光时，由于生成了光电子而极大地增加了泄漏电流。因而，为了解决该问题，本发明的示例性实施例用栅金属覆盖组成TFT的半导体。

此外，本发明的示例性实施例提供减少制造TFT阵列面板需要的光刻工序的数目的方法。

本发明的示例性实施例提供一种TFT阵列面板，其包含：绝缘基板、形成在绝缘基板上并包括栅电极的栅线、与栅线绝缘且交叉并包含源电极的数据线、在栅线上与源电极相对配置的漏电极、和形成在数据线和栅线之间的层中的半导体，该半导体具有延伸在漏电极下面的突出部分，其中从由数据线占据的区域向漏电极延伸的半导体的一部分位于包括栅电极的栅线的占据区域内。

漏电极可以位于半导体的占据区域内，半导体的突出部分可以位于包括栅电极的栅线的占据区域内。

TFT阵列面板还可以包含与漏电极连接的像素电极，像素电极可以具有向漏电极延伸的分支部分，该分支部分可以连接到漏电极，从而仅像素电极的分支部分可与栅线交迭。

像素电极可以同漏电极的上表面和侧面接触，像素电极可以同半导体接触。

漏电极、源电极、和在漏电极和源电极之间的沟道部分的结合的外部周边可以匹配半导体的突出部分的外部周边。

半导体的突出部分可以通过包括栅电极的栅线与穿透绝缘基板的光隔断。

本发明的另一个示例性实施例提供一种TFT阵列面板，其包含：绝缘基板、形成在绝缘基板上并包括栅电极的栅线、形成在栅线上的栅绝缘层、形成在栅绝缘层上并具有突出部分的半导体条、形成在半导体条上且交叉栅线并包含源电极的数据线、形成在半导体条的突出部分上的漏电极、形成在数据线和漏电极上并具有暴露漏电极的接触孔的钝化层、和形成在钝化层上并经接触孔与漏电极连接的像素电极，其中从由数据线占据的区域向漏电极延伸的半导体条的一部分位于包括栅电极的栅线的占据区域内。

漏电极可以位于半导体条的占据区域内，半导体条的突出部分可以位于包括栅电极的栅线的占据区域内。

像素电极可以具有向漏电极延伸的分支部分，该分支部分可以连接到漏电极，仅像素电极的分支部分可以与栅线交迭。

该接触孔可以暴露漏电极和围绕漏电极的半导体条的部分，该像素电极可以同经接触孔暴露的漏电极的上表面和侧面接触，还可以同经接触孔暴露的半导体条的部分接触。

像素电极可以具有分支部分，该分支部分可以连接到漏电极和半导体，仅经接触孔暴露的半导体条的部分中的一些可以被像素电极覆盖。

漏电极、源电极、和在漏电极与源电极之间的沟道部分的结合的外部周边可以匹配半导体条的突出部分的外部周边。

半导体条的突出部分可以通过包括栅电极的栅线与穿透绝缘基板的光隔断。

本发明的另一个示例性实施例提供一种制造薄膜晶体管阵列面板的方法，该方法包括：在绝缘基板上形成栅线和栅电极、在绝缘基板上的栅线和栅电极上形成半导体层和数据金属层、和使用一个掩模由半导体层形成半导体条和突出部分并由数据金属层形成数据线、源电极、和漏电极，其中形成半导体条和突出部分可包括在由栅线和栅电极占据的区域内形成突出部分。

该方法还可以包括在半导体层和数据金属层之间形成欧姆接触层，以及使用一个掩模由欧姆接触层形成欧姆接触图案。

附图说明

通过参照附图描述示例性实施例将使本发明的上述和其他的特征和优点更明显，其中：

图1是根据本发明的一个示例性实施例的示例性薄膜晶体管(“TFT”)阵列面板的布局图；

图2和3是沿图1的线II-II和III-III截取的示例性TFT阵列面板的剖面图；

图4是在制造图1至3所示的示例性TFT阵列面板的第一示例性步骤中示例性TFT阵列面板的布局图；

图5A和5B是沿图4的线VA-VA和VB-VB截取的示例性TFT阵列面板的剖面图；

图6A和6B是沿图4的线VA-VA和VB-VB截取的示例性TFT阵列面板的剖面图，且是在图5A和5B显示的示例性步骤之后的示例性步骤中的示例性TFT阵列面的剖面图；

图7是在图6A和6B显示的示例性步骤之后的示例性步骤中的示例性TFT阵列面板的布局图；

图8A和8B是沿图7的线VIIIA-VIIIA和VIIIB-VIIIB截取的的示例性TFT阵列面板的剖面图；

图9A、10A和11A以及图9B、10B和11B是沿图7的线VIIIA-VIIIA和IIIB-VIIIB截取的示例性TFT阵列面板的剖面图并显示了图8A和8B所示的示例性步骤之后的示例性步骤；

图12A和12B是在图11A和11B所示的示例性步骤之后的示例性步骤中的示例性TFT阵列面板的剖面图；

图13是根据本发明的另一示例性实施例的示例性TFT阵列面板的布局图；

图14是说明当制造图13所示的TFT阵列面板时使用的示例性光掩模图案的视图；

图15是根据本发明的另一示例性实施例的示例性TFT阵列面板的布局图；

图16是说明当制造图15所示的示例性TFT阵列面板时使用的示例性光掩模图案的视图；

图17是根据本发明的另一示例性实施例的示例性TFT阵列面板的布局图；以及

图18是沿图17的线XVIII-XVIII截取的示例性TFT阵列面板的剖面图。

具体实施方式

现在参照附图在下文更充分地描述本发明，其中显示本发明的示例性实施例。如本领域的技术人员将认识到的，在完全不脱离本发明的精神或者范围的情况下，可以以多种不同的方式修改所描述的实施例。

在附图中，为了清楚起见放大了层、膜、面板、区域等等的厚度。在整个说明书中相同的附图标记表示相同的元件。应当理解，当将一元件例如层、膜、区域或者基板称为“在另一个元件上”时，可以是直接在另一个元件上或者同时存在居间元件。相反地，当将一元件称为“直接地在另一个元件上”时，就不存在居间元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的一些和所有组合。

应当理解，尽管在这里为了描述各种的元件、部件、区域、层和/或部分而使用术语第一、第二、第三等，但这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅仅用于将一个元件、部件、区域、层或者部分与另一个元件、部件、区域、层或者部分区分开。因而，可以将下文论述的第一元件、部件、区域、层或者部分称作第二元件、部件、区域、层或者部分而在不脱离本发明的教导。

这里所使用的术语仅仅是为了描述具体的实施例而不是想要限制本发明。如这里所使用的，除非本文清楚地指出外，否则单数形式“一”、“一个”和“该”也包括复数形式。还应当理解的是该说明书中使用的术语“包括”或者“包含”说明所述特征、区域、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他的特征、区域、整体、步骤、操作、元件、部件、和/或其组的存在或者增加。

空间关系术语，例如“在...之下”、“在下面”、“下面的”、“在...之上”、“上面的”等等在此为了易于描述而使用从而描述如附图所示的一个元件或者部件与另外元件或者部件的关系。应该理解，这些空间关系术语是用来包含使用或工作的器件的除附图中描述的取向之外的不同取向。例如，如果翻转图中的器件，描述为“在其他的元件或者特征下面”或者“在其他的元件或者特征之下”的元件将定向为“在其它的元件或特征之上”。因此，示例性术语“在下面”可以包含之上和之下两个取向。可以另外定向器件(旋转90度或者在其他的方向)，并相应地解释这里使用的空间关系描述符。

除非另有限定，这里使用的全部术语(包括技术和科学术语)与本领域的普通技术人员通常所一般理解的具有一样的意义。还应当理解，定义在通常使用的字典中的术语应当解释为具有与相关技术和本公开的上下文中的含义一致的意义，除非这里明确表述，否则不以理想化或过度形式意义来解释。

这里参照作为本发明理想实施例的示意图来描述本发明的实施例。因此，可以预期由于例如制造工艺和/或容差而导致的例图的形状的变化。因而，不应将本发明的实施例解释为局限于对这里示出的区域的特定形状，而是包括由例如制造导致的形状的偏离。例如，示出或者描述为平的区域可一般具有粗糙的和/或非线性的特征。而且，示出的尖锐角可以是圆化的。因而，图中示出的区域本质上是示意性的，它们的形状不意图表示区域的精确的形状并且也不意图限制本发明的范围。

现在将描述根据本发明的示例性实施例的用于液晶显示器(“LCD”)的薄膜晶体管(“TFT”)阵列面板。

图1是根据本发明的示例性实施例的示例性TFT阵列面板的布局图，图2和3是沿图1的线II-II和III-III截取的示例性TFT阵列面板的截面图。

如图1-3所示，在根据本发明的示例性实施例的用于LCD的TFT阵列面板的分层结构中，在绝缘基板110上，形成多个在第一方向上延伸的、包含延伸部分129和多个栅电极124的栅线121，其中延伸部分129具有连接外部装置的延伸宽度，以及形成与栅线121电分离的、也在第一方向上延伸的多个存储电极线131。

每个栅线121和存储电极线131包含两层，即具有不同物理性质的下层121p、124p、和131p以及上层121q、124q、和131q。栅线121的上层121q、栅电极124的上层124q、和存储电极线131的上层131q由具有低阻的金属例如铝金属如铝(Al)或者铝合金形成以降低栅极信号的延迟或者电压降。做为选择，栅线121的下层121p、栅电极124的下层124p、和存储电极线131的下层131p由与其他的材料特别是氧化铟锡(“ITO”)和氧化铟锌(“IZO”)具有优良的物理、化学、和电接触特性材料例如钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钛(Ti)等形成。下层121p、124p、131p和上层121q、124q、和131q的组合包含例如铬/铝-钕(Nd)合金。

包含下层131p和上层131q的存储电极线131接收来自外部的预定电压例如共用电压。当通过交迭像素电极190和栅线121生成的维持容量足够时，可以省略存储电极线131。在这种情况下，也可以省略下面还将描述的存储电容器导体177。

栅线121、栅电极124、和存储电极线131的下层121p、124p、和131p和上层121q、124q、和131q的每个侧面是倾斜的，其倾斜角相对于绝缘基板110的表面是大约30°至大约80°。

由例如氮化硅形成的栅绝缘层140形成在栅线121、栅电极124、存储电极线131、和绝缘基板110的暴露部分上。

在栅绝缘层140的上部，形成由氢化非晶硅(“a-Si”)等形成的多个半导体条151。半导体条151主要在垂直方向即基本上垂直于第一方向的第二方向上延伸，并形成多个用于通过以盆形从半导体条151延伸覆盖栅电极124的突出部分154。另外，形成用于覆盖存储电极线131的一部分的半导体岛状物157。

半导体条151的突出部分154与栅电极124交迭并且形成为设置在绝缘基板110的表面中包括栅电极124的栅线121的占据区域内。换句话说，突出部分154设置在由栅电极124占据的区域内。也就是说，半导体条151的突出部分154的边缘具有设置在由包括栅电极124的栅线121的边缘线围住的区域内的覆盖区(footprint)。

因此，当从绝缘基板110的下面观察时，没有暴露突出部分154，因为它被栅电极124和栅线121覆盖。

在半导体151的上部，在迭盖半导体151的层中，形成多个欧姆接触条和岛状物161、165、和167，其由例如其中高浓度地掺杂硅化物或者n型杂质的n+氢化a-Si形成。欧姆接触条(接触构件)161具有多个突出部分163，成对地形成突出部分163和欧姆接触岛状物(接触构件)165，每对定位在半导体条151的突出部分154上。另一方面，在半导体岛状物157上形成欧姆接触岛状物(接触构件)167。

半导体151和157及欧姆接触161、165、和167的侧面也相对于绝缘基板110倾斜，其倾斜角是大约30°至大约80°。

在欧姆接触161、165、和167上和在栅绝缘层140上形成多条数据线171、多个漏电极175、和多个存储电容器导体177。

每条数据线171主要在垂直方向即第二方向上延伸，以交叉栅线121并传输数据电压。每条数据线171包含具有宽的宽度的延伸部分179以便连接到外部装置。每条数据线171的大多数定位在显示区内部，但数据线171的延伸部分179定位在外围地区。

以分支形状从每条数据线171向漏电极175延伸的多个分支形成源电极173。一对源电极173和漏电极175彼此分离并定位在栅电极124的相对侧。

这里，数据线171、漏电极175、和存储电容器导体177完全地定位在欧姆接触161、165、和167的上表面上。特别地，漏电极175具有基本上与完全地定位在半导体条151的突出部分154上的欧姆接触岛状物165相同的平面形状。因此，漏电极175的边缘设置在由半导体条151的突出部分154的边缘线围住的区域内。也就是说，漏电极175的外围投影或者覆盖区落在半导体条151的突出部分154的周边内。当从绝缘基板110的下面看时，没有暴露漏电极175，由于它被栅电极124和栅线121覆盖。

栅电极124、源电极173、漏电极175、和半导体条151的突出部分154组成TFT，并且TFT的沟道形成在源电极173和漏电极175之间的突出部分154中。

存储电容器导体177与存储电极线131的一部分交迭并形成在半导体岛状物157和欧姆接触岛状物167上。

包含源电极173和延伸部分179的数据线171、漏电极175、和存储电容器导体177可包含两个导电层，即，具有不同物理性质的下层171p、173p、175p、177p、和179p以及上层171q、173q、175q、177q、179q。

优选上层171q、173q、175q、177q、179q由具有低阻率的金属形成，例如铝金属、银金属、铜金属等以降低信号延迟或者电压降，下层171p、173p、175p、177p、179p由难熔金属形成，例如钼、铬、钽、和钛或者它们的合金。组合物的优良实例包含铬或者钼(合金)下层和铝(合金)上层，除去漏电极175的上层175q和数据线171的延伸部分179的上层179q的一些以暴露下层175p和179p。然而，数据线171、漏电极175、和存储电容器导体177可具有由上述几种材料形成的单层以及可以由其他的各种金属或者导体形成。

数据线171、源电极173、漏电极175、存储电容器导体177、和延伸部分179的下层171p、173p、175p、177p和179p和上层171q、173q、175q、177q、和179q的侧面倾斜，其相对于绝缘基板110的倾斜角是大约30°至大约80°，如在栅线121和存储电极线131中那样。

欧姆接触161、165、和167设置在下层半导体151和157与上层数据线171、漏电极175与存储电容器导体177之间并执行降低接触电阻的功能。半导体条151具有一部分，即突出部分154的一部分，其被暴露而没有被数据线171和漏电极175覆盖且源电极173与漏电极175之间的部分，半导体岛状物157设置在在存储电容器导体177下面的欧姆接触167的下面。

在半导体条151的暴露部分、数据线171、漏电极175、存储电容器导体177、和栅绝缘层140的暴露部分上形成由具有优良的平坦化特性和光敏性的有机材料、具有通过等离子体增强化学汽相沉积(“PECVD”)形成具有4.0或者更小的低介电常数的绝缘材料例如a-Si:C:O、a-Si:O:F、是无机材料的氮化硅等形成的钝化层180。

在钝化层180中，形成用于暴露漏电极175、存储电容器导体177、和数据线171的延伸部分179的下层175p、177p、和179p的多个接触孔185、187、和182。在钝化层180和栅绝缘层140中，形成用于暴露每个栅线121的延伸部分129的下层129p的多个接触孔181。

在钝化层180上，形成多个像素电极190和多个接触辅助物81和82。

像素电极190和接触辅助物81和82可以由透明导电材料形成，例如，但不限于ITO或者IZO。

像素电极190经接触孔185和187物理地和电连接至漏电极175和存储电容器导体177，以接收来自漏电极175的数据电压并将数据电压传输到导体177。

施加数据电压的像素电极190和接收共用电压的相对面板的公共电极形成电场，从而使相对面板的公共电极和TFT阵列面板的像素电极之间的液晶层的液晶分子重新排列。

此外，像素电极190和公共电极组成电容器，从而即使在关断TFT之后也保持施加的电压。为了加强电压维持能力，另一个电容器并联至液晶电容器且称为“存储电容器”。

通过像素电极190和存储电极线131的交迭等制造存储电容器，并通过在钝化层180下面设置存储电容器导体177使存储电容器导体177和钝化层180之间的距离变小来提高维持容量。

像素电极190还与相邻的栅线121和数据线171交迭以提高开口率，然而供选地它们可以不必迭盖。

接触辅助物81和82分别经接触孔181和182连接到栅线121的延伸部分129和数据线171的延伸部分179。接触辅助物81和82增加栅线121和数据线171的每个延伸部分129和179与外部装置之间的粘合力并保护延伸部分129和179。

如上所述，如果半导体条151的突出部分154形成为设置在栅电极124和栅线121的占据区域内，则来自背光部件的背光通过栅电极124和栅线121被遮断，从而没有到达突出部分154。因此，防止产生处于关闭TFT的状态时由于光电子引起的泄漏电流。

尽管说明突出部分154示出为完全地定位在栅电极124和栅线121的周边投影内，但在替换的实施例中，不必半导体条151的整个突出部分154设置在包括栅电极124的栅线121的占据区域内，而是优选地使设置在源电极173和漏电极175之间的沟道部分、配置在漏电极175之下的部分、及与配置在漏电极175之下的部分相邻的部分形成为设置在包括栅电极124的栅线121的占据区域的内部。也就是说，优选地至少半导体的从数据线171向漏电极175定位的部分形成为设置在包括栅电极124的栅线121的占据区域的内部。

现在，参照图4-12B和图1、2和3描述制造根据本发明的示例性实施例如图1、2和3所示的用于LCD的TFT阵列面板的示例性方法。

图4是在制造图1-3所示的示例性TFT阵列面板的示例性第一步骤中的示例性TFT阵列面板的布局图。图5A和5B是沿图4的线VA-VA和VB-VB截取的示例性TFT阵列面板的剖面图。图6A和6B是沿图4的线VA-VA和VB-VB截取的示例性TFT阵列面板的剖面图且是在图5A和5B显示的示例性步骤之后的示例性步骤中的剖面图。图7是在图6A和6B显示的示例性步骤之后的示例性步骤中示例性TFT阵列面板的布局图。图8A和8B是沿图7的线VIIIA-VIIIA和VIIIB-VIIIB截取的示例性TFT阵列面板的剖面图。图9A、10A、和11A及图9B、10B、和11B是沿图7的线VIIIA-VIIIA和VIIIB-VIIIB截取的示例性TFT阵列面板的剖面图且示出了在图8A和8B所示的示例性步骤之后的示例性步骤。图12A和12B是在图11A和11B显示的示例性步骤之后的示例性步骤中示例性TFT阵列面板的剖面图。

首先，两个金属层即下层金属膜和上层金属膜通过溅射顺序堆叠在由透明玻璃、塑料等形成的绝缘基板110上。在一示例性实施例中，上层金属层由铝金属例如合Al-Nd有大约2,500

的厚度。Al-Nd溅射靶优选包含2atm％的Nd。

如图4、5A、和5B所示，通过顺序图案化上层金属膜和下层金属膜，形成每个包含多个栅电极124的栅线121s，并形成与栅线121电分离的多个存储电极线131。

然后，如图6A和6B所示，连续地堆叠例如由硅氮化物形成的栅绝缘层140、本征非晶硅层150、杂质非晶硅层160，然后通过溅射顺序堆叠两个金属层170即下层170p和上层170q，然后在其上涂敷光敏膜210。其后，光经光掩模照射在光敏膜210，然后显影光敏膜210。如图8A和8B所示，显影的光敏膜的厚度根据其位置而变化。在该说明性实施例中，如图8B所示沟道部分C包含定位在对应于源电极173和漏电极175的位置之间并形成为具有比定位在其中将形成数据线171的部分A中的光敏膜图案212和214的第二部分212更薄厚度的光敏膜图案212和214的第一部分214。除去其余部分B的光敏膜。此时，保留在沟道部分C中的光敏膜214的厚度与留在部分A中的光敏膜212的厚度的比率应当根据下面将进一步描述的刻蚀过程的工艺条件而不同地设置，但在一个示例性实施例中，将第一部分214的厚度设置为第二部分212的1/2或更少。

存在根据位置而改变光敏膜的厚度的几种方法，这些方法包括例如在曝光掩模中提供透明区域、光阻挡区域、和半透明区域的方法。可以在半透明区域中提供狭缝图案、格子图样、或者具有中等透光度或者中等厚度的膜。当使用狭缝图案时，优选隙缝宽度或者狭缝之间的空隙小于在图案工艺中使用的曝光的分辨率。另一个实例使用可以回流的光敏膜。也就是说，在用仅具有透明区域和光阻挡区域的常见掩模形成可以回流的光敏膜之后，通过回流所形成的光敏膜在其中未保持光敏膜的区域中来形成薄的部分。

其后，执行用于光敏膜图案212和214和下部膜的刻蚀工艺。此时，数据线171和下部膜应该留在部分A中，仅半导体应留在沟道部分C中，栅绝缘层140应暴露在其余部分B中。

首先，如图9A和9B所示，通过除去其余部分B中的暴露导体来暴露下部欧姆接触层160。在该工艺过程中，可以使用干法和湿法蚀刻方法，此时优选在导体被刻蚀且光敏膜212和214几乎不被刻蚀的条件下执行刻蚀。然而，在仅仅刻蚀导体而不刻蚀光敏膜212和214的条件下难以执行干法刻蚀，因而可以在刻蚀导体和光敏膜图案212和214的条件下进行干法刻蚀。在这种情况下，除去第一部分214并通过使第一部分214的厚度大于执行湿法刻蚀工艺时的厚度而不暴露下部导体。

这样，如图9A和9B所示，保留沟道部分C和仅A区域的导体，即，包含上下层178q、178p的源/漏导体178和包含上下层177q、177p的存储电容器导体177保留，完全除去其他部分的导体，从而暴露下部欧姆接触层160。此时，源和漏电极173和175没有如图1-3所示分离，而是在源/漏导体178中连接。

然后，如图10A和10B所示，用干刻蚀法同时地除去部分B的暴露的欧姆接触层160、下部半导体层150、和光敏膜的第一部分214。此时，应该在同时刻蚀光敏膜212和214、欧姆接触层160、和半导体150且不刻蚀栅绝缘层140的条件下执行蚀刻。特别地，优选在光敏膜212和214和半导体150的刻蚀比率几乎相等的条件下执行刻蚀。例如，当使用SF₆和HCl的混合气体或者SF₆和O₂的混合气体时，可按照几乎相等的厚度刻蚀两种膜。当光敏膜212和214和半导体层150的刻蚀比率相等时，第一部分214的厚度应该等于或者小于半导体层150和欧姆接触层160的厚度之和。

如此，如图10A和10B所示，除去沟道部分C的第一部分214以暴露源/漏极导体178。另一方面，也刻蚀部分A的第二部分212，因此其厚度变得更薄。

然后，通过灰化工艺除去留在沟道部分C的源/漏极导体178的表面中的光敏膜残渣。

然后，如图11A和11B所示，刻蚀源/漏极导体178和沟道部分C的下部欧姆接触163和165并除去任何剩余微粒。此时，对所有的源/漏极导体178和欧姆接触163和165可以仅仅执行干法刻蚀，或者做为选择，对源/漏极导体178可以执行湿法刻蚀并对欧姆接触163和165可以执行干法刻蚀。在前者的情形下，优选在源/漏极导体178和欧姆接触163和165的刻蚀选择率大的条件下执行刻蚀。这是因为当刻蚀选择率不大时难以发现刻蚀终点，如此不易调整留在沟道部分C中的半导体的厚度。

在其中交替地执行湿法刻蚀和干法刻蚀的后者情形中，刻蚀其中执行湿法刻蚀的源/漏极导体178的侧面，而几乎不刻蚀其中执行干法刻蚀的欧姆接触163和165，由此制造了台阶形状。

用于刻蚀欧姆接触163和165和半导体线的突出部分154的刻蚀气体包括，例如，CF₄和HCl的混合气体或者CF₄和O₂的混合气体，当使用CF₄和O₂时，半导体线151的突出部分154保持一致厚度。

此时，如图11B所示，当除去半导体线151的突出部分154的一些时，其厚度可以较小，优选地具有厚的光敏膜图案以便当刻蚀光敏膜图案的第二部分212时不暴露下部数据线。

如此，分离源电极173和漏电极175，从而完成数据线171和下部欧姆接触163和165。

最后，除去留在部分A中的光敏膜的第二部分212。然而，在替换的实施例中，可以在除去沟道部分C的源/漏极导体178之后除去下部欧姆接触163和165之前除去第二部分212。

如上所述，可以交替地执行湿法刻蚀和干法刻蚀，或者可以仅仅执行干法刻蚀。在后者的情形下，因为仅仅执行一种刻蚀工艺，所以工艺过程相对简单，但是可能难以找到适当的刻蚀条件。然而，在前者的情形下，找到刻蚀条件相对容易，但是工艺过程相对于后者较麻烦。

然后，如图12A和12B所示，通过用化学汽相沉积(“CVD”)方法生长硅氮化物、a-Si:C:O膜、或者a-Si:O:F膜或者涂敷有机绝缘体层在所得结构上形成钝化层180。

然后，通过用光刻工艺刻蚀钝化层180或者钝化层180和栅绝缘层140形成用于暴露漏电极175、栅线121的延伸部分129、数据线171的延伸部分179、和存储电容器导体177中的每一个的接触孔185、181、182和187。

最后，如图1-3所示，通过以IZO层、ITO层等执行沉积工艺和光刻工艺，分别形成连接到漏电极175和存储电容器导体177的像素电极190和连接到栅线和数据线的延伸部分129和179的接触辅助物81和82。

在图1、2和3所示的本发明的示例性实施例中，数据金属171、175和177、下部接触层图案161、165和167以及半导体151和157使用一个掩模形成，且在该工艺中源电极173和漏电极175被分开，从而简化制造工艺。当使用该制造方法时，半导体151和157总是在数据金属171、175和177的下面。如先前所述，因为当将半导体暴露于背光等时泄漏电流增加，所以当半导体暴露于背光时TFT的可靠性退化并且当半导体暴露于背光时LCD的显示质量退化。为了防止该问题，在本发明的示例性实施例中，半导体151的从数据线171向漏电极175定位的组成TFT的部分例如突出部分154、以及漏电极175设置在包括栅电极124的栅线121的占据区域内。

现在描述根据本发明的另一个示例性实施例的TFT阵列面板。

图13是根据本发明的另一个示例性实施例的示例性TFT阵列面板的布局图，图14是说明当制造图13所示的示例性TFT阵列面板时使用的示例性光掩模图案的视图。

图13中显示的TFT阵列面板的分层结构基本上与图1-3所示的TFT阵列面板相似。

也就是说，在绝缘基板110上形成栅线121和存储电极线(未显示)，在栅线121和存储电极线及绝缘基板110上形成栅绝缘层140，在栅绝缘层140上形成欧姆接触层(未显示)和包含突出部分154的半导体。在欧姆接触层上形成包含源电极173的数据线171和漏电极175，并在数据线171和漏电极175上形成钝化层(未显示)。钝化层具有用于暴露漏电极175的接触孔185，并在钝化层上形成经接触孔185连接到漏电极175的像素电极190。

此时，与图1-3的TFT阵列面板不同，图13的TFT阵列面板具有是向漏电极175延伸的像素电极190的一部分的分支部分191，并且该分支部分191经接触孔185连接到漏电极175。仅仅在TFT阵列面板的层中的分支部分191迭盖栅电极124，使得不包含分支部分191的像素电极190的其他部分不迭盖栅电极124。

提供分支部分191的上述结构从而通过减小否则将形成在像素电极190和栅电极124之间的寄生电容而防止反冲电压引起的闪烁现象。也就是说，在像素电极190和栅电极124的重叠面积较宽的情形下，形成在它们之间的寄生电容较大。形成在像素电极190和栅电极124之间的寄生电容较大时，加剧了反冲电压，该反冲电压是像素电极电压根据栅压下降而下降的现象。因此，提供本实施例以防止该现象。

图14显示在形成光敏膜的工艺过程中使用的示例性光掩模的示例性光阻挡图案，用于在其中形成有包括栅电极124的栅线121的绝缘基板上顺序沉积栅绝缘层、半导体层、欧姆接触层、和数据金属层，并在光敏膜涂敷在数据金属层上的状态中图案化所有的数据金属层、欧姆接触层、和半导体层。

如图14所示，在用于数据线的光阻挡图案710和用于漏电极的光阻挡图案750之间配置狭缝图案751。在该说明性实施例中，狭缝图案751具有大体上为L形的结构并在光阻挡图案750和光阻挡图案710之间等距离地间距。这里，用于漏电极的光阻挡图案750和狭缝图案751设置在包括栅电极124的栅线121的占据区域内。

现在描述根据本发明的另一个示例性实施例的TFT阵列面板。

图15是根据本发明的另一个示例性实施例的示例性TFT阵列面板的布局图，图16是说明当制造图15所示的示例性TFT阵列面板时使用的示例性光掩模图案的视图。

图15的TFT阵列面板具有与图13的TFT阵列面板大体上相似的结构。

也就是说，在绝缘基板110上形成栅线121和存储电极线(未显示)，在栅线121和存储电极线及绝缘基板110上形成栅绝缘层140，在栅绝缘层140上形成欧姆接触层(未显示)和包含突出部分154的半导体。在欧姆接触层上形成数据线171和漏电极175，并在数据线171和漏电极175及栅绝缘层140上形成钝化层(未显示)。钝化层具有用于暴露漏电极175的接触孔185，并在钝化层上形成经接触孔185连接到漏电极175的像素电极190。

此时，与图13的TFT阵列面板不同，图15的TFT阵列面板不具有从数据线171伸出的源电极，但具有包含突出部分的漏电极175以提高漏电极175面向数据线171的宽度。如此，充分地确保TFT的沟道宽度。

图16显示在形成光敏膜的工艺过程中使用的示例性光掩模的示例性光阻挡图案，用于在其中形成有包括栅电极124的栅线121的绝缘基板上顺序沉积栅绝缘层、半导体层、欧姆接触层、和数据金属层，并在光敏膜涂敷在数据金属层上的状态中图案化所有的数据金属层、欧姆接触层、和半导体层。

如图16所示，在用于数据线的光阻挡图案710和用于漏电极的光阻挡图案750之间配置狭缝图案751。在该说明性实施例中，狭缝图案751大体上为线形，并在光阻挡图案710和光阻挡图案750之间等距离地间距。这里，用于漏电极的光阻挡图案750和狭缝图案751设置在包括栅电极124的栅线121的占据区域内。

现在描述根据本发明的另一个示例性实施例的TFT阵列面板。

图17是根据本发明的另一示例性实施例的示例性TFT阵列面板的布局图，图18是沿图17的线XVIII-XVIII截取的示例性TFT阵列面板的截面图。

图17和18显示的TFT阵列面板的分层结构基本上与图1-3显示的TFT阵列面板相似。

也就是说，在绝缘基板110上形成存储电极线(未显示)和包括栅电极124的栅线121，在栅线121和存储电极线及绝缘基板110上形成栅绝缘层140，在栅绝缘层140上形成欧姆接触(未显示)和包含突出部分154的半导体。在欧姆接触上形成包含源电极173a和173b的数据线171和漏电极175，在数据线171和漏电极175上和在栅绝缘层140上形成钝化层180。钝化层180具有用于暴露漏电极175的接触孔185，并在钝化层180上形成经接触孔185连接到漏电极175的像素电极190。

此时，与图1-3所示的TFT阵列面板不同，图17和18显示的TFT阵列面板具有其中像素电极190向漏电极175延伸的分支部分191，并且该分支部分191经接触孔185连接到漏电极175。这是为了通过降低形成在像素电极190和栅电极124之间的寄生电容防止由于反冲电压引起的闪烁现象，如先前关于图13所述。

此外，源电极173a和173b以两部分从数据线171延伸，漏电极175设置在两个源电极173a和173b之间，并且漏电极175以延伸的带形形成。

半导体的伸出部分154延伸至位于源电极173a和173b和漏电极175的周边的外部。因此，存在围绕漏电极175的余量区域。

接触孔185暴露漏电极175的两端中位于远离数据线171的漏电极175端，并暴露漏电极175和围绕漏电极175的半导体的伸出部分154。因此，像素电极190的分支部分191同漏电极175的上表面和侧面接触，并同半导体的暴露的伸出部分154接触，如图18所示。

如果像素电极190的分支部分191同漏电极175的上表面和侧面接触，则可以加强像素电极190和漏电极175之间的电接触。为此，形成接触孔185以暴露漏电极175和漏电极175的周围。此时，被接触孔185暴露的区域限于半导体的上部，因为半导体围绕漏电极175广泛地分布。因为半导体可以充分地提高与由绝缘材料形成的钝化层180的刻蚀选择性，因此当刻蚀钝化层180以便形成接触孔185时通过操作刻蚀阻止层可以防止损伤下层栅绝缘层140。

如在上述示例性实施例中，半导体的伸出部分154与栅电极124交迭，并形成为设置在绝缘基板110的表面中包括栅电极124的栅线121的占据区域的内部。也就是说，半导体的伸出部分154的边缘设置在包括栅电极124的栅线121的边缘线围住的区域的内部。因此，当从绝缘基板110的下面看时，没有暴露突出部分154，由于它被栅电极124和栅线121覆盖。

在该说明性实施例中，整个伸出部分154位置受限制而留在栅电极124的占据区域的边界内。供选地，不必半导体的整个伸出部分154设置在包括栅电极124的栅线121的占据区域内。然而，优选地设置在包含源电极173a和173b的数据线171与漏电极175之间的沟道部分、设置在漏电极175下面的部分、和与设置在漏电极175下面的部分相邻的部分形成为设置在包括栅电极124的栅线121的占据区域内。也就是说，优选地从数据线171向漏电极175定位的半导体设置在包括栅电极124的栅线121的占据区域的内部。

根据本发明的示例性实施例，通过用栅金属层覆盖组成TFT的半导体可以防止在半导体中照射背光生成的泄漏电流。

此外，由于用于连接像素电极和漏电极的接触孔宽地形成在半导体上，所以可以加强像素电极和漏电极之间的连接。

尽管结合目前考虑为实用的示例性实施例描述了本发明，可以理解本发明不局限于所公开的实施例，相反地，其意图覆盖包含在附加的权利要求的精神和范围内的不同的修改和等效配置。

Claims (22)

1.一种薄膜晶体管阵列面板，包括：

绝缘基板；

形成在该绝缘基板上并包括栅电极的栅线；

与该栅线绝缘并交叉且包括源电极的数据线；

在该栅线上与该源电极相对设置的漏电极；及

形成在该数据线和该栅线之间的层中的半导体，该半导体具有从该数据线占据的区域向该漏电极且在该漏电极之下延伸的伸出部分，

其中该半导体的该伸出部分的外部边界设置在包括该栅电极的该栅线的占据区域的外部边界内。

2.如权利要求1的薄膜晶体管阵列面板，其中该漏电极定位在该半导体的占据区域内。

3.如权利要求1的薄膜晶体管阵列面板，还包括连接到该漏电极的像素电极。

4.如权利要求3的薄膜晶体管阵列面板，其中该像素电极具有向该漏电极延伸的分支部分，并且该分支部分连接到该漏电极。

5.如权利要求4的薄膜晶体管阵列面板，其中该像素电极的仅该分支部分与该栅线交迭。

6.如权利要求3的薄膜晶体管阵列面板，其中该像素电极接触该漏电极的顶表面和侧表面。

7.如权利要求6的薄膜晶体管阵列面板，其中该像素电极接触该半导体。

8.如权利要求1的薄膜晶体管阵列面板，其中该漏电极、该源电极、和该源电极与该漏电极之间的沟道部分的组合外部周边匹配该半导体的该伸出部分的外部周边。

9.如权利要求1的薄膜晶体管阵列面板，其中该半导体的该伸出部分通过包括该栅电极的该栅线与穿过该绝缘基板的光隔断。

10.一种薄膜晶体管阵列面板，包括：

绝缘基板；

形成在该绝缘基板上并包括栅电极的栅线；

形成在该栅线上的栅绝缘层；

形成在该栅绝缘层上的半导体条，该半导体条具有伸出部分；

形成在该半导体条上并与该栅线交叉的数据线，该数据线包括源电极；

形成在该半导体条的该伸出部分上的漏电极；

形成在该数据线和该漏电极上并具有暴露该漏电极的接触孔的钝化层；以及

形成在该钝化层上并经该接触孔连接到该漏电极的像素电极，

其中该半导体条的该伸出部分从该数据线占据的区域向该漏电极延伸，且

该半导体条的该伸出部分的外部边界设置在包括该栅电极的该栅线的占据区域的外部边界内。

11.如权利要求10的薄膜晶体管阵列面板，其中该漏电极定位在该半导体条的占据区域内。

12.如权利要求10的薄膜晶体管阵列面板，其中该像素电极具有向该漏电极延伸的分支部分，并且该分支部分连接到该漏电极。

13.如权利要求12的薄膜晶体管阵列面板，其中该像素电极的仅该分支部分与该栅线交迭。

14.如权利要求10的薄膜晶体管阵列面板，其中该接触孔暴露该漏电极和围绕该漏电极的该半导体条的部分。

15.如权利要求14的薄膜晶体管阵列面板，其中该像素电极接触通过该接触孔暴露的该漏电极的顶表面和侧表面。

16.如权利要求15的薄膜晶体管阵列面板，其中该像素电极接触通过该接触孔暴露的该半导体条的部分。

17.如权利要求16的薄膜晶体管阵列面板，其中该像素电极具有分支部分，该分支部分连接到该漏电极和该半导体。

18.如权利要求17的薄膜晶体管阵列面板，其中该半导体条的仅通过该接触孔暴露的部分的一些被该像素电极覆盖。

19.如权利要求17的薄膜晶体管阵列面板，其中该漏电极、该源电极、和该源电极与该漏电极之间的沟道部分的组合外部周边匹配该半导体条的该伸出部分的外部周边。

20.如权利要求17的薄膜晶体管阵列面板，其中该半导体条的该伸出部分通过包括该栅电极的该栅线与穿过该绝缘基板的光隔断。

21.一种制造薄膜晶体管阵列面板的方法，该方法包括：

在绝缘基板上形成栅线和栅电极；

在该绝缘基板上该栅线和该栅电极上形成半导体层和数据金属层；以及

使用一个掩模由该半导体层形成半导体条和伸出部分以及由该数据金属层形成数据线、源电极、和漏电极，该伸出部分从该数据线占据的区域向该漏电极且在该漏电极之下延伸，

其中形成该半导体条和伸出部分包括形成设置在由该栅线和栅电极占据的区域的外部边界内的该伸出部分的外部边界。

22.如权利要求21的方法，还包括使用一个掩模在该半导体层和该数据金属层之间形成欧姆接触层，以及由该欧姆接触层形成欧姆接触图案。

Images