CN100440014C - 液晶显示器的阵列基板及其制造方法 - Google Patents

液晶显示器的阵列基板及其制造方法 Download PDF

Info

Publication number
CN100440014C
CN100440014C CNB2005100814706A CN200510081470A CN100440014C CN 100440014 C CN100440014 C CN 100440014C CN B2005100814706 A CNB2005100814706 A CN B2005100814706A CN 200510081470 A CN200510081470 A CN 200510081470A CN 100440014 C CN100440014 C CN 100440014C
Authority
CN
China
Prior art keywords
grid
layer
gate pads
select lines
insulation course
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100814706A
Other languages
English (en)
Other versions
CN1727976A (zh
Inventor
崔荣锡
安炳龙
庾弘宇
曹基述
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1727976A publication Critical patent/CN1727976A/zh
Application granted granted Critical
Publication of CN100440014C publication Critical patent/CN100440014C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种液晶显示器的阵列基板及其制造方法，该方法简化了制造工艺，从而降低了制造成本。因为该阵列基板不具有钝化膜，所以简化了工艺。阵列基板上的薄膜晶体管各自都具有有源层，通过干法刻蚀工艺在该有源层上形成沟道绝缘层从而保护该有源层不被污染。此外，选通线、选通焊盘以及栅极可以具有含低电阻金属层和阻挡金属层的双层结构，或者具有含低电阻金属层和两个阻挡金属层的三层结构。

Description

液晶显示器的阵列基板及其制造方法
技术领域
本发明涉及液晶显示器(LCD)，更具体来说，涉及一种LCD的阵列基板及其制造方法，该方法具有较少的掩模工艺。
背景技术
随着现代社会迅速地变向面向信息的社会，对具有优越性能优点(例如外形薄、重量轻、以及功耗低)和高质量的彩色再现性的平板显示器的需求增加了。已经开发了作为这种平板显示器的一种的液晶显示器(LCD)来满足这种需求。
通常，LCD包括两个基板，每个基板都在内表面上形成有电极。两个基板被布置为彼此相对，在这两个基板之间的间隙中注入有液晶材料。LCD通过向电极施加电压以使得在液晶材料内产生电场来显示图像。电场控制液晶分子的取向，这随即改变透过LCD的透光率。
可以将LCD制造为多种类型。其中之一是有源矩阵LCD(AM-LCD)结构，其中，薄膜晶体管(TFT)和连接到TFT的像素电极排列为矩阵结构，以限定多个液晶单元。AM-LCD由于其卓越的分辨率和对运动图像的再现能力而获得重要地位。
在AM-LCD中，下阵列基板在其表面上形成有像素电极，上彩色基板在其表面上形成有公共电极。当向阵列基板和彩色基板的电极施加电压时，在这两个基板之间形成垂直电场以控制液晶分子。AM-LCD具有诸如卓越的透光性和孔径比的优点，并且还通过将上公共电极用作地而避免了在液晶单元中由静电导致的故障。
上彩色基板还包括用于防止在除了像素电极以外的部分出现漏光现象的黑底。
下阵列基板是通过淀积薄膜和通过使用掩模的光刻来对淀积的薄膜进行构图的反复工艺而形成的。在对淀积的薄膜进行构图的过程中，通常使用5个或6个掩模。使用的掩模数量通常对应于用于制造阵列基板的工艺的数量。
现在参照图1和2对现有技术的LCD阵列基板及其制造方法进行描述。图1是根据现有技术的LCD阵列基板的平面图，图2是沿图1的线I-I’所截取的剖面图。
参照图1和2，LCD的阵列基板包括：透明的绝缘基板110；沿水平方向形成在透明的绝缘基板110上的多条选通线121；以及从所述多条选通线121延伸的多个栅极122。在选通线121和栅极122上形成有栅绝缘体130，在栅绝缘体130上顺序地形成有有源层141和欧姆接触层151、152。
在阵列基板上还形成有：多条数据线161，与所述多条选通线121垂直交叉；从各条数据线161延伸的源极162；以栅极122上为中心与源极162相对的漏极163；以及与所述多条选通线121中的各条相交叠的电容器电极165。
数据线161、源极162和漏极163、以及电容器电极165被钝化层170覆盖。钝化层170具有分别露出漏极163和电容器电极165的第一接触孔171和第二接触孔172。
在钝化层170上的像素区处形成有像素电极181，像素区是由交叉的选通线121和数据线161限定的。像素电极181分别通过第一接触孔171和第二接触孔172电连接到漏极163和电容器电极165。
可以通过使用5个掩模的光刻工艺来制造具有上述结构的阵列基板。每个光刻工艺都包括以下步骤：清洗基板、涂敷光刻胶膜、对曝光的光刻胶膜进行显影和构图、以及对由光刻胶图案暴露的层进行刻蚀。
因此，如果可以省略一个光刻工艺，就将总制造时间减少可观的程度，并可以降低总制造成本。此外，由于每个光刻工艺都带有一定的故障风险，所以减少光刻步骤可以减小基板故障率。因此，优选地，在制造阵列基板期间减少掩模的数量。
此外，由于阵列基板在其包括TFT的整个表面上具有钝化层，所以通常需要昂贵的等离子增强化学气相淀积(PECVD)设备，这导致制造成本的增加。
此外，由于钝化层具有接触孔以使漏极和电容器电极与像素电极相连接，所以增加了用于形成接触孔的光刻工艺，这可能增加制造成本和数据线的开路故障的风险。
在形成像素电极期间可能由于接触孔的台阶部分而导致产品故障，并且可能由于点缺陷而使画面质量下降。而且，如果钝化层并非均匀地形成的，则可能降低存储电容，这可能导致屏幕上的斑点故障。
发明内容
因此，本发明旨在提供一种LCD的阵列基板及其制造方法，其基本消除了由于现有技术的局限和缺点而导致的上述问题中的一个或更多个。总的来说，本发明通过提供省去了钝化层的结构和制造工艺来实现此目的。
本发明的一个优点是其减少了制造任何LCD所需要的步骤的数量。
本发明的另一优点是其提高了LCD制造工艺的可靠性。
本发明的再一优点是其需要较少的设备来制造LCD。
本发明的其他优点将在以下说明中得到阐述，其部分地将由说明而显见，或者可以通过对本发明的实践而习得。通过文字描述及其权利要求以及附图所具体指出的结构，将实现并获得本发明的优点。
通过一种LCD阵列基板的制造方法来实现本发明的上述和其他优点，其中，该方法包括以下步骤：在基板上形成选通线、连接到所述选通线的栅极、设置在所述选通线的端部的选通焊盘、以及形成在所述选通焊盘、所述选通线和所述栅极中的每一个上的第一栅绝缘层，其中，位于所述选通焊盘上的第一栅绝缘层具有接触孔；形成具有数据焊盘的数据线以及具有源极、有源层和漏极的薄膜晶体管，其中，由第二栅绝缘层覆盖所述选通线和所述栅极；在所述有源层的暴露部分上形成沟道绝缘层；形成通过所述接触孔接触所述选通焊盘的透明电极图案；以及形成接触所述漏极的像素电极。
在本发明的另一方面中，通过一种LCD阵列基板来实现上述和其他优点，该阵列基板包括：基板；多条选通线和与该多条选通线交叉的多条数据线，限定了多个像素区；多个薄膜晶体管，每个薄膜晶体管都包括栅极、有源层、源极以及漏极；形成在所述多个薄膜晶体管中的每一个的在源极与漏极之间的有源层上的沟道绝缘层；形成在各个像素区上并接触漏极的像素电极；形成在所述多条选通线的每一条的一端的选通焊盘、形成在所述选通焊盘、所述选通线和所述栅极中的每一个上的第一栅绝缘层和第二栅绝缘层，其中，位于所述选通焊盘上的第一栅绝缘层具有接触孔，并且所述第二栅绝缘层完全形成在所述基板和所述第一栅绝缘层上；以及通过该接触孔与选通焊盘接触的透明电极图案。
在本发明的另一方面中，通过一种LCD阵列基板的制造方法来实现上述和其他优点，其中，该方法包括以下步骤：在基板上形成选通线、栅极、设置在所述选通线的端部的选通焊盘、以及形成在所述选通焊盘、所述选通线和所述栅极中的每一个上的第一栅绝缘层，其中，所述选通线、所述选通焊盘和所述栅极具有三个材料子层；在所述基板和所述第一栅绝缘层上形成第二栅绝缘层；形成具有数据焊盘的数据线以及具有源极、有源层和漏极的薄膜晶体管；在有源层的暴露部分上形成沟道绝缘层；形成通过接触孔接触选通焊盘的透明电极图案；以及形成接触漏极的像素电极，其中，形成数据线和薄膜晶体管的步骤包括去除形成在所述选通焊盘上的第二栅绝缘层的步骤。
应当明白，以上一般性描述和以下详细描述都是示例性和说明性的，旨在提供对如权利要求所述的本发明的进一步说明。
附图说明
为提供对本发明的进一步理解而提供的附图被并入且构成本说明书的一部分，其示出了本发明的实施例，并且与说明一起用于解释本发明的原理。
图1是根据现有技术的LCD的阵列基板的平面图；
图2是沿图1的线I-I’所截取的剖面图；
图3是根据本发明实施例的LCD的阵列基板的平面图；
图4是沿图3的线II-II’所截取的剖面图；
图5A到5G是示出根据本发明的LCD阵列基板的制造方法的剖面图；
图6A到6C部分地示出了根据本发明在LCD阵列基板中形成选通焊盘的工艺；
图7是根据本发明另一实施例的LCD阵列基板的选通焊盘的剖面图；
图8是根据本发明另一实施例的LCD阵列基板的选通焊盘的剖面图；以及
图9A到9G是示出根据本发明的LCD阵列基板的制造方法的剖面图。
具体实施方式
下面对本发明的优选实施例进行详细描述，在附图中示出了其示例。
图3是根据本发明实施例的LCD阵列基板的平面图，图4是沿图3的线II-II’所截取的剖面图。参照图3和4，该LCD阵列基板包括：透明绝缘基板210；沿水平方向形成在透明绝缘基板210上的多条选通线221；以及从所述多条选通线221凸出并延伸的多个栅极222。在所述多条选通线221的每一条的一个延伸端处都形成有选通焊盘277。
在选通焊盘277上形成有具有选通焊盘接触孔271的第一栅绝缘层230a。在第一栅绝缘层230a上形成有透明电极图案287，该透明电极图案287通过选通焊盘接触孔271与选通焊盘电连接。
在所述多条选通线221和所述多个栅极222上形成有第一栅绝缘层230a和第二栅绝缘层230b。在第二栅绝缘层230b上顺序地形成有有源层241和欧姆接触层(未示出)。
如图3所示，多条数据线261与所述多条选通线221垂直交叉。从各条数据线261延伸出源极262，在源极262附近设置有漏极263，源极262和漏极263都与栅极222部分地交叠。电容器电极265与所述多条选通线221中的各条交叠。
在电容器电极265上形成有从像素电极281延伸的透明导电电极材料。在多条数据线261和电容器电极265的下方形成有有源层图案245。在该结构中，在像素电极281与选通线221之间形成有存储电容器。形成在像素电极281与选通线221之间的第一栅绝缘层230a可以很薄，以抵补存储电容器，从而防止了斑点故障。换句话说，由于存储电容器是在从电容器电极265延伸的像素电极281与选通线221之间均匀地形成的，所以基本上抵补了存储电容。
在有源层上形成有具有诸如氧化硅(SiOx)的绝缘材料的沟道绝缘层242，该沟道绝缘层242形成了源极262与漏极263之间的沟道。沟道绝缘层242防止了有源层241被污染。
在数据线261上附加地形成像素电极图案281a。如果在数据线中出现了开路，则形成在数据线261上的像素电极图案281a可以用作自修复图案。在由选通线221与数据线261的交叉限定的像素区形成有像素电极281。该像素电极281与漏极263和电容器电极265电连接。此外，像素电极281覆盖电容器电极265并与电容器电极265电连接。
在所述多条数据线261中的每一条的一端处形成有从各条数据线261延伸的数据焊盘278。在数据焊盘278的下方形成有有源图案243，在数据焊盘278上形成有透明电极图案288。顺序地淀积有有源层241和数据线261然后对它们进行一次构图。这样，在数据线261的下方形成有有源层图案241a。
现在将参照附图对具有上述结构的阵列基板的制造方法进行说明。
图5A到5G是示出在根据本发明的工艺流程中的LCD阵列基板的制造方法的剖面图。参照图5A，在基板210上淀积用于形成选通线的选通线层221a，然后在选通线层221a上淀积第一栅绝缘层230a。选通线层221a可以由金属形成，如铬(Cr)、钨(W)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)以及铝(Al)合金。第一栅绝缘层230a可以由绝缘材料形成，如氮化硅(SiNx)和二氧化硅(SiO2)。
在第一栅绝缘层230a上涂敷光刻胶膜。光刻胶膜可以是其中由显影溶液对曝光部分进行显影的正型光刻胶。然而，对于本领域普通技术人员，很明显也可以使用负型光刻胶。通过设置在基板210上方的衍射掩模(diffraction mask)对涂敷的光刻胶膜进行曝光，以形成光刻胶图案291。所述衍射掩模包括：透光的第一部分；被设计为光栅的第二部分，光通过衍射部分地透过所述第二部分；以及完全阻挡光的第三部分。
使用光刻技术，通过衍射掩模对光刻胶膜进行曝光以形成具有台阶部分的光刻胶图案。例如，透过掩模将光投射到基板210上的光刻胶膜上，对光刻胶膜的多个部分进行曝光。然后，由于对曝光的光刻胶膜进行显影，所以在选通焊盘277、选通线221以及栅极222上留下光刻胶图案291。
在对涂敷的光刻胶膜进行显影期间，去除了光刻胶膜的曝光部分，从而如图5A所示地形成光刻胶图案291。
接下来，参照图5B，通过干法刻蚀把由光刻胶图案291暴露出来的第一栅绝缘层230a刻蚀掉，然后通过湿法刻蚀对下面的选通金属层221a进行刻蚀。之后，通过灰化工艺去除残留在选通焊盘277、选通线221以及栅极222上的光刻胶图案291。由于衍射掩模上的图案，位于选通焊盘277上的光刻胶图案291具有的形状包括变化高度的表面。因此，由于去除了选通焊盘277上的高度较低的光刻胶图案291，所以在光刻胶图案291的较低部分处部分地暴露出第一栅绝缘层230a。暴露的部分对应于接触孔271。通过干法刻蚀工艺对第一绝缘层230a的暴露部分进行刻蚀。因此，如图5C所示，在基板210上形成了选通焊盘277、栅极222以及选通线221，并且，在选通焊盘277、栅极222以及选通线221上形成了第一栅绝缘层230a。此外，在选通焊盘277上的第一栅绝缘层230a中形成了选通焊盘接触孔271。
然后，剥离残留在选通焊盘277上的光刻胶图案291。在选通焊盘277上形成具有选通焊盘接触孔271的第一栅绝缘层230a，以保护选通焊盘277以免在随后的工艺中由于其腐蚀和氧化而发生接触故障。与此不同，当选通线221由诸如钛(Ti)的金属材料形成时，无需在选通焊盘277上形成第一栅绝缘层230a。
接下来，参照图5D，在包括选通线221、栅极222以及选通焊盘277的基板210的整个表面上顺序地形成第二栅绝缘层230b、半导体层241a以及用于形成数据线的数据线层261a。
第二栅绝缘层230b可以包括绝缘体，如氮化硅(SiNx)和二氧化硅(SiO2)。数据线层261a可以由金属形成，如铬(Cr)、钨(W)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)以及铝(Al)合金。
接下来，在数据线层261a上涂敷光刻胶膜。用设置在基板210上方的衍射掩模对涂敷的光刻胶膜进行曝光，然后对其进行显影以形成光刻胶图案292。
根据与先前的曝光操作的原理大致相同的原理来进行使用另一衍射掩模的衍射曝光。通过对光刻胶膜进行衍射曝光和显影，在数据线层261a上形成具有预定台阶高度的光刻胶图案292。
例如，使用以下部分形成光刻胶图案292：覆盖栅极222的整个表面的第一部分；部分地覆盖选通线221的第二部分；以及覆盖选通线221的预定部分并与其上形成数据焊盘278的区域交叠的第三部分。
其后，使用光刻胶图案292作为掩模，对其上未设置有光刻胶图案292的第二栅绝缘层230b、半导体层241a以及数据线层261a进行刻蚀。
参照图5E，对数据线层261a进行湿法刻蚀，对半导体层241a和第二栅绝缘层230b进行干法刻蚀，以使得在选通焊盘277上只留下具有选通焊盘接触孔271的第一栅绝缘层230a。此外，在栅极222上形成第二栅绝缘层230b、有源层241以及第二金属层261。光刻胶图案292部分地残留在栅极222上方的经构图的第二金属层261(即，数据线图案)上，并部分地残留在选通线221的上方的电容器电极265上。
在选通线221上，第二栅绝缘层230b与栅极222部分地交叠。在栅极的表面上形成第一栅绝缘层230a。在选通线221上形成有源层245和电容器电极265。
在选通线的一端处，形成数据焊盘278。这样，在基板210的数据焊盘区上顺序地形成了第二栅绝缘层230b、有源层图案243以及数据焊盘278。在该制造阶段，光刻胶图案292留在数据焊盘278上。
接下来，通过灰化工艺部分地剥离形成在栅极222的上方、选通线221的一部分的上方以及数据焊盘278的一部分的上方的光刻胶图案292。部分剥离的结果是使得部分地暴露了数据线层261a的上表面。然后，对数据线层261a的暴露部分进行刻蚀以部分地暴露有源层241。通过暴露有源层241，将数据线层261a分成源极262和漏极263。
参照图5F，通过对数据线层261a的暴露部分进行刻蚀，使得源极262与漏极263彼此间隔开预定间距。在示例性制造工艺的该阶段，光刻胶图案292仍然留在源极262和漏极263的一部分上。
接着，为了在有源层241中形成沟道，使用n+离子对形成在有源层241上的掺杂层进行干法刻蚀，从而在源极262和漏极263的下方形成欧姆接触层(未示出)。在使用n+离子进行干法刻蚀期间，基板210的整个表面都暴露于O2等离子，以使得氧化物离子向有源层241的暴露表面加速以形成可以包括氧化物的沟道绝缘层242。
使用n+干法刻蚀设备可以容易地执行将基板暴露于O2等离子。对于本领域普通技术人员，很明显，可以使用其他等离子，如氮等离子、钨等离子等。沟道绝缘层242防止有源层241被污染并保护有源层。
接着，剥离残留在源极262和漏极263上的光刻胶图案292。
参照图5G，淀积透明导电电极材料并对其进行构图以形成像素电极281以及透明电极图案287和288。该透明导电电极材料是透明金属，如铟锡氧化物(ITO)、铟锌氧化物(IZO)以及铟锡锌氧化物(ITZO)等。
在由选通线221与数据线261的交叉限定的像素区上形成像素电极281，并将像素电极281与漏极263电连接。像素电极281向与其相邻的选通线的上表面延伸以覆盖电容器电极265。
根据本发明的具体实施例，因为漏极263与像素电极281是通过直接接触而连接的，所以可以防止漏极263与像素电极281之间的接触故障。与之对照的是，在通过形成在钝化层中的接触孔来连接像素电极与漏极的现有技术的LCD中，可能发生接触故障。
可以在数据线261上形成透明电极图案287和288，因为如果发生数据线的开路故障则可以将透明电极图案287和288用作自修复电极，所以透明电极图案287和288可能是有用的。还在选通焊盘277和数据焊盘278上形成透明电极图案287和288。形成在选通焊盘277上的透明电极图案287和288通过选通焊盘接触孔271电接触选通焊盘277。
图6A到6C部分地示出了根据本发明在LCD阵列基板中形成选通焊盘的工艺。
参照6A和5C，在各基板210、310上形成选通焊盘277、377。分别形成在选通焊盘277和377上的第一栅绝缘层230a和330a具有焊盘接触孔271和371。栅绝缘层330a在接触孔371处不暴露选通焊盘377。在形成这些结构的过程中，在基板210、310上淀积用于形成选通线的选通金属层，然后在选通金属层上淀积第一栅绝缘层230a和330a。
在第一栅绝缘层230a、330a上涂敷光刻胶膜。通过设置在基板210、310上方的衍射掩模使涂敷的光刻胶膜曝光，然后对其进行显影以形成具有变化高度的表面的光刻胶图案。
接着，通过干法刻蚀将由光刻胶图案暴露出来的第一栅绝缘层230a、330a刻蚀掉，并且通过灰化工艺去除形成在选通焊盘277、377上的高度较低的光刻胶图案以及残留在选通线221和栅极222、322上的光刻胶图案。由于通过灰化去除了形成在选通焊盘277上的较低高度的光刻胶图案，所以部分地暴露出第一栅绝缘层230a、330a。通过干法刻蚀工艺对第一栅绝缘层230a、330a的暴露部分进行刻蚀。这样，如图6A所示，在选通焊盘377上形成了具有不暴露出选通焊盘377的选通焊盘接触孔371的第一栅绝缘层330a。
接着，对选通金属层进行湿法刻蚀以形成选通焊盘377、选通线和栅极。然后，剥离残留在选通焊盘377上的光刻胶图案。
如果如上所述地形成选通焊盘377，则可以使用单个设备来执行用于在第一栅绝缘层330a中形成选通焊盘接触孔371的对第一栅绝缘层330a的干法刻蚀操作，灰化操作和干法刻蚀操作。然后，得到的基板传送到用于对选通金属层进行湿法刻蚀的湿法刻蚀器。这使得制造过程更容易且更简单。
此外，由于可以由残留在选通焊盘接触孔371中的第一栅绝缘层330a来保护选通焊盘377，所以可以防止选通焊盘377与透明电极图案387之间的接触故障。
接下来，参照图6B和5E，使用光刻胶作为掩模，对用于数据线的金属层和栅绝缘层230a、330a进行刻蚀以在薄膜晶体管区上形成源极262和漏极263。这样，去除了栅绝缘层230a、330a的覆盖接触孔271、371的部分，从而暴露出接触孔271、371。
参照图6C和5G，选通焊盘277、377通过选通焊盘接触孔271、371与透明电极图案287、387电接触。
在根据本发明LCD的阵列基板中，可以将选通线形成为双层结构或三层结构。
为防止信号延迟，具有相对较低的电阻率(例如，低于15μΩcm-1)的Al、Al合金、Mo以及Cu等适用于用作选通线的金属材料。在上述金属材料中，Al和AlNd得到最广泛使用。
然而，Al或AlNd容易受到污染，例如氧化。当Al或AlNd暴露于空气时，发生Al离子的向外扩散和氧离子的向内扩散，从而在其表面上形成氧化物膜，如Al2O3膜。此外，当Al或AlNd的选通线接触具有ITO的透明像素电极时，由于ITO的内部的氧而使得这两个金属层之间的接触部分被氧化，这导致电阻增加。
因此，仅由Al形成的选通线容易由于氧化而导致器件劣化。可以通过将选通线制成为Mo层层叠在Al层上的层叠结构来减轻这种效应。Mo具有12至14μΩcm-1的相对较低的电阻率和相对较好的与Al的接触特性。此外，Mo可以单独用作选通线材料而不是与其他材料的组合。
图7是根据本发明另一实施例的LCD阵列基板的选通焊盘的剖面图。如图7所示，在具有双层结构的选通线的一端形成有阵列基板的选通焊盘477。与选通线相似，选通焊盘可以具有双层结构。
选通焊盘477被制成为具有包括低电阻金属层477a和阻挡金属层477b的双层结构。Mo可以用于阻挡金属层477b，Al或Al合金(例如AlNd等)可以用于低电阻金属层477a。
栅绝缘层430a由诸如氮化硅(SiNx)或氧化硅(SiOx)的绝缘材料制成。形成在选通焊盘477上的栅绝缘层430a具有接触孔471。
在栅绝缘层430a上形成有透明电极图案487，该透明电极图案487通过选通焊盘接触孔471接触选通焊盘477。
利用形成为如上所述的双层结构的选通线和/或选通焊盘477，当将选通焊盘暴露于O2等离子(进行该操作以在有源层上形成沟道绝缘层)时，可以防止在通过选通焊盘接触孔而暴露的选通焊盘上形成氧化层。此外，当在选通焊盘477上形成透明电极图案487时，改进了这两种材料之间的接触，从而提高了器件性能。
图8是根据本发明另一实施例的LCD阵列基板的选通焊盘的剖面图。如图8所示，在具有三层结构的选通线的一端形成有阵列基板的选通焊盘577。与选通线相似，选通焊盘具有三层结构，因为选通焊盘由与选通线的材料相同的材料形成。
例如，选通焊盘577可以被制成为具有包括低电阻金属层577a、第一阻挡金属层577b以及第二阻挡金属层577c的三层结构。在一个示例中，Mo用于第一阻挡金属层577b，诸如ITO、IZO以及ITZO的透明导电材料用于第二阻挡金属层577c。Al或Al合金(例如AlNd)可以用于低电阻金属层577a。
栅绝缘层530a由诸如氮化硅(SiNx)或氧化硅(SiOx)的绝缘材料制成。形成在选通焊盘577上的栅绝缘层530a具有选通焊盘接触孔571。
在栅绝缘层530a上形成有透明电极图案587，该透明电极图案587通过选通焊盘接触孔571接触选通焊盘577。
因此，如果将选通线和/或选通焊盘形成为三层结构，那么，当将选通焊盘暴露于O2等离子(进行该操作以在有源层上形成沟道绝缘层)时，由于通过选通焊盘接触孔571暴露的第二阻挡层577c从而可以防止在选通焊盘上形成氧化层。此外，第二阻挡金属层577c防止了选通线和选通焊盘被腐蚀，由此防止由于腐蚀而导致的器件故障。另选地，用于沟道绝缘层的O2等离子可以由氮等离子、钨等离子等来替换。
图9A到9G是示出根据本发明的LCD阵列基板的制造方法的剖面图。
参照图9A，在基板610上顺序地淀积用于形成选通线的选通金属层621a、621b以及621c，然后在选通金属层621a、621b以及621c上淀积第一栅绝缘层630a。
将选通金属层621a、621b以及621c形成为其中顺序地形成有低电阻金属层621a、第一阻挡金属层621b以及第二阻挡金属层621c的三层结构。
选通金属层621a、621b以及621c包括导电材料，如铬(Cr)、钨(W)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)以及铝(Al)合金。第一阻挡金属层621b可以由Mo形成。第二阻挡金属层621可以由诸如ITO、IZO以及ITZO的透明导电材料形成。第一栅绝缘层630a由诸如氮化硅(SiNx)和二氧化硅(SiO2)的绝缘材料形成。
在第一栅绝缘层630a上涂敷光刻胶膜。通过设置在基板610上方并具有预定图案的衍射掩模使得除了要形成选通线和栅极的区域之外的所涂敷光刻胶膜曝光。由于对曝光的光刻胶膜进行了显影，如图9A所示，在要形成选通焊盘677、选通线621以及栅极622的区域上形成了光刻胶图案691。
接着，参照图9B，通过干法刻蚀工艺将由光刻胶图案691暴露出的第一栅绝缘层630a刻蚀掉，然后通过湿法刻蚀工艺对下面的选通金属层621a、621b以及621c进行刻蚀，从而形成选通焊盘677、栅极622以及选通线621。
其后，如图9C所示，剥离残留在选通焊盘677、栅极622以及选通线621上的光刻胶图案691。
接着，参照图9D，在包括选通线621、栅极622以及选通焊盘677的基板610的整个表面上顺序地形成第二栅绝缘层630b、半导体层641a以及用于形成数据线的数据线层661a。
第二栅绝缘层630b由绝缘材料形成，如氮化硅(SiNx)和二氧化硅(SiO2)。数据线层661a由一种金属形成，如铬(Cr)、钨(W)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)以及铝(Al)合金。
接下来，在数据线层661a上涂敷光刻胶膜。使用设置在基板610上方并具有预定图案的衍射掩模来使涂敷的光刻胶膜曝光。然后对曝光的光刻胶膜进行显影。
根据与先前的曝光操作的原理大致相同的原理来进行衍射曝光。通过对光刻胶膜进行衍射曝光和显影，在数据线层661a上形成光刻胶图案692。形成在栅极622上方的光刻胶图案692具有台阶部分(即，高度变化的表面)。部分地形成在选通线621和数据焊盘678上的光刻胶图案692与选通线621部分地交叠。
然后，使用光刻胶图案692作为掩模，对其上没有光刻胶图案692的第二栅绝缘层630b、半导体层641a以及数据线层661a进行刻蚀和构图。
如图9E所示，在刻蚀工艺中，沿第二栅绝缘层630b去除形成在选通焊盘677上的第一栅绝缘层630a。另选地，通过在形成选通线621和栅极622时使用衍射曝光去除形成在选通焊盘677上的第一栅绝缘层630a，可以断开选通焊盘677。
参照图9E和9F，对形成在栅极622的上方并具有台阶部分的光刻胶图案692以及部分地残留在选通线上方和残留在数据焊盘678上的光刻胶图案692进行灰化，以使得部分地暴露出数据线层661a的上表面。然后，对暴露的数据线层661a进行刻蚀，以使得暴露出有源层641的上表面。
这样，在有源层641上形成了源极662和漏极663，漏极663与源极662间隔开预定距离。光刻胶图案692保留在源极662和漏极663上。
接着，为了在有源层641中形成沟道，通过使用n+离子进行干法刻蚀从而在有源层641上形成掺杂层(未示出)。通过进行干法刻蚀，在源极662和漏极663的下方形成欧姆接触层(未示出)。
在使用n+离子进行干法刻蚀期间，基板610的整个表面都暴露于O2等离子，从而氧化物离子向非晶有源层641的暴露表面加速以形成诸如氧化物的沟道绝缘层642。沟道绝缘层642防止有源层641被污染。
可以使用本领域公知的n+干法刻蚀设备来执行将基板暴露于O2等离子。此外，可以将O2等离子替换为氮等离子、钨等离子等。
然后，剥离残留在源极662和漏极663上的光刻胶图案292。
参照图9G，淀积透明导电电极材料并对其进行构图以形成像素电极681以及透明电极图案687和688。透明导电电极材料包括透明导电材料，如铟锡氧化物(ITO)、铟锌氧化物(IZO)以及铟锡锌氧化物(ITZO)等。
在由交叉的选通线621与数据线661所限定的像素区上形成像素电极681，并将其与漏极663电连接。像素电极681向与其相邻的选通线的上表面延伸以覆盖电容器电极665。
根据本发明，由于漏极663与像素电极681通过直接接触而连接，因此可以防止由于像素电极681的开路故障而导致这两个电极之间的接触故障。透明电极图案687和688形成在数据线661上，如果出现数据线的开路故障则可以将它们用作自修复电极。还在选通焊盘677和数据焊盘678上形成透明电极图案687和688。
如上所述，根据本发明，由于将LCD的阵列基板设计为使漏极与像素电极相接触，而不在其间插入钝化层，所以仅仅使用三个掩模就可以制造阵列基板。这样，简化了制造并降低了制造成本。
此外，由于甚至在数据线上也形成了像素电极图案，所以如果出现数据线开路故障则可以将其用作自修复电极。因此，防止了产品故障并缩短了工艺时间，从而提高了生产率。此外，由于通过等离子来处理薄膜晶体管的沟道层以形成沟道绝缘层，所以可以防止有源层641被污染，从而改进了信号特性。此外，由于等离子处理可以与执行对应于等离子处理的先前工艺的干法刻蚀一起执行，所以不需要单独的等离子设备。这简化了制造工艺并且可以降低成本。
尽管通过附图所示的上述实施例对本发明进行了说明，但是本领域普通技术人员应当理解，本发明并不限于这些实施例，而是可以在不脱离本发明的精神的情况下对其进行各种修改或变型。因此，本发明的范围应当仅由所附权利要求及其等同物来确定。

Claims (20)

1、一种制造液晶显示器的阵列基板的方法，该方法包括以下步骤：
在基板上形成选通线、连接到所述选通线的栅极、设置在所述选通线的端部的选通焊盘、以及形成在所述选通焊盘、所述选通线和所述栅极中的每一个上的第一栅绝缘层，其中，位子所述选通焊盘上的第一栅绝缘层具有接触孔；
形成具有数据焊盘的数据线以及具有源极、有源层和漏极的薄膜晶体管，其中，由第二栅绝缘层覆盖所述选通线和所述栅极；
在所述有源层的暴露部分上形成沟道绝缘层；
形成通过所述接触孔接触所述选通焊盘的透明电极图案；以及
形成接触所述漏极的像素电极。
2、如权利要求1所述的方法，其中，所述形成选通线的步骤包括以下步骤：
在所述基板上形成选通线层、所述第一栅绝缘层以及光刻胶膜；
对所述光刻胶膜进行曝光和显影，以使得该光刻胶膜具有不同高度的多个部分，其中，这些部分中的较低部分对应于所述接触孔；
对所述选通线层和第一栅绝缘层进行刻蚀以形成所述选通焊盘、所述栅极和所述选通线；
对所述光刻胶膜进行灰化，以使得在所述光刻胶膜的所述较低部分处暴露出所述选通焊盘上的所述第一栅绝缘层；
对所述第一栅绝缘层的暴露部分进行刻蚀，以形成位于所述选通焊盘上的所述接触孔；以及
剥离所述光刻胶膜。
3、如权利要求1所述的方法，其中，所述形成薄膜晶体管的步骤包括以下步骤：
在所述基板上整个地淀积所述第二栅绝缘层、半导体层、数据线层以及光刻胶膜；
对所述光刻胶膜进行曝光和显影，以使得该光刻胶膜具有不同高度的多个部分，其中，所述多个部分包括与所述有源层的暴露部分对应的较低部分；
对所述第二栅绝缘层、所述半导体层以及所述数据线层进行刻蚀，其中，去除所述数据线层的与所述较低部分对应的部分，暴露出所述半导体层的一部分；以及
剥离所述光刻胶膜。
4、如权利要求3所述的方法，其中，所述形成沟道绝缘层的步骤包括使用n+离子对所述有源层的暴露部分进行干法刻蚀的步骤。
5、如权利要求3所述的方法，其中，形成所述透明电极图案的步骤包括形成在所述选通线与所述第一和第二栅绝缘层之间的并且与所述选通线交叠的电容器电极的步骤。
6、如权利要求1所述的方法，其中，形成像素电极的步骤包括以下步骤：在多条数据线上形成所述透明电极图案，其中，所述透明电极图案与所述像素电极的材料相同。
7、一种液晶显示器的阵列基板，该阵列基板包括：
基板；
多条选通线和与所述多条选通线交叉的多条数据线，限定了多个像素区；
多个薄膜晶体管，每个薄膜晶体管都包括栅极、有源层、源极以及漏极；
形成在所述多个薄膜晶体管中的每一个的在所述源极与漏极之间的有源层上的沟道绝缘层；
形成在各个像素区上并且接触所述漏极的像素电极；
形成在所述多条选通线中的每一条的一端的选通焊盘、形成在所述选通焊盘、所述选通线和所述栅极中的每一个上的第一栅绝缘层和第二栅绝缘层，其中，位于所述选通焊盘上的第一栅绝缘层具有接触孔，并且所述第二栅绝缘层完全形成在所述基板和所述第一栅绝缘层上；以及
通过所述接触孔与所述选通焊盘相接触的透明电极图案。
8、如权利要求7所述的阵列基板，其中，所述多条选通线、所述栅极和所述选通焊盘中的每一个都具有双层结构。
9、如权利要求7所述的阵列基板，其中，所述多条选通线、所述栅极和所述选通焊盘中的每一个都具有三层结构。
10、如权利要求9所述的阵列基板，其中，所述三层结构包括：低电阻金属子层；所述低电阻金属子层上的具有Mo的第一阻挡金属子层；以及所述第一阻挡金属子层上的具有透明导电材料的第二阻挡金属子层。
11、如权利要求10所述的阵列基板，其中，所述低电阻金属子层包括Al。
12、如权利要求10所述的阵列基板，其中，所述第二阻挡金属子层包括ITO。
13、如权利要求7所述的阵列基板，其中，所述沟道绝缘层包括氧化硅。
14、如权利要求7所述的阵列基板，该阵列基板还包括部分地形成在所述多条选通线的上方并且与所述多条选通线部分地交叠的有源层图案和电容器电极。
15、如权利要求7所述的阵列基板，其中，所述透明电极图案形成在所述多条数据线上。
16、如权利要求7所述的阵列基板，其中，所述第一栅绝缘层和所述第二栅绝缘层包括氮化硅。
17、一种制造液晶显示器的阵列基板的方法，该方法包括以下步骤：
在基板上形成选通线、栅极、设置在所述选通线的端部的选通焊盘、以及形成在所述选通焊盘、所述选通线和所述栅极中的每一个上的第一栅绝缘层，
其中，所述选通线、所述选通焊盘和所述栅极具有三个材料子层；
在所述基板和所述第一栅绝缘层上形成第二栅绝缘层；
形成具有数据焊盘的数据线以及具有源极、有源层和漏极的薄膜晶体管；
在所述有源层的暴露部分上形成沟道绝缘层；
形成通过接触孔接触所述选通焊盘的透明电极图案；以及
形成接触所述漏极的像素电极，
其中，形成数据线和薄膜晶体管的步骤包括去除形成在所述选通焊盘上的第二栅绝缘层的步骤。
18、如权利要求17所述的方法，其中，形成具有三个材料子层的选通线、选通焊盘以及栅极的步骤包括以下步骤：
形成低电阻金属子层；
在所述低电阻金属子层上形成具有Mo的第一阻挡金属子层；以及
在所述第一阻挡金属子层上形成具有透明导电材料的第二阻挡金属子层。
19、如权利要求18所述的方法，其中，所述形成低电阻金属子层的步骤包括形成具有Al的层的步骤。
20、如权利要求18所述的方法，其中，所述形成第二阻挡金属子层的步骤包括形成具有ITO的层的步骤。
CNB2005100814706A 2004-07-30 2005-06-28 液晶显示器的阵列基板及其制造方法 Expired - Fee Related CN100440014C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040060542 2004-07-30
KR1020040060542A KR101050300B1 (ko) 2004-07-30 2004-07-30 액정 표시 장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1727976A CN1727976A (zh) 2006-02-01
CN100440014C true CN100440014C (zh) 2008-12-03

Family

ID=34858893

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100814706A Expired - Fee Related CN100440014C (zh) 2004-07-30 2005-06-28 液晶显示器的阵列基板及其制造方法

Country Status (7)

Country Link
US (1) US7649581B2 (zh)
JP (1) JP4280727B2 (zh)
KR (1) KR101050300B1 (zh)
CN (1) CN100440014C (zh)
DE (1) DE102005029265B4 (zh)
FR (1) FR2873826B1 (zh)
GB (1) GB2416908B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900656A (zh) * 2015-05-21 2015-09-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100785196B1 (ko) * 2006-04-06 2007-12-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP2007293072A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
CN101388413B (zh) * 2007-09-10 2011-10-26 奇美电子股份有限公司 薄膜晶体管及其制造方法与应用其的液晶显示面板
KR101345171B1 (ko) * 2007-11-14 2013-12-27 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI325083B (en) * 2007-11-30 2010-05-21 Au Optronics Corp Transflective licuid crystal panel and pixel structure thereof
KR101479140B1 (ko) 2008-03-13 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
KR20090126766A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101627726B1 (ko) * 2009-08-14 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5397175B2 (ja) * 2009-11-13 2014-01-22 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
CN103392198B (zh) 2011-02-28 2015-11-25 夏普株式会社 电极基板以及具备该电极基板的显示装置和触摸面板
KR101951728B1 (ko) 2012-02-07 2019-02-26 삼성디스플레이 주식회사 액정 표시 장치
DE102012006579A1 (de) * 2012-03-30 2013-10-02 Gb Boucherie Nv Spritzgusswerkzeug
TWI533457B (zh) 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
KR102135911B1 (ko) * 2013-09-23 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
KR102183920B1 (ko) 2013-12-16 2020-11-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103811502A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板、阵列基板的制备方法、显示装置
CN105097551A (zh) * 2015-08-13 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法和阵列基板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0493113A2 (en) * 1990-12-28 1992-07-01 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5995177A (en) * 1997-06-13 1999-11-30 Sharp Kabushiki Kaisha Active matrix substrate with multi-layer signal lines and/or electrodes
US20030160236A1 (en) * 2000-03-13 2003-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US20030193626A1 (en) * 2002-04-16 2003-10-16 Byoung-Ho Lim Method of manufacturing array substrate for liquid crystal display device
US20040126917A1 (en) * 2002-12-30 2004-07-01 Soon-Sung Yoo Method of manufacturing liquid crystal display device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737982B2 (ja) 1989-02-15 1998-04-08 富士通株式会社 薄膜トランジスタの製造方法
JPH08228011A (ja) * 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR20000026540A (ko) * 1998-10-21 2000-05-15 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
TWI236557B (en) * 2000-09-29 2005-07-21 Au Optronics Corp TFT LCD and method of making the same
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP2002289857A (ja) 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100971955B1 (ko) 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
GB2396244B (en) 2002-12-09 2006-03-22 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same
KR100789090B1 (ko) * 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100968341B1 (ko) * 2003-01-13 2010-07-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR100661725B1 (ko) 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0493113A2 (en) * 1990-12-28 1992-07-01 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5995177A (en) * 1997-06-13 1999-11-30 Sharp Kabushiki Kaisha Active matrix substrate with multi-layer signal lines and/or electrodes
US20030160236A1 (en) * 2000-03-13 2003-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US20030193626A1 (en) * 2002-04-16 2003-10-16 Byoung-Ho Lim Method of manufacturing array substrate for liquid crystal display device
US20040126917A1 (en) * 2002-12-30 2004-07-01 Soon-Sung Yoo Method of manufacturing liquid crystal display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104900656A (zh) * 2015-05-21 2015-09-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US9793366B2 (en) 2015-05-21 2017-10-17 Boe Technology Group Co., Ltd. Array substrate, method of fabricating the same, display panel and display device

Also Published As

Publication number Publication date
GB2416908B (en) 2007-04-11
DE102005029265A1 (de) 2006-02-16
FR2873826B1 (fr) 2007-09-14
FR2873826A1 (fr) 2006-02-03
US7649581B2 (en) 2010-01-19
CN1727976A (zh) 2006-02-01
GB2416908A (en) 2006-02-08
US20060023138A1 (en) 2006-02-02
KR101050300B1 (ko) 2011-07-19
JP2006047985A (ja) 2006-02-16
DE102005029265B4 (de) 2010-12-16
GB0513166D0 (en) 2005-08-03
KR20060011618A (ko) 2006-02-03
JP4280727B2 (ja) 2009-06-17

Similar Documents

Publication Publication Date Title
CN100440014C (zh) 液晶显示器的阵列基板及其制造方法
US7605875B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6531392B2 (en) Method of forming a thin film transistor array panel using photolithography techniques
US7586123B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP4131297B2 (ja) 液晶表示装置の製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN100447643C (zh) 薄膜晶体管基板及其制造方法
US7371592B2 (en) Manufacturing method of thin film transistor array panel using an optical mask
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
JP2006053567A (ja) Ｔｆｔ−ｌｃｄの画素構造及びその製造方法
TW200421467A (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR20000026540A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100806887B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601167B1 (ko) 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070081146A (ko) 표시장치용 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20180628

CF01 Termination of patent right due to non-payment of annual fee