FR2873826A1 - Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier - Google Patents
Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier Download PDFInfo
- Publication number
- FR2873826A1 FR2873826A1 FR0506453A FR0506453A FR2873826A1 FR 2873826 A1 FR2873826 A1 FR 2873826A1 FR 0506453 A FR0506453 A FR 0506453A FR 0506453 A FR0506453 A FR 0506453A FR 2873826 A1 FR2873826 A1 FR 2873826A1
- Authority
- FR
- France
- Prior art keywords
- layer
- gate
- forming
- electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 239000011159 matrix material Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 16
- 238000002955 isolation Methods 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000010408 film Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 75
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 18
- 238000002161 passivation Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract 1
- 210000002381 plasma Anatomy 0.000 description 18
- 239000010936 titanium Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000001354 calcination Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Est décrit un substrat de matrice d'un écran LCD, et un procédé de fabrication de ce dernier.Les transistors en couche mince sur le substrat de matrice ont chacun une couche active (241) qui est protégée d'une contamination par la formation d'une couche (242) d'isolation de canal sur la couche active au travers d'un procédé de gravure sèche. En outre, la ligne (221) de grille, le plot (277) de grille, et l'électrode de grille (222) peuvent avoir une structure double couche ayant une couche métallique à résistance basse et une couche métallique de barrière, ou une structure triple couche ayant une couche métallique à résistance basse et deux couches métalliques de barrière.Le procédé est simplifié car le substrat de matrice n'a pas de film de passivation.
Description
SUSBSTRAT DE MATRICE POUR UN ECRAN A CRISTAUX LIQUIDES ET PROCEDE DE
FABRICATION DE CE DERNIER
La présente invention concerne un écran à cristaux liquides (écran LCD), et plus particulièrement, un substrat de matrice pour un écran LCD et un procédé de fabrication de ce dernier qui a moins de procédé de masquage.
Etant donné que la société actuelle assiste à un changement rapide vers une société d'information, une demande pour un affichage à écran plat ayant des avanta- ges de caractéristiques supérieurs tels qu'un profil mince, un procédé réduit, et une faible consommation d'énergie et une reproduction des couleurs de qualité élevée a augmentée. Des écrans à cristaux liquides (écran LCD), l'un parmi de tels écrans plats, ont été développés pour répondre à ces besoins.
Généralement, un écran LCD inclut deux substrats, chacun ayant une électrode formée sur une surface interne. Les deux substrats sont disposés pour être en face l'un de l'autre, et un matériau de cristaux liquides est injecté dans un espace entre les deux substrats. L'écran LCD affiche une image en appliquant une tension sur l'électrode de telle sorte qu'un champ électrique est généré dans le matériau à cristaux liquides. Le champ électrique manipule l'orientation des molécules de cristaux liquides, qui change l'ultérieurement la transmission de lumière au travers de l'écran LCD.
On peut fabriquer divers types d'écran LCD, l'un de ces types est une configuration d'écran LCD à matrice active (écran AM-LCD), dans lequel des transistors en couche mince (TFT) et des électrodes de pixels connectées sur les TFT sont agencées dans une configuration de matrice, définissant une pluralité de cellules de cristaux liquides. Des écrans AM- LCD gagnent en importance du fait de leur résolution et capacité de reproduction d'image en mouvement supérieures.
Dans un écran AM-LCD, un substrat de matrice inférieur a des électrodes de pixels formées sur sa surface, et un substrat de couleur supérieure a une électrode commune formée sur sa surface. Lorsqu'une tension est appliquée sur les électrodes du substrat de matrice et du substrat de couleur, un champ électrique vertical est formé entre les deux substrats pour manipuler les molécules de cristaux liquides. L'écran AM-LCD a des avantages tels qu'une transmittance et un rapport d'ouverture supérieurs, et empêche également une défaillance induite électrostatiquement dans les cellules de cristaux liquides en ayant l'électrode commune supérieure servant en tant que terre.
Le substrat de couleur supérieur comprend en outre une matrice noire pour empêcher un phénomène de fuite lumineuse au niveau d'une partie autre que les électrodes de pixels.
R.ABrevets\24000A24000 doc - 23 juin 2005 - 1125 Le substrat de matrice inférieur est formé par des procédés itératifs de dépôt de couche mince et de modelage des couches minces déposées par une photolithographie en utilisant un masque. Dans le modelage des couches minces déposées, cinq ou six masques sont généralement utilisés. Le nombre de masques utilisés correspond généralement au nombre de procédés utilisés pour fabriquer le substrat de matrice.
Un substrat de matrice de l'art connexe pour un écran LCD et un procédé de fabrication de ce dernier sera maintenant décrit en se référant aux figures 1 et 2. La figure 1 est une vue en plan d'un substrat de matrice pour un écran LCD selon l'art connexe, et la figure 2 est une vue en coupe réalisée le long de la ligne I-1' sur la figure 1.
En se référant aux figures 1 et 2, le substrat de matrice pour un écran LCD comprend un substrat 110 d'isolation transparent d'isolation transparent, une pluralité de lignes 121 de grille formées sur le substrat 110 d'isolation transparente dans une direction horizontale, et une pluralité d'électrodes 122 de grille s'étendant depuis la pluralité de lignes 121 de grille. Un isolateur 130 de grille est formé sur les lignes 121 de grille et les électrodes 122 de grille, et une couche 141 active et une couche 151, 152 de contact ohmique sont formées séquentiellement sur l'isolateur 130 de grille.
En outre, une pluralité de lignes 161 de données sont formées sur le substrat de matrice et croisent de manière perpendiculaire la pluralité de lignes 121 de grille; une électrode de source 162 s'étendant depuis chacune parmi les lignes 161 de données; une électrode de drain 163 en face de l'électrode de source 162 centrée sur l'électrode 122 de grille; et une électrode 165 de condensateur chevauchant chacune parmi la pluralité de lignes 121 de grille.
Les lignes 161 de données, les électrodes 162 et 163 de source et de drain, et l'électrode 165 de condensateur sont recouvertes d'une couche 170 de passivation. La couche 170 de passivation a des premier et second trous 171 et 172 de contact exposant respectivement l'électrode 163 de drain et l'électrode 165 de condensateur.
Une électrode 181 de pixel est formée au niveau d'une région de pixels sur la couche 170 de passivation. La région de pixels étant définie par les lignes 121 de grille et les lignes 161 de données croisées. L'électrode 181 de pixel est connectée électriquement à l'électrode 162 de drain à l'électrode 165 de condensateur au travers des premier et second trous 171 et 172 de contact, respectivement.
Le substrat de matrice ayant la construction ci-dessus peut être fabriqué par un procédé photolithographique utilisant cinq masques. Chaque procédé photolithographique comprend des étapes de rinçage du substrat, de revêtement d'un film photo-résistant, de développement et de modelage du film photorésistant exposé et de gravure d'une couche exposée par le modèle photorésistant.
R \Brevets\24000A24000. doc - 23 juin 2005 - 2,'25 Par conséquent, si un procédé photolithographique peut être omis, le temps de fabrication global est réduit de manière importante, et le coût total de fabrication peut être diminué. De même, étant donné que chaque procédé photolithographique apporte un certain risque de défaillance, éliminer une étape photolithographique peut réduire le taux de défaillance de substrat. Donc, il est préférable que le nombre de masques utilisés soit diminué au cours de la fabrication du substrat de matrice.
De plus, étant donné que le substrat de matrice a les transistors en couche mince compris sur une surface entière de la couche de passivation le TFT, un équipement coûteux de dépôt chimique en phase vapeur amélioré au plasma (PECVD) est généralement requis, ce qui peut entraîner une augmentation du coût de fabrication.
En outre, étant donné que la couche de passivation a des trous de contact afin de connecter l'électrode de drain et l'électrode de condensateur avec l'électrode de pixel, un procédé photolithographique pour la formation des trous de contact est ajouté, ce qui peut augmenter le coût de fabrication et le risque d'une défaillance ouverte des lignes de données.
Une défaillance de produit peut être causée du fait d'une partie étagée des trous de contact au cours de la formation des électrodes de pixels, et une qualité d'image peut être réduite du fait d'un défaut ponctuel. De même, si la couche de passivation n'est pas formée de manière uniforme, une capacité d'emmagasinage peut être diminuée, ce qui peut entraîner une défaillance de point sur un écran.
Par conséquent, la présente invention est dirigée vers un substrat de matrice pour un écran LCD et un procédé de fabrication de ce dernier qui pare un ou plusieurs des problèmes mentionnés auparavant du fait de limitation et inconvénient de l'art connexe. En général, la présente invention réussit ceci en mettant à disposition une structure et un procédé de fabrication qui se passe d'une couche de passivation.
Un avantage de la présente invention est qu'elle réduit le nombre d'étapes requises dans une fabrication d'un écran LCD quelconque.
Un autre avantage de la présente invention est qu'elle améliore la fiabilité d'un procédé de fabrication d'un écran LCD.
Un autre avantage de la présente invention est qu'elle nécessite moins de pièces d'équipement pour fabriquer un écran LCD.
Des avantages supplémentaires de l'invention seront présentés dans la descrip- tion qui suit, et seront évidents en partie à partir de la description, ou peuvent être appris par la mise en pratique de l'invention. Les avantages de l'invention seront réalisés et atteint par la structure indiquée particulièrement dans la description écrite et les revendications de cette dernière ainsi que dans les dessins joints.
R:\Brevets\24000\24000. doc - 23 juin 2005 - 3/25 Selon un premier aspect, les avantages mentionnés auparavant et d'autres de la présente invention sont obtenus avec un procédé de fabrication d'un substrat de matrice d'un écran à cristaux liquides (LCD), dans lequel le procédé comprend la formation d'une ligne de grille et d'une électrode de grille connectée à la ligne de grille; formant un plot de grille disposé à une extrémité de la ligne de grille, le plot de grille ayant une couche d'isolation de grille, dans laquelle la couche d'isolation de grille a un trou de contact; formant une ligne de données ayant un plot de données; formant un transistor à couche mince ayant une électrode de source, une couche active, et une électrode de drain; formant une couche d'isolation de canal sur une partie exposée de la couche active; formant un modèle d'électrode transparent qui entre en contact avec le plot de grille au travers du trou de contact; et formant une électrode de pixel en contact avec l'électrode de drain.
La formation du plot de grille comprend de préférence les étapes consistant à : former une couche de ligne de grille, une première couche d'isolation de grille, et un film photorésistant sur un substrat; exposer et développer le film photorésistant de telle manière que le film photorésistant a une partie étagée, dans laquelle une partie inférieure de la partie étagée correspond au trou de contact; graver la couche de ligne de grille et la première couche d'isolation de grille pour former le plot de grille, dans lequel une partie de la couche d'isolation de grille sous la partie inférieure est retirée; et éliminer le film photorésistant.
Selon un mode de réalisation, le procédé consistant à former le transistor en couche mince comprend les étapes consistant à : déposer une seconde couche d'isolation de grille, une couche semi-conductrice, une couche de ligne de données et un film photorésistant; exposer et développer le film photorésistant de telle manière que le film photorésistant a une partie étagée, dans laquelle la partie étagée comprend une partie inférieure correspondant à la partie exposée de la couche active; graver la couche d'isolation de grille, la couche semi- conductrice, et la couche de ligne de données, dans laquelle une partie de la couche de ligne des données correspondant à la partie inférieure est retirée, exposant une partie de la couche semi-conductrice; et éliminer le film photorésistant.
Selon un autre mode de réalisation, le procédé consistant à former la couche d'isolation de canal comprend une gravure à sec de la partie exposée de la couche active en utilisant des ions n+.
Selon un autre mode de réalisation, le procédé consistant à former le modèle d'électrode transparent comprend former une électrode de condensateur entre la ligne de grille et une première couche d'isolation de grille et une deuxième couche d'isolation de grille, et chevauchant la ligne de grille.
R\Brevets \24000\24000. doc - 23 juin 2005 - 4/25 Selon un autre aspect de la présente invention, les avantages mentionnés auparavant et d'autres sont obtenus par un substrat de matrice pour un écran à cristaux liquides (LCD), comprenant un substrat, une pluralité de lignes de grille et une pluralité de lignes de données croisant la pluralité de lignes de grille, définissant une pluralité de régions de pixels; une pluralité de transistors en couche mince, chacun des transistors en couche mince comprenant une électrode de grille, une couche active, une électrode de source, et une électrode de drain; une couche d'isolation de canal formée sur la couche active de chacun parmi la pluralité de transistors en couche mince entre l'électrode de source et l'électrode de drain; une électrode de pixel formée sur chacune des régions de pixels et entrant en contact avec l'électrode de drain; un plot de grille formé au niveau d'une extrémité de chacune parmi la pluralité des lignes de grille, le plot de grille ayant une couche d'isolation de grille, un trou de contact disposé dans la couche d'isolation de grille, et un modèle d'électrode transparent entrant en contact avec le plot de grille au travers du trou de contact.
Selon un mode de réalisation, chacune parmi la pluralité de lignes de grille et de plots de grille correspondant à une structure double couche. En variante, chacune parmi la pluralité de lignes de grille et de plots de grille peut correspondre a une structure triple couche.
Selon un autre mode de réalisation, la couche d'isolation de canal comprend un oxyde de silicium (SiOx).
Le substrat de matrice peut comprendre en outre un modèle de couche active et une électrode de condensateur formée partiellement au-dessus de la pluralité de lignes de grille et chevauchant partiellement la pluralité de lignes de grille.
Selon un mode de réalisation, le modèle d'électrode transparent est formé sur la pluralité de lignes de données.
Selon un mode de réalisation, la couche d'isolation de grille comprend un nitrure de silicium (SiNx).
Dans un autre aspect, la présente invention propose un procédé de fabrication d'un substrat de matrice d'un écran à cristaux liquides (LCD), dans lequel le procédé comprend la formation d'une ligne de grille, d'un plot de grille, et d'une électrode de grille ayant trois sous couches matérielles; formant une ligne de données ayant un plot de données; formant un transistor en couche mince ayant une électrode de source, une couche active, et une électrode de drain; formant une couche d'isolation de canal sur une partie exposée de la couche active; formant un modèle d'électrode transparent qui entre en contact avec le plot de grille au travers du trou de contact; et formant une électrode de pixel entrant en contact avec l'électrode de drain.
R \Brevets\24000A24000. doc - 23 juin 2005 - 5.25 Selon un mode de réalisation, le procédé consistant à former la ligne de grille, le plot de grille, et l'électrode de grille ayant trois sous couches matérielles comprend les étapes consistant à : former une sous couche métallique à résistance basse; former une première sous couche métallique de barrière ayant du Mo sur la sous couche métallique à résistance basse; et former une seconde sous couche métallique de barrière ayant un matériau conducteur transparent sur la première sous couche métallique de barrière.
Selon un autre mode de réalisation, le procédé consistant à former la sous couche métallique à résistance basse comprend la formation d'une couche ayant de 10 l'Al.
Selon un autre mode de réalisation, le procédé consistant à former la seconde sous couche métallique de barrière comprend la formation d'une couche ayant de l'ITO.
Dans un autre aspect, la présente invention propose un substrat de matrice pour un écran à cristaux liquides (LCD), qui comprend un substrat; une pluralité de lignes de grille et une pluralité de lignes de données croisant la pluralité de lignes de grille, définissant une pluralité de régions de pixels, dans lequel chacune parmi la pluralité de lignes de données a trois sous couches matérielles; une pluralité de transistors en couche mince, chacun des transistors en couche mince comprenant une électrode de grille, une couche active, une électrode de source, et une électrode de drain; une couche d'isolation de canal formée sur la couche active de chacun parmi la pluralité de transistors en couche mince entre l'électrode de source et l'électrode de drain; une électrode de pixel formée sur chacune des régions de pixels et entrant en contact avec l'électrode de drain; un plot de grille formé au niveau d'une extrémité de chacune parmi la pluralité de lignes de grille, le plot de grille ayant trois sous couches matérielles; et un modèle d'électrode transparent entrant en contact avec le plot de grille au travers du trou de contact.
Selon un mode de réalisation, les trois sous couches matérielles comprennent une sous couche métallique à résistance basse; une première sous couche métallique de barrière ayant du Mo; et une seconde sous couche métallique de barrière ayant un matériau conducteur transparent.
Selon un autre mode de réalisation, la sous couche métallique à résistance basse comprend de l'Al. La seconde sous couche métallique de barrière peut comprendre de l'ITO.
On comprendra qu'à la fois la description générale précédente et la description détaillée suivante sont exemplaires et explicatives et sont destinées à fournir une explication supplémentaire de l'invention telle que revendiqué.
R.ABrevets\24000A24000. doc - 23 juin 2005 - 6/25 Les dessins joints, qui sont incluent pour fournir une compréhension supplémentaire et sont incorporés dans et constituent une partie de cette description, illustrent des modes de réalisation de l'invention et, avec la description, servent à expliquer les principes de l'invention.
La figure 1 est une vue en plan d'un substrat de matrice pour un écran LCD selon l'art connexe; la figure 2 est une vue en coupe réalisée le long dans lequel ligne I-I' sur la figure 1; la figure 3 est une vue en plan d'un substrat de matrice pour un écran LCD selon un mode de réalisation de la présente invention; la figure 4 est une vue en coupe réalisée le long dans lequel ligne II-II' sur la figure 3; les figures 5A à 5G sont des vues en coupe illustrant un procédé de fabrication d'un substrat de matrice pour un écran LCD selon la présente invention; les figures 6A à 6C illustrent en partie un procédé de formation d'un plot de grille dans un substrat de matrice pour un écran LCD selon la présente invention; la figure 7 est une vue en coupe d'un plot de grille pour un substrat de matrice pour un écran LCD selon un autre mode de réalisation de la présente invention; la figure 8 est une vue en coupe d'un plot de grille d'un substrat de matrice pour un écran LCD selon un autre mode de réalisation de la présente invention; et les figures 9A à 9G sont des vues en coupe illustrant un procédé de fabrication d'un substrat de matrice pour un écran LCD selon la présente invention.
On se réfèrera maintenant en détail aux modes de réalisation de la présente invention, dont des exemples sont illustrés dans les dessins joints.
La figure 3 est une vue en plan d'un substrat de matrice pour un écran LCD selon un mode de réalisation de la présente invention, et la figure 4 est une vue en coupe réalisée le long dans la ligne II-II' sur la figure 3. En se référant aux figures 3 et 4, le substrat de matrice pour un écran LCD comprend un substrat 210 d'isolation transparent, une pluralité de lignes 221 de grille formée sur le substrat 210 d'isolation transparent dans une direction horizontale, et une pluralité d'électrodes 222 de grille faisant saillie et s'étendant depuis la pluralité de lignes 221 de grille. Un plot 277 de grille est formé au niveau d'une extrémité étendue de chacun parmi la pluralité de lignes 221 de grille.
Une première couche 230a d'isolation de grille ayant un coût de grille ayant un trou 271 de contact de plot de grille est formée sur le plot 277 de grande. Un modèle 287 d'électrode transparent est formé sur la première couche 230a d'isolation de grille et est connectée électriquement au plot de grille au travers du trou 271 de contact de plot de grille.
R-ABrevets\24000A24000 doc - 23 juin 2005 - 7/25 La première couche 230a d'isolation et la seconde couche 230b d'isolation de grille sont formées sur la pluralité de lignes 221 de grille et la pluralité d'électrodes 222 de grille. Une couche 241 active et une couche de contact ohmique (non représentée) sont formées séquentiellement sur la seconde couche 230b d'isolation.
Tel qu'illustré sur la figure 3, une pluralité de lignes 261 de données croisent de manière perpendiculaire la pluralité de lignes 221 de grille. Une électrode de source 262 s'étend depuis chacune des lignes 261 de données, et une électrode de drain 263 est disposée à proximité de l'électrode 262 de source, dont chacune des deux chevauchent partiellement l'électrode 222 de grille. Une électrode 265 de condensateur che- vauche chacune parmi la pluralité de lignes 221 de grille.
Un matériau d'électrode conducteur transparent s'étendant depuis une électrode 281 de pixel est formé sur l'électrode 265 de condensateur. Un modèle 245 de couche active est formé au-dessous des lignes 261 de données et de l'électrode 265 de condensateur. Dans cette configuration, un condensateur d'emmagasinage est formé entre l'électrode 281 de pixel et les lignes 221 de grille. La couche 230a d'isolation de grille formée entre l'électrode 281 de pixel et des lignes 221 de grille peuvent être fines pour compenser le condensateur d'emmagasinage, empêchant ainsi une défaillance de point. En d'autres termes, étant donné que le condensateur d'emmagasinage est formé régulièrement entre l'électrode 281 de pixel s'étendant depuis l'électrode 265 de condensateur et les lignes 221 de grille, la capacité d'emmagasinage est sensiblement compensée.
Une couche 242 d'isolation de canal ayant un matériau d'isolation tel que de l'oxyde de silicium (SiOx) est formée sur la couche active, qui forme un canal entre l'électrode de source 262 et l'électrode de drain 263. La couche 242 d'isolation de canal empêche la couche 241 active d'être contaminée.
Un modèle 28l a d'électrode de pixel est formé de manière supplémentaire sur les lignes 261 de données. Le modèle 281a d'électrode de pixel formé sur les lignes 261 de données peut être utilisé en tant que modèle d'autoréparation si un circuit ouvert dans la ligne de données se produit. Une électrode 281 de pixel est formée au niveau d'une région de pixel définie par le croisement des lignes 221 de grille et des lignes 261 de données. L'électrode 281 de pixel est connectée électriquement à l'électrode de drain 263 et à l'électrode 265 de condensateur. De même, l'électrode 281 de pixel recouvre l'électrode 265 de condensateur et est connectée électrique-ment à l'électrode 265 de condensateur.
Un plot 278 de données est formé s'étendant depuis chacune parmi la pluralité de lignes 261 de données et au niveau d'une extrémité de chacune des lignes 261 de données. Un modèle 243 actif est formé au- dessous du plot 278 de données, et un modèle 288 d'électrode transparent est formé sur le plot 278 de données. La couche R:\Brevets\24000\24000. doc - 23 juin 2005 - 8,25 241 active et les lignes 261 de données sont déposées séquentiellement et ensuite modelées une fois. En tant que tel, le modèle 241a de couche active est formé au-dessous des lignes 261 de données.
Un procédé de fabrication du substrat de matrice ayant la construction cidessus va maintenant être décrit en se référant aux dessins joints.
Les figures 5A à 5G sont des vues en coupes illustrant un procédé de fabrication d'un substrat de matrice pour un écran LCD dans un flux de procédé selon la présente invention. En se référant à la figure 5A, une couche 221 a de lignes de grille pour former des lignes de grille est déposée sur un substrat 210, et ensuite, une première couche 230a d'isolation de grille est déposée sur la couche 221a de lignes de grille. La couche 221a de lignes de grille peut être formée d'un métal, tel que du chrome (Cr), du tungstène (W), de l'aluminium (Al), du molybdène (Mo), du titane (Ti), du tantale (Ta), et un alliage d'aluminium (Al). La première couche 230a d'isolation de grille peut être formée d'un matériau isolant tel que du nitrure de silicium (SiNx) et du dioxyde de silicium (Si02).
Un film photorésistant est revêtu sur la première couche 230a d'isolation de grille. Le film photorésistant peut être une résine positive dans laquelle la partie exposée à la lumière est développée par une solution de développement. Cependant, l'homme du métier se rendra compte aisément qu'une résine négative peut être utili- sée. Le film photorésistant revêtu est exposé à une lumière au travers d'un masque de diffraction disposé au-dessus du substrat 210 pour former le modèle 291 photorésistant. Le masque de diffraction comprend une première partie au travers de laquelle une lumière est transmise, une deuxième partie configurée comme un grillage et au travers de laquelle une lumière est partiellement transmise par diffraction, et une troisième partie par laquelle une lumière est complètement bloquée.
En utilisant des techniques photolithographiques, le film photorésistant est exposé au travers du masque de diffraction pour former un modèle photorésistant ayant une partie étagée. Par exemple, une lumière est projetée sur le film photorésistant sur le substrat 210 au travers du masque, exposant des parties du film photoré- sistant. Ensuite, lorsque le film photorésistant exposé est développé, un modèle 291 photorésistant est laissé sur le plot 277 de grille, les lignes 221 de grille et les électrodes 222 de grille.
Au cours du développement du film photorésistant revêtu, la partie exposée du film photorésistant est retirée, de sorte que le modèle 291 photorésistant est formé tel 35 que représenté sur la figure 5A.
Ensuite, en se référant à la figure 5B, la première couche 230a d'isolation de grille exposée par le modèle 291 photorésistant est enlevée par gravure sèche, et ensuite, la couche 221a de métal de grille sous-jacente est gravée par gravure R:\Brevets\2 4 00012 4 00 0 doc - 23 juin 2005 - 9/25 humide. Après quoi, le modèle 291 photorésistant restant sur le plot 277 de grille, la ligne 221 de grille et l'électrode 222 de grille est retirée par un procédé de calcination. A cause du modèle sur le masque de diffraction, le modèle 291 photorésistant disposé sur le plot 277 de grille a une forme, qui comprend une surface de hauteurs variables. Par conséquent, lorsque le modèle 291 photorésistant ayant une hauteur inférieure sur le plot 277 de grille est retiré, la première couche 230a d'isolation de grille est partiellement exposée au niveau des parties plus basses du modèle 291 photorésistant. La partie exposée correspond au trou 271 de contact. La partie exposée de la première couche 230a d'isolation est gravée par un procédé de gravure sèche. Par conséquent, tel qu'illustré sur la figure 5C, le plot 277 de grille, l'électrode 222 de grille et la ligne 221 de grille sont formés sur le substrat 210, et la première couche 230a d'isolation de grille est formée sur le plot 277 de grille, l'électrode 222 de grille et la ligne 221 de grille. De même, un trou 271 de contact de plot de grille est formé sur la première couche 230a d'isolation de grille sur le plot 277 de grille.
Ensuite, le modèle 291 photorésistant restant sur le plot 277 de grille est éliminé. La première couche 230a d'isolation de grille ayant le trou 271 de contact de plot de grille est formée sur le plot 277 de grille pour protéger le plot 277 de grille d'une défaillance de contact du fait d'une corrosion et d'une oxydation du plot 277 de grille au cours d'un traitement ultérieur. Au contraire, lorsque la ligne 221 de grille estformée d'un matériau métallique tel que du titane (Ti), la première couche 230a d'isolation de grille n'a pas besoin d'être formée sur le plot 277 de grille.
Ensuite, en se référant à la figure 5D, une seconde couche 230b d'isolation de grille, une couche 24l a semi-conductrice et une couche 261a de lignes de données pour former la ligne de données sont formées séquentiellement sur une surface entière du substrat 210, y compris la ligne 221 de grille, l'électrode 222 de grille et le plot 277 de grille.
La seconde couche 230b d'isolation de grille peut comprendre un isolateur, tel que du nitrure de silicium (SiNx) et du dioxyde de silicium (Si02). La couche 261a de lignes de données peut être formée d'un métal tel que du chrome (Cr), du tungstène (W), de l'aluminium (Al), du molybdène (Mo), du titane (Ti), du tantale (Ta), et un alliage d'aluminium (Al).
Ensuite, un film photorésistant est revêtu sur une couche 261 de lignes de données. Le film photorésistant revêtu est exposé en utilisant un masque de diffraction disposé au-dessus du substrat 210 et ensuite développé pour former un modèle 292 photorésistant.
Une exposition de diffraction en utilisant un autre masque de diffraction est réalisée selon sensiblement le même principe que celui de l'opération d'exposition précédente. En exposant par diffraction et en développant le film photorésistant, un R-ABrevets\24000A24000. doc - 23 juin 2005 - 10/25 modèle 292 photorésistant ayant une hauteur d'étape prédéterminée est formé sur la couche 261a de lignes de données.
Par exemple, le modèle 292 photorésistant est formé d'une première partie recouvrant une surface entière de l'électrode 222 de grille, d'une seconde partie recouvrant partiellement la ligne 221 de grille, et d'une troisième partie recouvrant une partie prédéterminée de la ligne 221 de grille et chevauchant une région sur laquelle le plot 278 de données est encore de formation.
Après quoi, la seconde couche 230b d'isolation de grille, la couche 24l a semi-conductrice et la couche 261a de ligne de données, sur laquelle n'est pas disposé le modèle 292 photorésistant, sont gravés, modelés en utilisant le modèle 292 photo-résistant en tant que masque.
En se référant à la figure 5E, la couche 261a de ligne de données est gravée par gravure humide, et la couche 241a semi-conductrice et la deuxième couche 230b d'isolation de grille sont gravées par gravure humide, de sorte qu'uniquement la première couche 230a d'isolation de grille ayant le trou 271 de contact de plot de grille est laissée sur le plot 277 de grille. De même, la seconde couche 230b d'isolation de grille, la couche 241 active et la seconde couche 261 métallique sont formées sur l'électrode 222 de grille. Le modèle 292 photorésistant reste partiellement sur la seconde couche 261 métallique modelée, c'est-à-dire, le modèle de lignes de données, au-dessus de l'électrode 222 de grille, et en partie sur l'électrode 265 de condensateur au-dessus de la ligne 221 de grille.
Sur la ligne 221 de grille, la seconde couche 230b d'isolation de grille chevauche partiellement l'électrode 222 de grille. La première couche 230a d'isolation de grille est formée sur une surface de l'électrode de grille. Une couche 245 active et une électrode 265 de condensateur sont formées sur la ligne 221 de grille.
Au niveau d'une extrémité de la ligne de grille, un plot 278 de données est formé. De ce fait, la seconde couche 230b d'isolation de grille, le modèle 243 de couche actif, et le plot 278 de données sont formés séquentiellement sur la région de plot de données du substrat 210. A ce niveau de fabrication, le modèle 292 photo- résistant reste sur le plot 278 de données.
Ensuite, le modèle 292 formé au-dessus de l'électrode 222 de grille audessus d'une partie de la ligne 221 de grille, et au-dessus d'une partie du plot 278 de données est partiellement éliminé par un procédé de calcination. Le résultat de la calcination partielle est tel qu'une surface supérieure de la couche 261a de lignes de données est partiellement exposée. Ensuite, la partie exposée de la couche 261a de lignes de données est gravée pour exposer partiellement la couche 241 active. En exposant la couche 241 active, la couche 261a de lignes de données est divisée en une électrode de source 262 et une électrode de drain 263.
R\Brevets\24000\24000 doc - 23 juin 2005 - Il/25 En se référant à la figure 5F, une électrode de source 262 et une électrode de drain 263 sont espacées l'une de l'autre d'une distance prédéterminée par une gravure de la partie exposée de la couche 261a de lignes de données. A ce niveau du procédé de fabrication exemplaire, le modèle 292 photorésistant reste encore sur une partie de l'électrode de source 262 et de l'électrode de drain 263.
Ensuite, afin de former un canal dans la couche 241 active, une couche dopée d'impuretés formée sur la couche 241 active est gravée par gravure sèche en utilisant des ions n+, de sorte qu'une couche de contact ohmique (non représentée) est formée au-dessous de l'électrode de source 242 et l'électrode de drain 243. Au cours de la gravure sèche en utilisant des ions n+, la surface entière du substrat 210 est exposée à un plasma d'O2 de telle manière que des ions d'oxyde sont accélérés vers la surface exposée de la couche 241 active pour former une couche 242 d'isolation de canal, qui peut comprendre un oxyde.
L'exposition de la couche à un plasma d'O2 peut être aisément réalisée en utili- sant un appareil de gravure sèche par n+. L'homme du métier se rendra compte que d'autres plasmas, tel qu'un plasma d'azote, un plasma de tungstène, etc. peuvent être utilisés. La couche 242 d'isolation de canal empêche la couche 241 active d'être contaminée et protège la couche active.
Ensuite, le modèle 292 photorésistant restant sur l'électrode de source 262 et l'électrode de drain 263 est éliminé.
En se référant à la figure 5G, un matériau d'électrode conducteur transparent est déposé et modelé pour former une électrode 281 de pixel et des modèles 287 et 288 d'électrode transparent. Les métaux transparents de matériaux d'électrodes conducteurs transparents, tels que de l'indium étain oxyde (ITO), de l'indium zinc oxyde (IZO), de l'indium étain zinc oxyde (ITZO), et analogues.
L'électrode 281 de pixel est formée sur la région de pixel définie par le croise-ment des lignes 221 de grille et des lignes 261 de données, et est connectée électriquement à l'électrode de drain 263. L'électrode 281 de pixel s'étend jusqu'à une surface supérieure de la ligne de grille qui lui est adjacente pour recouvrir l'électrode 265 de condensateur.
Selon un mode de réalisation particulier de la présente invention, une défaillance de contact entre l'électrode de drain 263 et l'électrode 281 de pixel peut être empêchée car l'électrode de drain 263 et l'électrode 281 de pixel sont connectées par un contact direct. Au contraire, une défaillance de contact peut se produire dans un écran LCD de l'art connexe qui connecte l'électrode de pixel à l'électrode de drain au travers d'un trou de contact formé dans la couche de passivation.
Les modèles 287 et 288 d'électrode transparents peuvent être formés sur la ligne 261 de données, et peuvent être utiles étant donné qu'ils peuvent être utilisés en R..ABrevets\24000A24000.doc - 23 juin 2005 - 12/25 tant qu'électrode d'autoréparation si une défaillance ouverte de la ligne de données se produit. Les modèles 287 et 288 d'électrode transparents sont également formés sur le plot 277 de grille et le plot 278 de données. Les modèles 287 et 288 d'électrode transparents tels que formés sur le plot 277 de grille entrent en contact électrique- ment avec le plot 277 de grille au travers du trou de contact 271 de plot de grille.
Les figures 6A à 6C illustrent partiellement un procédé de formation d'un plot de grille dans un substrat de matrice pour un écran LCD selon la présente invention.
En se référant aux figures 6A et 5C, un plot 277, 377 de grille est formé sur chaque substrat 210, 310. Des premières couches 230a et 330a d'isolation de grille sont respectivement formées sur des plots 277 et 377 de grille ont des trous 271 et 371 de contact de plot. La couche 330a d'isolation de n'expose par le plot 377 de grille au niveau du trou 371 de contact. En formant ces structures, une couche métallique de grille pour former des lignes de grille est disposée sur un substrat 210, 310 et ensuite, une première couche 230a, 330a d'isolation de grille est déposée sur la couche métallique de grille.
Un film photorésistant est revêtu sur la première couche 230a, 330a d'isolation de grille. Le film photorésistant revêtu est exposé à une lumière au travers d'un masque de diffraction disposé au-dessus du substrat 210, 310, et ensuite développé pour former un modèle photorésistant ayant une surface avec des hauteurs variables.
Ensuite, la première couche 230a, 330a d'isolation de grille qui est exposée par le modèle photorésistant est enlevé par gravure sèche, et le modèle photorésistant formé sur le plot 277, 377 de grille ayant une hauteur plus basse et le motif photo-résistant restant sur la ligne 221 de grille et l'électrode 222, 322 de g sont retirés par un procédé de calcination. Lorsque le modèle photorésistant formé au niveau d'une hauteur basse sur le plot 277 de grille est retiré par la calcination, la première couche 230a, 330a d'isolation de grille est partiellement exposée. La partie exposée de la première couche 230a, 330a d'isolation est gravée par un procédé de gravure sèche. De ce fait, tel que représenté sur la figure 6a, la première couche 330a d'isolation ayant un trou 371 de contact de plot de grille qui n'expose pas le plot 377 de grille est formée sur le plot 377 de grille.
Ensuite, la couche métallique de grille est gravée par gravure humide pour former le plot 377 de grille, les lignes de grille et les électrodes de grille. Ensuite, le modèle photorésistant restant sur le plot 377 de grille est éliminé.
Si le plot 377 de grille est formé tel que ci-dessus, l'opération de gravure sèche de la première couche 330a d'isolation de grille, l'opération de calcination, et l'opération de gravure sèche pour former le trou 371 de contact de plot de grille dans la première couche 330a d'isolation de grille peut être formée avec une pièce unique d'équipement. Ensuite, le substrat résultant est transféré vers un graveur humide pour R-1Brevets\24000\24000. doc - 23 juin 2005 - 13/25 une gravure humide de la couche métallique de grille. Ceci amène une fabrication plus simple et plus aisée.
De même, étant donné que le plot 377 de grille peut être protégé par la première couche 330a d'isolation de grille restante dans le trou 371 de contact de plot de grille, une défaillance de contact entre le plot 377 de grille et le modèle 387 d'électrode transparent peut être empêchée.
Ensuite, en se référant aux figures 6B et 5E, la couche de matériau utilisée pour la ligne de données et la couche 230a, 330a d'isolation de grille sont gravées en utilisant le modèle photorésistant en tant que masque afin de former une électrode de source 262 et une électrode de drain 263 sur une région de transistor en couche mince. De ce fait, les parties de la couche 230a, 330a d'isolation de grille, qui recouvre les trous 271, 371 de contact sont retirées, exposant ainsi les trous 271, 371 de contact.
En se référant aux figures 6C et 5G, le plot 277, 377 de grille entre en contact électriquement avec le modèle 287, 387 d'électrode transparente au travers du trou 271, 371 de contact de plot de grille.
Dans un substrat de matrice pour un écran LCD selon la présente invention, la ligne de grille peut être formée selon une structure double couches ou une structure triples couches.
Pour empêcher un retard de signal, de l'Al, un alliage d'Al, du Mo, du Cu, ou analogues ayant une résistivité relativement basse (par exemple, inférieure à 15 2m-1) est approprié pour le matériau métallique pour la ligne de grille. Parmi les matériaux métalliques ci-dessus, l'Al et l'AlNd est le plus largement utilisé.
Cependant, l'Al ou l'AlNd sont susceptibles d'être contaminés, tel que par oxy- dation. Lorsque l'AI ou l'AINd est exposé à l'air, une diffusion vers l'extérieur d'ions d'Al et une diffusion vers l'intérieur d'ions d'oxygène se produit, de sorte qu'un film d'oxyde, par exemple, un film d'Al2O3, est formé sur une surface de ce dernier. De même, lorsque la ligne de grille d'Al ou d'AINd entre en contact avec l'électrode de pixel transparente ayant de l'ITO, une partie de contact entre les deux couches métal- ligues est oxydée du fait de l'oxygène interne de l'ITO, ce qui amène une augmenta- tion de la résistance électrique.
Par conséquent, une ligne de grille formée uniquement d'Al est susceptible d'une détérioration de dispositif du fait d'une oxydation. Cet effet peut être atténué en ayant la ligne de grille faite d'une structure d'empilement ayant une couche de Mo empilée sur une couche d'Al. Le Mo a une résistivité relativement basse de 12-14 2cm-1 et une caractéristique de contact relativement bonne avec l'Al. En outre, le Mo peut être utilisé en tant que matériau de lignes de grille seul sans combinaison avec d'autres matériaux.
R:ABrevets\24000A24000.doc - 23 juin 2005 - 14125 La figure 7 est une vue en coupe d'un plot de grille d'un substrat de matrice pour un écran LCD selon un autre mode de réalisation de la présente invention. Tel qu'illustré sur la figure 7, le plot 477 de grille du substrat de matrice est formé au niveau d'une extrémité de la ligne de grille ayant une structure double couche.
Comme la ligne de grille, le plot de grille peut avoir une structure double couche.
Le plot 477 de grille est fait pour avoir une structure double couche constituée d'une couche 477a métallique à résistance basse et une couche 477b métallique de barrière. Du Mo peut être utilisé pour la couche 477b métallique de barrière, et de l'Al ou un alliage d'Al (par exemple AINd ou analogues) peut être utilisé pour la couche 477a métallique à basse résistance.
La couche 430a minuscule d'isolation de grille est faite d'un matériau isolant, tel que du nitrure de silicium (SiNx) ou de l'oxyde de silicium (SiOx). La couche 430a d'isolation de grille formée sur le plot 477 de grille a un trou 471 de contact.
Un modèle 487 d'électrode transparent est formé sur la couche 430a d'isolation de grille et entre en contact avec le plot 477 de grille au travers du trou 471 de contact de plot de grille.
Avec la ligne de grille et/ou le plot 477 de grille formé selon une structure double couche tel que décrit, une couche d'oxyde peut être empêché d'être formée sur le plot de grille exposé au travers du trou de contact de plot de grille lorsque le plot de grille est exposé à un plasma d'02, qui est fait pour former une couche d'isolation de canal sur la couche active. En outre, lorsque le modèle 487 d'électrode transparent est formé sur le plot 477 de grille, le contact entre les deux matériaux est amélioré, amenant une amélioration de la performance du dispositif.
La figure 8 est une vue en coupe d'u plot de grille d'un substrat de matrice pour un écran LCD selon un autre mode de réalisation de la présente invention. Tel qu'illustré sur la figure 8, le plot 577 de grille du substrat de matrice est formé au niveau d'une extrémité de la ligne de grille ayant une structure triple couche. Comme la ligne de grille, le plot de grille a la structure triple couche étant donné que le plot de grille est formé à partir d'un même matériau que celui de la ligne de grille.
Par exemple, le plot 577 de grille peut être fait pour avoir une structure tripe couche constituée d'une couche 577a métallique à résistance basse, d'une première couche 577b métallique de barrière et d'une seconde couche 577c métallique de barrière. Dans un exemple, du Mo est utilisé pour la première couche 577b métallique de barrière, et un matériau condensateur transparent, tel que de l'ITO, de l'IZO, et de l'ITZO, est utilisé pour la seconde couche 577c métallique de barrière. De l'Al, ou un alliage d'Al (par exemple, de l'AlNd) peut être utilisée pour la couche 577a métallique à résistance basse.
R: \Brevets\24000\24000. doc - 23 juin 2005 - 15/25 La couche 530a d'isolation de grille est faite d'un matériau isolant, tel que du nitrure de silicium (SiNx) ou de l'oxyde de silicium (SiOx). La couche 530a d'isolation de grille formée sur le plot 577 de grille à un trou 571 de contact de plot de grille.
Un modèle 587 d'électrode transparent est formé sur la couche 530a d'isolation de grille en contact avec le plot 577 de grille au travers du trou 571 de contact de plot de grille.
Par conséquent, si la ligne de grille et/ou le plot de grille sont formés selon une structure triple couche, une couche d'oxyde peut être empêchée d'être formée sur le l0 plot de grille grâce à la seconde couche 577c de barrière exposée au travers du trou 571 de contact de plot de grille tandis que le plot de grille est exposé au plasma d'O2, qui est fait pour former une couche d'isolation de canal sur la couche active. De plus, la seconde couche 577c de barrière empêche la ligne de grille et le plot de grille d'être corrodés et ainsi empêche une défaillance de dispositif amenée à partir d'une corrosion. De manière alternative, le plasma d'02 utilisé pour la couche d'isolation de canal peut être remplacé par un plasma d'azote, un plasma de tungstène, ou analogues.
Les figures 9A à 9G sont des vues en coupe illustrant un procédé de fabrication d'un substrat de matrice pour un écran LCD selon la présente invention.
En se référant à la figure 9A, des couches 621a, 621b et 621c métalliques de grille pour la formation de lignes de grille sont déposées séquentiellement sur un substrat 610, et ensuite une première couche 630a d'isolation de grille est déposée sur les couches 621a, 621b et 621e métalliques de grille.
Les couches 621a, 621b et 621c métalliques de grille sont formées selon une structure triple couche dans laquelle la couche 621 a métallique à résistance basse, la première couche 621b métallique de barrière et la seconde couche 621c métallique de barrière sont formées séquentiellement.
Les couches 621a, 621b et 621e métallique de grille comprennent un matériau conducteur, tel que du chrome (Cr), du tungstène (W), de l'aluminium (Al), du molybdène (Mo), du titane (Ti), du tantale (Ta), et un alliage d'aluminium (Al). La première couche métallique 621b de barrière peut être formée de Mo. La seconde couche 621c métallique de barrière peut être formée d'un matériau conducteur transparent, tel que de l'ITO, de l'IZO, et de l'ITZO. La première couche 630a d'isolation de grille est formée d'un matériau isolant, tel que du nitrure de silicium (SiNx) et du dioxyde de silicium (SiO2).
Un film photorésistant est revêtu sur la première couche 630a d'isolation de grille. Le film photorésistant revêtu est exposé à une lumière, à l'exception de régions où des lignes de grille et des électrodes de grille doivent être formées, au travers d'un R.\Brevets\24000\24000.doc - 23 juin 2005 - 16/25 masque de diffraction disposé au-dessus du substrat 610 et ayant un modèle prédéterminé. Lorsque le film photorésistant exposé est développé, un modèle 691 photo-résistant est formé sur les régions où un plot 677 de grille, des lignes 621 de grille et des électrodes 622 de grille doivent être formés, tel qu'illustré sur la figure 9A.
Ensuite, en se référant à la figure 9B, la première couche 630a d'isolation de grille exposée par le modèle 691 photorésistant est enlevé par un procédé de gravure humide, et ensuite, les couches 621a, 621b et 621c sous-jacentes métalliques de grille sont gravées par un procédé de gravure humide, de sorte que le plot 677 de grille, l'électrode 622 de grille et la ligne 621 de grille sont formés.
Par la suite, le modèle 691 photorésistant restant sur le plot 677 de grille, l'électrode 622 de grille et la ligne 621 de grille est éliminé, tel qu'illustré sur la figure 9C.
Ensuite, en se référant à la figure 9D, une seconde couche 630b d'isolation de grille, une couche 641 a semi-conductrice et une couche 661 a de ligne de données pour la formation des lignes de données sont formées séquentiellement sur une surface entière du signal 610 comprenant la ligne 621 de grille, l'électrode 622 de grille, et le plot 677 de grille.
La seconde couche 630b d'isolation de grille est faite d'un matériau isolant, tel que du nitrure de silicium (SiNx) et des dioxydes de silicium (SiO2). La couche 66l a de lignes de données est formée d'un métal, tel que du chrome (Cr), du tungstène (W), de l'aluminium (Al), du molybdène (Mo), du titane (Ti), du tantale (Ta), et un alliage d'aluminium (Al).
Ensuite, un film photorésistant est revêtu sur la couche 661a de lignes de données. Le film photorésistant revêtu est exposé à une lumière en utilisant un masque de diffraction disposé au-dessus du substrat 610 et ayant un modèle prédé- terminé. Le film photorésistant exposé est ensuite développé.
L'exposition de diffraction est réalisée selon des principes sensiblement similaires à ceux de l'opération d'exposition précédente. En exposant par diffraction et en développant le film photorésistant, un modèle 692 photorésistant est formé sur la couche 661A de lignes de données. Le modèle 692 photorésistant formé au-dessus de l'électrode 622 de grille a une partie étagée (c'est-à-dire, une surface à hauteur variable). Le modèle 692 photorésistant formé partiellement au-dessus de la ligne 621 de grille et le plot 678 de données chevauchent partiellement la ligne 621 de grille.
Par la suite, la seconde couche 630b d'isolation de grille, la couche 641a semi-conductrice et la couche 661a de ligne de données, sur lesquelles n'apparaît pas le modèle 692 photorésistant, sont gravées et modelées en utilisant le modèle 692 photorésistant en tant que masque.
R. \Brevets\24000'24000 doc - 23 juin 2005 - 17/25 Tel qu'illustré sur la figure 9E, la première couche 630a d'isolation de grille formée sur le plot 677 de grille est retirée avec la seconde couche 630b d'isolation de grille au cours d'un procédé de gravure. De manière alternative, le plot 677 de grille peut être ouvert en retirant la première couche 630a d'isolation de grille formée sur le plot 677 de grille en utilisant une exposition de diffraction lorsque la ligne 621 de grille et l'électrode 622 de grille sont formées.
En se référant aux figures 9E et 9F, le modèle 692 photorésistant formé au-dessus de l'électrode 622 de grille et ayant la partie étagée, et le modèle 692 photo-résistant partiellement restant au-dessus de la ligne de grille est restant sur le plot 678 de données, sont calcinés de telle manière qu'une surface supérieure de la couche 661a de ligne de données est partiellement exposée. Ensuite, la couche 661 a de lignes de données est gravée de telle manière qu'une surface supérieure d'une couche 641 active est exposée.
De ce fait, une électrode de source 662 et une électrode de drain 663 sont formées sur la couche 641 active et espacées de l'électrode de source 662 à une distance prédéterminée. Le modèle 692 photorésistant reste sur l'électrode de source 662 et l'électrode de drain 663.
Ensuite, afin de fonner un canal dans la couche 641 active, une couche dopée d'impuretés (non représentée) est formée sur la couche 241 active par gravure sèche en utilisant des ions n+. En gravant par gravure sèche, une couche de contact ohmique (non représentée) est formée au-dessous de l'électrode de source 642 et de l'électrode de drain 643.
Au cours d'une gravure sèche en utilisant des ions n+, la surface entière du substrat 610 est exposée à un plasma d'02 de telle manière que des ions d'oxyde sont accélérés vers la surface exposée de la couche 641 active amorphe pour former une couche 642 d'isolation de canal tel qu'un oxyde. La couche 642 d'isolation de canal empêche la couche 641 active d'être contaminée.
L'exposition du substrat à un plasma d'02 peut être réalisée en utilisant un appareil de gravure sèche de n+ généralement connu dans l'art. En outre, le plasma d'02 peut être remplacé par un plasma d'azote, un plasma de tungstène, ou analogues.
Après quoi, le modèle 692 photorésistant restant sur l'électrode de source 662 et l'électrode de drain 663 est éliminé.
En se référant à la figure 9G, un matériau d'électrode conducteur transparent est déposé et modelé pour former une électrode 681 de pixel et des modèles 687 et 688 d'électrode transparent. Le matériau d'électrode conducteur transparent comprend un matériau conducteur transparent, tel que de l'indium étain oxyde (ITO), de l'indium zinc oxyde (IZO), et de l'indium étain zinc oxyde (ITZO).
R-\BrevetsV24000A24000. doc - 23 juin 2005 - 18/25 L'électrode 681 de pixel est formée sur la région de pixels définie par les lignes 621 de grille et les lignes 661 de données croisées et est connectée électriquement à l'électrode de drain 663. L'électrode 681 de pixel s'étend jusqu'à une surface supérieure de la ligne de grille adjacente à cette dernière pour recouvrir l'électrode 665 de condensateur.
Selon la présente invention, étant donné que l'électrode de drain 663 et l'électrode 681 de pixel sont connectées par un contact direct, une défaillance de contact entre les deux électrodes due au fait d'une défaillance ouverte de l'électrode 681 de pixel peut être empêchée. Les modèles 687 et 688 d'électrode transparents sont formés sur la ligne 661 de données et peuvent être utilisés en tant qu'électrode d'autoréparation si une défaillance ouverte de la ligne de données se produit. Les modèles 687 et 688 d'électrode transparents sont également formés sur le plot 677 de grille et le plot 678 de données.
Tel que décrit ci-dessus, selon la présente invention, étant donné qu'un substrat de matrice d'un écran LCD est conçu pour faire entrer en contact l'électrode de drain avec l'électrode de pixel sans qu'une couche de passivation ne soit intercalée entre elle, le substrat de matrice peut être fabriqué en utilisant uniquement trois masques. En tant que tel, la fabrication est simplifiée et des coûts de fabrication sont réduits.
De même, étant donné que les modèles d'électrode de pixel sont formés même sur la ligne de données, elles peuvent être utilisées en tant qu'électrodes d'autoréparation si une défaillance ouverte de la ligne de données se produit. Par conséquent, une défaillance de produit est empêchée et un temps de traitement est raccourci, améliorant ainsi le rendement de production. De plus, étant donné que la couche de canal du transistor en couche mince est traitée par plasma pour former une couche d'isolation de canal, la couche 641 active peut être empêchée d'être contaminée, améliorant ainsi des caractéristiques de signaux. En outre, étant donné que le traite-ment au plasma peut être réalisé avec la gravure sèche correspondant à un procédé précédent du traitement au plasma qui est réalisé, un appareil de plasma séparé n'est pas nécessaire. Ceci simplifie le procédé de fabrication et peut réduire des coûts.
Bien que la présente invention ait été expliquée par les modes de réalisation représentés sur les dessins décrits ci-dessus, l'homme du métier comprendra que l'invention n'est pas limitée au mode de réalisation, mais plutôt que divers changements et modifications de cedernier sont possibles sans s'écarter de l'esprit de l'invention. Par conséquent, la portée de l'invention sera déterminée uniquement par
les revendications jointes et leurs équivalents.
R.\Brevets\24000\24000.doc - 23 juin 20(15 - 19/25
Claims (20)
1. Procédé de fabrication d'un substrat de matrice d'un écran à cristaux liquides (LCD), le procédé comprenant les étapes consistant à : - former une ligne (221; 621) de grille et une électrode (222; 622) de grille connectée à la ligne (221; 621) de grille; - former un plot (277; 377; 477; 577; 677) de grille disposé au niveau 630a) d'isolation de grille a un trou (271; 371; 471; 571) de contact; former une ligne de données (261; 661) ayant un plot (278; 678) de données; - former un transistor en couche mince ayant une électrode de source (262 662), une couche active (241; 641), et une électrode de drain (263; 663) ; - former une couche (230a; 330a; 430a; 530a; 630a) d'isolation de couche sur une partie exposée de la couche active (241; 641) ; - former un modèle (287, 288; 387; 487; 587; 687; 688) d'électrode transparent qui entre en contact avec le plot (277; 377; 477; 577; 677) de grille au travers du trou de contact (271; 371; 471; 571) ; et - former une électrode de pixel (280; 680) entrant en contact avec l'électrode de drain (263; 663).
2. Procédé selon la revendication 1, dans lequel la formation du plot (277; 377; 477; 577; 677) de grille comprend les étapes consistant à : former une couche (221a) de ligne de grille, une première couche (230a 330a; 630a) d'isolation de grille, et un film photorésistant sur un substrat (210;310;610); - exposer et développer le film photorésistant de telle manière que le film photorésistant a une partie étagée, dans laquelle une partie inférieure de la partie étagée correspond au trou de contact (271; 371; 471; 571) ; - graver la couche (221a) de ligne de grille et la première couche (230a 330a; 630a) d'isolation de grille pour former le plot (277; 377; 477; 577; 677) de grille, dans lequel une partie de la couche (230a; 330a; 430a; 530a; 630a) d'isolation de grille sous la partie inférieure est retirée; et - éliminer le film photorésistant.
R \Brevets\24000\24000 doc - 23 juin 2005 - 20/25 d'une extrémité de la ligne (221; 621) de grille, le plot (277; 377; 477 577; 677) de grille ayant une couche (230a; 330a; 430a; 530a; 630a) d'isolation de grille, dans laquelle la couche (230a; 330a; 430a; 530a
3. Procédé selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que former le transistor en couche mince comprend les étapes consistant à : - déposer une seconde couche (230b; 630b) d'isolation de grille, une couche (241 a; 641a) semi-conductrice, une couche (261a; 661a) de ligne de données et un film photorésistant; exposer et développer le film photorésistant de telle manière que le film photorésistant a une partie étagée, dans laquelle la partie étagée comprend une partie inférieure correspondant à la partie exposée de la couche active (241;641); lo - graver la couche (230a; 330a; 430a; 530a; 630a) d'isolation de grille, la couche (24l a; 641a) semi-conductrice, et la couche (26l a; 661a) de ligne de données, dans laquelle une partie de la couche (26l a; 661a) de ligne des données correspondant à la partie inférieure est retirée, exposant une partie de la couche (24l a; 641a) semi-conductrice; et - éliminer le film photorésistant.
4. Procédé selon la revendication 3, caractérisé en ce que former la couche (242; 642) d'isolation de canal comprend une gravure à sec de la partie exposée de la couche active (241; 641) en utilisant des ions n+.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que former le modèle (287, 288; 387; 487; 587; 687; 688) d'électrode transparent comprend former une électrode (265; 665) de condensateur entre la ligne (221; 621) de grille et une première couche (230a; 330a; 630a) d'isolation de grille et une deuxième couche (230b; 630b) d'isolation de grille, et chevauchant la ligne (221; 621) de grille.
6. Substrat de matrice pour un écran LCD, comprenant: - un substrat (210; 310; 610) ; - une pluralité de lignes de grille (221; 621) et une pluralité de lignes de données (261; 661) croisant la pluralité de lignes de grille (221; 621) , définissant une pluralité de régions de pixel; une pluralité de transistors en couche mince, chacun des transistors en couche mince comprenant une électrode de grille (222; 622), une couche active (241; 641), une électrode de source (262; 662), et une électrode de drain (263; 663) : R. \Brevets\24000\24000 doc - 23 juin 2005 - 21/25 une couche (242; 642) d'isolation de canal sur la couche active (241; 641) de chacune parmi la pluralité de transistors en couche mince entre l'électrode de source (262; 662) et l'électrode de drain (263; 663) ; une électrode de pixel (281; 681) formée sur chacune des régions de pixels 5 et entrant en contact avec l'électrode de drain (263; 663) ; - un plot (277; 377; 477; 577; 677) de grille formé au niveau d'une extrémité de chacune parmi la pluralité de lignes de grille (221; 621), le plot (277; 377; 477; 577; 677) de grille ayant une couche (230a; 330a; 430a 530a; 630a) d'isolation de grille, un trou de contact (271; 371; 471; 571) disposé dans la couche (230a; 330a; 430a; 530a; 630a) d'isolation de grille; et un modèle (287; 288; 387; 487; 587; 687, 688) d'électrode transparent entrant en contact avec le plot (277; 377; 477; 577; 677) de grille au travers du trou de contact (271; 371; 471; 571).
7. Substrat de matrice selon la revendication 6, caractérisé en ce que chacune parmi la pluralité de lignes de grille (221; 621) et de plots (277; 377; 477 577; 677) de grille correspondant à une structure double couche.
8. Substrat de matrice selon la revendication 6, caractérisé en ce que chacune parmi la pluralité de lignes de grille (221; 621) et de plots (277; 377; 477 577; 677) de grille correspondant a une structure triple couche.
9. Substrat de matrice selon l'une quelconque des revendications 6 à 8, caractérisé en ce que la couche (242; 642) d'isolation de canal comprend un oxyde de silicium (SiOx).
10. Substrat de matrice selon l'une quelconque des revendications 6 à 9, comprenant en outre un modèle de couche active (241; 641) et une électrode (265 665) de condensateur formée partiellement au-dessus de la pluralité de lignes de grille (221; 621) et chevauchant partiellement la pluralité de lignes de grille (221 621).
11. Substrat de matrice selon l'une quelconque des revendications 6 à 10, caractérisé en ce que le modèle (287, 288; 387; 487; 587; 687, 688) d'électrode transparent est formé sur la pluralité de lignes de données (261; 661).
R.ABrevets\24000A24000.doc - 23 juin 2005 - 22'25
12. Substrat de matrice selon l'une quelconque des revendications 6 à 11, caractérisé en ce que la couche (230a; 330a; 430a; 530a; 630a) d'isolation de grille comprend un nitrure de silicium (SiNx).
13. Procédé de fabrication d'un substrat de matrice d'un écran à cristaux liquides (LCD), le procédé comprenant les étapes consistant à : - former une ligne (221; 621) de grille, un plot (277; 377; 477; 577; 677) de grille, et une électrode de grille (222; 622) ayant trois sous couches matérielles; former une ligne de données (261; 661) ayant un plot (278; 678) de données; - former un transistor en couche mince ayant une électrode de source (262; 662), une couche active (241; 641) ; et une électrode de drain (263; 663) ; - former une couche (242; 642) d'isolation de canal sur une partie exposée de la couche active (241; 641) ; - former un modèle (287, 288; 387; 487; 587; 687, 688) d'électrode transparent qui entre en contact avec le plot (277; 377; 477; 577; 677) de grille au travers du trou de contact (271; 371; 471; 571) ; et - former une électrode de pixel (280; 680) entrant en contact avec l'électrode de drain (263; 663).
14. Procédé selon la revendication 13, caractérisé en ce que former la ligne (221; 621) de grille, le plot (277; 377; 477; 577; 677) de grille, et l'électrode de grille (222; 622) ayant trois sous couches matérielles comprend les étapes consistant à : - former une sous couche métallique à résistance basse; - former une première sous couche métallique de barrière ayant du Mo sur la sous couche métallique à résistance basse; et - former une seconde sous couche métallique de barrière ayant un matériau conducteur transparent sur la première sous couche métallique de barrière.
15. Procédé selon la revendication 14, caractérisé en ce que former la sous couche métallique à résistance basse comprend la formation d'une couche ayant de l'Al.
16. Procédé selon la revendication 14 ou 15, caractérisé en ce que former la seconde sous couche métallique de barrière comprend la formation d'une couche ayant de l'ITO.
R.\Brevets\24000\24000. doc - 23 juin 2005 - 23'25
17. Substrat de matrice d'un écran à cristaux liquides (LCD), compre- nant: - un substrat (210; 310; 610) ; - une pluralité de lignes de grille (221; 621) et une pluralité de lignes de données (261; 661) croisant la pluralité de lignes de grille (221; 621) , définissant une pluralité de régions de pixels, dans lesquelles chacune parmi la pluralité de lignes de données (261; 661) a trois sous couches matérielles; - une pluralité de transistors en couche mince, chacun des transistors en couche mince comprenant une électrode de grille (222; 622), une couche active (241; 641), une électrode de source (262; 662), et une électrode de drain (263; 663) ; - une couche (242; 642) d'isolation de canal formée sur la couche active (241; 641) de chacun parmi la pluralité de transistors en couche mince entre l'électrode de source (262; 662) et l'électrode de drain (263; 663) ; - une électrode de pixel (280; 680) formée sur chacune des régions de pixels et entrant en contact avec l'électrode de pixel (280; 680) ; - un plot (277; 377; 477; 577; 677) de grille formé au niveau d'une extrémité de chacune parmi la pluralité des lignes de grille (221; 621), le plot (277; 377; 477; 577; 677) de grille formé au niveau d'une extrémité de chacune parmi la pluralité de lignes de grille (221; 621), le plot (277; 377; 477; 577; 677) de grille ayant trois sous couches matérielles; et - un modèle (287, 288; 387; 487; 587; 687, 688) d'électrode transparent entrant en contact avec le plot (277; 377; 477; 577; 677) de grille au travers du trou (261; 661) de contact.
18. Substrat de matrice selon la revendication 17, caractérisé en ce que les trois sous couches matérielles comprennent: - une sous couche métallique à résistance basse; - une première sous couche métallique de barrière ayant du Mo; et - une seconde sous couche métallique de barrière ayant un matériau conducteur transparent.
19. Substrat de matrice selon la revendication 18, caractérisé en ce que la sous couche métallique à résistance basse comprend de l'Al.
20. Substrat de matrice selon la revendication 18 ou 19, caractérisé en ce que la seconde sous couche métallique de barrière comprend de l'ITO.
R.\Brevets\24000\24000. doc - 23 juin 2005 - 24/25
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060542A KR101050300B1 (ko) | 2004-07-30 | 2004-07-30 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2873826A1 true FR2873826A1 (fr) | 2006-02-03 |
| FR2873826B1 FR2873826B1 (fr) | 2007-09-14 |
Family
ID=34858893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0506453A Active FR2873826B1 (fr) | 2004-07-30 | 2005-06-24 | Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7649581B2 (fr) |
| JP (1) | JP4280727B2 (fr) |
| KR (1) | KR101050300B1 (fr) |
| CN (1) | CN100440014C (fr) |
| DE (1) | DE102005029265B4 (fr) |
| FR (1) | FR2873826B1 (fr) |
| GB (1) | GB2416908B (fr) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101219046B1 (ko) * | 2005-11-17 | 2013-01-08 | 삼성디스플레이 주식회사 | 표시장치와 이의 제조방법 |
| KR100785196B1 (ko) * | 2006-04-06 | 2007-12-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| JP2007293072A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| US8031312B2 (en) * | 2006-11-28 | 2011-10-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| CN101388413B (zh) * | 2007-09-10 | 2011-10-26 | 奇美电子股份有限公司 | 薄膜晶体管及其制造方法与应用其的液晶显示面板 |
| KR101345171B1 (ko) * | 2007-11-14 | 2013-12-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| TWI325083B (en) * | 2007-11-30 | 2010-05-21 | Au Optronics Corp | Transflective licuid crystal panel and pixel structure thereof |
| KR101479140B1 (ko) | 2008-03-13 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP2009239110A (ja) * | 2008-03-27 | 2009-10-15 | Seiko Epson Corp | 半導体装置、電気光学装置および電子機器 |
| KR20090126766A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101627726B1 (ko) * | 2009-08-14 | 2016-06-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5397175B2 (ja) * | 2009-11-13 | 2014-01-22 | セイコーエプソン株式会社 | 半導体装置用基板及びその製造方法、半導体装置並びに電子機器 |
| KR102480055B1 (ko) | 2010-02-26 | 2022-12-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| WO2012117692A1 (fr) | 2011-02-28 | 2012-09-07 | シャープ株式会社 | Substrat d'électrode et afficheur et panneau tactile le comprenant |
| KR101951728B1 (ko) | 2012-02-07 | 2019-02-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| DE102012006579A1 (de) | 2012-03-30 | 2013-10-02 | Gb Boucherie Nv | Spritzgusswerkzeug |
| TWI533457B (zh) | 2012-09-11 | 2016-05-11 | 元太科技工業股份有限公司 | 薄膜電晶體 |
| KR102135911B1 (ko) * | 2013-09-23 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR102183920B1 (ko) | 2013-12-16 | 2020-11-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103811502A (zh) | 2014-02-17 | 2014-05-21 | 北京京东方光电科技有限公司 | 阵列基板、阵列基板的制备方法、显示装置 |
| CN104900656A (zh) * | 2015-05-21 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN105097551A (zh) * | 2015-08-13 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法和阵列基板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0493113A2 (fr) * | 1990-12-28 | 1992-07-01 | Sharp Kabushiki Kaisha | Un procédé de fabrication d'un transistor à couche mince et d'un substrat à matrice active pour dispositifs de visualisation à cristaux liquides |
| US5995177A (en) * | 1997-06-13 | 1999-11-30 | Sharp Kabushiki Kaisha | Active matrix substrate with multi-layer signal lines and/or electrodes |
| US20010040648A1 (en) * | 2000-05-12 | 2001-11-15 | Hitachi Ltd. | Liquid crystal display device and fabrication method thereof |
| US20030160236A1 (en) * | 2000-03-13 | 2003-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2737982B2 (ja) | 1989-02-15 | 1998-04-08 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
| JPH08228011A (ja) * | 1994-12-14 | 1996-09-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH08264790A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 薄膜電解効果トランジスタ及び液晶表示装置 |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
| CN1139837C (zh) | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| KR20000026540A (ko) * | 1998-10-21 | 2000-05-15 | 윤종용 | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2001109014A (ja) * | 1999-10-05 | 2001-04-20 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP2001194676A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| TWI236557B (en) * | 2000-09-29 | 2005-07-21 | Au Optronics Corp | TFT LCD and method of making the same |
| JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JP2002289857A (ja) | 2001-03-23 | 2002-10-04 | Toshiba Corp | マトリクスアレイ基板の製造方法 |
| US6740900B2 (en) * | 2002-02-27 | 2004-05-25 | Konica Corporation | Organic thin-film transistor and manufacturing method for the same |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100971955B1 (ko) | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100897505B1 (ko) * | 2002-11-19 | 2009-05-15 | 삼성전자주식회사 | 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법 |
| TWI230292B (en) | 2002-12-09 | 2005-04-01 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same |
| KR100789090B1 (ko) * | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| KR100904757B1 (ko) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR100968341B1 (ko) * | 2003-01-13 | 2010-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100939560B1 (ko) * | 2003-06-30 | 2010-01-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| TWI234043B (en) * | 2003-11-26 | 2005-06-11 | Hannstar Display Corp | Method of manufacturing liquid crystal display |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| KR100661725B1 (ko) | 2004-12-30 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
-
2004
- 2004-07-30 KR KR1020040060542A patent/KR101050300B1/ko not_active IP Right Cessation
-
2005
- 2005-05-26 JP JP2005154615A patent/JP4280727B2/ja not_active Expired - Fee Related
- 2005-06-21 US US11/156,476 patent/US7649581B2/en active Active
- 2005-06-23 DE DE102005029265A patent/DE102005029265B4/de not_active Expired - Fee Related
- 2005-06-24 FR FR0506453A patent/FR2873826B1/fr active Active
- 2005-06-28 CN CNB2005100814706A patent/CN100440014C/zh not_active Expired - Fee Related
- 2005-06-28 GB GB0513166A patent/GB2416908B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0493113A2 (fr) * | 1990-12-28 | 1992-07-01 | Sharp Kabushiki Kaisha | Un procédé de fabrication d'un transistor à couche mince et d'un substrat à matrice active pour dispositifs de visualisation à cristaux liquides |
| US5995177A (en) * | 1997-06-13 | 1999-11-30 | Sharp Kabushiki Kaisha | Active matrix substrate with multi-layer signal lines and/or electrodes |
| US20030160236A1 (en) * | 2000-03-13 | 2003-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US20010040648A1 (en) * | 2000-05-12 | 2001-11-15 | Hitachi Ltd. | Liquid crystal display device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060023138A1 (en) | 2006-02-02 |
| JP2006047985A (ja) | 2006-02-16 |
| KR101050300B1 (ko) | 2011-07-19 |
| DE102005029265B4 (de) | 2010-12-16 |
| CN1727976A (zh) | 2006-02-01 |
| FR2873826B1 (fr) | 2007-09-14 |
| DE102005029265A1 (de) | 2006-02-16 |
| GB2416908A (en) | 2006-02-08 |
| GB2416908B (en) | 2007-04-11 |
| JP4280727B2 (ja) | 2009-06-17 |
| CN100440014C (zh) | 2008-12-03 |
| KR20060011618A (ko) | 2006-02-03 |
| US7649581B2 (en) | 2010-01-19 |
| GB0513166D0 (en) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2873826A1 (fr) | Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier | |
| US7960199B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US7776662B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| US6893908B2 (en) | Thin film transfer array substrate for liquid crystal display and method for fabricating same | |
| US8017462B2 (en) | Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor | |
| US7999906B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2005122182A (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| FR2862141A1 (fr) | Panneau d'affichage a cristaux liquides et son procede de fabrication | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| US7859605B2 (en) | Thin film transistor substrate and fabricating method thereof, liquid crystal display panel using the same and fabricating method thereof | |
| FR2895809A1 (fr) | Procede de fabrication d'un substrat de transistor en couche mince. | |
| WO2021077674A1 (fr) | Procédé de fabrication de substrat de réseau et substrat de réseau | |
| US7816159B2 (en) | Method for fabricating pixel structure | |
| US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
| FR2809523A1 (fr) | Afficheur a cristal liquide et procede de fabrication d'un tel afficheur | |
| FR2905802A1 (fr) | Procede de fabrication d'un motif en couche mince, et panneau d'affichage a cristaux liquides et son procede de fabrication utilisant le motif. | |
| KR100451849B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| JPH09160069A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH06110085A (ja) | アクティブマトリクスパネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |