FR2862141A1 - Panneau d'affichage a cristaux liquides et son procede de fabrication - Google Patents

Panneau d'affichage a cristaux liquides et son procede de fabrication Download PDF

Info

Publication number
FR2862141A1
FR2862141A1 FR0411913A FR0411913A FR2862141A1 FR 2862141 A1 FR2862141 A1 FR 2862141A1 FR 0411913 A FR0411913 A FR 0411913A FR 0411913 A FR0411913 A FR 0411913A FR 2862141 A1 FR2862141 A1 FR 2862141A1
Authority
FR
France
Prior art keywords
electrode
gate
forming
matrix substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0411913A
Other languages
English (en)
Other versions
FR2862141B1 (fr
Inventor
Soon Sung Yoo
Youn Gyoung Chang
Heung Lyul Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2862141A1 publication Critical patent/FR2862141A1/fr
Application granted granted Critical
Publication of FR2862141B1 publication Critical patent/FR2862141B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Il comprend: un substrat (100) de matrice de transistor à couche mince, un film (144) d'isolation de grille, un transistor (106) à couche mince, un film protecteur (150), une ouverture (164) de pixel dans les films, un substrat (200) de matrice de filtre coloré, un écarteur (127) de motif, une nervure (125) entre le substrat (100) de matrice de transistor et le substrat (200) de matrice de filtre coloré et un matériau (133) à cristaux liquide entre les substrats (100 et 200).Application à la fabrication simplifiée, avec des procédés de masques d'écarteurs de motif et des nervures d'un panneau d'affichage à cristaux liquides en mode d'alignement vertical.

Description

PANNEAU D'AFFICHAGE A CRISTAUX LIQUIDES ET SON PROCEDE DE
FABRICATION
La présente invention se rapporte à des dispositifs d'affichage à cristaux liquides (LCD). Plus particulièrement, la présente invention se rapporte à un panneau d'affichage à cristaux liquides et à un procédé simplifié pour sa fabrication.
Les dispositifs d'affichage à cristaux liquides (LCD) expriment des images en modifiant de manière sélective les caractéristiques de transmittance de la lumière du matériau à cristaux liquides dans un panneau d'affichage à cristaux liquides présentant une pluralité de pixels agencés dans une matrice. Les caractéristiques de transmittance de lumière du matériau à cristaux liquides peuvent être modifiées de manière sélective avec un circuit d'attaque qui commande la génération d'un champ électrique à travers le matériau à cristaux liquides (c'est-à-dire, en attaquant le matériau à cristaux liquides).
Les panneaux LCD comprennent généralement un substrat de matrice de transistor à couche mince (TFT) relié et séparé d'un substrat de matrice de filtre coloré afin de former un espacement de cellule. Les écarteurs sont répartis dans l'espacement de cellule afin de maintenir uniformément la distance entre les substrats de matrice de transistor à couche mince et de filtre coloré et le matériau à cristaux liquides est disposé dans l'espacement de cellule qui contient les écarteurs.
Le substrat de matrice de transistor à couche mince comprend habituellement des lignes de grille, des lignes de données qui croisent les lignes de grille afin de définir des zones de pixels, des dispositifs de commutation (c'est-à-dire, des transistors à couche mince) au niveau des croisements des lignes de grille et de données, des électrodes de pixels au niveau de chaque zone de pixels et qui sont connectées à chaque transistor à couche mince, et un film d'alignement y est déposé. Les lignes de grille et de données reçoivent des signaux des circuits d'attaque par l'intermédiaire de plages correspondantes. En réponse aux signaux de balayage transmis par les lignes de grille, les transistors à couche mince transfèrent les signaux de pixels depuis les lignes de données correspondantes jusqu'aux électrodes de pixels correspondantes.
Le substrat de matrice de filtre coloré comprend des filtres colorés agencés dans chaque zone de pixels, une matrice noire qui divise les filtres colorés et qui réfléchit la lumière externe, une électrode commune qui applique une tension de référence aux zones de pixels, et un film d'alignement qui y est déposé.
Construits tel que décrit ci-dessus, les substrats de matrice de transistor à couche mince et de filtre coloré sont reliés par un matériau d'étanchéité et un \\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - I/30 matériau à cristaux liquides est injecté dans l'espacement de cellule afin d'achever la fabrication du panneau d'affichage à cristaux liquides.
Le procédé utilisé pour fabriquer le substrat de matrice de transistor à couche mince décrit ci-dessus peut être compliqué et relativement coûteux car il implique un certain nombre de techniques de traitement de semiconducteur qui exigent une pluralité de procédés de masque. Il est généralement connu qu'un procédé de masque unique requiert de nombreux sous procédés tels que le dépôt de couche mince, le nettoyage, la photolithographie, l'attaque chimique, le décapage de film photosensible, l'inspection, etc. Afin de réduire la complexité et les coûts associés à la fabrication des substrats de matrice de transistor à couche mince, des procédures ont été développées afin de minimiser le nombre de procédés de masque requis. En conséquence, un procédé à quatre masques a été développé et ne rend plus nécessaire un procédé de masque à partir d'un procédé standard à cinq masques.
La figure 1 illustre une vue en plan d'un substrat de matrice de transistor à couche mince d'un dispositif d'affichage à cristaux liquides, fabriqué en utilisant un procédé à quatre masques de l'art connexe. La figure 2 illustre une vue en coupe du substrat de matrice de transistor à couche mince le long de la ligne I-I' représenté sur la figure 1.
En se référant aux figures 1 et 2, le substrat de matrice de transistor à couche mince comprend: un substrat inférieur 42 qui supporte les lignes 2 de grille, les lignes 4 de données qui croisent les lignes 2 de grille afin de définir une pluralité de zones de pixels, un film 44 d'isolation de grille entre les lignes 2 et 4 de grille et de données, un transistor 6 à couche mince disposé à chaque croisement des lignes 2 et 4 de grille et de données, une électrode 18 de pixel disposée au niveau de chaque zone de pixels. Le substrat de matrice de transistor à couche mince supporte en outre un condensateur 20 de mémoire disposé au niveau d'une région où l'électrode 18 de pixel chevauche un pré-étage de ligne 2 de gille, une plage de grille 26 connectée à la ligne 2 de grille, et une plage 34 de données connectée à la ligne 4 de données.
En réponse à un signal de grille envoyé par une ligne 2 de grille, un transistor 6 à couche mince charge et maintient un signal de pixel, appliqué à une ligne 4 de données correspondante, dans l'électrode 18 de pixel. En conséquence, chaque transistor 6 à couche mince comprend: une électrode 8 de grille connectée à une ligne 2 de grille correspondante, une électrode source 10 connectée à une ligne 4 de données correspondante, une électrode 12 de drain connectée à une électrode 18 de pixel correspondante, et une couche active 14 qui chevauche l'électrode 8 de grille. La couche active 14 est chevauchée par la ligne 4 de données, une électrode inférieure 36 de plage de données, une électrode 22 de mémoire, et définit un canal entre les électrodes 10 et 12 de source et de drain qui chevauche également la couche \\HIRSCH6\BREVETS \Brevets \23200\23210.doc - 5 novembre 2004 - 2/30 active 14. Une couche 48 de contact ohmique est formée sur la couche active 14 et entre en contact de façon ohmique avec la ligne 4 de données, avec l'électrode source 10, et l'électrode 12 de drain, avec l'électrode inférieure 36 de plage de données, et avec l'électrode 22 de mémoire.
Chaque électrode 18 de pixel est connectée à l'électrode 12 de drain d'un transistor 6 à couche mince correspondant par l'intermédiaire d'un premier trou 16 de contact formé à travers un film protecteur 50. Pendant le fonctionnement, un champ électrique peut être produit entre l'électrode 18 de pixel et une électrode commune supportée par un substrat supérieur (non représenté). Le matériau à cristaux liquides présente une anisotropie diélectrique particulière. Par conséquent, en présence du champ électrique, des molécules dans le matériau à cristaux liquides effectuent une rotation afin de s'aligner entre les substrats de matrice de transistor à couche mince et de filtre coloré. L'amplitude du champ électrique appliquée détermine l'ampleur de la rotation des molécules à cristaux liquides. En conséquence, différents niveaux d'échelle de gris de la lumière émise par une source lumineuse (non représentée) peuvent être transmis par une zone de pixels en faisant varier l'amplitude du champ électrique appliqué.
Chaque condensateur 20 de mémoire se compose d'une ligne 2 de grille et de la partie de l'électrode 22 de mémoire qui chevauche la ligne 2 de grille, les deux conducteurs étant séparés par le film 44 d'isolation de grille, par la couche active 14, et la couche 48 de contact ohmique. L'électrode 18 de pixel est connectée à l'électrode 22 de mémoire par l'intermédiaire d'un second trou 24 de contact formé à travers le film protecteur 50. Construit tel que décrit ci-dessus, le condensateur 20 de mémoire permet aux signaux de pixels chargés au niveau de l'électrode 18 de pixel d'être maintenus de manière uniforme jusqu'à ce qu'un signal de pixel suivant soit chargé au niveau de l'électrode 18 de pixel.
Chaque ligne 2 de grille est connectée à un dispositif d'attaque de grille (non représenté) par l'intermédiaire d'une plage 26 de grille correspondante. En conséquence, la plage 26 de grille se compose d'une électrode inférieure 28 de plage de grille et d'une électrode supérieure 32 de plage de grille. L'électrode inférieure 28 de plage de grille est une extension de la ligne 2 de grille et est connectée à l'électrode supérieure 32 de plage de grille par l'intermédiaire d'un troisième trou 30 de contact formé à travers le film 44 d'isolation de grille et le film protecteur 50.
Chaque ligne 4 de données est connectée à un dispositif d'attaque de données (non représenté) par l'intermédiaire d'une plage 34 de données correspondante. En conséquence, la plage 34 de données se compose d'une électrode inférieure 36 de plage de données et d'une électrode supérieure 40 de plage de données. L'électrode inférieure 36 de plage de données est une extension de la ligne 4 de données et est \\HIRSCH6\BREVETS\Brevets\23200\23210. doc - 5 novembre 2004 - 3/30 2862141 4 connectée à l'électrode supérieure 40 de plage de données par l'intermédiaire d'un quatrième trou 38 de contact formé à travers le film protecteur 50.
Après avoir décrit le substrat de matrice de transistor à couche mince cidessus, un procédé de fabrication du substrat de matrice de transistor à couche mince, selon le procédé à quatre masques de l'art connexe sera maintenant décrit plus en détail en se référant aux figures 3A à 3D.
En se référant à la figure 3A, un motif métallique de grille, comprenant la ligne 2 de grille, l'électrode 8 de grille, et l'électrode inférieure 28 de plage de grille, est formé sur le substrat inférieur 42 dans un premier processus de masque.
De façon précise, une couche métallique de grille est formée sur toute la surface du substrat inférieur 42 par une technique de dépôt telle que la pulvérisation. La couche métallique de grille se compose d'une structure monocouche ou à double couche de chrome (Cr), de molybdène (Mo) ou d'un métal du groupe de l'aluminium, etc. La couche métallique de grille est ensuite modélisée en utilisant des techniques de photolithographie et d'attaque chimique conjointement avec un premier motif de masque en chevauchement afin de fournir le motif métallique de grille susmentionné.
En se référant ensuite à la figure 3B, un film 44 d'isolation de grille est déposé sur toute la surface du substrat inférieure 42 et sur le motif métallique de grille. Dans un second procédé de masque, un motif semiconducteur et un motif métallique de données sont disposés sur le film 44 d'isolation de grille. Le motif semi-conducteur se compose de la couche active 14 et de la couche 48 de contact ohmique. Le motif métallique de données se compose de la ligne 4 de données, de l'électrode source 10, de l'électrode 12 de drain, de l'électrode inférieure 36 de plage de données, et de l'électrode 22 de mémoire.
De façon précise, le film 44 d'isolation de grille, une première et une seconde couche semi-conductrice, et une couche métallique de données sont formées séquentiellement sur la surface du substrat:inférieur 42 et sur le motif métallique de grille par des techniques de dépôt tel que le dépôt chimique en phase vapeur activé au plasma (PECVD) et la pulvérisation. Le film 44 d'isolation de grille comprend habituellement un matériau d'isolation inorganique tel que du nitrure de silicium (SiNx) ou de l'oxyde de silicium (SiOx). La couche active 14 est formée à partir de la première couche semi-conductrice et comprend habituellement du silicium amorphe non dopé. La couche 48 de contact ohmique est formée à partir de la seconde couche semi-conductrice et comprend habituellement du silicium amorphe dopé n+. La couche métallique de données comprend habituellement du molybdène (Mo), du titane (Ti), du tantale (Ta).
Un film photosensible (photorésistant) est ensuite formé sur la couche métallique de données et est modélisé par photolithographie en utilisant un second \\HIRSCH6\BREVETS \Brevets\23200\23210.doc - 5 novembre 2004 4/30 motif de masque. De façon précise, le second motif de masque est fourni en tant que masque d'exposition par diffraction ayant une région d'exposition par diffraction qui correspond à une région de canal d'un transistor à couche mince formé par la suite. Lors de l'exposition par l'intermédiaire du second motif de masque et du développement, un motif photosensible est créé, une partie du film photosensible qui reste dans une région correspondant à la région du canal présentant une hauteur inférieure par rapport aux parties du film photosensible qui restent dans les régions extérieures à la région du canal.
Par la suite, le motif photosensible est utilisé en tant que masque afin de modéliser la couche métallique de données lors d'un procédé d'attaque chimique par voie humide et afin de former le motif métallique de données susmentionné (c'est-à-dire, la ligne 4 de données, l'électrode source 10, l'électrode 12 de drain, et l'électrode 22 de mémoire), les électrodes 10 et 12 de source et de drain étant connectées l'une à l'autre dans une région correspondant à la région du canal. Ensuite, le motif photosensible est utilisé en tant que masque afin de modéliser séquentiellement les première et seconde couches semi-conductrices lors d'un procédé d'attaque chimique par voie sèche et de former la couche active 14 et la couche 48 de contact ohmique.
Après que les couches 14 et 48 actives et de contact ohmique aient été formées, la partie du film photosensible présentant la hauteur relativement inférieure est éliminée de la région qui correspond à la région du canal par un processus de combustion. Lors de la mise en oeuvre du processus de combustion, les parties relativement plus épaisses du film photosensible dans les régions à l'extérieur de la région du canal sont amincies mais, néanmoins, restent. En utilisant le motif photosensible comme un masque, la partie de la couche métallique de données et de la couche 48 de contact ohmique agencées dans la région du canal sont ensuite attaquées chimiquement lors d'un procédé d'attaque chimique par voie sèche. En conséquence, la couche active 14 dans la région du canal est exposée, l'électrode source 10 est déconnectée de l'électrode 12 de drain, et le motif photosensible restant est éliminé lors d'un processus de décapage.
En se référant ensuite à la figure 3C, le film protecteur 50 est déposé sur toute la surface du substrat inférieur 42, sur le film 44 d'isolation de grille, sur le motif métallique de données, et sur la couche active 14. Lors d'un troisième procédé de masque, les premier à quatrième parmi les trous 16, 24, 30 et 38 de contact, respectivement, sont formés à travers le film protecteur 50 et le film 44 d'isolation de grille.
De façon précise, le film protecteur:50 est formé sur la surface du substrat inférieur 42, et sur le film 44 d'isolation de grille, le motif métallique de données, et la couche active 14 par une technique de dépôt tel qu'un dépôt chimique en phase \\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 5/30 vapeur activé au plasma (PECVD). Le film protecteur 50 comprend habituellement un matériau d'isolation inorganique tel que du nitrure de silicium (SiNx) ou de l'oxyde de silicium (SiOx), ou un matériau organique possédant une faible constante diélectrique tel qu'un composé organoacrylique, du BCB (benzocyclobutène) ou PFCB (perfluorocyclobutane). Un troisième motif de masque est ensuite disposé sur le film protecteur 50 et le film protecteur 50 est ensuite modélisé en utilisant des procédés de lithographie et d'attaque chimique afin de définir de ce fait les premier à quatrième parmi les trous 16, 24, 30 et 38 de contact.
Le premier trou 16 de contact est formé à travers le film protecteur 50 afin d'exposer l'électrode 12 de drain, le second trou 24 de contact est formé à travers le film protecteur 50 afin d'exposer l'électrode 22 de mémoire, le troisième trou 30 de contact est formé à travers le film protecteur 50 et le film 44 d'isolation de grille afin d'exposer l'électrode inférieure 28 de plage de grille, et le quatrième trou 38 de contact est formé à travers le film protecteur 50 afin d'exposer l'électrode inférieure 36 de plage de données.
En se référant ensuite à la figure 3D, un motif conducteur transparent comprenant l'électrode 18 de pixel, l'électrode supérieure 32 de plage de données, et l'électrode supérieure 40 de plage de données est formé sur le film protecteur 50 lors d'un quatrième procédé de masque.
De façon précise, un matériau conducteur transparent est déposé sur toute la surface du film protecteur 50 et dans le premier à quatrième parmi les trous 16, 24, 30 et 38 de contact par une technique de dépôt telle qu'une pulvérisation. Le matériau conducteur transparent comprend habituellement de l'oxyde étain-indium (ITO), de l'oxyde d'étain (TO), de l'oxyde zincindium (IZO) ou de l'oxyde de zinc-étain - indium (ITZO). Dans un quatrième procédé de masque, le matériau conducteur transparent est modélisé en utilisant des techniques de photolithographie et d'attaque chimique afin de former de ce fait le motif conducteur transparent susmentionné (c'est-à-dire, l'électrode 18 de pixel, l'électrode supérieure 32 de plage de grille, et l'électrode supérieure 40 de plage de données).
Par conséquent, l'électrode 18 de pixel est connectée électriquement à l'électrode 12 de drain par l'intermédiaire d'un premier trou 16 de contact tandis qu'elle est également connectée électriquement à l'électrode 22 de mémoire, par l'intermédiaire du second trou 24 de contact. L'électrode supérieure 32 de plage de grille est connectée électriquement à l'électrode inférieure 28 de plage de grille par l'intermédiaire du troisième trou 30 de contact et l'électrode supérieure 40 de plage de données est connectée électriquement à l'électrode inférieure 36 de plage de données par l'intermédiaire du quatrième trou 40 de contact.
\\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 6/30 Tandis que le substrat de matrice de transistor à couche mince décrit ci-dessus peut être formé en utilisant un procédé à quatre masques qui est avantageux par rapport au procédé à cinq masques connu précédent, le procédé à quatre masques peut toujours être compliqué de façon indésirable et, par conséquent, coûteux.
En outre, et tel que mentionné ci-dessus, les panneaux d'affichage à cristaux liquides comprennent des écarteurs destinés à maintenir uniforme une distance entre les substrats de matrice de transistor à couche mince et de matrice de filtre coloré. Les écarteurs sont classiquement réalisés sous la forme d'écarteurs à bille. Cependant, à la lumière de la tendance croissante à la fabrication de panneaux d'affichage à cristaux liquides selon des techniques de distribution de cristaux liquides, les écarteurs de motif sont formés sur les substrats de matrice de transistor à couche mince ou de filtre coloré et chevauchent des zones protégées par la matrice noire (c'est-à-dire, le transistor à couche mince, la ligne de données et la ligne de grille) et sont classiquement fabriqués en utilisant des procédés de masque qui ne sont pas utilisés pour la formation du substrat de matrice de transistor à couche mince. Ainsi, lors de la formation des écarteurs de motif sur le substrat de matrice de transistor à couche mince, des procédés de masque séparés, uniques pour les écarteurs de motif, doivent être utilisés, ce qui augmente de façon indésirable la complexité et le coût associés à la fabrication d'un panneau d'affichage à cristaux liquides.
Enfin, des panneaux d'affichage à cristaux liquides en mode d'alignement vertical (VA) comprennent des nervures qui divisent les zones de pixels en domaines multiples. Chaque nervure chevauche habituellement une électrode de pixel afin d'induire des directions d'alignements différentes des molécules à cristaux liquides dans chaque domaine. Puisque chaque zone de pixels d'un panneau d'affichage à cristaux liquides en mode d'alignement vertical possède de multiples domaines de directions d'alignement, elle peut afficher des images sur un angle de vision relativement large. De façon similaire aux écarteurs de motifs, les nervures sont classiquement fabriquées en utilisant des procédés de masques qui ne sont pas utilisés pour la formation du substrat de matrice de transistor à couche mince. Ainsi, lors de la formation des nervures sur le substrat de matrice de transistor à couche mince, des procédés de masques séparés, uniques pour les nervures, doivent être utilisés, ce qui augmente de façon indésirable la complexité et le coût associés à la fabrication d'un panneau d'affichage à cristaux liquides.
Afin de fonctionner correctement, les extrémités des nervures doivent être précisément écartées du substrat de matrice de transistor à couche mince lorsque les nervures sont formées sur le substrat de matrice de filtre coloré (ou elles doivent être précisément écartées du substrat de matrice de filtre coloré lorsque les nervures sont \\HIRSCH6\BREVETS 'Brevets \23200\23210.doc - 5 novembre 2004 - 7/30 formées sur le substrat de matrice de transistor à couche mince). Cependant, les écarteurs de motif doivent être en contact à la fois avec les substrats de matrice de transistor à couche mince et de filtre coloré du panneau d'affichage à cristaux liquides. En conséquence, les panneaux d'affichage à cristaux liquides en mode d'alignement vertical intègrent habituellement des nervures et des écarteurs de motifs qui présentent des épaisseurs différentes et doivent, par conséquent, être formés de façon indésirable lors de procédés de masques différents, quel que soit le substrat sur lequel les nervures et les écarteurs de motifs sont formés. Tel qu'indiqué de façon similaire ci-dessus, la mise en oeuvre séparée des procédés de masques propres aux écarteurs de motifs et aux nervures augmente de façon indésirable la complexité et le coût associés à la fabrication d'un panneau d'affichage à cristaux liquides en mode d'alignement vertical.
En conséquence, la présente invention est destinée à un panneau d'affichage à cristaux liquides (LCD) et à son procédé de fabrication qui résout sensiblement un ou plusieurs des problèmes dus aux limites et aux inconvénients de l'art connexe.
Un avantage de la présente invention est qu'elle fournit un panneau d'affichage à écran plat et un procédé simplifié pour sa fabrication.
Un autre avantage de la présente invention est qu'elle fournit un panneau 20 d'affichage à cristaux liquides et un procédé pour sa fabrication qui intègre un procédé simplifié de formation d'un écarteur de motif et d'une nervure.
Des caractéristiques et avantages supplémentaires de l'invention seront exposés dans la description qui suit, et apparaîtront en partie grâce à la description, ou pourront être découverts par la mise en pratique de l'invention. Ces avantages et autres de l'invention seront réalisés et obtenus par la structure en particulier indiquée dans la description écrite et sur les dessins annexés.
Afin d'obtenir ces avantages et autres et conformément à l'objet de la présente invention, tel que réalisé et décrit en général, un panneau d'affichage à cristaux liquides peut, par exemple, comprendre un substrat de matrice de transistor à couche mince; un substrat de matrice de filtre coloré relié au substrat de matrice de transistor à couche mince; un écarteur de motif entre les substrats de matrice de transistor à couche mince et de filtre coloré; et une nervure entre les substrats de matrice de transistor à couche mince et de filtre coloré. Le substrat de matrice de transistor à couche mince peut, par exemple, comprendre: une ligne de grille sur un premier substrat, une ligne de données qui croise la ligne de grille et définit une zone de pixels; un film d'isolation de grille entre les lignes de grille et les données; un transistor à couche mince au niveau du croisement des lignes de grille et de données; un film protecteur sur le substrat; une ouverture de pixel définie dans le film \\HIRSCH6\BREVETS\Brevets \ 23200\23210. doc - 5 novembre 2004 - 8/30 protecteur et les films d'isolation de grille, l'ouverture de pixel étant alignée sur la zone de pixels; et une électrode de pixel dans l'ouverture de pixel, l'électrode de pixel étant connectée au transistor de film mince. L'écarteur de motif peut chevaucher au moins l'une parmi les lignes de grille, la ligne de données, et le transistor à couche mince tandis que la nervure peut chevaucher l'électrode de pixel et être constituée de la même couche que l'écarteur de motif. En outre, le matériau à cristaux liquides peut se trouver entre les substrats de matrice de transistor à couche mince et de filtre coloré.
Dans un aspect de la présente invention, l'écarteur de motif peut se trouver sur to le film protecteur; et la nervure peut se trouver sur l'électrode de pixel. En correspondance, l'écarteur de motif peut être en contact avec le substrat de matrice de filtre coloré et la nervure peut être écartée du substrat de matrice de filtre coloré d'une distance prédéterminée.
Dans un autre aspect de la présente invention, l'écarteur de motif et la nervure se trouvent sur le substrat de matrice de filtre coloré. En correspondance, l'écarteur de motif peut être en contact avec le substrat de matrice du transistor à couche mince et la nervure peut être écartée du substrat de matrice de transistor à couche mince d'une distance prédéterminée.
Toujours dans un autre aspect de la présente invention, le substrat de matrice de transistor à couche mince comporte une plage de grille qui comprend: une électrode inférieure de plage de grille connectée à la ligne de grille; un premier trou de contact à travers le film protecteur et le film d'isolation de grille et qui expose l'électrode inférieure de plage de grille; et un électrode supérieure de plage de grille dans le premier trou de contact et qui est en contact avec l'électrode inférieure de plage de grille.
Dans un autre aspect de la présente invention, le substrat de matrice de transistor à couche mince peut comporter une plage de données qui comprend: une électrode inférieure de plage de données connectée à la ligne de données; un second trou de contact à travers le film protecteur et qui expose l'électrode inférieure de la plage de données; et une électrode supérieure de la plage de données dans le second trou de contact et qui est en contact avec l'électrode inférieure de la plage de données.
Dans un aspect de la présente invention, le panneau d'affichage à cristaux liquides peut comprendre en outre un condensateur de mémoire constitué: de la ligne de grille et d'une électrode supérieure de mémoire qui chevauche la ligne de grille, dans lequel le film d'isolation de grille se trouve entre la ligne de grille et l'électrode supérieure de mémoire, et l'électrode supérieure de mémoire est connectée à l'électrode de pixel.
\\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 9/30 2862141 10 Selon les principes de la présente invention, un procédé de fabrication d'un panneau d'affichage à cristaux liquides peut, par exemple, comprendre les étapes consistant à, sur un substrat, former une ligne de grille connectée à une électrode de grille; former un film d'isolation de grille;sur le substrat et sur la ligne de grille et l'électrode de grille; former un motif semi-conducteur sur le film d'isolation de grille; sur lemotif semi-conducteur, former: une ligne de données qui croise la ligne de grille, une électrode source connectée à la ligne de données, et une électrode de drain opposée à l'électrode source, une zone de pixels étant définie par le croisement des lignes de grille et de données, et un transistor à couche mince comprenant l'électrode de grille, le motif semi-conducteur, l'électrode source, et l'électrode de drain; former un film protecteur sur toute la surface du substrat; réaliser une ouverture de pixel à travers le film protecteur et le film d'isolation de grille dans la zone de pixels; former une électrode de pixel dans l'ouverture de pixel, l'électrode de pixel étant connectée à l'électrode de drain; former un écarteur de motif qui chevauche au moins l'un parmi la ligne de grille, la ligne de données et le transistor à couche mince; et former une nervure qui chevauche l'électrode de pixel, l'écarteur de motif et la nervure présentant la même épaisseur.
Selon les principes de la présente invention, un autre procédé de fabrication d'un panneau d'affichage à cristaux liquides peut, par exemple, comprendre les étapes consistant à: former une couche métallique de grille sur un substrat; modéliser la couche métallique de grille en utilisant un premier masque afin de former une ligne de grille et une électrode de grille; former un film d'isolation de grille, une couche de silicium amorphe non dopé, une couche de silicium amorphe dopé, et une couche métallique de données sur la couche métallique de grille modélisée; modéliser la couche métallique de données, la couche de silicium amorphe dopé, et la couche de silicium amorphe non dopé en utilisant un second masque afin de former une ligne de données, une électrode de source, une électrode de drain, et un motif semi-conducteur, un transistor à couche mince comprenant l'électrode de grille, le motif semi-conducteur, l'électrode source, et l'électrode de drain; former un film protecteur sur toute la surface du substrat; former une ouverture de pixel qui passe à travers le film protecteur et le film d'isolation de grille et former une électrode de pixel dans l'ouverture de pixel en utilisant un troisième masque, l'électrode de pixel étant connectée à l'électrode de drain; former une couche isolante électrique sur toute la surface du substrat; et modéliser la couche isolante en utilisant un quatrième masque afin de former un écarteur de motif et une nervure, où l'écarteur de motif chevauchant au moins l'une parmi la ligne de grille, la ligne de données, et le transistor à couche mince, et la nervure chevauchant l'électrode de pixel.
\\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 10/30 Selon les principes de la présente invention, encore un autre procédé de fabrication d'un panneau d'affichage à cristaux liquides peut, par exemple, comprendre les étapes consistant à: former un substrat de matrice de transistor à couche mince; prévoir un substrat de matrice de filtre coloré; former un écarteur de motif sur le substrat de matrice de filtre coloré; et former une nervure sur le substrat de matrice de filtre coloré, la nervure étant constituée de la même couche que l'écarteur de motif; relier le substrat de matrice de transistor à couche mince au substrat de matrice de filtre coloré; et injecter des cristaux liquides entre les substrats reliés de matrice de transistor à couche mince et de filtre coloré. Le substrat de matrice de transistor à couche mince peut être réalisé: en formant une ligne de grille sur un premier substrat; en formant une ligne de données qui croise la ligne de grille afin de définir une zone de pixels; en formant un film d'isolation de grille entre les lignes de grille et de données; en formant un transistor à couche mince au croisement des lignes de grille et de données; en formant un film protecteur sur le transistor à couche mince; en formant une ouverture de pixel dans le film protecteur et le film d'isolation de grille; en formant une électrode de pixel dans l'ouverture de pixel, l'électrode de pixel étant en contact avec le transistor à couche mince; en formant un film d'alignement sur l'électrode de pixel. L'écarteur de motif peut, par exemple, chevaucher au moins l'un parmi la ligne de grille, la ligne de données, et le transistor à couche mince et la nervure peut, par exemple, chevaucher l'électrode de pixel; Dans un aspect de la présente invention, l'ouverture de pixel et l'électrode de pixel peuvent être formées en disposant un motif photorésistant sur le film protecteur; en attaquant chimiquement le film protecteur et le film d'isolation de grille exposé à travers le motif photorésistant afin de former l'ouverture de pixel; en formant une couche conductrice transparente sur le motif photosensible et dans l'ouverture de pixel; et en éliminant le motif photorésistant et la couche conductrice transparente sur celui-ci afin de former l'électrode de pixel.
Dans un autre aspect de la présente invention, l'un quelconque des procédés susmentionnés peut comprendre les étapes consistant à: former une électrode inférieure de plage de grille connectée à la ligne de grille; former un premier trou de contact à travers le film protecteur et le film d'isolation de grille afin d'exposer l'électrode inférieure de plage de grille; et lôrmer une électrode supérieure de plage de grille dans le premier trou de contact, l'électrode supérieure de plage de grille étant formée à partir de la même couche que l'électrode de pixel.
Toujours dans un autre aspect de la présente invention, l'un quelconque parmi tous les procédés susmentionnés peut comprendre les étapes consistant à: former une électrode inférieure de plage de données connectée à la ligne de données; former un second trou de contact à travers le film protecteur afin de d'exposer l'électrode \\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 11/30 inférieure de plage de données; et former une électrode supérieure de plage de données dans le second trou de contact, l'électrode supérieure de plage de données étant formée à partir de la même couche que l'électrode de pixel.
Encore dans un autre aspect de la présente invention, l'un quelconque parmi tous les procédés susmentionnés peut comprendre les étapes consistant à former une électrode supérieure de mémoire qui chevauche la ligne de grille, le film d'isolation de grille se trouvant entre la ligne de grille et l'électrode supérieure de mémoire, et l'électrode supérieure de mémoire étant connectée à l'électrode de pixel.
Toujours dans un autre aspect de la présente invention, l'écarteur de motif peut être en contact avec le substrat de matrice de filtre coloré et la nervure peut être écartée du substrat de matrice de filtre coloré d'une distance prédéterminée.
Dans un autre aspect de la présente invention, l'écarteur de motif peut être en contact avec le substrat de matrice de transistor à couche mince et la nervure peut être écartée du substrat de matrice de transistor à couche mince d'une distance prédéterminée.
On comprendra qu'à la fois la description générale qui précède et la description détaillée suivante sont exemplaires et explicatives et sont destinées à fournir une explication supplémentaire de l'invention.
Les dessins annexés, qui sont inclus afin d'offrir une meilleure compréhension de l'invention et sont intégrés à la présente description, illustrent des modes de réalisation de l'invention et conjointement avec la description servent à expliquer les principes de l'invention.
Sur les dessins: la figure 1 illustre une vue en plan d'un substrat de matrice de transistor à 25 couche mince (TFT) fabriqué en utilisant un procédé à quatre masques de l'art connexe; la figure 2 illustre une vue en coupe du substrat de matrice TFT sur la ligne I-I' représentée sur la figure 1; les figures 3A à 3D illustrent un procédé de fabrication du substrat de matrice 30 TFT représenté sur la figure 2; la figure 4 illustre une vue en plan d'une partie d'un panneau d'affichage à cristaux liquides (LCD) selon un premier mode de réalisation de la présente invention; la figure 5 illustre une vue en coupe du panneau LCD sur les lignes III-III', IV-35 IV' et V-V' représentées sur la figure 4; les figures 6A et 6B illustrent des vues en plan et en coupe, respectivement, qui décrivent un premier procédé de masque dans un procédé de fabrication d'un substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5; \\HIRSCH6\BREVETS\Brevets\ 23200\23210.doc - 5 novembre 2004 - 12/30 les figures 7A et 7B illustrent des vues en plan et en coupe, respectivement, qui décrivent généralement un second procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5; les figures 8A et 8D illustrent des vues en coupe décrivant de façon précise le second procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5; les figures 9A et 9B illustrent des vues en plan et en coupe, respectivement, qui décrivent en général un troisième procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5; les figures 10A à 10D illustrent des vues en coupe décrivant de façon précise le troisième procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5; les figures 11A et 11B illustrent des vues en plan et en coupe, respectivement, qui décrivent généralement un quatrième procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5; et la figure 12 illustre une vue en plan d'une partie d'un panneau LCD selon un second mode de réalisation de la présente invention.
DESCRIPTION DETAILLEE DES MODES DE REALISATION ILLUSTRES Référence est maintenant faite en détail aux modes de réalisation de la présente invention, dont les exemples sont illustrés sur les dessins annexés.
La figure 4 illustre une vue en plan d'une partie d'un panneau d'affichage à cristaux liquides (LCD) selon un premier mode de réalisation de la présente invention. La figure 5 illustre une vue en coupe du panneau LCD sur les lignes III-III', IV-IV' et V-V' représentées sur la figure 4.
En se référant aux figures 4 et 5, le panneau LCD comprend un substrat 100 de matrice de transistor à couche mince (TFT) relié à, et écarté d'un substrat 200 de matrice de filtre coloré afin de définir un. espacement de cellule. La hauteur de l'espacement de cellule est définie par un écarteur 127 de motif entre les substrats 100 et 200 de matrice TFT et de filtre coloré. Le matériau à cristaux liquides peut être disposé entre les substrats 100 et 200 de matrice TFT et de filtre coloré, dont les caractéristiques d'alignement peuvent être différenciées par des nervures 125 formées sur une électrode 118 de pixel. Tel que représenté sur la figure 5, la nervure 125 peut être écartée du substrat 200 de matrice de filtre coloré d'une distance prédéterminée, D. Par conséquent, la présence des nervures 125 peut créer de multiples domaines d'orientation des cristaux liquides dans une zone de pixels unique, agrandissant de ce fait l'angle de vision du panneau LCD.
\\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 13/30 Selon les principes de la présente invention, le substrat 100 de matrice TFT peut, par exemple, comprendre: des lignes 102 de grille et des lignes 104 de données formées afin de se croiser sur un substrat inférieur 142 pour définir une pluralité de zones de pixels; un film 144 d'isolation de grille formé entre les lignes 102 et 104 de grille et de données; un transistor 106 à couche mince au niveau de chaque croisement des lignes 102 et 104 de grille et de données; et l'électrode 118 de pixel disposée dans chaque zone de pixels. Le substrat 100 de matrice TFT peut en outre, comprendre un condensateur 120 de mémoire disposé au niveau d'une région où une électrode supérieure 122 de mémoire et une ligne 102 de grille se chevauchent, une plage 126 de grille connectée à chaque ligne 102 de grille, et une plage 134 de données connectée à chaque ligne 104 de données. L'électrode supérieure 122 de mémoire peut être connectée à l'électrode 118 de pixel.
En réponse à un signal de grille envoyé à la ligne 102 de grille, un transistor 106 à couche mince charge et maintient un signal de pixel, envoyé à une ligne 104 de données correspondante, dans l'électrode 118 de pixel. Par conséquent, chaque transistor 106 à couche mince peut, par exemple, comprendre: une électrode 108 de grille connectée à une ligne 102 de grille correspondante, une électrode source 110 connectée à une ligne 104 de données correspondante, et une électrode 112 de drain connectée à une électrode 118 de pixel correspondante. En outre, chaque transistor 106 à couche mince peut comprendre une couche active 114 qui chevauche l'électrode 108 de grille et qui en est isolée par le film 144 d'isolation de grille. Par conséquent, un canal peut être formé dans une partie de la couche active 114 entre l'électrode source 110 et l'électrode 112 de drain. Une couche 146 de contact ohmique peut être formée sur la couche active 114 afin d'entrer en contact de façon ohmique avec la ligne 104 de données, l'électrode source 110, et l'électrode 112 de drain. En outre, les couches 114 et 146 actives et de contact ohmique sont chevauchées par la ligne 104 de données, par une électrode inférieure 136 de plage de données, et par une électrode supérieure 122 de mémoire.
Selon les principes de la présente invention, l'électrode 118 de pixel peut être disposée dans une ouverture 164 de pixel formée à travers un film protecteur 150 et le film 144 d'isolation de grille afin d'exposer les parties du substrat inférieures 142 dans la zone de pixels. L'électrode 118 de;pixel peut être connectée aux parties de l'électrode 112 de drain exposée dans l'ouverture 164 de pixel et peut charger les signaux de pixels transférés par le transistor 106 à couche mince afin de produire un champ électrique avec une électrode commune supportée par un substrat de matrice de filtre coloré (non représenté). Le matériau 133 à cristaux liquides présente une anisotropie diélectrique particulière. Par conséquent, en présence du champ électrique, les molécules dans le matériau 133 à cristaux liquides effectuent une \\11IRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 14/30 rotation afin de s'aligner entre les substrats de matrice TFT et de filtre coloré. L'amplitude du champ électrique appliqué détermine l'ampleur de la rotation des molécules de cristaux liquides. Par conséquent, différents niveaux d'échelle de gris de la lumière émise par une source lumineuse (non représentée) peuvent être transmis par une zone de pixels en faisant varier l'amplitude du champ électrique appliqué.
Le condensateur 120 de mémoire peut, par exemple, comprendre une électrode inférieure de mémoire (c'est-à-dire, une partie d'une ligne 102 de grille) et une partie de l'électrode supérieure 122 de mémoire qui chevauche l'électrode inférieure de mémoire. Les électrodes supérieure et inférieure de mémoire peuvent être séparées l'une de l'autre par le film 144 d'isolation de grille, par la couche active 114, et par la couche 146 de contact ohmique. L'électrode 118 de pixel est connectée à des parties de l'électrode supérieure 122 de mémoire exposée dans l'ouverture 164 de pixel. Par conséquent, le condensateur 120 de mémoire permet aux charges d'être maintenues de façon stable dans l'électrode 118 de pixel jusqu'à ce que le signal de pixel suivant soit chargé.
La ligne 102 de grille peut être connectée à un dispositif d'attaque de grille (non représenté) via la plage 126 de grille. Dans un aspect de la présente invention, la plage 126 de grille peut comprendre une électrode inférieure 128 de plage de grille connectée à une électrode supérieure 132 de plage de grille. Dans un autre aspect de la présente invention, l'électrode inférieure 128 de plage de grille peut s'étendre depuis la ligne 102 de grille. Toujours dans un autre aspect de la présente invention, l'électrode supérieure 132 de plage de grille peut être connectée à l'électrode inférieure 128 de plage de grille par l'intermédiaire d'un premier trou 130 de contact formé à travers le film protecteur 150 et le film 144 d'isolation de grille.
La ligne 104 de données peut être connectée à un dispositif d'attaque de données (non représenté) par l'intermédiaire d'une plage 134 de données. Dans un aspect de la présente invention, la plage 134 de données peut comprendre une électrode inférieure 136 de plage de données connectée à une électrode supérieure 140 de plage de données. Dans un autre aspect de la présente invention, l'électrode inférieure 136 de plage de données peut s'étendre depuis la ligne 104 de données. Toujours dans un autre aspect de la présente invention, l'électrode supérieure 140 de plage de données peut être connectée à l'électrode inférieure 136 de plage de données par l'intermédiaire d'un second trou 138 de contact formé à travers le film protecteur 150.
L'écarteur 127 de motif peut être disposé sur le motif de film protecteur 150 et disposé dans une zone de câblage du substrat de matrice TFT. Par conséquent, \\HIRSCHb\BREVETS13revets\23200\23210.doc - 5 novembre 2004 15/30 l'écarteur 127 de motif peut chevaucher le transistor 106 à couche mince, la ligne 104 de données, et/ou la ligne 102 de grille.
La nervure 125 peut être disposée sur l'électrode 118 de pixel. Dans un aspect de la présente invention, l'électrode 118 de pixel peut être directement formée sur le substrat inférieur 142. Dans un autre aspect de la présente invention, la nervure 125 peut être formée dans le même processus formant l'écarteur 127 de motif Par conséquent, la nervure 125 peut être écartée du substrat 200 de matrice de filtre coloré de la distance prédéterminée D car la distance entre l'écarteur 127 de motif, dans la zone de câblage, et le substrat inférieur 142 est supérieure à la distance entre la nervure 125, sur l'électrode de pixel directement en contact avec le substrat inférieur 142, et le substrat inférieur 142. Par exemple, l'écarteur 127 de motif est séparé du substrat inférieur par le motif de film protecteur 150, la ligne 104 de données (ou la ligne 102 de grille ou le transistor 106 à couche mince), la couche 146 de contact ohmique, et la couche active 114, et par le film 144 d'isolation de grille alors que la nervure 125 est séparée du substrat inférieur 142 uniquement par l'électrode 118 de pixel.
Bien que cela ne soit pas précisément représenté, un film d'alignement peut être disposé sur le substrat de matrice TFT ayant l'écarteur 127 de motif et la nervure 125 afin de transmettre un alignement prédéterminé d'un matériau 133 à cristaux liquides disposé par la suite.
Le substrat de matrice de filtre coloré peut, par exemple, comprendre: une pluralité de filtres colorés alignés avec chaque zone de pixels, une matrice noire destinée à diviser visuellement les filtres colorés et à réfléchir la lumière externe, une surcouche destinée à aplanir la topographie des filtres colorés, une électrode commune destinée à fournir communément une tension de référence au matériau 133 à cristaux liquides dans chaque zone de pixels, et un film d'alignement déposé sur l'électrode commune.
Dans un aspect de la présente invention, le matériau 133 à cristaux liquides peut être directement déposé sur le substrat 100 de matrice TFT avant de relier le substrat 100 de matrice TFT au substrat 200 de matrice de filtre coloré. Dans un aspect alternatif de la présente invention, le matériau 133 à cristaux liquides peut être injecté dans l'espacement des cellules après que le substrat de matrice TFT ait été relié au substrat de matrice de filtre coloré. Après une telle injection, l'espacement de cellule peut être scellé.
Selon les principes de la présente invention, l'électrode 118 de pixel, l'électrode supérieure 132 de plage de grille, et l'électrode supérieure 140 de plage de données peuvent, collectivement, comprendre un motif conducteur transparent. Dans un aspect de la présente invention, le motif conducteur transparent peut être formé dans \\HIRSCH6\BREVETS\Brevets\ 23200\23210. doc - 5 novembre 2004 - 16/30 un procédé de décollement, par lequel un motif photosensible ou photorésistant utilisé pour modéliser les films 150 et 144 protecteurs et d'isolation des grilles est retiré. En outre, l'écarteur 127 des motifs et la nervure 125 peuvent être simultanément formés lors du même procédé de masque.
Après avoir décrit le panneau LCD et le substrat de matrice TFT ci-dessus par rapport aux figures 4 et 5, un procédé de fabrication du substrat de matrice TFT susmentionné sera maintenant décrit plus en détail.
Les figures 6A et 6B illustrent des vues en plan et en coupe, respectivement, qui décrivent un premier procédé de masque dans un procédé de fabrication d'un substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5.
En se référant aux figures 6A et 6B, un motif métallique de grille peut être formé sur le substrat inférieur 142 dans un premier procédé de masque. Dans un aspect de la présente invention, le motif métallique de grille peut comprendre, par exemple, la ligne 102 de grille, l'électrode 108 de grille connectée à la ligne 102 de grille, et l'électrode inférieure 128 de plage de grille.
Selon les principes de la présente invention, le motif métallique de grille peut être formé en déposant une couche métallique de grille sur le substrat inférieur 142 avec une technique de dépôt telle que la pulvérisation. Ensuite, la couche métallique de grille peut être modélisée en utilisant des techniques de photolithographie et d'attaque chimique en utilisant un premier masque afin de fournir le motif métallique de grille susmentionné. Dans un aspect de la présente invention, le métal de grille peut comprendre un matériau tel que du Cr, du MoW, Cr/Al, du Cu, Al(Nd), du Mo/Al, du Mo/Al(Nd) ou du Cr/Al(Nd), ou analogues, ou leurs combinaisons.
Les figures 7A et 7B illustrent respectivement des vues en plan et en coupe qui décrivent généralement un second procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5.
En se référant aux figures 7A et 7B, un film 144 d'isolation de grille, un motif semi-conducteur composé de la couche active 114 et de la couche 146 de contact ohmique, et un motif métallique de données composé de la ligne 104 de données, de l'électrode source 110, de l'électrode 112 de drain, de l'électrode inférieure 136 de plage de données, et de l'électrode supérieure 122 de mémoire, peut être formé sur le substrat inférieur 142 et sur le motif métallique de grille lors d'un second procédé de masque.
Les figures 8A à 8D illustrent des vues en coupe qui décrivent de façon précise 35 le second procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5.
En se référant à la figure 8A, un film 144 d'isolation de grille peut être formé sur le substrat inférieur 142 et sur le motif métallique de grille. Dans un aspect de la \\HIRSCH6\BREV ETS\Brevets\23200\23210.doc - 5 novembre 2004 - 17/30 présente invention, le film 144 d'isolation de grille peut être formé selon une technique de dépôt tel qu'un dépôt chimique en phase vapeur activé au plasma, une pulvérisation, ou analogues. Dans un autre aspect de la présente invention, le film 144 d'isolation de grille peut, par exemple, comprendre un matériau d'isolation inorganique tel que du nitrure de silicium (SiNx) ou de l'oxyde de silicium (SiOx).
Ensuite, une première couche semi-conductrice 114A, une seconde couche semi-conductrice 146A, et une couche métallique 105 de données peuvent être formées séquentiellement sur le film 144 d'isolation de grille. Dans un aspect de la présente invention, les première et seconde couches semiconductrices 114A et 146A peuvent être formées selon une technique de dépôt tel que le dépôt chimique en phase vapeur activée au plasma, la pulvérisation, ou analogues. Dans un autre aspect de la présente invention, la première couche semi-conductrice 114A peut, par exemple, comprendre du silicium amorphe non dopé. Toujours dans un autre aspect de la présente invention, la seconde couche semi-conductrice 146A peut, par exemple, comprendre du silicium amorphe +n. Encore dans un autre aspect de la présente invention, la couche métallique 105 de données peut, par exemple, comprendre un métal tel que Mo, Cu, Al, Cr, ou analogues, ou leurs combinaisons.
Un premier film photosensible ou photorésistant peut ensuite être formé sur toute la surface de la couche métallique 10.5 de données et être par la suite modélisé par photolithographie en utilisant un second motif de masque. Selon les principes de la présente invention, le second motif de masque peut, par exemple, être prévu en tant que masque d'exposition partielle. Par exemple, le second motif de masque peut comprendre un substrat de masque composé d'un matériau approprié transparent, une pluralité de zones protégées et une zone d'exposition partielle (par exemple, une zone diffractive ou une zone transflective). On remarque que les zones du masque qui ne supportent pas de zone protégée ou d'exposition partielle sont des zones d'exposition.
Par la suite, le premier film photosensible peut, par l'intermédiaire du second motif de masque, être exposé de façon sélective à la lumière par l'intermédiaire des zones d'exposition et d'expression partielle et être développé, créant de ce fait un premier motif photosensible ou photorésistant 148 présentant une différence de pas alignée entre les zones protégées et l'exposition partielle agencées, par exemple, dans une région de canal d'un transistor à couche mince formé par la suite qui comprend l'électrode 108 de grille. Par conséquent, la hauteur du motif photosensible dans la région de canal peut être inférieure à la hauteur du motif photosensible à l'extérieur de la région du canal.
En se référant ensuite à la figure 8B, le premier motif 148 photosensible ou photorésistant peut être utilisé en tant que masque afin de modéliser la couche métallique 105 de données par une technique d'attaque chimique par voie humide, \\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 18/30 formant de ce fait le motif métallique de données susmentionné (c'est-à- dire, la ligne 104 de données, l'électrode source 110, l'électrode 112 de drain, l'électrode supérieure 122 de mémoire, et l'électrode inférieure 136 de plage de données), les électrodes 108 et 110 de source et de drain étant connectées entre-elles dans la région de canal, et l'électrode supérieure 122 de mémoire chevauchant la ligne 102 de grille.
Ensuite, le premier motif photosensible 148 peut être utilisé en tant que masque afin de modéliser les première et seconde couches semiconductrices 114A et 146A par un procédé d'attaque chimique par voie sèche afin de former les couches 114 et 146 actives et de contact ohmique, respectivement. Dans un aspect de la présente invention, la modélisation peut, par exemple, comprendre des parties éliminées des couches 114A et 146A actives et de contact ohmique qui ne sont pas chevauchées par le motif métallique de données. Après que les couches 114 et 146 actives et de contact ohmique aient été
formées, la partie du premier motif 148 photosensible présentant la hauteur relativement inférieure (c'est-à-dire, la partie du premier motif 148 photosensible agencée dans la région du canal) peut être supprimée lors d'un processus de combustion en utilisant un plasma d'oxygène (02). Lors de la mise en oeuvre du processus de combustion, les parties relativement plus épaisses du premier motif photosensible 148 (c'est-àdire, les parties du premier motif photosensible 148 agencées à l'extérieur de la région de canal) sont amincies mais, néanmoins, restent.
En se référant à la figure 8C, les parties du motif métallique de données et de la couche 146 de contact ohmique dans la région de canal peuvent être éliminées par un processus d'attaque chimique en utilisant le premier motif photosensible 148 aminci comme un masque. En conséquence, la couche active 114 peut être exposée dans la région de canal et l'électrode source 110 peut être déconnectée de l'électrode 112 de drain. En se référant à la figure 8D, le premier motif 148 photosensible peut ensuite être éliminé lors d'un processus de décapage de film photosensible.
Les figures 9A et 9B illustrent respectivement des vues en plan et en coupe, qui décrivent généralement un troisième procédé de masque dans le procédé de fabrication d'un substrat de matrice de transistor à couche mince dans le panneau LCD représenté sur les figures 4 et 5.
En se référant aux figures 9A et 9B, le film protecteur 150 et le film 144 d'isolation de grille sont modélisés, et le motif conducteur transparent susmentionné (c'est-à-dire, l'électrode 118 de pixel, l'électrode supérieure 132 de plage de grille, et l'électrode supérieure 140 de plage de données) peuvent être formés dans un troisième procédé de masque. Selon les principes de la présente invention, le motif conducteur transparent est directement en contact avec le film protecteur 150, mais ne chevauche pas sa surface supérieure.
\\HIRSCH6\BREVETS\Brevets\23200\23210. doc - 5 novembre 2004 - 19/30 Les figures 10A à 10D illustrent des vues en coupe qui décrivent de façon précise le troisième procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5.
En se référant à la figure 10A, un film protecteur 150 peut être formé sur toute la surface du film 144 d'isolation de grille et sur le motif métallique de données. Dans un aspect de la présente invention, le film protecteur 150 peut, par exemple, comprendre un matériau d'isolation inorganique tel que du nitrure de silicium (SiNx), de l'oxyde de silicium (SiOx), ou analogues, ou leurs combinaisons, un matériau d'isolation organique tel qu'un composé organo acrylique présentant une faible constante diélectrique, du BCB (benzocyclobutène), ou du PFCB (perfluorocyclobutane), ou analogues, ou leurs combinaisons.
Un second film photosensible peut ensuite être formé sur toute la surface du film protecteur 150 et peut être modélisé par lithographie en utilisant un troisième motif de masque. Par exemple, le troisième motif de masque peut comprendre un substrat de masque constitué d'un matériau transparent approprié et d'une pluralité de zones protégées espacées d'une pluralité de zones d'exposition. Par la suite, le second film photosensible ou photorésistant peut, :par l'intermédiaire du troisième motif de masque, être exposé de façon sélective à la lumière à travers les zones d'exposition et être développé, créant de ce fait un second motif photosensible 152. Selon les principes de la présente invention, le second motif photosensible 152 expose une partie du film protecteur 150.
En se référant à la figure 10B, les parties du film protecteur 150 et du film 144 d'isolation de grille exposées par le second motif photosensible 152 peuvent être éliminées (c'est-à-dire modélisées) lors d'un processus d'attaque chimique par voie sèche en utilisant le second motif photosensible 152 en tant que masque.
Ainsi, suite à l'attaque chimique par voie sèche, l'ouverture 164 de pixel, et les premier et second trous 130 et 138 de contact, respectivement, peuvent être formés à travers le film protecteur 150 et le film 144 d'isolation de grille. Par exemple, l'ouverture 164 de pixel peut être formée à travers le film protecteur 150 et le film 144 d'isolation de grille et être alignée dans la zone de pixels où l'électrode 118 de pixel va éventuellement être formée. Dans un aspect de la présente invention, l'ouverture 160 de pixel peut exposer le substrat inférieur 142, l'électrode 112 de drain, et l'électrode supérieure 122 de mémoire. Le premier trou 130 de contact peut être formé à travers le film protecteur 150 et le film 144 d'isolation de grille et peut exposer l'électrode inférieure 128 de plage de grille. Le second trou 138 de contact peut être formé à travers le film protecteur 150 et peut exposer l'électrode inférieure 136 de plage de grille.
\\HIRSCH6\BREVETS \Brevets \23200\23210.doc - 5 novembre 2004 - 20/30 En se référant à la figure 10C, un matériau conducteur transparent 154 peut être formé sur le substrat de matrice TFT et sur le second motif photosensible 152. Dans un aspect de la présente invention, le matériau conducteur transparent 154 peut être formé par une technique de dépôt telle que la pulvérisation, ou analogues. Dans un autre aspect de la présente invention, le matériau conducteur transparent 154 peut, par exemple, comprendre de l'oxyde d'étain-indium (ITO), de l'oxyde d'étain (TO), de l'oxyde de zinc-indium (IZO), du SnO2, ou analogues, ou leurs combinaisons.
En se référant à la figure 10D, le second motif photosensible 152 et les parties du matériau conducteur transparent 154 qui y sont formées peuvent être simultanément enlevées lors d'un processus de décollement, formant de ce fait un motif conducteur transparent qui comprend l'électrode 118 de pixel, l'électrode supérieure 132 de plage de grille, et l'électrode supérieure 140 de plage de données. Par conséquent, le motif conducteur transparent est directement en contact avec le film protecteur 150 dans les trous respectif de celui-ci, mais ne chevauche aucune des parties supérieures superficielles du film.
Les figures 11A et 1 lB illustrent des 'vues en plan et en coupe, respectivement, qui décrivent de façon générale un quatrième procédé de masque dans le procédé de fabrication du substrat de matrice TFT dans le panneau LCD représenté sur les figures 4 et 5.
En se référant aux figures 11A et 11B, l'écarteur 127 de motif et la nervure 125 peuvent être formés sur le substrat 100 de matrice TFT dans un quatrième procédé de masque.
Par exemple, une couche d'isolation peut être formée sur substrat 100 de matrice TFT, sur le film protecteur 150 et l'électrode 118 de pixel selon toute technique appropriée quelconque de dépôt ou d'enduction. Selon les principes de la présente invention, la couche d'isolation peut comprendre tout matériau d'isolation approprié quelconque inorganique ou organique.
Ensuite, la couche d'isolation peut être modélisée en utilisant les techniques photolithographiques et d'attaque chimique en utilisant un quatrième masque afin de réaliser simultanément l'écarteur 127 de motif et la nervure 125. Dans un aspect de la présente invention, le quatrième procédé de masque peut être utilisé afin de former l'écarteur 127 de motif sur le film protecteur 150 et de l'aligner dans la zone de câblage (c'est-à-dire, la ligne 102 de grille, la ligne 104 de données, et/ou le transistor 106 à couche mince). Dans un autre aspect de la présente invention, le quatrième procédé de masque peut également être utilisé pour former la nervure 125 sur l'électrode 118 de pixel. En raison de la différence d'épaisseur de structure formée au niveau de la zone de câblage par rapport aux structures formées dans la zone de \\HIRSCH6\BREVETS \Brevets\23200\23210. doc - 5 novembre 2004 - 21/30 pixels, l'écarteur 127 de motif est en contact avec le substrat 200 de matrice de filtre coloré tandis que la nervure 125 ne l'est pas.
La figure 12 illustre une vue en plan d'une partie d'un panneau LCD selon un second mode de réalisation de la présente invention.
Le panneau LCD représenté sur la figure 12 et son procédé de fabrication est, à de nombreux égards, similaire au panneau LCD représenté sur la figure 5 mais diffère pour ce qui est de l'écarteur 127 de motif et de la nervure 125. Ainsi, pour être bref, seul le mode de réalisation qui est différent du panneau LCD du premier mode de réalisation sera examiné plus en détail ci-dessous.
En se référant à la figure 12, l'écarteur 127 de motif et la nervure 125 sont formés sur le substrat 200 de matrice de filtre coloré. Dans un aspect de la présente invention, le substrat de matrice de filtre coloré peut comprendre un substrat supérieur 210 qui supporte une électrode commune 220. Par conséquent, l'écarteur 127 de motif et la nervure 125 peuvent être formés sur l'électrode commune 220.
Dans un aspect de la présente invention, l'écarteur 127 de motif peut être aligné dans la zone de câblage du substrat de matrice TFT (c'est-à- dire, la ligne 102 de grille, la ligne 104 de données et/ou le transistor 106 à couche mince). Dans un autre aspect de la présente invention, la nervure 125 peut être alignée avec l'électrode 118 de pixel. En raison de la différence d'épaisseur des structures formées au niveau de la zone de câblage du substrat 100 de matrice TFT par rapport aux structures formées dans la zone de pixels du substrat 100 de matrice TFT, l'écarteur 127 de motif est en contact avec le substrat 100 de matrice TFT tandis que la nervure 125 ne l'est pas. Par conséquent, la présence des nervures 125 peut créer de multiples domaines d'orientation des cristaux liquides dans une seule zone de pixels, agrandissant de ce fait l'angle de vision du panneau LCD.
On notera que le substrat 100 de matrice TFT dans le panneau LCD du second mode de réalisation peut être fabriqué selon un procédé à trois masques esquissé à titre d'exemple sur les figures 6A à 10D, à la place du procédé à quatre masques esquissé de façon exemplaire sur les figures 6A à 11B et examiné ci-dessus en ce qui concerne le panneau LCD du premier mode de réalisation. Par conséquent, le substrat 100 de matrice TFT selon le second mode de réalisation peut être fabriqué de manière plus simple et moins coûteuse que le substrat 100 de matrice TFT selon le premier mode de réalisation.
Tels que décrits ci-dessus, les principes de la présente invention, intègrent un processus d'enlèvement afin de simplifier un procédé de fabrication d'un substrat de matrice TFT, réduisant de ce fait les coûts de fabrication et améliorant le rendement de la production du substrat de matrice TFT'. En outre, la différence d'épaisseur des structures agencées dans les zones de pixel et de câblage peut être égalisée afin de OHIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 22/30 former des écarteurs 127 de motif et des nervures 125 dans le même procédé de masque pour simplifier davantage le procédé de fabrication, réduire les coûts de fabrication, et améliorer le rendement de la production.
Il apparaîtra de façon évidente aux hommes du métier que diverses modifications et variations peuvent être apportées à la présente invention sans s'éloigner de l'esprit ou de la portée de l'invention. Ainsi, la présente invention est destinée à englober les modifications et les variations aisément accessibles à l'homme de l'art.
1\11IRSCH6\BREVETS\Brevets\23200\23210. doc - 5 novembre 2004 - 23/30

Claims (17)

REVENDICATIONS
1. Panneau d'affichage à cristaux liquides, comprenant: un substrat (100) de matrice de transistor à couche mince, dans lequel le 5 substrat (100) de matrice de transistor à couche mince comprend: une ligne (102) de grille sur un premier substrat; une ligne (104) de données qui croise la ligne (102) de grille et définit une zone de pixels; un film (144) d'isolation de grille entre les lignes (102 et 104) de grille 10 et de données; un transistor (106) à couche mince au croisement des lignes (102 et 104) de grille et de données; un film (150) protecteur sur]e substrat; une ouverture (164) de pixel définie dans le film (150) protecteur et 15 les films (144) d'isolation de grille, l'ouverture (164) du pixel étant alignée avec la zone de pixels; et une électrode (118) de pixel dans l'ouverture (164) de pixel, où l'électrode (118) de pixel étant connectée au transistor (106) à couche mince; un substrat (200) de matrice de filtre coloré relié au substrat (100) de matrice de transistor à couche mince, le substrat (200) de matrice de filtre coloré étant espacé du substrat (100) de matrice de transistor à couche mince; un écarteur (127) de motif entre le substrat (100) de matrice de transistor à couche mince et le substrat (200) de matrice de filtre coloré, l'écarteur (127) de motif chevauchant l'un au moins parmi la ligne (102) de grille, la ligne (104) de données, et le transistor (106) à couche mince; une nervure (125) entre le substrat (100) de matrice de transistor à couche mince et le substrat (200) de matrice de filtre coloré et qui chevauche l'électrode (118) de pixel, l'écarteur (127) de motif et la nervure (125) étant formés sur la même couche; et un matériau (133) à cristaux liquides entre le substrat (100) de matrice de transistor à couche mince et le substrat (200) de matrice de filtre coloré.
2. Panneau d'affichage à cristaux liquides selon la revendication 1, dans lequel: l'écarteur (127) de motif est sur le film (150) protecteur; et la nervure (125) est sur l'électrode (118) de pixel.
\\HIRSCH6\BREVETS\Brevets\23200\23210doc - 5 novembre 2004 - 24/30
3. Panneau d'affichage à cristaux liquides selon la revendication 2, dans lequel: l'écarteur (127) de motif est en contact avec le substrat (200) de matrice de filtre coloré; et la nervure (125) est écartée du substrat (200) de matrice de filtre coloré d'une distance prédéterminée.
4. Panneau d'affichage à cristaux liquides selon la revendication 1, dans lequel l'écarteur (127) de motif et la nervure (125) sont sur le substrat (200) de 10 matrice de filtre coloré.
5. Panneau d'affichage à cristaux liquides selon la revendication 4, dans lequel: l'écarteur (127) de motif est en contact avec le substrat de matrice du transistor 15 à couche mince; et la nervure (125) est écartée du substrat (100) de matrice de transistor à couche mince d'une distance prédéterminée.
6. Panneau d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 5, dans lequel le substrat (100) de matrice de transistor à couche mince comprend une plage (126) de grille, dans lequel la plage (126) de grille comprend: une électrode inférieure (128) de plage de grille connectée à la ligne (102) de grille; un premier trou (130) de contact à travers le film (150) protecteur et le film (144) d'isolation de grille et qui expose l'électrode inférieure (128) de plage de grille; et une électrode supérieure (132) de plage de grille dans le premier trou (130) de contact et qui est en contact avec l'électrode:inférieure (128) de plage de grille.
7. Panneau d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 6, dans lequel le substrat (100) de matrice de transistor à couche mince comprend une plage (134) de données, dans lequel la plage (134) de données comprend: une électrode inférieure (136) de plage de données connectée à la ligne (104) de données; un second trou (138) de contact à travers le film (150) protecteur et qui expose l'électrode inférieure (136) de plage de données; et \\HIRSC1-16\BREVETS\Brevets\ 23200\23210. doc - 5 novembre 2004 - 25/30 2862141 26 une électrode supérieure (140) de plage de données dans le second trou (138) de contact et qui est en contact avec l'électrode inférieure (136) de plage de données.
8. Panneau d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 7, comportant en outre un condensateur (120) de mémoire comportant: la ligne (102) de grille; et une électrode supérieure (122) de mémoire qui chevauche la ligne (102) de grille, dans lequel le film (144) d'isolation de grille se trouve entre la ligne (102) de grille et l'électrode supérieure (122) de mémoire, et l'électrode supérieure (122) de 10 mémoire est connectée à l'électrode (118) de pixel.
9. Procédé de fabrication d'un panneau d'affichage à cristaux liquides, comprenant: les étapes consistant à, sur un substrat, former une ligne (102) de grille 15 connectée à une électrode (108) de grille; former un film (144) d'isolation de grille sur le substrat et sur la ligne (102) de grille et l'électrode (108) de grille; former un motif semi-conducteur sur le film (144) d'isolation de grille; sur le motif semi-conducteur, former: une ligne (104) de données qui croise la ligne (102) de grille, une électrode source (110) connectée à la ligne (104) de données, et une électrode (112) de drain opposée à l'électrode source (110), une zone de pixels étant définie par le croisement des lignes (102 et 104) de grille et de données, et un transistor (106) à couche mince comprenant l'électrode (108) de grille, le motif semi-conducteur, l'électrode source (110), et l'électrode (112) de drain; former un film (150) protecteur sur toute la surface du substrat; réaliser une ouverture (164) de pixel à travers le film (150) protecteur et le film (144) d'isolation de grille dans la zone de pixels; former une électrode (118) de pixel dans l'ouverture (164) de pixel, où l'électrode (118) de pixel étant connectée à l'électrode (112) de drain; former un écarteur (127) de motif qui chevauche au moins l'un parmi la ligne (102) de grille, la ligne (104) de données, et le transistor (106) à couche mince; et former une nervure (125) qui chevauche l'électrode (118) de pixel, où l'écarteur (127) de motif et la nervure (125) présentant la même épaisseur.
10. Procédé de fabrication d'un panneau d'affichage à cristaux liquides, comprenant les étapes consistant à: former une couche métallique de grille sur un substrat; \\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 26/30 2862141 27 modéliser la couche métallique de grille en utilisant un premier masque afin de former une ligne (102) de grille et une électrode (108) de grille; former un film (144) d'isolation de grille, une couche de silicium amorphe non dopé, une couche de silicium amorphe dopé, et une couche métallique (105) de 5 données sur la couche métallique de grille modélisée; modéliser la couche métallique (105) de données, la couche de silicium amorphe dopé, et la couche de silicium amorphe non dopé en utilisant un second masque afin de former une ligne (104) de données, une électrode source (110), une électrode (112) de drain, et un motif semi- conducteur, un transistor (106) à couche mince comprenant l'électrode (108) de grille, le motif semi-conducteur, l'électrode source (110), et l'électrode (112) de drain; former un film (150) protecteur sur toute la surface du substrat; former une ouverture (164) de pixel qui passe à travers le film (150) protecteur et le film (144) d'isolation de grille et former une électrode (118) de pixel dans l'ouverture (164) de pixel en utilisant un troisième masque; l'électrode (118) de pixel étant connectée à l'électrode (112) de drain; former en couche isolante électrique sur toute la surface du substrat; modéliser la couche isolante en utilisant un quatrième masque afin de former un écarteur (127) de motif et une nervure (125), l'écarteur (127) de motif chevauchant au moins l'une parmi la ligne (102) de grille, la ligne (104) de données, et le transistor (106) à couche mince, et la nervure (125) chevauchant l'électrode (118) de pixel.
11. Procédé de fabrication d'un panneau d'affichage à cristaux liquides, comprenant les étapes consistant à: former un substrat (100) de matrice de transistor à couche mince, la formation du substrat (100) de matrice- de transistor à couche mince comprenant les étapes consistant à: former une ligne (102) de grille sur un premier substrat: former une ligne (104) de données qui croise la ligne (102) de grille afin de définir une zone de pixels; former un film (144) d'isolation de grille entre les lignes (102 et 104) de grille et de données; former un transistor (106) à couche mince au croisement des lignes 35 (102 et 104) de grille et de données; former un film (150) protecteur sur le transistor (106) à couche mince; former une ouverture (164) de pixel dans le film (150) protecteur et le film (144) d'isolation de grille; \\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 27/30 former une électrode (118) de pixel dans l'ouverture (164) de pixel; l'électrode (118) de pixel étant en contact avec le transistor (106) à couche mince; et former un film d'alignement sur l'électrode (118) de pixel; prévoir un substrat (200) de matrice de filtre coloré; former un écarteur (127) de motif sur le substrat (200) de matrice de filtre coloré, l'écarteur (127) de motif chevauchant au moins l'une parmi la ligne (102) de grille, la ligne (104) de données, et le transistor (106) à couche mince; former une nervure (125) sur le substrat (200) de matrice de filtre coloré la nervure (125) chevauchant l'électrode (118) de pixel, et la nervure (125) étant 10 formée dans la même couche que l'écarteur (127) de motif; relier le substrat (100) de matrice de transistor à couche mince au substrat (200) de matrice de filtre coloré; et injecter des cristaux liquides entre les substrats reliés (100 et 200) de matrice de transistor à couche mince et de filtre coloré.
12. Procédé selon l'une quelconque des revendications 9 à 11, dans lequel la formation de l'ouverture (164) de pixel et de l'électrode (118) de pixel comprend les étapes consistant à: former un motif photorésistant sur le film (150) protecteur; attaquer chimiquement le film (150) protecteur et le film (144) d'isolation de grille exposé à travers le motif photorésistant afin de former l'ouverture (164) de pixel; former une couche conductrice transparente sur le motif photorésistant et dans l'ouverture (164) de pixel; éliminer le motif photorésistant et la couche conductrice transparente sur celui-ci afin de former l'électrode (118) de pixel.
13 Procédé selon l'une quelconque des revendications 9 à 12, comprenant en outre les étapes consistant à: former une électrode inférieure (128) de plage de grille connectée à la ligne (102) de grille; réaliser un premier trou (130) de contact à travers le film (150) protecteur et le film (144) d'isolation de grille afin d'exposer l'électrode inférieure (128) de plage de grille; et former une électrode supérieure (132) de plage de grille dans le premier trou (130) de contact, l'électrode supérieure (132) de plage de grille étant la même couche que l'électrode (118) de pixel.
\\HIRSCH6\BREVETS\Brevets\23200\23210 doc - 5 novembre 2004 - 28/30
14. Procédé selon l'une quelconque des revendications 9 à 13, comprenant en outre les étapes consistant à: former une électrode inférieure (136) de plage de données connectée à la ligne (104) de données; former un second trou (138) de contact à travers le film (150) protecteur afin d'exposer l'électrode inférieure (136) de plage de données; et former une électrode supérieure (140) de plage de données dans le second trou (138) de contact, l'électrode supérieure (140) de plage de données étant la même couche que l'électrode (118) de pixel.
15. Procédé selon l'une quelconque des revendications 9 à 14, comprenant en outre une étape consistant à former une électrode supérieure (122) de mémoire en chevauchement avec la ligne (102) de grille, le film (144) d'isolation de grille se trouvant entre la ligne (102) de grille et l'électrode supérieure (122) de mémoire et l'électrode supérieure (122) de mémoire étant connectée à l'électrode (118) de pixel.
16. Procédé selon l'une quelconque des revendications 9 à 15, dans lequel: l'écarteur (127) de motif est en contact avec le substrat (200) de matrice de 20 filtre coloré; et la nervure (125) est écartée du substrat (200) de matrice de filtre coloré d'une distance prédéterminée.
17. Procédé selon l'une quelconque des revendications 9 à 15, dans lequel: l'écarteur (127) de motif est en contact avec le substrat (100) de matrice de transistor à couche mince; et la nervure (125) est écartée du substrat (100) de matrice de transistor à couche mince d'une distance prédéterminée.
\\HIRSCH6\BREVETS\Brevets\23200\23210.doc - 5 novembre 2004 - 29/30
FR0411913A 2003-11-10 2004-11-09 Panneau d'affichage a cristaux liquides et son procede de fabrication Expired - Fee Related FR2862141B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079080A KR100682358B1 (ko) 2003-11-10 2003-11-10 액정 표시 패널 및 제조 방법

Publications (2)

Publication Number Publication Date
FR2862141A1 true FR2862141A1 (fr) 2005-05-13
FR2862141B1 FR2862141B1 (fr) 2007-02-16

Family

ID=33536474

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0411913A Expired - Fee Related FR2862141B1 (fr) 2003-11-10 2004-11-09 Panneau d'affichage a cristaux liquides et son procede de fabrication

Country Status (8)

Country Link
US (2) US7206057B2 (fr)
JP (1) JP4532241B2 (fr)
KR (1) KR100682358B1 (fr)
CN (1) CN100350319C (fr)
DE (1) DE102004053587B4 (fr)
FR (1) FR2862141B1 (fr)
GB (1) GB2407908B (fr)
TW (1) TWI254911B (fr)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715756B1 (ko) * 2004-03-09 2007-05-08 샤프 가부시키가이샤 액정 표시 장치
KR101126396B1 (ko) 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101174145B1 (ko) * 2005-04-11 2012-08-14 엘지디스플레이 주식회사 액정표시장치
KR100971089B1 (ko) * 2005-05-31 2010-07-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100740041B1 (ko) * 2005-06-30 2007-07-16 엘지.필립스 엘시디 주식회사 듀얼 컬럼 스페이서를 구비한 액정 패널 및 그 제조 방법
KR101157978B1 (ko) * 2005-06-30 2012-06-25 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR101146532B1 (ko) 2005-09-13 2012-05-25 삼성전자주식회사 액정표시패널 및 그 제조방법
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TW200722795A (en) * 2005-11-02 2007-06-16 Fujifilm Corp Substrate with dividing walls for an inkjet color filter, method for manufacturing the substrate, color filter including the substrate with dividing walls for an inkjet color filter and method of menufacturing the color filter, and liquid crystal display
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7608858B2 (en) * 2006-06-06 2009-10-27 Hannstar Display Corporation Spacing architecture for liquid crystal display and spacing method thereof
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
TWI478351B (zh) * 2006-07-20 2015-03-21 Au Optronics Corp 陣列基板之形成方法
TWI309089B (en) * 2006-08-04 2009-04-21 Au Optronics Corp Fabrication method of active device array substrate
JP5727120B2 (ja) * 2006-08-25 2015-06-03 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
TW200837463A (en) * 2007-03-05 2008-09-16 Innolux Display Corp LCD with hybrid photoresist spacer and method of fabricating the same
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR20090095988A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
TWI353641B (en) 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
KR101273632B1 (ko) * 2008-06-12 2013-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20100124709A1 (en) * 2008-11-20 2010-05-20 Daniel Warren Hawtof Image mask assembly for photolithography
TWI472837B (zh) * 2009-12-17 2015-02-11 Au Optronics Corp 液晶顯示器
KR101910340B1 (ko) * 2011-10-12 2018-10-23 삼성디스플레이 주식회사 내로우 베젤을 갖는 액정표시장치
TWI441122B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 顯示面板之陣列基板結構及其製作方法
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电（深圳）有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
CN104035239A (zh) 2014-05-08 2014-09-10 京东方科技集团股份有限公司 一种基板及显示器件
CN104090403A (zh) * 2014-06-24 2014-10-08 深圳市华星光电技术有限公司 显示面板的支撑结构及显示面板
CN106405964A (zh) * 2016-11-01 2017-02-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN109212799B (zh) * 2018-10-26 2021-10-29 Tcl华星光电技术有限公司 液晶面板的外围电路结构以及液晶显示母板
CN111208677A (zh) * 2020-03-16 2020-05-29 Tcl华星光电技术有限公司 阵列基板及液晶显示面板
CN111580311B (zh) * 2020-05-18 2022-04-08 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
US11106095B1 (en) 2020-05-18 2021-08-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030211A2 (fr) * 1999-02-15 2000-08-23 Fujitsu Limited Dispositif d'affichage à cristaux liquides et son procédé de fabrication
US20020149728A1 (en) * 2001-04-11 2002-10-17 Kiyoshi Ogishima Liquid crystal display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102528A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JP3104687B2 (ja) * 1998-08-28 2000-10-30 日本電気株式会社 液晶表示装置
JP2000098393A (ja) * 1998-09-21 2000-04-07 Sharp Corp 液晶表示装置
KR100313949B1 (ko) * 1998-11-11 2002-09-17 엘지.필립스 엘시디 주식회사 멀티도메인액정표시소자
US6400440B1 (en) * 1999-06-23 2002-06-04 International Business Machines Corporation Passive liquid crystal display having pre-tilt control structure and light absorbent material at a center
US6657695B1 (en) * 1999-06-30 2003-12-02 Samsung Electronics Co., Ltd. Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate
JP2001133792A (ja) * 1999-08-23 2001-05-18 Sharp Corp 液晶表示装置
US6493050B1 (en) * 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
KR100587364B1 (ko) * 2000-01-12 2006-06-08 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP4132528B2 (ja) * 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
KR100670062B1 (ko) 2000-08-14 2007-01-16 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 그 제조 방법
US6690441B2 (en) * 2000-09-22 2004-02-10 Dai Nippon Printing Co., Ltd. Multi-domain vertical alignment mode liquid crystal display having spacers formed over zigzag like alignment-controlling projection
KR100720093B1 (ko) * 2000-10-04 2007-05-18 삼성전자주식회사 액정 표시 장치
JP3601788B2 (ja) * 2000-10-31 2004-12-15 シャープ株式会社 液晶表示装置
JP3680730B2 (ja) * 2000-12-08 2005-08-10 株式会社日立製作所 液晶表示装置
AU2002354321A1 (en) * 2001-11-22 2003-06-10 Samsung Electronics Co., Ltd Liquid crystal display and thin film transistor array panel
KR20020077280A (ko) * 2002-03-11 2002-10-11 프라임 뷰 인터내셔널 코오포레이션 리미티드 다중 도메인 액정 디스플레이의 반사체 구조 및, 그것의제조 방법
US6922219B2 (en) * 2002-08-14 2005-07-26 Lg. Philips Lcd Co., Ltd. Transflective liquid crystal display
CN1497299A (zh) * 2002-09-26 2004-05-19 三星电子株式会社 液晶显示器、液晶显示器面板及其制造方法
US7388631B2 (en) * 2002-10-10 2008-06-17 Samsung Electronics, Co., Ltd. Parallax compensating color filter and black mask for display apparatus
JP4283020B2 (ja) * 2003-03-28 2009-06-24 シャープ株式会社 液晶パネルおよびその製造方法
US7561245B2 (en) * 2004-02-25 2009-07-14 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030211A2 (fr) * 1999-02-15 2000-08-23 Fujitsu Limited Dispositif d'affichage à cristaux liquides et son procédé de fabrication
US20020149728A1 (en) * 2001-04-11 2002-10-17 Kiyoshi Ogishima Liquid crystal display device

Also Published As

Publication number Publication date
DE102004053587A1 (de) 2005-09-01
US7470932B2 (en) 2008-12-30
US20050099579A1 (en) 2005-05-12
GB0424721D0 (en) 2004-12-08
JP2005141237A (ja) 2005-06-02
GB2407908B (en) 2005-12-14
JP4532241B2 (ja) 2010-08-25
TW200516539A (en) 2005-05-16
US20070170435A1 (en) 2007-07-26
GB2407908A (en) 2005-05-11
US7206057B2 (en) 2007-04-17
KR100682358B1 (ko) 2007-02-15
TWI254911B (en) 2006-05-11
FR2862141B1 (fr) 2007-02-16
CN100350319C (zh) 2007-11-21
CN1619391A (zh) 2005-05-25
DE102004053587B4 (de) 2008-10-09
KR20050045124A (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
FR2862141A1 (fr) Panneau d'affichage a cristaux liquides et son procede de fabrication
US7205571B2 (en) Thin film transistor substrate for display device and fabricating method thereof
US7468527B2 (en) Liquid crystal display device and fabricating method thereof
US7586123B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
US7306979B2 (en) Method of fabricating thin film transistor substrate for display device
US7518666B2 (en) Liquid crystal display device and fabricating method thereof
US7402470B2 (en) Method of fabricating a thin film transistor array substrate
US7439586B2 (en) Liquid crystal display device and fabricating method thereof
US20100237349A1 (en) Liquid crystal display device and fabricating method thereof
FR2880475A1 (fr) Substrat de matrice de transistors en couche mince et son procede de fabrication
FR2838562A1 (fr) Procede de fabrication d'un substrat de matrice d'un dispositif d'affichage a cristaux liquides
US20050077516A1 (en) Thin film transistor array substrate and method of fabricating the same
JP2004310043A (ja) 薄膜トランジスタアレイ基板及びその製造方法
FR2873826A1 (fr) Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US20070155080A1 (en) Thim film transistor substrate and manufacturing method thereof
FR2895528A1 (fr) Panneau d'affichage a cristaux liquides et son procede de fabrication
JP2011095784A (ja) 液晶表示装置及びその製造方法
FR2856484A1 (fr) Dispositif d'affichage a cristaux liquides et procede de fabrication de celui-ci
US6924852B2 (en) Thin film transistor array substrate for preventing static electricity and manufacturing method thereof
US7612838B2 (en) Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel
US8576367B2 (en) Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same
CN110707104B (zh) 阵列基板的制造方法、阵列基板及显示面板
WO1996031799A1 (fr) Procede de fabrication de matrice active tft pour ecran de systeme de projection
KR100480331B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

ST Notification of lapse

Effective date: 20200906