KR20050045124A - 액정 표시 패널 및 제조 방법 - Google Patents

액정 표시 패널 및 제조 방법 Download PDF

Info

Publication number
KR20050045124A
KR20050045124A KR1020030079080A KR20030079080A KR20050045124A KR 20050045124 A KR20050045124 A KR 20050045124A KR 1020030079080 A KR1020030079080 A KR 1020030079080A KR 20030079080 A KR20030079080 A KR 20030079080A KR 20050045124 A KR20050045124 A KR 20050045124A
Authority
KR
South Korea
Prior art keywords
forming
thin film
film transistor
gate
electrode
Prior art date
Application number
KR1020030079080A
Other languages
English (en)
Other versions
KR100682358B1 (ko
Inventor
류순성
장윤경
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030079080A priority Critical patent/KR100682358B1/ko
Priority to TW093133850A priority patent/TWI254911B/zh
Priority to DE102004053587A priority patent/DE102004053587B4/de
Priority to US10/981,542 priority patent/US7206057B2/en
Priority to JP2004324629A priority patent/JP4532241B2/ja
Priority to GB0424721A priority patent/GB2407908B/en
Priority to FR0411913A priority patent/FR2862141B1/fr
Priority to CNB2004100886447A priority patent/CN100350319C/zh
Publication of KR20050045124A publication Critical patent/KR20050045124A/ko
Application granted granted Critical
Publication of KR100682358B1 publication Critical patent/KR100682358B1/ko
Priority to US11/715,889 priority patent/US7470932B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 공정을 단순화할 수 있는 액정 표시 패널 및 그 제조 방법에 관한 것이다.
본 발명의 액정 표시 패널은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 보호막, 상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀 내에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 포함하는 박막 트랜지스터 기판과; 상기 박막 트랜지스터 기판과 대향하여 합착된 칼라 필터 기판과; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되도록 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 형성되어 셀갭을 마련하는 패턴 스페이서와; 상기 화소 전극과 중첩되도록 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 상기 패턴 스페이서와 동일층으로 형성된 도메인 형성용 리브와; 상기 셀갭에 채워진 액정을 구비한다.

Description

액정 표시 패널 및 제조 방법{Liquid Crystal Dispaly Panel And Method For Fabricating The Same}
본 발명은 액정 표시 패널 및 그 제조 방법에 관한 것으로, 특히 공정을 단순화할 수 있는 액정 표시 패널 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널(이하, 액정 패널)과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.
박막 트랜지스터 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치 소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔 신호에 응답하여 데이터 라인에 공급되는 화소 신호를 화소 전극에 공급한다.
칼라 필터 기판은 액정셀 단위로 형성된 칼라 필터들과, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정 패널은 박막 트랜지스터 기판과 칼라 필터 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정 패널에서 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 4 마스크 공정을 채택한 박막 트랜지스터 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 셀 영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 스캔 신호에 응답하여 데이터 라인(4)에 공급되는 화소 신호가 화소 전극(18)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다.
이렇게 소스 전극(10) 및 드레인 전극(12)과 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 포함하는 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(36), 스토리지 전극(22)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)과 오믹 접촉을 위한 오믹 접촉층(48)이 더 형성된다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소 신호에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 상부 전극(22)과, 그 스토리지 상부 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소 전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드부(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(26)는 게이트 라인(2)으로부터 연장되는 게이트 하부 전극(28)과, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 하부 전극(28)에 접속된 게이트 패드 상부 전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드부(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(34)는 데이터 라인(4)으로부터 연장되는 데이터 하부 전극(36)과, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 상부 전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부기판(42) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 금속 패턴들이 형성된다.
상세히 하면, 하부 기판(42) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 금속 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 금속 패턴들이 형성된 하부 기판(42) 상에 게이트 절연막(44)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(44) 위에 활성층(14) 및 오믹 접촉층(48)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)을 포함하는 소스/드레인 금속 패턴들이 순차적으로 형성된다.
상세히 하면, 게이트 금속 패턴들이 형성된 하부 기판(42) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 금속 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(48)과 활성층(14)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(44) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
상세히 하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착 방법으로 보호막(50)이 전면 형성된다. 이어서, 보호막(50)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 상부 전극(22)이 노출되게 형성된다. 제3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드 하부 전극(28)이 노출되게 형성된다. 제4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드 상부 전극(36)이 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연 물질이나, 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(50) 상에 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전막 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전막 패턴들이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 컨택홀(24)을 통해 전단 게이트 라인(2)과 중첩되는 스토리지 상부 전극(22)과 전기적으로 접속된다. 게이트 패드 상부 전극(32)는 제3 컨택홀(30)을 통해 게이트 패드 하부 전극(28)과 전기적으로 접속된다. 데이터 패드 상부 전극(40)은 제4 컨택홀(38)을 통해 데이터 하부 전극(36)과 전기적으로 접속된다. 여기서, 투명 도전막의 재료로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO) 등이 이용된다.
이와 같이 종래의 박막 트랜지스터 기판 및 그 제조 방법은 4마스크 공정으로 공정을 단순화하여 제조 원가를 절감할 수 있게 되었다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
한편, 액정 패널은 컬러 필터 기판과 박막 트랜지스터 기판과의 셀갭을 일정하게 유지하기 위한 스페이서를 추가로 구비한다. 스페이서로는 볼 스페이서 또는 칼럼 스페이서가 이용된다. 최근 액정 패널이 대형화되면서 적하 방식의 액정 형성 방법과 더불어 볼 스페이서 대신 패턴 스페이서가 주로 이용되고 있다. 패턴 스페이서는 블랙 매트릭스로 가려지는 영역, 즉 박막 트랜지스터, 데이터 라인, 게이트 라인과 중첩되게 형성된다. 이러한 패턴 스페이서는 박막 트랜지스터 기판 또는 칼러 필터 기판 상에 형성된다. 그런데, 패턴 스페이서를 형성하기 위해서는 새로운 마스크 공정이 필요하게 되므로 마스크 공정이 추가된다는 단점을 갖는다.
또한, VA 구조의 액정 패널은 한 화소 영역 내에서 멀티 도메인을 형성하기 위한 리브를 추가로 구비한다. 이 리브는 통상 화소 전극과 중첩되게 형성되어 그 리브를 따라 액정 분자들의 배열이 달라지게 함으로써 한 화소 영역 내에서 액정 분자들의 배열 방향이 서로 다른 멀티 도메인을 형성하게 된다. 이에 따라, VA 구조의 액정 패널은 시야각을 보상으로 광시야각을 구현할 수 있게 된다. 그런데, 도메인 형성용 리브를 형성하기 위해서는 새로운 마스크 공정이 필요하게 되므로 마스크 공정이 추가된다는 단점을 갖는다. 또한, 도메인 형성용 리브는 박막 트랜지스터 기판(칼라 필터 기판)에 형성되는 경우 칼라 필터 기판(박막 트랜지스터 기판)과 소정의 갭을 가지도록 형성되어야 한다. 이에 따라, VA 구조의 액정 패널에 패턴 스페이서를 적용하는 경우 패턴 스페이서와 도메인 형성용 리브가 서로 다른 높이로 형성되어야 하므로 서로 다른 마스크 공정이 추가된다는 단점을 갖는다.
따라서, 본 발명의 목적은 리프트-오프 공정을 이용하여 공정을 단순할 수 있는 액정 패널 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 패턴 스페이서와 멀티 도메인용 리브를 동일한 마스크 공정으로 형성함으로써 공정을 단순화할 수 있는 액정 패널 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정 패널은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 보호막, 상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀 내에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 포함하는 박막 트랜지스터 기판과; 상기 박막 트랜지스터 기판과 대향하여 합착된 칼라 필터 기판과; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되도록 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 형성되어 셀갭을 마련하는 패턴 스페이서와; 상기 화소 전극과 중첩되도록 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 상기 패턴 스페이서와 동일층으로 형성된 도메인 형성용 리브와; 상기 셀갭에 채워진 액정을 구비한다.
상기 패턴 스페이서는 상기 배선 영역의 보호막 위에, 상기 도메인 형성용 리브는 상기 화소 전극 위에 형성된다.
상기 패턴 스페이서는 상기 칼라 필터 기판과 접촉되고, 상기 도메인 형성용 리브는 상기 칼라 필터 기판과 소정의 갭을 유지한다.
상기 패턴 스페이서는 상기 배선 영역과 중첩되도록, 상기 도메인 형성용 리브는 상기 화소 전극과 중첩되도록 상기 칼라 필터 기판에 형성된다.
상기 패턴 스페이서는 박막 트랜지스터 기판과 접촉되고, 상기 도메인 형성용 리브는 상기 박막 트랜지스터 기판과 소정의 갭을 유지한다.
상기 박막 트랜지스터 기판은 상기 게이트 라인과 접속된 게이트 패드 하부 전극과; 상기 보호막 및 게이트 절연막을 관통하는 컨택홀내에 형성되어 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 포함하는 게이트 패드를 추가로 구비한다.
상기 박막 트랜지스터 기판은 상기 데이터 라인과 접속된 게이트 패드 하부 전극과; 상기 보호막을 관통하는 컨택홀내에 형성되어 상기 데이터 패드 하부 전극과 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 추가로 구비한다.
상기 박막 트랜지스터 기판은 상기 게이트 라인에 포함되는 스토리지 하부 전극과; 상기 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 중첩되고 상기 화소 전극과 접속된 스토리지 상부 전극을 포함하는 스토리지 캐패시터를 추가로 구비한다.
본 발명의 한 특징에 따른 액정 패널의 제조 방법은 박막 트랜지스터 기판과 칼라 필터 기판이 액정을 사이에 두고 합착된 액정 표시 패널의 제조 방법에서, 상기 박막 트랜지스터 기판의 제조 공정이, 기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극을 형성하는 단계와; 게이트 절연막을 전면 형성하는 단계와; 상기 게이트 절연막의 소정 영역에 반도체층을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 그 데이터 라인과 연결된 상기 소스 전극, 그 소스 전극과 상기 반도체층을 사이에 두고 대향하는 드레인 전극을 형성하는 단계와; 보호막을 전면 형성하는 단계와; 상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀을 형성하는 단계와; 상기 화소홀 내에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역에 패턴 스페이서를 형성하는 단계와; 상기 패턴 스페이서와 동일한 두께로 상기 화소 전극 위에 도메인 형성용 리브를 형성하는 단계를 포함한다.
다시 말하여, 상기 박막 트랜지스터 제조 공정은 기판 상에 게이트 금속층을 형성하고 제1 마스크를 이용하여 게이트 라인, 게이트 전극을 형성하는 단계와; 게이트 절연막, 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 소스/드레인 금속층을 적층하는 단계와; 부분 투과 마스크인 제2 마스크를 이용하여 상기 소스/드레인 금속층, 불순물이 도핑된 비정질 실리콘층, 비정질 실리콘층을 패터닝하여 데이터 라인과 소스 전극 및 드레인 전극과, 반도체층을 형성하는 단계와; 보호막을 전면 형성하는 단계와; 제3 마스크를 이용하여 상기 보호막 및 게이트 절연막을 관통하는 화소홀을 형성하고, 그 화소홀 내에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와; 절연층을 형성하고 제4 마스크를 이용하여 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되는 패턴 스페이서와, 상기 화소 전극과 중첩되는 도메인 형성용 리브를 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 액정 표시 패널의 제조 방법은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 보호막, 상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀 내에서 상기 보호막과 경계를 이루며 형성되어 상기 박막 트랜지스터와 접속된 화소 전극, 배향막을 포함하는 박막 트랜지스터 기판을 마련하는 단계와; 칼라 필터 기판을 마련하는 단계와; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되도록 상기 칼라 필터 기판에 패턴 스페이서를 형성하는 단계와; 상기 패턴 스페이서와 동일층으로 상기 화소 전극과 중첩되도록 상기 칼라 필터 기판에 도메인 형성용 리브를 형성하는 단계와; 상기 박막 트랜지스터 기판 및 칼러 필터 기판을 합착하는 단계와; 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 액정을 형성하는 단계를 포함한다.
상기 화소홀 및 화소 전극을 형성하는 단계는 상기 보호막 위에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 통해 노출된 보호막 및 게이트 절연막을 식각하여 상기 화소홀을 형성하는 단계와; 상기 포토레지스터 패턴이 존재하는 기판 상에 투명 도전층을 형성하는 단계와; 상기 포토레지스트 패턴과 그 위의 투명 도전층을 제거하여 상기 화소 전극을 형성하는 단계를 포함한다.
그리고, 본 발명은 상기 게이트 라인과 접속된 게이트 패드 하부 전극을 형성하는 단계와; 상기 보호막 및 게이트 절연막을 관통하여 상기 게이트 패드 하부 전극을 노출시키는 컨택홀을 형성하는 단계와; 상기 컨택홀 내에 상기 화소 전극과 동일층으로 게이트 패드 상부 전극을 형성하는 단계를 추가로 포함한다.
또한, 본 발명은 상기 데이터 과 접속된 게이트 패드 하부 전극을 형성하는 단계와; 상기 보호막을 관통하여 상기 데이터 패드 하부 전극을 노출시키는 컨택홀을 형성하는 단계와; 상기 컨택홀 내에 상기 화소 전극과 동일층으로 데이터 패드 상부 전극을 형성하는 단계를 추가로 포함한다.
또한, 본 발명은 상기 게이트 라인과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 화소 전극과 접속되어질 스토리지 상부 전극을 형성하는 단계를 추가로 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 12를 참조하여 상세하게 설명하기로 한다.
도 4는 발명의 실시 예에 따른 액정 패널을 도시한 평면도이고, 도 5는 도 4에 도시된 액정 패널을 Ⅲ-Ⅲ'선, Ⅳ-Ⅳ'선, Ⅴ-Ⅴ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 액정 패널은 패턴 스페이서(127)에 의해 마려된 셀갭을 사이에 두고 접합된 박막 트랜지스터 기판 및 칼라 필터 기판(200)과, 그 셀 갭에 채워진 액정(133)과, 화소 전극(118) 위에 형성되어 칼라 필터 기판(200)과 소정의 갭(D)을 둔 도메인 형성용 리브(125)를 구비한다.
박막 트랜지스터 기판은 하부 기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(118)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(118)과 접속된 스토리지 상부 전극(122)과 전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(120)와, 게이트 라인(102)에 접속되는 게이트 패드(126)와, 데이터 라인(104)에 접속되는 데이터 패드(134)를 구비한다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108)과, 데이터 라인(104)과 접속된 소스 전극(110)과, 소스 전극(110)과 대향하게 위치하여 화소 전극(118)과 접속된 드레인 전극(112)과, 게이트 절연막(144)을 사이에 두고 게이트 전극(108)과 중첩되게 형성되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(146)을 구비한다. 그리고, 활성층(114) 및 오믹 접촉층(146)은 데이터 라인(104), 데이터 패드 하부 전극(136), 스토리지 상부 전극(122)과도 중첩되게 형성된다.
화소 전극(118)은 화소 영역에서 보호막(Passivation)(150) 및 게이트 절연막(144)을 관통하여 기판(142)을 노출시키는 화소홀(164) 내에 형성된다. 이러한 화소 전극(118)은 화소홀(164)을 통해 노출된 드레인 전극(118)과 접속된다. 이러한 화소 전극(118)은 박막 트랜지스터(106)로부터 공급된 화소 신호를 충전하여 도시하지 않은 칼라 필터 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 칼라 필터 기판에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광량을 조절하여 칼러 필터 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 스토리지 하부 전극 역할을 하는 전단 게이트 라인(102)과, 그 스토리지 하부 전극과 게이트 절연층(144)을 사이에 두고 중첩된 스토리지 상부 전극(122)을 구비한다. 화소 전극(118)은 화소홀(164)을 통해 노출된 스토리지 상부 전극(122)과 접속된다. 이러한 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 더욱 안정적으로 유지되게 한다.
게이트 라인(102)은 게이트 패드(126)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(126)는 게이트 라인(102)으로부터 연장되는 게이트 패드 하부 전극(128)과, 게이트 패드 하부 전극(128) 위에 접속된 게이트 패드 상부 전극(132)으로 구성된다. 여기서, 게이트 패드 상부 전극(132)은 보호막(150) 및 게이트 절연막(144)을 관통하는 제2 컨택홀(130) 내에 형성되어 게이트 패드 하부 전극(128)과 접속된다.
데이터 라인(104)은 데이터 패드(134)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(134)는 데이터 라인(104)으로부터 연장되는 데이터 패드 하부 전극(136)과, 데이터 패드 하부 전극(136)과 측면 접속된 데이터 패드 상부 전극(140)으로 구성된다. 여기서, 데이터 패드 상부 전극(140)은 보호막(150)을 관통하는 제3 컨택홀(138) 내에 형성되어 데이터 패드 하부 전극(136)과 접속된다.
패턴 스페이서(127)는 배선 영역, 즉 박막 트랜지스터(106), 데이터 라인(104), 또는 게이트 라인(102)과 중첩되도록 보호막(150) 위에 형성된다.
도메인 형성용 리브(125)는 화소 전극(118) 위에 형성된다. 이러한 도메인 형성용 리브(125)는 기판(142) 위에 직접 형성된 화소 전극(118) 위에 형성됨으로써 패턴 스페이서(127)와 같은 층으로 형성되더라도 도 5와 같이 서로 다른 높이를 갖게 된다. 이는 배선 영역에 형성된 패턴 스페이서(127)와 기판(142) 사이의 두께가 게이트 금속층, 게이트 절연막(144), 반도체층, 소스/드레인 금속층, 보호막(150)에 의해 도메인 형성용 리브(125)와 기판(142)과의 사이에 화소 전극(118)만 존재하는 경우 보다 두껍기 때문이다.
그리고, 패턴 스페이서(127) 및 도메인 형성용 리브(125)가 형성된 박막 트랜지스터 기판 위에는 액정 배향을 위한 배향막(미도시)이 더 형성된다.
그 다음, 액정(133)을 박막 트랜지스터 기판에 적하 방식으로 형성된 다음, 별도로 제작된 칼라 필터 기판과 합착함으로써 액정 패널이 완성된다. 또는, 박막 트랜지스터 기판을 칼라 필터 기판과 합착한 다음. 액정(133)을 주입하고 봉지함으로써 액정 패널이 완성된다. 이 경우, 셀 갭내의 액정(133)은 도 5와 같이 화소 영역에서 도메인 형성용 리브(125)를 따라 배향 방향이 서로 달라지게 됨으로써 멀티 도메인을 형성하게 된다. 여기서, 칼라 필터 기판은 화소 영역 단위로 형성된 칼라 필터들과, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 칼라 필터를 평탄화하기 위한 오버코트층, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극, 공통 전극 위에 도포되는 배향막으로 구성된다.
이러한 구성을 갖는 액정 패널에서 박막 트랜지스터 기판에 형성된 화소 전극(118)과 게이트 패드 상부 전극(132) 및 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴은 보호막(150) 및 게이트 절연막(144)의 패터닝시 이용된 포토레지스터 패턴을 제거하는 리프트-오프(Lift-off) 공정으로 형성된다. 또한, 패턴 스페이서(127)와 도메인 형성용 리브(125)는 동일한 마스크 공정으로 동시에 형성된다. 이에 따라, 본 발명에 따른 박막 트랜지스터 기판은 다음 도 6a 내지 도 12d에 도시된 바와 같이 4마스크 공정으로 제조될 수 있게 된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102), 게이트 라인(102)과 접속된 게이트 전극(108) 및 게이트 패드 하부 전극(128)을 포함하는 게이트 금속 패턴이 형성된다.
상세히 하면, 하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(128)을 포함하는 게이트 금속 패턴이 형성된다. 여기서, 게이트 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 8a 내지 도 8d는 제2 마스크 공정을 구체적으로 설명하기 위하 단면도들을 도시한 것이다.
우선, 게이트 금속 패턴이 형성된 하부 기판(142) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 전면적인 게이트 절연막(144)이 형성된다. 게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다.
그리고, 제2 마스크 공정으로 전면적인 게이트 절연막(144) 위에 적층된 활성층(114) 및 오믹 접촉층(146)을 포함하는 반도체 패턴과; 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전극(136), 게이트 라인(102)과 중첩된 스토리지 상부 전극(122)을 포함하는 소스/드레인 금속 패턴이 형성된다.
상세히 하면, 도 8a와 같이 전면적인 게이트 절연막(144) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 비정질 실리콘층(114A), n+ 비정질 실리콘층(146A), 소스/드레인 금속층(105)이 순차적으로 형성된다. 소스/드레인 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용 된다. 이어서, 소스/드레인 금속층(105) 위에 포토 레지스트를 전면 도포한 다음 부분 노광 마스크인 제2 마스크를 이용한 포토리쏘그래피 공정으로 도 8a와 같이 단차를 갖는 포토레지스트 패턴(148)이 형성된다. 이 경우, 제2 마스크로는 박막 트랜지스터의 채널이 형성될 부분에서 회절 노광부(또는 반투과부)를 갖는 부분 노광 마스크를 이용한다. 이에 따라, 제2 마스크의 회절 노광부(또는 반투과부)와 대응하는 포토레지스트 패턴(148)은 제2 마스크의 투과부(또는 차단부)와 대응하는 포토레지스트 패턴(148) 보다 낮은 높이를 갖게 된다. 다시 말하여, 채널 부분의 포토레지스트 패턴(148)이 다른 소스/드레인 금속 패턴 부분의 포토레지스트 패턴(148) 보다 낮은 높이를 갖게 된다.
이러한 포토레지스트 패턴(148)을 이용한 습식 식각 공정으로 소스/드레인 금속층(105)이 패터닝됨으로써 도 8b에 도시된 바와 같이 데이터 라인(104), 박막 트랜지스터부의 소스 전극(110) 및 그와 일체화된 드레인 전극(112), 게이트 라인(102)과의 중첩된 스토리지 상부 전극(122)을 포함하는 소스/드레인 금속 패턴이 형성된다. 그리고, 동일한 포토레지스트 패턴(148)을 이용한 건식 식각 공정으로 n+ 비정질 실리콘층(114A)과 비정질 실리콘층(146A)이 동시에 패터닝됨으로써 도 8b에 도시된 바와 같이 오믹 접촉층(146)과 활성층(114)이 상기 소스/드레인 금속 패턴을 따라 형성된 구조를 갖게 된다.
그 다음, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 도 8c에 도시된 바와 같이 상대적으로 낮은 높이를 갖는 채널 부분의 포토레지스트 패턴(148)은 제거되고, 다른 소스/드레인 금속 패턴 부분의 포토레지스트 패턴(148)은 높이가 낮아지게 된다. 이어서, 남아 있는 포토레지스트 패턴(148)를 이용한 건식 식각 공정으로 도 8c에 도시된 바와 같이 채널이 형성될 부분에서 소스/드레인 금속층 및 오믹 접촉층(146)이 식각됨으로써 소스 전극(110)과 드레인 전극(112)이 서로 분리되고 활성층(114)이 노출된다. 이에 따라, 소스 전극(110)과 드레인 전극(112) 사이에는 활성층(154)으로 이루어진 채널이 형성된다.
그리고, 스트립 공정으로 소스/드레인 금속 패턴 부분에 남아 있던 포토레지스트 패턴(148)이 도 8d에 도시된 바와 같이 모두 제거된다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 10a 내지 도 10d는 제3 마스크 공정을 구체적으로 설명하기 위하 단면도들을 도시한 것이다.
제3 마스크 공정으로 보호막(150) 및 게이트 절연막(144)이 패터닝되고, 화소 전극(118), 게이트 패드 상부 전극(132), 데이터 패드 상부 전극(140), 제2 스토리지 상부 전극(125)을 포함하는 투명 도전 패턴이 형성된다. 여기서, 투명 도전 패턴은 패터닝된 보호막(150)과 중첩없이 경계를 이루며 형성된다.
상세히 하면, 도 10a과 같이 소스/드레인 금속 패턴이 형성된 게이트 절연막(144) 상에 보호막(150)이 전면 형성된다. 보호막(150)의 재료로는 상기 게이트 절연막(144A)과 유사한 무기 절연 물질이나, 유기 절연 물질이 이용된다. 그리고, 전면적인 보호막(150) 위에 제3 마스크를 이용한 포토리쏘그래피 공정으로 도 10a와 같이 보호막(150)이 존재해야 하는 부분에 포토레지스트 패턴(152)이 형성된다.
그 다음, 상기 포토레지스트 패턴(152)을 이용한 식각 공정으로 보호막(150) 및 게이트 절연막(144)이 패터닝됨으로써, 도 10b와 같이 화소홀(164)과 제1 및 제2 컨택홀(130, 138)이 형성됨다. 구체적으로, 화소홀(164)은 화소 영역에 보호막(150) 및 게이트 절연막(144)을 관통하여 형성되어 기판(142)을 노출시킴과 아울러 드레인 전극(112) 및 스토리지 상부 전극(122)의 일부를 노출시킨다. 제1 컨택홀(130)은 게이트 패드부에서 보호막(150) 및 게이트 절연막(144)을 관통하여 형성되어 게이트 패드 하부 전극(128)을 노출시킨다. 제2 컨택홀(138)은 데이터 패드부에서는 보호막(150)을 관통하여 형성되어 데이터 패드 하부 전극(136)을 노출시킨다.
이어서, 도 10c와 같이 상기 포토레지스트 패턴(152)이 존재하는 박막 트랜지스터 기판 상에 투명 도전막(154)이 스퍼터링 등과 같의 증착 방법으로 전면 형성된다. 투명 도전막(154)으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 등이 이용된다.
그리고, 리프트-오프 공정으로 포토레지스트 패턴(152)과 그 위의 투명 도전막(154)이 함께 제거됨으로써 투명 도전막(154)이 패터닝된다. 이에 따라, 도 10d와 같이 화소 전극(118), 게이트 패드 상부 전극(132), 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴이 형성된다. 구체적으로, 화소 전극(118)은 화소홀(164) 내에 보호막(150)과 경계를 이루며 형성되어, 노출된 드레인 전극(112) 및 스토리지 상부 전극(122)과 접속된다. 게이트 패드 상부 전극(132)은 제1 컨택홀(130) 내에 보호막(150)과 경계를 이루며 형성되어, 노출된 게이트 패드 하부 전극(128)과 접속된다. 데이터 패드 상부 전극(132)은 제2 컨택홀(138) 내에 보호막(150)과 경계를 이루며 형성되어, 노출된 데이터 패드 하부 전극(136)과 접속된다.
도 11a 및 도 11b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제4 마스크 공정으로 패턴 스페이서(127) 및 도메인 형성용 리브(125)가 형성된다.
구체적으로, 보호막(150)이 형성된 박막 트랜지스터 기판 상에 증착 방법 또는 코팅 방법을 통해 절연층이 형성된다. 이 절연층으로는 무기 절연 물질 또는 유기 절연 물질이 이용된다. 이어서, 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 절연층이 패터닝됨으로써 패턴 스페이서(127) 및 도메인 형성용 리브(125)가 형성된다. 구체적으로, 패턴 스페이서(127)은 배선 영역, 즉 게이트 라인(102), 데이터 라인(104), 또는 박막 트랜지스터(106) 중 어느 하나의 보호막(150) 위에 형성된다. 도메인 형성용 리브(125)는 화소 전극(118) 위에 형성된다. 이 경우, 배선 영역과 화소 전극(118)간의 단차로 인하여 패턴 스페이서(127)와 도메인 형성용 리브(135)의 높이가 서로 다르게 된다.
도 12는 본 발명의 다른 실시 예에 따른 액정 패널을 도 5에 도시된 액정 패널과 대비되도록 도시한 단면도이다.
도 12에 도시된 액정 패널은 도 5에 도시된 액정 패널과 대비하여 패턴 스페이서(127) 및 도메인 형성용 리브(125)가 칼러 필터 기판(200)에 형성된 것을 제외하고는 동일한 구성 요소들을 구비하므로, 중복되는 구성 요소들에 대한 설명은 생략하기로 한다.
도 12에 도시된 패턴 스페이서(127) 및 도메인 형성용 리브(125)는 칼라 필터 기판(200), 즉 칼라 필터 기판(200)에 포함된 공통 전극(미도시)에 형성된다. 구체적으로, 패턴 스페이서(127)는 전술한 바와 같이 박막 트랜지스터 기판의 배선 영역(게이트 라인(102), 데이터 라인(104), 또는 박막 트랜지스터(106))과 중첩되도록 형성되고, 도메인 형성용 리브(125)는 화소 전극(118)과 중첩되도록 형성된다. 이 경우, 박막 트랜지스터 기판의 배선 영역과 화소 전극(118)이 갖는 단차로 인하여 패턴 스페이서(127)는 박막 트랜지스터 기판과 접촉되는 반면, 도메인 형성용 리브(125)는 그 박막 트랜지스터 기판과 소정의 갭(D)을 둘 수 있게 된다. 이에 따라, 패턴 스페이서(127) 및 도메인 형성용 리브(125)는 하나의 마스크 공정으로 형성될 수 있게 된다. 여기서, 액정(233)은 도메인 형성요 리브(125)을 따라 서로 다른 방향으로 배향됨으로써 멀티 도메인이 형성되게 한다. 그리고, 박막 트랜지스터 기판은 상기 도 6a 내지 도 10d에서 전술한 바와 같이 3마스크 공정으로 형성될 수 있게 된다. 이 결과, 본 발명은 액정 패널의 제조 공정을 단순화할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정 패널 및 그 제조 방법은 리프트-오프 공정 적용으로 보호막의 패터닝과 함께 투명 도전막을 패터닝할 수 있게 된다. 또한, 본 발명에 따른 액정 패널 및 그 제조 방법은 리프트-오프 공정 적용으로 박막 트랜지스터 기판의 배선 영역과 화소 영역이 상대적으로 큰 단차를 가지게 함으로써 패턴 스페이서와 멀티 도메인용 리브를 동일한 마스크 공정으로 형성할 수 있게 한다. 따라서, 본 발명에 따른 액정 패널 및 그 제조 방법은 마스크 공정수를 줄여 공정을 단순화함으로써 제조 원가를 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 박막 트랜지스터 기판을 부분적을 도시한 평면도.
도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.
도 4는 본 발명의 실시 예에 따른 액정 패널을 부분적으로 도시한 평면도.
도 5는 도 4에 도시된 액정 패널을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 절단하여 도시한 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 내지 도 8d는 본 발명의 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 10a 및 도 10d는 본 발명의 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 11a 및 도 11b는 본 발명의 실시 예에 따른 액정 패널 중 박막 트랜지스터 기판의 제조방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 12는 본 발명의 다른 실시 예에 따른 액정 패널을 부분적으로 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 활성층 16, 24, 30, 38, 124, 130, 138 : 컨택홀
18, 118 : 화소 전극 20, 120: 스토리지 캐패시터
22, 122 : 스토리지 상부 전극 26, 126 : 게이트 패드부
28, 128 : 게이트 패드 하부 전극 32, 132 : 게이트 패드 상부 전극
34, 134 : 데이터 패드부 36, 136 : 데이터 패드 하부 전극
40, 140 : 데이터 패드 상부 전극 42, 142 : 기판
44, 144 : 게이트 절연막 48, 148 : 오믹 접촉층
50, 150 : 보호막 152 : 포토레지스트 패턴
125 : 리브 127 : 스페이서
133, 233 : 액정 200 : 상판

Claims (17)

  1. 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 보호막, 상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀 내에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 포함하는 박막 트랜지스터 기판과;
    상기 박막 트랜지스터 기판과 대향하여 합착된 칼라 필터 기판과;
    상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되도록 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 형성되어 셀갭을 마련하는 패턴 스페이서와;
    상기 화소 전극과 중첩되도록 상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 상기 패턴 스페이서와 동일층으로 형성된 도메인 형성용 리브와;
    상기 셀갭에 채워진 액정을 구비하는 것을 특징으로 하는 액정 표시 패널.
  2. 제 1 항에 있어서,
    상기 패턴 스페이서는 상기 배선 영역의 보호막 위에, 상기 도메인 형성용 리브는 상기 화소 전극 위에 형성된 것을 특징으로 하는 액정 표시 패널.
  3. 제 2 항에 있어서,
    상기 패턴 스페이서는 상기 칼라 필터 기판과 접촉되고, 상기 도메인 형성용 리브는 상기 칼라 필터 기판과 소정의 갭을 유지하는 것을 특징으로 하는 액정 표시 패널.
  4. 제 1 항에 있어서,
    상기 패턴 스페이서는 상기 배선 영역과 중첩되도록, 상기 도메인 형성용 리브는 상기 화소 전극과 중첩되도록 상기 칼라 필터 기판에 형성된 것을 특징으로 하는 액정 표시 패널.
  5. 제 4 항에 있어서,
    상기 패턴 스페이서는 박막 트랜지스터 기판과 접촉되고, 상기 도메인 형성용 리브는 상기 박막 트랜지스터 기판과 소정의 갭을 유지하는 것을 특징으로 하는 액정 표시 패널.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터 기판은
    상기 게이트 라인과 접속된 게이트 패드 하부 전극과;
    상기 보호막 및 게이트 절연막을 관통하는 컨택홀내에 형성되어 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 포함하는 게이트 패드를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  7. 제 1 항에 있어서,
    상기 박막 트랜지스터 기판은
    상기 데이터 라인과 접속된 게이트 패드 하부 전극과;
    상기 보호막을 관통하는 컨택홀내에 형성되어 상기 데이터 패드 하부 전극과 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  8. 제 1 항에 있어서,
    상기 게이트 라인에 포함되는 스토리지 하부 전극과;
    상기 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 중첩되고 상기 화소 전극과 접속된 스토리지 상부 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.
  9. 박막 트랜지스터 기판과 칼라 필터 기판이 액정을 사이에 두고 합착된 액정 표시 패널의 제조 방법에서, 상기 박막 트랜지스터 기판의 제조 공정은,
    기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극을 형성하는 단계와;
    게이트 절연막을 전면 형성하는 단계와;
    상기 게이트 절연막의 소정 영역에 반도체층을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 그 데이터 라인과 연결된 상기 소스 전극, 그 소스 전극과 상기 반도체층을 사이에 두고 대향하는 드레인 전극을 형성하는 단계와;
    보호막을 전면 형성하는 단계와;
    상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀을 형성하는 단계와;
    상기 화소홀 내에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와;
    상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역에 패턴 스페이서를 형성하는 단계와;
    상기 패턴 스페이서와 동일한 두께로 상기 화소 전극 위에 도메인 형성용 리브를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  10. 박막 트랜지스터 기판과 칼라 필터 기판이 액정을 사이에 두고 합착된 액정 표시 패널의 제조 방법에서, 상기 박막 트랜지스터 기판의 제조 공정은,
    기판 상에 게이트 금속층을 형성하고 제1 마스크를 이용하여 게이트 라인, 게이트 전극을 형성하는 단계와;
    게이트 절연막, 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 소스/드레인 금속층을 적층하는 단계와;
    부분 투과 마스크인 제2 마스크를 이용하여 상기 소스/드레인 금속층, 불순물이 도핑된 비정질 실리콘층, 비정질 실리콘층을 패터닝하여 데이터 라인과 소스 전극 및 드레인 전극과, 반도체층을 형성하는 단계와;
    보호막을 전면 형성하는 단계와;
    제3 마스크를 이용하여 상기 보호막 및 게이트 절연막을 관통하는 화소홀을 형성하고, 그 화소홀 내에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와;
    절연층을 형성하고 제4 마스크를 이용하여 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되는 패턴 스페이서와, 상기 화소 전극과 중첩되는 도메인 형성용 리브를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  11. 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 보호막, 상기 화소 영역에서 상기 보호막 및 게이트 절연막을 관통하는 화소홀 내에서 상기 보호막과 경계를 이루며 형성되어 상기 박막 트랜지스터와 접속된 화소 전극, 배향막을 포함하는 박막 트랜지스터 기판을 마련하는 단계와;
    칼라 필터 기판을 마련하는 단계와;
    상기 게이트 라인, 데이터 라인, 박막 트랜지스터 중 적어도 어느 하나의 배선 영역과 중첩되도록 상기 칼라 필터 기판에 패턴 스페이서를 형성하는 단계와;
    상기 패턴 스페이서와 동일층으로 상기 화소 전극과 중첩되도록 상기 칼라 필터 기판에 도메인 형성용 리브를 형성하는 단계와;
    상기 박막 트랜지스터 기판 및 칼러 필터 기판을 합착하는 단계와;
    상기 박막 트랜지스터 기판 및 칼라 필터 기판 사이에 액정을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 화소홀 및 화소 전극을 형성하는 단계는
    상기 보호막 위에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 통해 노출된 보호막 및 게이트 절연막을 식각하여 상기 화소홀을 형성하는 단계와;
    상기 포토레지스터 패턴이 존재하는 기판 상에 투명 도전층을 형성하는 단계와;
    상기 포토레지스트 패턴과 그 위의 투명 도전층을 제거하여 상기 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  13. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 게이트 라인과 접속된 게이트 패드 하부 전극을 형성하는 단계와;
    상기 보호막 및 게이트 절연막을 관통하여 상기 게이트 패드 하부 전극을 노출시키는 컨택홀을 형성하는 단계와;
    상기 컨택홀 내에 상기 화소 전극과 동일층으로 게이트 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  14. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 데이터 과 접속된 게이트 패드 하부 전극을 형성하는 단계와;
    상기 보호막을 관통하여 상기 데이터 패드 하부 전극을 노출시키는 컨택홀을 형성하는 단계와;
    상기 컨택홀 내에 상기 화소 전극과 동일층으로 데이터 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  15. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 게이트 라인과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 화소 전극과 접속되어질 스토리지 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  16. 제 9 항 및 제 10 항 중 어느 한 항에 있어서,
    상기 패턴 스페이서는 상기 칼라 필터 기판과 접촉되고, 상기 도메인 형성용 리브는 상기 칼라 필터 기판과 소정의 갭을 유지하도록 형성된 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  17. 제 11 항에 있어서,
    상기 패턴 스페이서는 상기 박막 트랜지스터 기판과 접촉되고, 상기 도메인 형성용 리브는 상기 박막 트랜지스터 기판과 소정의 갭을 유지하도록 형성된 것을 특징으로 하는 액정 표시 패널의 제조 방법.
KR1020030079080A 2003-11-10 2003-11-10 액정 표시 패널 및 제조 방법 KR100682358B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020030079080A KR100682358B1 (ko) 2003-11-10 2003-11-10 액정 표시 패널 및 제조 방법
DE102004053587A DE102004053587B4 (de) 2003-11-10 2004-11-05 Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
US10/981,542 US7206057B2 (en) 2003-11-10 2004-11-05 Liquid crystal display panel and fabricating method thereof
TW093133850A TWI254911B (en) 2003-11-10 2004-11-05 Liquid crystal display panel and fabricating method thereof
JP2004324629A JP4532241B2 (ja) 2003-11-10 2004-11-09 液晶表示パネル及びその製造方法
GB0424721A GB2407908B (en) 2003-11-10 2004-11-09 Liquid crystal display panel and fabricating method thereof
FR0411913A FR2862141B1 (fr) 2003-11-10 2004-11-09 Panneau d'affichage a cristaux liquides et son procede de fabrication
CNB2004100886447A CN100350319C (zh) 2003-11-10 2004-11-10 液晶显示板及其制造方法
US11/715,889 US7470932B2 (en) 2003-11-10 2007-03-09 Liquid crystal display panel and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079080A KR100682358B1 (ko) 2003-11-10 2003-11-10 액정 표시 패널 및 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057005A Division KR100682362B1 (ko) 2006-06-23 2006-06-23 액정 표시 패널 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20050045124A true KR20050045124A (ko) 2005-05-17
KR100682358B1 KR100682358B1 (ko) 2007-02-15

Family

ID=33536474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079080A KR100682358B1 (ko) 2003-11-10 2003-11-10 액정 표시 패널 및 제조 방법

Country Status (8)

Country Link
US (2) US7206057B2 (ko)
JP (1) JP4532241B2 (ko)
KR (1) KR100682358B1 (ko)
CN (1) CN100350319C (ko)
DE (1) DE102004053587B4 (ko)
FR (1) FR2862141B1 (ko)
GB (1) GB2407908B (ko)
TW (1) TWI254911B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518696B2 (en) 2005-09-13 2009-04-14 Samsung Electronics Co., Ltd. Liquid crystal display panel and method of fabricating the same having particular spacers
KR101157978B1 (ko) * 2005-06-30 2012-06-25 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391489B2 (en) * 2004-03-09 2008-06-24 Sharp Kabushiki Kaishia Liquid crystal display device
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101174145B1 (ko) * 2005-04-11 2012-08-14 엘지디스플레이 주식회사 액정표시장치
KR100971089B1 (ko) * 2005-05-31 2010-07-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100740041B1 (ko) * 2005-06-30 2007-07-16 엘지.필립스 엘시디 주식회사 듀얼 컬럼 스페이서를 구비한 액정 패널 및 그 제조 방법
TW200722795A (en) * 2005-11-02 2007-06-16 Fujifilm Corp Substrate with dividing walls for an inkjet color filter, method for manufacturing the substrate, color filter including the substrate with dividing walls for an inkjet color filter and method of menufacturing the color filter, and liquid crystal display
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7608858B2 (en) * 2006-06-06 2009-10-27 Hannstar Display Corporation Spacing architecture for liquid crystal display and spacing method thereof
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
TWI478351B (zh) * 2006-07-20 2015-03-21 Au Optronics Corp 陣列基板之形成方法
TWI309089B (en) * 2006-08-04 2009-04-21 Au Optronics Corp Fabrication method of active device array substrate
JP5727120B2 (ja) * 2006-08-25 2015-06-03 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
TW200837463A (en) * 2007-03-05 2008-09-16 Innolux Display Corp LCD with hybrid photoresist spacer and method of fabricating the same
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR20090095988A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
TWI353641B (en) 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
KR101273632B1 (ko) * 2008-06-12 2013-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20100124709A1 (en) * 2008-11-20 2010-05-20 Daniel Warren Hawtof Image mask assembly for photolithography
TWI472837B (zh) * 2009-12-17 2015-02-11 Au Optronics Corp 液晶顯示器
KR101910340B1 (ko) * 2011-10-12 2018-10-23 삼성디스플레이 주식회사 내로우 베젤을 갖는 액정표시장치
TWI441122B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 顯示面板之陣列基板結構及其製作方法
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电（深圳）有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
CN104035239A (zh) * 2014-05-08 2014-09-10 京东方科技集团股份有限公司 一种基板及显示器件
CN104090403A (zh) * 2014-06-24 2014-10-08 深圳市华星光电技术有限公司 显示面板的支撑结构及显示面板
CN106405964A (zh) * 2016-11-01 2017-02-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN109212799B (zh) * 2018-10-26 2021-10-29 Tcl华星光电技术有限公司 液晶面板的外围电路结构以及液晶显示母板
CN111208677A (zh) * 2020-03-16 2020-05-29 Tcl华星光电技术有限公司 阵列基板及液晶显示面板
CN111580311B (zh) * 2020-05-18 2022-04-08 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
US11106095B1 (en) 2020-05-18 2021-08-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102528A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JP3104687B2 (ja) * 1998-08-28 2000-10-30 日本電気株式会社 液晶表示装置
JP2000098393A (ja) * 1998-09-21 2000-04-07 Sharp Corp 液晶表示装置
KR100313949B1 (ko) * 1998-11-11 2002-09-17 엘지.필립스 엘시디 주식회사 멀티도메인액정표시소자
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
US6400440B1 (en) * 1999-06-23 2002-06-04 International Business Machines Corporation Passive liquid crystal display having pre-tilt control structure and light absorbent material at a center
US6657695B1 (en) * 1999-06-30 2003-12-02 Samsung Electronics Co., Ltd. Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate
JP2001133792A (ja) * 1999-08-23 2001-05-18 Sharp Corp 液晶表示装置
US6493050B1 (en) * 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
KR100587364B1 (ko) * 2000-01-12 2006-06-08 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP4132528B2 (ja) * 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
KR100670062B1 (ko) 2000-08-14 2007-01-16 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 그 제조 방법
US6690441B2 (en) * 2000-09-22 2004-02-10 Dai Nippon Printing Co., Ltd. Multi-domain vertical alignment mode liquid crystal display having spacers formed over zigzag like alignment-controlling projection
KR100720093B1 (ko) * 2000-10-04 2007-05-18 삼성전자주식회사 액정 표시 장치
JP3601788B2 (ja) * 2000-10-31 2004-12-15 シャープ株式会社 液晶表示装置
JP3680730B2 (ja) * 2000-12-08 2005-08-10 株式会社日立製作所 液晶表示装置
JP3875125B2 (ja) * 2001-04-11 2007-01-31 シャープ株式会社 液晶表示装置
AU2002354321A1 (en) * 2001-11-22 2003-06-10 Samsung Electronics Co., Ltd Liquid crystal display and thin film transistor array panel
KR20020077280A (ko) * 2002-03-11 2002-10-11 프라임 뷰 인터내셔널 코오포레이션 리미티드 다중 도메인 액정 디스플레이의 반사체 구조 및, 그것의제조 방법
US6922219B2 (en) * 2002-08-14 2005-07-26 Lg. Philips Lcd Co., Ltd. Transflective liquid crystal display
US20040114087A1 (en) * 2002-09-26 2004-06-17 Young-Je Cho Liquid crystal display, panel therefor, and manufacturing method thereof
US7388631B2 (en) * 2002-10-10 2008-06-17 Samsung Electronics, Co., Ltd. Parallax compensating color filter and black mask for display apparatus
JP4283020B2 (ja) * 2003-03-28 2009-06-24 シャープ株式会社 液晶パネルおよびその製造方法
US7561245B2 (en) * 2004-02-25 2009-07-14 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157978B1 (ko) * 2005-06-30 2012-06-25 엘지디스플레이 주식회사 액정표시패널의 제조방법
US7518696B2 (en) 2005-09-13 2009-04-14 Samsung Electronics Co., Ltd. Liquid crystal display panel and method of fabricating the same having particular spacers
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP4532241B2 (ja) 2010-08-25
GB0424721D0 (en) 2004-12-08
CN1619391A (zh) 2005-05-25
US7206057B2 (en) 2007-04-17
TW200516539A (en) 2005-05-16
FR2862141A1 (fr) 2005-05-13
US7470932B2 (en) 2008-12-30
DE102004053587B4 (de) 2008-10-09
CN100350319C (zh) 2007-11-21
US20050099579A1 (en) 2005-05-12
GB2407908A (en) 2005-05-11
US20070170435A1 (en) 2007-07-26
JP2005141237A (ja) 2005-06-02
GB2407908B (en) 2005-12-14
DE102004053587A1 (de) 2005-09-01
KR100682358B1 (ko) 2007-02-15
TWI254911B (en) 2006-05-11
FR2862141B1 (fr) 2007-02-16

Similar Documents

Publication Publication Date Title
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7599034B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
KR100560402B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7446337B2 (en) Thin film transistor substrate using a horizontal electric field
KR100566816B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20040086925A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100560405B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560404B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560401B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100560400B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20040064466A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050036047A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100558711B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040107189A (ko) 액정표시패널 및 그 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee