FR2880475A1 - Substrat de matrice de transistors en couche mince et son procede de fabrication - Google Patents

Substrat de matrice de transistors en couche mince et son procede de fabrication Download PDF

Info

Publication number
FR2880475A1
FR2880475A1 FR0512513A FR0512513A FR2880475A1 FR 2880475 A1 FR2880475 A1 FR 2880475A1 FR 0512513 A FR0512513 A FR 0512513A FR 0512513 A FR0512513 A FR 0512513A FR 2880475 A1 FR2880475 A1 FR 2880475A1
Authority
FR
France
Prior art keywords
electrode
gate
layer
forming
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0512513A
Other languages
English (en)
Other versions
FR2880475B1 (fr
Inventor
Young Seok Choi
Hongwoo Yu
Ki Sul Cho
Jaeow Lee
Bokyong Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2880475A1 publication Critical patent/FR2880475A1/fr
Application granted granted Critical
Publication of FR2880475B1 publication Critical patent/FR2880475B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Le substrat de matrice TFT (transistors en couche mince) comprend une couche d'isolation de grille (112) sur un substrat inférieur (101), un TFT (130) formé à chaque croisement, et une électrode de pixel (122) formée dans une région de pixel définie par la structure à croisement.Le substrat comprend en outre une couche de passivation de canal (120) pour protéger le TFT ; une plage de connexion de grille (150) avec une électrode inférieure de plage de connexion de grille (150) ; et une plage de connexion de données (160) ayant une électrode inférieure de plage de connexion de données (162) séparée de la ligne de données (104).Application à un substrat capable de protéger des TFTs sans nécessité de couche de passivation et capable d'empêcher la corrosion galvanique d'une plage de connexion dans un dispositif d'affichage à cristaux liquides (LCD)

Description

SUBSTRAT DE MATRICE DE TRANSISTORS EN COUCHE MINCE ET SON PROCEDE DE
FABRICATION
La présente invention concerne un substrat de matrice de transistors en couche mince (TFT) et, plus particulièrement, un substrat de matrice de TFT et un procédé de fabrication de celui-ci, capable de protéger des TFTs sans nécessité de couche de passivation et capable d'empêcher la corrosion galvanique d'une plage de connexion.
Un dispositif d'affichage à cristaux liquides (LCD) affiche une image par une commande de la transmittance lumineuse d'un cristal liquide (LC), en utilisant un champ électrique.
Le LCD commande le cristal liquide en utilisant un champ électrique formé entre une électrode de pixel et une électrode commune, respectivement disposées sur un substrat supérieur et un substrat inférieur, placés face à chaque autre.
Le LCD présente un substrat de matrice de TFT (substrat de matrice inférieure) et un substrat de matrice de filtre chromatique (substrat de matrice supérieure) placé face à chaque autre, un élément d'espacement disposé entre les deux substrats de matrice, afin de maintenir un intervalle de cellules, et un cristal liquide, remplissant l'intervalle de cellules.
Le substrat de matrice TFT comprend des lignes de signal, des TFTs et une couche d'alignement appliquée en revêtement sur eux pour aligner le LC.
Le substrat à matrice de filtres chromatiques comprend un filtre chromatique devant reproduire des couleurs, une matrice noire (BM) pour empêcher une fuite de lumière, et une couche d'alignement appliquée en revêtement sur eux pour aligner le LC.
Dans le LCD, étant donné que le substrat de matrice de TFT demande un processus à semi-conducteur et une pluralité de processus de masque, le processus de fabrication de celui est compliqué et, ainsi, le coût de fabrication augmente.
Pour résoudre ce problème, on souhaite développer un substrat de matrice de TFT qui réduise le nombre de processus où interviennent des masques.
La raison de cela est qu'un processus d'utilisation de masque peut comprendre une grand nombre de processus, tels qu'un processus de déposition de film mince, un processus de nettoyage, un processus photolithographique, un processus de gravure chimique, un processus de pelage de la photoréserve, et un processus d'inspection.
Récemment, un processus faisant appel à 4 masques, demandant un processus de fabrication de masque de moins qu'un processus à 5 masques standard, qui était typique pour un substrat de matrice de TFT, a été développé.
\\HIRSCH6\BREVETS \Brevets\24400\24404--051128-DemandeFRdoc - 29 novembre 2005 - 1129 La Fig. 1 est une vue en plan d'un substrat de matrice de TFT de l'art concerné, fabriqué en utilisant un processus à 4 masques, et la Fig. 2 est une vue en coupe suivant la ligne I-I' sur la Fig. 1.
En se référant aux Figs. 1 et 2, le substrat de matrice de TFT de l'art concerné d'un panneau de cristal liquide comprend un substrat inférieur 1, une ligne de grille 2, et une ligne de données 4, formés sur le substrat inférieur, se croisant les unes les autres avec interposition d'une couche d'isolation de grille 12, un TFT formé sur chaque croisement, une électrode de pixel 22 formée dans une région de pixel définie par le croisement des lignes de grille et de données, un condensateur de stockage 40 formé à une zone de chevauchement de la ligne de grille 2 et d'une électrode de stockage 28, une plage de connexion de grille 50 connectée à la ligne de grille 2, et une plage de connexion de données 60 connectée à la ligne de données 4.
La ligne de grille 2, fournissant un signal de grille, et la ligne de données 4, fournissant un signal de données, sont formées en une structure à croisement, afin de définir une région de pixel 5.
Le TFT 30 permet à un signal de pixel, sur la ligne de données 4, d'être chargé et maintenu à l'électrode de pixel 22, en réponse au signal de grille de la ligne de grille. Le TFT comprend une électrode de grille 6, connectée à la ligne de grille 2, une électrode de source 8, connectée à la ligne de données 4, et une électrode de drain 10, connectée à l'électrode de pixel 22.
Le TFT 30 comprend en outre une couche active 14 chevauchant l'électrode de grille 6 avec interposition de la couche d'isolation de grille 12, pour former un canal entre l'électrode de source 8 et l'électrode de drain 10.
La couche active 14 chevauche la ligne de données 4, une électrode inférieure de plage de connexion de données 62, et l'électrode de stockage 28.
Une couche de contact ohmique est en outre formée sur la couche active 14, qui fournit en 16 un contact ohmique avec la ligne de données 4, l'électrode de source 8, l'électrode de drain 10, l'électrode inférieure de plage de connexion de données 62, et l'électrode de stockage 28.
L'électrode de pixel 22 est formée dans la région de pixel 5 et est connectée à l'électrode de drain 10 du TFT 30, par un premier trou de contact 20 qui pénètre dans une couche de passivation 18.
Un champ électrique est formé entre l'électrode de pixel 22 auquel un signal de pixel est appliqué par le TFT 30 et une électrode commune (non représentée) à laquelle une tension de référence est appliquée. Des molécules de cristal liquide, situées entre le substrat de matrice inférieur et un substrat de matrice supérieur, subissent une rotation du fait de l'anisotropie diélectrique, sous l'effet du champ électrique.
\\H)RSCH6\BREVETS\Brevets\24400124404--051 128-DcmandeFR doc - 29 novembre 2005 - 2129 La transmittance lumineuse de la région de pixel 5 est modifiée selon le degré de rotation des molécules de cristal liquide, faisant qu'est réalisée une échelle de niveau de gris.
Le condensateur de stockage 40 comprend la ligne de grille 2 et une électrode de stockage 28, qui chevauche la ligne de grille 2 avec la couche d'isolation de grille 12, la couche active 14, et la couche de contact ohmique 16, en position intermédiaire.
L'électrode de stockage 28 est connectée à l'électrode de pixel 22, par un deuxième trou de contact 42, formé dans la couche de passivation 18.
Le condensateur de stockage 40 permet à un signal de pixel, chargé sur l'électrode de pixel 22, d'être maintenu de façon stable jusqu'à chargement d'un signal de pixel suivant.
La plage de connexion de grille 50 est connectée à un pilote de grille (non représenté) pour appliquer un signal de grille à la ligne de données 2. La plage de connexion de grille 50 comprend une électrode inférieure de plage de connexion de grille 52, s'étendant depuis la ligne de grille 2, et une électrode supérieure de plage de connexion de grille 24, connectée à l'électrode inférieure de plage de connexion de grille 52, par un troisième trou de contact 56, qui pénètre dans la couche d'isolation de grille 12 et la couche de passivation 18.
La plage de connexion de données 60 est connectée à un pilote de données (non représenté) pour appliquer un signal de données à la ligne de données 4. La plage de connexion de données 60 comprend une électrode inférieure de plage de connexion de données 62 s'étendant depuis la ligne de données 4 et une électrode supérieure de plage de connexion de données 64 connectée à l'électrode inférieure de plage de connexion de données 62, par un quatrième trou de contact 66 pénétrant dans la couche de passivation 18.
Un procédé de fabrication d'un substrat de matrice de TFT d'un panneau à cristal liquide, utilisant un processus à 4 masques, va être décrit en détail en référence aux Figs. 3A à 3D.
En se référant à la Fig. 3A, un premier groupe de motifs conducteurs, incluant une ligne de grille 2, une électrode de grille 6, et une électrode inférieure de plage de connexion de grille 52, est formé sur un substrat inférieur 1 en utilisant un premier processus de formation de masque.
Une couche métallique de grille est formée sur le substrat inférieur 1, en utili- saut un procédé de déposition (par exemple, un procédé de pulvérisation cathodique).
Ensuite, la couche métallique de grille est mise en motif par un processus de photolithographie et un processus de gravure chimique faisant utilisation d'un premier masque, faisant que le premier groupe de motifs conducteurs, incluant la \1HIRSCH6\BREVETS\Brevets124400124404051128-DCmandeFR. doc - 29 novembre 2005 - 3/29 ligne de grille 2, l'électrode de grille 6, et l'électrode inférieure de plage de connexion 52, est formé.
En se référant à la Fig. 3B, une couche d'isolation de grille 12 est appliquée en revêtement sur le substrat inférieur 1, sur lequel le motif de grille est formé.
Ensuite, un motif semi-conducteur, incluant une active 14 et une couche de contact ohmique 16; et un deuxième groupe de motif semi- conducteur, incluant une ligne de données 4, une électrode de source 8, une électrode de drain 10 et une électrode inférieure de plage de connexion de données 62, et une électrode de stockage 28, sont formés sur la couche d'isolation de grille 12, en utilisant un Io deuxième processus à utilisation de masque.
En se référant à la Fig. 3C, une couche de passivation 18, incluant des premier et à quatrième trous de contact 20, 42, 56 et 66, est formée par un deuxième processus de masquage sur la couche d'isolation de grille 12, sur laquelle le deuxième groupe de motifs conducteurs est formé. La couche de passivation 18 est formée par un procédé de déposition (par exemple, un procédé de déposition chimique en phase vapeur amélioré par plasma (PECVD)), sur la totalité de la surface de la couche d'isolation de grille 12 sur laquelle le motif de données est formé.
Ensuite, la couche de passivation 18 est mise en motif par un processus photo-lithographique et un processus de gravure chimique, qui utilisent un troisième masque, de manière à former les premier à quatrième trous de contact 20, 42, 56, et 66.
Le premier trou de contact 20 pénètre dans la couche de passivation 18 pour exposer l'électrode de drain 10 et le deuxième trou de contact 42 pénètre dans la couche de passivation 18 pour exposer I'électrode de stockage 28.
Le troisième trou de contact 56 pénètre dans la couche de passivation 18 et la couche d'isolation de grille 12, pour exposer l'électrode inférieure de plage de connexion 52, et le quatrième trou de contact 66 pénètre dans la couche de passivation 18, pour exposer l'électrode inférieure de plage de connexion de données 62.
En se référant à la Fig. 3D, un troisième groupe de motifs conducteurs incluant une électrode de pixel 22, une électrode supérieure de plage de connexion de grille 54 et une électrode supérieure de plage de connexion de données 64 est formé sur la couche de passivation 18, en utilisant un quatrième processus de masquage.
Le substrat de matrice de TFT de l'art concerné comprend la couche de passivation 18 servant à protéger le TFT 30.
La couche de passivation 18 est formée par déposition d'un matériau isolant, non organique en utilisant un dispositif PECVD, ou en appliquant en revêtement un matériau d'isolation organique, en utilisant un appareil de revêtement centrifuge, ou un appareil de revêtement non centrifuge.
I-BRSCH6\BREVETS\Brevets\244 00124404--0 5 1 1 2 8-DemandeFR doc - 29 novembre 2005 - 4/29 Du fait que le dispositif PECVD, le dispositif de revêtement centrifuge ou le dispositif de revêtement non centrifuge sont nécessaires pour former la couche de passivation 18, tel que décrit cidessus, le coût de fabrication augmente.
Egalement, du fait que ligne de données 4 est formée en utilisant une couche unique, elle est fréquemment ouverte. Dans ce cas, un procédé séparé est nécessaire pour réparer la ligne de données 4 ayant été ouverte.
Egalement, lorsque la couche de passivation 18 est formée d'un matériau d'isolation organique, l'électrode de pixel 22 peut être déconnectée sous l'effet de la couche de passivation 18 relativement épaisse.
En particulier, l'électrode de pixel 22 est déconnectée sur le côté de la couche de passivation 18 qui est exposée par lez trou de contact 20, pour permettre à l'électrode de drain d'entrer en contact avec l'électrode de pixel 22.
De manière correspondante, du fait qu'aucun signal de pixel n'est appliqué à l'électrode de pixel 22 par I'électrode de drain 10, il y a génération d'un défaut ponctuel.
Egalement, le condensateur de stockage 40 comprend la ligne de grille 2 et l'électrode de stockage 28 qui se chevauchent l'un à l'autre, avec interposition de la couche d'isolation de grille 12, de la couche active 14, et de la couche de contact ohmique 16.
Dans ce cas, la capacitance du condensateur de stockage 40 est dégradée par la couche d'isolation de grille 12 relativement épaisse, qui isole la ligne de grille 2 de l'électrode de stockage 28, de la couche active 14, et la couche de contact ohmique 16.
Il en résulte également une dégradation de la qualité d'image (par exemple, des points) sous l'effet de la capacitance relativement faible du condensateur de stockage 40.
Egalement, du fait que la plage de connexion de données est ouverte lorsque la couche de passivation est formée, un défaut (par exemple, corrosion galvanique d'une plage de connexion de données) risque d'être généré durant un processus subséquent.
De manière correspondante, la présente invention est orientée sur un substrat de matrice de TFT et un procédé de fabrication de celui-ci, qui permettent d'éliminer substantiellement un ou plusieurs problèmes imputables aux limitations et aux inconvénients de l'art concerné.
Un avantage de la présente invention est de fournir un substrat de matrice TFT et un procédé de fabrication de celui-ci, capables de protéger les TFTs, sans demander de couche de passivation et en réduisant les coûts de fabrication.
\\UIRSCH6\BREVETS\Brevets\24400\24404--051128-DemandeFR.doc - 29 novembre 2005 - 5/29 Un autre avantage de la présente invention est de fournir un substrat de matrice de TFT est un procédé de fabrication de celui-ci, capables d'empêcher une corrosion galvanique imputable à l'ouverture d'une plage de connexion de données, en formant la plage de connexion de données en utilisant une structure de connexion, à partir d'un motif métallique de plage de connexion et d'un motif métallique de données.
Un autre avantage supplémentaire de la présente invention est de fournir un TFT formant une structure empêchant l'électricité statique par une séparation des lignes de données paires/impaires vis-à-vis d'un substrat de matrice de TFT.
Pour atteindre ces buts et ces autres avantages et selon le but de l'invention, tel que mis en oeuvre et être largement décrits ici, il est prévu, selon un premier aspect de l'invention, un substrat de matrice de TFT comprenant: une électrode de grille, connectée à une ligne de grille; une électrode de source connectée à une ligne de données, croisant la ligne de grille et définissant une région de pixel; une électrode de drain placée face à l'électrode de source, avec un canal entre elles; une couche semi-conductrice formant le canal, entre l'électrode de source et l'électrode de drain; une électrode de pixel, placée dans la région à pixel et mettant en contact avec l'électrode de drain; une couche de passivation de canal, formée sur la couche conductrice; une plage de connexion de grille avec une électrode inférieure de plage de connexion de grille s'étendant depuis la ligne de grille; et une plage de connexion de données ayant une électrode inférieure de plage de connexion de données séparée de la ligne de données.
De préférence, la couche de passivation de canal est formée en une substance parmi SiNx et SiOx.
Selon un mode de réalisation, la couche de semi-conducteur comprend: une couche active, formant le canal entre l'électrode de source et l'électrode de drain; et une couche de contact ohmique, entre les électrodes source/drain et la couche active.
De préférence, un motif conducteur, formé du même matériau que l'électrode de pixel sur la ligne de données et le long des électrodes de source et de drain.
De préférence, un condensateur de stockage, l'électrode de pixel chevauchant la ligne de grille avec une couche d'isolation de grille en position intermédiaire.
Selon un autre mode de réalisation, la plage de connexion de grille comprend: une électrode inférieure de plage de connexion de grille, reliée à la ligne de grille; un trou de contact passant à travers une couche d'isolation de grille afin d'exposer l'électrode inférieure de plage de connexion de grille; et une électrode supérieure de plage de connexion de grille, connectée à l'électrode inférieure de plage de connexion de grille par l'intermédiaire du trou de contact.
\\HIRSCH6\BREVETS\Brevels\24400\24404--051128-DemandeFR.doc - 29 novembre 2005 - 6/29 Selon un autre mode de réalisation, la plage de connexion de données est connectée à la ligne de grille et à l'électrode inférieure de donnée par l'intermédiaire d'une électrode de connexion en matériau transparent.
Selon un autre mode de réalisation, la plage de connexion de données comprend: une électrode inférieure de plage de connexion de données formée en un matériau de grille; et une électrode supérieure de plage de connexion de données assurant une connexion, par l'intermédiaire d'un trou de contact, à l'électrode inférieure de plage de connexion de données, avec interposition d'une couche d'isolation de grille.
Selon un deuxième aspect de l'invention, il est proposé un procédé de fabrication d'un substrat de matrice de TFT, comprenant: la formation d'une électrode de grille, d'une ligne de grille d'une plage de connexion de grille et d'une plage de connexion de données sur un substrat; la formation d'une couche d'isolation de grille sur l'électrode de grille; la formation d'une ligne de données croisant la ligne de grille, d'une électrode de source et d'une électrode de drain, d'une couche semiconductrice formant un canal entre l'électrode de source et l'électrode de drain sur la couche d'isolation de grille, et la formation d'une couche de passivation de canal sur la couche semi-conductrice pour protéger le canal de la couche semi-conductrice; et la formation d'une électrode de pixel, mettant en contact l'électrode de drain et une électrode de connexion, connectant la ligne de données à la plage de connexion de données sur l'électrode de drain et la couche d'isolation de grille.
Selon un mode de réalisation, la formation de la ligne de données croisant la ligne de grille, l'électrode de source, l'électrode de drain, la couche semi-conductrice formant le canal entre l'électrode de source et l'électrode de drain sur la couche d'isolation de grille, et la formation de la couche de passivation de canal sur la couche semi- conductrice, de manière à protéger le canal de la couche semi-conductrice, comprend: la formation séquentielle d'une première couche semi- conductrice, d'une deuxième couche semi-conductrice, et d'une couche métallique de données sur la couche d'isolation de grille; la formation d'un motif en photo-réserve sur la couche métallique de données en utilisant un masque d'exposition partiel; la mise en motif des première et deuxième couches de semi-conducteurs, et de la couche métallique de données en utilisant le motif de photo-réserve pour former une couche active, une couche de contact ohmique, la ligne de données, l'électrode de source, et l'électrode de drain; le cendrage du motif en photo-réserve; la mise en motif de la couche métallique et de la couche de contact ohmique correspondant au canal, par utilisation du motif de photo-réserve brûlé, pour exposer la couche active formant le canal; l'exposition de la surface exposée de la couche active au plasma en utilisant le motif WlIRSCH6'\.BREVETS\Brevets\24400\24404--051 1 2 8-DemandeFR.doc - 29 novembre 2005 - 7/29 de photo-réserve brûlé comme masque pour former la couche de passivation de canal sur la couche active exposée; et l'enlèvement du motif de photo-réserve.
Selon un autre mode de réalisation, la formation de la couche de passivation du canal comprend la formation de la couche de passivation de canal sur la couche active, en laissant réagir le silicium présent dans la couche active avec une substance parmi un plasma Ox et un plasma Nx.
De préférence, la formation d'un motif conducteur transparent en utilisant le même matériau que l'électrode de pixel sur la ligne de données, connectée à l'électrode de source et sur l'électrode de source et l'électrode de drain.
Selon un autre mode de réalisation, la formation du motif conducteur transparent comprend: la déposition d'une couche conductrice transparente sur la totalité d'une surface du substrat ayant l'électrode source, l'électrode de drain, la couche semi-conductrice, et la couche de passivation de canal formée sur lui; et la formation d'un motif en photoréserve sur la couche conductrice transparente.
De préférence,, après la formation du motif de photo-réserve, on procède au cendrage du motif en photo-réserve; et à la gravure de la couche conductrice transparente, en utilisant le motif en photo-réserve brûlé, et/ou la formation d'un condensateur de stockage, incluant la ligne de grille connectée à l'électrode de grille et l'électrode de pixel, qui chevauche la ligne de grille avec interposition de la couche d'isolation de grille.
Le procédé peut comprendre la foiination d'une électrode inférieure de plage de connexion de grille, s'étendant depuis la ligne de grille connectée à l'électrode de grille; la formation d'un trou de contact passant à travers la couche d'isolation de grille, afin d'exposer l'électrode inférieure de plage de connexion de grille; et la formation d'une électrode supérieure de plage de connexion de grille, connectée à l'électrode inférieure de plage de connexion de grille, par l'intermédiaire du trou de contact.
Le procédé peut comprendre en outre la formation d'une électrode inférieure de plage de connexion de données, connectée à la ligne de données, connectée à l'électrode de source par l'électrode de connexion de la couche semi-conductrice; et la formation d'une électrode supérieure de plage de connexion de données, connectée à l'électrode inférieure de plage de connexion de données, par l'intermédiaire d'un trou de contact, avec interposition de la couche d'interposition de grille.
Selon un mode de réalisation, I'électrode de connexion est formée d'un motif conducteur transparent.
Selon un autre mode de réalisation, la plage de connexion de données et la ligne de données sont formées de matériaux différents.
\\HIRSCH6\BREVETS \Brevets\24400\24404--05 1 1 28-DemandeFR doc - 29 novembre 2005 - 8/29 Selon un troisième aspect de la présente invention, il est proposé un procédé de fabrication d'un substrat de matrice de TFT comprenant: la formation d'un premier groupe de motifs conducteurs incluant une ligne de grille, une électrode de grille connectée à la ligne de grille et une électrode inférieure de plage de connexion de grille, s'étendant depuis la ligne de grille, et une électrode inférieure de plage de connexion de données sur un substrat; la formation d'une couche d'isolation de grille, pour couvrir le premier groupe de motif conducteurs; la formation d'un deuxième groupe de motifs conducteurs, incluant une ligne de données coupant la ligne de grille, une électrode de source faisant saillie de la ligne de données, une électrode de drain placée face à l'électrode de source, avec interposition d'un canal, et un groupe semi-conducteur formant le canal sur la couche d'isolation de grille, et la formation d'une couche de passivation de canal sur le canal du groupe semi-conducteur; la formation de trous de contact passant à travers la couche d'isolation de grille, pour exposer l'électrode inférieure de plage de connexion de grille et une partie de l'électrode inférieure de plage de connexion de données; et la formation d'un troisième groupe de motifs conducteurs, incluant une électrode à pixel établissant le contact avec l'électrode de drain, une électrode supérieure de plage de connexion de données, connectée à l'électrode inférieure de plage de connexion de données, par l'intermédiaire d'un trou de contact, une électrode supérieure de plage de connexion de grille connecté à l'électrode inférieure de plage de connexion de grille, par l'intermédiaire d'un trou de contact, et une électrode de connexion connectant l'électrode inférieure de plage de connexion de données à la ligne de données, par l'intermédiaire d'un trou de contact.
Le procédé peut comprendre la formation de la couche de passivation de canal comprend la formation de la couche de passivation de canal sur la couche active, en faisant réagir le silicium présent dans la couche active formant le canal avec l'un parmi un plasma Ox et un plasma Nx, et de préférence, : la formation d'un motif conducteur transparent en utilisant le même matériau que l'électrode de pixel sur la ligne de données, l'électrode de source et l'électrode de drain.
Le procédé comprend de préférence, : la formation d'un motif de ligne d'empêchement d'électricité statique, connecté à la ligne de données et espacé, de la valeur d'un intervalle déterminé, lorsque le premier groupe de motifs conducteurs est formé.
Selon un mode de réalisation, le premier groupe de motifs conducteurs et le deuxième groupe de motifs conducteurs comprennent en outre une première barre de court-circuit et une deuxième barre de court- circuit.
De préférence, le procédé comprend le découpage et l'enlèvement des première et deuxième barres de court-circuit.
l\HIRSCHG\BRE V ETS\Brevets\'24400\24404--051128-DemandeFRdoe - 29 novembre 2005 - 9/29 Dans le quatrième aspect de la présente invention, il est proposé un substrat de matrice de TFT comprenant: une électrode de grille, connectée à une ligne de grille; une électrode de source connectée à une ligne de données, croisant la ligne de grille et définissant une région de pixel; une électrode de drain placée face à l'électrode de source, avec un canal entre elles; une couche semi- conductrice formant le canal, entre l'électrode de source et l'électrode de drain; une électrode de pixel, placée dans la région à pixel et mettant en contact avec l'électrode de drain; une couche de passivation de canal, formée sur la couche conductrice; une plage de connexion de grille avec une électrode inférieure de plage de connexion de grille s'étendant depuis la ligne de grille; et une plage de connexion de données ayant une électrode inférieure de plage de connexion de données séparée de la ligne de données; des lignes de donnée paires et impaires, appliquant un signal à la plage de connexion de données; et un motif de ligne d'empêchement d'électricité statique, connecté à l'une des lignes de données paires et impaires et espacée de la valeur d'un intervalle prédéterminé.
Selon un mode de réalisation, les lignes de données paires et impaires sont connectées à une première barre de court-circuit et à une deuxième barre de court-circuit, respectivement.
Selon un autre mode de réalisation, les première et deuxième barres de court-circuit sont découpées et enlevées.
Selon un autre aspect encore, l'invention propose un procédé de fabrication d'un substrat de matrice de TFT (transistor en couche mince), comprenant: la formation d'une électrode de grille, d'une ligne de grille, d'une plage de connexion de grille, d'une plage de connexion de données etd'une première barre de court-circuit sur un substrat; la formation d'une couche d'isolation de grille sur le substrat; la formation d'une couche à semi-conducteur et d'une couche métallique sur la couche d'isolation de grille; la mise en motif de la couche semi-conductrice et de la couche métallique pour former des lignes de grille, une ligne de données, une région TFT, la plage de connexion de grille, la plage de connexion de données et une deuxième barre de court-circuit; la formation d'une couche de passivation de canal sur le canal du groupe semi- conducteur; la formation de trous de contact passant à travers la couche d'isolation de grille pour exposer une électrode inférieure de plage de connexion de grille et une partie d'une électrode inférieure de plage de connexion de données; et l'application en revêtement d'une couche conductrice transparente sur le substrat et mise en motif de celle-ci pour former une électrode de source une électrode de drain et la couche semi-conductrice formant un canal entre l'électrode de source et l'électrode de drain, une électrode de pixel établissant le contact avec l'électrode de drain dans la région TFT, des électrodes supérieures de la plage de \\HIRSCH6\BREVETS\Brevets\24400\24404--051128-DemandeFR.doc - 29 novembre 2005 - 10/29 connexion de grille et de la plage de connexion de données et une électrode de connexion qui connecte la ligne de grille à la plage de connexion de données.
De préférence, le procédé comprend la découpe et l'enlèvement des première et deuxième barres de court-circuit.
Selon un mode de réalisation, la première et deuxième barre de court-circuit sont connectées à des lignes de données paires et à des lignes de données impaires, respectivement.
Selon un autre mode de réalisation, un motif de ligne d'empêchement d'électricité statique est connecté à une des lignes de données paires et des lignes de données 10 impaires, de manière à former un équipotentiel.
Il est évident que, à la fois, la description générale précédente et la description détaillée allant suivre de la présente invention sont données à titre d'exemple et explicatif et sont entendues comme fournissant une explication plus détaillée de l'invention, tel qu'indiqué aux revendications.
Les dessins annexés, qui sont inclus pour fournir une meilleure compréhension de l'invention et sont incorporés dans et font partie de cette demande illustrent des modes de réalisation de l'invention et, conjointement avec la description, servent à expliciter le principe de l'invention. Dans les dessins: La Fig. 1 est une vue en plan d'un substrat de matrice de TFT utilisant un 20 procédé à 4 masques de l'art concerné ; La Fig. 2 est une vue en coupe du substrat de matrice de TFT suivant la ligne I-I' de la Fig. 1; Les Figs. 3A à 3D illustrent les processus d'un procédé de fabrication d'un substrat de matrice de TFT, d'un panneau de cristal liquide dans l'art concerné ; La Fig. 4 est une vue en plan d'un substrat de matrice de TFT selon la présente invention; La Fig. 5 est une vue en coupe du substrat de matrice de TFT suivant la ligne II-II' de la Fig. 4; Les Figs. 6A et 6B sont une vue en plan et une vue en coupe illustrant un procédé de fabrication du premier groupe de motif semi-conducteur, utilisant le processus à masques sur un substrat de matrice de TFT selon la présente invention; Les Figs. 7A et 7B sont des vues en plan et une vue en coupe, illustrant un procédé de fabrication d'un motif de semi-conducteur, le deuxième groupe de motif semi-conducteur et une couche de passivation de canal en utilisant le deuxième procédé à masques sur un substrat de matrice de TFT, selon la présente invention; Les Figs. 8A à 8F sont des vues illustrant des processus d'un procédé de fabrication du deuxième groupe de motif semi- conducteur selon la présente invention; \\1IRSCH6\BREVETS\Brevets\24400\24404--051 I28-DemandeFR.doc 29 novembre 2005 - 11/29 Les Figs. 9A et 9B sont une vue en plan et une vue en coupe, illustrant le troisième processus à masques dans un substrat de matrice de TFT selon la présente invention; Les Figs. 10A et 10B sont une vue en plan et une vue en coupe, illustrant le 5 quatrième processus à masques dans un substrat de matrice de TFT selon la présente invention; et La Fig. 11 est une vue en plan, illustrant une vue partielle d'une plage de connexion extérieure d'un substrat de matrice de TFT selon la présente invention.
On va à présent faire référence en détail aux modes de réalisation préférés de la présente invention, dont des exemples sont illustrés dans les dessins annexés.
La Fig. 4 est une vue en plan d'un substrat de matrice de TFT selon la présente invention, et la Fig. 5 est une vue en coupe du substrat de matrice de TFT tracée selon la ligne II-II' de la Fig. 4.
En se référant aux Figs. 4 et 5, le substrat de matrice de TFT comprend une couche d'isolation de grille 112 sur un substrat inférieur 101, un TFT 130 formé à chaque croisement, une électrode de pixel 122 formée dans une région de pixel défi-nie par la structure à croisement, et une couche de passivation de canal 120 pour protéger le TFT 130.
Egalement, le substrat de matrice de TFT comprend en outre un condensateur de stockage 140 formé là où la ligne de grille 102 chevauche l'électrode de pixel 122, une plage de connexion de grille 150 connectée à la ligne de grille 102, et une plage de connexion de données 160 connecter à la ligne de grille 104 par une structure de connexion.
La ligne de grille 102 qui applique un signal de grille et la ligne de données 25 104 qui applique un signal de données sont formées au croisement pour définir la région de pixel 105.
Le TFT 130 permet à un signal de pixel de la ligne de données 104 d'être chargé et maintenu à l'électrode de pixel 122 en réponse à un signal de grille de la ligne de grille 102.
Dans ce but, le TFT 130 comprend une électrode de grille 106 connectée à la ligne de grille 102, une électrode de source 108 connectée à la ligne de données 104 et une électrode de drain 110 connectée à l'électrode de pixel 122.
Egalement, le TFT 130 comprend en outre une couche de passivation 114 chevauchant l'électrode de grille 106 avec la couche d'isolation de grille 112 en posi- tion intermédiaire et formant un canal entre l'électrode de source 108 et l'électrode de drain 110. La couche active 114 chevauche également la ligne de données 104 et une électrode inférieure de plage de connexion de données 162.
\\HIRSCH6\BREVETS\Brevets\24400\24404--051128-DemandeFR. doc - 29 novembre 2005 - 12129 Une couche de contact ohmique 116 fournissant un contact ohmique avec la ligne de données 104, l'électrode de source 108, l'électrode de drain 110, et l'électrode inférieure de plage de connexion de données 162 est en outre formée sur la couche active 114.
La couche de passivation de canal 120 est formée de SiOx ou SiNx sur la couche active 114 formant le canal entre l'électrode de source 108 et l'électrode de drain 110.
La couche de passivation de canal 120 empêche la couche active 114 qui forme le canal être endommagée pendant le processus de pelage lors de l'enlèvement des motifs de photoréserve utilisés lorsque l'électrode de source 108, l'électrode de drain 110, et l'électrode ide pixel 122 sont formées et un processus de nettoyage accompli avant et après la totalité des processus.
L'électrode de pixel 122 est reliée à l'électrode de drain 110 du TFT 130 par un trou de contact de drain qui passe à travers une couche de passivation et est formée 15 dans la région de pixel 105.
Un motif conducteur 118 transparent du même matériau que l'électrode de pixel 122 sur l'électrode de source 108, l'électrode de drain 110, la ligne de données 104.
Le motif conducteur transparent 118 forme une électrode de connexion 168 20 connectant la ligne de données 104 à la plage de connexion de données 150 dans la structure de connexion.
Le motif conducteur 118 transparent formé sur la ligne de données 104 sert de ligne de réparation fournissant un signal de données à l'électrode de source 108 du TFT 130 lorsque la ligne de données 104 est coupée.
Le motif conducteur 118 transparent formé l'électrode de source 108 et l'élec- trode de drain 110 empêche la corrosion de l'électrode de source 108 et de l'électrode de drain 110 formée en métal (par exemple, du Mo) vulnérable à la corrosion. Le motif conducteur 118 transparent, ainsi espacé pour empêche tout court-circuit avec un motif conducteur 118 transparent adjacent ou une électrode de pixel 122 adja-30 Gente.
Le motif conducteur 118 transparent formé sur l'électrode de source 108 et le motif conducteur 118 transparent formée sur l'électrode de drain 110 sont espacés d'une distance d'environ 4 à 5 m, par exemple, et le motif conducteur 118 transparent formé sur la ligne de données 104 et l'électrode de pixel 122 sont espacés d'une distance de d'environ 4 à 5 m.
De manière correspondante, un champ électrique est formé entre l'électrode de pixel 122 auquel un signal de pixel est appliqué par le TFT 130 et une électrode commune (non représentée) à laquelle une tension de référence est fournie.
\\HIRSCH6\BREVETS\Brevets\24400\24404--051128-DemandeFR. doc - 29 novembre 2005 - 13/29 Les molécules LC entre le substrat de matrice inférieur et le substrat de matrice supérieur subissent une rotation sous l'effet de l'anisotropie diélectrique produite, sous l'effet du champ électrique.
La transmittance lumineuse du LC est modifiée selon le degré de rotation des molécules de cristal liquide de sorte qu'est réalisée une échelle de niveau de gris.
Le condensateur de stockage 140 comprend la ligne de grille 102 et l'électrode de pixel 122 qui chevauche la ligne de grille 102, avec interposition de la couche d'isolation de grille 112.
Le condensateur de stockage 140 permet à un signal de pixel chargé sur l'élec- trode de pixel 122 être maintenu de façon stable jusqu'à ce que soit chargé le signal de pixel suivant.
La plage de connexion de grille 150 est connectée à un pilote de grille (non représentée), pour appliquer un signal de grille à la ligne grille 102. La plage de connexion de grille 150 comprend une électrode inférieure de plage de connexion de grille 152, s'étendant depuis la ligne de grille 102 et une électrode supérieure de plage de connexion de grille 156 connectée à l'électrode inférieure de plage de connexion de grille 152 par l'intermédiaire du troisième trou de contact 154 qui passe à travers la couche d'isolation de grille 112.
Egalement, la plage de connexion de données 150 est connectée à un pilote de données (non représenté) pour appliquer un signal de données à la ligne de données 104. La plage de connexion de données 160 comprend une électrode inférieure de plage de connexion de données 162 et une électrode supérieure de plage de connexion de données 166 connectée à l'électrode inférieure de plage de connexion de données 162 avec interposition de la couche d'isolation de grille 112.
La plage de connexion de données 160 formée du motif de grille est connectée à la ligne de données 104 dans une structure de connexion avec interposition de la couche d'isolation de grille 112.
La structure de connexion comprend l'électrode inférieure de plage de connexion de données 162 et une électrode de connexion 168, qui est une couche conductrice transparente reliant l'électrode inférieure de plage de connexion de données 162 à la ligne de données 106.
Les Figs. 6A et 6B sont une vue en plan et une vue en coupe illustrant un procédé de fabrication du premier groupe de motifs conducteurs sur un substrat de matrice de TFT selon la présente invention.
En se référant aux Figs. 6A et 6B, un motif de grille comprenant la ligne de grille 102, l'électrode de grille 106, l'électrode inférieure de plage de connexion de grille 152, et l'électrode inférieure de plage de connexion de données 162 est formé sur le substrat inférieur 101 en utilisant le premier processus de masquage.
\IHIRSCI16\BREVETS\13revets\24400\24404--051128-DemandeFR.doc - 29 novembre 2005 - 14/29 Premièrement, une couche métallique de grille est formée sur le substrat inférieur 101 en utilisant un procédé de déposition, telle que la pulvérisation cathodique.
Ensuite, la couche de métal de grille est mise en motif par un processus de photolithographie et un processus de gravure chimique utilisant le premier masque, Faisant que le motif de grille, qui comprend la ligne de grille 102, l'électrode de grille 106, l'électrode inférieure de plage de connexion de grille 152, et l'électrode inférieure de plage de connexion de données 162, est foiiné.
Ici, la couche métallique de grille peut être formée en aluminium ou en alliage d'aluminium (par exemple, Al,AI/Nd).
Les Figs. 7A et 7B sont une vue en plan et une vue en coupe illustrant un procédé de fabrication d'un motif semi-conducteur, le deuxième groupe de motifs conducteurs et une couche de passivation de canal d'un substrat de matrice de TFT selon la présente invention.
En se référant aux Figs. 7A et 7B, la couche d'isolation de grille 112 est appli-15 quée en revêtement sur le substrat inférieur 101 sur lequel le premier groupe de motifs conducteurs est formé.
Ensuite, le motif semi-conducteur comprend la couche active 114, la couche de contact ohmique 116 et le deuxième groupe de motifs conducteurs, qui inclue la ligne de données 104, l'électrode de source 108 et l'électrode de drain 110, sont formés sur la couche d'isolation de grille 112 en utilisant le deuxième processus de masquage. Egalement, la couche de passivation du canal 120 est formée sur la couche active 114 qui forme le canal entre l'électrode de source 108 et l'électrode de drain 110.
En se référant à la Fig. 8A, la première couche semi-conductrice 147, la deuxième semi-conductrice 149 et la couche métallique source/drain 151 sont formés séquentiellement sur la couche d'isolation de grille 112 en utilisant un procédé de déposition tel que la pulvérisation cathodique.
La première couche semi-conductrice 147 peut être réalisée en silicium amorce non dopé avec des impuretés et la deuxième couche semi- conductrice 149 peut être formée de silicium amorphe dopé avec des impuretés de type N ou des impuretés de type P. La couche métallique d'électrodes de source/de drain 511 est formée en métal, tel que Mo et Cu. Ensuite, une couche de photo-réserve est formée sur la couche métallique de source/drain 151 et un deuxième masque d'exposition 170 est aligné sur le substrat inférieur 101, tel qu'illustré sur la Fig. 8B.
Le deuxième masque 170 comprend un substrat de masque 173 réalisé en matériau transparent, une partie de blocage 174 formée dans une région de blocage S2 du substrat de masque 173 et une partie d'exposition par diffraction 176 (ou partie \\IIIRSC}16\BREVETS\Brevets\24400\24404 051128-DemandeFR.doc - 29 novembre 2005 - 15/29 transréflective) formée dans une région d'exposition partielle S3 du substrat de masque 173.
Une région dans laquelle le substrat de masque 173 est exposée devient une région d'exposition S1.
La couche de photo-réserve, utilisant le deuxième masque 170, est soumis à une exposition lumineuse et développée ensuite, faisant qu'un motif de photo-réserve 178 ayant la région de blocage S2 et une étape de différence dans la région d'exposition partielle S3, qui correspond à la région de blocage 174 et la partie d'exposition à diffraction 176 du deuxième masque 170, respectivement, est formé.
C'est-à-dire que le motif de photo-réserve 178, là où la région d'exposition S3 est formée, présente la deuxième hauteur h2 inférieure à la première hauteur hl du motif de photo-réserve 178 formé sur la région de blocage S2.
La couche métallique de source/de drain 151 est mise en motifs par un processus de gravure humide faisant utilisation du motif de photo- réserve 178 comme masque, de sorte que le deuxième groupe de motifs conducteurs incluant la ligne de données 104, l'électrode de source 108 connecté à la ligne de données 104 et l'électrode de drain 110 est formé tel qu'illustré sur la Figure 8C.
La première couche semi-conductrice et la deuxième semi- conductrice sont mis en motifs par un processus de gravure à sec faisant utilisation du motif de photo- réserve 178 comme masque, faisant que la couche de contact mixte 116 et la couche active 114 sont formées sur le deuxième groupe de motifs conducteur, tel qu'illustré sur la Fig. 8D.
Ensuite, le motif de photo-réserve ayant la deuxième hauteur h2 à la région d'exposition partielle S3 est enlevée par un processus de pelage utilisant du plasma 25 02, et le motif de photo-réserve 178 ayant la première hauteur hl à la région de blocage S2 subit une diminution de sa hauteur.
La région d'exposition à diffraction S3, c'est-à-dire les couches métalliques source/drain et la couche de contact ohmique 116 formée dans une partie de canal du TFT est enlevée par un processus de gravure chimique utilisant le motif de photo- réserve 178. De manière correspondante, la couche active 114 de la partie de canal est exposée, faisant que l'électrode de source 108 est séparée de l'électrode de drain 110.
En se référant à la Fig. 8E, la surface de la couche active 114 exposée de la partie de canal est exposée à un plasma Ox (par exemple 02), ou un plasma Nx (par 35 exemple N2) en utilisant le motif de photo- réserve 178 comme masque.
Ox ou Nx, à un état d'ions réagit avec le silicium présent dans la couche active 114 faisant qu'une couche de passivation de canal 120 incluant parmi SiO2 et SiNx est formé sur la couche active 114 de la partie de canal.
\' .HIRSCHB\BREVETS\Brevets\24400\24404--05 1 1 2 8-DemandeFR.doc - 29 novembre 2005 - 16/29 La couche de passivation de canal 120 empêche que la couche active 114 de la partie de canal soit endommagée par une solution de pelage et une solution de nettoyage, utilisés durant un processus de pelage et un processus de nettoyage, respectivement, qui sont des processus subséquents.
En se référant à la Fig. 8F, le motif de photo-réserve 178 restant sur le deuxième groupe de motifs conducteurs est enlevé par un processus de pelage.
La ligne de données 104 peut être formée à proximité de l'électrode inférieure de plage de connexion de données 162 ou chevaucher l'électrode inférieure plage de connexion de données 162, pour connexion à la plage de connexion de données 160 dans une structure de connexion.
En se référant aux Figures 9A et 9B, le trou de contact 154, exposant la couche d'isolation de grille, formé pou couvrir l'électrode inférieure de plage de connexion de grille 152, le trou de contact 172 prévu pour exposer l'électrode inférieure de plage de connexion de données 162, le trou de contact 171 prévu pour exposer l'électrode extérieure de données 162 et pour connecter l'électrode inférieure de plage de connexion de données 162 à la ligne de données 104 dans la structure de connexion, sont formés en utilisant le troisième processus de masquage.
La couche d'isolation de grille 112 formée pour couvrir l'électrode inférieure de plage de connexion de grille 152 est mise en motif par un processus de photo-lito- graphie et un processus de gravure, qui fait utilisation du troisième masque, faisant que le trou de contact 154, exposant l'électrode inférieure de plage de connexion 152, est formé.
La ligne de données 105 est connectée à la plage de connexion de données 160 incluant le motif de grille dans une structure de connexion. Dans ce but, le trou de contact 171 exposant l'électrode inférieure de plage de connexion 162 est formée.
Du fait que l'électrode inférieure de plage de connexion de données 162 comprend le motif de grille, le trou de contact 172 exposant l'extrémité partielle de l'électrode inférieure de plage de connexion de données I62 est formée pour ouvrir la plage de connexion de données.
En se référant aux Fig. 10A et 10B, le troisième groupe de motifs conducteurs qui inclue l'électrode de pixel 122, le motif conducteur 118 transparent, l'électrode supérieure de plage de connexion de grille 156, l'électrode supérieure de plage de connexion de données 166 et l'électrode de connexion 168 est formé, en utilisant le quatrième processus de masquage sur le substrat inférieur 101 dans lequel le trou de contact 154 est formé.
En détail, la couche conductrice transparente est appliquée en revêtement, en utilisant un procédé de déposition (par exemple une pulvérisation cathodique) sur le substrat 101 sur lequel le trou de contact 154 est formé.
\\\ HIRSCH6\BREVETS\Brevets\24400\24404--051128-DemandeFR.doc - 29 novembre 2005 - 17/29 La couche conductrice transparente est formée sur l'un, sélectionné, dans le groupe comprenant l'oxyde d'étain dopé à l'indium (ITO), l'oxyde d'étain (TO), l'oxyde d'étain et de zinc dopé à l'indium (ITZO) et l'oxyde de zinc dopé à l'indium (IZO).
Ensuite, la couche conductrice transparente est mise en motif en utilisant un processus photo-litographique et un processus de gravure chimique faisant que le troisième groupe de motifs conducteurs qui incluse l'électrode de pixel 122, le motif conducteur 118 transparent, l'électrode supérieure de plage de connexion de grille 156, l'électrode supérieure de plage de connexion de données 166 et l'électrode de connexion est formé.
L'électrode de pixel 122 est directement connectée à l'électrode de drain 110.
Le motif conducteur 118 transparent est formé sur la ligne de données 104, l'électrode de source 108 et l'électrode de drain 110 pour connecter directement à celles-ci. L'électrode supérieure de plage de connexion de grille 56 est connectée électriquement à l'électrode inférieure de plage de connexion de grille 152 par le trou de contact 154. L'électrode supérieure de plage de connexion de données 166 est connectée électriquement à l'électrode inférieure de plage de connexion de données 162 par le trou de contact.
Egalement, dans la structure de connexion qui relie la ligne de données à la plage de connexion de données 160, l'électrode de connexion 168, directement connecté à la ligne de données 104, est connectée électriquement à l'électrode inférieure de plage de connexion de données 162, par le trou de contact 171.
Tel que décrit ci-dessus, la plage de connexion de données 160 comprend l'électrode inférieure de plage de connexion de données 162 comprenant le motif de grille et l'électrode supérieure de plage de connexion de données 166 comprenant la couche conductrice transparente et l'électrode inférieure de plage de connexion de données 162 s'étend vers le côté de la ligne de données 104 et connectée à celle-ci devant la structure de connexion.
La structure de connexion est une structure dans laquelle la ligne de données 104 est connectée à l'électrode inférieure de plage de connexion de données 162, par l'électrode de connexion 168. L'électrode de connexion 168 est connectée par le trou de contact 171 formé dans l'électrode inférieure de plage de connexion de données 162 et peut être connectée au motif conducteur transparent, formé sur la ligne de données 104.
Le substrat de matrice de TFT est attaché au substrat de matrice de filtre chromatique placé face au substrat de matrice de TFT et un cristal liquide est disposé entre eux pour former un panneau à cristal liquide.
\\HIRSC}16\BREVETS\Brevets\24400124404--051128-DemandeFR.doc - 29 novembre 2005 - 18129 Le substrat de matrice de filtre chromatique comprend des filtres chromatiques formés dans les cellules de cristal liquide, une matrice noire, pour séparer les filtres chromatiques et réfléchir la lumière externe, et une électrode commune, fournissant une tension de référence aux cellules à cristal liquide, en commun.
En particulier, le substrat de matrice de TFT passe par un processus d'inspection de signal, pour détecter les défauts de ligne, tel qu'un court-circuit ou la coupure d'une ligne de signalisation, ou un défaut du TFT après le processus de fabrication.
Pour le processus d'inspection de signal, des barres de court- circuit impaires et des barres de court-circuit paires connectées aux lignes impaires et aux lignes paires des lignes de grille et des lignes de données, respectivement, sont formées sur le substrat de matrice de TFT.
Spécifiquement, une inspection de ligne de données détecte un défaut de ligne, en utilisant la barre de court-circuit impaire de données, connectée aux lignes de données impaires, et la barre de court- circuite de données paires, connectée aux lignes de données paires.
La Fig. 11 est une vue en plan illustrant une partie d'une plage de connexion extérieure d'un substrat de matrice TFT selon la présente invention.
En se référant à la Fig. 11, le substrat de matrice de TFT comprend un transistor formé à chaque croisement d'une ligne de grille 102 et une ligne de données 104 et l'électrode de pixel 122 connectée au TFT 130. La ligne de données 104 forme la plage de connexion de données 160 à l'aide d'une liaison de données située au bord du substrat.
La plage de connexion de données 160 est connectée par des lignes de données paires/impaires 109a/109b et connecté aux barres de court- circuit 196 et 497.
La plage de connexion de données 160 et les lignes de données paires/impaires 109a/109b, connectées à la ligne de données 104 par une structure de connexion, sont formées en métal de grille et les lignes de données paires 109a sont connectées à un motif de métal de données 151 par un trou de contact 173 et connecté à la barre de court-circuit paire de données 197.
Les lignes de données impaires 109b sont connectées à la barre de court-circuit impaire de données 196 formées de métal de grille.
Pour empêcher l'électricité statique, la décharge des lignes de données paires 109a présente une ligne de masse 181 en forme de H ayant une partie découpée A. La partie découpée A fait plusieurs m pour permettre de décharger l'électricité statique par la ligne de masse 181, lorsqu'une telle électricité statique a été générée.
La ligne de masse 181 est connectée à la barre de court-circuit de données impaires 196.
\\HIRSCH6\BREVETS\Brevets\24400'24404--051128-DemandeFR. doc - 29 novembre 2005 - 19/29 Par conséquent, les lignes de donnée paires/impaires 109a et I09b forment un milieu équipotentiel, par la ligne de masse 181, pour empêcher l'électricité statique.
Après cela, les barres de court-circuit de données paires/impaires 196 et 197 sont coupées et enlevées lorsqu'on forme un panneau de cristal liquide.
Du fait que le substrat de matrice TFT et son procédé de fabrication selon la présente invention ne demandent pas d'équipement séparé pour former la couche de passivation, le coût de fabrication peut être réduit et l'ouverture de l'électrode de pixel à l'étape d'exposition de l'électrode de drain par le trou de contact, peut être empêchée.
Egalement, le substrat de matrice TFT et son procédé de fabrication permettent de fournir un signal de pixel à chaque TFT en utilisant le motif conducteur transparent sans processus de réparation lorsqu'un défaut d'ouverture de la ligne de données est présent et peut empêcher la corrosion de la ligne de données de l'électrode de source et de l'électrode de drain.
Egalement, dans le substrat de matrice de TFT, et son procédé de fabrication, la distance qu'il y a entre deux conducteurs formant lecondensateur de stockage est petite, faisant que la capacitance du condensateur augmente et qu'une détérioration de la qualité de l'image (par exemple, une tache) peut être améliorée.
Le substrat de matrice de TFT et son procédé de fabrication permettent d'empêcher une corrosion galvanique de la plage de connexion de données.
Egalement, le substrat de matrice de TFT est son procédé de fabrication forment une structure d'empêchement de l'électricité statique, par le biais de la séparation de la ligne de données paire et de la ligne de données impaire faisant que le nombre de processus peut être réduit.
II va être évident à l'Homme de l'art que diverses modifications et variations peuvent être apportées dans la présente invention. Ainsi, il est entendu que la présente invention couvre les modifications et les variations de cette invention, sachant qu'elles sont situées dans le champ des revendications annexées et de leurs équivalents.
Il va être évident à l'Homme de l'art que diverses modifications et variations peuvent être apportées à la présente invention. Ainsi, il est entendu que la présente invention couvre les modifications et variations de cette invention, sachant qu'elles sont situées dans le champ des revendications annexées et de leurs équivalents.
9.HIRSCH6\BREVETS\Brevets\24400\24404--05J I28-DemandeFR.doc - 29 novembre 2005 - 20/29

Claims (32)

REVENDICATIONS
1. Substrat de matrice de TFT (transistor en couche mince), comprenant: une électrode de grille (106), connectée à une ligne de grille (102) ; une électrode de source (108) connectée à une ligne de données (104), croisant la ligne de grille (102) et définissant une région de pixel; une électrode de drain (110) placée face à l'électrode de source (108), avec un canal entre elles; une couche semi-conductrice formant le canal, entre l'électrode de source (108) Io et l'électrode de drain (110) ; une électrode de pixel (122), placée dans la région à pixel et mettant en contact avec l'électrode de drain (110) ; une couche de passivation de canal (120), formée sur la couche conductrice; une plage de connexion de grille (150) avec une électrode inférieure de plage de connexion de grille (150) s'étendant depuis la ligne de grille (102) ; et une plage de connexion de données (160) ayant une électrode inférieure de plage de connexion de données (162) séparée de la ligne de données (104).
2. Substrat de matrice de TFT selon la revendication 1, caractérisé en ce 20 que la couche de passivation de canal (120) est formée en une substance parmi SiNx et SiOx.
3. Substrat de matrice de TFT selon la revendication 1, caractérisé en ce que la couche de semi-conducteur comprend: une couche active, formant le canal entre l'électrode de source (108) et l'élec- trode de drain (110) ; et une couche de contact ohmique, entre les électrodes source/drain et la couche active.
4. Substrat de matrice TFT selon la revendication 1, comprenant en outre un motif conducteur, formé du même matériau que l'électrode de pixel (122) sur la ligne de données (104) et le long des électrodes de source et de drain.
5. Substrat de matrice de TFT selon la revendication 1, comprenant en outre un condensateur de stockage, l'électrode de pixel (122) chevauchant la ligne de grille (102) avec une couche d'isolation de grille en position intermédiaire.
RBrevets\24400\24404--051128-DernandeFR_sansrevsappdoc - 10 mai 2006 21!29
6. Substrat de matrice de TFT selon la revendication 1, caractérisé en ce que la plage de connexion de grille comprend: une électrode inférieure de plage de connexion de grille (150), reliée à la ligne de grille (102) ; un trou de contact passant à travers une couche d'isolation de grille afin d'expo- ser l'électrode inférieure de plage de connexion de grille (150) ; et une électrode supérieure de plage de connexion de grille (150), connectée à l'électrode inférieure de plage de connexion de grille (150) par l'intermédiaire du trou de contact.
7. Substrat de matrice de TFT selon la revendication 1, caractérisé en ce que la plage de connexion de données (160) est connectée à la ligne de grille (102) et à l'électrode inférieure de donnée par l'intermédiaire d'une électrode de connexion (168) en matériau transparent.
8. Substrat de matrice de TFT selon la revendication 1, caractérisé en ce que la plage de connexion de données (160) comprend: une électrode inférieure de plage de connexion de données (162) formée en un matériau de grille; et une électrode supérieure de plage de connexion de données (166), assurant une connexion, par l'intermédiaire d'un trou de contact, à l'électrode inférieure de plage de connexion de données (162), avec interposition d'une couche d'isolation de grille.
9. Substrat de matrice de TFT selon la revendication 1, comprenant en outre: des lignes de donnée paires et impaires, appliquant un signal à la plage de connexion de données (160) ; et un motif de ligne d'empêchement d'électricité statique, connecté à l'une des lignes de données paires et impaires et espacée de la valeur d'un intervalle prédéter-30 miné.
10. Substrat de matrice de TFT selon la revendication 9, caractérisé en ce que les lignes de données paires et impaires sont connectées à une première barre de court-circuit et à une deuxième barre de court-circuit, respectivement.
11. Substrat de matrice de TFT selon la revendication 10, caractérisé en ce que les première et deuxième barres de court-circuit sont découpées et enlevées.
RABrevets'24400\24404-051128-DemandeFR_sansrevsapp.doc - 10 mai 2006 22129
12. Procédé de fabrication d'un substrat de matrice de TFT (transistor en couche mince), comprenant: la formation d'une électrode de gille (106), d'une e_de grille (102) d'une plage de connexion d.e-grille (150) et d'une plage de connexion de données (160) sur un substrat; la formation d'une couche d'isolation de grille sur l'électrode de grille (106) ; la formation d'une lignede données (104) croisant la ligne de grille (102), d'une électrode de source (108) et d'une électrode de drain (110), d'une couche senti- conductrice formant un canal entre l'électrode de source (108) et l'électrode de drain (110) sur la couche d'isolation de grille, et la formation d'une couche de passivation de canal (120) sur la couche semi-conductrice pour protéger le canal de la couche semiconductrice; et la formation d'une électrode de pixel (122), mettant en contact l'électrode de drain (110) et une électrode de connexion (168), connectant la ligne de données (104) à la plage de connexion de données (160) sur l'électrode de drain (110) et la couche d'isolation de grille.
13. Procédé selon la revendication 12, caractérisé en ce que la formation de la ligne de données (104) croisant la ligne de grille (102), l'électrode de source (108), l'électrode de drain (110), la couche semiconductrice formant le canal entre l'électrode de source (108) et l'électrode de drain (110) sur la couche d'isolation de grille, et la formation de la couche de passivation de canal (120) sur la couche semiconductrice, de manière à protéger le canal de la couche semi-conductrice, comprend: la formation séquentielle d'une première couche semiconductrice, d'une deuxième couche semi-conductrice, et d'une couche métallique de données sur la couche d'isolation de grille; la formation d'un motif en photo-réserve sur la couche métallique de données en utilisant un masque d'exposition partiel; la mise en motif des première et deuxième couches de semi-conducteurs, et de la couche métallique de données en utilisant le motif de photo-réserve (178) pour former une couche active, une couche de contact ohmique, la ligne de données (104), l'électrode de source (108), et l'électrode de drain (110) ; le cendrage du motif en photo-réserve; la mise en motif de la couche métallique et de la couche de contact ohmique correspondant au canal, par utilisation du motif de photo-réserve (178) brûlé, pour exposer la couche active formant le canal; R:1Brevets124400124404--051128-DemandeFR_sansrevsapp.doc mai 2006 - 23/29 l'exposition de la surface exposée de la couche active au plasma en utilisant le motif de photo-réserve (178) brûlé comme masque pour former la couche de passivation de canal (120) sur la couche active exposée; et l'enlèvement du motif de photo-réserve (178) brûlé.
14. Procédé selon la revendication 13, caractérisé en ce que la formation de la couche de passivation du canal comprend la formation de la couche de passivation de canal (120) sur la couche active, en laissant réagir le silicium présent dans la couche active avec une substance parmi un plasma Ox et un plasma Nx.
15. Procédé selon l'une quelconque des revendications 12 à 14, comprenant en outre la formation d'un motif conducteur (118) transparent en utilisant le même matériau que l'électrode de pixel (122) sur la ligne de données (104), connectée à l'électrode de source (108) et sur l'électrode de source (108) et l'électrode de drain (110).
16. Procédé selon la revendication 15, caractérisé en ce que la formation du motif conducteur (118) transparent comprend: la déposition d'une couche conductrice transparente sur la totalité d'une surface du substrat ayant l'électrode source, l'électrode de drain (110), la couche semiconductrice, et la couche de passivation de canal (120) formée sur lui; et la formation d'un motif en photo-réserve sur la couche conductrice transparente.
17. Procédé selon la revendication 16, comprenant en outre, après la formation du motif de photo-réserve (178) : le cendrage du motif en photo-réserve; et la gravure de la couche conductrice transparente, en utilisant le motif en photo-réserve brûlé.
18. Procédé selon l'une quelconque des revendications 12 à 17, comprenant en outre: la formation d'un condensateur de stockage, incluant la ligne de grille (102) connectée à l'électrode de grille (106) et l'électrode de pixel (122), qui chevauche la 35 ligne de grille (102) avec interposition de la couche d'isolation de grille.
19. Procédé selon l'une quelconque des revendications 12 à 18, comprenant en outre: R:\Brevets\24400\24404--051128- DemandeFR_sansrevsappdoc - IO mai 2006 - 24/29 la formation d'une électrode inférieure de plage de connexion de grille (150), s'étendant depuis la ligne de grille (102), connectée à l'électrode de grille (106) ; la formation d'un trou de contact passant à travers la couche d'isolation de grille, afin d'exposer l'électrode inférieure de plage de connexion de grille (150) ; et la formation d'une électrode supérieure de plage de connexion de grille (150), connectée à l'électrode inférieure de plage de connexion de grille (150), par l'intermédiaire du trou de contact.
20. Procédé selon l'une quelconque des revendications 12 à 19, 10 comprenant en outre: la formation d'une électrode inférieure de plage de connexion de données (162), connectée à la ligne de données (104), connectée à l'électrode de source (108) par l'électrode de connexion (168) de la couche semi-conductrice; et la formation d'une électrode supérieure de plage de connexion de données (166), connectée à l'électrode inférieure de plage de connexion de données (162), par l'intermédiaire d'un trou de contact, avec interposition de la couche d'interposition de grille.
21. Procédé selon l'une quelconque des revendications 12 à 20, caractérisé en ce que l'électrode de connexion (168) est formée d'un motif conducteur (118) transparent.
22. Procédé selon l'une quelconque des revendications 12 à 21, caractérisé en ce que la plage de connexion de données (160) et la ligne de données (104) sont formées de matériaux différents.
23. Procédé selon la revendication 12 ou 13, comprenant: la formation d'une électrode de grille (106), d'une ligne de grille (102), d'une plage de connexion de grille (150), d'une plage de connexion de données (160) et d'une première barre de court-circuit sur un substrat; la formation d'une couche d'isolation de grille sur le substrat; la formation d'une couche à semi-conducteur et d'une couche métallique sur la couche d'isolation de grille; la mise en motif de la couche semi- conductrice et de la couche métallique pour former des lignes de grille, une ligne de données (104), une région TFT, la plage de connexion de grille (150), la plage de connexion de données (160) et une deuxième barre de court-circuit; R:\Brevets1244 00124404--05 1 1 28- DemandeFR_sansrevsapp.doc - 10 mai 2006 - 25/29 la formation d'une couche de passivation de canal (120) sur le canal du groupe semi-conducteur; la formation de trous de contact passant à travers la couche d'isolation de grille pour exposer une électrode inférieure de plage de connexion de grille (150) et une partie d'une électrode inférieure de plage de connexion de données (162) ; et l'application en revêtement d'une couche conductrice transparente sur le substrat et mise en motif de celle-ci pour former une électrode de source (108), une électrode de drain (110) et la couche semi-conductrice formant un canal entre l'électrode de source (108) et l'électrode de drain (110), une électrode de pixel établissant le contact avec l'électrode de drain (110) dans la région TFT, des électrodes supérieures de la plage de connexion de grille (150) et de la plage de connexion de données (160), et une électrode de connexion (168) qui connecte la ligne de grille (102) à la plage de connexion de données (160).
24. Procédé selon la revendication 23, comprenant en outre la découpe et l'enlèvement des première et deuxième barres de court-circuit.
25. Procédé selon la revendication 23 ou 24, caractérisé en ce que la première et deuxième barre de court-circuit sont connectées à des lignes de données paires et à des lignes de données impaires, respectivement.
26. Procédé selon la revendication 23, 24 ou 25, caractérisé en ce que un motif de ligne d'empêchement d'électricité statique est connecté à une des lignes de données paires et des lignes de données impaires, de manière à former un équipoten- tiel.
27. Procédé de fabrication d'un substrat de matrice de TFT (transistor en couche mince), comprenant: la formation d'un premier groupe de motifs conducteurs incluant une ligne de grille (102), une électrode de grille (106) connectée à la ligne de grille (102) et une électrode inférieure de plage de connexion de grille (150), s'étendant depuis la ligne de grille (102), et une électrode inférieure de plage de connexion de données (162) sur un substrat; la formation d'une couche d'isolation de grille, pour couvrir le premier groupe de motif conducteurs; la formation d'un deuxième groupe de motifs conducteurs, incluant une ligne de données (104) coupant la ligne de grille (102), une électrode de source (108) faisant saillie de la ligne de données (104), une électrode de drain (110) placée face à R:1Brevets\24400\24404 051128- DemandeFR_sansrevsappdoc - I O mai 2006 26/29 l'électrode de source (108), avec interposition d'un canal, et un groupe semi-conducteur formant le canal sur la couche d'isolation de grille, et la formation d'une couche de passivation de canal (120) sur le canal du groupe semi- conducteur; la formation de trous de contact passant à travers la couche d'isolation de grille, 5 pour exposer l'électrode inférieure de plage de connexion de grille (150) et une partie de l'électrode inférieure de plage de connexion de données (162) ; et la formation d'un troisième groupe de motifs conducteurs, incluant une électrode à pixel établissant le contact avec l'électrode de drain (110), une électrode supérieure de plage de connexion de données (166), connectée à l'électrode inférieure de plage de connexion de données (162), par l'intermédiaire d'un trou de contact, une électrode supérieure de plage de connexion de grille (150) connecté à l'électrode inférieure de plage de connexion de grille (150), par l'intermédiaire d'un trou de contact, et une électrode de connexion (168) connectant l'électrode inférieure de plage de connexion de données (162) à la ligne de données (104), par l'intermédiaire d'un trou de contact.
28. Procédé selon la revendication 27, caractérisé en ce que la formation de la couche de passivation de canal (120) comprend la formation de la couche de passivation de canal (120) sur la couche active, en faisant réagir le silicium présent dans la couche active formant le canal avec l'un parmi un plasma Ox et un plasma Nx.
29. Procédé selon l'une quelconque des revendications 27 ou 28, comprenant en outre: la formation d'un motif conducteur (118) transparent en utilisant le même matériau que l'électrode de pixel (122) sur la ligne de données (104), l'élec- trode de source (108) et l'électrode de drain (110).
30. Procédé selon l'une quelconque des revendications 27 à 29, comprenant en outre: la formation d'un motif de ligne d'empêchement d'électricité statique, connecté à la ligne de données (104) et espacé, de la valeur d'un intervalle déterminé, lorsque le premier groupe de motifs conducteurs est formé.
31. Procédé selon l'une quelconque des revendications 27 à 30, caractérisé en ce que le premier groupe de motifs conducteurs et le deuxième groupe de motifs 35 conducteurs comprennent en outre une première barre de court-circuit et une deuxième barre de court-circuit.
R:\Brevets\24400\24404--051 t28-DemandeFR_sansrevsapp.doc - IO mai 2006 27/29
32. Procédé selon la revendication 31, comprenant en outre le découpage et l'enlèvement des première et deuxième barres de court-circuit.
R:'Brevets\24400\24404 051128-DemandeFR sansrevsapp.doc - W mai 2006 28/29
FR0512513A 2004-12-30 2005-12-09 Substrat de matrice de transistors en couche mince et son procede de fabrication Expired - Fee Related FR2880475B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117241A KR100661725B1 (ko) 2004-12-30 2004-12-30 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
FR2880475A1 true FR2880475A1 (fr) 2006-07-07
FR2880475B1 FR2880475B1 (fr) 2009-01-09

Family

ID=35601135

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0512513A Expired - Fee Related FR2880475B1 (fr) 2004-12-30 2005-12-09 Substrat de matrice de transistors en couche mince et son procede de fabrication

Country Status (7)

Country Link
US (2) US7804089B2 (fr)
JP (1) JP5084138B2 (fr)
KR (1) KR100661725B1 (fr)
CN (1) CN100417998C (fr)
DE (1) DE102005058680B4 (fr)
FR (1) FR2880475B1 (fr)
GB (1) GB2421834B (fr)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080030799A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 기판
JP2008191415A (ja) * 2007-02-05 2008-08-21 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、およびその製造方法
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
JP5167685B2 (ja) * 2007-04-25 2013-03-21 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
RU2471266C2 (ru) * 2008-06-12 2012-12-27 Шарп Кабушики Каиша Тонкопленочный транзистор, сдвиговый регистр, схема управления шиной сигналов развертки, дисплейное устройство и способ подстройки тонкопленочного транзистора
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101280827B1 (ko) 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101728497B1 (ko) 2010-04-16 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101701229B1 (ko) * 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN102148195B (zh) 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
EP2637285B1 (fr) * 2010-11-02 2020-04-01 Mitsubishi Electric Corporation Module de puissance pour direction assistée électrique et dispositif de commande de pilotage d'une direction assistée électrique employant celui-ci
KR20120108336A (ko) * 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
CN103116234B (zh) * 2013-02-21 2015-04-08 合肥京东方光电科技有限公司 彩膜基板及显示装置
WO2015125685A1 (fr) * 2014-02-21 2015-08-27 シャープ株式会社 Substrat de matrice active et son procédé de production
KR102201623B1 (ko) * 2014-02-27 2021-01-13 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106876413A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
CN110187575B (zh) 2019-05-28 2020-12-18 昆山国显光电有限公司 阵列基板及阵列基板母板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131023A (ja) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd 液晶表示用ｔｆｔアレイ基板の製造方法
JPH0915623A (ja) * 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置およびその製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JPH10161149A (ja) * 1996-12-05 1998-06-19 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
KR100320661B1 (ko) * 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
JP2000002892A (ja) 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100630880B1 (ko) * 1999-12-31 2006-10-02 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP3406265B2 (ja) * 2000-01-20 2003-05-12 松下電器産業株式会社 半導体装置およびその製造方法
KR100621533B1 (ko) * 2000-08-08 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
US6940573B2 (en) * 2001-11-22 2005-09-06 Samsung Electronics, Co., Ltd. Liquid crystal display and thin film transistor array panel
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR100870699B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 어레이 기판 및 이를 구비한 액정표시장치
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100968341B1 (ko) * 2003-01-13 2010-07-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置

Also Published As

Publication number Publication date
FR2880475B1 (fr) 2009-01-09
GB0523937D0 (en) 2006-01-04
DE102005058680A1 (de) 2006-07-13
CN1797161A (zh) 2006-07-05
US7804089B2 (en) 2010-09-28
GB2421834B (en) 2007-03-28
JP2006191014A (ja) 2006-07-20
DE102005058680A9 (de) 2006-11-09
KR100661725B1 (ko) 2006-12-26
KR20060077719A (ko) 2006-07-05
JP5084138B2 (ja) 2012-11-28
US20100323482A1 (en) 2010-12-23
US9018053B2 (en) 2015-04-28
US20060145154A1 (en) 2006-07-06
DE102005058680B4 (de) 2011-04-07
CN100417998C (zh) 2008-09-10
GB2421834A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
FR2880475A1 (fr) Substrat de matrice de transistors en couche mince et son procede de fabrication
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
US9035312B2 (en) TFT array substrate and fabrication method thereof
US7488632B2 (en) Thin film transistor substrate for display device and fabricating method thereof
US7220611B2 (en) Liquid crystal display panel and fabricating method thereof
US20100075472A1 (en) TFT array substrate and the fabrication method thereof
GB2416908A (en) Array substrate for LCD and fabrication method thereof
FR2862141A1 (fr) Panneau d'affichage a cristaux liquides et son procede de fabrication
FR2700062A1 (fr) Procédé pour fabriquer un transistor à films minces.
US20070152242A1 (en) Thin film transistor array substrate and method of manufacturing the same
FR2922033A1 (fr) Dispositif d'affichage a cristaux liquides
FR2791782A1 (fr) Ecran a cristaux liquides et procede de fabrication associe
US20040070698A1 (en) Liquid crystal display device and method of fabricating the same
JP2000194011A (ja) 薄膜トランジスタマトリクスとその製造方法
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101490490B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
FR2815143A1 (fr) Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci
WO1995028738A2 (fr) Procede de fabrication d'un tft etage inverse
KR20030050982A (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

ST Notification of lapse

Effective date: 20190906