CN110187575B - 阵列基板及阵列基板母板 - Google Patents

阵列基板及阵列基板母板 Download PDF

Info

Publication number
CN110187575B
CN110187575B CN201910452389.6A CN201910452389A CN110187575B CN 110187575 B CN110187575 B CN 110187575B CN 201910452389 A CN201910452389 A CN 201910452389A CN 110187575 B CN110187575 B CN 110187575B
Authority
CN
China
Prior art keywords
array substrate
display area
short
metal structure
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910452389.6A
Other languages
English (en)
Other versions
CN110187575A (zh
Inventor
刘权
秦旭
李威龙
张露
胡思明
韩珍珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN201910452389.6A priority Critical patent/CN110187575B/zh
Publication of CN110187575A publication Critical patent/CN110187575A/zh
Priority to PCT/CN2019/118327 priority patent/WO2020238063A1/zh
Application granted granted Critical
Publication of CN110187575B publication Critical patent/CN110187575B/zh
Priority to US17/358,419 priority patent/US11961846B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板及阵列基板母板。阵列基板具有显示区以及位于显示区外周的非显示区，非显示区内部设有接口区，阵列基板包括：多条信号线，延伸于显示区并引出至非显示区；多个焊盘，位于接口区，多个信号线中的至少部分对应连接至多个焊盘；以及短接组件，位于非显示区，短接组件与多个焊盘连接，使得多个焊盘连接的多条信号线短接，其中，短接组件包括图案化的第一金属结构。根据本发明实施例的阵列基板，短接组件能够大大降低相连接的焊盘间的阻抗，静电产生后能够更快速地分散电荷，避免由于静电引起的静电击伤、静电引起的产品缺陷等问题。

Description

阵列基板及阵列基板母板
技术领域
本发明涉及显示领域，具体涉及一种阵列基板及阵列基板母板。
背景技术
显示面板制作过程中，需要进行阵列基板的制备，而在阵列基板的多个制程中，通常会在阵列基板上产生静电。静电的存在会对阵列基板的后续制程产生影响，从而降低阵列基板以及显示面板的制作良率。
现有的对阵列基板产生静电的处理方式为通过短路组件分散阵列基板上静电，然而现有的短路组件采用为半导体结构，其阻抗较大，使得阵列基板上的积累的电荷无法快速传导分散，仍然存在静电引起的问题。
发明内容
本发明提供一种阵列基板及阵列基板母板，提高阵列基板及阵列基板母板的静电分散能力。
一方面，本发明实施例提供一种阵列基板，具有显示区以及位于显示区外周的非显示区，非显示区内部设有接口区，阵列基板包括：多条信号线，延伸于显示区并引出至非显示区；多个焊盘，位于接口区，多个信号线中的至少部分对应连接至多个焊盘；以及短接组件，位于非显示区，短接组件与多个焊盘连接，使得多个焊盘连接的多条信号线短接，其中，短接组件包括图案化的第一金属结构。
根据本发明实施例的一个方面，阵列基板包括设置于显示区的多个像素电路，每个像素电路与信号线连接，像素电路包括栅极导体，第一金属结构的材质与栅极导体的材质相同；第一金属结构与栅极导体同层设置。
根据本发明实施例的一个方面，焊盘包括在第一方向上间隔排列的第一焊盘单元、第二焊盘单元，第一焊盘单元与信号线连接，第二焊盘单元与短接组件连接，第一焊盘单元、第二焊盘单元均通过过孔连接至互连块，使得第一焊盘单元与第二焊盘单元电连接。
根据本发明实施例的一个方面，阵列基板包括设置于显示区的多个像素电路，每个像素电路与信号线连接，像素电路包括有源层，互连块的材质与有源层的材质相同；互连块与有源层同层设置。
根据本发明实施例的一个方面，短接组件还包括图案化的半导体结构，半导体结构在阵列基板厚度方向上的正投影与第一金属结构在阵列基板厚度方向上的正投影重合。
根据本发明实施例的一个方面，短接组件包括：短接棒；以及多条连接线，每个焊盘通过对应一条连接线与短路棒连接。
根据本发明实施例的一个方面，阵列基板还包括：保护层，保护层覆盖短接组件，其中，保护层上设有槽道，槽道从保护层的表面贯穿至第一金属结构，槽道与多条连接线相交设置。
另一方面，本发明实施例提供一种阵列基板母板，该阵列基板母板包括多个根据上述任一实施方式的阵列基板，多个阵列基板阵列排布。
根据本发明实施例的一个方面，多个阵列基板排布为多行，每行排布有多个阵列基板，阵列基板母板还包括短接互连组件，短接互连组件包括第一互连单元和第二互连单元，第一互连单元串接同行的多个阵列基板，第二互连单元并接多行阵列基板中的至少两行。
根据本发明实施例的一个方面，短接互连组件包括图案化的第二金属结构，第二金属结构能够通过过孔与第一金属结构连接。
根据本发明实施例的阵列基板，其接口区的多个焊盘能够通过短接组件短接，进而使得多个焊盘连接的多条信号线短接。当阵列基板上某个局部产生静电电荷时，能够通过该短接组件将静电电荷分散在整个阵列基板上。短接组件可以连接至稳定电压源，使得阵列基板上的电荷能够通过短接组件传导和消除。在本发明实施例的阵列基板中，短接组件包括图案化的第一金属结构，相对于半导体结构的短接组件，能够大大降低相连接的焊盘间的阻抗，静电产生后能够更快速地分散电荷，避免由于静电引起的静电击伤、静电引起的产品缺陷等问题。
在一些可选的实施例中，焊盘包括间隔排列且通过互连块相互电连接的第一焊盘单元、第二焊盘单元，使得短接组件仍然能够通过焊盘与多条信号线连接以将多条信号线短接。由于第一焊盘单元与第二焊盘单元间隔设置，其中第二焊盘单元与短接组件连接，当外界水汽等对焊盘产生腐蚀时，腐蚀部分会截止在第一焊盘单元与第二焊盘单元之间的间隙处，从而避免水汽腐蚀进一步侵入与信号线连接的第一焊盘单元，提高阵列基板接口区焊盘的防腐蚀性能。
根据本发明实施例的阵列基板母板，每个阵列基板上的短接组件包括图案化的第一金属结构，相对于半导体结构的短接组件，能够大大降低相连接的焊盘间的阻抗，静电产生后能够更快速地分散电荷，避免由于静电引起的静电击伤、产品制备缺陷等问题。
在一些可选的实施例中，阵列基板母板还包括短接互连组件，短接互连组件将阵列基板母板上的至少部分阵列基板的短接组件互相连接，从而实现阵列基板母板上多个阵列基板上的静电分散，进一步增加阵列基板母板的静电分散能力。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1示出根据本发明实施例的阵列基板的结构示意图；
图2示出图1中EE向的截面示意图；
图3示出根据本发明实施例的阵列基板母板的结构示意图；
图4示出图3中FF向的截面示意图。
图中：
1000-阵列基板母板；
100-阵列基板；
110-信号线；
120-焊盘；121-第一焊盘单元；122-第二焊盘单元；123-间隙；
130-短接组件；131-短接棒；132-连接线；130a-第一金属结构；130b-半导体结构；
140-互连块；
150-保护层；15-1槽道；
180-绝缘层；
190-衬底；
200-短接互连组件；210-第一互连单元；220-第二互连单元；200a-第二金属结构；
300-连接端子；
AA-显示区；NA-非显示区；BD-接口区；
X-第一方向；Y-第二方向。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
本发明实施例提供一种阵列基板，该阵列基板可以是有机发光二极管(OrganicLight-Emitting Diode，OLED)显示面板的阵列基板，也可以是液晶显示面板(LiquidCrystal Display，LCD)、微发光二极管(Micro-LED)等显示面板的阵列基板。本文中，术语“阵列基板”可以指完成全部阵列段制程的成品阵列基板，也可以指在阵列段的任意制程阶段时的半成品阵列基板。
图1示出根据本发明实施例的阵列基板的结构示意图，图2示出图1中EE向的截面示意图。本发明实施例的阵列基板100具有显示区AA以及位于显示区AA外周的非显示区NA，非显示区NA内部设有接口区BD。
阵列基板100可以包括多条信号线110、多个焊盘120以及多个短接组件130。其中，多条信号线110延伸于显示区AA并引出至非显示区NA。在一些实施例中，阵列基板100还包括设置于显示区AA的多个像素电路，每个像素电路与显示面板的一个像素对应，以像素是OLED像素为例，每个像素电路用于驱动对应像素发光。多个像素电路在阵列基板100的显示区AA呈预定规律排布，每个像素电路可以与信号线110连接。
阵列基板100可以包括多条扫描线以及多条数据线，多条扫描线可以同向延伸并且相互间隔设置，多个数据线也可以同向延伸并且相互间隔设置，扫描线的延伸方向与数据线的延伸方向交叉。每个像素电路连接至一条扫描线和一条数据线，扫描线可以向像素电路提供开关信号，数据线可以向数据电路提供灰阶信号。
在一些实施例中，多条信号线110可以是上述的多条扫描线；在另外一些实施例中，多条信号线110可以是上述的多条数据线。
接口区BD可以用于与外界电路板连接，在一些实施例中，该外界电路板为柔性电路板(Flexible Printed Circuit，FPC)，其上可以设置驱动芯片以及控制芯片。
多个焊盘120位于接口区BD，多个信号线110中的至少部分对应连接至多个焊盘120。多个焊盘120可以与外界电路板电连接，例如是通过键合绑定(bonding)的方式与FPC上的电路电连接，从而实现信号线110与FPC上的驱动芯片的电连接。
短接组件130位于非显示区NA，该短接组件130与多个焊盘120连接，使得多个焊盘120连接的多条信号线110短接。其中，如图2，在本实施例中，短接组件130包括图案化的第一金属结构130a。
根据本发明实施例的阵列基板100，其接口区BD的多个焊盘120能够通过短接组件130短接，进而使得多个焊盘120连接的多条信号线110短接。当阵列基板100上某个局部产生静电电荷时，能够通过该短接组件130将静电电荷分散在整个阵列基板100上。
短接组件130可以连接至稳定电压源，使得阵列基板100上的电荷能够通过短接组件130传导和消除。在本发明实施例的阵列基板100中，短接组件130包括图案化的第一金属结构130a，相对于半导体结构的短接组件，能够大大降低相互连接的焊盘120间的阻抗，静电产生后能够更快速地分散电荷，避免由于静电引起的静电击伤、静电引起的产品缺陷等问题。
在一些实施例中，像素电路包括有晶体管，根据像素电路的不同设计，每个像素电路包括的晶体管的数量随其具体设计可以调整变化。其中，像素电路可以包括用于形成源极、漏极的有源层，以及设置在该有源层沟道上方的栅极导体，栅极导体与有源层绝缘设置。
栅极导体可以采用钼(Mo)等金属材料通过图案化制成像素电路包括栅极导体。在一些实施例中，第一金属结构130a的材质与栅极导体的材质相同；在一些实施例中，第一金属结构130a与栅极导体同层设置，使得第一金属结构130a可以与栅极导体在同一图案化过程中同时形成，从而在未增加阵列基板的制作工序的情况下提供阻抗更小的短接组件130，提高防静电性能的同时节省生产成本。
如图2，在一些实施例中，短接组件130还包括图案化的半导体结构130b，半导体结构130b在阵列基板100厚度方向上的正投影与第一金属结构130a在阵列基板100厚度方向上的正投影重合。
具体地，如图2，在阵列基板100的非显示区NA，阵列基板100包括衬底190，衬底190可以是玻璃，也可以是聚酰亚胺(polyimide，PI)薄膜等聚合物衬底或者包含PI等聚合物材料的衬底。
半导体结构130b位于该衬底190上，在一些实施例中，半导体结构130b与衬底190之间可以设置有缓冲层，缓冲层可以是氧化物层或氮化物层，例如是氮化硅制成。
第一金属结构130a位于半导体结构130b上，在一些实施例中，第一金属结构130a与半导体结构130b之间可以设置有绝缘层180，绝缘层180可以是氧化物层或氮化物层，例如是氮化硅制成。
半导体结构130b在阵列基板100厚度方向上的正投影与第一金属结构130a在阵列基板100厚度方向上的正投影重合，即，短接组件130在其层结构维度上包括叠层设置的半导体结构130b和第一金属结构130a，两者在垂直于阵列基板100厚度方向的平面维度上的结构相同。通过设置叠层结构的短接组件130，一方面能够进一步减小短接组件130阻抗以获得更快速的静电分散能力，另一方面能够增强短接组件130的结构稳定性。
如前所述，在一些实施例中，像素电路可以包括有源层，有源层可以是多晶硅(polycrystalline silicon，PSi)、非晶硅(amorphous silicon，α-Si)、低温多晶硅(lowtemperature poly-silicon，LTPS)等半导体材料制成。图案化的半导体结构130b的材质可以与该有源层的材质相同，该半导体结构130b可以与该有源层的同层设置，使得两者能在同一图案化过程中形成，节省工艺制程。
上述实施例中，短接组件130包括叠层的第一金属结构130a和半导体结构130b。在其它一些实施例中，短接组件130可以仅包括第一金属结构130a。
如图1，在一些实施例中，焊盘120包括在第一方向X上间隔排列的第一焊盘单元121、第二焊盘单元122。其中第一焊盘单元121与信号线110连接，第二焊盘单元122与短接组件130连接。
如图2，第一焊盘单元121与第二焊盘单元122之间间隔形成间隙123。第一焊盘单元121、第二焊盘单元122均通过过孔连接至互连块140，使得第一焊盘单元121与第二焊盘单元122电连接。
在上述实施例中，焊盘120包括间隔排列且通过互连块140相互电连接的第一焊盘单元121、第二焊盘单元122，使得短接组件130仍然能够通过焊盘120与多条信号线110连接以将多条信号线110短接。由于第一焊盘单元121与第二焊盘单元122间隔设置，当外界水汽等对焊盘120产生腐蚀时，腐蚀部分会截止在第一焊盘单元121与第二焊盘单元122之间的间隙123处，从而避免水汽腐蚀进一步侵入与信号线110连接的第一焊盘单元121，提高阵列基板100接口区BD焊盘120的防腐蚀性能。
在一些实施例中，互连块140的材质与像素电路的有源层的材质相同；互连块140可以与像素电路的有源层同层设置。在本实施例中，互连块140、短接组件130的半导体结构130b以及像素电路的有源层同层设置，从而能在同一图案化过程中形成，节省工艺制程。
在其它一些实施例中，互连块140也可以是其它的导电材料制成。在其它一些实施例中，互连块140可以与阵列基板100的某个金属层同层布置并能够在同一图案化过程中形成。
如图1，在本实施例中，短接组件130包括短接棒131以及多条连接线132。短接棒131可以是沿预定方向延伸的条形导体结构，本实施例中，短接棒131沿第二方向Y延伸。每个焊盘120通过对应一条连接线132与短路棒131连接。每相邻两个焊盘120依次通过连接线132、短路棒131、连接线132电连接，在一些实施例中，相邻两个焊盘120之间的电连接结构中的电阻为50欧以下。
在一些实施例中，阵列基板100在经过检测后，可以通过物理切割等方式截断多条连接线132，使得多个焊盘120相互独立而不再通过短接组件130短接。图1和图2中，以LL线示出用于截断多条连接线132的分割线的延伸方向。在一些实施例中，多条连接线132均沿第一方向X延伸，第二方向Y与第一方向X交叉，分割线沿第二方向Y延伸，并与全部连接线132相交。
如图2，在一些实施例中，阵列基板100还包括保护层150，保护层150覆盖短接组件130。本实施例中，保护层150覆盖短接组件130的第一金属结构130a。其中，保护层150上设有槽道151，槽道151从保护层150的表面贯穿至第一金属结构130a，使得第一金属结构130a在该槽道151处裸露。槽道151的位置以及延伸方向与上述分割线的位置以及延伸方向对应，使得槽道151与多条连接线132相交设置。分割装置沿该槽道151对阵列基板100进行分割，可以实现上述多条连接线132的截断。
本发明实施例还提供一种阵列基板母板，该阵列基板母板可以包括多个阵列排布的阵列基板，其中阵列基板可以是上述任一实施例的阵列基板，以下将以该阵列基板为上述本发明实施例的阵列基板100为例进行说明。
图3示出根据本发明实施例的阵列基板母板的结构示意图，图4示出图3中FF向的截面示意图。
阵列基板母板1000中，多个阵列基板100排布为多行，每行排布有多个阵列基板100。其中，图3中的排列方式和阵列基板100的数量仅为示意，多个阵列基板100形成的排列中，阵列基板100的行数以及每行中阵列基板100的数量可以根据实际需要设置。
根据本发明实施例的阵列基板母板1000，其包括的每个阵列基板100的接口区BD具有多个焊盘120，并且多个焊盘120能够通过短接组件130短接，进而使得多个焊盘120连接的多条信号线110短接。当阵列基板100上某个局部产生静电电荷时，能够通过该短接组件130将静电电荷分散在整个阵列基板100上。
在一些实施例中，可以将短接组件130连接至稳定电压源，使得阵列基板100上的电荷能够通过短接组件130传导和消除。在本发明实施例的阵列基板100中，短接组件130包括图案化的第一金属结构130a，相对于半导体结构的短接组件，能够大大降低相互连接的焊盘120间的阻抗，静电产生后能够更快速地分散电荷，避免由于静电引起的静电击伤、静电引起的产品缺陷等问题。
在一些实施例中，阵列基板母板1000还包括短接互连组件200。短接互连组件200能够将将阵列基板母板1000上的至少部分阵列基板100的短接组件130互相连接。
其中，短接互连组件200包括第一互连单元210和第二互连单元220。第一互连单元210串接同行的多个阵列基板100，第二互连单元220并接多行阵列基板100中的至少两行。
在图3所示的实施例中，以多个阵列基板100呈3×3的排列布局为例进行说明。其中，短接互连组件200将阵列基板母板1000上的全部阵列基板100的短接组件130互相连接，从而可以实现阵列基板母板1000上全部阵列基板100上的静电分散，进一步增加阵列基板母板1000的静电分散能力。
在其它一些实施例中，短接互连组件200可以将阵列基板母板1000上的一部分阵列基板100的短接组件130互相连接，相互连接的多个阵列基板100上的静电分散。
在一些实施例中，短接互连组件200上设有连接端子300，短接互连组件200可以通过该连接端子300与稳定电压源连接，使得阵列基板母板1000的多个阵列基板100上的电荷能够通过短接组件130、短接互连组件200以及连接端子300传导和消除。
如图4，在一些实施例中，短接互连组件200包括图案化的第二金属结构200a，该第二金属结构200a能够通过过孔与第一金属结构130a连接。在图4中，右端的第一金属结构130a为第一互连单元210的一部分结构，左端的第一金属结构130a为第二互连单元220的一部分结构。在一些实施例中第二金属结构200a可以与阵列基板100的某个金属层同层布置并能够在同一图案化过程中形成，以节省工艺制程。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种阵列基板，其特征在于，具有显示区以及位于所述显示区外周的非显示区，所述非显示区内部设有接口区，所述阵列基板包括：
多条信号线，延伸于所述显示区并引出至所述非显示区；
多个焊盘，位于所述接口区，多个所述信号线中的至少部分对应连接至多个所述焊盘；以及
短接组件，位于所述非显示区，所述短接组件与多个所述焊盘连接，使得多个所述焊盘连接的多条所述信号线短接，其中，所述短接组件为图案化的第一金属结构，或者，所述短接组件包括图案化的第一金属结构和图案化的半导体结构，所述半导体结构在所述阵列基板厚度方向上的正投影与所述第一金属结构在所述阵列基板厚度方向上的正投影重合；
所述焊盘包括在第一方向上间隔排列的第一焊盘单元、第二焊盘单元，所述第一焊盘单元与所述信号线连接，所述第二焊盘单元与所述短接组件连接，所述第一焊盘单元、所述第二焊盘单元均通过过孔连接至互连块，使得所述第一焊盘单元与所述第二焊盘单元电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置于所述显示区的多个像素电路，每个像素电路与所述信号线连接，所述像素电路包括栅极导体，
所述第一金属结构的材质与所述栅极导体的材质相同；
所述第一金属结构与所述栅极导体同层设置。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置于所述显示区的多个像素电路，每个像素电路与所述信号线连接，所述像素电路包括有源层，
所述互连块的材质与所述有源层的材质相同；
所述互连块与所述有源层同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述短接组件包括：
短接棒；以及
多条连接线，每个所述焊盘通过对应一条所述连接线与所述短接棒连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括：
保护层，所述保护层覆盖所述短接组件，
其中，所述保护层上设有槽道，所述槽道从所述保护层的表面贯穿至所述第一金属结构，所述槽道与多条所述连接线相交设置。
6.一种阵列基板母板，其特征在于，包括多个根据权利要求1至5任一项所述的阵列基板，多个所述阵列基板阵列排布。
7.根据权利要求6所述的阵列基板母板，其特征在于，多个所述阵列基板排布为多行，每行排布有多个所述阵列基板，
所述阵列基板母板还包括短接互连组件，所述短接互连组件包括第一互连单元和第二互连单元，所述第一互连单元串接同行的多个所述阵列基板，所述第二互连单元并接多行所述阵列基板中的至少两行。
8.根据权利要求7所述的阵列基板母板，其特征在于，所述短接互连组件包括图案化的第二金属结构，所述第二金属结构能够通过过孔与所述第一金属结构连接。
CN201910452389.6A 2019-05-28 2019-05-28 阵列基板及阵列基板母板 Active CN110187575B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910452389.6A CN110187575B (zh) 2019-05-28 2019-05-28 阵列基板及阵列基板母板
PCT/CN2019/118327 WO2020238063A1 (zh) 2019-05-28 2019-11-14 阵列基板及阵列基板母板
US17/358,419 US11961846B2 (en) 2019-05-28 2021-06-25 Array substrate and mother-board for array substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910452389.6A CN110187575B (zh) 2019-05-28 2019-05-28 阵列基板及阵列基板母板

Publications (2)

Publication Number Publication Date
CN110187575A CN110187575A (zh) 2019-08-30
CN110187575B true CN110187575B (zh) 2020-12-18

Family

ID=67718266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910452389.6A Active CN110187575B (zh) 2019-05-28 2019-05-28 阵列基板及阵列基板母板

Country Status (3)

Country Link
US (1) US11961846B2 (zh)
CN (1) CN110187575B (zh)
WO (1) WO2020238063A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110187575B (zh) 2019-05-28 2020-12-18 昆山国显光电有限公司 阵列基板及阵列基板母板
CN110286513B (zh) * 2019-06-27 2022-04-26 昆山国显光电有限公司 显示面板母板及显示面板的加工方法
CN111323952B (zh) * 2020-03-16 2022-11-25 Tcl华星光电技术有限公司 液晶显示母板
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
CN113031357B (zh) * 2021-03-18 2022-09-09 绵阳惠科光电科技有限公司 阵列基板、液晶显示面板及液晶显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358767B2 (en) * 2000-06-08 2002-03-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101383964B1 (ko) * 2007-03-15 2014-04-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN101127388A (zh) * 2007-09-20 2008-02-20 清华大学 带有静电防护结构的有机电致发光器件及其制备方法
JP4911169B2 (ja) * 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
CN102566167B (zh) 2010-12-27 2015-04-22 上海天马微电子有限公司 一种阵列基板
KR102107383B1 (ko) * 2012-12-27 2020-05-07 엘지디스플레이 주식회사 디스플레이 장치용 어레이 기판
CN103676255B (zh) * 2013-12-26 2016-02-24 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN106940494B (zh) * 2017-05-12 2020-07-03 京东方科技集团股份有限公司 显示母板及其静电释放方法、基台
CN107065363A (zh) 2017-06-12 2017-08-18 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN109801909B (zh) * 2018-06-12 2024-08-20 京东方科技集团股份有限公司 阵列基板母板及其制造方法、阵列基板、显示装置
CN109166851B (zh) * 2018-10-29 2021-06-29 昆山国显光电有限公司 显示面板及显示装置
CN109449140B (zh) * 2018-10-31 2020-09-11 昆山国显光电有限公司 显示面板及母板
CN109445217A (zh) * 2019-01-04 2019-03-08 京东方科技集团股份有限公司 一种阵列基板母板及显示面板母板
CN110187575B (zh) * 2019-05-28 2020-12-18 昆山国显光电有限公司 阵列基板及阵列基板母板

Also Published As

Publication number Publication date
US20210320133A1 (en) 2021-10-14
US11961846B2 (en) 2024-04-16
CN110187575A (zh) 2019-08-30
WO2020238063A1 (zh) 2020-12-03

Similar Documents

Publication Publication Date Title
CN110187575B (zh) 阵列基板及阵列基板母板
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
US11126051B2 (en) Pixel array substrate
US10418390B2 (en) Pixel array substrate
US10320186B2 (en) Display drive chip
CN101320736A (zh) 有机发光显示器件及其母板
US5825439A (en) Array substrate for display
WO2021121095A1 (zh) 阵列基板、显示面板及显示装置
KR20200023569A (ko) 플렉시블 디스플레이 장치 및 그 제조방법
KR100736575B1 (ko) 디스플레이 소자용 모기판 및 이를 이용한 디스플레이 장치
CN112071206B (zh) 显示面板及显示装置
KR100884463B1 (ko) 발광 표시 장치 및 그의 제조 방법
JP2007298939A (ja) 表示素子モジュール及びその製造方法
CN112415824B (zh) 显示装置
CN113764384A (zh) 信号走线结构及阵列基板
US20230197736A1 (en) Pixel array substrate
KR101883152B1 (ko) 반도체 장치
TWI590434B (zh) 顯示面板
US20220123088A1 (en) Display panel and manufacturing method thereof
CN113782547B (zh) 可伸缩式基板
KR102703543B1 (ko) 표시 장치
US20230232687A1 (en) Display device
WO2023023892A1 (zh) 显示面板及显示装置
CN115939147A (zh) 覆晶薄膜、显示模组及显示装置
CN118102795A (zh) 显示母板及显示面板的制造方法、装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant