CN113764384A - 信号走线结构及阵列基板 - Google Patents
信号走线结构及阵列基板 Download PDFInfo
- Publication number
- CN113764384A CN113764384A CN202111009042.8A CN202111009042A CN113764384A CN 113764384 A CN113764384 A CN 113764384A CN 202111009042 A CN202111009042 A CN 202111009042A CN 113764384 A CN113764384 A CN 113764384A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- routing structure
- signal routing
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 215
- 239000002184 metal Substances 0.000 claims abstract description 215
- 238000002161 passivation Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 134
- 238000010586 diagram Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请适用于显示技术领域，提供一种信号走线结构及阵列基板，包括多条金属线以及依次堆叠设置的金属层、栅绝缘层、钝化层和透明导电层，每条金属线的末端为金属垫，钝化层对应所有金属垫的第一位置设有多个第一过孔；钝化层和绝缘层对应金属层的第二位置设有多个第二过孔；透明导电层包括多个导电单元，每个金属垫通过一个第一过孔和一个导电单元导通，每个导电单元通过一个第二过孔和金属层导通；所有金属垫依次连通，和/或，所有导电单元依次连通；将从每条金属线流入金属层的大电流分散为多条电流路径，降低每条电流路径的电流大小，从而降低发生静电释放的几率，进而降低电子元器件的损坏几率。
Description
技术领域
本申请属于显示技术领域，尤其涉及一种信号走线结构及阵列基板。
背景技术
随着显示技术的不断发展，液晶显示(Liquid Crystal Display，LCD)面板、薄膜晶体管(Thin Film Transistor，TFT)液晶显示面板，有机电激光显示(OrganicElectroluminesence Display)面板、发光二极管(Light Emitting Diode，LED)面板、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)面板等各种类型的显示面板层出不穷。高端显示面板要求有具有较高的像素密度(Pixels Per Inch，PPI)和较窄的边框，所以设计的时候会极致压缩显示面板里的金属信号走线的宽度，导致金属走线较细，这样很容易出现由于静电释放(Electro-Static discharge，ESD)而导致的电子元器件损坏。
发明内容
有鉴于此，本申请实施例提供一种信号走线结构及阵列基板，通过依次连通信号走线结构中的所有金属垫，和/或，依次连通信号走线结构中的所有导电单元，可以将从每条金属线流入金属层的大电流分散为至少两条电流路径，以解决显示面板里的金属信号走线的较细，很容易出现由于静电释放而导致的电子元器件损坏的问题。
本申请实施例的第一方面提供了一种信号走线结构，包括多条金属线以及依次堆叠设置的金属层、栅绝缘层、钝化层和透明导电层，每条所述金属线的末端为金属垫，所述钝化层对应所有所述金属垫的第一位置设有多个第一过孔；所述钝化层和所述栅绝缘层对应所述金属层的第二位置设有多个第二过孔；其特征在于：
所述透明导电层包括多个导电单元，每个所述导电单元和一个所述金属垫、一个所述第一过孔以及一个所述第二过孔对应，每个所述金属垫通过一个所述第一过孔和一个所述导电单元导通，每个所述导电单元通过一个所述第二过孔和所述金属层导通；且所有所述金属垫依次连通，和/或，所有所述导电单元依次连通。
在一个实施例中，所有所述金属垫的全部区域依次连通。
在一个实施例中，所有所述金属垫的第i个区域依次连通构成第i个金属垫层；
所有所述金属垫层相互间隔设置且在行方向上的最小尺寸相同；
其中，i＝1,2,…,m，m≥2。
在一个实施例中，所有所述金属垫的第i个区域依次连通构成第i个金属垫层；
所有所述金属垫层相互间隔设置且至少两个所述金属垫层在行方向上的最小尺寸相异；
其中，i＝1,2,…,m，m≥2。
在一个实施例中，所有所述导电单元的全部区域依次连通。
在一个实施例中，所有所述导电单元的第j个区域依次连通构成第j个子透明导电层；
所有所述子透明导电层相互间隔设置且在行方向上的最小尺寸相同；
其中，j＝1,2,…,n，n≥2。
在一个实施例中，所有所述导电单元的第j个区域依次连通构成第j个子透明导电层；
所有所述子透明导电层相互间隔设置且至少两个所述子透明导电层在行方向上的最小尺寸相异；
其中，j＝1,2,…,n，n≥2。
在一个实施例中，所述金属线为公共电压信号线、数据信号线或扫描信号线。
在一个实施例中，所述导电单元的厚度范围为500埃-900埃；
所述金属垫的厚度范围为3000埃-7000埃。
本申请实施例的第二方面提供一种显示面板，包括显示区和非显示区域，在显示区内设有像素阵列，在非显示区域内设有本申请实施例的第一方面提供的信号走线结构，每条所述金属线与所述像素阵列的一行或一列像素电连接。
本申请实施例的第一方面提供的信号走线结构，包括多条金属线以及依次堆叠设置的金属层、栅绝缘层、钝化层和透明导电层，每条金属线的末端为金属垫，钝化层对应所有金属垫的第一位置设有多个第一过孔；钝化层和绝缘层对应金属层的第二位置设有多个第二过孔；透明导电层包括多个导电单元，每个导电单元和一个金属垫、一个第一过孔以及一个第二过孔对应，每个金属垫通过一个第一过孔和一个导电单元导通，每个导电单元通过一个第二过孔和金属层导通；且所有金属垫依次连通，和/或，所有导电单元依次连通，通过依次连通所有金属垫和/或依次连通所有导电单元，可以将从每条金属线流入金属层的大电流分散为至少两条电流路径，降低流经每条电流路径的电流大小，从而降低发生静电释放的几率，进而降低电子元器件的损坏几率。
可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例一提供的第一种信号走线结构的透视图；
图2是本申请实施例一提供的第一种信号走线结构的A-A剖视图；
图3是本申请实施例一提供的第一种信号走线结构的B-B剖视图；
图4是本申请实施例一提供的第一种信号走线结构的等效电路原理图；
图5是本申请实施例一提供的第二种信号走线结构的透视图；
图6是本申请实施例一提供的第二种信号走线结构的A-A剖视图；
图7是本申请实施例一提供的第二种信号走线结构的等效电路原理图；
图8是本申请实施例一提供的第三种信号走线结构的透视图；
图9是本申请实施例二提供的第四种信号走线结构的示意图；
图10是本申请实施例二提供的第四种信号走线结构的A-A剖视图；
图11是本申请实施例二提供的第四种信号走线结构的B-B剖视图；
图12是本申请实施例二提供的第四种信号走线结构的等效电路原理图；
图13是本申请实施例二提供的第五种信号走线结构的示意图；
图14是本申请实施例二提供的第五种信号走线结构的A-A剖视图；
图15是本申请实施例二提供的第五种信号走线结构的B-B剖视图；
图16是本申请实施例二提供的第五种信号走线结构的等效电路原理图；
图17是本申请实施例二提供的第六种信号走线结构的示意图；
图18为本申请实施例三提供的阵列基板的结构示意图；
图19为本申请实施例四提供的液晶显示面板的结构示意图。
附图标号：
金属线：1；金属垫：10；金属垫层：11～1m；金属层：2；栅绝缘层：3；钝化层：4；透明导电层：5；导电单元：50；子透明导电层：51～5n；第一过孔：6；第二过孔：7；显示区：101；非显示区：102；信号走线结构：103；像素：104；阵列基板：100；液晶层：200；彩膜基板：300。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。“多个”是指两个及两个以上。
实施例一
如图1、图2或图3所示，本申请实施例一提供一种显示面板的信号走线结构，其包括相互间隔设置的多条金属线1以及依次堆叠设置的金属层2、栅绝缘层(Gate Insulator，GI)3和钝化层(passivation layer)4和透明导电层5，每条金属线1的末端为金属垫10；
钝化层4对应所有金属垫10的第一位置设有多个第一过孔6；
钝化层4和栅绝缘层3对应金属层2的第二位置设有多个第二过孔7；
透明导电层5包括多个导电单元50，每个导电单元50和一个金属垫10、一个第一过孔6以及一个第二过孔7对应，每个金属垫10通过一个第一过孔6和一个导电单元50导通，每个导电单元50通过一个第二过孔7和金属层2导通；所有金属垫10依次连通。
在应用中，金属层、金属线和金属垫可以由任意电的良导体材料构成，例如，铝(Al)、铜(Au)、银(Ag)等。金属线和末端由相同材料构成，每条金属线与其末端的金属垫可以为一体化成型结构，金属垫作为金属线与金属层之间的转接结构。所有金属垫沿金属层的长度方向依次排布且相互间隔设置。
在应用中，金属线可以为用于传输公共电压(Vcom)信号的公共电压信号线、用于传输数据(Data)信号的数据信号线或用于传输扫描(Scan)信号的扫描信号线。
在应用中，金属层和钝化层为具有一定宽度的条状结构。钝化层设置于金属层与所有金属垫之间，钝化层的长度需要大于或等于所有金属垫在金属层的长度方向上的排布长度，钝化层的宽度需要大于或等于金属垫的宽度，如此，才能完全起到绝缘和保护作用。
在应用中，钝化层可以由任意电的不良导体材料构成，例如，氮化硅(SiNx)层、氧化硅(SiOx)层或氮化硅和氧化硅的组合层。钝化层既用于作为具有一定强度的保护层，也具有绝缘作用。
在应用中，每个导电单元都可以通过透明电极实现，例如，氧化铟锡(Indium TinOxide，ITO)电极、掺铝氧化锌(AZO)电极或氧化锌(ZnO)电极等。
在应用中，栅绝缘层的第一区域和第二区域以及钝化层的第一区域和第二区域都沿金属层的宽度方向并排设置，第一区域和第二区域的长度都大于或等于金属层的长度，以使得第一区域和第二区域并排设置之后可以完全覆盖金属层。
在应用中，钝化层中与多个金属垫对应的第一位置处开设有多个第一过孔，第一过孔沿垂直于金属层的表面的方向贯穿钝化层，钝化层和栅绝缘层中与金属层对应的第二位置处设有多个第二过孔，第二过孔沿垂直于金属层的表面的方向贯穿钝化层和栅绝缘层，所有金属垫、所有导电单元、所有第一过孔、以及所有第二过孔的数量相等，每个导电单元和一个金属垫、一个第一过孔以及一个第二过孔对应，每个金属垫通过一个第一过孔和一个导电单元导通，每个导电单元通过一个第二过孔和金属层导通，如此，可以将经由每条金属线流入的信号依次通过一个金属垫和一个导电单元传输至金属层。
在应用中，通过将所有金属垫依次连通，使得经由金属线流入的信号的电流可以被分散为至少两条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，其他条电流路径为从金属线传输至依次连通的所有金属垫的电流路径，如此，可以降低流经每条电流路径的电流大小，从而降低发生静电释放的几率，进而降低电子元器件的损坏几率。
在应用中，所有金属垫依次连通的方式包括如下三种情况：
一、所有金属垫的全部区域依次连通；
二、所有金属垫的部分区域依次连通且所有连通区域在行方向上的最小宽度相同；
三、所有金属垫的部分区域依次连通且至少两个连通区域在行方向上的最小宽度相异。
如图1和图2所示，示例性的示出了所有金属垫10的全部区域依次连通的情况。
在应用中，通过依次连通所有金属垫来增加电流路径时，所增加的电流路径的数量取决于所有金属垫被连通的区域的数量，被连通的区域的数量越多，所增加的电流路径的数量越多。基于图1和图2所示的所有金属垫的连通情况，经由金属线流入的信号的电流可以被分散为两条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，另一条电流路径为从金属线传输至依次连通的所有金属垫的全部区域的电流路径。
如图4所示，示例性的示出了与图1、图2和图3所示的第一种信号走线结构对应的等效电路原理图，其中，电阻R1和电流I1分别为与一条金属线1对应的等效电阻和等效电流，电阻R2和电流I2分别为与金属层2对应的等效电阻和等效电流，电阻R10和电流I10为与依次连通的所有金属垫10的全部区域对应的等效电阻和等效电流。
如图5和图6所示，示例性的示出了所有金属垫的部分区域依次连通且所有连通区域在行方向上的最小宽度相同的情况；其中，所有金属垫10的第i个区域依次连通构成第i个金属垫层；
所有金属垫层11、12、…、1m相互间隔设置且在行方向上的最小尺寸相同；
其中，i＝1,2,…,m，m≥2。
在应用中，基于图5和图6所示的所有金属垫的连通情况，所有金属垫层的数量等于所增加的电流路径的数量，经由金属线流入的信号的电流可以被分散为m+1条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，剩余m条电流路径为从金属线分别传输至m个金属垫电层的电流路径，剩余m条电流路径的电流相等。
如图7所示，示例性的示出了与图5和图6所示的第二种信号走线结构对应的等效电路原理图，其中，电阻R1和电流I1分别为与一条金属线1对应的等效电阻和等效电流，电阻R2和电流I2分别为与金属层2对应的等效电阻和等效电流，电阻R11和电流I11分别为与第1个金属垫层对应的等效电阻和等效电流，电阻R12和电流I12分别为与第2个金属垫层对应的等效电阻和等效电流，……，电阻R1m和电流I1m分别为与第m个金属垫层对应的等效电阻和等效电流。
如图8所示，示例性的示出了所有金属垫的部分区域依次连通且至少两个连通区域在行方向上的最小宽度相异的情况；其中，所有金属垫10的第i个区域依次连通构成第i个金属垫层；
所有金属垫层11、12、…、1m相互间隔设置且至少两个金属垫层在行方向上的最小尺寸相异；
其中，i＝1,2,…,m，m≥2。
在应用中，基于图8所示的所有金属垫的连通情况，所有金属垫层的数量等于所增加的电流路径的数量，经由金属线流入的信号的电流可以被分散为m+1条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，剩余m条电流路径为从金属线分别传输至m个金属垫电层的电流路径，剩余m条电流路径的电流中至少两个金属垫层的电流相异。与图8所示的第三种信号走线结构对应的等效电路图与图7相同。
实施例二
如图9、图10或图11所示，本申请实施例二提供一种显示面板的信号走线结构，其包括相互间隔设置的多条金属线1以及依次堆叠设置的金属层2、栅绝缘层3和钝化层4和透明导电层5，每条金属线1的末端为金属垫10；
钝化层4对应所有金属垫10的第一位置设有多个第一过孔6；
钝化层4和栅绝缘层3对应金属层2的第二位置设有多个第二过孔7；
透明导电层5包括多个导电单元50，每个导电单元50和一个金属垫10、一个第一过孔6以及一个第二过孔7对应，每个金属垫10通过一个第一过孔6和一个导电单元50导通，每个导电单元50通过一个第二过孔7和金属层2导通；
所有导电单元50依次连通。
在应用中，通过将所有导电单元依次连通，使得经由金属线流入的信号的电流可以被分散为至少两条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，其他条电流路径为从金属线传输至依次连通的所有导电单元的电流路径，如此，可以降低流经每条电流路径的电流大小，从而降低发生静电释放的几率，进而降低电子元器件的损坏几率。
在应用中，所有导电单元依次连通的方式包括如下三种情况：
一、所有导电单元的全部区域依次连通；
二、所有导电单元的部分区域依次连通且所有连通区域在行方向上的最小宽度相同；
三、所有导电单元的部分区域依次连通且至少两个连通区域在行方向上的最小宽度相异。
如图9和图10所示，示例性的示出了所有导电单元50的全部区域依次连通的情况。
在应用中，通过依次连通所有导电单元来增加电流路径时，所增加的电流路径的数量取决于所有导电单元被连通的区域的数量，被连通的区域的数量越多，所增加的电流路径的数量越多。基于图9和图10所示的所有导电单元的连通情况，经由金属线流入的信号的电流可以被分散为两条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，另一条电流路径为从金属线传输至依次连通的所有导电单元的全部区域的电流路径。
如图12所示，示例性的示出了与图9和图10所示的第四种信号走线结构对应的等效电路图，其中，电阻R1和电流I1分别为与一条金属线1对应的等效电阻和等效电流，电阻R2和电流I2分别为与金属层2对应的等效电阻和等效电流，电阻R50和电流I50为与依次连通的所有导电单元50的全部区域对应的等效电阻和等效电流。
如图13、图14和图15所示，示例性的示出了所有导电单元的部分区域依次连通且所有连通区域在行方向上的最小宽度相同的情况；其中，所有导电单元50的第j个区域依次连通构成第j个子透明导电层；
所有子透明导电层51、52、…、5n相互间隔设置且在行方向上的最小尺寸相同；
其中，j＝1,2,…,n，n≥2。
在应用中，基于图13、图14和图15所示的所有导电单元的连通情况，所有子透明导电层的数量等于所增加的电流路径的数量，经由金属线流入的信号的电流可以被分散为n+1条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，剩余n条电流路径为从金属线分别传输至n个导电单元电层的电流路径，剩余n条电流路径的电流相等。
如图16所示，示例性的示出了与图13、图14和图15所示的第五种信号走线结构对应的等效电路图，其中，电阻R1和电流I1分别为与一条金属线1对应的等效电阻和等效电流，电阻R2和电流I2分别为与金属层2对应的等效电阻和等效电流，电阻R51和电流I51分别为与第1个子透明导电层对应的等效电阻和等效电流，电阻R52和电流I52分别为与第2个子透明导电层对应的等效电阻和等效电流，……，电阻R5n和电流I5n分别为与第n个子透明导电层对应的等效电阻和等效电流。
如图17所示，示例性的示出了所有导电单元的部分区域依次连通且至少两个连通区域在行方向上的最小宽度相异的情况；其中，所有导电单元50的第j个区域依次连通构成第j个子透明导电层；
所有子透明导电层51、52、…、5n相互间隔设置且至少两个子透明导电层在行方向上的最小尺寸相异；
其中，j＝1,2,…,n，n≥2。
在应用中，基于图17所示的所有导电单元的连通情况，所有子透明导电层的数量等于所增加的电流路径的数量，经由金属线流入的信号的电流可以被分散为n+1条电流路径，其中一条电流路径为从金属线传输至金属层的电流路径，剩余n条电流路径为从金属线分别传输至n个导电单元电层的电流路径，剩余n条电流路径的电流中至少两个子透明导电层的电流相异。与图17所示的第六种信号走线结构对应的等效电路图与图16相同。
在应用中，实施例一中的任一种金属垫的连通结构可以与实施例二中的任一种导电单元的连通结构进行组合设置，也即可以同时连通所有金属垫并连通所有导电单元，此处不再举例和示意。
在应用中，由于显示面板的大小通常是固定的，为了实现窄边框、增大像素密度，有些类型的显示面板(例如，薄膜晶体管液晶显示面板)通常会在压缩金属线的走线宽度的情况，同时也在一定程度上压缩金属层的宽度，因此，为了在保证金属层及堆叠设置于金属层的栅绝缘层、钝化层、导电单元和金属垫的宽度不变的情况下，提高导电能力，可以通过提高导电单元和/或金属垫的厚度来实现，厚度越厚，导电能力越强。例如，导电单元的厚度范围可以设置为500埃(A)-900埃，金属垫的厚度范围可以设置为3000埃-7000埃，在厚度允许的情况下，可以取厚度范围的最大值，也即所有导电单元的厚度为900埃，金属垫的厚度为7000埃。
实施例三
如图18所示，本申请实施三提供一种阵列基板，包括显示区101和非显示区102，在显示区101内设有像素阵列，在非显示区102内设有实施例一或二中的信号走线结构103，每条金属线1用于与像素阵列的一列像素104电连接。
应理解，图18中为了便于示意而仅示例性的示出信号走线结构103的简化结构示意图。
在应用中，每条金属线也可以与像素阵列的一行像素电连接，图18中仅示出每条金属线与像素阵列的一列像素连接的情况。阵列基板可以是任意类型的采用上述信号走线结构来传输公共电压信号、数据信号或扫描信号的阵列基板，例如，液晶阵列基板、薄膜晶体管液晶阵列基板、发光二极管阵列基板、量子点发光二极管阵列基板等。
实施例四
如图19所示，本申请实施例四提供一种液晶显示面板，包括依次层叠设置的实施例三中的阵列基板100、液晶层200和彩膜基板300。
在应用中，液晶显示面板还可以包括设置于彩膜基板远离阵列基板所在的一侧的上偏光板，以及设置于阵列基板远离彩膜基板所在的一侧的下偏光板和背光模组，背光模组包括背光源、导光板、扩散板。液晶显示面板可以是具有较高的像素密度和较窄的边框的薄膜晶体管液晶显示面板。
应理解，图19中为了便于示意而仅示例性的示出阵列基板100的简化结构示意图。
本申请实施例提供的信号走线结构、阵列基板及液晶显示面板，通过连通所有导电单元和/或连通所有金属垫，可以将从每条金属线流入金属层的大电流分散为至少两条电流路径，降低流经每条电流路径的电流大小，从而降低发生静电释放的几率，进而降低电子元器件的损坏几率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种信号走线结构，包括多条金属线以及依次堆叠设置的金属层、栅绝缘层、钝化层和透明导电层，每条所述金属线的末端为金属垫，所述钝化层对应所有所述金属垫的第一位置设有多个第一过孔；所述钝化层和所述栅绝缘层对应所述金属层的第二位置设有多个第二过孔；其特征在于：
所述透明导电层包括多个导电单元，每个所述导电单元和一个所述金属垫、一个所述第一过孔以及一个所述第二过孔对应，每个所述金属垫通过一个所述第一过孔和一个所述导电单元导通，每个所述导电单元通过一个所述第二过孔和所述金属层导通；且所有所述金属垫依次连通，和/或，所有所述导电单元依次连通。
2.如权利要求1所述的信号走线结构，其特征在于，所有所述金属垫的全部区域依次连通。
3.如权利要求1所述的信号走线结构，其特征在于，所有所述金属垫的第i个区域依次连通构成第i个金属垫层；
所有所述金属垫层相互间隔设置且在行方向上的最小尺寸相同；
其中，i＝1,2,…,m，m≥2。
4.如权利要求1所述的信号走线结构，其特征在于，所有所述金属垫的第i个区域依次连通构成第i个金属垫层；
所有所述金属垫层相互间隔设置且至少两个所述金属垫层在行方向上的最小尺寸相异；
其中，i＝1,2,…,m，m≥2。
5.如权利要求1所述的信号走线结构，其特征在于，所有所述导电单元的全部区域依次连通。
6.如权利要求1所述的信号走线结构，其特征在于，所有所述导电单元的第j个区域依次连通构成第j个子透明导电层；
所有所述子透明导电层相互间隔设置且在行方向上的最小尺寸相同；
其中，j＝1,2,…,n，n≥2。
7.如权利要求1所述的信号走线结构，其特征在于，所有所述导电单元的第j个区域依次连通构成第j个子透明导电层；
所有所述子透明导电层相互间隔设置且至少两个所述子透明导电层在行方向上的最小尺寸相异；
其中，j＝1,2,…,n，n≥2。
8.如权利要求1至7任一项所述的信号走线结构，其特征在于，所述金属线为公共电压信号线、数据信号线或扫描信号线。
9.如权利要求1至7任一项所述的信号走线结构，其特征在于，所述导电单元的厚度范围为500埃-900埃；
所述金属垫的厚度范围为3000埃-7000埃。
10.一种阵列基板，其特征在于，包括显示区和非显示区域，在显示区内设有像素阵列，在非显示区域内设有如权利要求1至9任一项所述的信号走线结构，每条所述金属线用于与所述像素阵列的一行或一列像素电连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111009042.8A CN113764384B (zh) | 2021-08-31 | 2021-08-31 | 信号走线结构及阵列基板 |
| PCT/CN2022/102009 WO2023029705A1 (zh) | 2021-08-31 | 2022-06-28 | 信号走线结构及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111009042.8A CN113764384B (zh) | 2021-08-31 | 2021-08-31 | 信号走线结构及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764384A true CN113764384A (zh) | 2021-12-07 |
| CN113764384B CN113764384B (zh) | 2022-06-07 |
Family
ID=78792049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111009042.8A Active CN113764384B (zh) | 2021-08-31 | 2021-08-31 | 信号走线结构及阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113764384B (zh) |
| WO (1) | WO2023029705A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115719747A (zh) * | 2022-10-31 | 2023-02-28 | 惠科股份有限公司 | 驱动基板及显示装置 |
| WO2023029705A1 (zh) * | 2021-08-31 | 2023-03-09 | 惠科股份有限公司 | 信号走线结构及阵列基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080081209A1 (en) * | 2006-09-28 | 2008-04-03 | Woong Sun Lee | 3-dimensional substrate for embodying multi-packages and method of fabricating the same |
| CN104299975A (zh) * | 2014-10-28 | 2015-01-21 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法 |
| CN104319274A (zh) * | 2014-11-14 | 2015-01-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
| CN106094373A (zh) * | 2016-06-02 | 2016-11-09 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN107844010A (zh) * | 2017-11-21 | 2018-03-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN210224021U (zh) * | 2019-06-11 | 2020-03-31 | 滁州惠科光电科技有限公司 | 一种显示面板的外围走线结构、显示面板和显示装置 |
| CN113764384B (zh) * | 2021-08-31 | 2022-06-07 | 惠科股份有限公司 | 信号走线结构及阵列基板 |
-
2021
- 2021-08-31 CN CN202111009042.8A patent/CN113764384B/zh active Active
-
2022
- 2022-06-28 WO PCT/CN2022/102009 patent/WO2023029705A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080081209A1 (en) * | 2006-09-28 | 2008-04-03 | Woong Sun Lee | 3-dimensional substrate for embodying multi-packages and method of fabricating the same |
| CN104299975A (zh) * | 2014-10-28 | 2015-01-21 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法 |
| CN104319274A (zh) * | 2014-11-14 | 2015-01-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
| CN106094373A (zh) * | 2016-06-02 | 2016-11-09 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN107844010A (zh) * | 2017-11-21 | 2018-03-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023029705A1 (zh) * | 2021-08-31 | 2023-03-09 | 惠科股份有限公司 | 信号走线结构及阵列基板 |
| CN115719747A (zh) * | 2022-10-31 | 2023-02-28 | 惠科股份有限公司 | 驱动基板及显示装置 |
| CN115719747B (zh) * | 2022-10-31 | 2023-10-20 | 惠科股份有限公司 | 驱动基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023029705A1 (zh) | 2023-03-09 |
| CN113764384B (zh) | 2022-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11488987B2 (en) | Display substrate, splicing screen and manufacturing method thereof | |
| CN108445686B (zh) | 阵列基板、显示面板与显示装置 | |
| US10651208B2 (en) | Display device with different circuit groups | |
| CN108447887B (zh) | 显示面板和显示装置 | |
| US20200201392A1 (en) | Display panel and display device | |
| CN108388054B (zh) | 显示面板与显示装置 | |
| CN113764384B (zh) | 信号走线结构及阵列基板 | |
| CN1331219C (zh) | 半导体芯片安装基板、电光装置、液晶装置、电致发光装置及电子机器 | |
| KR101826898B1 (ko) | 표시패널 | |
| CN104617106B (zh) | 一种阵列基板及显示装置 | |
| US9798203B2 (en) | Semiconductor device and display device | |
| US9443885B2 (en) | Semiconductor device and display device | |
| CN110187575B (zh) | 阵列基板及阵列基板母板 | |
| CN111863885B (zh) | 一种待切割显示面板、显示面板的制作方法及显示装置 | |
| CN112930516A (zh) | 显示模组和显示装置 | |
| CN112947794A (zh) | 触控显示面板和显示装置 | |
| CN111341771B (zh) | 像素阵列基板 | |
| KR20200043580A (ko) | 표시 장치 | |
| CN113366419A (zh) | 触摸传感器以及包括该触摸传感器的窗口层叠体和图像显示装置 | |
| CN113517262A (zh) | 显示面板及其制作方法、显示装置 | |
| CN110047896B (zh) | 显示基板及其制造方法、显示装置 | |
| CN114185190B (zh) | 阵列基板、显示面板及显示装置 | |
| KR20060103652A (ko) | 액정 표시 장치 | |
| CN113257876B (zh) | 显示面板及显示设备 | |
| CN114924662A (zh) | 触控显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |