CN113517262A - 显示面板及其制作方法、显示装置 - Google Patents

显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
CN113517262A
CN113517262A CN202110726997.9A CN202110726997A CN113517262A CN 113517262 A CN113517262 A CN 113517262A CN 202110726997 A CN202110726997 A CN 202110726997A CN 113517262 A CN113517262 A CN 113517262A
Authority
CN
China
Prior art keywords
substrate
electrostatic discharge
display area
display panel
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110726997.9A
Other languages
English (en)
Inventor
郭升
赵欣
贾溪洋
马志丽
朱正勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202110726997.9A priority Critical patent/CN113517262A/zh
Publication of CN113517262A publication Critical patent/CN113517262A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本申请涉及一种显示面板及其制作方法、显示装置。显示面板包括：基底，包括显示区域和至少部分围绕所述显示区域的非显示区域；裂纹阻挡结构，设置在所述非显示区域的所述基底上，所述裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个所述阻挡槽露出围绕所述显示区域的所述基底；静电释放走线，至少设置在至少一个所述阻挡槽露出的所述基底上，静电释放走线在围绕所述显示区域的方向上均与所述基底直接接触，且所述静电释放走线上的电位在预设范围内，能够将基底积累静电释放。

Description

显示面板及其制作方法、显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种显示面板及其制作方法、显示装置。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示屏不仅轻薄、能耗低、亮度高、发光率好、可以显示纯黑色，并且还可以做到弯曲，被誉为“梦幻显示器”。其中的OLED显示面板可以利用各像素中的薄膜晶体管(Thin Film Transistor，TFT)向发光元件提供与数据信号对应的驱动电流，控制发光元件的发光亮度，达到所需的显示效果。
然而，OLED显示屏在使用过程中有可能摩擦产生静电，产生的静电会传递到TFT所在的基底上，导致TFT特性发生偏移，影响OLED的显示效果。
发明内容
基于此，有必要针对上述技术问题，提供一种能够将基底积累静电释放的显示面板及其制作方法、显示装置。
根据本申请的一个方面，本申请提供一种显示面板，包括：
基底，包括显示区域和至少部分围绕所述显示区域的非显示区域；
裂纹阻挡结构，设置在所述非显示区域的所述基底上，所述裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个所述阻挡槽露出围绕所述显示区域的所述基底；
静电释放走线，至少设置在至少一个所述阻挡槽露出的所述基底上，所述静电释放走线在围绕所述显示区域的方向上均与所述基底直接接触，且所述静电释放走线上的电位在预设范围内。
上述显示面板，通过在基底上划分出显示区域和至少部分围绕显示区域的非显示区域，并在非显示区域的基底上设置裂纹阻挡结构，裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个阻挡槽露出围绕显示区域的基底，可以至少在至少一个阻挡槽露出的基底上设置静电释放走线，静电释放走线在围绕显示区域的方向上均与基底直接接触，传递到基底上的静电可以及时通过静电释放走线进行释放。静电释放走线上的电位在预设范围内，基底上的电位也会在预设范围内，不会造成TFT特性发生偏移，从而提高了显示面板的显示效果。
在其中一个实施例中，所述静电释放走线包括设置在多个所述阻挡槽内的多个子静电释放走线；
且多个所述子静电释放走线彼此相连。
在本实施例中，通过在多个阻挡槽内设置多个彼此相连的子静电释放走线，可以有效增大静电释放走线的线宽，降低静电释放走线的电阻，有利于基底静电的释放。
在其中一个实施例中，所述静电释放走线包括设置在多个所述阻挡槽内的多个子静电释放走线；
且多个所述子静电释放走线相互不连接。
在本实施例中，通过在多个阻挡槽内设置多个相互不连接的子静电释放走线，有利于基底静电的释放。而且当一部分子静电释放走线受到切割显示面板的影响而出现断线，另一部分子静电释放走线可以保证基底静电的释放。
在其中一个实施例中，每一所述阻挡槽内设有一所述子静电释放走线。
在本实施例中，每一阻挡槽内设有一子静电释放走线，静电释放走线可以最大程度与基底接触，及时释放基底积累的静电。
在其中一个实施例中，还包括设置在所述基底上的多个绝缘层，多个所述绝缘层自所述基底向远离所述基底的方向层叠设置；
多个所述阻挡槽位于自所述基底设置的至少一个所述绝缘层中，且多个所述阻挡槽贯穿所在的所述绝缘层。
在本实施例中，多个阻挡槽位于自基底设置的至少一个绝缘层中，且多个阻挡槽贯穿所在的绝缘层，从而利用绝缘层形成裂纹阻挡结构。
在其中一个实施例中，还包括位于所述基底上的平坦化层；
所述平坦化层完全覆盖每一所述阻挡槽和所述静电释放走线。
在本实施例中，利用平坦化层对静电释放走线进行保护，避免静电释放走线被腐蚀。
在其中一个实施例中，还包括静电导出电路，所述静电导出电路包括将所述静电释放走线连接至一高电位端的第一晶体管、以及用于将所述静电释放走线连接至一低电位端的第二晶体管，所述第一晶体管的控制端与所述高电位端连接，所述第二晶体管的控制端与所述静电释放走线连接。
在本实施例中，第一晶体管将静电释放走线连接至一高电位端，第二晶体管将静电释放走线连接至一低电位端，第一晶体管的开闭和第二晶体管的开闭均由静电释放走线上的电位控制。这样，当静电释放走线上的电位高于第一电压值时，第一晶体管导通，传递到静电释放走线上的静电通过第一晶体管导出，使静电释放走线上的电位变成与高电位端一致。当静电释放走线上的电位低于第二电压值时，第二晶体管导通，传递到静电释放走线上的静电通过第二晶体管导出，使静电释放走线上的电位变成与低电位端一致。
在其中一个实施例中，所述静电释放走线被施加接地电位。
静电释放走线被施加接地电位，基底上的电位与接地电位一致，不会造成TFT特性发生偏移，从而提高了显示面板的显示效果。
根据本申请的另一个方面，本申请提供一种显示装置，包括上述任一实施例所述的显示面板。
上述显示装置，通过在基底上划分出显示区域和至少部分围绕显示区域的非显示区域，并在非显示区域的基底上设置裂纹阻挡结构，裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个阻挡槽露出围绕显示区域的基底，可以至少在至少一个阻挡槽露出的基底上设置静电释放走线，静电释放走线在围绕显示区域的方向上均与基底直接接触，传递到基底上的静电可以及时通过静电释放走线进行释放。静电释放走线上的电位在预设范围内，基底上的电位也会在预设范围内，不会造成TFT特性发生偏移，从而提高了显示面板的显示效果。
根据本申请的又一个方面，本申请提供一种显示面板的制作方法，包括：
提供一基底，所述基底包括显示区域和至少部分围绕所述显示区域的非显示区域；
在所述非显示区域的所述基底上设置裂纹阻挡结构，所述裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个所述阻挡槽露出围绕所述显示区域的基底；
至少在至少一个所述阻挡槽露出的所述基底上设置静电释放走线，所述静电释放走线在围绕所述显示区域的方向上均与所述基底直接接触，且所述静电释放走线上的电位在预设范围内。
上述显示面板的制作方法，通过在基底上划分出显示区域和至少部分围绕显示区域的非显示区域，并在非显示区域的基底上设置裂纹阻挡结构，裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个阻挡槽露出围绕显示区域的基底，可以至少在至少一个阻挡槽露出的基底上设置静电释放走线，静电释放走线在围绕显示区域的方向上均与基底直接接触，传递到基底上的静电可以及时通过静电释放走线进行释放。静电释放走线上的电位在预设范围内，基底上的电位也会在预设范围内，不会造成TFT特性发生偏移，从而提高了显示面板的显示效果。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中的显示面板的局部俯视图；
图2为本申请一实施例中的显示面板的俯视图；
图3为本申请一实施例中的显示面板未设置静电释放走线的结构示意图；
图4为本申请一实施例中的显示面板设置静电释放走线的局部截面示意图；
图5为本申请另一实施例中的显示面板设置静电释放走线的局部截面示意图；
图6为本申请又一实施例中的显示面板设置静电释放走线的局部截面示意图；
图7为本申请又一实施例中的显示面板设置静电释放走线的局部截面示意图；
图8为本申请又一实施例中的显示面板设置静电释放走线的局部截面示意图；
图9为本申请又一实施例中的显示面板设置静电释放走线的局部截面示意图；
图10为本申请一实施例中的静电导出电路的电路图；
图11为本申请一实施例中的显示面板的制作方法的流程图。
附图标记说明：10-基底，11-显示区域，12-非显示区域，13-弯折区域，14-绑定区域，20-裂纹阻挡结构，21-阻挡槽，30-静电释放走线，31-子静电释放走线，40-绝缘层，41-第一绝缘层，42-第二绝缘层，43-缓冲层，50-平坦化层，60-静电导出电路，61-第一晶体管，62-第二晶体管，110-有源层，120-控制电极，130-输入电极，140-输出电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在附图中，为了清楚说明，可以夸大层和区域的尺寸。可以理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。另外，还可以理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。另外，同样的附图标记始终表示同样的元件。
在下面的实施例中，当层、区域或元件被“连接”时，可以解释为所述层、区域或元件不仅被直接连接还通过置于其间的其他组成元件被连接。例如，当层、区域、元件等被描述为被连接或电连接时，所述层、区域、元件等不仅可以被直接连接或被直接电连接，还可以通过置于其间的另一层、区域、元件等被连接或被电连接。
在下文中，尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种组件，但是这些组件不必须限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。还将理解的是，以单数形式使用的表达包含复数的表达，除非单数形式的表达在上下文中具有明显不同的含义。
当诸如“……中的至少一种(个)(者)”的表述位于一列元件(元素)之后时，修饰整列元件(元素)，而不是修饰该列中的个别元件(元素)。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。申请文件中使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
OLED显示屏在使用过程中有可能处于不停被摩擦的状态。例如，配有OLED显示屏的手机经常被放置在衣服口袋或包内跟随用户运动，此时手机与衣服口袋或包不停摩擦，使得手机表面带有大量的静电。
OLED显示屏包括相对设置的盖板和基底、以及位于盖板和基底之间的多个像素，盖板的边缘和基底的边缘之间设有OCA(Optically Clear Adhesive，光学胶)、油墨等材料。其中，多个像素内设有绝缘材料，油墨等材料为导电材料。因此，盖板上的静电会通过边缘的导电材料传递到基底上，使得基底上累积有大量静电。
像素包括TFT和电连接到TFT的发光元件，由TFT向发光元件提供与数据信号对应的驱动电流，控制发光元件的发光亮度。基底上累积的静电会对TFT产生干扰，导致TFT特性发生偏移，影响到OLED发光器件的发光效果，从而影响到OLED显示面板的显示效果。
发明人研究发现，相关技术中，在基底和TFT之间增设BSM(底部屏蔽金属)。BSM与TFT绝缘设置，并被施加固定电位，可以屏蔽基底上静电对TFT的影响，避免TFT特性发生偏移，从而提高了OLED的显示效果。但是BSM的形成需要额外增加工艺制程，会提高显示面板的制作成本。
基于上述原因，本申请提供了一种显示面板，能够将基底积累的静电释放，避免TFT特性发生偏移，提高显示面板的显示效果，并且不会额外增加工艺制程，可以有效控制显示面板的制作成本。
如图1所示，本申请中的显示面板包括基底10、裂纹阻挡结构20和静电释放走线30。其中，基底10包括显示区域11和至少部分围绕显示区域11的非显示区域12。裂纹阻挡结构20设置在非显示区域12的基底10上。裂纹阻挡结构20包括多个彼此间隔布置的阻挡槽21。每个阻挡槽21露出围绕显示区域11的基底10。静电释放走线30至少设置在至少一个阻挡槽21露出的基底10上，静电释放走线30在围绕显示区域11的方向上均与基底10直接接触。静电释放走线30上的电位在预设范围内。
上述显示面板，通过在基底上划分出显示区域和至少部分围绕显示区域的非显示区域，并在非显示区域的基底上设置裂纹阻挡结构，裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个阻挡槽露出围绕显示区域的基底，可以至少在至少一个阻挡槽露出的基底上设置静电释放走线，静电释放走线在围绕显示区域的方向上均与基底直接接触，将传递到基底上的静电及时通过静电释放走线进行释放。静电释放走线上的电位在预设范围内，因此基底上的电位也会在预设范围内，不会造成TFT特性发生偏移，可以提高显示面板的显示效果。而且静电释放走线设置在非显示区域的基底上，可以与显示区域的TFT同步制作，不需要额外增加工艺制程，不存在提高显示面板制作成本的问题。
在本实施例中，基底是用于沉积薄膜并具有支撑作用的平板。先在一大片基底上形成各种薄膜，再按照各个显示面板边缘的切割线对形成有各种薄膜的基底进行切割，可以形成多个相互独立的显示面板。为了避免切割产生的裂纹延伸至显示面板中心的各种薄膜中，通常在显示面板边缘设置裂纹阻挡结构。裂纹阻挡结构包括延伸至基底的阻挡槽，可以有效阻断裂纹的延伸。
具体地，如图2所示，显示面板包括基底10和裂纹阻挡结构20。基底10包括显示区域11和至少部分围绕显示区域11的非显示区域12。
示例性地，基底10的材料采用PI(聚酰亚胺)。
示例性地，如图2所示，显示区域11为基底10一表面中心的矩形区域，非显示区域12为基底10中显示区域11所在表面边缘、围绕矩形区域四条边线的区域。
在一个实施例中，基底10还包括设置有多个连接引脚的绑定区域，连接引脚用于与其他电子器件进行绑定并电气连接，以驱动显示面板的正常工作。由于绑定区域无法进行图像显示，因此绑定区域的设置会增大显示面板非显示区域12的面积，极大地影响到显示面板的屏占比，不利于全面屏的实现。为了实现全面屏，通常在绑定区域和显示区域11之间设置弯折区域，以将绑定区域弯折至显示区域11的背侧。
具体地，如图2所示，非显示区域12包括与显示区域11连接的弯折区域13、以及与弯折区域13连接的绑定区域14。
示例性地，如图2所示，弯折区域13为基底10中显示区域11所在表面边缘、且位于矩形区域一侧的区域，绑定区域14为基底10中显示区域11所在表面边缘、且位于弯折区域13背向显示区域11一侧的区域。在弯折区域13处弯折后，绑定区域14与显示区域11的朝向相反。
在本实施例中，如图2所示，裂纹阻挡结构20设置在非显示区域12的基底10上。如图3所示，裂纹阻挡结构20包括多个彼此间隔布置的阻挡槽21。结合图2和图3，每个阻挡槽21露出围绕显示区域11的基底10。
示例性地，每个阻挡槽21围绕显示区域11的方向与多个阻挡槽21间隔布置的方向彼此垂直。
例如，每个阻挡槽21露出的基底10沿显示区域11所在表面的边缘围绕显示区域11，多个阻挡槽21露出的基底10沿显示区域11所在表面的边缘在由显示区域11至非显示区域12的方向彼此间隔布置。
在一个实施例中，裂纹阻挡结构20被构造为形成于绝缘层中。
示例性地，绝缘层的材料采用氧化硅和/或氮化硅。
具体地，如图3所示，显示面板还包括设置在基底10上的多个绝缘层40，多个绝缘层40自基底10向远离基底10的方向层叠设置。多个阻挡槽21位于自基底10设置的至少一个绝缘层40中，且多个阻挡槽21贯穿所在的绝缘层40。
利用绝缘层40构造形成多个阻挡槽21，实现裂纹阻挡结构20。多个阻挡槽21位于自基底10设置的至少一个绝缘层40中并贯穿，可以露出基底10。
例如，多个绝缘层40包括自基底10向远离基底10的方向层叠设置的第一绝缘层、第二绝缘层和第三绝缘层，多个阻挡槽21可以仅位于第一绝缘层中，也可以同时位于第一绝缘层和第二绝缘层中，还可以同时位于第一绝缘层、第二绝缘层和第三绝缘层中。
在一个实施例中，为了实现图像显示，显示区域11的基底10上设置有多个像素。每个像素包括TFT和电连接到TFT的发光元件。
具体地，如图3所示，TFT包括有源层110、控制电极120、输入电极130和输出电极140。控制电极120与有源层110绝缘，且在垂直于显示区域11的方向上与有源层110重叠。输入电极130与控制电极120绝缘，且连接到有源层110的第一横向侧。输出电极140与控制电极120绝缘，且连接到有源层120的第二横向侧。
相应地，如图3所示，多个绝缘层40包括第一绝缘层41和第二绝缘层42。第一绝缘层41设置在有源层110和控制电极120之间，第二绝缘层42设置在控制电极120和输入电极130之间、以及控制电极120和输出电极140之间。
可选地，如图3所示，多个绝缘层40还包括设置在基底10和有源层110之间的缓冲层43。
具体地，发光元件包括相对设置的第一电极和第二电极、以及设于第一电极和第二电极之间的发光层。
在一个实施例中，为了方便发光元件的设置，可以在TFT形成之后起伏的表面上先形成平坦化层(planarization layer，PLN)，以填充下层的凹陷处，提供平坦表面，再在平坦化层上设置发光元件。
具体地，如图3所示，显示面板还包括位于基底10上的平坦化层50，平坦化层50设置在TFT和发光元件之间。
示例性地，平坦化层50的材料采用有机胶。
本申请针对上述任一结构的显示面板，如图2所示，至少在至少一个阻挡槽21露出的基底10上设置静电释放走线30，静电释放走线30在围绕显示区域11的方向上均与基底10接触，及时释放基底10上积累的静电。
具体地，若多个阻挡槽21位于多个绝缘层40中的全部绝缘层中，则静电释放走线上没有绝缘层40覆盖，此时静电释放走线可以与输入电极、输出电极为一起制作的同一膜层。若多个阻挡槽21位于多个绝缘层40中的部分绝缘层中，则静电释放走线上覆盖有多个阻挡槽21不在的绝缘层40，此时静电释放走线可以与控制电极为一起制作的同一膜层。静电释放走线与TFT一起制作，不需要额外增加工艺制程，不存在提高显示面板制作成本的问题。
示例性地，静电释放走线30的材料可以采用依次层叠的Ti层、Al层和Ti层。
需要说明的是，以下附图仅以多个阻挡槽21位于多个绝缘层40中的全部绝缘层40中为例，具体说明静电释放走线的布置方式，并不作为对本申请中多个阻挡槽21设置方式的限制。
在一个实施例中，如图4所示，静电释放走线30仅设置在一个阻挡槽21露出的基底10上，静电释放走线30在围绕显示区域11的方向上均与基底10直接接触。静电释放走线30上的电位在预设范围内。
本实施例中，通过将静电释放走线30仅设置在一个阻挡槽21露出的基底10上，可以最小化静电释放走线30的线宽，避免静电释放走线30受到显示面板切割的影响而出现断线，影响到基底10静电的释放。
具体地，静电释放走线30设置在多个阻挡槽21中任意一个阻挡槽21内。
若静电释放走线30设置在距显示区域11最近的一个阻挡槽21内，则可以最大程度避免静电释放走线30受到切割显示面板的影响而出现断线；若静电释放走线30设置在距显示区域11最远的一个阻挡槽21内，则可以最大程度避免静电释放走线30与TFT形成电连接。若静电释放走线30设置在显示区域11边缘和基底10边缘中间的一个阻挡槽21内，则既可以避免静电释放走线30受到切割显示面板的影响而出现断线，又可以避免静电释放走线30与TFT形成电连接，有利于减小阻挡槽21与基底10边缘之间的最短距离、以及阻挡槽21与显示区域11边缘之间的最短距离，从而有利于减小非显示区域12的面积，提高显示面板的屏占比。
示例性地，静电释放走线30设置在多个阻挡槽21中位于中间的一个阻挡槽21内，既能避免静电释放走线30受到切割显示面板的影响而出现断线，也能避免静电释放走线30与TFT形成电连接。
在一个实施例中，如图5所示，静电释放走线30同时设置在一个阻挡槽21的底壁和至少部分侧壁上，静电释放走线30在围绕显示区域11的方向上均与基底10直接接触。静电释放走线30上的电位在预设范围内。
在本实施例中，通过静电释放走线30同时设置在一个阻挡槽21的底壁和至少部分侧壁上，可以增大静电释放走线30的线宽，降低静电释放走线30的电阻，有利于基底10静电的释放。另外，考虑到制作工艺的偏差，静电释放走线30可能无法与阻挡槽21露出的基底10对准，通过增大静电释放走线30的线宽，可以提高静电释放走线30覆盖阻挡槽21露出基底10的概率。
具体地，静电释放走线30可以同时设置在一个阻挡槽21的底壁和一侧壁上，也可以同时设置在一个阻挡槽21的底壁和两侧壁上，可以理解的是，这里的侧壁和底壁是相邻设置的。
静电释放走线30覆盖的面积越大，线宽越大，电阻越小，越有利于基底静电的释放。
示例性地，静电释放走线30完全覆盖一个阻挡槽21的底壁和侧壁。
在一个实施例中，如图6所示，静电释放走线30同时设置在一个阻挡槽21内外(图6中以阻挡槽21的边缘作为分界线，A向所示的静电释放走线30均位于阻挡槽21内，B向所示的静电释放走线30均位于阻挡槽21外)，阻挡槽21内的静电释放走线30覆盖阻挡槽21的底壁和至少部分侧壁，静电释放走线30在围绕显示区域11的方向上均与基底10直接接触。静电释放走线30上的电位在预设范围内。
在本实施例中，通过静电释放走线30同时设置在一个阻挡槽21内外，可以进一步增大静电释放走线30的线宽，降低静电释放走线30的电阻，有利于基底10静电的释放。另外，考虑到制作工艺的偏差，静电释放走线30可能无法与阻挡槽21露出的基底10对准，通过将静电释放走线30延展到阻挡槽21外，可以保证静电释放走线30完全覆盖整个阻挡槽21，此时静电释放走线30必然与阻挡槽21露出的基底10直接接触。
具体地，静电释放走线30从阻挡槽21的一侧外，可以经过阻挡槽21同一侧的侧壁延伸至阻挡槽21的底壁，也可以经过阻挡槽21同一侧的侧壁、阻挡槽21的底壁延伸至阻挡槽21另一侧的侧壁，还可以经过阻挡槽21的底壁和两侧壁延伸至阻挡槽21的另一侧外。
示例性地，如图6所示，静电释放走线30的线宽a为5～10微米。
阻挡槽21的宽度一般为4～5微米，静电释放走线30的线宽a为5～10微米，可以保证静电释放走线30覆盖阻挡槽21露出的基底10。
在一个实施例中，如图7所示，静电释放走线30包括设置在多个阻挡槽21内的多个子静电释放走线31，多个子静电释放走线31彼此相连。
在本实施例中，通过在多个阻挡槽21内设置多个彼此相连的子静电释放走线31，可以有效增大静电释放走线30的线宽，降低静电释放走线30的电阻，有利于基底10静电的释放。
具体地，每个子静电释放走线31同时设置在一个阻挡槽21内外，多个子静电释放走线31设置在多个阻挡槽21中至少两个相邻的阻挡槽21内外。
示例性地，多个子静电释放走线31设置在多个阻挡槽21中位于中间的至少两个相邻的阻挡槽21内外。
在一个实施例中，如图8所示，静电释放走线30包括设置在多个阻挡槽21内的多个子静电释放走线31，多个子静电释放走线31相互不连接。
在本实施例中，通过在多个阻挡槽21内设置多个相互不连接的子静电释放走线31，有利于基底静电的释放。而且当一部分子静电释放走线31受到切割显示面板的影响而出现断线，另一部分子静电释放走线31可以保证基底10静电的释放。
具体地，每个子静电释放走线31仅设置在阻挡槽21内，可以仅设置在阻挡槽21的底壁上，还可以同时设置在阻挡槽21的底壁和侧壁上。
多个子静电释放走线31设置在多个阻挡槽21中任意多个阻挡槽21内。多个子静电释放走线31设置的阻挡槽21可以相邻，也可以不相邻。
示例性地，多个子静电释放走线31设置在多个阻挡槽21中位于中间的多个阻挡槽21内。
在一个实施例中，如图9所示，静电释放走线30包括设置在多个阻挡槽21内的多个子静电释放走线31，至少两个子静电释放走线31彼此相连，至少一个子静电释放走线31不与其它子静电释放走线31相连。
在本实施例中，通过在多个阻挡槽21内设置至少两个彼此相连的子静电释放走线31，可以有效增大静电释放走线30的线宽，降低静电释放走线30的电阻，有利于基底静电的释放。通过在多个阻挡槽21内设置至少一个不与其它子静电释放走线31相连的子静电释放走线31，可以在一部分子静电释放走线31受到切割显示面板的影响而出现断线时，保证基底10静电的释放。
具体地，彼此相连的至少两个子静电释放走线31设置在多个阻挡槽21中至少两个相邻的阻挡槽21内外，不与其它子静电释放走线31相连的子静电释放走线31设置在阻挡槽21内。彼此相连的子静电释放走线31所在的阻挡槽21、不与其它子静电释放走线31相连的子静电释放走线31所在的阻挡槽21可以相邻，也可以不相邻。
示例性地，多个子静电释放走线31设置在多个阻挡槽21中位于中间的多个阻挡槽21内外。
在一个实施例中，如图7至图9所示，每一阻挡槽21内设有一子静电释放走线31。
在本实施例中，每一阻挡槽21内设有一子静电释放走线31，静电释放走线30可以最大程度与基底10接触，及时释放基底10积累的静电。
在一个实施例中，如图4至图9所示，显示面板还包括位于基底10上的平坦化层50，平坦化层50完全覆盖每一阻挡槽21和静电释放走线30。
在本实施例中，利用平坦化层50对静电释放走线30进行保护，避免静电释放走线30被腐蚀。
在一个实施例中，如图10所示，显示面板还包括静电导出电路60。静电导出电路60包括将静电释放走线30连接至一高电位端VGH的第一晶体管61、以及用于将静电释放走线30连接至一低电位端VGL的第二晶体管62，第一晶体管61的控制端与高电位端VGH连接，第二晶体管62的控制端与静电释放走线30连接。
具体地，如图10所示，第一晶体管61的第一端与高电位端VGH连接，第一晶体管61的第二端与静电释放走线30连接。第二晶体管62的第一端与静电释放走线30连接，第二晶体管62的第二端与低电位端VGL连接。
在本实施例中，第一晶体管61将静电释放走线30连接至一高电位端VGH，第二晶体管62将静电释放走线30连接至一低电位端VGL，第一晶体管61的开闭和第二晶体管62的开闭均由静电释放走线30上的电位控制。这样，当静电释放走线30上的电位高于第一电压值时，第一晶体管61导通，传递到静电释放走线30上的静电通过第一晶体管61导出，使静电释放走线30上的电位变成与高电位端VGH一致。当静电释放走线30上的电位低于第二电压值时，第二晶体管62导通，传递到静电释放走线30上的静电通过第二晶体管62导出，使静电释放走线30上的电位变成与低电位端VGL一致。
示例性地，第一电压值与高电位端VGH的电位一致，第二电压值与低电位端VGL的电位一致。
具体地，第一电压值、第二电压值、高电位端VGH的电位和低电位端VGL的电位可以能对显示面板造成影响的静电大小进行设定，从而保证显示面板免受静电的损伤。
示例性地，如图10所示，静电导出电路60包括多个第一晶体管61和多个第二晶体管62，有利于及时释放基底10传递至静电释放走线30的静电。
例如，静电导出电路60包括三个第一晶体管61和三个第二晶体管62。
示例性地，如图2所示，静电释放走线30的两端分别接入静电导出电路60，有利于及时释放基底10传递至静电释放走线30的静电。
示例性地，如图2所示，静电导出电路60位于绑定区域14。
绑定区域14原本设有检测电路的静电释放电路，可以直接利用。而且绑定区域14会弯折到与显示区域11相背，不会影响到显示区域11，也会降低屏占比。
在一个实施例中，静电释放走线30被施加接地电位。
示例性地，静电释放走线30也可以被施加其它固定电位。
本申请还进一步提供了一种显示面板的制作方法，如图11所示，具体包括以下步骤：
步骤S102，提供一基底，基底包括显示区域和至少部分围绕显示区域的非显示区域。
步骤S104，在非显示区域的基底上设置裂纹阻挡结构，裂纹阻挡结构包括多个彼此间隔布置的阻挡槽，每个阻挡槽露出围绕显示区域的基底。
步骤S106，至少在至少一个阻挡槽露出的基底上设置静电释放走线，静电释放走线在围绕显示区域的方向上均与基底直接接触，且静电释放走线上的电位在预设范围内。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，附图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同一发明构思，本申请实施例还提供一种显示装置(图未示)，该显示装置包括上述实施例中的显示面板。
可以理解的是，本申请实施例中的显示装置可以为OLED显示装置、QLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备、物联网设备等任何具有显示功能的产品或部件，本申请公开的实施例对此不作限制。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种显示面板，其特征在于，包括：
基底(10)，包括显示区域(11)和至少部分围绕所述显示区域(11)的非显示区域(12)；
裂纹阻挡结构(20)，设置在所述非显示区域(12)的所述基底(10)上，所述裂纹阻挡结构(20)包括多个彼此间隔布置的阻挡槽(21)，每个所述阻挡槽(21)露出围绕所述显示区域(11)的所述基底(10)；
静电释放走线(30)，至少设置在至少一个所述阻挡槽(21)露出的所述基底(10)上，所述静电释放走线(30)在围绕所述显示区域(11)的方向上均与所述基底(10)直接接触，且所述静电释放走线(30)上的电位在预设范围内。
2.根据权利要求1所述的显示面板，其特征在于，所述静电释放走线(30)包括设置在多个所述阻挡槽(21)内的多个子静电释放走线(31)；
且多个所述子静电释放走线(31)彼此相连。
3.根据权利要求1所述的显示面板，其特征在于，所述静电释放走线(30)包括设置在多个所述阻挡槽(21)内的多个子静电释放走线(31)；
且多个所述子静电释放走线(31)相互不连接。
4.根据权利要求2或3所述的显示面板，其特征在于，每一所述阻挡槽(21)内设有一所述子静电释放走线(31)。
5.根据权利要求1至3任一项所述的显示面板，其特征在于，还包括设置在所述基底(10)上的多个绝缘层(40)，多个所述绝缘层(40)自所述基底(10)向远离所述基底(10)的方向层叠设置；
多个所述阻挡槽(21)位于自所述基底(10)设置的至少一个所述绝缘层(40)中，且多个所述阻挡槽(21)贯穿所在的所述绝缘层(40)。
6.根据权利要求5所述的显示面板，其特征在于，还包括位于所述基底(10)上的平坦化层(50)；
所述平坦化层(50)完全覆盖每一所述阻挡槽(21)和所述静电释放走线(30)。
7.根据权利要求1至3任一项所述的显示面板，其特征在于，还包括静电导出电路(60)，所述静电导出电路(60)包括将所述静电释放走线(30)连接至一高电位端的第一晶体管(61)、以及用于将所述静电释放走线(30)连接至一低电位端的第二晶体管(62)，所述第一晶体管(61)的控制端与所述高电位端连接，所述第二晶体管(62)的控制端与所述静电释放走线(30)连接。
8.根据权利要求1至3任一项所述的显示面板，其特征在于，所述静电释放走线(30)被施加接地电位。
9.一种显示装置，其特征在于，包括如权利要求1至8任一项所述的显示面板。
10.一种显示面板的制作方法，其特征在于，包括：
提供一基底(10)，所述基底(10)包括显示区域(11)和至少部分围绕所述显示区域(11)的非显示区域(12)；
在所述非显示区域(12)的所述基底(10)上设置裂纹阻挡结构(20)，所述裂纹阻挡结构(20)包括多个彼此间隔布置的阻挡槽(21)，每个所述阻挡槽(21)露出围绕所述显示区域(11)的基底(10)；
至少在至少一个所述阻挡槽(21)露出的所述基底(10)上设置静电释放走线(30)，所述静电释放走线(30)在围绕所述显示区域(11)的方向上均与所述基底(10)直接接触，且所述静电释放走线(30)上的电位在预设范围内。
CN202110726997.9A 2021-06-29 2021-06-29 显示面板及其制作方法、显示装置 Pending CN113517262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726997.9A CN113517262A (zh) 2021-06-29 2021-06-29 显示面板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726997.9A CN113517262A (zh) 2021-06-29 2021-06-29 显示面板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN113517262A true CN113517262A (zh) 2021-10-19

Family

ID=78066185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726997.9A Pending CN113517262A (zh) 2021-06-29 2021-06-29 显示面板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN113517262A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103030A1 (zh) * 2021-12-09 2023-06-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023216307A1 (zh) * 2022-05-07 2023-11-16 武汉华星光电半导体显示技术有限公司 显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393906A (zh) * 2017-07-28 2017-11-24 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其制作方法、有机发光显示装置
CN109887969A (zh) * 2019-02-25 2019-06-14 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109920935A (zh) * 2019-03-18 2019-06-21 上海天马有机发光显示技术有限公司 显示面板及显示装置
US20190371826A1 (en) * 2018-05-30 2019-12-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, display panel and display device
US20200127231A1 (en) * 2018-10-19 2020-04-23 Lg Display Co., Ltd. Display device
CN112378960A (zh) * 2020-12-14 2021-02-19 霸州市云谷电子科技有限公司 显示基板、显示屏及裂纹探测方法
CN112614430A (zh) * 2020-12-17 2021-04-06 昆山国显光电有限公司 显示面板及电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393906A (zh) * 2017-07-28 2017-11-24 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其制作方法、有机发光显示装置
US10135020B1 (en) * 2017-07-28 2018-11-20 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel, method for making the same, and organic light-emitting display device
US20190371826A1 (en) * 2018-05-30 2019-12-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, display panel and display device
US20200127231A1 (en) * 2018-10-19 2020-04-23 Lg Display Co., Ltd. Display device
CN109887969A (zh) * 2019-02-25 2019-06-14 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109920935A (zh) * 2019-03-18 2019-06-21 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN112378960A (zh) * 2020-12-14 2021-02-19 霸州市云谷电子科技有限公司 显示基板、显示屏及裂纹探测方法
CN112614430A (zh) * 2020-12-17 2021-04-06 昆山国显光电有限公司 显示面板及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103030A1 (zh) * 2021-12-09 2023-06-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023216307A1 (zh) * 2022-05-07 2023-11-16 武汉华星光电半导体显示技术有限公司 显示面板

Similar Documents

Publication Publication Date Title
CN108493226B (zh) 一种电子设备、显示面板及其制备方法
CN110018597B (zh) 显示面板及显示装置
KR102432349B1 (ko) 플렉서블 디스플레이 장치
CN106449698B (zh) 显示装置
US11906859B2 (en) Display substrate and display device
EP3547020A1 (en) Display device including an anisotropic conductive film
US10304776B2 (en) Flexible display device
KR20170065058A (ko) 플렉서블 디스플레이 장치
KR102557445B1 (ko) 표시 장치
US11621308B2 (en) Display device and method for fabricating the same
CN113517262A (zh) 显示面板及其制作方法、显示装置
US11925061B2 (en) Flexible display panel and electronic device
CN113345933A (zh) 显示设备
US20230301150A1 (en) Display device
CN114335114B (zh) 阵列基板及显示装置
CN109709731B (zh) 一种阵列基板及显示装置
KR20210127831A (ko) 표시 장치
KR20170028494A (ko) 디스플레이 장치
CN113552746B (zh) 显示面板及显示装置
CN115377169A (zh) 显示基板和显示装置
US11963406B2 (en) Display and display device
CN114784058A (zh) 显示屏及电子设备
KR102150839B1 (ko) 표시 장치
CN220342752U (zh) 显示装置
EP4311391A1 (en) Display device and method of providing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination