CN114335114B - 阵列基板及显示装置 - Google Patents
阵列基板及显示装置 Download PDFInfo
- Publication number
- CN114335114B CN114335114B CN202111645383.4A CN202111645383A CN114335114B CN 114335114 B CN114335114 B CN 114335114B CN 202111645383 A CN202111645383 A CN 202111645383A CN 114335114 B CN114335114 B CN 114335114B
- Authority
- CN
- China
- Prior art keywords
- power supply
- negative power
- supply access
- positive power
- access terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 176
- 230000002093 peripheral effect Effects 0.000 claims abstract description 50
- 239000010409 thin film Substances 0.000 claims description 23
- 230000008054 signal transmission Effects 0.000 description 13
- 238000002161 passivation Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板及显示装置。阵列基板包括:子像素,位于显示区域且包括发光元件,发光元件包括第一电极、发光层和第二电极;正电源线,位于显示区域且与子像素电连接;正电源总线,位于周边区域且与正电源线电连接;三个正电源接入端,位于正电源总线远离显示区域一侧的周边区域且分别与正电源总线电连接;负电源线,位于周边区域;辅助电极,位于周边区域且分别与负电源线和第二电极电连接;四个负电源接入端,位于正电源总线远离显示区域一侧的周边区域,两个负电源接入端分别与负电源线电连接;负电源辅助线,位于周边区域且分别与两个负电源接入端为一体结构,与辅助电极电连接。本申请有助于保证阵列基板所显示的画面亮度的均匀性。
Description
本申请为申请日为2019年11月15日、申请号为201980002462.8、发明名称为“阵列基板及显示装置”的中国专利申请的分案申请。
技术领域
本申请涉及显示技术领域,特别涉及一种阵列基板及显示装置。
背景技术
随着阵列基板尺寸的增大,在阵列基板的显示区域之外的信号传输线的长度和负载也随之增大。在用于传输正电压信号(VDD)的信号传输线或用于传输负电压信号(VSS)的信号传输线的阻抗过大时,阵列基板所显示的画面容易出现亮度不均的情况。
发明内容
本申请提供一种阵列基板及显示装置,本申请的技术方案如下:
一方面,提供一种阵列基板,包括:
衬底基板,包括显示区域和围绕所述显示区域的周边区域,所述显示区域包括第一边界、第二边界、第三边界和第四边界;
多个子像素,位于所述显示区域中,所述多个子像素中的至少一个包括发光元件,所述发光元件包括层叠的第一电极、发光层和第二电极;
多条正电源线,位于所述显示区域中且与所述多个子像素电连接;
正电源总线,位于所述周边区域中且沿所述第一边界延伸,所述正电源总线与所述多条正电源线电连接;
第一正电源接入端、第二正电源接入端和第三正电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,所述第二正电源接入端位于所述第一正电源接入端与所述第三正电源接入端之间,所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端分别与所述正电源总线电连接;
负电源线,位于所述周边区域中且围绕所述第二边界、所述第三边界和所述第四边界;
辅助电极,位于所述周边区域中且围绕所述第一边界、所述第二边界、所述第三边界和所述第四边界,所述辅助电极分别与所述负电源线和所述第二电极电连接;
第一负电源接入端、第二负电源接入端、第三负电源接入端和第四负电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,所述第一负电源接入端位于所述第一正电源接入端远离所述第二正电源接入端的一侧,所述第二负电源接入端位于所述第一正电源接入端与所述第三正电源接入端之间,所述第三负电源接入端位于所述第三正电源接入端远离所述第二正电源接入端的一侧,所述第四负电源接入端位于所述第二负电源接入端和所述第三正电源接入端之间,所述第一负电源接入端和所述第三负电源接入端分别与所述负电源线电连接;
负电源辅助线,位于所述周边区域中,沿第一方向位于所述第二负电源接入端和所述第四负电源接入端之间,沿第二方向位于所述正电源总线与所述第二负电源接入端之间,所述负电源辅助线、所述第二负电源接入端和所述第四负电源接入端为一体结构,所述第一方向和所述第二方向交叉;
所述负电源辅助线与所述辅助电极电连接,所述负电源辅助线在所述衬底基板上的正投影和所述辅助电极在所述衬底基板上的正投影至少部分交叠。
可选地,所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端被配置为通过所述正电源总线和所述正电源线向所述发光元件的所述第一电极传输正电压信号;
所述第一负电源接入端和所述第三负电源接入端被配置为通过所述负电源线和所述辅助电极向所述发光元件的所述第二电极传输负电压信号;
所述第二负电源接入端和所述第四负电源接入端被配置为通过所述负电源辅助线和所述辅助电极向所述发光元件的所述第二电极传输负电压信号。
可选地,所述阵列基板还包括:
第四正电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,且位于所述第四负电源接入端与所述第三正电源接入端之间,所述第四正电源接入端与所述正电源总线电连接;
所述第四正电源接入端被配置为通过所述正电源总线和所述正电源线向所述发光元件的所述第一电极传输正电压信号。
可选地,所述第一正电源接入端和所述第三正电源接入端相对于所述负电源辅助线对称设置;和/或,
所述第一负电源接入端和所述第三负电源接入端相对于所述负电源辅助线对称设置;和/或,
所述第二正电源接入端和所述第四正电源接入端相对于所述负电源辅助线对称设置;和/或,
所述第二负电源接入端和所述第四负电源接入端相对于所述负电源辅助线对称设置。
可选地,所述正电源总线与所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端和所述第四正电源接入端中的至少一个为一体结构。
可选地,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端中的至少一个与所述正电源总线的夹角为直角。
可选地,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端中的至少一个在所述衬底基板上的正投影的形状为折线形。
可选地,所述第一负电源接入端、所述第三负电源接入端和所述负电源线为一体结构。
可选地,所述辅助电极的结构为闭合环形,所述辅助电极围绕所述显示区域。
可选地,所述多个子像素中的至少一个包括薄膜晶体管和连接电极;
所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极。
可选地,所述正电源总线包括正电源总线第一子层和正电源总线第二子层,所述正电源总线第一子层与所述正电源总线第二子层电连接;
所述正电源总线第一子层与所述源极或所述漏极位于同一层,所述正电源总线第二子层与所述连接电极位于同一层。
可选地,所述正电源总线第一子层与所述正电源总线第二子层通过正电源总线过孔电连接。
可选地,所述负电源线包括负电源线第一子层和负电源线第二子层,所述负电源线第一子层与所述负电源线第二子层电连接;
所述负电源辅助线包括负电源辅助线第一子层和负电源辅助线第二子层,所述负电源辅助线第一子层与所述负电源辅助线第二子层电连接;
所述负电源线第一子层和所述负电源辅助线第一子层均与所述源极或所述漏极位于同一层,所述负电源线第二子层和所述负电源辅助线第二子层均与所述连接电极位于同一层。
可选地,所述负电源线第一子层与所述负电源线第二子层通过负电源线过孔电连接,所述负电源辅助线第一子层与所述负电源辅助线第二子层通过负电源辅助线过孔电连接。
可选地,所述多个子像素中的至少一个包括薄膜晶体管;
所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极;
所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端和所述第四正电源接入端均与所述源极或所述漏极位于同一层。
可选地,所述多个子像素中的至少一个包括薄膜晶体管;
所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极;
所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端均与所述源极或所述漏极位于同一层。
可选地,所述负电源辅助线包括负电源辅助线第一子层和负电源辅助线第二子层,所述负电源辅助线第一子层与所述负电源辅助线第二子层电连接,所述负电源辅助线第二子层位于所述负电源辅助线第一子层远离所述衬底基板的一侧;
所述第二负电源接入端、所述第四负电源接入端和所述负电源辅助线第一子层为一体结构。
可选地,所述阵列基板还包括:
电路板,位于所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端远离所述显示区域一侧的所述周边区域,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端分别与所述电路板电连接。
可选地,所述辅助电极位于所述负电源线远离所述衬底基板的一侧,所述辅助电极与所述负电源辅助线通过负电源辅助过孔电连接。
可选地,所述发光元件为有机发光二极管,所述第一电极为阳极,所述第二电极为阴极。
另一方面,提供一种显示装置包括上述一方面中的任意一种阵列基板。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种阵列基板的正视图;
图2是本申请实施例提供的另一种阵列基板的正视图;
图3是本申请实施例提供的再一种阵列基板的正视图;
图4是本申请实施例提供的又一种阵列基板的正视图;
图5是图1至图4任一所示的阵列基板的a-a部位、b-b部位、c-c部位和e-e部位的截面图;
图6是图1所示的阵列基板的a-a部位和f-f部位的截面图;
图7是图2所示的阵列基板的a-a部位和f-f部位的截面图;
图8是图3所示的阵列基板的a-a部位和f-f部位的截面图;
图9是图4所示的阵列基板的a-a部位和f-f部位的截面图;
图10是图3或图4所示的阵列基板的a-a部位和g-g部位的截面图。
具体实施方式
为使本申请的原理、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
本申请实施例提供了一种阵列基板,该阵列基板中,用于向子像素传输正电压信号的信号传输线和用于向子像素传输负电压信号的信号传输线的阻抗均较小,有助于改善阵列基板所显示的画面容易出现亮度不均的情况,保证阵列基板所显示的画面亮度的均匀性。本申请的详细方案如下:
在本申请实施例中,所述阵列基板,包括:
衬底基板,包括显示区域和围绕所述显示区域的周边区域,所述显示区域包括第一边界、第二边界、第三边界和第四边界;
多个子像素,位于所述显示区域中,所述多个子像素中的至少一个包括发光元件,所述发光元件包括层叠的第一电极、发光层和第二电极;
多条正电源线,位于所述显示区域中且与所述多个子像素电连接;
正电源总线,位于所述周边区域中且沿所述第一边界延伸,所述正电源总线与所述多条正电源线电连接;
第一正电源接入端、第二正电源接入端和第三正电源接入端,位于所述正电源总线远离所述显示区域一侧的周边区域,所述第二正电源接入端位于所述第一正电源接入端与所述第三正电源接入端之间,所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端分别与所述正电源总线电连接;
负电源线,位于所述周边区域中且围绕所述第二边界、所述第三边界和所述第四边界;
辅助电极,位于所述周边区域中且围绕所述第一边界、所述第二边界、所述第三边界和所述第四边界,所述辅助电极分别与所述负电源线和所述第二电极电连接;
第一负电源接入端、第二负电源接入端、第三负电源接入端和第四负电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,所述第一负电源接入端位于所述第一正电源接入端远离所述第二正电源接入端的一侧,所述第二负电源接入端位于所述第一正电源接入端与所述第三正电源接入端之间,所述第三负电源接入端位于所述第三正电源接入端远离所述第二正电源接入端的一侧,所述第四负电源接入端位于所述第二负电源接入端和所述第三正电源接入端之间,所述第一负电源接入端和所述第三负电源接入端分别与所述负电源线电连接;
负电源辅助线,位于所述周边区域中,沿第一方向位于所述第二负电源接入端和所述第四负电源接入端之间,沿第二方向位于所述正电源总线与所述第二负电源接入端之间,所述负电源辅助线、所述第二负电源接入端和所述第四负电源接入端为一体结构,所述第一方向和所述第二方向交叉;
所述负电源辅助线与所述辅助电极电连接,所述负电源辅助线在所述衬底基板上的正投影和所述辅助电极在所述衬底基板上的正投影至少部分交叠。
可选地,所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端被配置为通过所述正电源总线和所述正电源线向所述发光元件的第一电极传输正电压信号;所述第一负电源接入端和所述第三负电源接入端被配置为通过所述负电源线和所述辅助电极向所述发光元件的第二电极传输负电压信号;所述第二负电源接入端和所述第四负电源接入端被配置为通过所述负电源辅助线和所述辅助电极向所述发光元件的第二电极传输负电压信号。
示例地,请参考图1至图4,图1至图4示出了本申请实施例提供的四种阵列基板的正视图,参见图1至图4,该阵列基板包括:
衬底基板10,包括显示区域B1和围绕显示区域B1的周边区域B2,显示区域B1包括第一边界(图1至图4中均未标出)、第二边界(图1至图4中均未标出)、第三边界(图1至图4中均未标出)和第四边界(图1至图4中均未标出);本申请实施例以周边区域B2围绕在显示区域B1的四周为例进行介绍,周边区域B2可以是围绕显示区域B1的封闭环形;
多个子像素11,位于显示区域B1中,该多个子像素11中的至少一个包括发光元件(图1至图4中均未示出),该发光元件包括层叠的第一电极(图1至图4中均未示出)、发光层(图1至图4中均未示出)和第二电极(图1至图4中均未示出),例如,该发光元件包括依次层叠的第一电极、发光层和第二电极;该多个子像素11可以发光,从而实现显示功能;
多条正电源线12,位于显示区域B1中且与子像素11电连接;例如,该多条正电源线12与该多个子像素11中的发光元件的第一电极电连接;
正电源总线13,位于周边区域B2中且沿显示区域B1的第一边界延伸,该正电源总线13与上述多条正电源线电12电连接;
第一正电源接入端14、第二正电源接入端15和第三正电源接入端16,位于正电源总线13远离显示区域B1一侧的周边区域B2,第二正电源接入端15位于第一正电源接入端14与第三正电源接入端16之间,第一正电源接入端14、第二正电源接入端15和第三正电源接入端16分别与正电源总线13电连接;
负电源线17,位于周边区域B2中且围绕显示区域B1的第二边界、第三边界和第四边界;例如,负电源线17沿显示区域B1的第二边界、第三边界和第四边界延伸;
辅助电极18,位于周边区域B2中且围绕显示区域B1的第一边界、第二边界、第三边界和第四边界,该辅助电极18分别与负电源线17和发光元件的第二电极电连接;例如,图1至图4以辅助电极08围绕显示区域B1的第一边界、第二边界、第三边界和第四边界为例说明;
第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24(如图3和图4所示),位于正电源总线13远离显示区域B1一侧的周边区域B2,第一负电源接入端19位于第一正电源接入端14远离第二正电源接入端15的一侧,第二负电源接入端20位于第一正电源接入端14与第三正电源接入端16之间,第三负电源接入端21位于第三正电源接入端16远离第二正电源接入端15的一侧,第四负电源接入端24位于第二负电源接入端20和第三正电源接入端16之间(如图3和图4所示),第一负电源接入端19和第三负电源接入端21分别与负电源线17电连接;本申请实施例以第二负电源接入端20位于第二正电源接入端15与第三正电源接入端16之间为例进行介绍;
负电源辅助线22,位于周边区域B2中,沿第一方向x位于第二负电源接入端20和第四负电源接入端24之间,沿第二方向y位于正电源总线13与第二负电源接入端20之间,负电源辅助线22、第二负电源接入端20和第四负电源接入端24为一体结构,第一方向x和第二方向y交叉;例如,第一方向x和第二方向y垂直;
负电源辅助线22与辅助电极18电连接,负电源辅助线22在衬底基板10上的正投影和辅助电极18在衬底基板10上的正投影至少部分交叠。
可选地,第一正电源接入端14、第二正电源接入端15和第三正电源接入端16被配置为通过正电源总线13和正电源线12向发光元件的第一电极传输正电压信号,从而向该发光元件传输正电压信号,以向该发光元件所在的子像素11传输正电压信号;第一负电源接入端19和第三负电源接入端21被配置为通过负电源线17和辅助电极18向发光元件的第二电极传输负电压信号,从而向该发光元件传输负电压信号,以向该发光元件所在的子像素11传输负电压信号;第二负电源接入端20和第四负电源接入端24被配置为通过负电源辅助线22和辅助电极18向发光元件的第二电极传输负电压信号,从而向该发光元件传输负电压信号,以向该发光元件所在的子像素11传输负电压信号。
例如,如图1至图4所示,在第一正电源接入端14、第二正电源接入端15和第三正电源接入端16中,每个正电源接入端被配置为通过正电源总线13和正电源线12向与该正电源线12电连接的第一电极传输正电压信号,从而向该第一电极所在的发光元件传输正电压信号,每个正电源接入端上的正电压信号可以通过正电源总线13传输至距离该正电源接入端较近的正电源线12,从而传输至与该正电源线12电连接的发光元件,例如,第一正电源接入端14和第三正电源接入端16上的正电压信号可以通过正电源总线13传输至与左右两侧(图1至图4所示的摆放位置的左右两侧)的正电源线12电连接的发光元件,第二正电源接入端15上的正电压信号可以通过正电源总线13传输至与中央区域(图1至图4所示的摆放位置的中央区域)的正电源线12电连接的发光元件,这样一来,由正电源接入端传输至发光元件的正电压信号经过的路径较短,从而用于向发光元件传输正电压信号的信号传输线较短,阻抗较小,有助于保证阵列基板所显示的画面亮度的均匀性。
本领域技术人员容易理解,第一正电源接入端14、第二正电源接入端15和第三正电源接入端16是同时向阵列基板中所有子像素的发光元件传输正电压信号的,只不过第一正电源接入端14和第三正电源接入端16距离左右两侧的发光元件较近,由第一正电源接入端14和第三正电源接入端16传输至左右两侧的发光元件的正电压信号经过的路径较短,阻抗较小,第二正电源接入端15距离中央区域的发光元件较近,由第二正电源接入端15传输至中央区域的发光元件的正电压信号经过的路径较短,阻抗较小。
例如,如图1至图4所示,第一负电源接入端19和第三负电源接入端21中的每个负电源接入端被配置为通过负电源线17和辅助电极18向与该辅助电极18电连接的第二电极传输负电压信号,从而向该第二电极所在的发光元件传输负电压信号。第二负电源接入端20被配置为通过负电源辅助线22和辅助电极18向与该辅助电极18电连接的第二电极传输负电压信号,从而向该第二电极所在的发光元件传输负电压信号。第一负电源接入端19和第三负电源接入端21上的负电压信号可以通过负电源线17和辅助电极18传输至左右两侧(图1至图4所示的摆放位置的左右两侧)的发光元件,第二负电源接入端20上的负电压信号可以通过负电源辅助线22和辅助电极18传输至中央区域(图1至图4所示的摆放位置的中央区域)的发光元件,这样一来,由负电源接入端传输至发光元件的负电压信号经过的路径较短,从而用于向发光元件传输负电压信号的信号传输线较短,阻抗较小,有助于保证阵列基板所显示的画面亮度的均匀性。如图3和图4所示,第四负电源接入端24也被配置为通过负电源辅助线22和辅助电极18向与该辅助电极18电连接的第二电极传输负电压信号,从而向该第二电极所在的发光元件传输负电压信号,第四负电源接入端24上的负电压信号可以通过负电源辅助线22和辅助电极18传输至中央区域(图4所示的摆放位置的中央区域)的发光元件,这样一来,由第四负电源接入端24传输至发光元件的负电压信号经过的路径较短,从而用于向发光元件传输负电压信号的信号传输线较短,阻抗较小,有助于保证阵列基板所显示的画面亮度的均匀性。
本领域技术人员容易理解,在图1和图2所示的阵列基板中,第一负电源接入端19、第二负电源接入端20和第三负电源接入端21是同时向阵列基板中所有子像素的发光元件传输负电压信号的,只不过第一负电源接入端19和第三负电源接入端21距离左右两侧的发光元件较近,由第一负电源接入端19和第三负电源接入端21传输至左右两侧的发光元件的负电压信号经过的路径较短,阻抗较小,第二负电源接入端20距离中央区域的发光元件较近,由第二负电源接入端20传输至中央区域的发光元件的负电压信号经过的路径较短,阻抗较小。在图3和图4所示的阵列基板中,第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24是同时向阵列基板中所有子像素的发光元件传输负电压信号的,只不过第一负电源接入端19和第三负电源接入端21距离左右两侧的发光元件较近,由第一负电源接入端19和第三负电源接入端21传输至左右两侧的发光元件的负电压信号经过的路径较短,阻抗较小,第二负电源接入端20和第四负电源接入端24距离中央区域的发光元件较近,由第二负电源接入端20和第四负电源接入端24传输至中央区域的发光元件的负电压信号经过的路径较短,阻抗较小。
图1至图4仅仅是本申请的示例性实施例,在一些实施例中,阵列基板可以不包括第四负电源接入端24,由第二负电源接入端20向中央区域的发光元件的负电压信号。例如,图1和图2所示的阵列基板不包括第四负电源接入端24,由第二负电源接入端20向中央区域的发光元件的负电压信号。
综上所述,本申请实施例提供的阵列基板,该阵列基板包括第一正电源接入端、第二正电源接入端、第三正电源接入端、第一负电源接入端、第二负电源接入端和第三负电源接入端,第二正电源接入端和第二负电源接入端均位于第一正电源接入端与第三正电源接入端之间,每个正电源接入端可以通过正电源总线和正电源线向与其较近的子像素的发光元件传输正电压信号,每个负电源接入端可以通过负电源线、负电源辅助线和辅助电极向与其较近的子像素的发光元件传输负电压信号,从而向发光元件传输正电压信号的信号传输线的长度以及向发光元件传输负电压信号的信号传输线均较短,阻抗较小,有助于保证阵列基板所显示的画面亮度的均匀性。
可选地,在本申请实施例中,所述阵列基板还包括:
第四正电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,且位于所述第一正电源接入端与所述第三正电源接入端之间,所述第四正电源接入端与所述正电源总线电连接;例如,所述第四正电源接入端位于所述第二负电源接入端与第三正电源接入端之间;进一步地,所述第四正电源接入端位于所述第四负电源接入端与所述第三正电源接入端之间;
所述第四正电源接入端被配置为通过所述正电源总线和所述正电源线向所述发光元件的所述第一电极传输正电压信号。
示例地,如图1和图2所示,该阵列基板还包括:
第四正电源接入端23,位于正电源总线13远离显示区域B1一侧的周边区域B2,且位于第二负电源接入端20与第三正电源接入端16之间,第四正电源接入端23与正电源总线13电连接;第四正电源接入端23被配置为通过正电源总线13和正电源线12向发光元件的第一电极传输正电压信号。
示例地,如图4所示,该阵列基板还包括:
第四正电源接入端23,位于正电源总线13远离显示区域B1一侧的周边区域B2,且位于第四负电源接入端24与第三正电源接入端16之间,第四正电源接入端23与正电源总线13电连接,第四正电源接入端23被配置为通过正电源总线13和正电源线12向发光元件的第一电极传输正电压信号。
如图1、图2和图4所示,第四正电源接入端23与第二正电源接入端15可以对称,第四正电源接入端23和第二正电源接入端15上的正电压信号可以通过正电源总线13传输至与中央区域(图2和图4所示的摆放位置的中央区域)的正电源线12电连接的发光元件。这样一来,由正电源接入端传输至发光元件的正电压信号经过的路径较短,从而用于向发光元件传输正电压信号的信号传输线较短,阻抗较小,有助于保证阵列基板所显示的画面亮度的均匀性。
本领域技术人员容易理解,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16和第四正电源接入端23是同时向阵列基板中所有子像素的发光元件传输正电压信号的,第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24是同时向阵列基板中所有子像素的发光元件传输负电压信号的,只不过第二正电源接入端15和第四正电源接入端23距离中央区域的发光元件较近,由第二正电源接入端15和第四正电源接入端23传输至中央区域的发光元件的正电压信号经过的路径较短,阻抗较小,第一正电源接入端14和第三正电源接入端16距离距离左右两侧的发光元件较近,由第一正电源接入端14和第三正电源接入端16传输至左右两侧的发光元件的正电压信号经过的路径较短,阻抗较小,第二负电源接入端20和第四负电源接入端24距离中央区域的发光元件较近,由第二负电源接入端20和第四负电源接入端24传输至中央区域的发光元件的负电压信号经过的路径较短,阻抗较小,第一负电源接入端19和第三负电源接入端21距离左右两侧的发光元件较近,由第一负电源接入端19和第三负电源接入端21传输至左右两侧的发光元件的负电压信号经过的路径较短,阻抗较小。
可选地,所述第一正电源接入端和所述第三正电源接入端相对于所述负电源辅助线对称设置;和/或,所述第一负电源接入端和所述第三负电源接入端相对于所述负电源辅助线对称设置;和/或,所述第二正电源接入端和所述第四正电源接入端相对于所述负电源辅助线对称设置;和/或,所述第二负电源接入端和所述第四负电源接入端相对于所述负电源辅助线对称设置。
示例地,如图1和图2所示,第一正电源接入端14和第三正电源接入端16相对于负电源辅助线22对称设置;第二正电源接入端15和第四正电源接入端23相对于负电源辅助线22对称设置;第一负电源接入端19和第三负电源接入端21相对于负电源辅助线22对称设置。如图3所示,第一正电源接入端14和第三正电源接入端16相对于负电源辅助线22对称设置;第一负电源接入端19和第三负电源接入端21相对于负电源辅助线22对称设置;第二负电源接入端20和第四负电源接入端24相对于负电源辅助线22对称设置。如图4所示,第一正电源接入端14和第三正电源接入端16相对于负电源辅助线22对称设置;第二正电源接入端15和第四正电源接入端23相对于负电源辅助线22对称设置;第一负电源接入端19和第三负电源接入端21相对于负电源辅助线22对称设置;第二负电源接入端20和第四负电源接入端24相对于负电源辅助线22对称设置。
可选地,在本申请实施例中,所述正电源总线与所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端和所述第四正电源接入端中的至少一个为一体结构。
示例的,在图1、图2和图4所示的阵列基板中,正电源总线13与第一正电源接入端14、第二正电源接入端15、第三正电源接入端16和第四正电源接入端23为一体结构。在图3所示的阵列基板中,正电源总线13与第一正电源接入端14、第二正电源接入端15和第三正电源接入端16为一体结构。
可选地,在本申请实施例中,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端中的至少一个与所述正电源总线的夹角为直角。
示例的,在图1和图2所示的阵列基板中,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20和第三负电源接入端21中的每个接入端与正电源总线13的夹角为直角。在图3所示的阵列基板中,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24中的每个接入端与正电源总线13的夹角为直角。在图4所示的阵列基板中,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24中的每个接入端与正电源总线13的夹角为直角。
可选地,在本申请实施例中,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端中的至少一个在所述衬底基板上的正投影的形状为折线形。
示例的,在图1和图2所示的阵列基板中,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19和第三负电源接入端21中的每个接入端在衬底基板10上的正投影的形状为折线形。在图3所示的阵列基板中,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24中的每个接入端在衬底基板10上的正投影的形状为折线形。在图4所示的阵列基板中,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24中的每个接入端在衬底基板10上的正投影的形状为折线形。
可选地,在本申请实施例中,所述第一负电源接入端、所述第三负电源接入端和所述负电源线为一体结构。例如,在图1至图4所示的阵列基板中,第一负电源接入端19、第三负电源接入端21和负电源线17为一体结构。
可选地,在本申请实施例中,所述辅助电极的结构为闭合环形,所述辅助电极围绕所述显示区域。例如图1至图4所示,辅助电极18的结构为闭合环形,辅助电极18围绕显示区域B1。也即是,辅助电极18是沿显示区域B1的四个边界延伸的闭合环形结构。
可选地,在本申请实施例中,所述发光元件为有机发光二极管,所述第一电极为阳极,所述第二电极为阴极。
可选地,在本申请实施例中,所述多个子像素中的至少一个包括薄膜晶体管和连接电极;所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极。
可选地,所述正电源总线包括正电源总线第一子层和正电源总线第二子层,所述正电源总线第一子层与所述正电源总线第二子层电连接;
所述正电源总线第一子层与所述源极或所述漏极位于同一层,所述正电源总线第二子层与所述连接电极位于同一层。
可选地,所述正电源总线第一子层与所述正电源总线第二子层通过正电源总线过孔电连接。
可选地,所述负电源线包括负电源线第一子层和负电源线第二子层,所述负电源线第一子层与所述负电源线第二子层电连接;
所述负电源辅助线包括负电源辅助线第一子层和负电源辅助线第二子层,所述负电源辅助线第一子层与所述负电源辅助线第二子层电连接;
所述负电源线第一子层和所述负电源辅助线第一子层均与所述源极或所述漏极位于同一层,所述负电源线第二子层和所述负电源辅助线第二子层均与所述连接电极位于同一层。
可选地,所述负电源线第一子层与所述负电源线第二子层通过负电源线过孔电连接,所述负电源辅助线第一子层与所述负电源辅助线第二子层通过负电源辅助线过孔电连接。
示例地,请参考图5,其示出了图1至图4任一所示的阵列基板的a-a部位、b-b部位、c-c部位和e-e部位的截面图,参见图5,多个子像素11中的至少一个包括薄膜晶体管110和连接电极111;薄膜晶体管110包括位于衬底基板10上的有源层1101,位于有源层1101远离衬底基板10一侧的栅极1102,以及位于栅极1102远离衬底基板10一侧的源极1103和漏极1104,源极1103和漏极1104可以位于同一层。
正电源总线13包括正电源总线第一子层131和正电源总线第二子层132,正电源总线第一子层131与正电源总线第二子层132通过正电源总线过孔(图5中未标出)电连接;该正电源总线第一子层131与源极1103或漏极1104位于同一层,该正电源总线第二子层132与连接电极111位于同一层。其中,正电源总线过孔的数量可以是多个,正电源总线第一子层131与正电源总线第二子层132通过多个正电源总线过孔电连接,以保证连接的可靠性。
负电源线17包括负电源线第一子层171和负电源线第二子层172,负电源线第一子层171与负电源线第二子层172通过负电源线过孔(图5中未标出)电连接;负电源辅助线22包括负电源辅助线第一子层221和负电源辅助线第二子层222,负电源辅助线第一子层221与负电源辅助线第二子层222通过负电源辅助线过孔电连接;负电源线第一子层171和负电源辅助线第一子层221均与源极1103或漏极1104位于同一层,负电源线第二子层172和负电源辅助线第二子层222均与连接电极111位于同一层。其中,负电源线过孔的数量和负电源辅助线过孔的数量均可以是多个,负电源线第一子层171与负电源线第二子层172通过多个负电源线过孔电连接,以保证连接的可靠性,负电源辅助线第一子层221与负电源辅助线第二子层222通过多个负电源辅助线过孔电连接,以保证连接的可靠性。
可选地,在本申请实施例中,所述辅助电极位于所述负电源线远离所述衬底基板的一侧,所述辅助电极与所述负电源辅助线通过负电源辅助过孔电连接。
示例地,如图5所示,辅助电极18位于负电源线17远离衬底基板10的一侧,辅助电极18与负电源辅助线22通过负电源辅助过孔电连接。例如,辅助电极18与负电源辅助线第二子层222通过负电源辅助过孔电连接。其中,负电源辅助过孔的数量可以是多个,辅助电极18与负电源辅助线第二子层222通过多个负电源辅助过孔电连接,以保证连接的可靠性。
可选地,在本申请实施例中,所述辅助电极位于所述负电源线远离所述衬底基板的一侧,所述辅助电极与所述负电源线通过负电源辅助过孔电连接。
示例地,如图5所示,辅助电极18位于负电源线17远离衬底基板10的一侧,辅助电极18与负电源线17通过负电源辅助过孔电连接。例如,辅助电极18与负电源线第二子层172通过负电源辅助过孔电连接。其中,负电源辅助过孔的数量可以是多个,辅助电极18与负电源线第二子层172通过多个负电源辅助过孔电连接,以保证连接的可靠性。
本领域技术人员容易理解,连接辅助电极18与负电源辅助线第二子层222的负电源辅助过孔是位于辅助电极18与负电源辅助线第二子层222之间的绝缘层上的过孔,连接辅助电极18与负电源线第二子层172的负电源辅助过孔是位于辅助电极18与负电源线第二子层172之间的绝缘层上的过孔,连接辅助电极18与负电源辅助线第二子层222的负电源辅助过孔与连接辅助电极18与负电源线第二子层172的负电源辅助过孔是不同的过孔。
可选地,在本申请实施例中,所述多个子像素中的至少一个包括薄膜晶体管;所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极;所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端均与所述源极或所述漏极位于同一层;所述第一负电源接入端、所述第二负电源接入端和所述第三负电源接入端均与所述源极或所述漏极位于同一层。
示例地,请参考图6,其示出了图1所示的阵列基板的a-a部位和f-f部位的截面图,参见图6,多个子像素11中的至少一个包括薄膜晶体管110;薄膜晶体管110包括位于衬底基板10上的有源层1101,位于有源层1101远离衬底基板10一侧的栅极1102,以及位于栅极1102远离衬底基板10一侧的源极1103和漏极1104,第一正电源接入端14、第二正电源接入端15和第三正电源接入端16均与源极1103或漏极1104位于同一层,第一负电源接入端19、第二负电源接入端20和第三负电源接入端21均与源极1103或漏极1104位于同一层。
可选地,在本申请实施例中,当阵列基板还包括第四正电源接入端和/或第四负电源接入端,该第四正电源接入端和/或第四负电源接入端均与所述源极或所述漏极位于同一层。
示例地,请参考图7,其示出了图2所示的阵列基板的a-a部位和f-f部位的截面图,参见图7,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16和第四正电源接入端23均与源极1103或漏极1104位于同一层,第一负电源接入端19、第二负电源接入端20和第三负电源接入端21均与源极1103或漏极1104位于同一层。
示例地,请参考图8,其示出了图3所示的阵列基板的a-a部位和f-f部位的截面图,参见图8,第一正电源接入端14、第二正电源接入端15和第三正电源接入端16均与源极1103或漏极1104位于同一层,第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24均与源极1103或漏极1104位于同一层。
示例地,请参考图9,其示出了图4所示的阵列基板的a-a部位和f-f部位的截面图,参见图9,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16和第四正电源接入端23均与源极1103或漏极1104位于同一层,第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24均与源极1103或漏极1104位于同一层。
可选地,在本申请实施例中,所述负电源辅助线包括负电源辅助线第一子层和负电源辅助线第二子层,所述负电源辅助线第一子层与所述负电源辅助线第二子层电连接,所述负电源辅助线第二子层位于所述负电源辅助线第一子层远离所述衬底基板的一侧;所述第二负电源接入端、所述第四负电源接入端和所述负电源辅助线第一子层为一体结构。
示例地,请参考图10,其示出了图3或图4所示的阵列基板的a-a部位和g-g部位的截面图,如图10所示,负电源辅助线22包括负电源辅助线第一子层221和负电源辅助线第二子层222,负电源辅助线第一子层221与负电源辅助线第二子层222通过负电源辅助线过孔(图10中未标出)电连接,负电源辅助线第二子层222位于负电源辅助线第一子层221远离衬底基板10的一侧;第二负电源接入端20、第四负电源接入端24和负电源辅助线第一子层221为一体结构。
需要说明的是,图10是以阵列基板同时包括第二负电源接入端20和第四负电源接入端24为例说明的,当阵列基板仅包括第二负电源接入端20或第四负电源接入端24时,第二负电源接入端20或第四负电源接入端24和负电源辅助线第一子层221为一体结构,例如,当阵列基板包括第二负电源接入端20而不包括第四负电源接入端24时,第二负电源接入端20和负电源辅助线第一子层221为一体结构,当阵列基板包括第四负电源接入端24而不包括第二负电源接入端20时,第四负电源接入端24和负电源辅助线第一子层221为一体结构。
可选地,在本申请实施例中,所述阵列基板还包括:电路板,位于所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端远离所述显示区域一侧的所述周边区域,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端分别与所述电路板电连接。
示例地,如图1所示,该阵列基板还包括:电路板25,位于第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第一负电源接入端19、第二负电源接入端20和第三负电源接入端21远离显示区域B1一侧的周边区域B2,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第一负电源接入端19、第二负电源接入端20和第三负电源接入端21分别与电路板25电连接。
示例地,如图2所示,该阵列基板还包括:电路板25,位于第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20和第三负电源接入端21远离显示区域B1一侧的周边区域B2,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20和第三负电源接入端21分别与电路板25电连接。
示例地,如图3所示,该阵列基板还包括:电路板25,位于第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24远离显示区域B1一侧的周边区域B2,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24分别与电路板25电连接。
示例地,如图4所示,该阵列基板还包括:电路板25,位于第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24远离显示区域B1一侧的周边区域B2,第一正电源接入端14、第二正电源接入端15、第三正电源接入端16、第四正电源接入端23、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21和第四负电源接入端24分别与电路板25电连接。
需要说明的是,本申请实施例中所述的电路板25可以是柔性电路板(英文:Flexible Printed Circuit;简称:FPC)。
示例地,如图5至图10所示,多个子像素11中的至少一个包括薄膜晶体管110、连接电极111、发光元件112和存储电容113。薄膜晶体管110包括位于衬底基板10上的有源层1101,位于有源层1101远离衬底基板10一侧的第一绝缘层1105,位于第一绝缘层1105远离衬底基板10一侧的栅极1102,位于栅极1102远离衬底基板10一侧的第二绝缘层1106,位于第二绝缘层1106远离衬底基板10一侧的第三绝缘层1107,位于第三绝缘层1107远离衬底基板10一侧的源极1103和漏极1104。连接电极111位于薄膜晶体管110远离衬底基板10的一侧,连接电极111与漏极1104电连接,发光元件112位于连接电极111远离衬底基板的一侧,该发光元件112包括沿远离衬底基板10的方向依次层叠的第一电极1121、发光层1122和第二电极1123,第一电极1121与连接电极111电连接。存储电容113包括第一极板1131和第二极板1132,第一极板1131和栅极1102位于同一层,第二极板1132位于第二绝缘层1106和第三绝缘层1107之间。
示例地,如图5至图10所示,多个子像素11中的至少一个还包括位于有源层1101与衬底基板10之间的缓冲层114,沿远离衬底基板10的方向位于源极1103与连接电极111之间的钝化层115和第一平坦层116,以及位于连接电极111与第一电极1121之间的第二平坦层117。钝化层115和第一平坦层116上具有过孔,连接电极111通过钝化层115和第一平坦层116上的过孔与漏极1104电连接,第二平坦层117上具有过孔第一电极1121通过第二平坦层117上的过孔与连接电极111电连接。
可选地,如图5至图10所示,该阵列基板还包括:位于第二平坦层117远离衬底基板10一侧的像素界定层26,该像素界定层26包括由挡墙结构限定的开口区域,发光元件112位于像素界定层26的开口区域中;位于发光元件112远离衬底基板一侧的封装结构27,该封装结构27用于对发光元件112进行封装。
需要说明的是,在图5至图10的b-b部位、c-c部位、e-e部位、f-f部位和g-g部位中,第一绝缘层1105、第二绝缘层1106、第三绝缘层1107、缓冲层114、钝化层115、第一平坦层116和第二平坦层117,可以是a-a部位的第一绝缘层1105、第二绝缘层1106、第三绝缘层1107、缓冲层114、钝化层115、第一平坦层116和第二平坦层117分别延伸至周边区域B2的部分。本领域技术人员容易理解,在图5至图10的b-b部位、c-c部位、e-e部位、f-f部位和g-g部位中,仅仅示出了正电源总线13、第一正电源接入端14、第二正电源接入端15和第三正电源接入端16、负电源线17、辅助电极18、第一负电源接入端19、第二负电源接入端20、第三负电源接入端21、负电源辅助线22、第四正电源接入端23和第四负电源接入端24,阵列基板的周边区域还可以包括其他电路结构,该其他电路结构在图5至图10中并未示出。
还需要说明的是,该阵列基板中除本申请中所描述的结构外,还可以包括其他结构。例如,该阵列基板还包括延伸方向相同的多条栅线,延伸方向相同的多条数据线,多条栅线与多条数据线交叉限定出多个像素区,多个子像素一一对应位于多个像素区中;再例如,该阵列基板还可以包括覆晶薄膜(英文:Chip On Film;简称:COF)和集成电路(英文:Integrated Circuit;简称:IC)等,本申请实施例在此不再赘述。
综上所述,本申请实施例提供的阵列基板,该阵列基板包括第一正电源接入端、第二正电源接入端、第三正电源接入端、第一负电源接入端、第二负电源接入端和第三负电源接入端,第二正电源接入端和第二负电源接入端均位于第一正电源接入端与第三正电源接入端之间,每个正电源接入端可以通过正电源总线和正电源线向与其较近的子像素的发光元件传输正电压信号,每个负电源接入端可以通过负电源线、负电源辅助线和辅助电极向与其较近的子像素的发光元件传输负电压信号,从而向发光元件传输正电压信号的信号传输线的长度以及向发光元件传输负电压信号的信号传输线均较短,阻抗较小,有助于保证阵列基板所显示的画面亮度的均匀性。
基于同样的发明构思,本申请实施例还提供一种显示装置,该显示装置包括上述任意一种阵列基板。本申请实施例中的显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本申请实施例中,术语“同一层”是指在同一步骤中同时形成的层之间的关系。例如,当负电源辅助线第二子层222与连接电极111是在同一层材料中执行的同一图案处理的一个或多个步骤的结果而形成时,它们位于同一层中;在另一示例中,负电源辅助线第二子层222与连接电极111可以通过同时执行形成负电源辅助线第二子层222和形成连接电极111的步骤在同一层中形成;“同一层”并不总是指横截面图中的层厚度或层高度相同。
本申请实施例中术语“第一”、“第二”、“第三”、“第四”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。两个导体“电连接”所指的是这两个导体直接的或间接的电连接,并且,这两个导体能够传输电信号。术语,“至少一个”指的是一个或多个,“多个”指的是两个或两个以上。
本申请实施例中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
需要指出的是,在附图中,为了图示的清晰可能夸大了部分或全部的层的尺寸,或者部分或全部区域的尺寸。而且可以理解,当元件或层被称为在另一元件或层“上”时,它可以直接在其他元件上,或者可以存在中间的层。另外,可以理解,当元件或层被称为在另一元件或层“下”时,它可以直接在其他元件下,或者可以存在一个以上的中间的层或元件。另外,还可以理解,当层或元件被称为在两层或两个元件“之间”时,它可以为两层或两个元件之间惟一的层,或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
以上所述仅为本申请的示例性实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (21)
1.一种阵列基板,包括:
衬底基板,包括显示区域和围绕所述显示区域的周边区域,所述显示区域包括第一边界、第二边界、第三边界和第四边界;
多个子像素,位于所述显示区域中,所述多个子像素中的至少一个包括发光元件,所述发光元件包括层叠的第一电极、发光层和第二电极;
多条正电源线,位于所述显示区域中且与所述多个子像素电连接;
正电源总线,位于所述周边区域中且沿所述第一边界延伸,所述正电源总线与所述多条正电源线电连接;
第一正电源接入端、第二正电源接入端和第三正电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,所述第二正电源接入端位于所述第一正电源接入端与所述第三正电源接入端之间,所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端分别与所述正电源总线电连接;
负电源线,位于所述周边区域中且围绕所述第二边界、所述第三边界和所述第四边界;
辅助电极,位于所述周边区域中且围绕所述第一边界、所述第二边界、所述第三边界和所述第四边界,所述辅助电极分别与所述负电源线和所述第二电极电连接;
第一负电源接入端、第二负电源接入端、第三负电源接入端和第四负电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,所述第一负电源接入端位于所述第一正电源接入端远离所述第二正电源接入端的一侧,所述第二负电源接入端位于所述第一正电源接入端与所述第三正电源接入端之间,所述第三负电源接入端位于所述第三正电源接入端远离所述第二正电源接入端的一侧,所述第四负电源接入端位于所述第二负电源接入端和所述第三正电源接入端之间,所述第一负电源接入端和所述第三负电源接入端分别与所述负电源线电连接;
负电源辅助线,位于所述周边区域中,沿第一方向位于所述第二负电源接入端和所述第四负电源接入端之间,沿第二方向位于所述正电源总线与所述第二负电源接入端之间,所述负电源辅助线的一端与所述第二负电源接入端连接,所述负电源辅助线的另一端与所述第四负电源接入端连接,所述第一方向和所述第二方向交叉;
所述负电源辅助线与所述辅助电极电连接,所述负电源辅助线在所述衬底基板上的正投影和所述辅助电极在所述衬底基板上的正投影至少部分交叠。
2.根据权利要求1所述的阵列基板,其中,
所述第一正电源接入端、所述第二正电源接入端和所述第三正电源接入端被配置为通过所述正电源总线和所述正电源线向所述发光元件的所述第一电极传输正电压信号;
所述第一负电源接入端和所述第三负电源接入端被配置为通过所述负电源线和所述辅助电极向所述发光元件的所述第二电极传输负电压信号;
所述第二负电源接入端和所述第四负电源接入端被配置为通过所述负电源辅助线和所述辅助电极向所述发光元件的所述第二电极传输负电压信号。
3.根据权利要求1所述的阵列基板,其中,所述阵列基板还包括:
第四正电源接入端,位于所述正电源总线远离所述显示区域一侧的所述周边区域,且位于所述第四负电源接入端与所述第三正电源接入端之间,所述第四正电源接入端与所述正电源总线电连接;
所述第四正电源接入端被配置为通过所述正电源总线和所述正电源线向所述发光元件的所述第一电极传输正电压信号。
4.根据权利要求3所述的阵列基板,其中,
所述第一正电源接入端和所述第三正电源接入端相对于所述负电源辅助线对称设置;和/或,
所述第一负电源接入端和所述第三负电源接入端相对于所述负电源辅助线对称设置;和/或,
所述第二正电源接入端和所述第四正电源接入端相对于所述负电源辅助线对称设置;和/或,
所述第二负电源接入端和所述第四负电源接入端相对于所述负电源辅助线对称设置。
5.根据权利要求3或4所述的阵列基板,其中,
所述正电源总线与所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端和所述第四正电源接入端中的至少一个为一体结构。
6.根据权利要求3所述的阵列基板,其中,
所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端中的至少一个与所述正电源总线的夹角为直角。
7.根据权利要求3所述的阵列基板,其中,
所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端中的至少一个在所述衬底基板上的正投影的形状为折线形。
8.根据权利要求1所述的阵列基板,其中,
所述第一负电源接入端、所述第三负电源接入端和所述负电源线为一体结构;或
所述负电源辅助线与所述第二负电源接入端、所述第四负电源接入端为一体结构。
9.根据权利要求1所述的阵列基板,其中,
所述辅助电极的结构为闭合环形,所述辅助电极围绕所述显示区域。
10.根据权利要求1所述的阵列基板,其中,
所述多个子像素中的至少一个包括薄膜晶体管和连接电极;
所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极。
11.根据权利要求10所述的阵列基板,其中,
所述正电源总线包括正电源总线第一子层和正电源总线第二子层,所述正电源总线第一子层与所述正电源总线第二子层电连接;
所述正电源总线第一子层与所述源极或所述漏极位于同一层,所述正电源总线第二子层与所述连接电极位于同一层。
12.根据权利要求11所述的阵列基板,其中,
所述正电源总线第一子层与所述正电源总线第二子层通过正电源总线过孔电连接。
13.根据权利要求10所述的阵列基板,其中,
所述负电源线包括负电源线第一子层和负电源线第二子层,所述负电源线第一子层与所述负电源线第二子层电连接;
所述负电源辅助线包括负电源辅助线第一子层和负电源辅助线第二子层,所述负电源辅助线第一子层与所述负电源辅助线第二子层电连接;
所述负电源线第一子层和所述负电源辅助线第一子层均与所述源极或所述漏极位于同一层,所述负电源线第二子层和所述负电源辅助线第二子层均与所述连接电极位于同一层。
14.根据权利要求13所述的阵列基板,其中,
所述负电源线第一子层与所述负电源线第二子层通过负电源线过孔电连接,所述负电源辅助线第一子层与所述负电源辅助线第二子层通过负电源辅助线过孔电连接。
15.根据权利要求3所述的阵列基板,其中,
所述多个子像素中的至少一个包括薄膜晶体管;
所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极;
所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端和所述第四正电源接入端均与所述源极或所述漏极位于同一层。
16.根据权利要求1所述的阵列基板,其中,
所述多个子像素中的至少一个包括薄膜晶体管;
所述薄膜晶体管包括位于所述衬底基板上的有源层,位于所述有源层远离所述衬底基板一侧的栅极,以及位于所述栅极远离所述衬底基板一侧的源极和漏极;
所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端均与所述源极或所述漏极位于同一层。
17.根据权利要求1所述的阵列基板,其中,
所述负电源辅助线包括负电源辅助线第一子层和负电源辅助线第二子层,所述负电源辅助线第一子层与所述负电源辅助线第二子层电连接,所述负电源辅助线第二子层位于所述负电源辅助线第一子层远离所述衬底基板的一侧;
所述第二负电源接入端、所述第四负电源接入端和所述负电源辅助线第一子层为一体结构。
18.根据权利要求3所述的阵列基板,其中,所述阵列基板还包括:
电路板,位于所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端远离所述显示区域一侧的所述周边区域,所述第一正电源接入端、所述第二正电源接入端、所述第三正电源接入端、所述第四正电源接入端、所述第一负电源接入端、所述第二负电源接入端、所述第三负电源接入端和所述第四负电源接入端分别与所述电路板电连接。
19.根据权利要求1所述的阵列基板,其中,
所述辅助电极位于所述负电源线远离所述衬底基板的一侧,所述辅助电极与所述负电源辅助线通过负电源辅助过孔电连接。
20.根据权利要求1所述的阵列基板,其中,
所述发光元件为有机发光二极管,所述第一电极为阳极,所述第二电极为阴极。
21.一种显示装置,包括权利要求1至20任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111645383.4A CN114335114B (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201980002462.8A CN113316851A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
PCT/CN2019/118675 WO2021092875A1 (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
CN202111645383.4A CN114335114B (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980002462.8A Division CN113316851A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114335114A CN114335114A (zh) | 2022-04-12 |
CN114335114B true CN114335114B (zh) | 2023-08-22 |
Family
ID=75911658
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111645383.4A Active CN114335114B (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
CN201980002462.8A Pending CN113316851A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
CN202311113562.2A Pending CN117135970A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980002462.8A Pending CN113316851A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
CN202311113562.2A Pending CN117135970A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及显示装置 |
Country Status (10)
Country | Link |
---|---|
US (3) | US11864435B2 (zh) |
EP (3) | EP4030482A4 (zh) |
JP (3) | JP7410152B2 (zh) |
KR (1) | KR20220100786A (zh) |
CN (3) | CN114335114B (zh) |
AU (2) | AU2019474452B2 (zh) |
BR (1) | BR112021012098A2 (zh) |
MX (1) | MX2021010204A (zh) |
RU (1) | RU2763690C1 (zh) |
WO (1) | WO2021092875A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112201680B (zh) * | 2020-09-30 | 2023-05-19 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN116324601A (zh) * | 2021-07-30 | 2023-06-23 | 京东方科技集团股份有限公司 | 发光基板、背光源、显示装置 |
CN117501841A (zh) * | 2022-05-31 | 2024-02-02 | 京东方科技集团股份有限公司 | 发光基板及其制备方法、发光装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658262A (zh) * | 2003-11-27 | 2005-08-24 | 三星Sdi株式会社 | 使用多路分解器的发光显示设备 |
JP2011158910A (ja) * | 2011-03-02 | 2011-08-18 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
CN103761950A (zh) * | 2013-12-31 | 2014-04-30 | 深圳市华星光电技术有限公司 | 用于补偿液晶显示器的数据线阻抗的方法 |
CN104681589A (zh) * | 2013-11-28 | 2015-06-03 | 乐金显示有限公司 | 大面积有机发光二极管显示器 |
CN109713012A (zh) * | 2018-12-27 | 2019-05-03 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0000290D0 (en) * | 2000-01-07 | 2000-03-01 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
JP4452075B2 (ja) * | 2001-09-07 | 2010-04-21 | パナソニック株式会社 | El表示パネル、その駆動方法およびel表示装置 |
US7027044B2 (en) * | 2004-02-20 | 2006-04-11 | Au Optronics Corporation | Power line arrangement for electroluminescence display devices |
KR100600332B1 (ko) | 2004-08-25 | 2006-07-14 | 삼성에스디아이 주식회사 | 발광 표시장치 |
KR100683791B1 (ko) | 2005-07-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치 |
JP2007164161A (ja) * | 2005-11-16 | 2007-06-28 | Canon Inc | 表示装置及びカメラ |
US7692377B2 (en) | 2005-11-16 | 2010-04-06 | Canon Kabushiki Kaisha | Light emitting display device provided with external connection terminal located at peripheral portions of a display area |
JP5245213B2 (ja) | 2006-05-12 | 2013-07-24 | セイコーエプソン株式会社 | 発光装置及び電子機器 |
KR100722118B1 (ko) | 2006-09-04 | 2007-05-25 | 삼성에스디아이 주식회사 | 유기전계발광 표시 장치 |
US7679284B2 (en) | 2007-02-08 | 2010-03-16 | Seiko Epson Corporation | Light emitting device and electronic apparatus |
JP5104274B2 (ja) * | 2007-02-08 | 2012-12-19 | セイコーエプソン株式会社 | 発光装置 |
JP2009175476A (ja) | 2008-01-25 | 2009-08-06 | Sony Corp | 表示装置 |
BRPI0822274A2 (pt) * | 2008-02-27 | 2015-06-30 | Sharp Kk | Substrato de matriz ativo, painel de cristal líquido, dispositivo de exibição de cristal líquido, unidade de exibição de cristal líquido, e receptor de televisão |
WO2010052962A1 (ja) * | 2008-11-05 | 2010-05-14 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 |
US8854562B2 (en) * | 2009-05-21 | 2014-10-07 | Sharp Kabushiki Kaisha | Liquid crystal panel |
KR20120029895A (ko) * | 2010-09-17 | 2012-03-27 | 삼성모바일디스플레이주식회사 | 박막 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법 |
KR101560430B1 (ko) * | 2011-08-12 | 2015-10-14 | 엘지디스플레이 주식회사 | 표시장치 |
EP2851744B1 (en) * | 2012-05-16 | 2018-01-03 | Sharp Kabushiki Kaisha | Liquid crystal display |
KR20140042183A (ko) | 2012-09-28 | 2014-04-07 | 삼성디스플레이 주식회사 | 표시장치 |
JP6228735B2 (ja) | 2013-02-21 | 2017-11-08 | 株式会社ジャパンディスプレイ | 表示装置 |
KR102061115B1 (ko) * | 2013-02-26 | 2020-01-02 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
KR102099901B1 (ko) | 2013-12-19 | 2020-04-14 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
JP2015141816A (ja) | 2014-01-29 | 2015-08-03 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器 |
KR101763616B1 (ko) | 2015-07-29 | 2017-08-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR20170065713A (ko) * | 2015-12-03 | 2017-06-14 | 삼성디스플레이 주식회사 | 표시 장치 |
JP6745732B2 (ja) * | 2017-01-30 | 2020-08-26 | 三菱電機株式会社 | 液晶表示パネルおよび液晶表示装置 |
KR102360094B1 (ko) * | 2017-09-15 | 2022-02-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN107978622B (zh) * | 2017-11-22 | 2020-08-11 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、显示面板和显示装置 |
KR102527230B1 (ko) * | 2018-03-09 | 2023-05-02 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR102544242B1 (ko) | 2018-03-16 | 2023-06-19 | 삼성디스플레이 주식회사 | 표시 장치 |
CN110416254B (zh) * | 2018-04-27 | 2022-03-01 | 上海和辉光电股份有限公司 | 阵列基板及显示面板 |
US10797085B2 (en) * | 2018-05-14 | 2020-10-06 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Display panels and display devices |
-
2019
- 2019-11-15 EP EP19945473.7A patent/EP4030482A4/en active Pending
- 2019-11-15 MX MX2021010204A patent/MX2021010204A/es unknown
- 2019-11-15 JP JP2021538351A patent/JP7410152B2/ja active Active
- 2019-11-15 BR BR112021012098A patent/BR112021012098A2/pt unknown
- 2019-11-15 CN CN202111645383.4A patent/CN114335114B/zh active Active
- 2019-11-15 WO PCT/CN2019/118675 patent/WO2021092875A1/zh unknown
- 2019-11-15 CN CN201980002462.8A patent/CN113316851A/zh active Pending
- 2019-11-15 KR KR1020217026560A patent/KR20220100786A/ko active Search and Examination
- 2019-11-15 RU RU2021119105A patent/RU2763690C1/ru active
- 2019-11-15 CN CN202311113562.2A patent/CN117135970A/zh active Pending
- 2019-11-15 EP EP22158338.8A patent/EP4047662A1/en active Pending
- 2019-11-15 AU AU2019474452A patent/AU2019474452B2/en active Active
- 2019-11-15 EP EP23206174.7A patent/EP4344387A1/en active Pending
- 2019-11-15 US US17/256,197 patent/US11864435B2/en active Active
-
2022
- 2022-01-26 US US17/584,475 patent/US11963409B2/en active Active
- 2022-11-21 JP JP2022186013A patent/JP7420900B2/ja active Active
-
2023
- 2023-01-25 AU AU2023200414A patent/AU2023200414B2/en active Active
- 2023-09-19 US US18/369,930 patent/US20240008329A1/en active Pending
- 2023-11-08 JP JP2023191045A patent/JP2024020328A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658262A (zh) * | 2003-11-27 | 2005-08-24 | 三星Sdi株式会社 | 使用多路分解器的发光显示设备 |
JP2011158910A (ja) * | 2011-03-02 | 2011-08-18 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
CN104681589A (zh) * | 2013-11-28 | 2015-06-03 | 乐金显示有限公司 | 大面积有机发光二极管显示器 |
CN103761950A (zh) * | 2013-12-31 | 2014-04-30 | 深圳市华星光电技术有限公司 | 用于补偿液晶显示器的数据线阻抗的方法 |
CN109713012A (zh) * | 2018-12-27 | 2019-05-03 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP4030482A4 (en) | 2022-09-28 |
EP4030482A1 (en) | 2022-07-20 |
BR112021012098A2 (pt) | 2022-05-31 |
AU2019474452B2 (en) | 2022-11-24 |
RU2763690C1 (ru) | 2021-12-30 |
US20220149142A1 (en) | 2022-05-12 |
EP4047662A1 (en) | 2022-08-24 |
JP2024020328A (ja) | 2024-02-14 |
CN117135970A (zh) | 2023-11-28 |
CN113316851A (zh) | 2021-08-27 |
JP2023037627A (ja) | 2023-03-15 |
WO2021092875A1 (zh) | 2021-05-20 |
JP7420900B2 (ja) | 2024-01-23 |
KR20220100786A (ko) | 2022-07-18 |
AU2019474452A1 (en) | 2021-07-15 |
US20210367025A1 (en) | 2021-11-25 |
AU2023200414A1 (en) | 2023-02-23 |
CN114335114A (zh) | 2022-04-12 |
JP2023510434A (ja) | 2023-03-14 |
JP7410152B2 (ja) | 2024-01-09 |
US20240008329A1 (en) | 2024-01-04 |
AU2023200414B2 (en) | 2024-05-30 |
EP4344387A1 (en) | 2024-03-27 |
US11864435B2 (en) | 2024-01-02 |
MX2021010204A (es) | 2021-09-21 |
US11963409B2 (en) | 2024-04-16 |
WO2021092875A9 (zh) | 2021-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210193777A1 (en) | Display substrate and display device | |
CN114335114B (zh) | 阵列基板及显示装置 | |
US11906859B2 (en) | Display substrate and display device | |
KR20180047536A (ko) | 유기발광 표시장치 | |
CN112186019B (zh) | 显示面板及显示装置 | |
US7119370B2 (en) | Electro-optical device, method of manufacturing the same, and electronic instrument | |
WO2024046047A1 (zh) | 显示基板和显示装置 | |
CN113517262A (zh) | 显示面板及其制作方法、显示装置 | |
CN113594204B (zh) | 显示基板及其制备方法、显示装置 | |
KR20230160961A (ko) | 어레이 기판 및 디스플레이 디바이스 | |
US12002817B2 (en) | Display substrate, method for manufacturing same, and display device | |
WO2023184244A1 (zh) | 显示基板及显示装置 | |
US20220399374A1 (en) | Display substrate, method for manufacturing same, and display device | |
US20240074266A1 (en) | Display panel and display device | |
CN116963529A (zh) | 显示面板及制作方法、显示装置 | |
CN117501220A (zh) | 触控显示面板和触控显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |