WO2009107271A1

WO2009107271A1 - アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Info

Publication number: WO2009107271A1
Application number: PCT/JP2008/068472
Authority: WO
Inventors: 俊英津幡
Original assignee: シャープ株式会社
Priority date: 2008-02-27
Filing date: 2008-10-10
Publication date: 2009-09-03
Also published as: US20100328198A1; RU2452989C1; RU2010139231A; JP5203447B2; BRPI0822274A2; EP2249200A4; JPWO2009107271A1; CN101960371A; EP2249200A1; CN101960371B

Abstract

　第１のデータ信号線（１５ｘ）と、第１および第２の走査信号線（１６ａ・１６ｂ）と、第１のデータ信号線（１５ｘ）および第１の走査信号線（１６ａ）に接続された第１のトランジスタ（１２ａ）と、第１のデータ信号線（１５ｘ）および第２の走査信号線（１６ｂ）に接続された第２のトランジスタ（１２ｂ）と、１つの画素領域（１０１）内に形成された第１および第２の画素電極（１７ａ・１７ｂ）とを備え、第１および第２の画素電極（１７ａ・１７ｂ）が結合容量（Ｃ１０１）を介して接続され、第１および第２のトランジスタの一方（１２ａ）が第１の画素電極（１７ａ）に接続されるとともに他方（１２ｂ）が第２の画素電極（１７ｂ）に接続されている。こうすれば、容量結合型画素分割方式の液晶表示装置において、その表示品位（視野角特性）を高めることができる。

Description

アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

　本発明は、１画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置（画素分割方式）に関する。

　液晶表示装置のγ特性の視野角依存性を向上させる（例えば、画面の白浮き等を抑制する）ため、１画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置（画素分割方式、例えば特許文献１参照）が提案されている。

　特許文献１記載のアクティブマトリクス基板では、図５９に示すように、隣り合う２本のゲートバスライン１１２の間に画素領域が設けられ、画素領域の上端（ゲートバスラインに隣接する部分）に画素電極１２１ａが配され、中段に画素電極１２１ｂが配され、画素領域の下端（隣のゲートバスラインに隣接する部分）に画素電極１２１ｃが配され、画素電極１２１ａおよび画素電極１２１ｃが、トランジスタ１１６のソース電極１１６ｓから引き出されたソース引き出し配線１２９に接続され、ソース引き出し配線１２９に接続する制御電極１１８が絶縁層を介して画素電極１１２ｂと重なっており、中段の画素電極１２１ｂは、画素電極１２１ａ・１２１ｃそれぞれに対して容量結合されている（容量結合型画素分割方式）。このアクティブマトリクス基板を用いた液晶表示装置では、画素電極１２１ａ・１２１ｃに対応する副画素それぞれを明副画素、画素電極１２１ｂに対応する副画素を暗副画素とすることができ、これら明副画素（２個）・暗副画素（１個）の面積階調によって中間調を表示することができる。
日本国公開特許公報「特開２００６－３９２９０号公報（公開日：２００６年２月９日）」

　しかしながら、図５９のようなアクティブマトリクス基板を例えばＭＶＡ方式の液晶表示装置に適用した場合、１つの副画素に１（明または暗）×４＝４ドメインが形成されると考えられ、視野角特性の点で改善の余地があった。

　本発明は、容量結合型画素分割方式の液晶表示装置において、その視野角特性を高めることを目的とする。

　本液晶表示装置は、１つの画素領域に、容量を介して接続された２つの画素電極が設けられ、１つの画素領域に対応して２本の走査信号線が設けられ、一方の走査信号線に接続されたトランジスタが２つの画素電極の一方に接続され、他方の走査信号線に接続されたトランジスタが２つの画素電極の他方に接続されていることを特徴とする。

　本アクティブマトリクス基板を備えた液晶表示装置では、所定のフレームでは上記２本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことができる。これにより、同一の副画素を、あるフレームでは明副画素（中間調表示時）とし、別のフレームでは暗副画素（中間調表示時）とすることができ、液晶表示装置の視野角特性を高めることができる。

　本アクティブマトリクス基板では、上記２本の走査信号線は、画素領域の両側に配されているか、あるいは画素領域の両端部に重なるように配されている構成とすることもできる。

　本アクティブマトリクス基板では、上記２つの画素電極の一方に接続されたトランジスタと他方に接続されたトランジスタとが同一のデータ信号線に接続されている構成とすることもできる。

　本アクティブマトリクス基板では、上記２つの画素電極の一方と電気的に接続された結合容量電極を備え、該結合容量電極は、絶縁膜を介して上記２つの画素電極の他方と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、上記２つの画素電極の一方と電気的に接続された結合容量電極と、他方と電気的に接続された結合容量電極とを備え、各結合容量電極が、絶縁膜を介して上記２つの画素電極のうち電気的に接続されていない方と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、上記２つの画素電極、並びに一方の画素電極と電気的に接続された結合容量電極および他方の画素電極と電気的に接続された結合容量電極は、これらを上記２本の走査信号線の一方側から視たときの平面形状および平面配置が、これらを上記２本の走査信号線の他方側から視たときの平面形状および平面配置に一致するように設けられている構成とすることもできる。

　本アクティブマトリクス基板では、各結合容量電極と保持容量を形成する保持容量配線を備える構成とすることもできる。

　アクティブマトリクス基板では、上記２つの画素電極の少なくとも一方が、前段の画素領域に対応して設けられた走査信号線と保持容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、走査信号線の延伸方向を行方向とすれば、上記２本の走査信号線は行方向に並ぶ２つの画素領域に対応し、各画素領域には２つの画素電極が列方向に並べられ、行方向に隣接する２つの画素電極の一方に接続されるトランジスタが上記２本の走査信号線の一方に接続され、上記２つの画素電極の他方に接続されるトランジスタが上記２本の走査信号線の他方に接続されている構成とすることもできる。

　本アクティブマトリクス基板では、１つの画素領域に形成された２つの画素電極の一方に接続されたトランジスタの導通電極およびこれに電気的接続された導電部分と、該トランジスタに接続された走査信号線との重なり面積が、上記２つの画素電極の他方に接続されたトランジスタの導通電極およびこれに電気的接続された導電部分と、該トランジスタに接続された走査信号線との重なり面積に等しくなっている構成とすることもできる。

　本アクティブマトリクス基板は、１つの画素領域に、容量を介して接続された２つの画素電極が設けられ、隣接する２つの画素領域の間隙に対応して１本の走査信号線が設けられ、１つの画素領域の両側に位置する間隙の一方に対応して設けられた走査信号線に接続されたトランジスタが、該画素領域に設けられた２つの画素電極の一方に接続され、他方に対応して設けられた走査信号線に接続されたトランジスタが、上記２つの画素電極の他方に接続されていることを特徴とする。

　本液晶表示装置は、上記アクティブマトリクス基板を備え、所定のフレームでは上記２本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことを特徴とする。

　本液晶表示装置は、上記アクティブマトリクス基板を備え、各フレームでは順次走査信号線を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレームとそれ以外のフレームとで、走査方向を逆にすることを特徴とする。

　本液晶表示装置では、上記２本の走査信号線の一方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であり、上記２本の走査信号線の他方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であるようにすることもできる。

　本液晶表示装置では、上記２つの走査信号線の走査する方を、１フレームごとに切り替えるとともに同一画素に対応する信号電位の極性を２フレームごとに反転させるか、あるいは上記２つの走査信号線の走査する方を、連続する２フレームごとに切り替えるとともに同一画素に対応する信号電位の極性を１フレームごとに反転させることもできる。

　本液晶表示装置では、１つの画素に設けられた２つの画素電極の一方をディスチャージした後に、他方へ信号電位を書き込むこともできる。

　本液晶表示装置では、１つの画素に設けられた２つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをＯＦＦし、その後に他方の画素電極に信号電位を書き込むこともできる。

　本液晶表示装置では、１つの画素に設けられた２つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをＯＦＦし、その後に他方の画素電極に信号電位を書き込むことを、同一水平走査期間内に行うこともできる。

　本液晶表示装置では、１つの画素に設けられた２つの画素電極の一方に信号電位を書き込んでから１／２垂直走査期間～４／５垂直走査期間経過後に、上記２つの画素電極それぞれに共通電極電位を供給した状態でこれら画素電極に接続するトランジスタをＯＦＦすることもできる。

　本アクティブマトリクス基板は、第１データ信号線と、第１～第４走査信号線と、第１データ信号線および第１走査信号線に接続された第１トランジスタと、第１データ信号線および第２走査信号線に接続された第２トランジスタと、第１データ信号線および第３走査信号線に接続された第３トランジスタと、第１データ信号線および第４走査信号線に接続された第４トランジスタとを備え、第１データ信号線の延伸方向を列方向とすれば、第１画素領域に第１および第２画素電極が設けられ、第１画素領域と列方向に隣接する第２画素領域に、第３および第４画素電極が設けられ、第１および第２画素電極が容量を介して接続されるとともに、第３および第４画素電極が容量を介して接続され、第１および第２トランジスタの一方が第１の画素電極に接続されるとともに他方が第２画素電極に接続され、第３および第４トランジスタの一方が第３画素電極に接続されるとともに他方が第４画素電極に接続されていることを特徴とする。

　本アクティブマトリクス基板を用いた液晶表示装置では、あるフレームで第１走査信号線を選択し、別のフレームで第２走査信号線を選択すれば、１つの副画素に含まれる１つの画素電極が、あるフレームでは（トランジスタを介して）データ信号線に接続され、別のフレームでは（トランジスタおよび他の画素電極を介して）データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。また、１つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。

　本アクティブマトリクス基板では、第５および第６走査信号線と、第１データ信号線および第５走査信号線に接続された第５トランジスタと、第１データ信号線および第６走査信号線に接続された第６トランジスタとを備え、第１画素領域と列方向に隣接する第３画素領域に、第５および第６画素電極が設けられるとともに、該第５および第６画素電極が容量を介して接続され、第３画素電極、第４画素電極、第１画素電極、第２画素電極、第５画素電極、および第６画素電極がこの順で列方向に並び、第１画素電極と第４走査信号線との間に保持容量が形成されるとともに、第２画素電極と第５走査信号線との間に保持容量が形成される構成とすることもできる。

　本アクティブマトリクス基板では、第１画素電極と第２走査信号線とが保持容量を形成するとともに、第２画素電極と第１走査信号線とが保持容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、第２データ信号線と、第２データ信号線および第１走査信号線に接続された第７トランジスタと、第２データ信号線および上記第２走査信号線に接続された第８トランジスタとを備え、第１画素領域と行方向に隣接する第４画素領域に、第７および第８画素電極が設けられるとともに、上記第７および第８画素電極が容量を介して接続され、第１および第２画素電極が列方向に隣接するとともに、第７および第８画素電極が列方向に隣接し、第１および第７画素電極が行方向に隣接するとともに、第２および第８画素電極が行方向に隣接し、第１トランジスタが第１画素電極に接続されるとともに第２トランジスタが第２画素電極に接続され、第７トランジスタが第８画素電極に接続されるとともに第８トランジスタが第７画素電極に接続されている構成とすることもできる。

　本アクティブマトリクス基板では、第２データ信号線と、第２データ信号線および第１走査信号線に接続された第７トランジスタと、第２データ信号線および上記第２走査信号線に接続された第８トランジスタとを備え、第１画素領域と行方向に隣接する第４画素領域に、第７および第８画素電極が設けられるとともに、該第７および第８画素電極が容量を介して接続され、第１および第２画素電極が列方向に隣接するとともに、第７および第８画素電極が列方向に隣接し、第１および第７画素電極が行方向に隣接するとともに、第２および第８画素電極が行方向に隣接し、第１トランジスタが第１画素電極に接続されるとともに第２トランジスタが第２画素電極に接続され、第７トランジスタが第７画素電極に接続されるとともに第８トランジスタが第８画素電極に接続されている構成とすることもできる。

　本アクティブマトリクス基板は、第１および第２データ信号線と、第１および第２走査信号線と、第１データ信号線および第１走査信号線に接続された２つのトランジスタと、第１データ信号線および第２走査信号線に接続された２つのトランジスタと、第２データ信号線および第１走査信号線に接続された２つのトランジスタと、第２データ信号線および第２走査信号線に接続された２つのトランジスタとを備え、第１データ信号線の延伸方向を列方向とすれば、第１画素領域に第１および第２画素電極が設けられ、第１画素領域と列方向に隣接する第２画素領域に、第３および第４画素電極が設けられ、第１画素領域と列方向に隣接する第３画素領域に、第５および第６画素電極が設けられ、第１画素領域と行方向に隣接する第４画素領域に、第７および第８画素電極が設けられ、第１および第７画素電極が行方向に隣接するとともに、第２および第８画素電極が行方向に隣接し、第１データ信号線および第１走査信号線に接続された２つのトランジスタの一方が第１画素電極に接続されるとともに、他方が第４画素電極に接続され、第１データ信号線および第２走査信号線に接続された２つのトランジスタの一方が第２画素電極に接続されるとともに、他方が第５画素電極に接続され、第２データ信号線および第１走査信号線に接続された２つのトランジスタの一方が第８画素電極に接続され、第２データ信号線および第２走査信号線に接続された２つのトランジスタの一方が第７画素電極に接続されることを特徴とする。

　本アクティブマトリクス基板を用いた液晶表示装置では、連続する複数のフレームからなる第１期の各フレームでは第１走査信号線、第２走査信号線の順で選択し、第１期に続く、連続する複数フレームからなる第２期の各フレームでは第２走査信号線、第１走査信号線の順で選択すると、１つの副画素に含まれる１つの画素電極が、あるフレームでは（トランジスタを介して）データ信号線に接続され、別のフレームでは（トランジスタおよび他の画素電極を介して）データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。また、１つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。
また、行方向に隣接する２つの画素に含まれる４つの画素電極につき、斜め向かいに配された２つの画素電極同士（第１画素電極と第８画素電極あるいは第２画素電極と第７画素電極）が同一の走査信号線に接続されるため、行方向に隣接する２つの副画素の一方が明副画素となるフレームでは他方が暗副画素となる。これにより、明副画素同士が行方向に隣接したり、暗副画素同士が行方向に隣接したりする構成と比較して表示ムラ（例えば、横縞状のムラ）やざらつき感（ジャギー感）を抑制することができる。

　本アクティブマトリクス基板では、保持容量配線を備え、該保持容量配線が第１および第２画素電極それぞれと保持容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、平面的に視れば、第１および第２走査信号線の間に、第１画素電極の全部またはエッジ部を除く部分と、第２画素電極の全部またはエッジ部を除く部分とが設けられている構成とすることもできる。

　本アクティブマトリクス基板は、第１トランジスタの導通電極およびこれに電気的接続された導電部分と第１走査信号線との重なり面積が、第２トランジスタの導通電極およびこれに電気的接続された導電部分と第２走査信号線との重なり面積に等しい構成とすることもできる。

　本アクティブマトリクス基板では、第１および第２トランジスタの導通電極と同層に形成された保持容量電極を備え、該保持容量電極が第１および第２画素電極の一方と電気的に接続されるとともに、ゲート絶縁層を介して保持容量配線と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、第１および第２トランジスタの導通電極と同層に形成された結合容量電極を備え、該結合容量電極が第１および第２画素電極の一方と電気的に接続されるとともに、層間絶縁層を介して他方と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、第１および第２トランジスタの導通電極と同層に形成された結合容量電極を備え、該結合容量電極は、第１および第２画素電極の一方と電気的に接続されるとともに層間絶縁層を介して他方と重なり、かつ、ゲート絶縁膜を介して上記保持容量配線と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、第１および第２トランジスタの導通電極と同層に形成された保持容量電極を備え、該保持容量電極は、第１および第２画素電極の一方と電気的に接続されるとともにゲート絶縁層を介して上記各走査信号線のいずれか１本と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、層間絶縁層を介して第２画素電極と重なる第１結合容量電極と、層間絶縁層を介して第１画素電極と重なる第２結合容量電極とを備え、第１トランジスタの導通電極から引き出された第１引き出し配線と第１結合容量電極とが同層で接続されるとともに、第１引き出し配線と第１画素電極とがコンタクトホールを介して接続され、第２トランジスタの導通電極から引き出された第２引き出し配線と第２結合容量電極とが同層で接続されるとともに、第２引き出し配線と第２画素電極とがコンタクトホールを介して接続されている構成とすることもできる。この場合、平面的に視れば、第１および第２走査信号線の間に、第１画素電極の全部またはエッジ部を除く部分と、第２画素電極の全部またはエッジ部を除く部分とが設けられ、第１および第２画素電極、第１および第２結合容量電極、並びに第１および第２引き出し配線は、これらを第１走査信号線側および第２走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられている構成とすることもできる。

　本アクティブマトリクス基板では、層間絶縁層を介して第２画素電極と重なる第１結合容量電極と、層間絶縁層を介して第１画素電極と重なる第２結合容量電極とを備え、第１トランジスタの導通電極と第１画素電極とがコンタクトホールを介して接続されるとともに、第１画素電極と第１結合容量電極とがコンタクトホールを介して接続され、第２トランジスタの導通電極と第２画素電極とがコンタクトホールを介して接続されるとともに、第２画素電極と第２結合容量電極とがコンタクトホールを介して接続されている構成とすることもできる。この場合、平面的に視れば、第１および第２走査信号線の間に、第１画素電極の全部またはエッジ部を除く部分と、第２画素電極の全部またはエッジ部を除く部分とが設けられ、第１および第２画素電極並びに第１および第２結合容量電極は、これらを第１走査信号線側および第２走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられている構成とすることもできる。

　本アクティブマトリクス基板では、第１および第２画素電極が列方向に隣接しており、第１画素電極が有するエッジのうち第２画素電極と隣接するエッジが第２結合容量電極と重なり、第２画素電極が有するエッジのうち第１画素電極と隣接するエッジが第１結合容量電極と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、上記層間絶縁膜は、結合容量電極と重なる部分の少なくとも一部が薄くなっている構成とすることもできる。

　本アクティブマトリクス基板では、上記ゲート絶縁膜は、保持容量電極と重なる部分の少なくとも一部が薄くなっている構成とすることもできる。

　本アクティブマトリクス基板では、上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、結合容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されている構成とすることもできる。

　本アクティブマトリクス基板では、上記ゲート絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、保持容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されている構成とすることもできる。

　本アクティブマトリクス基板では、上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれている構成とすることもできる。

　本液晶表示装置は、上記アクティブマトリクス基板を備え、あるフレームでは第１走査信号線が選択され、別のフレームでは第２走査信号線が選択されることを特徴とする。

　本液晶表示装置は、上記アクティブマトリクス基板を備え、連続するｎ（ｎは複数）フレームの各フレームでは第１および第２走査信号線の一方が選択されるとともに、次に連続するｎフレームの各フレームでは他方が選択される構成とすることもできる。この場合、ｎは偶数であり、上記第１および第２画素電極に供給される信号電位の極性は、１フレーム単位で反転する構成とすることもできる。

　本液晶表示装置は、上記アクティブマトリクス基板を備え、連続する２つのフレームの一方で第１走査信号線が選択され、他方で第２走査信号線が選択される構成とすることもできる。この場合、上記第１および第２画素電極に供給される信号電位の極性は、連続する２フレーム単位で反転する構成とすることもできる。

　本液晶表示装置は、上記アクティブマトリクス基板を備え、連続する複数のフレームからなる第１期の各フレームでは第１および第２走査信号線の一方が選択されるとともに、第１期に続く、連続する複数フレームからなる第２期の各フレームでは他方が選択され、第１期と第２期では走査方向が逆になる構成とすることもできる。

　本液晶表示装置は、第１データ信号線と、第１および第２走査信号線と、第１データ信号線および第１走査信号線に接続された２つのトランジスタと、第１データ信号線および第２走査信号線に接続された２つのトランジスタと、第２データ信号線および第１走査信号線に接続された２つのトランジスタとを備え、第１データ信号線の延伸方向を列方向とすれば、第１画素領域に第１および第２画素電極が設けられ、第１画素領域と列方向に隣接する第２画素領域に、第３および第４画素電極が設けられ、第１画素領域と列方向に隣接する第３画素領域に、第５および第６画素電極が設けられ、第１データ信号線および第１走査信号線に接続された２つのトランジスタの一方が第１画素電極に接続されるとともに、他方が第４画素電極に接続され、第１データ信号線および第２走査信号線に接続された２つのトランジスタの一方が第２画素電極に接続されるとともに、他方が第５画素電極に接続され、連続する複数のフレームからなる第１期の各フレームでは、第１走査信号線、第２走査信号線の順で選択され、第１期に続く、連続する複数フレームからなる第２期の各フレームでは、第２走査信号線、第１走査信号線の順で選択されることを特徴とする。

　本液晶表示装置では、１つの副画素に含まれる１つの画素電極が、あるフレームでは（トランジスタを介して）データ信号線に接続され、別のフレームでは（トランジスタおよび他の画素電極を介して）データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。また、１つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。

　本液晶表示装置では、第１データ信号線に供給される信号電位の極性が一水平走査期間ごとに反転する構成とすることもできる。また、同一水平走査期間においては、第１データ信号線およびこれに隣接するデータ信号線それぞれに、逆極性の信号電位が供給される構成とすることもできる。

　本液晶表示装置では、各走査信号線を駆動する走査信号線駆動回路を備え、上記第１および第２走査信号線それぞれに供給される選択信号は、上記走査信号線駆動回路が有する１つのシフトレジスタの同一段からの出力を用いて生成されている構成とすることもできる。

　本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。

　以上のように、本アクティブマトリクス基板を用いた液晶表示装置では、所定のフレームでは上記２本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことができる。これにより、同一の副画素を、あるフレームでは明副画素（中間調表示時）とし、別のフレームでは暗副画素（中間調表示時）とすることができ、液晶表示装置の視野角特性を高めることができる。

液晶パネル５ａの構成を示す回路図である。液晶パネル５ａの構成を示す平面図である。図２のＡ－Ｂ断面の具体例を示す断面図である。図２に示すＡ－Ｂ断面の他の具体例を示す断面図である。液晶パネル５ａの他の構成を示す平面図である。液晶パネル５ａを備えた液晶表示装置の駆動方法を示すタイミングチャートである。図６の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。液晶パネル５ａを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。図８の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。液晶パネル５ｂの構成を示す回路図である。液晶パネル５ｂの構成を示す平面図である。液晶パネル５ｂの他の構成を示す平面図である。液晶パネル５ｂを備えた液晶表示装置の駆動方法を示すタイミングチャートである。図１３の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。液晶パネル５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。図１５の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。液晶パネル５ｂを備えた液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。液晶パネル５ｂを備えた液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。液晶パネル５ａ・５ｂを駆動するゲートドライバの構成を示す回路図である。図１９のゲートドライバの駆動方法を示すタイミングチャートである。液晶パネル５ａ・５ｂを駆動するゲートドライバの他の構成を示す回路図である。図２１のゲートドライバの駆動方法を示すタイミングチャートである。液晶パネル５ａの他の構成を示す平面図である。液晶パネル５ｃの構成を示す回路図である。液晶パネル５ｃの構成を示す平面図である。図２５の二点破線部の断面の具体例を示す断面図である。図２５の二点破線部で示す断面の他の具体例を示す断面図である。液晶パネル５ｃの他の構成を示す平面図である。液晶パネル５ｃのさらに他の構成を示す平面図である。液晶パネル５ｃを備えた液晶表示装置の駆動方法を示すタイミングチャートである。図３０の駆動方法を用いた場合の各期の表示状態を示す模式図である。液晶パネル５ｃを駆動するゲートドライバの構成を示す回路図である。図３２のゲートドライバの駆動方法を示すタイミングチャートである。液晶パネル５ｄの構成を示す回路図である。液晶パネル５ｄの構成を示す平面図である。液晶パネル５ｅの構成を示す回路図である。液晶パネル５ｅの構成を示す平面図である。液晶パネル５ｅを備えた液晶表示装置の駆動方法を示すタイミングチャートである。図３８の駆動方法を用いた場合の各期の表示状態を示す模式図である。液晶パネル５ａのさらに他の構成を示す回路図である。液晶パネル５ｂのさらに他の構成を示す回路図である。（ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。（ａ）（ｂ）はソースドライバの他の構成を示す回路図である。ソースドライバのさらに他の構成を示す回路図である。本液晶表示装置の全体構成を説明するブロック図である。本液晶表示装置の機能を説明するブロック図である。本テレビジョン受像機の機能を説明するブロック図である。本テレビジョン受像機の構成を示す分解斜視図である。液晶パネル５ａをＭＶＡ方式とする場合の一構成例を示す平面図である。液晶パネル５ａを備えた液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。液晶パネル５ａを備えた液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。液晶パネル５ａを備えた液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。実施の形態３にかかる液晶パネルのさらに他の構成例を示す平面図である。実施の形態３にかかる液晶パネルのさらに他の構成例を示す平面図である。実施の形態２にかかる液晶パネルのさらに他の構成例を示す平面図である。実施の形態３にかかる液晶パネルのさらに他の構成例を示す平面図である。実施の形態５にかかる液晶パネルのさらに他の構成例を示す平面図である。実施の形態２にかかる液晶パネルのさらに他の構成例を示す平面図である。従来の液晶パネルの構成を示す平面図である。

符号の説明

　５ａ～５ｅ　液晶パネル
　１１ａ・１１ｂ・４１Ａ・４１Ｂ　コンタクトホール
　１２ａ～１２ｆ・１２Ａ～１２Ｆ　トランジスタ
　１５ｘ　１５Ｘ　データ信号線
　１６ａ～１６ｆ　１６ｐ～１６ｓ走査信号線
　１７ａ～１７ｆ　画素電極
　１７Ａ～１７Ｆ　画素電極
　１８ｘ～１８ｚ　保持容量配線
　２１　有機ゲート絶縁膜
　２２　無機ゲート絶縁膜
　２４　半導体層
　２５　無機層間絶縁膜
　２６　有機層間絶縁膜
　３７ａ・３７ｂ・３７Ａ・３７Ｂ　結合容量電極
　６７ａ・６７ｂ・６７Ａ・６７Ｂ　保持容量電極
　７７ａ・７７ｂ・７７Ａ・７７Ｂ　コンタクト電極
　８４　液晶表示ユニット
　１００・１０１　画素
　６０１　テレビジョン受像機
　８００　液晶表示装置
　Ｃ１００・Ｃ１０１　結合容量

　本発明にかかる実施の形態の例を、図１～５８を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置（あるいはこれに用いられる液晶パネルやアクティブマトリクス基板）の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。

　〔実施の形態１〕
　図１は本液晶パネルの一部を示す等価回路図である。図１に示すように、液晶パネル５ａは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ａ～１６ｆ）、行および列方向に並べられた画素（１００～１０５）、保持容量配線（１８ｘ～１８ｚ）、および共通電極（対向電極）ｃｏｍを備え、奇数番目の画素列に含まれる各画素の構造は同一であり、偶数番目の画素列に含まれる各画素の構造も同一であるが、奇数番目の画素列に含まれる各画素の構造と偶数番目の画素列に含まれる各画素の構造とが異なっている。なお、画素１００～１０２が含まれる画素列と、画素１０３～１０５が含まれる画素列とが隣接している。

　液晶パネル５ａでは、１つの画素に対応して１本のデータ信号線と２本の走査信号線とが設けられており、画素１００に設けられた２つの画素電極１７ｃ・１７ｄ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｅ・１７ｆが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ｃ・１７Ｄ、画素１０４に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０５に設けられた２つの画素電極１７Ｅ・１７Ｆが一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆがそれぞれ行方向に隣接している。

　画素１００では、画素電極１７ｃおよび１７ｄが結合容量Ｃ１００を介して接続され、画素電極１７ｃが、走査信号線１６ｃに接続されたトランジスタ１２ｃを介してデータ信号線１５ｘに接続され、画素電極１７ｄが、走査信号線１６ｄに接続されたトランジスタ１２ｄを介してデータ信号線１５ｘに接続され、画素電極１７ｃおよび保持容量配線１８ｙ間に保持容量Ｃｈｃが形成され、画素電極１７ｄおよび保持容量配線１８ｙ間に保持容量Ｃｈｄが形成され、画素電極１７ｃおよび共通電極ｃｏｍ間に液晶容量Ｃｌｃが形成され、画素電極１７ｄおよび共通電極ｃｏｍ間に液晶容量Ｃｌｄが形成されている。

　一方、画素１００と列方向に隣接する画素１０３では、画素電極１７Ｃおよび１７Ｄが結合容量Ｃ１０３を介して接続され、画素電極１７Ｃが、走査信号線１６ｄに接続されたトランジスタ１２Ｄを介してデータ信号線１５Ｘに接続され、画素電極１７Ｄが、走査信号線１６ｃに接続されたトランジスタ１２Ｃを介してデータ信号線１５Ｘに接続され、画素電極１７Ｃおよび保持容量配線１８ｙ間に保持容量ＣｈＣが形成され、画素電極１７Ｄおよび保持容量配線１８ｙ間に保持容量ＣｈＤが形成され、画素電極１７Ｃおよび共通電極ｃｏｍ間に液晶容量ＣｌＣが形成され、画素電極１７Ｄおよび共通電極ｃｏｍ間に液晶容量ＣｌＤが形成されている。

　また、画素１００と行方向に隣接する画素１０１では、画素電極１７ａおよび１７ｂが結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ａに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｂに接続されたトランジスタ１２ｂを介してデータ信号線１５ｘに接続され、画素電極１７ａおよび保持容量配線１８ｘ間に保持容量Ｃｈａが形成され、画素電極１７ｂおよび保持容量配線１８ｘ間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。

　一方、画素１０１と列方向に隣接する画素１０４では、画素電極１７Ａおよび１７Ｂが結合容量Ｃ１０４を介して接続され、画素電極１７Ａが、走査信号線１６ｂに接続されたトランジスタ１２Ｂを介してデータ信号線１５Ｘに接続され、画素電極１７Ｂが、走査信号線１６ａに接続されたトランジスタ１２Ａを介してデータ信号線１５Ｘに接続され、画素電極１７Ａおよび保持容量配線１８ｘ間に保持容量ＣｈＡが形成され、画素電極１７Ｂおよび保持容量配線１８ｘ間に保持容量ＣｈＢが形成され、画素電極１７Ａおよび共通電極ｃｏｍ間に液晶容量ＣｌＡが形成され、画素電極１７Ｂおよび共通電極ｃｏｍ間に液晶容量ＣｌＢが形成されている。

　液晶パネル５ａを備えた液晶表示装置では、例えば、１つの画素に対応する２本の走査信号線について、連続する２つのフレームの前フレームで一方を選択し、後フレームで他方を選択する。具体的には、連続する２つのフレームの一方で走査信号線１６ｃ、１６ａ、１６ｅを順次選択し、他方で走査信号線１６ｄ・１６ｂ・１６ｆを順次選択する。また、液晶パネル５ａを備えた液晶表示装置では、連続するｎ（ｎは複数）フレームの各フレームでは一方を選択し、次に連続するｎフレームの各フレームでは他方を選択してもよい。具体的には、連続するｎ（ｎは複数）フレームの各フレームでは走査信号線１６ｃ、１６ａ、１６ｅを順次選択する一方、次に連続するｎフレームの各フレームでは走査信号線１６ｄ・１６ｂ・１６ｆを順次選択してもよい。

　走査信号線１６ａが選択された場合には、画素電極１７ａがデータ信号線１５ｘに（トランジスタ１２ａを介して）接続され、画素電極１７ｂがデータ信号線１５ｘに（トランジスタ１２ａおよび画素電極１７ａを介して）容量結合されるため、Ｃｌａ（容量値）＝Ｃｌｂ（容量値）＝Ｃｌ，Ｃｈａ（容量値）＝Ｃｈｂ（容量値）＝Ｃｈ，Ｃｏ＝Ｃｌ＋Ｃｈ，Ｃ１０１の容量値をＣα，トランジスタ１２ａがＯＦＦした後の画素電極１７ａの電位をＶａとして、トランジスタ１２ａがＯＦＦした後の画素電極１７ｂの電位＝Ｖａ×（Ｃα／（Ｃα＋Ｃｏ））となり、画素電極１７ａを含む副画素は明副画素、画素電極１７ｂを含む副画素は暗副画素となる。一方、走査信号線１６ｂが選択された場合には、画素電極１７ｂがデータ信号線１５ｘに（トランジスタ１２ｂを介して）接続され、画素電極１７ａがデータ信号線１５ｘに（トランジスタ１２ｂおよび画素電極１７ｂを介して）容量結合されるため、トランジスタ１２ｂがＯＦＦした後の画素電極１７ｂの電位をＶｂとして、トランジスタ１２ｂがＯＦＦした後の画素電極１７ａの電位＝Ｖｂ×（Ｃα／（Ｃα＋Ｃｏ））となり、画素電極１７ｂを含む副画素は明副画素、画素電極１７ａを含む副画素は暗副画素となる。

　このように、本液晶表示装置では、１つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。

　また、本液晶表示装置では、１つの副画素が明副画素であったり暗副画素であったりするため、例えば本液晶パネルを図４９（後述）のようなＭＶＡ方式とし、これを液晶表示装置に適用した場合に、時間的にみて、１つの副画素に２（明および暗）×４＝８ドメインが形成されることになる。これにより、液晶表示装置の視野角特性を高めることができる。

　ここで、連続する２つのフレームの前フレームで１つの画素に対応する２本の走査信号線の一方を選択し、後フレームで他方を選択する場合、この２本の走査信号線それぞれに接続する画素電極に供給される信号電位の極性を、連続する２フレーム単位で反転させるようにする。例えば、連続する２つのフレームの一方で走査信号線１６ａを選択し、他方で走査信号線１６ｂを選択する場合には、画素電極１７ａ・１７ｂに供給される信号電位の極性を連続する２フレーム単位で反転させるようにする（後述）。また、連続するｎ（ｎは複数）フレームの各フレームで１つの画素に対応する２本の走査信号線の一方を選択し、次に連続するｎフレームの各フレームで他方を選択する場合には、ｎを偶数とし、この２本の走査信号線それぞれに接続する画素電極に供給される信号電位の極性を、１フレーム単位で反転させるようにする。例えば、連続するｎ（ｎは偶数）フレームの各フレームでは走査信号線１６ａを選択する一方、次に連続するｎフレームの各フレームでは走査信号線１６ｂを選択する場合には、画素電極１７ａ・１７ｂに供給される信号電位の極性を１フレーム単位で反転させるようにする。こうすれば、各副画素およびその画素電極について、画素電極の電位がプラス極性で明副画素になるフレームの数（それらの合計期間）と、画素電極の電位がマイナス極性で明副画素になるフレームの数（それらの合計期間）とを等しく、かつ、画素電極の電位がプラス極性で暗副画素になるフレームの数（それらの合計期間）と、画素電極電位がマイナス極性で暗副画素になるフレームの数（それらの合計期間）とを等しくすることができ、各副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。

　また、本液晶表示装置では、副画素内の画素電極が、あるフレームでは（トランジスタを介して）データ信号線に接続され、別のフレームでは（トランジスタおよび他の画素電極を介して）データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。

　この点について以下に説明を加える。アクティブマトリクス型の液晶表示装置の各画素では、ゲートライン（走査信号線）に供給されるゲートオンパルス信号が立ち下がった（非アクティブ化した）ときに、トランジスタの導通電極のうち画素電極に接続する電極とゲートラインとの寄生容量に起因して、ソースライン（データ信号線）から書き込まれた画素電極の電位が引き込まれる現象が起こる。すなわち、画素を交流駆動する場合に、ある階調に対するプラスの信号電位とマイナスの信号電位とを対向電位（Ｖｃｏｍ）に対して対称にすると、上記現象によって、プラスの信号電位を書き込んだときの画素電位とマイナスの信号電位を書き込んだときの画素電位の中間電位が対向電位からずれ、画素の液晶層にＤＣ電圧が印加（画素電極電位の時間的積分値が対向電位からずれる）ことになる。この液晶層へのＤＣ電圧の印加は画素の焼き付きの原因となる。そこで一般には、ある階調に対するプラスおよびマイナスの信号電位を該階調での引き込み電圧を考慮して設定することで該引き込み電圧の影響を回避している。しかしながら、図４９のような液晶表示装置において、トランジスタを介してソースラインに直接接続する画素電極（１２１ａ・１２１ｃ）については上記のようにして引き込み電圧の影響を回避することが可能であるが、これら画素電極（１２１ａ・１２１ｃ）と容量結合する画素電極（１２１ｂ）については引き込み電圧の影響を適正に回避することが困難であり、これに起因して該画素電極（１２１ｂ）を含む副画素が焼き付くおそれがある。

　また、本液晶表示装置では、行方向に隣接する（２本の走査信号線を共有する）２つの画素に含まれる４つの画素電極につき、斜め向かいに配された２つの画素電極同士が同一の走査信号線に接続されるため、行方向に隣接する２つの副画素の一方が明副画素となるフレームでは他方が暗副画素となる。これにより、明副画素同士が行方向に隣接したり、暗副画素同士が行方向に隣接したりする構成と比較して表示ムラ（例えば、横縞状のムラ）やざらつき感（ジャギー感）を抑制することができる。また、列方向に隣接する２つの副画素の一方が明副画素となるフレームでは他方が暗画素となるため、明画素同士が列方向に隣接したり、暗画素同士が列方向に隣接したりする構成と比較して表示ムラ（例えば、縦縞状のムラ）やざらつき感（ジャギー感）を抑制することができる。

　なお、各データ信号線（１５ｘ・１５Ｘ）に供給する信号電位の極性を一水平走査期間（１Ｈ）ごとに反転させることで、列方向に隣接する２つの画素間においてトランジスタＯＦＦ時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる（後述）。また、同一水平走査期間において、隣接する２本のデータ信号線（１５ｘ・１５Ｘ）それぞれに逆極性の信号電位を供給することで、行方向に隣接する２つの画素間においてトランジスタＯＦＦ時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる（後述）。

　液晶パネル５ａの一具体例を図２に示す。図２の液晶パネルでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられ、保持容量配線１８ｙが画素１００・１０３それぞれの中央を横切り、保持容量配線１８ｘが画素１０１・１０４それぞれの中央を横切っている。

　ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｃ・１７ｄが列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｃ・１７Ｄが列方向に並べられている。

　また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ａ・１７ｂが列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ａ・１７Ｂが列方向に並べられている。

　画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂおよび結合容量電極３７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ａを介して画素電極１７ｂに接続されるとともに、結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なっている。これにより、結合容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。さらに、結合容量電極３７ａ・３７ｂそれぞれがゲート絶縁膜を介して保持容量配線１８ｘと重なっている。これにより、結合容量電極３７ａおよび保持容量配線１８ｘの重なり部分に保持容量Ｃｈａ（図１参照）が形成され、結合容量電極３７ｂおよび保持容量配線１８ｘの重なり部分に保持容量Ｃｈｂ（図１参照）が形成される。

　なお、図２に示されるように、上記画素電極１７ａ・１７ｂ、ドレイン引き出し配線２７ａ・２７ｂ、コンタクト電極７７ａ・７７ｂ、コンタクトホール１１ａ・１１ｂ、および結合容量電極３７ａ・３７ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０１内に設けられている。また、ドレイン電極９ａおよびドレイン引き出し配線２７ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９ｂおよびドレイン引き出し配線２７ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。

　また、液晶パネル５ａの画素１０１では、結合容量電極を２つ（３７ａ・３７ｂ）設けて結合容量を並列化している。したがって、ドレイン引き出し配線２７ａが先端部分（コンタクトホール１１ａ・結合容量電極３７ａ間）で断線しても、走査信号線１６ａ・１６ｂそれぞれが選択されるフレームで画素１０１を駆動すること（明・暗副画素の形成）が可能となる。また、ドレイン引き出し配線２７ａが根元部分（コンタクトホール１１ａ・ドレイン電極９ａ間）で断線しても、走査信号線１６ｂが選択されるフレームでは画素１０１を駆動すること（明・暗副画素の形成）が可能となる。また、保持容量配線１８ｘと結合容量電極３７ａとが短絡しても、ドレイン引き出し配線２７ａを先端部分（例えば、画素電極１７ａ・１７ｂの間隙下）で切断（修正切断）すれば、走査信号線１６ａ・１６ｂそれぞれが選択されるフレームで画素１０１を駆動すること（明・暗副画素の形成）が可能となるし、切断しなくても、走査信号線１６ｂが選択されるフレームで画素１０１を不完全ながら駆動することが可能となる（明副画素と黒副画素が形成される）。また、画素電極１７ｂと結合容量電極３７ａとが短絡しても、ドレイン引き出し配線２７ａを先端部分（例えば、画素電極１７ａ・１７ｂの間隙下）で切断（修正切断）すれば、走査信号線１６ａ・１６ｂそれぞれが選択されるフレームで画素１０１を駆動すること（明・暗副画素の形成）が可能となるし、切断しなくても、画素１０１を不完全ながら駆動することができる（画素全体が明副画素になる）。また、液晶パネル５ａの画素１０４では、結合容量電極を２つ（３７Ａ・３７Ｂ）設けて結合容量を並列化している。したがって、ドレイン引き出し配線２７Ａが断線しても、走査信号線１６Ｂが選択されるフレームでは画素１０４を駆動すること（明・暗副画素の形成）が可能となる。また、画素電極１７Ａと結合容量電極３７Ａとが短絡しても、画素１０４を不完全ながら駆動することができる（画素全体が明副画素になる）。また、保持容量配線１８ｘとコンタクト電極７７Ａとが短絡しても、走査信号線１６ｂが選択されるフレームで画素１０４を不完全ながら駆動することが可能となる（明副画素と黒副画素が形成される）。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６ａ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａはデータ信号線１５Ｘに接続され、ドレイン電極９Ａは、ドレイン引き出し配線２７Ａに接続され、このドレイン引き出し配線２７Ａは結合容量電極３７Ａおよびコンタクト電極７７Ａに接続され、コンタクト電極７７Ａはコンタクトホール１１Ａを介して画素電極１７Ｂに接続されるとともに、結合容量電極３７Ａは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図１参照）が形成される。また、ソース電極８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ｂはドレイン引き出し配線２７Ｂに接続され、このドレイン引き出し配線２７Ｂは結合容量電極３７Ｂおよびコンタクト電極７７Ｂに接続され、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ａに接続されるとともに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ｂと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図１参照）が形成される。さらに、コンタクト電極７７Ａ・７７Ｂそれぞれがゲート絶縁膜を介して保持容量配線１８ｘと重なっており、これによって、保持容量ＣｈＡ・ＣｈＢが形成される。

　なお、図２に示されるように、上記画素電極１７Ａ・１７Ｂ、ドレイン引き出し配線２７Ａ・２７Ｂ、コンタクト電極７７Ａ・７７Ｂ、コンタクトホール１１Ａ・１１Ｂ、および結合容量電極３７Ａ・３７Ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０４内に設けられている。また、ドレイン電極９Ａおよびドレイン引き出し配線２７Ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９Ｂおよびドレイン引き出し配線２７Ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　図３は図２のＡ－Ｂ断面図である。同図に示すように、液晶パネル５ａは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。

　アクティブマトリクス基板５では、ガラス基板３１上に走査信号線１６ａおよび保持容量配線１８ｘが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２上には、半導体層２４（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極８ａ、ドレイン電極９ａ、ドレイン引き出し配線２７ａ・２７ｂ、コンタクト電極７７ａおよび結合容量電極３７ａが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。無機層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール１１ａでは、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａとコンタクト電極７７ａとが接続される。また、ドレイン引き出し配線２７ａに繋がる結合容量電極３７ａは無機層間絶縁膜２５を介して画素電極１７ｂと重なっており、これによって、結合容量Ｃ１０１（図１参照）が形成される。また、結合容量電極３７ａは無機ゲート絶縁膜２２を介して保持容量配線１８ｘと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。

　一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。

　なお、図２の液晶パネルをＭＶＡ（マルチドメインバーティカルアライメント）方式とした構成を図４９に示す。同図に示すように、ＭＶＡ方式の液晶パネルでは、例えば、アクティブマトリクス基板の各画素電極に配向規制用のスリットＳＬが設けられ、カラーフィルタ基板に配向規制用のリブ（線状突起）Ｌｉが設けられる。なお、リブの代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けることもできる。

　図３のＡ－Ｂ断面を図４のように構成することもできる。すなわち、基板上に厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とを形成し、また、画素電極の下層に薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成する。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なおこの場合には、図４に示すように、有機ゲート絶縁膜２１については結合容量電極３７ａ下に位置する部分を刳り貫いておき、有機層間絶縁膜２６については結合容量電極上に位置する部分を刳り貫いておくことが好ましい。こうすれば、結合容量Ｃ１０１の容量値および保持容量Ｃｈａの容量値を大きくすることができる。

　図４の無機層間絶縁膜２５、有機層間絶縁膜２６およびコンタクトホール１１ａは例えば、以下のようにして形成することができる。すなわち、トランジスタ（ＴＦＴ）を形成した後、ＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ_４ガスとＯ_２ガスとの混合ガスを用いて、無機層間絶縁膜２５および無機ゲート絶縁膜２２を連続してドライエッチングする。なお、有機ゲート絶縁膜２１や有機層間絶縁膜２６は、例えば、ＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよく、また、有機ゲート絶縁膜２１や有機層間絶縁膜２６に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていてもよい。

　液晶パネル５ａの他の具体例を図５に示す。図５の液晶パネルでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられ、保持容量配線１８ｙが画素１００・１０３それぞれの中央を横切り、保持容量配線１８ｘが画素１０１・１０４それぞれの中央を横切っている。

　ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび保持容量配線１８ｙ間に画素電極１７ｃが配されるとともに、走査信号線１６ｄおよび保持容量配線１８ｙ間に画素電極１７ｄが配されている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび保持容量配線１８ｙ間に画素電極１７Ｃが配されるとともに、走査信号線１６ｄおよび保持容量配線１８ｙ間に画素電極１７Ｄが配されている。

　また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび保持容量配線１８ｘ間に画素電極１７ａが配されるとともに、走査信号線１６ｂおよび保持容量配線１８ｘ間に画素電極１７ｂが配されている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび保持容量配線１８ｘ間に画素電極１７Ａが配されるとともに、走査信号線１６ｂおよび保持容量配線１８ｘ間に画素電極１７Ｂが配されている。

　画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよび２つのドレイン電極９ａ・１０ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよび２つのドレイン電極９ｂ・１０ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａを介してコンタクト電極７７ａに繋がり、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続され、ドレイン電極１０ａはドレイン引き出し配線１９ａを介して結合容量電極３７ａに接続され、さらに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。なお、ドレイン引き出し配線１９ａは、平面的に視て画素電極１７ａおよびデータ信号線１５ｘ間に配されている。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂを介してコンタクト電極７７ｂに繋がり、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続され、ドレイン電極１０ｂはドレイン引き出し配線１９ｂを介して結合容量電極３７ｂに接続され、さらに、結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なっている。これにより、結合容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。なお、ドレイン引き出し配線１９ｂは、平面的に視て画素電極１７ｂおよびデータ信号線１５Ｘ間に配されている。また、保持容量配線１８ｘ上にはゲート絶縁膜を介して保持容量電極６７ａが配されるとともに、保持容量電極６７ａと画素電極１７ａとがコンタクトホール４１ａを介して接続されており、これによって、保持容量Ｃｈａ（図１参照）が形成される。また、保持容量配線１８ｘ上にはゲート絶縁膜を介して保持容量電極６７ｂが配されるとともに、保持容量電極６７ｂと画素電極１７ｂとがコンタクトホール４１ｂを介して接続されており、これによって、保持容量Ｃｈｂ（図１参照）が形成される。

　なお、図５に示されるように、上記画素電極１７ａ・１７ｂ、ドレイン引き出し配線１９ａ・１９ｂ・２７ａ・２７ｂ、コンタクト電極７７ａ・７７ｂ、コンタクトホール１１ａ・１１ｂ・４１ａ・４１ｂ、保持容量電極６７ａ・６７ｂ、および結合容量電極３７ａ・３７ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０１内に設けられている。また、ドレイン電極９ａおよびドレイン引き出し配線１９ａ・２７ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９ｂおよびドレイン引き出し配線１９ｂ・２７ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　画素１０４では、走査信号線１６ａ上に、トランジスタ１２Ａのソース電極８Ａおよび２つのドレイン電極９Ａ、１０Ａが形成され、走査信号線１６ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよび２つのドレイン電極９Ｂ・１０Ｂが形成されている。ソース電極８Ａはデータ信号線１５Ｘに接続される。ドレイン電極１０Ａはドレイン引き出し配線２７Ａを介してコンタクト電極７７Ａに繋がり、コンタクト電極７７Ａはコンタクトホール１１Ａを介して画素電極１７Ｂに接続され、ドレイン電極９Ａはドレイン引き出し配線１９Ａを介して結合容量電極３７Ａに接続され、さらに、結合容量電極３７Ａは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって、画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図１参照）が形成される。なお、ドレイン引き出し配線２７Ａは、平面的に視て画素電極１７Ａおよびデータ信号線１５Ｘ間に配されている。また、ソース電極８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極１０Ｂはドレイン引き出し配線２７Ｂを介してコンタクト電極７７Ｂに繋がり、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ａに接続され、ドレイン電極９Ｂはドレイン引き出し配線１９Ｂを介して結合容量電極３７Ｂに接続され、さらに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ｂと重なっており、これによって、画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図１参照）が形成される。なお、ドレイン引き出し配線１９Ｂは、平面的に視て、画素電極１７Ｂとデータ信号線１５Ｘの右側に隣接するデータ信号線との間に配されている。また、保持容量配線１８ｘ上にはゲート絶縁膜を介して保持容量電極６７Ａが配されるとともに、保持容量電極６７Ａと画素電極１７Ａとがコンタクトホール４１Ａを介して接続されており、これによって、保持容量ＣｈＡ（図１参照）が形成される。また、保持容量配線１８ｘ上にはゲート絶縁膜を介して保持容量電極６７Ｂが配されるとともに、保持容量電極６７Ｂと画素電極１７Ｂとがコンタクトホール４１Ｂを介して接続されており、これによって、保持容量ＣｈＢ（図１参照）が形成される。

　なお、図５に示されるように、上記画素電極１７Ａ・１７Ｂ、ドレイン引き出し配線１９Ａ・１９Ｂ・２７Ａ・２７Ｂ、コンタクト電極７７Ａ・７７Ｂ、コンタクトホール１１Ａ・１１Ｂ・４１Ａ・４１Ｂ、保持容量電極６７Ａ・６７Ｂ、および結合容量電極３７Ａ・３７Ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０４内に設けられている。また、ドレイン電極９Ａおよびドレイン引き出し配線１９Ａ・２７Ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９Ｂおよびドレイン引き出し配線１９Ｂ・２７Ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。また、図５の液晶パネル５ａは、ドレイン引き出し配線１９ａ・１９ｂ・２７Ａ・２７Ｂが画素電極に重ならないため、例えば図３のように比較的薄い層間絶縁膜を用いながら結合容量の値を大きくなり過ぎないようにする場合に好適である。

　液晶パネル５ａのさらに他の具体例を図２３に示す。図２３の液晶パネルにおける画素配置、データ信号線、および走査信号線の配置は、図５の液晶パネルのそれらと同様である。

　図２３に示すように、画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａを介してコンタクト電極７７ａに繋がり、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続され、画素電極１７ａはコンタクトホール４１ａを介して保持容量電極６７ａに接続され、保持容量電極６７ａは結合容量電極３７に繋がり、さらに、結合容量電極３７は層間絶縁膜を介して画素電極１７ｂと重なっており、これによって、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂを介してコンタクト電極７７ｂに繋がり、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続され、画素電極１７ｂはコンタクトホール４１ｂを介して保持容量電極６７ｂに接続されている。なお、保持容量電極６７ａ・６７ｂはそれぞれ、ゲート絶縁膜を介して保持容量配線１８ｘと重なっており、これによって、保持容量Ｃｈａ・Ｃｈｂ（図１参照）が形成される。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　画素１０４では、走査信号線１６ａ上に、トランジスタ１２Ａのソース電極８Ａおよび２つのドレイン電極９Ａ、１０Ａが形成され、走査信号線１６ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよび２つのドレイン電極９Ｂ・１０Ｂが形成されている。ソース電極８Ａはデータ信号線１５Ｘに接続される。ドレイン電極１０Ａはドレイン引き出し配線２７Ａを介してコンタクト電極７７Ａに繋がり、コンタクト電極７７Ａはコンタクトホール１１Ａを介して画素電極１７Ｂに接続され、ドレイン電極９Ａはドレイン引き出し配線１９Ａを介して結合容量電極３７Ａに接続され、さらに、結合容量電極３７Ａは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって、画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図１参照）が形成される。なお、ドレイン引き出し配線２７Ａは、平面的に視て画素電極１７Ａおよびデータ信号線１５Ｘ間に配されている。また、ソース電極８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極１０Ｂはドレイン引き出し配線２７Ｂを介してコンタクト電極７７Ｂに繋がり、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ａに接続され、ドレイン電極９Ｂはドレイン引き出し配線１９Ｂを介して結合容量電極３７Ｂに接続され、さらに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ｂと重なっており、これによって、画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図１参照）が形成される。なお、ドレイン引き出し配線１９Ｂは、平面的に視て、画素電極１７Ｂとデータ信号線１５Ｘの右側に隣接するデータ信号線との間に配されている。また、保持容量配線１８ｘ上にはゲート絶縁膜を介して保持容量電極６７Ａが配されるとともに、保持容量電極６７Ａがドレイン引き出し配線２７Ｂに繋がっており、これによって、保持容量ＣｈＡ（図１参照）が形成される。また、保持容量配線１８ｘ上にはゲート絶縁膜を介して保持容量電極６７Ｂが配されるとともに、保持容量電極６７Ｂがドレイン引き出し配線２７Ａに繋がっており、これによって、保持容量ＣｈＢ（図１参照）が形成される。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　なお、液晶パネル５ａから保持容量配線（１８ｘ～１８ｚ）を除くことも可能であり、この場合、図４０のような構成となる。この構成は遮光性の保持容量配線がない分、開口率の点で有利である。

　図６は図１・４０に示す液晶パネルを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、ＳＶおよびｓｖは、隣接する２本のデータ信号線（例えば、１５ｘ・１５Ｘ）それぞれに供給される信号電位を示し、Ｇａ～Ｇｆは走査信号線１６ａ～１６ｆに供給されるゲートオンパルス信号、Ｖｃ・Ｖｄ・Ｖａ・Ｖｂ・ＶＣ・ＶＤはそれぞれ、画素電極１７ｃ・１７ｄ・１７ａ・１７ｂ・１７Ｃ・１７Ｄの電位を示し、ｓｈはチャージシェア信号を示している。なお、チャージシェア信号がアクティブ（「Ｈ」）の期間（チャージシェア期間）は、全データ信号線が互いに短絡されたり、外部から全データ信号線に同一電位が供給されたりすることによってチャージシェアが行われる。

　この駆動方法では、図６に示されるように、１画素に対応する２本の走査信号線を１フレーム単位で交互に選択し、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を２フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭にはチャージシェアを行う。

　具体的には、連続するフレームＦ１～フレームＦ４において、Ｆ１では、１画素に対応する上下２本の走査信号線（図１参照）のうち上側（例えば、走査信号線１６ｃ・１６ａ・１６ｅ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、図６に示すように、画素電極１７ｃ（プラス極性）を含む副画素は明副画素（以下、「明」）、画素電極１７ｄ（プラス極性）を含む副画素は暗副画素（以下、「暗」）、画素電極１７Ｃ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｄ（マイナス極性）を含む副画素は「明」、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となり、全体としては、図７（ａ）のようになる。

　また、Ｆ２では、１画素に対応する上下２本の走査信号線のうち下側（例えば、走査信号線１６ｄ・１６ｂ・１６ｆ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｄの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ｂの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｆの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｄの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ｂの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｆの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、図６に示すように、画素電極１７ｃ（プラス極性）を含む副画素は「暗」、画素電極１７ｄ（プラス極性）を含む副画素は「明」、画素電極１７Ｃ（マイナス極性）を含む副画素は「明」、画素電極１７Ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７ａ（マイナス極性）を含む副画素は「暗」、画素電極１７ｂ（マイナス極性）を含む副画素は「明」となり、全体としては、図７（ｂ）のようになる。

　また、Ｆ３では、１画素に対応する上下２本の走査信号線のうち上側（例えば、走査信号線１６ｃ・１６ａ・１６ｅ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、図６に示すように、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｃ（プラス極性）を含む副画素は「暗」、画素電極１７Ｄ（プラス極性）を含む副画素は「明」、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となり、全体としては、図７（ｃ）のようになる。

　また、Ｆ４では、１画素に対応する上下２本の走査信号線（図１参照）のうち下側（例えば、走査信号線１６ｄ・１６ｂ・１６ｆ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｄの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ｂの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｆの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｄの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ｂの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｆの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、図６に示すように、画素電極１７ｃ（マイナス極性）を含む副画素は「暗」、画素電極１７ｄ（マイナス極性）を含む副画素は「明」、画素電極１７Ｃ（プラス極性）を含む副画素は「明」、画素電極１７Ｄ（プラス極性）を含む副画素は「暗」、画素電極１７ａ（プラス極性）を含む副画素は「暗」、画素電極１７ｂ（プラス極性）を含む副画素は「明」となり、全体としては、図７（ｄ）のようになる。このように、本駆動方法によれば、各フレームにおいて明副画素と暗副画素とを市松状に配するとともに、明副画素と暗副画素とを１フレーム単位で入れ替えることができるため、表示品位の向上が可能となる。

　図５０は図１・４０に示す液晶パネルを備えた本液晶表示装置の他の駆動方法を示すタイミングチャートである。この駆動方法では、図５０に示されるように、一水平走査期間内に、まず、１つの画素に設けられた２つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをＯＦＦし、ついで他方の画素電極に信号電位を書き込む。例えば、走査信号線１６ａの水平走査期間冒頭のチャージシェア期間に走査信号線１６ｂをＯＮ・ＯＦＦする。こうすれば、チャージシェア期間に、画素電極１７ａ・１７ｂに共通電極電位を供給した状態で画素電極１７ｂに接続するトランジスタ１２ｂをＯＦＦすることができ、この時点で画素電極１７ｂをディスチャージすることができる。すなわち、一水平走査期間に、まず画素電極１７ｂをディスチャージし、引き続いて画素電極１７ａに信号電位を書き込むことができる。これにより、走査信号線１６ａがＯＦＦした後の画素電極１７ｂの電位（すなわち暗副画素の輝度）を、１フレーム前に画素電極１７ｂに書き込まれた信号電位に影響されない所望の値とすることができる。

　なお、図５０の駆動方法では一水平走査期間内に一方の画素電極のディスチャージと他方の画素電極への信号電位の書き込みとを行っているがこれに限定されない。一方の画素電極のディスチャージと他方の画素電極への信号電位の書き込みとを別の水平走査期間に行ってもよい。例えば図５１に示すように、走査信号線１６ａの水平走査期間の１つ前（１Ｈ前）にあたる水平走査期間のチャージシェア期間に、走査信号線１６ａ・１６ｂを同期してＯＮ・ＯＦＦする（これにより画素電極１７ｂをディスチャージする）こともできる。なお、２Ｈ前や３Ｈ前にこれを行っても構わない。

　さらに、図５２に示すように、いわゆる黒挿入によって画素電極のディスチャージを行うこともできる。例えば、走査信号線１６ａの水平走査期間の１／３Ｖ（垂直走査期間）程度前にあたる複数の水平走査期間それぞれのチャージシェア期間に、走査信号線１６ａ・１６ｂを同期してＯＮ・ＯＦＦする。こうすれば、画素電極１７ａ・１７ｂに黒書き込みを行うと同時に画素電極１７ｂをディスチャージすることができる。この場合、２／３Ｖはデータ表示で１／３Ｖの期間は黒表示となり、動画表示時の尾引き等を抑制することができる。なお、黒挿入によるディスチャージは、信号電位の書き込みより１／３Ｖ程度前に行うことが望ましいが、書き込みより１／５Ｖ前～１／２Ｖ前（書き込みの１／２Ｖ後～４／５Ｖ後）に行えばよい。

　図８は図１・４０に示す液晶パネルを備えた本液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。この駆動方法では、図８に示されるように、１画素に対応する２本の走査信号線につき、連続する２フレームの各フレームでは一方を選択し、次に連続する２フレームの各フレームでは他方を選択し、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭にはチャージシェアを行ってもよい。

　具体的には、連続するフレームＦ１～フレームＦ４において、Ｆ１では、１画素に対応する上下２本の走査信号線（図１参照）のうち上側（例えば、走査信号線１６ｃ・１６ａ・１６ｅ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、図８に示すように、画素電極１７ｃ（プラス極性）を含む副画素は明副画素（以下、「明」）、画素電極１７ｄ（プラス極性）を含む副画素は暗副画素（以下、「暗」）、画素電極１７Ｃ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｄ（マイナス極性）を含む副画素は「明」、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となり、全体としては、図９（ａ）のようになる。

　また、Ｆ２では、１画素に対応する上下２本の走査信号線（図１参照）のうち上側（例えば、走査信号線１６ｃ・１６ａ・１６ｅ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、図８に示すように、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｃ（プラス極性）を含む副画素は「暗」、画素電極１７Ｄ（プラス極性）を含む副画素は「明」、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となり、全体としては、図９（ｂ）のようになる。

　また、Ｆ３では、１画素に対応する上下２本の走査信号線（図１参照）のうち下側（例えば、走査信号線１６ｄ・１６ｂ・１６ｆ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、図８に示すように、画素電極１７ｃ（プラス極性）を含む副画素は「暗」、画素電極１７ｄ（プラス極性）を含む副画素は「明」、画素電極１７Ｃ（マイナス極性）を含む副画素は「明」、画素電極１７Ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７ａ（マイナス極性）を含む副画素は「暗」、画素電極１７ｂ（マイナス極性）を含む副画素は「明」となり、全体としては、図９（ｃ）のようになる。

　また、Ｆ４では、１画素に対応する上下２本の走査信号線（図１参照）のうち下側（例えば、走査信号線１６ｄ・１６ｂ・１６ｆ）を選択し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、図８に示すように、画素電極１７ｃ（マイナス極性）を含む副画素は「暗」、画素電極１７ｄ（マイナス極性）を含む副画素は「明」、画素電極１７Ｃ（プラス極性）を含む副画素は「明」、画素電極１７Ｄ（プラス極性）を含む副画素は「暗」、画素電極１７ａ（プラス極性）を含む副画素は「暗」、画素電極１７ｂ（プラス極性）を含む副画素は「明」となり、全体としては、図９（ｄ）のようになる。このように、本駆動方法によれば、各フレームにおいて明副画素と暗副画素とを市松状に配するとともに、明副画素と暗副画素とを２フレーム単位で入れ替えることができるため、表示品位の向上が可能となる。

　なお、図６の駆動方法においては、図１７に示すようにチャージシェアを行わないことも可能である。また、図６の駆動方法においては、図１８に示すように列方向に隣接する２画素の一方の書き込み期間と他方の書き込み期間との間隔をなくす（Ｇｃ、Ｇａ、およびＧｅを、間隔をおかずに順次アクティブとし、Ｇｄ、Ｇｂ、およびＧｆを、間隔をおかずに順次アクティブとする）ことも可能である。

　図１９は本液晶表示装置のゲートドライバの構成を示す回路図である。図１９に示されるように、ゲートドライバＧＤはシフトレジスタ４５、列方向に並ぶ複数のＡＮＤ回路（６６ａ～６６ｆ）、および出力回路４６を備える。シフトレジスタ４５には、ゲートスターとパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが入力される。シフトレジスタ４５の各段の出力は２系統に分かれ、その一方が奇数番目のＡＮＤ回路に入力され、これと隣り合う偶数番目のＡＮＤ回路に他方が入力される。また、ゲートドライバ出力制御信号ＧＯＥは２系統の信号（ＯＥｘ・ＯＥｙ）からなり、奇数番目のＡＮＤ回路に信号ＯＥｙの反転信号が入力され、偶数番目のＡＮＤ回路に信号ＯＥｘの反転信号が入力される。そして、１つのＡＮＤ回路の出力は出力回路４６を経てゲートオンパルス信号となり、１本の走査信号線に供給される。

　例えば、シフトレジスタ４５のある段からの出力が２系統に分かれており、その一方ＱｃがＡＮＤ回路６６ｃに入力され、他方ＱｄがＡＮＤ回路６６ｄに入力される。また、ＡＮＤ回路６６ｃには信号ＯＥｙが入力され、ＡＮＤ回路６６ｄには信号ＯＥｘが入力される。そして、ＡＮＤ回路６６ｃの出力は出力回路４６を経てゲートオンパルス信号Ｇｃとなり、走査信号線１６ｃに供給される。また、ＡＮＤ回路６６ｄの出力は出力回路４６を経てゲートオンパルス信号Ｇｄとなり、走査信号線１６ｄに供給される。同様に、シフトレジスタ４５の他段からの出力が２系統に分かれており、その一方ＱａがＡＮＤ回路６６ａに入力され、他方ＱｂがＡＮＤ回路６６ｂに入力される。また、ＡＮＤ回路６６ａには信号ＯＥｙが入力され、ＡＮＤ回路６６ｂには信号ＯＥｘが入力される。そして、ＡＮＤ回路６６ａの出力は出力回路４６を経てゲートオンパルス信号Ｇａとなり、走査信号線１６ａに供給される。また、ＡＮＤ回路６６ｂの出力は出力回路４６を経てゲートオンパルス信号Ｇｂとなり、走査信号線１６ｂに供給される。

　図２０は図１９のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号ＯＥｘは、奇数フレームでは常に「Ｈ」、偶数フレームでは各水平走査期間の後端部で「Ｈ」となる一方、信号ＯＥｙは、偶数フレームでは常に「Ｌ」、奇数フレームでは各水平走査期間の後端部で「Ｈ」となる。これにより、奇数フレームでは、ゲートオンパルス信号Ｇｃ、Ｇａ、およびＧｅを、間隔をおいて順次「Ｈ」（アクティブ）とし、偶数フレームでは、ゲートオンパルス信号Ｇｄ、Ｇｂ、およびＧｆを、間隔をおいて順次「Ｈ」（アクティブ）とすることができ、図６に示すような駆動が実現される。なお、上記ゲートドライバにおいては、図２１に示すように、ゲートドライバ出力制御信号ＧＯＥが奇数番目のＡＮＤ回路に入力され、これと隣り合う偶数番目のＡＮＤ回路にＧＯＥの反転信号が入力される構成でも構わない。図２２は図２１のゲートドライバの動作を示すタイミングチャートであり、例えばＧＯＥは、奇数フレームでは常に「Ｌ」、偶数フレームでは常に「Ｈ」となる。これにより、奇数フレームでは、ゲートオンパルス信号Ｇｃ、Ｇａ、およびＧｅを、間隔をおかずに順次「Ｈ」（アクティブ）とし、偶数フレームでは、ゲートオンパルス信号Ｇｄ、Ｇｂ、およびＧｆを、間隔をおかずに順次「Ｈ」（アクティブ）とすることができ、図１８に示すような駆動が実現される。なお、図１９の構成では、ゲートオンパルス（書き込みパルス）の幅を適宜設定できるというメリットがあるし、図２１の構成では、ＧＯＥ信号を１系統にすることができるというメリットがある。さらに、図１９や図２１の構成では、１画素に対応する２つの走査信号線それぞれに供給するゲートオンパルス信号を１つのシフトレジスタの同一段からの出力を用いて生成することができ、ドライバ構成を簡略化することができるというメリットがある。

　〔実施の形態２〕
　本液晶パネルを図１０のように構成することもできる。図１０の液晶パネル５ｂでは、図１の液晶パネル５ａと異なり、全ての画素が同一構造となっている。すなわち、液晶パネル５ａでは行方向に隣接する（２本の走査信号線を共有する）２つの画素に含まれる４つの画素電極につき、斜め向かいに配された２つの画素電極同士が同一の走査信号線に接続されるが、液晶パネル５ｂでは、該４つの画素電極につき、行方向に隣接して配された２つの画素電極同士が同一の走査信号線に接続される。

　液晶パネル５ｂでは、１つの画素に対応して１本のデータ信号線と２本の走査信号線とが設けられており、画素１００に設けられた２つの画素電極１７ｃ・１７ｄ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｅ・１７ｆが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ｃ・１７Ｄ、画素１０４に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０５に設けられた２つの画素電極１７Ｅ・１７Ｆが一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆがそれぞれ行方向に隣接している。

　例えば、画素１０１では、画素電極１７ａおよび１７ｂが結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ａに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｂに接続されたトランジスタ１２ｂを介してデータ信号線１５ｘに接続され、画素電極１７ａおよび保持容量配線１８ｘ間に保持容量Ｃｈａが形成され、画素電極１７ｂおよび保持容量配線１８ｘ間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。

　また、画素１０１と行方向に隣接する画素１０４では、画素電極１７Ａおよび１７Ｂが結合容量Ｃ１０４を介して接続され、画素電極１７Ａが、走査信号線１６ａに接続されたトランジスタ１２Ａを介してデータ信号線１５Ｘに接続され、画素電極１７Ｂが、走査信号線１６ｂに接続されたトランジスタ１２Ｂを介してデータ信号線１５Ｘに接続され、画素電極１７Ａおよび保持容量配線１８ｘ間に保持容量ＣｈＡが形成され、画素電極１７Ｂおよび保持容量配線１８ｘ間に保持容量ＣｈＢが形成され、画素電極１７Ａおよび共通電極ｃｏｍ間に液晶容量ＣｌＡが形成され、画素電極１７Ｂおよび共通電極ｃｏｍ間に液晶容量ＣｌＢが形成されている。

　液晶パネル５ｂを備えた液晶表示装置（ノーマリブラックモードの液晶表示装置）の各走査信号線（１６ａ～１６ｆ）およびデータ信号線（１５ｘ・１５Ｘ）の駆動方法は、液晶パネル５ａを備えた液晶表示装置のそれと同様である。これにより、１つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。また、列方向に隣接する２つの副画素の一方が明副画素となるフレームでは他方が暗画素となるため、明画素同士が列方向に隣接したり、暗画素同士が列方向に隣接したりする構成と比較してざらつき感（ジャギー感）を抑制することができる。また、明画素同士が行方向に隣接したり、暗画素同士が行方向に隣接したりしつつ、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して表示ムラ（例えば、横縞状のムラ）やざらつき感（ジャギー感）を抑制することができる。

　液晶パネル５ｂの一具体例を図１１に示す。なお、図１１の液晶パネルにおける画素配置、データ信号線、および走査信号線の配置は、図２の液晶パネルのそれらと同様である。図１１に示すように、画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１０参照）が形成される。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂおよび結合容量電極３７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続されるとともに、結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なっている。これにより、結合容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１０参照）が形成される。さらに、結合容量電極３７ａ・３７ｂそれぞれがゲート絶縁膜を介して保持容量配線１８ｘと重なっている。これにより、結合容量電極３７ａおよび保持容量配線１８ｘの重なり部分に保持容量Ｃｈａ（図１０参照）が形成され、結合容量電極３７ｂおよび保持容量配線１８ｘの重なり部分に保持容量Ｃｈｂ（図１０参照）が形成される。

　なお、図１１に示されるように、上記画素電極１７ａ・１７ｂ、ドレイン引き出し配線２７ａ・２７ｂ、コンタクト電極７７ａ・７７ｂ、コンタクトホール１１ａ・１１ｂ、および結合容量電極３７ａ・３７ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０１内に設けられている。また、ドレイン電極９ａおよびドレイン引き出し配線２７ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９ｂおよびドレイン引き出し配線２７ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６ａ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａはデータ信号線１５Ｘに接続される。ドレイン電極９Ａはドレイン引き出し配線２７Ａに接続され、ドレイン引き出し配線２７Ａはコンタクト電極７７Ａおよび結合容量電極３７Ａに接続され、コンタクト電極７７Ａはコンタクトホール１１Ａを介して画素電極１７Ａに接続されるとともに、結合容量電極３７Ａは層間絶縁膜を介して画素電極１７Ｂと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０１（図１０参照）が形成される。また、ソース電極８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ｂはドレイン引き出し配線２７Ｂに接続され、ドレイン引き出し配線２７Ｂはコンタクト電極７７Ｂおよび結合容量電極３７Ｂに接続され、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ｂに接続されるとともに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０１（図１０参照）が形成される。さらに、結合容量電極３７Ａ・３７Ｂそれぞれがゲート絶縁膜を介して保持容量配線１８ｘと重なっており、これによって、保持容量ＣｈＡ・ＣｈＢ（図１参照）が形成される。

　なお、図１１に示されるように、上記画素電極１７Ａ・１７Ｂ、ドレイン引き出し配線２７Ａ・２７Ｂ、コンタクト電極７７Ａ・７７Ｂ、コンタクトホール１１Ａ・１１Ｂ、および結合容量電極３７Ａ・３７Ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０４内に設けられている。また、ドレイン電極９Ａおよびドレイン引き出し配線２７Ａと走査信号線１６Ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９Ｂおよびドレイン引き出し配線２７Ｂと走査信号線１６Ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　液晶パネル５ｂのさらに他の具体例を図１２に示す。図１２の液晶パネルにおける画素配置、データ信号線、および走査信号線の配置は、図２の液晶パネルのそれらと同様である。図１２に示すように、画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線およびコンタクトホール１１ａを介して画素電極１７ａに接続され、画素電極１７ａはコンタクトホール４１ａを介して保持容量電極６７ａに接続され、保持容量電極６７ａは結合容量電極３７ａに繋がり、さらに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっており、これによって、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１０参照）が形成される。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線およびコンタクトホール１１ｂを介して画素電極１７ｂに接続され、画素電極１７ｂはコンタクトホール４１ｂを介して保持容量電極６７ｂに接続され、保持容量電極６７ｂは結合容量電極３７ｂに繋がり、さらに、結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なっており、これによって、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１０参照）が形成される。

　図１２の液晶パネル５ｂでは、結合容量電極３７ｂが保持容量電極６７ｂの走査信号線１６ａ側に配されて画素電極１７ａと重なり、結合容量電極３７ａが保持容量電極６７ａの走査信号線１６ｂ側に配されて画素電極１７ｂと重なっているため、結合容量電極３７ａ・３７ｂのアライメントが列方向にずれても両者間で結合容量の値を補償し合うというメリットがある。
なお、保持容量電極６７ａ・６７ｂはそれぞれ、ゲート絶縁膜を介して保持容量配線１８ｘと重なっており、これによって、保持容量Ｃｈａ・Ｃｈｂ（図１０参照）が形成される。なお、画素１００・１０３・１０４の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　なお、液晶パネル５ｂから保持容量配線（１８ｘ～１８ｚ）を除くことも可能であり、この場合、図４１のような構成となる。この構成は遮光性の保持容量配線がない分、開口率の点で有利である。

　図１３は図１０・４１に示す液晶パネルを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、ＳＶおよびｓｖは、隣接する２本のデータ信号線（例えば、１５ｘ・１５Ｘ）それぞれに供給される信号電位を示し、Ｇａ～Ｇｆは走査信号線１６ａ～１６ｆに供給されるゲートオンパルス信号、Ｖｃ・Ｖｄ・Ｖａ・Ｖｂ・ＶＣ・ＶＤはそれぞれ、画素電極１７ｃ・１７ｄ・１７ａ・１７ｂ・１７Ｃ・１７Ｄの電位を示し、ｓｈはチャージシェア信号を示している。なお、チャージシェア信号がアクティブ（「Ｈ」）の期間は、全データ信号線が互いに短絡されたり、外部から全データ信号線に同一電位が供給されたりすることによってチャージシェアが行われる。図１３に示すように、各フレーム（Ｆ１～Ｆ４）におけるデータ信号線（１５ｘ・１５Ｘ）、および走査信号線（１６ａ～１６ｆ）の駆動方法は図６のそれらと同一であり、これによってＦ１では図１４（ａ）のような表示が、Ｆ２では図１４（ｂ）のような表示が、Ｆ３では図１４（ｃ）のような表示が、Ｆ４では図１４（ｄ）のような表示が得られる。

　図１５は図１０・４１に示す液晶パネルを備えた本液晶表示装置の他の駆動方法を示すタイミングチャートである。図１５に示すように、各フレーム（Ｆ１～Ｆ４）におけるデータ信号線（１５ｘ・１５Ｘ）、および走査信号線（１６ａ～１６ｆ）の駆動方法は図８のそれらと同一であり、これによってＦ１では図１６（ａ）のような表示が、Ｆ２では図１６（ｂ）のような表示が、Ｆ３では図１６（ｃ）のような表示が、Ｆ４では図１６（ｄ）のような表示が得られる。

　本実施の形態のさらに他の構成を図５５に示す。図５５に示す液晶パネルでは、画素１０１に対応する２つの走査信号線１６ａ・１６ｂが、画素１０１の両端に配され、該画素を横切るように保持容量配線１８ｘが設けられる。また、画素１０１に、列方向（データ信号線１５ｘの延伸方向）に視てＺ字形状をなす画素電極１７ｂと、これと嵌め合うようにその両側に配された２つの画素電極１７ａ・１７ｕと、層間絶縁膜を介して画素電極１７ｂと重なる結合容量電極３７ａとが設けられている。なお、走査信号線１６ａ上にトランジスタ１２ａが形成され、走査信号線１６ｂ上にトランジスタ１２ｂが形成され、トランジスタ１２ａのドレイン電極はドレイン引き出し配線２７ａおよびコンタクトホール１１ａを介して画素電極１７ａに接続され、トランジスタ１２ｂのドレイン電極はコンタクトホール１１ｂを介して画素電極１７ｂに接続され、トランジスタＴｒ１２ａ・１２ｂのソース電極はデータ信号線１５ｘに接続されている。

　結合容量電極３７ａ（層間絶縁膜を介して画素電極１７ｂと重なる）は平行四辺形形状であり、その両側に連結配線１１９ａ・１１９ｕが接続され、さらに、連結配線１１９ａはコンタクトホール１１ａｉを介して画素電極１７ａに接続され、連結配線１１９ｕはコンタクトホール１１ｕｉを介して画素電極１７ｕに接続されている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｕおよび画素電極１７ｂ間の結合容量が形成される。

　また、画素１０１には、ゲート絶縁膜を介して保持容量配線１８ｘと重なるように、保持容量電極６７ｂ・６７ｕが行方向（走査信号線の延伸方向）に並べられており、画素電極１７ｂはコンタクトホール１１ｂｊを介して保持容量電極６７ｂに接続されるとともに、画素電極１７ｕはコンタクトホール１１ｕｊを介して保持容量電極６７ｕに接続されている。これにより、保持容量電極６７ｂおよび保持容量配線１８ｘの重なり部分に画素電極１７ｂおよび保持容量配線１８ｘ間の保持容量が形成され、保持容量電極６７ｕおよび保持容量配線１８ｘの重なり部分に画素電極１７ａ・１７ｕおよび保持容量配線１８ｘ間の保持容量が形成される。

　図５５の液晶パネルでは画素電極１７ｂと画素電極１７ａとの間隙、および画素電極１７ｂと画素電極１７ｕとの間隙を配向規制用構造物として機能させることができる。なお、本液晶パネルを備えた液晶表示装置でも、所定のフレームでは走査信号線１６ａが走査される一方、それ以外のフレームで走査信号線１６ｂが走査され、走査信号線１６ａが走査されるフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが明副画素、画素電極１７ｂを含む副画素が暗副画素となり、走査信号線１６ｂが走査されるフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが暗副画素、画素電極１７ｂを含む副画素が明副画素となる。

　本実施の形態のさらに他の構成を図５８に示す。図５８に示す液晶パネルでは、画素１０１に対応する２つの走査信号線１６ａ・１６ｂが、画素１０１の両端に配され、該画素を横切るように保持容量配線１８ｘが設けられる。また、画素１０１に、列方向（データ信号線１５ｘの延伸方向）に視てＺ字形状をなす画素電極１７ｂと、これと嵌め合うようにその両側に配された２つの画素電極１７ａ・１７ｕと、層間絶縁膜を介して画素電極１７ａ・１７ｂ・１７ｕそれぞれと重なる結合容量電極３７ｉと、層間絶縁膜を介して画素電極１７ａ・１７ｂ・１７ｕそれぞれと重なる結合容量電極３７ｊとが設けられている。なお、走査信号線１６ａ上にトランジスタ１２ａが形成され、走査信号線１６ｂ上にトランジスタ１２ｂが形成され、トランジスタ１２ａのドレイン電極はドレイン引き出し配線２７ａおよびコンタクトホール１１ａを介して画素電極１７ａに接続され、トランジスタ１２ｂのドレイン電極はコンタクトホール１１ｂを介して画素電極１７ｂに接続され、トランジスタＴｒ１２ａ・１２ｂのソース電極はデータ信号線１５ｘに接続されている。

　結合容量電極３７ｉ・３７ｊはともに行方向を長手方向とする長方形形状であり、保持容量配線１８ｘ上に列方向に並べられている。このため、結合容量電極３７ｉの全体および結合容量電極３７ｊの全体がゲート絶縁膜を介して保持容量配線１８ｘと重なっている。さらに、結合容量電極３７ｉは、コンタクトホール１１ａｉを介して画素電極１７ａに接続されるとともに、コンタクトホール１１ｕｉを介して画素電極１７ｕに接続されている。また、結合容量電極３７ｊは、コンタクトホール１１ｂｊを介して画素電極１７ｂに接続されている。

　したがって、結合容量電極３７ｉおよび画素電極１７ｂの重なり部分に第１結合容量が形成され、結合容量電極３７ｊおよび画素電極１７ａの重なり部分と結合容量電極３７ｊおよび画素電極１７ｕの重なり部分とに第２結合容量が形成され、第１および第２結合容量が並列接続された構成となる。加えて、結合容量電極３７ｉおよび保持容量配線１８ｘの重なり部分に、画素電極１７ａ・１７ｕおよび保持容量配線１８ｘ間の保持容量が形成され、結合容量電極３７ｊおよび保持容量配線１８ｘの重なり部分に、画素電極１７ｂおよび保持容量配線１８ｘ間の保持容量が形成される。

　図５８の液晶パネルでは画素電極１７ｂと画素電極１７ａとの間隙、および画素電極１７ｂと画素電極１７ｕとの間隙を配向規制用構造物として機能させることができる。なお、本液晶パネルを備えた液晶表示装置でも、所定のフレームでは走査信号線１６ａが走査される一方、それ以外のフレームで走査信号線１６ｂが走査され、走査信号線１６ａが走査されるフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが明副画素、画素電極１７ｂを含む副画素が暗副画素となり、走査信号線１６ｂが走査されるフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが暗副画素、画素電極１７ｂを含む副画素が明副画素となる。

　〔実施の形態３〕
　図２４は本液晶パネルの一部を示す等価回路図である。図２４に示すように、液晶パネル５ｃは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ａ～１６ｆ）、行および列方向に並べられた画素（１００～１０５）、および共通電極（対向電極）ｃｏｍを備え、奇数番目の画素列に含まれる各画素の構造は同一であり、偶数番目の画素列に含まれる各画素の構造も同一であるが、奇数番目の画素列に含まれる各画素の構造と偶数番目の画素列に含まれる各画素の構造とが異なっている。液晶パネル５ｃはＣｓオンゲート構造であるため、図１の液晶パネル５ａに設けられるような保持容量配線（１８ｘ～１８ｚ）が不要になるというメリットがある。なお、画素１００～１０２が含まれる画素列と、画素１０３～１０５が含まれる画素列とが隣接している。

　液晶パネル５ｃでは、１つの画素に対応して１本のデータ信号線と２本の走査信号線とが設けられており、画素１００に設けられた２つの画素電極１７ｃ・１７ｄ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｅ・１７ｆが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ｃ・１７Ｄ、画素１０４に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０５に設けられた２つの画素電極１７Ｅ・１７Ｆが一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆがそれぞれ行方向に隣接している。

　そして、例えば画素１０１では、画素電極１７ａおよび１７ｂが結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ａに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｂに接続されたトランジスタ１２ｂを介してデータ信号線１５ｘに接続され、画素電極１７ａおよび走査信号線１６ｄ間に保持容量Ｃｈａが形成され、画素電極１７ｂおよび走査信号線１６ｅ間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。

　一方、画素１０１と行方向に隣接する画素１０４では、画素電極１７Ａおよび１７Ｂが結合容量Ｃ１０４を介して接続され、画素電極１７Ａが、走査信号線１６ｂに接続されたトランジスタ１２Ｂを介してデータ信号線１５Ｘに接続され、画素電極１７Ｂが、走査信号線１６ａに接続されたトランジスタ１２Ａを介してデータ信号線１５Ｘに接続され、画素電極１７Ａおよび走査信号線１６ｄ間に保持容量ＣｈＡが形成され、画素電極１７Ｂおよび走査信号線１６ｅ間に保持容量ＣｈＢが形成され、画素電極１７Ａおよび共通電極ｃｏｍ間に液晶容量ＣｌＡが形成され、画素電極１７Ｂおよび共通電極ｃｏｍ間に液晶容量ＣｌＢが形成されている。

　液晶パネル５ｃを備えた液晶表示装置では、１つの画素に対応する２本の走査信号線について、連続するｎ（ｎは複数）フレームの各フレームでは一方を選択し、次に連続するｎフレームの各フレームでは他方を選択し、かつ前半のｎフレームと後半のｎフレームとで走査方向を逆向きにする。具体的には、連続するｎ（例えば、ｎ＝６０）フレームの各フレームでは走査信号線１６ｄ・１６ｂ・１６ｆをこの順に選択する一方、次に連続するｎフレームの各フレームでは走査信号線１６ｅ、１６ａ、１６ｃをこの順に選択する。例えば、走査信号線１６ｄに続いて走査信号線１６ｂが選択された場合、画素電極１７ｂはデータ信号線１５ｘに（トランジスタ１２ｂを介して）接続されるとともに、画素電極１７ｂと該フレームでは選択されない走査信号線１６ｅとの間に保持容量Ｃｈｂが形成され、画素電極１７ｂを含む副画素は「明」副画素となる一方、画素電極１７ａはデータ信号線１５ｘに（トランジスタ１２ｂおよび画素電極１７ｂを介して）容量結合されるとともに、画素電極１７ａと直前に走査が終了した走査信号線１６ｄとの間に保持容量Ｃｈａが形成され、画素電極１７ａを含む副画素は「暗」副画素となる。また、走査信号線１６ｅに続いて走査信号線１６ａが選択された場合、画素電極１７ａはデータ信号線１５ｘに（トランジスタ１２ａを介して）接続されるとともに、画素電極１７ａと該フレームでは選択されない走査信号線１６ｄとの間に保持容量Ｃｈａが形成され、画素電極１７ａを含む副画素は「明」副画素となる一方、画素電極１７ｂはデータ信号線１５ｘに（トランジスタ１２ａおよび画素電極１７ａを介して）容量結合されるとともに、画素電極１７ｂと直前に走査が終了した走査信号線１６ｅとの間に保持容量Ｃｈｂが形成され、画素電極１７ｂを含む副画素は「暗」副画素となる。

　このように、本液晶表示装置では、副画素内の画素電極が、あるフレームでは（トランジスタを介して）データ信号線に接続され、別のフレームでは（トランジスタおよび他の画素電極を介して）データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。

　本構成では、ｎを偶数とし、上記２本の走査信号線それぞれに接続する画素電極に供給される信号電位の極性を、１フレーム単位で反転させるようにする。例えば、連続するｎ（ｎは偶数）フレームの各フレームでは走査信号線１６ａを選択し、次に連続するｎフレームの各フレームでは走査信号線１６ｂを選択する場合には、画素電極１７ａ・１７ｂに供給される信号電位の極性を１フレーム単位で反転させるようにする。こうすれば、各副画素およびその画素電極について、画素電極の電位がプラス極性で明副画素になるフレームの数（それらの合計期間）と、画素電極の電位がマイナス極性で明副画素になるフレームの数（それらの合計期間）とを等しく、かつ、画素電極の電位がプラス極性で暗副画素になるフレームの数（それらの合計期間）と、画素電極電位がマイナス極性で暗副画素になるフレームの数（それらの合計期間）とを等しくすることができ、各副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。

　また、行方向に隣接する（２本の走査信号線を共有する）２つの画素に含まれる４つの画素電極につき、斜め向かいに配された２つの画素電極同士が同一の走査信号線に接続されるため、行方向に隣接する２つの副画素の一方が明副画素となるフレームでは他方が暗副画素となる。これにより、明副画素同士が行方向に隣接したり、暗副画素同士が行方向に隣接したりする構成と比較して表示ムラ（例えば、横縞状のムラ）やざらつき感（ジャギー感）を抑制することができる。また、列方向に隣接する２つの副画素の一方が明副画素となるフレームでは他方が暗画素となるため、明画素同士が列方向に隣接したり、暗画素同士が列方向に隣接したりする構成と比較してざらつき感（ジャギー感）を抑制することができる。

　なお、各データ信号線（１５ｘ・１５Ｘ）に供給する信号電位の極性を一水平走査期間（１Ｈ）ごとに反転させることで、列方向に隣接する２つの画素間においてトランジスタＯＦＦ時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる。また、同一水平走査期間において、隣接する２本のデータ信号線（１５ｘ・１５Ｘ）それぞれに逆極性の信号電位を供給することで、行方向に隣接する２つの画素間においてトランジスタＯＦＦ時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる。

　液晶パネル５ｃの一具体例を図２５に示す。図２５の液晶パネルでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。

　画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図２４参照）が形成される。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂおよび結合容量電極３７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続されるとともに、結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図２４参照）が形成される。さらに、画素電極１７ａと電気的に接続するドレイン電極９ａがドレイン引き出し配線１９ａを介して保持容量電極６７ａに接続され、保持容量電極６７ａがゲート絶縁膜を介して走査信号線１６ｄと重なっている。これにより、保持容量電極６７ａおよび走査信号線１６ｄの重なり部分に保持容量Ｃｈａ（図２４参照）が形成される。また、画素電極１７ｂと電気的に接続するドレイン電極９ｂがドレイン引き出し配線１９ｂを介して保持容量電極６７ｂに接続され、保持容量電極６７ｂがゲート絶縁膜を介して走査信号線１６ｅと重なっている。これにより、保持容量電極６７ｂおよび走査信号線１６ｅの重なり部分に保持容量Ｃｈｂ（図２４参照）が形成される。

　なお、図２５に示されるように、上記画素電極１７ａ・１７ｂ、ドレイン引き出し配線２７ａ・２７ｂ、コンタクト電極７７ａ・７７ｂ、コンタクトホール１１ａ・１１ｂ、および結合容量電極３７ａ・３７ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０１内に設けられている。また、ドレイン電極９ａおよびドレイン引き出し配線１９ａ・２７ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９ｂおよびドレイン引き出し配線１９ｂ・２７ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６ａ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａはデータ信号線１５Ｘに接続され、ドレイン電極９Ａは、ドレイン引き出し配線２７Ａに接続され、このドレイン引き出し配線２７Ａは結合容量電極３７Ａおよびコンタクト電極７７Ａに接続され、コンタクト電極７７Ａはコンタクトホール１１Ａを介して画素電極１７Ｂに接続されるとともに、結合容量電極３７Ａは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図２４参照）が形成される。また、ソース電極８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ｂはドレイン引き出し配線２７Ｂに接続され、このドレイン引き出し配線２７Ｂは結合容量電極３７Ｂおよびコンタクト電極７７Ｂに接続され、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ａに接続されるとともに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ｂと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図２４参照）が形成される。さらに、画素電極１７Ｂと電気的に接続するドレイン電極９Ａがドレイン引き出し配線１９Ａを介して保持容量電極６７Ａに接続され、保持容量電極６７Ａがゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量ＣｈＡ（図２４参照）が形成される。また、画素電極１７Ａと電気的に接続するドレイン電極９Ｂがドレイン引き出し配線１９Ｂを介して保持容量電極６７Ｂに接続され、保持容量電極６７Ｂがゲート絶縁膜を介して走査信号線１６ｅと重なっており、これによって、保持容量ＣｈＢ（図２４参照）が形成される。

　なお、図２５に示されるように、上記画素電極１７Ａ・１７Ｂ、ドレイン引き出し配線２７Ａ・２７Ｂ、コンタクト電極７７Ａ・７７Ｂ、コンタクトホール１１Ａ・１１Ｂ、および結合容量電極３７Ａ・３７Ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０４内に設けられている。また、ドレイン電極９Ａおよびドレイン引き出し配線１９Ａ・２７Ａと走査信号線１６ａとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９Ｂおよびドレイン引き出し配線１９Ｂ・２７Ｂと走査信号線１６ｂとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　図２６は図２５の二点破線部の矢視断面図である。同図に示すように、液晶パネル５ｃは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。

　アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ａ・１６ｄが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２上には、ドレイン電極９ａ、ドレイン引き出し配線１９ａ・２７ａおよび保持容量電極６７ａが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。無機層間絶縁膜２５上には画素電極１７ａが形成され、さらに、これを覆うように配向膜（図示せず）が形成されている。ここで、保持容量電極６７ａは無機ゲート絶縁膜２２を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。

　図２５の二点破線部の断面を図２７のように構成することもできる。すなわち、基板上に厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とを形成し、また、画素電極の下層に薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成する。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なおこの場合には、図２７に示すように、有機ゲート絶縁膜２１については保持容量電極６７ａ下に位置する部分を刳り貫いておくことが好ましい。こうすれば、保持容量Ｃｈａの容量値を大きくすることができる。また、図示していないが、厚い無機層間絶縁膜については結合容量電極上に位置する部分を刳り貫いておくことが好ましい。こうすれば、結合容量の容量値を大きくすることができる。なお、有機ゲート絶縁膜２１や有機層間絶縁膜２６は、例えば、ＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよく、また、有機ゲート絶縁膜２１や有機層間絶縁膜２６に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていてもよい。

　液晶パネル５ｃの他の具体例を図２８に示す。図２８の液晶パネルにおける画素配置、データ信号線、および走査信号線の配置は、図２５の液晶パネルのそれらと同様である。

　図２８に示すように、画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａ・８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは結合容量電極３７ａに繋がるとともにコンタクトホール１１ａを介して画素電極１７ａに接続され、ドレイン電極９ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続され、さらに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっており、これによって、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図２４参照）が形成される。さらに、画素電極１７ａと電気的に接続するドレイン電極９ａがドレイン引き出し配線１９ａを介して保持容量電極６７ａに接続され、保持容量電極６７ａがゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図２４参照）が形成される。また、画素電極１７ｂと電気的に接続するドレイン電極９ｂがドレイン引き出し配線１９ｂを介して保持容量電極６７ｂに接続され、保持容量電極６７ｂがゲート絶縁膜を介して走査信号線１６ｅと重なっており、これによって、保持容量Ｃｈｂ（図２４参照）が形成される。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６Ａ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６Ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａ・８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ａはコンタクトホール１１Ａを介して画素電極１７Ａに接続され、ドレイン電極９Ｂはドレイン引き出し配線２７Ｂに接続され、ドレイン引き出し配線２７Ｂは結合容量電極３７Ｂに繋がるとともにコンタクトホール１１Ｂを介して画素電極１７Ｂに接続され、さらに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって、画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図２４参照）が形成される。さらに、画素電極１７Ａと電気的に接続するドレイン電極９Ａがドレイン引き出し配線１９Ａを介して保持容量電極６７Ａに接続され、保持容量電極６７Ａがゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量ＣｈＡ（図２４参照）が形成される。また、画素電極１７Ｂと電気的に接続するドレイン電極９Ｂがドレイン引き出し配線１９Ｂを介して保持容量電極６７Ｂに接続され、保持容量電極６７Ｂがゲート絶縁膜を介して走査信号線１６ｅと重なっており、これによって、保持容量ＣｈＢ（図２４参照）が形成される。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　液晶パネル５ｃのさらに他の具体例を図２９に示す。図２９の液晶パネルにおける画素配置、データ信号線、および走査信号線の配置は、図２５の液晶パネルのそれらと同様である。

　図２９に示すように、画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａ・８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ａはコンタクトホール１１ａを介して画素電極１７ａに接続され、ドレイン電極９ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続され、コンタクト電極７７ａと画素電極１７ａとがコンタクトホール４１ａを介して接続され、コンタクト電極７７ａが結合容量電極３７ａに繋がり、さらに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっており、これによって、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図２４参照）が形成される。さらに、画素電極１７ａと電気的に接続するドレイン電極９ａがドレイン引き出し配線１９ａを介して保持容量電極６７ａに接続され、保持容量電極６７ａがゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図２４参照）が形成される。また、画素電極１７ｂと電気的に接続するドレイン電極９ｂがドレイン引き出し配線１９ｂを介して保持容量電極６７ｂに接続され、保持容量電極６７ｂがゲート絶縁膜を介して走査信号線１６ｅと重なっており、これによって、保持容量Ｃｈｂ（図２４参照）が形成される。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６Ａ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６Ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａ・８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ａはコンタクトホール１１Ａを介して画素電極１７Ａに接続され、ドレイン電極９Ｂはコンタクトホール１１Ｂを介して画素電極１７Ｂに接続され、コンタクト電極７７Ｂと画素電極１７Ｂとがコンタクトホール４１Ｂを介して接続され、コンタクト電極７７Ｂが結合容量電極３７Ｂに繋がり、さらに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって、画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図２４参照）が形成される。さらに、画素電極１７Ａと電気的に接続するドレイン電極９Ａがドレイン引き出し配線１９Ａを介して保持容量電極６７Ａに接続され、保持容量電極６７Ａがゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量ＣｈＡ（図２４参照）が形成される。また、画素電極１７Ｂと電気的に接続するドレイン電極９Ｂがドレイン引き出し配線１９Ｂを介して保持容量電極６７Ｂに接続され、保持容量電極６７Ｂがゲート絶縁膜を介して走査信号線１６ｅと重なっており、これによって、保持容量ＣｈＢ（図２４参照）が形成される。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　図３０は液晶パネル５ｃを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、Ｇａ～Ｇｆは走査信号線１６ａ～１６ｆに供給されるゲートオンパルス信号、Ｋａ～Ｋｆはそれぞれ、画素電極１７ａ～１７ｆを含む副画素の輝度を示している。

　この駆動方法では、図３０に示されるように、第１期（例えば、連続する６０フレーム）の各フレームでは、走査信号線１６ｅ、１６ａ、１６ｃをこの順に選択する。これにより、画素電極１７ｅを含む副画素は「明」、画素電極１７ｆを含む副画素は「暗」、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」、画素電極１７ｃを含む副画素は「明」、画素電極１７ｄを含む副画素は「暗」となり、全体としては図３１（ａ）のようになる。そして、第１期に続く第２期（例えば、連続する６０フレーム）の各フレームでは走査信号線１６ｄ、１６ｂ、１６ｆをこの順に選択する。これにより、画素電極１７ｃを含む副画素は「暗」、画素電極１７ｄを含む副画素は「明」、画素電極１７ａを含む副画素は「暗」、画素電極１７ｂを含む副画素は「明」、画素電極１７ｅを含む副画素は「暗」、画素電極１７ｆを含む副画素は「明」となり、全体としては図３１（ｂ）のようになる。同様に、第３期（例えば、連続する６０フレーム）の各フレームでは、走査信号線１６ｅ、１６ａ、１６ｃをこの順に選択する。これにより、画素電極１７ｅを含む副画素は「明」、画素電極１７ｆを含む副画素は「暗」、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」、画素電極１７ｃを含む副画素は「明」、画素電極１７ｄを含む副画素は「暗」となり、全体としては図３１（ｃ）のようになる。そして、第３期に続く第４期（例えば、連続する６０フレーム）の各フレームでは走査信号線１６ｄ、１６ｂ、１６ｆをこの順に選択する。これにより、画素電極１７ｃを含む副画素は「暗」、画素電極１７ｄを含む副画素は「明」、画素電極１７ａを含む副画素は「暗」、画素電極１７ｂを含む副画素は「明」、画素電極１７ｅを含む副画素は「暗」、画素電極１７ｆを含む副画素は「明」となり、全体としては図３１（ｄ）のようになる。なお、図３１における第１～第４期の各期は、上記のように連続するｎ（例えば、ｎ＝６０）フレーム期間としてもよいし、液晶表示装置の電源がオンされたときからオフされるまでの期間としてもよい。また、液晶表示装置が液晶テレビに適用された場合には、上記各期の切り替えをチャンネルの切り替えに対応させることもできる。

　図３２は液晶パネル５ｃを備えた液晶表示装置のゲートドライバの一構成例を示す回路図である。図３２に示されるように、ゲートドライバＧＤは２つのシフトレジスタ４４・４５、列方向に並ぶ複数のＡＮＤ回路（６６ａ～６６ｆ）、および出力回路４６を備える。シフトレジスタ４４には、ゲートスターとパルス信号ＧＳＰｙとゲートクロック信号ＧＣＫとが入力され、シフトレジスタ４５には、ゲートスターとパルス信号ＧＳＰｘとゲートクロック信号ＧＣＫとが入力される。そして、シフトレジスタ４４の１段の出力が奇数番目のＡＮＤ回路に入力され、これと隣り合う偶数番目のＡＮＤ回路に、シフトレジスタ４５の１段の出力が入力される。また、ゲートドライバ出力制御信号ＧＯＥは２系統の信号（ＯＥｘ・ＯＥｙ）からなり、奇数番目のＡＮＤ回路に信号ＯＥｙの反転信号が入力され、偶数番目のＡＮＤ回路に信号ＯＥｘの反転信号が入力される。そして、１つのＡＮＤ回路の出力は出力回路４６を経てゲートオンパルス信号となり、１本の走査信号線に供給される。

　例えば、シフトレジスタ４４のある段からの出力ＱｃがＡＮＤ回路６６ｃに入力され、シフトレジスタ４５のある段からの出力ＱｄがＡＮＤ回路６６ｄに入力される。また、ＡＮＤ回路６６ｃには信号ＯＥｙが入力され、ＡＮＤ回路６６ｄには信号ＯＥｘが入力される。そして、ＡＮＤ回路６６ｃの出力は出力回路４６を経てゲートオンパルス信号Ｇｃとなり、走査信号線１６ｃに供給される。また、ＡＮＤ回路６６ｄの出力は出力回路４６を経てゲートオンパルス信号Ｇｄとなり、走査信号線１６ｄに供給される。

　図３３は図３２のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号ＯＥｘは、第１期では常に「Ｈ」、第１期に続く第２期では各水平走査期間の後端部で「Ｈ」となり、第２期に続く第３期では常に「Ｈ」、第３期に続く第４期では各水平走査期間の後端部で「Ｈ」となる。一方、信号ＯＥｙは、第１期では各水平走査期間の後端部で「Ｈ」となり、第２期では常に「Ｈ」となり、第３期では各水平走査期間の後端部で「Ｈ」となり、第４期では常に「Ｈ」となる。これにより、第１期では、ゲートオンパルス信号Ｇｅ、Ｇａ、およびＧｃをこの順に「Ｈ」（アクティブ）とし、第２期では、ゲートオンパルス信号Ｇｄ、Ｇｂ、およびＧｆをこの順に「Ｈ」（アクティブ）とすることができ、第３期では、ゲートオンパルス信号Ｇｅ、Ｇａ、およびＧｃをこの順に「Ｈ」（アクティブ）とし、第４期では、ゲートオンパルス信号Ｇｄ、Ｇｂ、およびＧｆをこの順に「Ｈ」（アクティブ）とすることができ、図３０に示すような駆動が実現される。

　本実施の形態のさらに他構成を図５３に示す。図５３に示す液晶パネルの画素１０１では、画素１０１に対応して設けられる２つの走査信号線１６ａ・１６ｂが、画素中央および画素の一方の側それぞれに配される。平面的に視ると、走査信号線１６ａの両側に画素電極１７ａ・１７ｂが配される。そして、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａ・８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ａは、コンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、ドレイン引き出し配線２７ａを介して結合容量電極３７ａに接続され、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量が形成される。また、ドレイン電極９ｂはドレイン引き出し配線２７ｂおよびコンタクトホール１１ｂを介して画素電極１７ｂに接続されている。

　また、ドレイン電極９ａは、ドレイン引き出し配線１９ａを介して保持容量電極６７ａに接続され、保持容量電極６７ａは、ゲート絶縁膜を介して前段の走査信号線１６ｄと重なっている。これにより、保持容量電極６７ａおよび走査信号線１６ｄの重なり部分に画素電極１７ａおよび走査信号線１６ｄ間の保持容量が形成される。

　図５３の液晶パネルを備えた液晶表示装置では、各フレームにおいて、図中矢印の向き（走査信号線１６ｄから走査信号線１６ｂに向かう向き）に走査が行われ、所定のフレームでは走査信号線１６ａが走査される一方、それ以外のフレームで走査信号線１６ｂが走査される。そして、走査信号線１６ａが走査されるフレームでは、画素電極１７ａを含む副画素が明副画素、画素電極１７ｂを含む副画素が暗副画素となり、走査信号線１６ｂが走査されるフレームでは、画素電極１７ａを含む副画素が暗副画素、画素電極１７ｂを含む副画素が明副画素となる。

　図５３の液晶パネルを図５４のように変形してもよい。図５４の液晶パネルは、図５３の構成に加え、ゲート絶縁膜を介して前段の走査信号線１６ｄと重なる保持容量電極６７ｂと、保持容量電極６７ｂに繋がる中継配線１１９ｂとが設けられ、中継配線１１９ｂがコンタクトホール１２１ｂを介して画素電極１７ｂに接続されている。こうすれば、画素電極１７ａおよび走査信号線１６ｄ間の保持容量に加え、画素電極１７ｂおよび走査信号線１６ｄ間にも保持容量を形成することができる。

　本実施の形態のさらに他の構成を図５６に示す。図５６に示す液晶パネルの画素１０１では、画素１０１に対応して設けられる２つの走査信号線１６ａ・１６ｂが、画素の両側に配される。また、１つの画素に、列方向（データ信号線１５ｘの延伸方向）に視てＺ字形状をなす画素電極１７ｂと、これと嵌め合うようにその両側に配された２つの画素電極１７ａ・１７ｕと、層間絶縁膜を介して画素電極１７ｂと重なる結合容量電極３７ａとが設けられている。なお、走査信号線１６ａ上にトランジスタ１２ａが形成され、走査信号線１６ｂ上にトランジスタ１２ｂが形成され、トランジスタ１２ａのドレイン電極はコンタクトホール１１ａを介して画素電極１７ａに接続され、トランジスタ１２ｂのドレイン電極はコンタクトホール１１ｂを介して画素電極１７ｂに接続され、トランジスタＴｒ１２ａ・１２ｂのソース電極はデータ信号線１５ｘに接続されている。

　また、図５６の液晶パネルでは、１画素電極に対応して２個の保持容量電極６７ａ・６７ｂが、ゲート絶縁膜を介して走査信号線１６ｄ（前段の走査信号線）に重なるように設けられ、保持容量電極６７ａはドレイン引き出し配線１９ａを介してトランジスタ１２ａのドレイン電極に接続され、保持容量電極６７ｂは中継配線１１９ｂおよびコンタクトホール１１ｂｊを介して画素電極１７ｂに接続されている。これにより、保持容量電極６７ａおよび走査信号線１６ｄの重なり部分に画素電極１７ａ・１７ｕおよび保持容量配線１８ｘ間の保持容量が形成され、保持容量電極６７ｂおよび走査信号線１６ｄの重なり部分に画素電極１７ｂおよび保持容量配線１８ｘ間の保持容量が形成される。このように図５６の液晶パネルの画素構成では、保持容量を形成するための各種配線の引き回しを簡略化することができるという利点がある。

　図５６の液晶パネルでは画素電極１７ｂと画素電極１７ａとの間隙、および画素電極１７ｂと画素電極１７ｕとの間隙を配向規制用構造物として機能させることができる。また、本液晶パネルを備えた液晶表示装置では、図中矢印の向き（走査信号線１６ｄから走査信号線１６ｂに向かう向き）に走査が行われ、所定のフレームでは走査信号線１６ａが走査される一方、それ以外のフレームで走査信号線１６ｂが走査される。そして、走査信号線１６ａが走査されるフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが明副画素、画素電極１７ｂを含む副画素が暗副画素となり、走査信号線１６ｂが走査されるフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが暗副画素、画素電極１７ｂを含む副画素が明副画素となる。

　〔実施の形態４〕
　図３４は本液晶パネルの一部を示す等価回路図である。図３４に示すように、液晶パネル５ｄは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ａ～１６ｆ）、行および列方向に並べられた画素（１００～１０５）、および共通電極（対向電極）ｃｏｍを備え、奇数番目の画素列に含まれる各画素の構造は同一であり、偶数番目の画素列に含まれる各画素の構造も同一であるが、奇数番目の画素列に含まれる各画素の構造と偶数番目の画素列に含まれる各画素の構造とが異なっている。液晶パネル５ｄはＣｓオンゲート構造（後述）であるため、図１の液晶パネル５ａに設けられるような保持容量配線（１８ｘ～１８ｚ）が不要になるというメリットがある。なお、画素１００～１０２が含まれる画素列と、画素１０３～１０５が含まれる画素列とが隣接している。

　液晶パネル５ｄでは、１つの画素に対応して１本のデータ信号線と２本の走査信号線とが設けられており、画素１００に設けられた２つの画素電極１７ｃ・１７ｄ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｅ・１７ｆが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ｃ・１７Ｄ、画素１０４に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０５に設けられた２つの画素電極１７Ｅ・１７Ｆが一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆがそれぞれ行方向に隣接している。

　そして、例えば画素１０１では、画素電極１７ａおよび１７ｂが結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ａに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｂに接続されたトランジスタ１２ｂを介してデータ信号線１５ｘに接続され、画素電極１７ａおよび走査信号線１６ｂ間に保持容量Ｃｈａが形成され、画素電極１７ｂおよび走査信号線１６ａ間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。

　一方、画素１０１と行方向に隣接する画素１０４では、画素電極１７Ａおよび１７Ｂが結合容量Ｃ１０４を介して接続され、画素電極１７Ａが、走査信号線１６ｂに接続されたトランジスタ１２Ｂを介してデータ信号線１５Ｘに接続され、画素電極１７Ｂが、走査信号線１６ａに接続されたトランジスタ１２Ａを介してデータ信号線１５Ｘに接続され、画素電極１７Ａおよび走査信号線１６ｂ間に保持容量ＣｈＡが形成され、画素電極１７Ｂおよび走査信号線１６ａ間に保持容量ＣｈＢが形成され、画素電極１７Ａおよび共通電極ｃｏｍ間に液晶容量ＣｌＡが形成され、画素電極１７Ｂおよび共通電極ｃｏｍ間に液晶容量ＣｌＢが形成されている。

　液晶パネル５ｄを備えた液晶表示装置の各走査信号線（１６ａ～１６ｆ）およびデータ信号線（１５ｘ・１５Ｘ）の駆動方法は、液晶パネル５ａを備えた液晶表示装置のそれと同様であり、データ信号線に容量結合される画素電極が該画素電極と保持容量を形成する走査信号線の電位変動の影響を受けるデメリットを除いてこれと同様の効果を得ることができる。

　液晶パネル５ｄの一具体例を図３５に示す。図３５の液晶パネルでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。

　画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａ・８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ｘに接続され、ドレイン電極９ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続され、ドレイン引き出し配線２７ｘはコンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３４参照）が形成される。さらに、画素電極１７ａと電気的に接続するドレイン引き出し配線２７ｘが保持容量電極６７ａに接続され、保持容量電極６７ａがゲート絶縁膜を介して走査信号線１６ｂと重なっている。これにより、保持容量電極６７ａおよび走査信号線１６ｂの重なり部分に保持容量Ｃｈａ（図３４参照）が形成される。また、画素電極１７ｂから走査信号線１６ａに向かって延伸する画素電極延伸部１７ｚが、画素電極１７ａのエッジに沿うように配され、画素電極１７ａから走査信号線１６ｂに向かって延伸する画素電極延伸部１７ｗが、画素電極１７ｂのエッジに沿うように配されており、画素電極延伸部１７ｚがコンタクトホール４１ｂを介して保持容量電極６７ｂに接続されるとともに、保持容量電極６７ｂがゲート絶縁膜を介して走査信号線１６ａと重なっている。これにより、保持容量電極６７ｂおよび走査信号線１６ａの重なり部分に保持容量Ｃｈｂ（図３４参照）が形成される。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６Ａ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６Ｂ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａ・８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ａはコンタクトホール１１Ａを介して画素電極１７Ａに接続され、ドレイン電極９Ｂはドレイン引き出し配線２７Ｘに接続され、ドレイン引き出し配線２７Ｘはコンタクト電極７７Ｂおよび結合容量電極３７Ｂに接続され、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ｂに接続されるとともに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０１（図３４参照）が形成される。さらに、画素電極１７Ａから走査信号線１６ｂに向かって延伸する画素電極延伸部１７Ｚが、画素電極１７Ｂのエッジに沿うように配され、画素電極１７Ｂから走査信号線１６ａに向かって延伸する画素電極延伸部１７Ｗが、画素電極１７ａのエッジに沿うように配されており、画素電極延伸部１７Ｚがコンタクトホール４１Ａを介して保持容量電極６７Ａに接続されるとともに、保持容量電極６７Ａがゲート絶縁膜を介して走査信号線１６ｂと重なっており、これによって、保持容量Ｃｈａ（図３４参照）が形成される。また、画素電極１７Ｂと電気的に接続するドレイン引き出し配線２７Ｘが保持容量電極６７Ｂに接続され、保持容量電極６７Ｂがゲート絶縁膜を介して走査信号線１６ａと重なっており、これによって、保持容量Ｃｈｂ（図３４参照）が形成される。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　〔実施の形態５〕
　図３６は本液晶パネルの一部を示す等価回路図である。図３６に示すように、液晶パネル５ｅは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ｐ～１６ｓ）、保持容量配線（１８ｘ～１８ｚ）、行および列方向に並べられた画素（１００～１０５）、および共通電極（対向電極）ｃｏｍを備え、奇数番目の画素列に含まれる各画素の構造は同一であり、偶数番目の画素列に含まれる各画素の構造も同一であるが、奇数番目の画素列に含まれる各画素の構造と偶数番目の画素列に含まれる各画素の構造とが異なっている。なお、画素１００～１０２が含まれる画素列と、画素１０３～１０５が含まれる画素列とが隣接している。

　液晶パネル５ｅでは、１つの画素に対応して１本のデータ信号線が設けられるとともに、２つの画素の間隙に対応して１本の走査信号線が設けられており、画素１００に設けられた２つの画素電極１７ｃ・１７ｄ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｅ・１７ｆが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ｃ・１７Ｄ、画素１０４に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０５に設けられた２つの画素電極１７Ｅ・１７Ｆが一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆがそれぞれ行方向に隣接している。

　そして、例えば画素１０１では、画素電極１７ａおよび１７ｂが結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ｑに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｒに接続されたトランジスタ１２ｂを介してデータ信号線１５ｘに接続され、画素電極１７ａおよび保持容量配線１８ｘ間に保持容量Ｃｈａが形成され、画素電極１７ｂおよび保持容量配線１８ｘ間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。

　一方、画素１０１と行方向に隣接する画素１０４では、画素電極１７Ａおよび１７Ｂが結合容量Ｃ１０４を介して接続され、画素電極１７Ａが、走査信号線１６ｒに接続されたトランジスタ１２Ｂを介してデータ信号線１５Ｘに接続され、画素電極１７Ｂが、走査信号線１６ｑに接続されたトランジスタ１２Ａを介してデータ信号線１５Ｘに接続され、画素電極１７Ａおよび保持容量配線１８ｘ間に保持容量ＣｈＡが形成され、画素電極１７Ｂおよび保持容量配線１８ｘ間に保持容量ＣｈＢが形成され、画素電極１７Ａおよび共通電極ｃｏｍ間に液晶容量ＣｌＡが形成され、画素電極１７Ｂおよび共通電極ｃｏｍ間に液晶容量ＣｌＢが形成されている。

　液晶パネル５ｅを備えた液晶表示装置では、第１期（例えば、連続するｎフレーム）の各フレームと、第１期に続く第２期（例えば、連続するｎフレーム）の各フレームとで走査方向を逆にする。具体的には、第１期（例えば、連続する６０フレーム）の各フレームでは走査信号線１６ｓ・１６ｒ・１６ｑ・１６ｐをこの順に選択する一方、第１期に続く第２期（例えば、連続する６０フレーム）の各フレームでは走査信号線１６ｐ、１６ｑ、１６ｒ、１６ｓをこの順に選択する。例えば、走査信号線１６ｒに続いて走査信号線１６ｑが選択された場合、画素電極１７ａはデータ信号線１５ｘに（トランジスタ１２ａを介して）接続されて画素電極１７ａを含む副画素は「明」副画素となる一方、画素電極１７ｂはデータ信号線１５ｘに（トランジスタ１２ａおよび画素電極１７ａを介して）容量結合されて画素電極１７ｂを含む副画素は「暗」副画素となる。この場合、画素電極１７ａ・１７ｂには、走査信号線１６ｒが選択されたときに画素１０２に対応する信号電位が供給されるが、１水平走査期間後の走査信号線１６ｑが選択されたときに画素１０１に対応する信号電位が供給され、正規の書き込みが行われる。また、走査信号線１６ｑに続いて走査信号線１６ｒが選択された場合、画素電極１７ｂはデータ信号線１５ｘに（トランジスタ１２ｂを介して）接続されて画素電極１７ｂを含む副画素は「明」副画素となる一方、画素電極１７ａはデータ信号線１５ｘに（トランジスタ１２ｂおよび画素電極１７ｂを介して）容量結合されて画素電極１７ａを含む副画素は「暗」副画素となる。この場合、画素電極１７ａ・１７ｂには、走査信号線１６ｑが選択されたときに画素１００に対応する信号電位が供給されるが、１水平走査期間後の走査信号線１６ｒが選択されたときに画素１０１に対応する信号電位が供給され、正規の書き込みが行われる。

　本構成では、各期のフレーム数（ｎ）を偶数とし、同一画素の２つの画素電極に供給される信号電位の極性を、１フレーム単位で反転させるようにする。こうすれば、各副画素およびその画素電極について、画素電極の電位がプラス極性で明副画素になるフレームの数（それらの合計期間）と、画素電極の電位がマイナス極性で明副画素になるフレームの数（それらの合計期間）とを等しく、かつ、画素電極の電位がプラス極性で暗副画素になるフレームの数（それらの合計期間）と、画素電極電位がマイナス極性で暗副画素になるフレームの数（それらの合計期間）とを等しくすることができ、各副画素の液晶層にＤＣ電圧がかかり難く（該副画素を焼き付き難く）することができる。

　液晶パネル５ｅの一具体例を図３７に示す。図３７の液晶パネルでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。

　液晶パネル５ｅの一具体例を図３７に示す。図３７の液晶パネルでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられ、保持容量配線１８ｙが画素１００・１０３それぞれの中央を横切り、保持容量配線１８ｘが画素１０１・１０４それぞれの中央を横切っている。

　ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｐが配され、他方と重なるように走査信号線１６ｑが配され、平面的に視て、走査信号線１６ｐおよび１６ｑ間に画素電極１７ｃ・１７ｄが列方向に並べられている。また、走査信号線１６ｐは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｑは他方と重なっており、平面的に視て、走査信号線１６ｐおよび１６ｑ間に画素電極１７Ｃ・１７Ｄが列方向に並べられている。

　また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように上記走査信号線１６ｑが形成され、他方と重なるように走査信号線１６ｒが形成され、平面的に視て、走査信号線１６ｑおよび１６ｒ間に画素電極１７ａ・１７ｂが列方向に並べられている。また、走査信号線１６ｑは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｒは他方と重なっており、平面的に視て、走査信号線１６ｑおよび１６ｒ間に画素電極１７Ａ・１７Ｂが列方向に並べられている。

　画素１０１では、走査信号線１６ｑ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｒ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっている。これにより、結合容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３６参照）が形成される。また、ソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂおよび結合容量電極３７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ａを介して画素電極１７ｂに接続されるとともに、結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なっている。これにより、結合容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３６参照）が形成される。さらに、結合容量電極３７ａ・３７ｂそれぞれがゲート絶縁膜を介して保持容量配線１８ｘと重なっている。これにより、結合容量電極３７ａおよび保持容量配線１８ｘの重なり部分に保持容量Ｃｈａ（図３６参照）が形成され、結合容量電極３７ｂおよび保持容量配線１８ｘの重なり部分に保持容量Ｃｈｂ（図３６参照）が形成される。

　なお、図３７に示されるように、上記画素電極１７ａ・１７ｂ、ドレイン引き出し配線２７ａ・２７ｂ、コンタクト電極７７ａ・７７ｂ、コンタクトホール１１ａ・１１ｂ、および結合容量電極３７ａ・３７ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０１内に設けられている。また、ドレイン電極９ａおよびドレイン引き出し配線２７ａと走査信号線１６ｑとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９ｂおよびドレイン引き出し配線２７ｂと走査信号線１６ｒとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１００の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　また、画素１０４では、走査信号線１６ｑ上に、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、走査信号線１６ｒ上に、トランジスタ１２Ｂのソース電極８Ｂおよびドレイン電極９Ｂが形成されている。ソース電極８Ａはデータ信号線１５Ｘに接続され、ドレイン電極９Ａは、ドレイン引き出し配線２７Ａに接続され、このドレイン引き出し配線２７Ａは結合容量電極３７Ａおよびコンタクト電極７７Ａに接続され、コンタクト電極７７Ａはコンタクトホール１１Ａを介して画素電極１７Ｂに接続されるとともに、結合容量電極３７Ａは層間絶縁膜を介して画素電極１７Ａと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図３６参照）が形成される。また、ソース電極８Ｂはデータ信号線１５Ｘに接続される。ドレイン電極９Ｂはドレイン引き出し配線２７Ｂに接続され、このドレイン引き出し配線２７Ｂは結合容量電極３７Ｂおよびコンタクト電極７７Ｂに接続され、コンタクト電極７７Ｂはコンタクトホール１１Ｂを介して画素電極１７Ａに接続されるとともに、結合容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ｂと重なっており、これによって画素電極１７Ａ・１７Ｂ間の結合容量Ｃ１０４（図３６参照）が形成される。さらに、コンタクト電極７７Ａ・７７Ｂそれぞれがゲート絶縁膜を介して保持容量配線１８ｘと重なっており、これによって、保持容量ＣｈＡ・ＣｈＢが形成される。

　なお、図３７に示されるように、上記画素電極１７Ａ・１７Ｂ、ドレイン引き出し配線２７Ａ・２７Ｂ、コンタクト電極７７Ａ・７７Ｂ、コンタクトホール１１Ａ・１１Ｂ、および結合容量電極３７Ａ・３７Ｂは、これらを走査信号線１６ａ側および走査信号線１６ｂ側それぞれから視たときの平面形状および平面配置が一致するように画素１０４内に設けられている。また、ドレイン電極９Ａおよびドレイン引き出し配線２７Ａと走査信号線１６ｑとの重なり面積（両者間の寄生容量Ｃｇｄ）は、ドレイン電極９Ｂおよびドレイン引き出し配線２７Ｂと走査信号線１６ｒとの重なり面積（両者間の寄生容量Ｃｇｄ）に実質的に等しくなっている。こうすれば、画素電極１７ａを含む副画素が明副画素となる場合の引き込み電圧と、画素電極１７ｂを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素１０３の構成（各部材の形状および配置並びに接続関係）は画素１０４のそれと同じである。

　図３８は液晶パネル５ｅを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、Ｇｐ～Ｇｓは走査信号線１６ｐ～１６ｓに供給されるゲートオンパルス信号、Ｋａ～Ｋｆはそれぞれ、画素電極１７ａ～１７ｆを含む副画素の輝度を示している。

　この駆動方法では、図３８に示されるように、第１期（例えば、連続する６０フレーム）の各フレームでは、走査信号線１６ｓ、１６ｒ、１６ｑ、１６ｐをこの順に選択する。これにより、画素電極１７ｅを含む副画素は「明」、画素電極１７ｆを含む副画素は「暗」、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」、画素電極１７ｃを含む副画素は「明」、画素電極１７ｄを含む副画素は「暗」となり、全体としては図３９（ａ）のようになる。そして、第１期に続く第２期（例えば、連続する６０フレーム）の各フレームでは走査信号線１６ｐ、１６ｑ、１６ｒ、１６ｓをこの順に選択する。これにより、画素電極１７ｃを含む副画素は「暗」、画素電極１７ｄを含む副画素は「明」、画素電極１７ａを含む副画素は「暗」、画素電極１７ｂを含む副画素は「明」、画素電極１７ｅを含む副画素は「暗」、画素電極１７ｆを含む副画素は「明」となり、全体としては図３９（ｂ）のようになる。同様に、第３期（例えば、連続する６０フレーム）の各フレームでは、走査信号線１６ｓ、１６ｒ、１６ｑ、１６ｐをこの順に選択する。これにより、画素電極１７ｅを含む副画素は「明」、画素電極１７ｆを含む副画素は「暗」、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」、画素電極１７ｃを含む副画素は「明」、画素電極１７ｄを含む副画素は「暗」となり、全体としては図３９（ｃ）のようになる。そして、第３期に続く第４期（例えば、連続する６０フレーム）の各フレームでは走査信号線１６ｐ、１６ｑ、１６ｒ、１６ｓをこの順に選択する。これにより、画素電極１７ｃを含む副画素は「暗」、画素電極１７ｄを含む副画素は「明」、画素電極１７ａを含む副画素は「暗」、画素電極１７ｂを含む副画素は「明」、画素電極１７ｅを含む副画素は「暗」、画素電極１７ｆを含む副画素は「明」となり、全体としては図３９（ｄ）のようになる。なお、図３８における第１～第４期の各期は、上記のように連続するｎ（例えば、ｎ＝６０）フレーム期間としてもよいし、液晶表示装置の電源がオンされたときからオフされるまでの期間としてもよい。また、液晶表示装置が液晶テレビに適用された場合には、上記各期の切り替えをチャンネルの切り替えに対応させることもできる。

　本実施の形態のさらに他の構成を図５７に示す。図５７に示す液晶パネルでは、隣接する２つの画素領域の間隙に対応して１本の走査信号線が設けられ、１つの画素領域の両側に位置する間隙の一方に対応して設けられた走査信号線に接続されたトランジスタが、該画素領域に設けられた２つの画素電極の一方に接続され、他方に対応して設けられた走査信号線に接続されたトランジスタが、上記２つの画素電極の他方に接続されている。例えば、画素１００・１０１の間隙に対応して走査信号線１６ｑが設けられ、画素１０１・１０２の間隙に対応して走査信号線１６ｒが設けられ、画素１０１を横切るように保持容量配線１８ｘが設けられる。また、画素１０１に、列方向（データ信号線１５ｘの延伸方向）に視てＺ字形状をなす画素電極１７ｂと、これと嵌め合うようにその両側に配された２つの画素電極１７ａ・１７ｕと、層間絶縁膜を介して画素電極１７ｂと重なる結合容量電極３７ａとが設けられている。なお、走査信号線１６ｑ上にトランジスタ１２ａ・１２ｄが形成され、走査信号線１６ｒ上にトランジスタ１２ｂ・１２ｅが形成され、トランジスタ１２ａのドレイン電極はドレイン引き出し配線２７ａおよびコンタクトホール１１ａを介して画素電極１７ａに接続され、トランジスタ１２ｂのドレイン電極はコンタクトホール１１ｂを介して画素電極１７ｂに接続され、トランジスタＴｒ１２ａ・１２ｂのソース電極はデータ信号線１５ｘに接続されている。

　また、画素１０１には、ゲート絶縁膜を介して保持容量配線１８ｘと重なるように、保持容量電極６７ｂ・６７ｕが行方向（走査信号線の延伸方向）に並べられており、画素電極１７ｂはコンタクトホール１１ｂｊを介して保持容量電極６７ｂに接続されるとともに、画素電極１７ｕはコンタクトホール１１ｕｊを介して保持容量電極６７ｕに接続されている。これにより、これにより、保持容量電極６７ｂおよび保持容量配線１８ｘの重なり部分に画素電極１７ｂおよび保持容量配線１８ｘ間の保持容量が形成され、保持容量電極６７ｕおよび保持容量配線１８ｘの重なり部分に画素電極１７ａ・１７ｕおよび保持容量配線１８ｘ間の保持容量が形成される。このような画素構成によれば、例えば図３７の構成に比べ、ドレイン引き出し配線の短縮化が可能となる。

　図５７の液晶パネルでは画素電極１７ｂと画素電極１７ａとの間隙、および画素電極１７ｂと画素電極１７ｕとの間隙を配向規制用構造物として機能させることができる。なお、本液晶パネルを備えた液晶表示装置では、所定のフレームでは図中下方向（走査信号線１６ｑから１６ｒへ向かう向き）に走査し、それ以外のフレームでは図中上方向（走査信号線１６ｒから１６ｑへ向かう向き）に走査する。図中下方向に走査するフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが暗副画素、画素電極１７ｂを含む副画素が明副画素となり、図中上方向に走査するフレームでは、画素電極１７ａを含む副画素と画素電極１７ｕを含む副画素とが明副画素、画素電極１７ｂを含む副画素が暗副画素となる。

　本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、液晶パネル（５ａ～５ｅ）の両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図４２（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（ＴａｐｅＣａｒｅｅｒＰａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦ（ＡｎｉｓｏｔｏｒｏｐｉＣｏｎｄｕｋｔｉｖｅＦｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０３（ＰＷＢ：Ｐｒｉｎｔｅｄｗｉｒｉｎｇｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図４２（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。

　図４３（ａ）に、本液晶表示装置において、リフレッシュ期間を設ける場合のソースドライバの構成を示す。図４３（ａ）に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ３１と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｂとが設けられる。バッファ３１には対応するデータｄが入力され、バッファ３１の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。また、隣り合う２本のデータ信号線それぞれに対応する出力端は、リフレッシュ用スイッチＳＷｂを介して互いに接続されている。すなわち、各リフレッシュ用スイッチＳＷｂは直列に接続され、その一端がリフレッシュ電位供給源３５（Ｖｃｏｍ）に接続されている。ここで、データ出力用スイッチＳＷａのゲート端子には、チャージシェア信号（ｓｈ）がインバータ３３を介して入力され、リフレッシュ用スイッチＳＷｂのゲート端子には、ｓｈ信号が入力される。

　なお、図４３（ａ）に示すソースドライバを図４３（ｂ）のように構成してもよい。すなわち、リフレッシュ用スイッチＳＷｃを、対応するデータ信号線とリフレッシュ電位供給源３５（Ｖｃｏｍ）にのみに接続し、各リフレッシュ用スイッチＳＷｃを直列に接続しない構成とする。こうすれば、各データ信号線に速やかにリフレッシュ電位を供給することができる。

　ここで、上記したソースドライバの構成ではリフレッシュ電位をＶｃｏｍとしているがこれに限定されない。例えば、同一データ信号線に１水平走査期間前に供給された信号電位のレベルと現水平走査期間に供給すべき信号電位とに基づいて適切なリフレッシュ電位を算出しておき、このリフレッシュ電位を該データ信号線に供給してもよい。この場合のソースドライバの構成を図４４に示す。該構成では、各データ信号線に対応して、データ出力用バッファ１１０と、リフレッシュ用バッファ１１１と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｅとが設けられる。データ出力用バッファ１１０には対応するデータｄが入力され、データ出力用バッファ１１０の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。リフレッシュ用バッファ１１１には、対応する非画像データＮ（１水平走査期間前に供給された信号電位のレベルと現水平走査期間に供給すべき信号電位とに基づいて決定された最適なリフレッシュ電位に対応するデータ）が入力され、リフレッシュ用バッファ１１１の出力は、リフレッシュ用スイッチＳＷｅを介してデータ信号線への出力端に接続されている。

　このように、各水平走査期間の冒頭にリフレッシュ期間（例えば、チャージシェアが行われる期間）を設け、このリフレッシュ期間に各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給すれば、大型、高精細あるいは高速駆動等、フル充電が難しい液晶表示装置において、一水平走査期間前に同一データ信号線に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを抑制することができる。それゆえ、本実施の形態にかかる液晶表示装置は、走査信号線が２１６０本のデジタルシネマ規格の液晶表示装置や走査信号線４３２０本のスーパーハイビジョン規格の液晶表示装置にも好適である。

　本願でいう「電位の極性」とは、基準となる電位に対する高（プラス）・低（マイナス）を意味する。ここで、基準となる電位は、共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。

　図４５は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。

　表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア信号ｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。

　より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア信号ｓｈ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。

　上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、チャージシェア信号ｓｈ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。

　ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、チャージシェア信号ｓｈ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、１５ｘ・１５Ｘ）に出力する。

　ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。

　上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ（ＴＦＴ）を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が各副画素に表示される。

　次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図４６は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。

　上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。

　液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。

　液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図４７に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。

　図４８は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。

　本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。

　本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。

Claims

　１つの画素領域に、容量を介して接続された２つの画素電極が設けられ、
　１つの画素領域に対応して２本の走査信号線が設けられ、一方の走査信号線に接続されたトランジスタが上記２つの画素電極の一方に接続され、他方の走査信号線に接続されたトランジスタが２つの画素電極の他方に接続されていることを特徴とするアクティブマトリクス基板。
　上記２本の走査信号線は、画素領域の両側に配されているか、あるいは画素領域の両端部に重なるように配されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
　上記２つの画素電極の一方に接続されたトランジスタと他方に接続されたトランジスタとが同一のデータ信号線に接続されていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
　上記２つの画素電極の一方と電気的に接続された結合容量電極を備え、該結合容量電極は、絶縁膜を介して上記２つの画素電極の他方と重なっていることを特徴とする請求項１～３のいずれか１項に記載のアクティブマトリクス基板。
　上記２つの画素電極の一方と電気的に接続された結合容量電極と、他方と電気的に接続された結合容量電極とを備え、各結合容量電極が、絶縁膜を介して上記２つの画素電極のうち電気的に接続されていない方と重なっていることを特徴とする請求項２に記載のアクティブマトリクス基板。
　上記２つの画素電極、並びに一方の画素電極と電気的に接続された結合容量電極および他方の画素電極と電気的に接続された結合容量電極は、これらを上記２本の走査信号線の一方側から視たときの平面形状および平面配置が、これらを上記２本の走査信号線の他方側から視たときの平面形状および平面配置に一致するように設けられていることを特徴とする請求項５記載のアクティブマトリクス基板。
　各結合容量電極と保持容量を形成する保持容量配線を備えることを特徴とする請求項４に記載のアクティブマトリクス基板。
　上記２つの画素電極の少なくとも一方が、前段の画素領域に対応して設けられた走査信号線と保持容量を形成していることを特徴とする請求項１～３のいずれか１項に記載のアクティブマトリクス基板。
　走査信号線の延伸方向を行方向とすれば、上記２本の走査信号線は行方向に並ぶ２つの画素領域に対応し、各画素領域には２つの画素電極が列方向に並べられ、
　行方向に隣接する２つの画素電極の一方に接続されるトランジスタが上記２本の走査信号線の一方に接続され、上記２つの画素電極の他方に接続されるトランジスタが上記２本の走査信号線の他方に接続されていることを特徴とする請求項１～８のいずれか１項に記載のアクティブマトリクス基板。
　１つの画素領域に形成された２つの画素電極の一方に接続されたトランジスタの導通電極およびこれに電気的接続された導電部分と、該トランジスタに接続された走査信号線との重なり面積が、上記２つの画素電極の他方に接続されたトランジスタの導通電極およびこれに電気的接続された導電部分と、該トランジスタに接続された走査信号線との重なり面積に等しくなっていることを特徴とする請求項１～９のいずれか１項に記載のアクティブマトリクス基板。
　１つの画素領域に、容量を介して接続された２つの画素電極が設けられ、
　隣接する２つの画素領域の間隙に対応して１本の走査信号線が設けられ、
　１つの画素領域の両側に位置する間隙の一方に対応して設けられた走査信号線に接続されたトランジスタが、該画素領域に設けられた２つの画素電極の一方に接続され、他方に対応して設けられた走査信号線に接続されたトランジスタが、上記２つの画素電極の他方に接続されていることを特徴とするアクティブマトリクス基板。
　上記２つの画素電極の一方に接続されたトランジスタと他方に接続されたトランジスタとが同一のデータ信号線に接続されていることを特徴とする請求項１１に記載のアクティブマトリクス基板。
　請求項１記載のアクティブマトリクス基板を備え、
　所定のフレームでは上記２本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、
　所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことを特徴とする液晶表示装置。
　請求項１１記載のアクティブマトリクス基板を備え、
　各フレームでは順次走査信号線を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、
　所定のフレームとそれ以外のフレームとで、走査方向を逆にすることを特徴とする液晶表示装置。
　上記２本の走査信号線の一方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であり、上記２本の走査信号線の他方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であることを特徴とする請求項１３記載の液晶表示装置。
　上記２つの走査信号線の走査する方を、１フレームごとに切り替えるとともに同一画素に対応する信号電位の極性を２フレームごとに反転させるか、あるいは上記２つの走査信号線の走査する方を、連続する２フレームごとに切り替えるとともに同一画素に対応する信号電位の極性を１フレームごとに反転させることを特徴とする請求項１５記載の液晶表示装置。
　１つの画素に設けられた２つの画素電極の一方をディスチャージした後に、他方へ信号電位を書き込むことを特徴とする請求項１３または１４記載の液晶表示装置。
　１つの画素に設けられた２つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをＯＦＦし、その後に他方の画素電極に信号電位を書き込むことを特徴とする請求項１３または１４記載の液晶表示装置。
　１つの画素に設けられた２つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをＯＦＦし、その後に他方の画素電極に信号電位を書き込むことを、同一水平走査期間内に行うことを特徴とする請求項１８記載の液晶表示装置。
　ノーマリブラックの液晶表示装置であって、１つの画素に設けられた２つの画素電極の一方に信号電位を書き込んでから１／２垂直走査期間～４／５垂直走査期間経過後に、
上記２つの画素電極それぞれに共通電極電位を供給した状態でこれら画素電極に接続するトランジスタをＯＦＦすることを特徴とする請求項１８記載の液晶表示装置。
　第１データ信号線と、第１～第４走査信号線と、第１データ信号線および第１走査信号線に接続された第１トランジスタと、第１データ信号線および第２走査信号線に接続された第２トランジスタと、第１データ信号線および第３走査信号線に接続された第３トランジスタと、第１データ信号線および第４走査信号線に接続された第４トランジスタとを備え、
　第１データ信号線の延伸方向を列方向とすれば、第１画素領域に第１および第２画素電極が設けられ、第１画素領域と列方向に隣接する第２画素領域に、第３および第４画素電極が設けられ、
　第１および第２画素電極が容量を介して接続されるとともに、第３および第４画素電極が容量を介して接続され、第１および第２トランジスタの一方が第１の画素電極に接続されるとともに他方が第２画素電極に接続され、第３および第４トランジスタの一方が第３画素電極に接続されるとともに他方が第４画素電極に接続されていることを特徴とするアクティブマトリクス基板。
　第５および第６走査信号線と、第１データ信号線および第５走査信号線に接続された第５トランジスタと、第１データ信号線および第６走査信号線に接続された第６トランジスタとを備え、
　第１画素領域と列方向に隣接する第３画素領域に、第５および第６画素電極が設けられるとともに、該第５および第６画素電極が容量を介して接続され、
　第３画素電極、第４画素電極、第１画素電極、第２画素電極、第５画素電極、および第６画素電極がこの順で列方向に並び、
　第１画素電極と第４走査信号線との間に保持容量が形成されるとともに、第２画素電極と第５走査信号線との間に保持容量が形成されることを特徴とする請求項２１記載のアクティブマトリクス基板。
　第１画素電極と第２走査信号線とが保持容量を形成するとともに、第２画素電極と第１走査信号線とが保持容量を形成していることを特徴とする請求項２１記載のアクティブマトリクス基板。
　第２データ信号線と、第２データ信号線および第１走査信号線に接続された第７トランジスタと、第２データ信号線および上記第２走査信号線に接続された第８トランジスタとを備え、
　第１画素領域と行方向に隣接する第４画素領域に、第７および第８画素電極が設けられるとともに、上記第７および第８画素電極が容量を介して接続され、
　第１および第２画素電極が列方向に隣接するとともに、第７および第８画素電極が列方向に隣接し、第１および第７画素電極が行方向に隣接するとともに、第２および第８画素電極が行方向に隣接し、
　第１トランジスタが第１画素電極に接続されるとともに第２トランジスタが第２画素電極に接続され、第７トランジスタが第８画素電極に接続されるとともに第８トランジスタが第７画素電極に接続されていることを特徴とする請求項２１記載のアクティブマトリクス基板。
　第２データ信号線と、第２データ信号線および第１走査信号線に接続された第７トランジスタと、第２データ信号線および上記第２走査信号線に接続された第８トランジスタとを備え、
　第１画素領域と行方向に隣接する第４画素領域に、第７および第８画素電極が設けられるとともに、該第７および第８画素電極が容量を介して接続され、
　第１および第２画素電極が列方向に隣接するとともに、第７および第８画素電極が列方向に隣接し、第１および第７画素電極が行方向に隣接するとともに、第２および第８画素電極が行方向に隣接し、
　第１トランジスタが第１画素電極に接続されるとともに第２トランジスタが第２画素電極に接続され、第７トランジスタが第７画素電極に接続されるとともに第８トランジスタが第８画素電極に接続されていることを特徴とする請求項２１記載のアクティブマトリクス基板。
　第１および第２データ信号線と、第１および第２走査信号線と、第１データ信号線および第１走査信号線に接続された２つのトランジスタと、第１データ信号線および第２走査信号線に接続された２つのトランジスタと、第２データ信号線および第１走査信号線に接続された２つのトランジスタと、第２データ信号線および第２走査信号線に接続された２つのトランジスタとを備え、
　第１データ信号線の延伸方向を列方向とすれば、第１画素領域に第１および第２画素電極が設けられ、第１画素領域と列方向に隣接する第２画素領域に、第３および第４画素電極が設けられ、第１画素領域と列方向に隣接する第３画素領域に、第５および第６画素電極が設けられ、第１画素領域と行方向に隣接する第４画素領域に、第７および第８画素電極が設けられ、第１および第７画素電極が行方向に隣接するとともに、第２および第８画素電極が行方向に隣接し、
　第１データ信号線および第１走査信号線に接続された２つのトランジスタの一方が第１画素電極に接続されるとともに、他方が第４画素電極に接続され、第１データ信号線および第２走査信号線に接続された２つのトランジスタの一方が第２画素電極に接続されるとともに、他方が第５画素電極に接続され、
　第２データ信号線および第１走査信号線に接続された２つのトランジスタの一方が第８画素電極に接続され、第２データ信号線および第２走査信号線に接続された２つのトランジスタの一方が第７画素電極に接続されることを特徴とするアクティブマトリクス基板。
　保持容量配線を備え、該保持容量配線が第１および第２画素電極それぞれと保持容量を形成していることを特徴とする請求項１または請求項２４～２６のいずれか１項に記載のアクティブマトリクス基板。
　平面的に視れば、第１および第２走査信号線の間に、第１画素電極の全部またはエッジ部を除く部分と、第２画素電極の全部またはエッジ部を除く部分とが設けられていることを特徴とする請求項２１～２７のいずれか１項に記載のアクティブマトリクス基板。
　第１トランジスタの導通電極およびこれに電気的接続された導電部分と第１走査信号線との重なり面積が、第２トランジスタの導通電極およびこれに電気的接続された導電部分と第２走査信号線との重なり面積に等しいことを特徴とする請求項２１～２８のいずれか１項に記載のアクティブマトリクス基板。
　第１および第２トランジスタの導通電極と同層に形成された保持容量電極を備え、該保持容量電極が第１および第２画素電極の一方と電気的に接続されるとともに、ゲート絶縁層を介して保持容量配線と重なっていることを特徴とする請求項２７に記載のアクティブマトリクス基板。
　第１および第２トランジスタの導通電極と同層に形成された結合容量電極を備え、該結合容量電極が第１および第２画素電極の一方と電気的に接続されるとともに、層間絶縁層を介して他方と重なっていることを特徴とする請求項２１～３０のいずれか１項に記載のアクティブマトリクス基板。
　第１および第２トランジスタの導通電極と同層に形成された結合容量電極を備え、該結合容量電極は、第１および第２画素電極の一方と電気的に接続されるとともに層間絶縁層を介して他方と重なり、かつ、ゲート絶縁膜を介して上記保持容量配線と重なっていることを特徴とする請求項２７に記載のアクティブマトリクス基板。
　第１および第２トランジスタの導通電極と同層に形成された保持容量電極を備え、該保持容量電極は、第１および第２画素電極の一方と電気的に接続されるとともにゲート絶縁層を介して上記各走査信号線のいずれか１本と重なっていることを特徴とする請求項２２または２３に記載のアクティブマトリクス基板。
　層間絶縁層を介して第２画素電極と重なる第１結合容量電極と、層間絶縁層を介して第１画素電極と重なる第２結合容量電極とを備え、
　第１トランジスタの導通電極から引き出された第１引き出し配線と第１結合容量電極とが同層で接続されるとともに、第１引き出し配線と第１画素電極とがコンタクトホールを介して接続され、
　第２トランジスタの導通電極から引き出された第２引き出し配線と第２結合容量電極とが同層で接続されるとともに、第２引き出し配線と第２画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項２１～３０のいずれか１項に記載のアクティブマトリクス基板。
　層間絶縁層を介して第２画素電極と重なる第１結合容量電極と、層間絶縁層を介して第１画素電極と重なる第２結合容量電極とを備え、
　第１トランジスタの導通電極と第１画素電極とがコンタクトホールを介して接続されるとともに、第１画素電極と第１結合容量電極とがコンタクトホールを介して接続され、
　第２トランジスタの導通電極と第２画素電極とがコンタクトホールを介して接続されるとともに、第２画素電極と第２結合容量電極とがコンタクトホールを介して接続されていることを特徴とする請求項２１～３０のいずれか１項に記載のアクティブマトリクス基板。
　平面的に視れば、第１および第２走査信号線の間に、第１画素電極の全部またはエッジ部を除く部分と、第２画素電極の全部またはエッジ部を除く部分とが設けられ、
　第１および第２画素電極、第１および第２結合容量電極、並びに第１および第２引き出し配線は、これらを第１走査信号線側および第２走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられていることを特徴とする請求項３４に記載のアクティブマトリクス基板。
　平面的に視れば、第１および第２走査信号線の間に、第１画素電極の全部またはエッジ部を除く部分と、第２画素電極の全部またはエッジ部を除く部分とが設けられ、
　第１および第２画素電極並びに第１および第２結合容量電極は、これらを第１走査信号線側および第２走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられていることを特徴とする請求項３５に記載のアクティブマトリクス基板。
　第１および第２画素電極が列方向に隣接しており、第１画素電極が有するエッジのうち第２画素電極と隣接するエッジが第２結合容量電極と重なり、第２画素電極が有するエッジのうち第１画素電極と隣接するエッジが第１結合容量電極と重なっていることを特徴とする請求項３４または３５記載のアクティブマトリクス基板。
　上記層間絶縁膜は、結合容量電極と重なる部分の少なくとも一部が薄くなっていることを特徴とする請求項３１または３２に記載のアクティブマトリクス基板。
　上記ゲート絶縁膜は、保持容量電極と重なる部分の少なくとも一部が薄くなっていることを特徴とする請求項３０または３３に記載のアクティブマトリクス基板。
　上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、結合容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項３９に記載のアクティブマトリクス基板。
　上記ゲート絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、保持容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項４０に記載のアクティブマトリクス基板。
　上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていることを特徴とする請求項４１または４２に記載のアクティブマトリクス基板。
　請求項２１～２５のいずれか１項に記載のアクティブマトリクス基板を備え、
　あるフレームでは第１走査信号線が選択され、別のフレームでは第２走査信号線が選択されることを特徴とする液晶表示装置。
　請求項２１～２５のいずれか１項に記載のアクティブマトリクス基板を備え、
　連続するｎ（ｎは複数）フレームの各フレームでは第１および第２走査信号線の一方が選択されるとともに、次に連続するｎフレームの各フレームでは他方が選択されることを特徴とする液晶表示装置。
　請求項２１、２３～２５のいずれか１項に記載のアクティブマトリクス基板を備え、
　連続する２つのフレームの一方で第１走査信号線が選択され、他方で第２走査信号線が選択されることを特徴とする液晶表示装置。
　ｎは偶数であり、上記第１および第２画素電極に供給される信号電位の極性は、１フレーム単位で反転することを特徴とする請求項４５記載の液晶表示装置。
　上記第１および第２画素電極に供給される信号電位の極性は、連続する２フレーム単位で反転することを特徴とする請求項４６記載の液晶表示装置。
　請求項２２に記載のアクティブマトリクス基板を備え、
　連続する複数のフレームからなる第１期の各フレームでは第１および第２走査信号線の一方が選択されるとともに、第１期に続く、連続する複数フレームからなる第２期の各フレームでは他方が選択され、第１期と第２期では走査方向が逆になることを特徴とする液晶表示装置。
　第１データ信号線と、第１および第２走査信号線と、第１データ信号線および第１走査信号線に接続された２つのトランジスタと、第１データ信号線および第２走査信号線に接続された２つのトランジスタと、第２データ信号線および第１走査信号線に接続された２つのトランジスタとを備え、
　第１データ信号線の延伸方向を列方向とすれば、第１画素領域に第１および第２画素電極が設けられ、第１画素領域と列方向に隣接する第２画素領域に、第３および第４画素電極が設けられ、第１画素領域と列方向に隣接する第３画素領域に、第５および第６画素電極が設けられ、
　第１データ信号線および第１走査信号線に接続された２つのトランジスタの一方が第１画素電極に接続されるとともに、他方が第４画素電極に接続され、第１データ信号線および第２走査信号線に接続された２つのトランジスタの一方が第２画素電極に接続されるとともに、他方が第５画素電極に接続され、
　連続する複数のフレームからなる第１期の各フレームでは、第１走査信号線、第２走査信号線の順で選択され、第１期に続く、連続する複数フレームからなる第２期の各フレームでは、第２走査信号線、第１走査信号線の順で選択されることを特徴とする液晶表示装置。
　第１データ信号線に供給される信号電位の極性が一水平走査期間ごとに反転することを特徴とする請求項４４～５０のいずれか１項に記載の液晶表示装置。
　同一水平走査期間においては、第１データ信号線およびこれに隣接するデータ信号線それぞれに、逆極性の信号電位が供給されることを特徴とする請求項４４～５１のいずれか１項に記載の液晶表示装置。
　各走査信号線を駆動する走査信号線駆動回路を備え、上記第１および第２走査信号線それぞれに供給される選択信号は、上記走査信号線駆動回路が有する１つのシフトレジスタの同一段からの出力を用いて生成されていることを特徴とする請求項４４～５２のいずれか１項に記載の液晶表示装置。
　請求項１～１２および請求項２１～４３のいずれか１項に記載のアクティブマトリクス基板を備えた液晶パネル。
　請求項５４記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
　請求項５５記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
　請求項１３～２０、請求項４４～５３、および請求項５６のいずれか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。