JP5384633B2 - アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 Download PDF

Info

Publication number
JP5384633B2
JP5384633B2 JP2011519489A JP2011519489A JP5384633B2 JP 5384633 B2 JP5384633 B2 JP 5384633B2 JP 2011519489 A JP2011519489 A JP 2011519489A JP 2011519489 A JP2011519489 A JP 2011519489A JP 5384633 B2 JP5384633 B2 JP 5384633B2
Authority
JP
Japan
Prior art keywords
pixel
electrode
liquid crystal
signal line
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011519489A
Other languages
English (en)
Other versions
JPWO2010146747A1 (ja
Inventor
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011519489A priority Critical patent/JP5384633B2/ja
Publication of JPWO2010146747A1 publication Critical patent/JPWO2010146747A1/ja
Application granted granted Critical
Publication of JP5384633B2 publication Critical patent/JP5384633B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、１画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置（画素分割方式）に関する。
液晶表示装置のγ特性の視野角依存性を向上させる（例えば、画面の白浮き等を抑制する）ため、１画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置（画素分割方式、例えば特許文献１参照）が提案されている。
特許文献１に記載のアクティブマトリクス基板では、図４８に示すように、隣り合う２本のゲートバスライン１１２の間に画素領域が設けられ、画素領域の上端（ゲートバスラインに隣接する部分）に画素電極１２１ａが配され、中段に画素電極１２１ｂが配され、下端（隣のゲートバスラインに隣接する部分）に画素電極１２１ｃが配され、画素電極１２１ａおよび画素電極１２１ｃが、トランジスタ１１６のソース電極１１６ｓから引き出されたソース引き出し配線１１９に接続され、ソース引き出し配線１１９に接続する制御電極１１８が絶縁層を介して画素電極１２１ｂと重なっており、中段の画素電極１２１ｂは、画素電極１２１ａ・１２１ｃそれぞれに対して容量結合されている（容量結合型画素分割方式）。このアクティブマトリクス基板を用いた液晶表示装置では、画素電極１２１ａ・１２１ｃに対応する副画素それぞれを明副画素、画素電極１２１ｂに対応する副画素を暗副画素とすることができ、これら明副画素（２個）・暗副画素（１個）の面積階調によって中間調を表示することができる。
このような容量結合型画素分割方式の液晶表示装置では、容量結合される画素電極１２１ｂに蓄積する電荷の影響により、画素電極１２１ｂを含む副画素において、焼き付きが生じることが知られている。
具体的には、図４９に示すように、トランジスタ５６を介してソースライン５５に直接接続される画素電極６１ｂでは、１フレームごとにトランジスタ５６がオンになることにより、画素電極６１ｂとソースライン５５とが電気的に接続されるため、画素電極６１ｂではトランジスタ５６がオフの期間に蓄積された電荷がオンの期間にソースライン５５に流れる。そのため、画素電極６１ｂには直流電圧成分はほとんど残留せず、焼き付きが生じ難い。一方、画素電極６１ｂに容量結合される画素電極６１ａでは、トランジスタ５６がオンになっても、画素電極６１ａに蓄積された電荷がそのまま保持される。そのため、画素電極６１ａには直流電圧成分が残留し、これに起因して画素電極６１ａを含む副画素が焼き付くことになる。
この焼き付きの問題を解決する方法の一例として、特許文献１に記載のアクティブマトリクス基板では、図４８に示すように、画素電極１２１ａに容量結合される画素電極１２１ｂを、ゲートバスライン１１２から離間して配置している。つまり、画素電極１２１ｂを、画素電極１２１ａと画素電極１２１ｃとの間に配することにより、ゲートバスライン１１２に流れる信号の直流電圧成分による画素電極１２１ｂへの電荷の流入を抑えることができる。これにより、焼き付きの発生を抑えることができる。
ところが、この構成では、画素電極１２１ｂが、依然としてフローティング状態であるため、電荷の流入を完全に防ぐことはできず、高品位の表示を得ることは困難である。
また、非特許文献１には、上記のようなフローティング状態の画素電極を、トランジスタを介してソースラインに直接接続する構成が記載されている。図５０は、非特許文献１に記載の液晶パネルの一部を示す等価回路図である。この液晶パネルは、同図に示すように、隣り合う２本のゲートバスラインの間に画素領域（主画素領域（Ｍａｉｎ ｒｅｇｉｏｎ）、副画素領域（Ｓｕｂ ｒｅｇｉｏｎ））が設けられ、主画素領域に対応する主画素電極は、第１のトランジスタ（Ｍａｉｎ−ＴＦＴ）を介してソースライン（Ｄａｔａ ｌｉｎｅ）に接続され、副画素領域に対応する副画素電極は、第２のトランジスタ（Ｓｕｂ−ＴＦＴ）を介してソースラインに接続されている。そして、第１および第２のトランジスタは、それぞれ同一のゲートバスライン（Ｇａｔｅ ｌｉｎｅ）に接続されている。
この構成によれば、第１および第２のトランジスタがオンすると、ソースラインと副画素電極とが電気的に接続されるため、副画素電極に蓄積された電荷が放電（リフレッシュ）される。これにより、フローティング状態の画素電極を含む副画素の焼き付きの発生を抑えることができる。
日本国公開特許公報「特開２００６−３９２９０号公報（２００６年２月９日公開）」
「ＳＩＤ ０７ ＤＩＧＥＳＴ ｐ１０１０〜ｐ１０１３」
ところが、非特許文献１の構成では、主画素電極および副画素電極が、それぞれ、第１および第２のトランジスタを介して、同一のゲートバスラインおよび同一のソースラインに接続されているため、第１および第２のトランジスタのオン時間（ゲートオン時間）が互いに等しくなる。
画素分割方式において、ゲートオン時間が等しい場合には、画素電極へ供給される電位は、トランジスタ特性の比率、すなわち、トランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）で規定されることになる。つまり、上記の構成では、明副画素および暗副画素を形成するために、主画素電極に接続される第１のトランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）と、第２のトランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）とを、互いに異ならせることが必要となる。
そのため、このような液晶パネルを製造する場合には、チャネルサイズの異なるトランジスタを予め設計する必要があり、設計が複雑化する可能性がある。また、液晶パネルの完成後に、例えば各画素電極への書き込み時間を変更するといった調整が困難となり、製品の自由度が低下する。また、ソースラインおよびゲートバスラインの線幅のシフトによりトランジスタのチャネルのＷ／Ｌ比が変化するため、表示面内において第１および第２のトランジスタの特性が互いに異なり、表示品位の低下を招くおそれもある。
さらに、トランジスタのチャネルサイズにより明副画素および暗副画素を形成する構成の場合、駆動周波数が互いに異なる液晶パネル（例えば、６０Ｈｚ駆動の液晶パネルと１２０Ｈｚ駆動の液晶パネル）では、いわゆる白浮きを抑制する効果がそれぞれ異なるおそれがあり、液晶パネルの共通化が困難となる。
本発明では、容量結合型画素分割方式の液晶表示装置において、副画素の焼き付きに起因する表示品位の低下のおそれが少ない構成を提案する。
本アクティブマトリクス基板は、１つの画素領域に、第１および第２画素電極が設けられるとともに、１つの画素領域に対応して、データ信号線と、第１および第２走査信号線と、上記データ信号線および第１走査信号線に接続された第１トランジスタと、上記データ信号線および第２走査信号線に接続された第２トランジスタとが設けられ、上記第１画素電極は、上記第１トランジスタを介して上記データ信号線に接続され、上記第２画素電極は、上記第１画素電極に容量を介して接続されるとともに、上記第２トランジスタを介して上記データ信号線に接続され、自段の画素領域に設けられた上記第１および第２画素電極の少なくとも一方と、前段の画素領域に対応する第１および第２走査信号線の少なくとも一方との間に保持容量が形成されていることを特徴とする。
本アクティブマトリクス基板を用いた液晶表示装置では、１つの画素領域内の各画素電極それぞれが、異なる走査信号線に接続されたそれぞれのトランジスタを介してデータ信号線に接続されるため、信号電位を供給するタイミングを画素電極ごとに異ならせることができる。そのため、例えば、一方の画素電極へ正規の書き込み用の信号電位を供給する前に、この画素電極に容量結合される他方の画素電極へ、トランジスタを介してデータ信号線に電気的に接続して、信号電位（例えば、Ｖｃｏｍ）を供給することができる。
このように、正規の書き込みが行われる前に、トランジスタを介してデータ信号線に接続される画素電極に容量結合される画素電極（容量結合電極）に対して、容量を介することなくデータ信号線から信号電位を供給することができるため、この容量結合電極に蓄積された電荷を放電（リフレッシュ）させることができる。そのため、この画素電極を含む副画素の焼き付きの発生を抑えることができる。また、上記の構成によれば、従来のように、トランジスタのチャネルＷ／Ｌ比を調整する必要がなく、同一のチャネルサイズでアクティブマトリクス基板を構成することができる。よって、トランジスタの特性のばらつきによる表示品位の低下を抑えることができるとともに、液晶パネルの共通化を図ることができる。
さらに、上記の構成では、自段の画素領域に設けられた画素電極の保持容量が、走査が終了した前段の画素領域に対応して設けられた走査信号線（第１および第２走査信号線の少なくとも一方）との間で形成されているため、保持容量の値を増大させることができるとともに、保持容量の値の変動を抑えることができる。よって、表示品位の向上を図ることができる。
本液晶表示装置は、上記いずれかに記載のアクティブマトリクス基板を備え、表示中に上記第２走査信号線が少なくとも１回選択されることを特徴とする。
これにより、表示中に少なくとも１回は、第１トランジスタを介してデータ信号線に接続される第１画素電極に容量結合される第２画素電極を、第２トランジスタを介してデータ信号線に電気的に接続することができるため、第２画素電極に蓄積された電荷を放電（リフレッシュ）させることができる。そのため、第２画素電極を含む副画素の焼き付きの発生を抑えることができるとともに、表示品位の低下を抑えることができる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
以上のように、本アクティブマトリクス基板を用いた液晶表示装置では、トランジスタを介してデータ信号線に接続される画素電極に容量結合される画素電極に蓄積された電荷を放電（リフレッシュ）させることができるため、この画素電極を含む副画素の焼き付きの発生を抑えることができるとともに、表示品位の低下を抑えることができる。
液晶パネル５ａの構成を示す回路図である。 液晶パネル５ａの構成（具体例１−１）を示す平面図である。 図２のＡ−Ｂ断面の具体例を示す断面図である。 図２のＣ−Ｄ断面の具体例を示す断面図である。 図２のＡ−Ｂ断面の他の具体例を示す断面図である。 図２の液晶パネル５ａの他の構成を示す平面図である。 液晶パネル５ａの他の構成（具体例１−２）を示す平面図である。 液晶パネル５ａの他の構成（具体例１−３）を示す平面図である。 図８の液晶パネル５ａにおいて、各副画素領域が４つの液晶ドメインＡ〜Ｄに分割されている状態を示す平面図である。 液晶パネル５ａ・５ｂを備えた液晶表示装置の駆動方法を示すタイミングチャートである。 図１０の駆動方法を用いた場合の各フレームの表示状態を示す模式図である。 液晶パネル５ａ・５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを駆動するゲートドライバの構成を示す回路図である。 図１３のゲートドライバの駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを駆動するゲートドライバ他の構成を示す回路図である。 図１７のゲートドライバの駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを駆動するゲートドライバ他の構成を示す回路図である。 図２０のゲートドライバの駆動方法を示すタイミングチャートである。 液晶パネル５ａ・５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。 液晶パネル５ａの構成（具体例１−４）を示す平面図である。 図２３の液晶パネル５ａにおいて図１０の駆動方法を用いた場合の各フレームの表示状態を示す模式図である。 液晶パネル５ａの他の構成を示す回路図である。 液晶パネル５ａの構成（具体例１−５）を示す平面図である。 図２６の液晶パネル５ａにおいて図１０の駆動方法を用いた場合の各フレームの表示状態を示す模式図である。 液晶パネル５ａの構成（具体例１−６）を示す平面図である。 液晶パネル５ａ・５ｂを備えた液晶表示装置の他の駆動方法を示すタイミングチャートである。 図２６および図２８の液晶パネル５ａにおいて図２９の駆動方法を用いた場合の各フレームの表示状態を示す模式図である。 液晶パネル５ｂの構成を示す回路図である。 液晶パネル５ｂの構成（具体例２−１）を示す平面図である。 図３２のＡ−Ｂ断面の具体例を示す断面図である。 図３２の液晶パネル５ａの他の構成を示す平面図である。 液晶パネル５ｂの構成（具体例２−２）を示す平面図である。 液晶パネル５ｂの他の構成を示す回路図である。 液晶パネル５ｂの構成（具体例２−３）を示す平面図である。 液晶パネル５ｂの構成（具体例２−４）を示す平面図である。 ＭＶＡ構造の液晶パネル５ａの構成を示す平面図である。 図３９の液晶パネル５ａの一部を拡大した平面図である。 本液晶表示ユニットおよび本液晶表示装置の構成を示す模式図であり、（ａ）は本液晶表示ユニットの構成を示し、（ｂ）は本液晶表示装置の構成を示す。 ソースドライバの他の構成を示す回路図である。 ソースドライバのさらに他の構成を示す回路図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 従来の液晶パネルの構成を示す平面図である。 従来の液晶パネルの構成を示す平面図である。 従来の液晶パネルの構成を示す回路図である。
本発明にかかる実施の形態の例を、図１〜４７を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置（あるいはこれに用いられる液晶パネルやアクティブマトリクス基板）の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、本実施の形態で示すトランジスタのチャネル特性（ｎ型・ｐ型）は特に限定されるものではない。
〔実施の形態１〕
図１は本実施の形態１における本液晶パネルの一部を示す等価回路図である。図１に示すように、液晶パネル５ａは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ａ〜１６ｆ）、行および列方向に並べられた画素（１００〜１０５）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一の構成である。なお、画素１００〜１０２が含まれる画素列と、画素１０３〜１０５が含まれる画素列とが隣接している。
液晶パネル５ａでは、１つの画素に対応して１本のデータ信号線と２本の走査信号線とが設けられており、画素１００に設けられた２つの画素電極１７ｃ・１７ｄ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｅ・１７ｆが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ｃ・１７Ｄ、画素１０４に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０５に設けられた２つの画素電極１７Ｅ・１７Ｆが一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆがそれぞれ行方向に隣接している。
各画素の構造は同一であるため、以下では、主に画素１０１を例に挙げて説明する。
画素１０１では、画素電極１７ａおよび１７ｂ（第１および第２画素電極）が結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ａ（第１走査信号線）に接続されたトランジスタ１２ａ（第１トランジスタ）を介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｂ（第２走査信号線）に接続されたトランジスタ１２ｂ（第２トランジスタ）を介してデータ信号線１５ｘに接続され、画素電極１７ａと前段の走査信号線１６ｄとの間に保持容量Ｃｈａが形成され、画素電極１７ｂと前段の走査信号線１６ｄとの間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。トランジスタ１２ａ・１２ｂは、チャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比；以下、「Ｗ／Ｌ比」）が互いにほぼ等しくなるように形成されている。すなわち、液晶パネル５ａの各トランジスタのサイズは互いにほぼ等しいため、各トランジスタの特性は実質的に同一となっている。
上記の構成によれば、画素電極１７ｂは、正規の信号電位が書き込まれる画素電極１７ａに容量結合されるため、それぞれの容量値を、Ｃｌａ＝Ｃｌｂ＝Ｃｌ，Ｃｈａ＝Ｃｈｂ＝Ｃｈ，Ｃｏ＝Ｃｌ＋Ｃｈ，Ｃ１０１の容量値をＣα，トランジスタ１２ａがＯＦＦした後の画素電極１７ａの電位をＶａとすると、トランジスタ１２ａがＯＦＦした後の画素電極１７ｂの電位は、Ｖａ×（Ｃα／（Ｃα＋Ｃｏ））となり、画素電極１７ａを含む副画素は明副画素（以下、「明」）、画素電極１７ｂを含む副画素は暗副画素（以下、「暗」）となる。これにより、画素分割方式の液晶表示装置を実現できる。
また、上記液晶パネル５ａを備えた画素分割方式の液晶表示装置では、１つの画素１０１領域内の画素電極１７ａ・１７ｂそれぞれが、異なる走査信号線１６ａ・１６ｂに接続されたそれぞれのトランジスタ１２ａ・１２ｂを介して、データ信号線１５ｘに接続されている。そのため、それぞれの画素電極１７ａ・１７ｂに対して、同一または異なる信号電位を、トランジスタ１２ａ・１２ｂを介して直接供給することができる。すなわち、トランジスタ１２ａを介してデータ信号線１５ｘに接続される画素電極１７ａに容量結合される画素電極１７ｂ（以下、「容量結合電極」ともいう）に対して、容量を介することなくデータ信号線１５ｘから信号電位を供給することができる。また、画素電極１７ａ・１７ｂそれぞれに接続されるトランジスタ１２ａ・１２ｂそれぞれは、互いに異なる走査信号線１６ａ・１６ｂに接続されているため、各画素電極１７ａ・１７ｂに供給する信号電位の供給タイミングを任意に設定することもできる。
このように、本発明の構成によれば、トランジスタ１２ｂをオンすることにより、容量結合電極（画素電極１７ｂ）をデータ信号線（１５ｘ）に電気的に接続することが可能となる。そのため、画素電極１７ｂへ、トランジスタ１２ｂを介してデータ信号線１５ｘから信号電位を供給することが可能となる。
ここで、例えば、画素電極１７ａに正規の信号電位を書き込む場合、この書き込み前に、トランジスタ１２ｂを介してデータ信号線１５ｘから画素電極１７ｂへ信号電位（例えば、Ｖｃｏｍ信号）を供給する。この信号電位（Ｖｃｏｍ）は、チャージシェア方式により供給してもよいし、全てのトランジスタをオンして、全てのデータ信号線に供給してもよい。これにより、容量結合される画素電極１７ｂに信号電位（Ｖｃｏｍ）が書き込まれるため、画素電極に蓄積された電荷を放電（リフレッシュ）させることができる。そのため、この画素電極を含む副画素の焼き付きの発生を抑えることができる。
また、上記の構成によれば、従来のように、トランジスタのチャネルのＷ／Ｌ比を調整する必要がなく、同一のチャネルサイズでアクティブマトリクス基板を構成することができる。よって、トランジスタの特性のばらつきによる表示品位の低下を抑えることができる。
本発明の液晶表示装置は、主として、上述の構成およびそれによる特有の効果を奏するものである。以下では、本実施形態の液晶表示装置を構成する液晶パネル５ａの具体例およびその駆動方法について説明する。
（液晶パネルの具体例１−１）
液晶パネル５ａの具体例１−１を図２に示す。図２の液晶パネル５ａでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。
ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｃ・１７ｄが列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｃ・１７Ｄが列方向に並べられている。
また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ａ・１７ｂが列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ａ・１７Ｂが列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａは層間絶縁膜を介して画素電極１７ｂと重なっており、これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは結合容量電極３７ａと同層に形成された保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これにより、保持容量Ｃｈｂ（図１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。
図３は図２のＡ−Ｂ断面図である。同図に示すように、液晶パネル５ａは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。
アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ａ・１６ｂが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２上には、半導体層２４（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極８ａ、ドレイン電極９ａ、ドレイン引き出し配線２７ａ・２７ｂ、コンタクト電極７７ａ・７７ｂおよび結合容量電極３７ａが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。なお、ソース電極８ａおよびドレイン電極９ａと重ならない半導体層２４（典型的にはトランジスタのチャネル部）は、ｎ＋層がエッチング等により除去され、i層のみとなっている。無機層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール１１ａ・１１ｂでは、それぞれ、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａとコンタクト電極７７ａとが接続され、画素電極１７ｂとコンタクト電極７７ｂとが接続される。また、ドレイン引き出し配線２７ａに繋がる結合容量電極３７ａは無機層間絶縁膜２５を介して画素電極１７ｂと重なっており、これによって、結合容量Ｃ１０１（図１参照）が形成される。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。
図４は図２のＣ−Ｄ断面図である。図３と同様、液晶パネル５ａは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。
アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ｄ・１６ａが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２上には、保持容量電極３８ａ・３８ｂ、引き出し配線２８ｂ、およびコンタクト電極７８ｂが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。無機層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール１２ｂでは、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ｂとコンタクト電極７８ｂとが接続される。また、ドレイン引き出し配線２８ａ（図２参照）に繋がる保持容量電極３８ａは無機ゲート絶縁膜２２を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。さらに、ドレイン引き出し配線２８ｂに繋がる保持容量電極３８ｂは無機ゲート絶縁膜２２を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈｂ（図１参照）が形成される。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。
ここで、本アクティブマトリクス基板３の製造方法の一例を説明する。
まず、ガラス、プラスチック等の透明絶縁性基板（図３ではガラス基板３１）上に、例えばチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜またはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法にて必要な形状にパターニングすることによって、（各トランジスタのゲート電極として機能する）走査信号線等を形成する。
ついで、ゲート絶縁膜となる窒化シリコン膜（ＳｉＮｘ）、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層、およびｎ＋アモルファスシリコン等の低抵抗半導体層を、プラズマＣＶＤ（化学的気相成長）法等により連続して成膜し、フォトエッチング法によりパターニングする。なお、ゲート絶縁膜としての窒化シリコン膜は、例えば３０００Å〜５０００Å程度の膜厚とし、高抵抗半導体層としてのアモルファスシリコン膜は、例えば１０００Å〜３０００Å程度の膜厚とし、低抵抗半導体層としてのｎ＋アモルファスシリコン膜は、例えば４００Å〜７００Å程度の膜厚とする。
次いで、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜、またはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターニングすることによって、データ信号線、ソース電極、およびドレイン電極等を形成する。
次いで、アモルファスシリコン膜等の高抵抗半導体層（ｉ層）、ｎ＋アモルファスシリコン膜等の低抵抗半導体層（ｎ＋層）に対して、データ信号線、ソース電極、およびドレイン電極等のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行う。このプロセスにてｉ層の膜厚が最適化され、各トランジスタ（チャネル領域）が形成される。ここでは、マスクで覆われていない半導体層がエッチング除去され、各トランジスタの能力に必要なｉ層膜厚が残される。
ついで、層間絶縁膜として、窒化シリコンや酸化シリコン等の無機絶縁膜を、データ信号線、ソース電極、およびドレイン電極等を覆うように形成する。ここでは、プラズマＣＶＤ法等によって２０００Å〜５０００Å程度の膜厚の窒化シリコン膜（パッシベーション膜）を形成している。
ついで、コンタクトホールの位置に基づいて、層間絶縁膜をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィー法（露光および現像）によりパターニングし、エッチングを行う。
ついで、層間絶縁膜上に、例えば、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により１０００Å〜２０００Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることによって各画素領域に第１および第２の画素電極を形成する。
ついで、各画素電極を覆うように、インクジェット法等により配向膜を塗布する。
上述したアクティブマトリクス基板の製造方法は、後述する各液晶パネルにおいても適用可能である。以下では、説明の便宜上、その説明を省略する。
ところで、図３のＡ−Ｂ断面を図５のように構成することもできる。すなわち、ガラス基板３１上に厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とを形成し、画素電極の下層に薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成する。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なおこの場合には、図５に示すように、有機層間絶縁膜２６については結合容量電極３７ａ上に位置する部分を刳り貫いておくことが好ましい。こうすれば、結合容量Ｃ１０１の容量値を大きくすることができる。
図５の無機層間絶縁膜２５、有機層間絶縁膜２６およびコンタクトホール１１ａ・１１ｂは例えば、以下のようにして形成することができる。すなわち、トランジスタ（ＴＦＴ）を形成した後、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ４ガスとＯ２ガスとの混合ガスを用いて、無機層間絶縁膜２５をドライエッチングする。具体的には、例えば、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、ＣＦ４ガスとＯ２ガスとの混合ガスでドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については（有機層間絶縁膜の）残膜が除去され、コンタクトホール部分については有機層間絶縁膜下の無機層間絶縁膜が除去されることになる。なお、有機ゲート絶縁膜２１や有機層間絶縁膜２６は、例えば、ＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよく、また、有機ゲート絶縁膜２１や有機層間絶縁膜２６に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていてもよい。
なお、図５に示すように、画素電極の下層に、薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成する構成の場合には、液晶パネル５ａを図６に示すような構成とすることもできる。すなわち、画素電極１７ｂが、無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを介して走査信号線１６ｂと重なるように形成する。これにより、画素電極１７ｂと走査信号線１６ｂとの間の寄生容量を低減することができるため、特に、走査信号線１６ｂの負荷の増加を抑制しつつ、開口率を向上させることができる。
（液晶パネルの具体例１−２）
液晶パネル５ａの具体例１−２を図７に示す。図７の液晶パネル５ａでは、図２の液晶パネルにおける結合容量３７ａおよびこれに接続されるドレイン引き出し配線２７ａの一部が省略されている。図７の液晶パネル５ａでは、図２の液晶パネルと同様、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。
ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｃ・１７ｄが列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｃ・１７Ｄが列方向に並べられている。
また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ａ・１７ｂが列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ａ・１７Ｂが列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された結合容量電極３７ｂは層間絶縁膜を介して画素電極１７ａと重なるとともに引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。さらに、結合容量電極３７ｂから引き出された引き出し配線２８ｂは、保持容量電極３８ｂに接続され、保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なっている。これにより、保持容量Ｃｈｂ（図１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。
本構成例では、ドレイン引き出し配線２７ａを短縮することができるため、開口率を向上させることができる。
（液晶パネルの具体例１−３）
液晶パネル５ａの具体例１−３を図８に示す。図８の液晶パネル５ａでは、結合容量電極３７ａｖ・３７ａｈが、暗副画素領域の中央部分において十字状に配されている。この液晶パネル５ａは、特に、１つの画素領域（副画素領域）に複数の液晶ドメインを形成する配向分割構造に好適である。配向分割構造では、配向方向（チルト方向）が異なる複数のドメインを形成することにより、視野角特性の向上を図ることができる。この配向分割構造に関する技術は、例えば国際公開公報ＷＯ２００８／０６９１８１に開示されている。図９には、各副画素領域が４つの液晶ドメインＡ〜Ｄに分割されている状態を示している。なお、図９では、画素１００及び画素１０３を示し、各トランジスタは省略している。このような配向分割構造では、液晶ドメインＡ〜Ｄのそれぞれが他の液晶ドメインと隣接する境界部分に線ＣＬで示す十字状の暗いライン（暗線）が観察されることになる。そのため、画素領域内に遮光性部材を配置する必要がある場合には、この暗線に重なるように配置することにより、画素の有効開口率を向上させることができる。
そこで、本液晶パネル５ａでは、結合容量電極３７ａｖ・３７ａｈを、副画素領域の中央部分において、上記暗線に重なるように十字状に配する構成とする。これにより、開口率の低下を抑えることができる。
本液晶パネル５ａの具体的な構成を以下に説明する。図８の液晶パネル５ａでは、図２の液晶パネルと同様、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。
画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｃ・１７ｄが列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｃ・１７Ｄが列方向に並べられている。
また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ａ・１７ｂが列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ａ・１７Ｂが列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これにより、保持容量Ｃｈａ（図１参照）が形成される。列方向に延伸する結合容量電極３７ａｖと行方向に延伸する結合容量電極３７ａｈとは、同層で十字状に形成されるとともに層間絶縁膜を介して画素電極１７ｂと重なっており、結合容量電極３７ａｖの一端はコンタクト電極７８ａに接続され、コンタクト電極７８ａはコンタクトホール１２ａを介して画素電極１７ａに接続される。これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これにより、保持容量Ｃｈｂ（図１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。
（液晶表示装置の駆動方法について）
次に、上述した液晶パネル５ａを備えた本液晶表示装置の駆動方法について説明する。本駆動方法の特徴点としては、概略的には、以下の点が挙げられる。
第１の特徴点は、液晶表示装置がオン状態である間に、少なくとも１回、容量結合電極に接続されるトランジスタ１２ｂをオン状態にすることである。これにより、上述したように、容量結合電極（画素電極１７ｂ）を、データ信号線１５ｘに電気的に接続することができるため、蓄積された電荷を放電（リフレッシュ）させることができ、この容量結合電極を含む副画素の焼き付きの発生を抑えることができる。
第２の特徴点としては、液晶表示装置がオン状態である間に、少なくとも１回、トランジスタ１２ｂをオンするとともに、データ信号線１５ｘにＶｃｏｍを供給している間にトランジスタ１２ｂをオフすることである。これにより、画素電極１７ｂの電位をＶｃｏｍに設定することができるため、上記の放電効果に加えて、表示品位の低下を防ぐことができる。
第３の特徴点としては、上記第１または第２の特徴点に加えて、画素電極１７ａ・１７ｂにそれぞれ、トランジスタ１２ａ・１２ｂを介してデータ信号線１５ｘからＶｃｏｍを供給している間に、画素電極１７ｂに接続されるトランジスタ１２ｂをオフすることである。すなわち、トランジスタ１２ｂがオフする時点では、トランジスタ１２ａはオン状態であり、画素電極１７ａにＶｃｏｍが供給されている。これにより、画素電極１７ａに、正規の信号電位を書き込む前に、１画素領域内の画素電極の電位をリセットすることができる。すなわち、容量結合された画素電極１７ｂの電位をＶｃｏｍに固定することができる。これにより、画素電極１７ｂに蓄積した電荷を確実に放電できるとともに、表示品位の低下を防ぐことができる。
以下では、上述した各特徴点を備える、具体的な駆動方法およびそれを実現するゲートドライバの構成について詳細に説明する。なお、以下の駆動方法では、チャージシェア方式を採用しているが、これに限定されるものではない。
（駆動方法−１）
図１０は上述した液晶パネル５ａを備えた本液晶表示装置の駆動方法を示すタイミングチャートである。なお、ＳｖおよびＳＶは、隣接する２本のデータ信号線（例えば、１５ｘ・１５Ｘ）それぞれに供給される信号電位を示し、Ｇａ〜Ｇｆは走査信号線１６ａ〜１６ｆに供給されるゲートオンパルス信号、Ｖｃ・Ｖｄ・Ｖａ・Ｖｂ・ＶＣ・ＶＤはそれぞれ、画素電極１７ｃ・１７ｄ・１７ａ・１７ｂ・１７Ｃ・１７Ｄの電位を示し、ｓｈはチャージシェア信号を示している。なお、チャージシェア信号がアクティブ（「Ｈ」）の期間は、全データ信号線が互いに短絡されたり、外部から全データ信号線に同一電位が供給されたりすることによってチャージシェアが行われる。
この駆動方法では、図１０に示されるように、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭においてチャージシェアを行っている。
具体的には、連続するフレームＦ１〜フレームＦ４において、Ｆ１では、１画素に対応する上下２本の走査信号線ごとに順次選択（例えば、走査信号線１６ｃ・１６ｄ→走査信号線１６ａ・１６ｂ→走査信号線１６ｅ・１６ｆ（図１参照））し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃ・１７ｄの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａ・１７ｂの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅ・１７ｆの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃ・１７Ｄの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａ・１７Ｂの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅ・１７Ｆの書き込み期間含む）にマイナス極性の信号電位を供給する。なお、各水平走査期間の冒頭では、チャージシェア電位（Ｖｃｏｍ）が供給される。
ここで、１画素に対応する２本の走査信号線それぞれに接続される各画素電極への書き込み期間は、互いに異なるように設定されている。具体的には、図１において、走査信号線１６ｃが選択されることによって画素電極１７ｃにプラス極性の信号電位が書き込まれる期間が、走査信号線１６ｄが選択されることによって画素電極１７ｄにＶｃｏｍの信号電位が書き込まれる期間よりも長くなっており、走査信号線１６ａが選択されることによって画素電極１７ａにマイナス極性の信号電位が書き込まれる期間が、走査信号線１６ｂが選択されることによって画素電極１７ｂにＶｃｏｍの信号電位が書き込まれる期間よりも長くなっている。また、１画素において各画素電極への書き込み動作は、同一水平走査期間内に行われるとともに、各画素電極への書き込み動作（アクティブ期間）が終了するタイミングは、書き込み期間が短い方が、書き込み期間が長い方よりも先に終了するように設定されている。具体的には、画素電極１７ｄへの書き込み動作は、画素電極１７ｃへの書き込み動作が終了するタイミングよりも先に終了し、画素電極１７Ｄへの書き込み動作は、画素電極１７Ｃへの書き込み動作が終了するタイミングよりも先に終了し、画素電極１７ｂへの書き込み動作は、画素電極１７ａへの書き込み動作が終了するタイミングよりも先に終了する。
このように、容量結合される画素電極に接続する走査信号線に供給されるゲートオンパルス信号（第２ゲートオンパルス信号）は、そのパルス幅が、正規の信号電位が書き込まれる画素電極に接続する走査信号線に供給されるゲートオンパルス信号（第１ゲートオンパルス信号）のパルス幅未満であり、かつ、第２ゲートオンパルス信号は、第１ゲートオンパルス信号が非アクティブになる前に非アクティブになるように、そのパルス幅が設定されている。これにより、画素電極１７ｃ（プラス極性）を含む副画素は「明」、画素電極１７ｄ（プラス極性）を含む副画素は「暗」、画素電極１７Ｃ（マイナス極性）を含む副画素は「明」、画素電極１７Ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となり、全体としては、図１１（ａ）のようになる。
また、Ｆ２では、Ｆ１に対して、プラス極性とマイナス極性とが反転することになる。よって、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｃ（プラス極性）を含む副画素は「明」、画素電極１７Ｄ（プラス極性）を含む副画素は「暗」、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となり、全体としては、図１１（ｂ）のようになる。以降のフレームＦ３・Ｆ４では、Ｆ１・Ｆ２の動作が繰り返される。
このように、本駆動方法によれば、各フレームにおいて、トランジスタ（図１および図２では、１２ｃ・１２ａ・１２Ｃ・１２Ａ）を介してデータ信号線（１５ｘ・１５Ｘ）に接続される画素電極（１７ｃ・１７ａ・１７Ｃ・１７Ａ）に容量結合される画素電極（画素電極１７ｄ・１７ｂ・１７Ｄ・１７Ｂ）に、正規の書き込みが行われる画素電極（１７ｃ・１７ａ・１７Ｃ・１７Ａ）への信号電位の供給とは異なるタイミングで個別に信号電位を供給することができるため、画素分割方式の液晶表示装置を実現できる。
そして、本駆動方法では、各水平走査期間の冒頭でＶｃｏｍ信号を１画素領域内の全ての画素電極に供給しているため、正規の信号電位を書き込む前に、画素電極の電位をＶｃｏｍにリセットすることができる。これにより、上記容量結合される画素電極に蓄積された電荷を放電（リフレッシュ）させることができるため、容量結合される画素電極を含む副画素の焼き付きの発生を抑えることができるとともに、表示品位の低下を防ぐことができる。また、本駆動方法によれば、従来のように、トランジスタのチャネルのＷ／Ｌ比を調整する必要がなく、実質的に同一のチャネルサイズでアクティブマトリクス基板を構成することができる。よって、トランジスタの特性のばらつきによる表示品位の低下を抑えることができる。
ここで、図１０に示す駆動方法を、図１２に示す駆動方法としてもよい。すなわち、第２ゲートオンパルス信号（Ｇｄ，Ｇｂ，Ｇｆ）を、そのパルス幅が、チャージシェア期間（ｓｈのパルス幅）より広くなるように設定する。この駆動方法によれば、正規の書き込みが行われる画素電極（１７ｃ，１７ａ，１７ｅ）に容量結合される画素電極（１７ｄ，１７ｂ，１７ｆ）には、チャージシェア期間にＶｃｏｍの信号電位が書き込まれた後、所定の期間だけ画素電極（１７ｃ，１７ａ，１７ｅ）に書き込まれる正規の信号電位が供給される。これにより、特に白表示の際の輝度を調整（向上）することができるという効果が得られる。このように、本構成によれば、第２ゲートオンパルス信号のパルス幅を調整することで、トランジスタを介してデータ信号線に接続される画素電極（１７ｃ，１７ａ，１７ｅ）に接続される画素電極（１７ｄ，１７ｂ，１７ｆ；容量結合電極）の輝度を独立して調整することができるため、液晶表示装置として、任意の表示輝度に設定することが可能となる。
（ゲートドライバの構成−１）
図１３は、図１０に示す駆動を実現するための、本液晶表示装置のゲートドライバの構成を示す回路図である。図１３に示されるように、ゲートドライバＧＤはシフトレジスタ４５、列方向に並ぶ複数のＡＮＤ回路（６６ａ〜６６ｆ）、および出力回路４６を備える。シフトレジスタ４５には、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが入力される。シフトレジスタ４５の各段の出力は２系統に分かれ、その一方が奇数番目のＡＮＤ回路に入力され、これと隣り合う偶数番目のＡＮＤ回路に他方が入力される。また、ゲートドライバ出力制御信号ＧＯＥは２系統の信号（ＯＥｘ・ＯＥｙ）からなり、奇数番目のＡＮＤ回路に信号ＯＥｘの反転信号が入力され、偶数番目のＡＮＤ回路に信号ＯＥｙの反転信号が入力される。そして、１つのＡＮＤ回路の出力は出力回路４６を経てゲートオンパルス信号となり、１本の走査信号線に供給される。
例えば、シフトレジスタ４５のある段からの出力が２系統に分かれており、その一方ＱｃがＡＮＤ回路６６ｃに入力され、他方ＱｄがＡＮＤ回路６６ｄに入力される。また、ＡＮＤ回路６６ｃには信号ＯＥｘの反転信号が入力され、ＡＮＤ回路６６ｄには信号ＯＥｙの反転信号が入力される。そして、ＡＮＤ回路６６ｃの出力は出力回路４６を経てゲートオンパルス信号Ｇｃとなり、走査信号線１６ｃに供給される。また、ＡＮＤ回路６６ｄの出力は出力回路４６を経てゲートオンパルス信号Ｇｄとなり、走査信号線１６ｄに供給される。
同様に、シフトレジスタ４５の他段からの出力が２系統に分かれており、その一方ＱａがＡＮＤ回路６６ａに入力され、他方ＱｂがＡＮＤ回路６６ｂに入力される。また、ＡＮＤ回路６６ａには信号ＯＥｘの反転信号が入力され、ＡＮＤ回路６６ｂには信号ＯＥｙの反転信号が入力される。そして、ＡＮＤ回路６６ａの出力は出力回路４６を経てゲートオンパルス信号Ｇａとなり、走査信号線１６ａに供給される。また、ＡＮＤ回路６６ｂの出力は出力回路４６を経てゲートオンパルス信号Ｇｂとなり、走査信号線１６ｂに供給される。
図１４は図１３のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号ＯＥｘは、各フレームで常に「Ｌ」となる一方、信号ＯＥｙは、各水平走査期間の前端部で「Ｌ」となる。なお、信号ＯＥｘは常に「Ｌ」でなくてもよく、例えばゲートオンパルスの波形の立下りが鈍り、次の水平走査期間と重なるような場合には、各水平走査期間の後端部で「Ｈ」とすればよい。
これにより、ゲートオンパルス信号Ｇｃ、Ｇａ、およびＧｅを、順次「Ｈ」（アクティブ）とし、同時に、ゲートオンパルス信号Ｇｄ、Ｇｂ、およびＧｆを、順次「Ｈ」（アクティブ）とすることができる。また、ゲートオンパルス信号Ｇｃ、Ｇａ、およびＧｅと、ゲートオンパルス信号Ｇｄ、Ｇｂ、およびＧｆとのそれぞれのゲートオンパルス（書き込みパルス）の幅（「Ｈ」期間（アクティブ期間））を異ならせることができる。これにより、図１０に示すような駆動が実現される。
なお、図１４の構成によれば、ゲートオンパルス（書き込みパルス）の幅を適宜設定できるという効果に加えて、１画素に対応する２つの走査信号線それぞれに供給するゲートオンパルス信号を１つのシフトレジスタの同一段からの出力を用いて生成することができ、ドライバ構成を簡略化することができるという効果を得ることができる。
（駆動方法−２）
図１５は本液晶表示装置の他の駆動方法を示すタイミングチャートである。この図に示す各記号は、図１０に示す記号と同様である。また、この駆動方法においても、図１０に示されるように、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭においてチャージシェアを行っている。
本駆動方法は、正規の書き込みの１水平走査期間前に、１画素に対応する上下２本の走査信号線を同時に選択し、１画素領域内の全ての画素電極にＶｃｏｍを供給するものである。
具体的には、連続するフレームＦ１〜フレームＦ４において、Ｆ１では、１画素に対応する上下２本の走査信号線ごとに順次選択（例えば、走査信号線１６ｃ・１６ｄ→走査信号線１６ａ・１６ｂ（図１参照））し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、ｎ番目の水平走査期間にプラス極性の信号電位を供給するとともに、その冒頭において、Ｖｃｏｍ信号を供給し、（ｎ＋１）番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にマイナス極性の信号電位を供給するとともに、その冒頭において、Ｖｃｏｍ信号を供給し、（ｎ＋２）番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給するとともに、その冒頭において、Ｖｃｏｍ信号を供給する。上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、ｎ番目の水平走査期間にマイナス極性の信号電位を供給するとともに、その冒頭において、Ｖｃｏｍ信号を供給し、（ｎ＋１）番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にプラス極性の信号電位を供給するとともに、その冒頭において、Ｖｃｏｍ信号を供給し、（ｎ＋２）番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にマイナス極性の信号電位を供給するとともに、その冒頭において、Ｖｃｏｍ信号を供給する。
これにより、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｃ（プラス極性）を含む副画素は「明」、画素電極１７Ｄ（プラス極性）を含む副画素は「暗」、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となる。
ここで、画素１０１に注目すると、正規の書き込みが行われる水平走査期間（ｎ＋２）よりも１水平走査期間前（ｎ＋１）に、トランジスタ１２ａ・１２ｂがともにオン状態となり、正規の信号電位が書き込まれる画素電極１７ａと、この画素電極１７ａに容量結合される画素電極１７ｂに、Ｖｃｏｍが供給される。そして、Ｖｃｏｍが供給されている期間内に、トランジスタ１２ａ・１２ｂがともにオフ状態となる。これにより、（ｎ＋１）番目の水平走査期間においてデータ信号線１５ｘに供給されるマイナス極性の信号電位は、前段の画素電極１７ｃへ、正規の書き込み信号として供給される一方、画素１０１内の画素電極１７ａへは、供給されない。次の（ｎ＋２）番目の水平走査期間では、トランジスタ１２ａのみがオン状態となり、画素電極１７ａへ、冒頭にＶｃｏｍが供給された後、正規の書き込み信号としてのプラス極性の信号電位が供給される。
この駆動方法により、Ｆ１においては、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｃ（プラス極性）を含む副画素は「明」、画素電極１７Ｄ（プラス極性）を含む副画素は「暗」、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となる。
また、Ｆ２では、Ｆ１に対して、プラス極性とマイナス極性とが反転することになる。よって、画素電極１７ｃ（プラス極性）を含む副画素は「明」、画素電極１７ｄ（プラス極性）を含む副画素は「暗」、画素電極１７Ｃ（マイナス極性）を含む副画素は「明」、画素電極１７Ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となる。以降のフレームＦ３・Ｆ４では、Ｆ１・Ｆ２の動作が繰り返される。
このように、本駆動方法によれば、トランジスタ１２ｂをオフする時点において、画素電極１７ａ・１７ｂにはデータ信号線１５ｘからＶｃｏｍが供給されている。すなわち、正規の信号電位が画素電極１７ａに書き込まれる時点で、画素電極１７ａ・１７ｂの電位をＶｃｏｍに固定（リセット）することができる。これにより、容量結合電極（画素電極１７ｂ）に蓄積した電荷を確実に放電できるとともに、表示品位の低下を防ぐことができる。
なお、本駆動方法では、正規の書き込みが行われる水平走査期間の一水平走査期間（１Ｈ）前に、上記リセット動作が行われる構成であるが、このリセット動作を行うタイミングは、特に限定されるものではなく、２Ｈ前もしくはそれよりも前であってもよい。さらに、上記リセット動作の回数は、１回に限定されるものではなく、複数回であってもよい。
ここで、図１５に示す駆動方法を、図１６に示す駆動方法としてもよい。すなわち、正規の書き込みが行われる水平走査期間において、第２ゲートオンパルス信号（Ｇｄ，Ｇｂ，Ｇｆ）を、所定の期間だけハイレベル（Ｈレベル）となるように設定する。具体的には、図１６では、第２ゲートオンパルス信号は、チャージシェア信号（ｓｈ）がローレベル（Ｌレベル）になるタイミングに同期して立ち上がり、所定の期間だけハイレベル状態を維持し、第１ゲートオンパルス信号（Ｇｃ，Ｇａ，Ｇｅ）が立ち下がる前に立ち下がる。この駆動方法によれば、正規の書き込みが行われる画素電極（１７ｃ，１７ａ，１７ｅ）に容量結合される画素電極（１７ｄ，１７ｂ，１７ｆ）には、正規の書き込みが行われる水平走査期間において、所定の期間だけ画素電極（１７ｃ，１７ａ，１７ｅ）に書き込まれる正規の信号電位が供給される。これにより、特に白表示の際の輝度を調整（向上）させることができるという効果が得られる。このように、本構成によれば、第２ゲートオンパルス信号のハイレベル期間を調整することで、トランジスタを介してデータ信号線に接続される画素電極（１７ｃ，１７ａ，１７ｅ）に接続される画素電極（１７ｄ，１７ｂ，１７ｆ；容量結合電極）の輝度を独立して調整することができるため、液晶表示装置として、任意の表示輝度に設定することが可能となる。なお、第２ゲートオンパルス信号のハイレベル期間は、図１６に示す例に限定されるものではなく、少なくともチャージシェア信号のローレベル期間において、画素電極（１７ｃ，１７ａ，１７ｅ）に正規の信号電位が書き込まれる期間よりも短くなるように設定されていればよい。
（ゲートドライバの構成−２）
図１７は、図１５に示す駆動を実現するための、本液晶表示装置のゲートドライバの構成を示す回路図である。図１７に示されるように、ゲートドライバＧＤはシフトレジスタ４５、列方向に並ぶ複数のＡＮＤ回路（６６ａ〜６６ｆ）、および出力回路４６を備える。シフトレジスタ４５には、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが入力される。シフトレジスタ４５の各段の出力は２系統に分かれ、その一方が奇数番目のＡＮＤ回路に入力され、これと隣り合う偶数番目のＡＮＤ回路に他方が入力される。また、ゲートドライバ出力制御信号ＧＯＥは４系統の信号（ＯＥｘ１・ＯＥｘ２・ＯＥｙ１・ＯＥｙ２）からなり、奇数番目のＡＮＤ回路に順に信号ＯＥｘ１・ＯＥｘ２の反転信号が交互に入力され、偶数番目のＡＮＤ回路に順に信号ＯＥｙ１・ＯＥｙ２の反転信号が交互に入力される。そして、１つのＡＮＤ回路の出力は出力回路４６を経てゲートオンパルス信号となり、１本の走査信号線に供給される。
例えば、シフトレジスタ４５のある段からの出力が２系統に分かれており、その一方ＱｃがＡＮＤ回路６６ｃに入力され、他方ＱｄがＡＮＤ回路６６ｄに入力される。また、ＡＮＤ回路６６ｃには信号ＯＥｘ１の反転信号が入力され、ＡＮＤ回路６６ｄには信号ＯＥｙ１の反転信号が入力される。そして、ＡＮＤ回路６６ｃの出力は出力回路４６を経てゲートオンパルス信号Ｇｃとなり、走査信号線１６ｃに供給される。また、ＡＮＤ回路６６ｄの出力は出力回路４６を経てゲートオンパルス信号Ｇｄとなり、走査信号線１６ｄに供給される。
同様に、シフトレジスタ４５の他段からの出力が２系統に分かれており、その一方ＱａがＡＮＤ回路６６ａに入力され、他方ＱｂがＡＮＤ回路６６ｂに入力される。また、ＡＮＤ回路６６ａには信号ＯＥｘ２の反転信号が入力され、ＡＮＤ回路６６ｂには信号ＯＥｙ２の反転信号が入力される。そして、ＡＮＤ回路６６ａの出力は出力回路４６を経てゲートオンパルス信号Ｇａとなり、走査信号線１６ａに供給される。また、ＡＮＤ回路６６ｂの出力は出力回路４６を経てゲートオンパルス信号Ｇｂとなり、走査信号線１６ｂに供給される。
図１８は図１７のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号ＯＥｘ１・ＯＥｘ２は、それぞれ、２水平走査期間（２Ｈ）単位で構成され、２Ｈのうちの１Ｈでは「Ｌ」となる一方、他の１Ｈでは前端部が「Ｌ」、残りの部分が「Ｈ」（アクティブ）となる。そして、信号ＯＥｘ１・ＯＥｘ２は、互いに１Ｈ分ずれている。信号ＯＥｙ１・ＯＥｙ２は、それぞれ、２水平走査期間（２Ｈ）単位で構成され、２Ｈのうちの１Ｈでは前端部が「Ｌ」、残りの部分が「Ｈ」（アクティブ）となる一方、他の１Ｈでは「Ｈ」となる。そして、信号ＯＥｙ１・ＯＥｙ２は、互いに１Ｈ分ずれている。シフトレジスタ４５の出力Ｑは、２水平走査期間分「Ｈ」となる信号が、各段から順次出力される。これにより、図１５に示すような駆動が実現される。
（駆動方法−３）
図１９は本液晶表示装置の他の駆動方法を示すタイミングチャートである。上記駆動方法−２では、正規の書き込みの１水平走査期間前に、画素電極１７ａ・１７ｂにＶｃｏｍを供給した後、画素電極１７ａへの正規の書き込みが行われるまで、トランジスタ１２ａ・１２ｂをともにオフ状態にしている。これに対して、本駆動方法では、正規の書き込みの１水平走査期間前に、画素電極１７ａ・１７ｂにＶｃｏｍを供給した後、トランジスタ１２ｂのみをオフ状態にし、トランジスタ１２ａはオン状態のまま、画素電極１７ａに信号電位を供給する。以下では、駆動方法−２と重複する内容については説明を省略し、相違点を中心に、画素１０１を例に挙げて具体的に説明する。
画素１０１に注目すると、正規の書き込みが行われる水平走査期間（ｎ＋２）よりも１水平走査期間前（ｎ＋１）に、トランジスタ１２ａ・１２ｂがともにオン状態となり、正規の信号電位が書き込まれる画素電極１７ａと、この画素電極１７ａに容量結合される画素電極１７ｂに、Ｖｃｏｍが供給される。そして、Ｖｃｏｍが供給されている期間内に、トランジスタ１２ｂのみがオフ状態となる。これにより、（ｎ＋１）番目の水平走査期間においてデータ信号線１５ｘに供給されるマイナス極性の信号電位は、前段の画素電極１７ｃへ、正規の書き込み信号として供給される一方、画素１０１内の画素電極１７ａへも、同一の信号電位が供給される。すなわち、画素電極１７ａには、正規の書き込みの１Ｈ前に、前段の画素電極１７ｃ用のデータ信号（信号電位）が書き込まれる。トランジスタ１２ａはオン状態のままであるため、次の（ｎ＋２）番目の水平走査期間では、画素電極１７ａへ、冒頭にＶｃｏｍが供給された後、正規の書き込み信号としてのプラス極性の信号電位が供給される。
このように、本駆動方法においても、上記駆動方法−２と同様、トランジスタ１２ｂをオフする時点において、画素電極１７ａ・１７ｂにはデータ信号線１５ｘからＶｃｏｍが供給されている。すなわち、正規の信号電位が画素電極１７ａに書き込まれる時点で、画素電極１７ａ・１７ｂの電位をＶｃｏｍに固定（リセット）することができる。そのため、画素電極１７ａ・１７ｂの電位がともに一旦Ｖｃｏｍになった後に、画素電極１７ａに正規の信号電位ではない信号電位が供給されたとしても、画素電極１７ａ・１７ｂにおける各容量の総和は変化しない。これにより、容量結合電極（画素電極１７ｂ）に蓄積した電荷を確実に放電できるとともに、表示品位の低下を防ぐことができる。
（ゲートドライバの構成−３）
図２０は、図１９に示す駆動を実現するための、本液晶表示装置のゲートドライバの構成を示す回路図である。図２０に示されるように、ゲートドライバＧＤはシフトレジスタ４５、列方向に並ぶ複数のＡＮＤ回路（６６ａ〜６６ｆ）、および出力回路４６を備える。シフトレジスタ４５には、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが入力される。シフトレジスタ４５の各段の出力は２系統に分かれ、その一方が奇数番目のＡＮＤ回路に入力され、これと隣り合う偶数番目のＡＮＤ回路に他方が入力される。また、ゲートドライバ出力制御信号ＧＯＥは３系統の信号（ＯＥｘ・ＯＥｙ１・ＯＥｙ２）からなり、奇数番目のＡＮＤ回路に信号ＯＥｘの反転信号が入力され、偶数番目のＡＮＤ回路に順に信号ＯＥｙ１・ＯＥｙ２の反転信号が交互に入力される。そして、１つのＡＮＤ回路の出力は出力回路４６を経てゲートオンパルス信号となり、１本の走査信号線に供給される。
例えば、シフトレジスタ４５のある段からの出力が２系統に分かれており、その一方ＱｃがＡＮＤ回路６６ｃに入力され、他方ＱｄがＡＮＤ回路６６ｄに入力される。また、ＡＮＤ回路６６ｃには信号ＯＥｘの反転信号が入力され、ＡＮＤ回路６６ｄには信号ＯＥｙ１の反転信号が入力される。そして、ＡＮＤ回路６６ｃの出力は出力回路４６を経てゲートオンパルス信号Ｇｃとなり、走査信号線１６ｃに供給される。また、ＡＮＤ回路６６ｄの出力は出力回路４６を経てゲートオンパルス信号Ｇｄとなり、走査信号線１６ｄに供給される。
同様に、シフトレジスタ４５の他段からの出力が２系統に分かれており、その一方ＱａがＡＮＤ回路６６ａに入力され、他方ＱｂがＡＮＤ回路６６ｂに入力される。また、ＡＮＤ回路６６ａには信号ＯＥｘの反転信号が入力され、ＡＮＤ回路６６ｂには信号ＯＥｙ２の反転信号が入力される。そして、ＡＮＤ回路６６ａの出力は出力回路４６を経てゲートオンパルス信号Ｇａとなり、走査信号線１６ａに供給される。また、ＡＮＤ回路６６ｂの出力は出力回路４６を経てゲートオンパルス信号Ｇｂとなり、走査信号線１６ｂに供給される。
図２１は図２０のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号ＯＥｘは、各フレームで常に「Ｌ」となる。なお、信号ＯＥｘは常に「Ｌ」でなくてもよく、例えばゲートオンパルスの波形の立下りが鈍り、次の水平走査期間と重なるような場合には、各水平走査期間の後端部で「Ｌ」とすればよい。信号ＯＥｙ１・ＯＥｙ２は、それぞれ、２水平走査期間（２Ｈ）単位で構成され、２Ｈのうちの１Ｈでは前端部が「Ｌ」、残りの部分が「Ｈ」（アクティブ）となる一方、他の１Ｈでは「Ｈ」（アクティブ）となる。そして、信号ＯＥｙ１・ＯＥｙ２は、互いに１Ｈ分ずれている。シフトレジスタ４５の出力Ｑは、２水平走査期間分「Ｈ」となる信号が、各段から順次出力される。これにより、図１９に示すような駆動が実現される。
（駆動方法−４）
図２２は本液晶表示装置の他の駆動方法を示すタイミングチャートである。この図に示す各記号は、図１０に示す記号と同様である。また、この駆動方法においても、図１０に示されるように、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭においてチャージシェアを行っている。
本駆動方法では、概略的には、画素電極（図１の画素電極１７ａ・１７ｃ・１７ｅ・１７Ａ・１７Ｃ・１７Ｅ）に正規の信号電位の書き込みが行われてから所定期間（例えば、１垂直走査期間（１Ｖ）のほぼ３分の２（２／３Ｖ）の期間）経過後、該画素電極（１７ａ・１７ｃ・１７ｅ・１７Ａ・１７Ｃ・１７Ｅ）、および、それらに容量結合される容量結合電極（図１の画素電極１７ｂ・１７ｄ・１７ｆ・１７Ｂ・１７Ｄ・１７Ｆ）に対して、電荷放電（リフレッシュ）用の信号電位（Ｖｃｏｍ）を供給する。これにより、表示ライン毎に黒表示の期間を挿入することが可能となるため、容量結合電極における蓄積電荷の放電効果に加えて、表示のインパルス化による尾引残像の低減を図ることができるという効果が得られる。
具体的には、Ｆ１において、２／３Ｖ期間では、１画素に対応する上下２本の走査信号線のうちの一方ごとに順次選択（例えば、走査信号線１６ｃ→走査信号線１６ａ→走査信号線１６ｅ（図１参照））し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃ・１７ｄの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａ・１７ｂの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅ・１７ｆの書き込み期間含む）にプラス極性の信号電位を供給する。上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃ・１７Ｄの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａ・１７Ｂの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅ・１７Ｆの書き込み期間含む）にマイナス極性の信号電位を供給する。なお、各水平走査期間の冒頭では、チャージシェア電位（Ｖｃｏｍ）が供給される。
残りの１／３Ｖ期間では、各水平走査期間の冒頭において、１画素に対応する上下２本の走査信号線ごとに順次選択（例えば、走査信号線１６ｃ・１６ｄ→走査信号線１６ａ・１６ｂ→走査信号線１６ｅ・１６ｆ（図１参照））し、対応するデータ信号線（例えば、データ信号線１５ｘ・１５Ｘ）には、Ｖｃｏｍを供給する。
画素１０１に注目すると、例えば、画素電極１７ａでは、ゲートオンパルス信号Ｇａに含まれる画素データ書き込みパルスＰｗによってトランジスタ１２ａがオン状態である間、トランジスタ１２ａのソース端子に接続されたデータ信号線１５ｘの電位がトランジスタ１２ａを介して画素電極１７ａに供給される。これにより、データ信号線１５ｘの電圧としてのデータ信号Ｓｖが画素電極１７ａに書き込まれる。その後、画像表示期間Ｔｄｐが経過すると、トランジスタ１２ａおよびトランジスタ１２ｂのゲート端子に、それぞれ黒電圧印加パルスＰｂが供給され、これによりトランジスタ１２ａ・１２ｂがオン状態である間、画素電極１７ａはトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂはトランジスタ１２ｂを介してデータ信号線１５ｘに接続される。その結果、画素電極１７ｂの画素容量の蓄積電荷が放電されるとともに、画素電極１７ａ・１７ｂの画素容量は黒電圧（Ｖｃｏｍ）を印加された状態となる。
したがって、画素１０１では、画像表示期間Ｔｄｐの間は、トランジスタ１２ａを介して画素電極１７ａに供給されるデータ信号線１５ｘの電位に対応する電圧を画素容量に保持することで、デジタル画像信号に基づく表示画素を形成する。一方、トランジスタ１２ａ・１２ｂのゲート端子にそれぞれ与えられるゲートオンパルス信号Ｇａ・Ｇｂに、黒電圧印加パルスＰｂが現れてから、ゲートオンパルス信号Ｇａに次の画素データ書込パルスＰｗが現れるまでの期間（１フレーム（１Ｖ）期間から画像表示期間Ｔｄｐを除いた残りの期間）Ｔｂｋは、画素容量に黒電圧（Ｖｃｏｍ）を保持することで黒の画素を形成する。
なお、黒電圧印加パルスＰｂのパルス幅は短いため、画素容量における保持電圧を確実に黒電圧にするため、各フレーム期間において１水平走査期間（１Ｈ）の間隔で、少なくとも２個、好ましくは３個以上の黒電圧印加パルスＰｂが続けて当該走査信号線に印加される。図２２では、黒電圧印加パルスＰｂは、１フレーム期間（１Ｖ）において１水平走査期間（１Ｈ）の間隔で、連続して３個現れている。
本駆動方法によれば、表示ライン毎に黒表示の期間が挿入されることで、駆動回路等の複雑化や動作周波数の増大を抑えつつ表示がインパルス化される。これにより、電荷の放電効果に加えて、動画における尾引残像が抑制され、動画表示の性能が改善される。
なお、上記各駆動方法ではチャージシェア方式を採用した構成であるが、これに限定されるものではなく、他の方法として、例えば、１フレーム期間において全てのトランジスタをオンする期間を設け、このオン期間に全てのデータ信号線にＶｃｏｍを供給する構成としてもよい。
本駆動方法におけるチャージシェア方式を実現するソースドライバの具体的な構成については、「液晶表示ユニットおよび液晶表示装置」の構成とともに後述する。
（液晶パネルの具体例１−４）
ところで、上記液晶パネルでは、１画素に設けられる２つの画素電極のうちトランジスタに近接する方を該トランジスタに接続しているが、これに限定されない。図２３のように、１画素に設けられる２つの画素電極のうちトランジスタから遠い方を該トランジスタに接続してもよい。図２３の液晶パネル５ａでは、図２の液晶パネルと同様、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。
ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｄ・１７ｃが列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｄ・１７Ｃが列方向に並べられている。
また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ｂ・１７ａが列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ｂ・１７Ａが列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは容量結合電極３７ａｖ・３７ａｈおよびコンタクト電極７７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続されるとともに、結合容量電極３７ａｖ・３７ａｈは層間絶縁膜を介して画素電極１７ｂと重なっており、これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図１参照）が形成される。なお、結合容量電極３７ａｖ・３７ａｈは、図８の液晶パネル５ａと同様、領域分割された各液晶ドメインの境界部分に現れる十字状の暗線と重なるように配される。ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは結合容量電極３７ａと同層に形成された保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これにより、保持容量Ｃｈｂ（図１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。
図２３の液晶パネルを備えた液晶表示装置においてデータ信号線１５ｘ・１５Ｘを、例えば図１０のように駆動すると、フレームＦ１では、全体として図２４（ａ）のようになり、フレームＦ２では、全体として図２４（ｂ）のようになる。以降のフレームＦ３・Ｆ４では、Ｆ１・Ｆ２の動作が繰り返される。
（液晶パネルの具体例１−５）
また、図１の液晶パネルを図２５に示す構成としてもよい。図２５の液晶パネル５ａでは、行方向に隣り合う２つの画素の一方ではトランジスタに近接する方の画素電極を該トランジスタに接続し、他方ではトランジスタから遠い方の画素電極を該トランジスタに接続している。図２６は、図２５の液晶パネル５ａの具体例を示している。
図２６の液晶パネル５ａを備えた液晶表示装置においてデータ信号線１５ｘ・１５Ｘを図１０のように駆動すると、フレームＦ１では、全体として図２７（ａ）のようになり、フレームＦ２では、全体として図２７（ｂ）のようになる。以降のフレームＦ３・Ｆ４では、Ｆ１・Ｆ２の動作が繰り返される。
図２６の液晶パネルによれば、明副画素同士が行方向に並んだり、暗副画素同士が行方向に並んだりすることがなくなるため、行方向のスジムラを低減することができる。
（液晶パネルの具体例１−６）
また、図２６の液晶パネルを図２８に示す構成としてもよい。図２８の液晶パネルでは、図２６の液晶パネルと同様、行方向に隣り合う２つの画素の一方ではトランジスタに近接する方の画素電極を該トランジスタに接続し、他方ではトランジスタから遠い方の画素電極を該トランジスタに接続している。また、図２８の液晶パネルでは、画素１００・１０３の列方向の中央部分には、画素１００・１０３それぞれを横切るように走査信号線１６ｃが配され、画素１０１・１０４の列方向の中央部分には、画素１０１・１０４それぞれを横切る走査信号線１６ａが配されている。画素１００では、走査信号線１６ｃを挟んで列方向に画素電極１７ｃ・１７ｄが列方向に並べられ、画素１０１では、走査信号線１６ａを挟んで列方向に画素電極１７ａ・１７ｂが列方向に並べられ、画素１０３では、走査信号線１６ｃを挟んで列方向に画素電極１７Ｃ・１７Ｄが列方向に並べられ、画素１０４では、走査信号線１６ａを挟んで列方向に画素電極１７Ａ・１７Ｂが列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクト電極７７ａに接続され、コンタクト電極７７ａはコンタクトホール１１ａを介して画素電極１７ａに接続される。さらに、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは結合容量電極３７ａｖ・３７ａｈに接続され、結合容量電極３７ａｖ・３７ａｈは、層間絶縁膜を介して画素電極１７ｂと重なっており、これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図２５参照）が形成される。また、保持容量電極３８ａが、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに引き出し配線２８ａに接続され、引き出し配線２８ａはコンタクト電極７８ａに接続され、コンタクト電極７８ａはコンタクトホール１２ａを介して画素電極１７ａに接続される。これにより、保持容量Ｃｈａ（図２５参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂが、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに結合容量電極３７ｂｖ・３７ｂｈに接続される。結合容量電極３７ｂｖ・３７ｂｈは引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これにより、結合容量Ｃ１０１（図２５参照）及び保持容量Ｃｈｂ（図２５参照）が形成される。なお、結合容量電極３７ａｖ・３７ａｈ及び結合容量電極３７ｂｖ・３７ｂｈは、図８の液晶パネル５ａと同様、領域分割された各液晶ドメインの境界部分に現れる十字状の暗線と重なるように配される。
図２８の液晶パネル５ａによれば、図２６の液晶パネル５ａと同様、明副画素同士が行方向に並んだり、暗副画素同士が行方向に並んだりすることがなくなるため、行方向のスジムラを低減することができる。
ここで、図２６及び図２８の液晶パネルを備えた液晶表示装置において、図２９の駆動方法を採用してもよい。図２９は図２６に示す液晶パネルを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、ＳＶおよびｓｖは、隣接する２本のデータ信号線（例えば、１５ｘ・１５Ｘ）それぞれに供給される信号電位を示し、Ｇａ〜Ｇｆは走査信号線１６ａ〜１６ｆに供給されるゲートオンパルス信号、Ｖｃ・Ｖｄ・Ｖａ・Ｖｂ・ＶＣ・ＶＤはそれぞれ、画素電極１７ｃ・１７ｄ・１７ａ・１７ｂ・１７Ｃ・１７Ｄの電位を示し、ｓｈはチャージシェア信号を示している。なお、チャージシェア信号がアクティブ（「Ｈ」）の期間は、全データ信号線が互いに短絡されたり、外部から全データ信号線に同一電位が供給されたりすることによってチャージシェアが行われる。
図２９に示されるように、フレームＦ１では、１水平走査期間内に、まず、１つの画素に設けられた２つの画素電極（例えば、第１および第２画素電極）にＶｃｏｍを供給した状態で第２画素電極に接続するトランジスタをＯＦＦし、ついで第１画素電極に信号電位を書き込む。フレームＦ２では、１水平走査期間内に、まず、第１および第２画素電極にＶｃｏｍを供給した状態で第１画素電極に接続するトランジスタをＯＦＦし、ついで第２画素電極に信号電位を書き込む。例えば、フレームＦ１では、走査信号線１６ａの水平走査期間冒頭のチャージシェア期間に走査信号線１６ｂをＯＮ・ＯＦＦし、フレームＦ２では、走査信号線１６ａの水平走査期間冒頭のチャージシェア期間に走査信号線１６ａをＯＮ・ＯＦＦする。以降のフレームＦ３・Ｆ４では、Ｆ１・Ｆ２の動作が繰り返される。ここで、本駆動方法では、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を２フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭にはチャージシェアを行う。
具体的には、連続するフレームＦ１〜フレームＦ４において、Ｆ１では、まず１画素に対応する上下２本の走査信号線（図２５参照）を選択し、隣接する２本のデータ信号線にＶｃｏｍを供給した状態で一方の画素電極（例えば、画素電極１７ｄ・１７Ｃ・１７ｂ・１７Ａ）に接続するトランジスタ（例えば、トランジスタ１２ｄ・１２Ｄ・１２ｂ・１２Ｂ）をＯＦＦし、ついで他方の画素電極（例えば、画素電極１７ｃ・１７Ｄ・１７ａ・１７Ｂ）に信号電位を書き込む。ここでは、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｄの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ｂの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｆの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、画素電極１７ｃ（プラス極性）を含む副画素は「明」、画素電極１７ｄ（プラス極性）を含む副画素は「暗」、画素電極１７Ｃ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｄ（マイナス極性）を含む副画素は「明」、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となり、全体としては、図３０（ａ）のようになる。
また、Ｆ２では、まず１画素に対応する上下２本の走査信号線を選択し、隣接する２本のデータ信号線にＶｃｏｍを供給した状態で一方の画素電極（画素電極１７ｃ・１７Ｄ・１７ａ・１７Ｂ）に接続するトランジスタ（トランジスタ１２ｃ・１２Ｃ・１２ａ・１２Ａ）をＯＦＦし、ついで他方の画素電極（画素電極１７ｄ・１７Ｃ・１７ｂ・１７Ａ）に信号電位を書き込む。ここでは、隣接する２本のデータ信号線の一方（データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｄの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ｂの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｆの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、画素電極１７ｃ（プラス極性）を含む副画素は「暗」、画素電極１７ｄ（プラス極性）を含む副画素は「明」、画素電極１７Ｃ（マイナス極性）を含む副画素は「明」、画素電極１７Ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７ａ（マイナス極性）を含む副画素は「暗」、画素電極１７ｂ（マイナス極性）を含む副画素は「明」となり、全体としては、図３０（ｂ）のようになる。
また、Ｆ３では、まず１画素に対応する上下２本の走査信号線を選択し、隣接する２本のデータ信号線にＶｃｏｍを供給した状態で一方の画素電極（例えば、画素電極１７ｄ・１７Ｃ・１７ｂ・１７Ａ）に接続するトランジスタ（例えば、トランジスタ１２ｄ・１２Ｄ・１２ｂ・１２Ｂ）をＯＦＦし、ついで他方の画素電極（例えば、画素電極１７ｃ・１７Ｄ・１７ａ・１７Ｂ）に信号電位を書き込む。ここでは、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｅの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｄの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ｂの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｆの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｃ（プラス極性）を含む副画素は「暗」、画素電極１７Ｄ（プラス極性）を含む副画素は「明」、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となり、全体としては、図３０（ｃ）のようになる。
また、Ｆ４では、まず１画素に対応する上下２本の走査信号線を選択し、隣接する２本のデータ信号線にＶｃｏｍを供給した状態で一方の画素電極（画素電極１７ｃ・１７Ｄ・１７ａ・１７Ｂ）に接続するトランジスタ（トランジスタ１２ｃ・１２Ｃ・１２ａ・１２Ａ）をＯＦＦし、ついで他方の画素電極（画素電極１７ｄ・１７Ｃ・１７ｂ・１７Ａ）に信号電位を書き込む。ここでは、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ｄの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ｂの書き込み期間含む）にプラス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７ｆの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５Ｘ）には、１番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にマイナス極性の信号電位を供給し、３番目の水平走査期間（例えば、画素電極１７Ｅの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、画素電極１７ｃ（マイナス極性）を含む副画素は「暗」、画素電極１７ｄ（マイナス極性）を含む副画素は「明」、画素電極１７Ｃ（プラス極性）を含む副画素は「明」、画素電極１７Ｄ（プラス極性）を含む副画素は「暗」、画素電極１７ａ（プラス極性）を含む副画素は「暗」、画素電極１７ｂ（プラス極性）を含む副画素は「明」となり、全体としては、図３０（ｄ）のようになる。
この駆動方法によれば、チャージシェア期間に、画素電極１７ａ・１７ｂに共通電極電位を供給した状態で画素電極１７ｂに接続するトランジスタ１２ｂをＯＦＦすることができ、この時点で画素電極１７ｂをディスチャージすることができる。すなわち、１水平走査期間に、まず画素電極１７ｂをディスチャージし、引き続いて画素電極１７ａに信号電位を書き込むことができる。これにより、走査信号線１６ａがＯＦＦした後の画素電極１７ｂの電位（すなわち暗副画素の輝度）を、１フレーム前に画素電極１７ｂに書き込まれた信号電位に影響されない所望の値とすることができる。また、本駆動方法によれば、各フレームにおいて明副画素と暗副画素とを市松状に配するとともに、明副画素と暗副画素とを１フレーム単位で入れ替えることができるため、表示品位の向上を図ることができる。
なお、上記駆動方法では、２本の走査信号線のうち信号電位を書き込む際に選択される方の走査信号線を１フレームごとに切り替える（例えば、フレームＦ１・Ｆ３では走査信号線１６ａ、フレームＦ２・Ｆ４では走査信号線１６ｂ）とともに、同一画素に対応する信号電位の極性を２フレームごとに反転（例えば、フレームＦ１・Ｆ２ではプラス極性とし、フレームＦ３・Ｆ４ではマイナス極性とする）させているが、これに限定されず、２本の走査信号線のうち信号電位を書き込む際に選択される方の走査信号線を２フレームごとに切り替える（例えば、フレームＦ１・Ｆ２では走査信号線１６ａを選択し、フレームＦ３・Ｆ４では走査信号線１６ｂを選択する）とともに、同一画素に対応する信号電位の極性を１フレームごとに反転（例えば、フレームＦ１・Ｆ３ではプラス極性とし、フレームＦ２・Ｆ４ではマイナス極性とする）させてもよい。
ここで、図２６及び図２８の液晶パネル５ａでは、保持容量電極３８ａと走査信号線１６ｄとの重なり面積が、保持容量電極３８ｂと走査信号線１６ｄとの重なり面積に等しくなっていることが好ましい。この構成において図２９の駆動方法を採用すれば、各フレームにおいて、各画素電極に形成される保持容量の変動を抑えることができる。例えば、フレームＦ１において明副画素となる画素電極１７ａの保持容量と、フレームＦ２において明副画素となる画素電極１７ｂの保持容量とを合わせる（等しくする）ことができ、また、フレームＦ１において暗副画素となる画素電極１７ｂの保持容量と、フレームＦ２において暗副画素となる画素電極１７ａの保持容量とを合わせる（等しくする）ことができる。よって、画素電極１７ａ・１７ｂの電位を正常に制御することができる。
〔実施の形態２〕
図３１は本実施の形態２における本液晶パネルの一部を示す等価回路図である。図３１に示すように、液晶パネル５ｂは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ａ〜１６ｆ）、行および列方向に並べられた画素（１００〜１０５）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一の構成である。なお、画素１００〜１０２が含まれる画素列と、画素１０３〜１０５が含まれる画素列とが隣接している。
液晶パネル５ｂでは、１つの画素に対応して１本のデータ信号線と２本の走査信号線とが設けられており、画素１００に設けられた３つの画素電極１７ｃ・１７ｄ・１７ｃ′、画素１０１に設けられた３つの画素電極１７ａ・１７ｂ・１７ａ′、および画素１０２に設けられた３つの画素電極１７ｅ・１７ｆ・１７ｅ′が一列に配されるともに、画素１０３に設けられた３つの画素電極１７Ｃ・１７Ｄ・１７Ｃ′、画素１０４に設けられた３つの画素電極１７Ａ・１７Ｂ・１７Ａ′、および画素１０５に設けられた３つの画素電極１７Ｅ・１７Ｆ・１７Ｅ′が一列に配され、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄ、画素電極１７ｃ′と１７Ｃ′、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、画素電極１７ａ′と１７Ａ′、および画素電極１７ｅと１７Ｅ、画素電極１７ｆと１７Ｆ、画素電極１７ｅ′と１７Ｅ′がそれぞれ行方向に隣接している。
各画素の構造は同一であるため、以下では、主に画素１０１を例に挙げて説明する。
画素１０１では、画素電極１７ａおよび１７ｂが結合容量Ｃ１０１を介して接続され、画素電極１７ａが、走査信号線１６ａに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ｂが、走査信号線１６ｂに接続されたトランジスタ１２ｂを介してデータ信号線１５ｘに接続され、画素電極１７ａおよび走査信号線１６ｄ間に保持容量Ｃｈａが形成され、画素電極１７ｂおよび走査信号線１６ｄ間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。画素電極１７ａ′は、画素電極１７ａに電気的に接続されている。
（液晶パネルの具体例２−１）
液晶パネル５ｂの具体例２−１を図３２に示す。図３２の液晶パネル５ｂでは、画素１００および画素１０１に沿うようにデータ信号線１５ｘが設けられ、画素１０３および画素１０４に沿うようにデータ信号線１５Ｘが設けられている。
ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｃ・１７ｄ・１７ｃ′が列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｃ・１７Ｄ・１７Ｃ′が列方向に並べられている。
また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ａ・１７ｂ・１７ａ′が列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ａ・１７Ｂ・１７Ａ′が列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａは、コンタクトホール１１ａを介して画素電極１７ａに接続される。結合容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっており、これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３１参照）が形成される。結合容量電極３７ａから引き出された引き出し配線２７ａ′は、コンタクト電極７７ａ′に接続され、コンタクト電極７７ａ′は、コンタクトホール１１ａ′を介して画素電極１７ａ′に接続され、これにより画素電極１７ａ・１７ａ′は互いに電気的に接続される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは結合容量電極３７ａと同層に形成された保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図３１参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これにより、保持容量Ｃｈｂ（図３１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａ・１７ａ′を含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。
図３３は図３２のＡ−Ｂ断面図である。図３３に示すように、液晶パネル５ｂは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。
図３３に示すように、アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ａ・１６ｂが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２上には、半導体層２４（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極８ａ、ドレイン電極９ａ、ドレイン引き出し配線２７ａ・２７ａ′、コンタクト電極７７ａ・７７ａ′および結合容量電極３７ａが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。なお、ソース電極８ａおよびドレイン電極９ａと重ならない半導体層２４（典型的にはトランジスタのチャネル部）は、ｎ＋層がエッチング等により除去され、ｉ層のみとなっている。無機層間絶縁膜２５上には画素電極１７ａ・１７ｂ・１７ａ′が形成され、さらに、これら（画素電極１７ａ・１７ｂ・１７ａ′）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール１１ａ・１１ａ′では、それぞれ、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａとコンタクト電極７７ａとが接続され、画素電極１７ａ′とコンタクト電極７７ａ′とが接続される。また、ドレイン引き出し配線２７ａに繋がる結合容量電極３７ａは無機層間絶縁膜２５を介して画素電極１７ｂと重なっており、これによって、結合容量Ｃ１０１（図３１参照）が形成される。結合容量電極３７ａから引き出された引き出し配線２７ａ′は、コンタクト電極７７ａ′に接続され、コンタクト電極７７ａ′はコンタクトホール１１ａ′を介して画素電極１７ａ′に接続される。なお、保持容量Ｃｈａ（図３１参照）は、図４に示したように、保持容量電極３８ａと走査信号線１６ｄとの重なり部分に形成され、保持容量Ｃｈｂ（図３１参照）は、図４に示したように、保持容量電極３８ｂと走査信号線１６ｄとの重なり部分に形成される。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。
なお、図５に示したように、画素電極の下層に、薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成する構成の場合には、図３２の液晶パネル５ｂを図３４に示すような構成とすることもできる。すなわち、画素電極１７ａ′が、無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを介して走査信号線１６ｂと重なるように形成する。これにより、画素電極１７ａ′と走査信号線１６ｂとの間の寄生容量を低減することができるため、特に、走査信号線１６ｂの負荷の増加を抑制しつつ、開口率を向上させることができる。
（液晶パネルの具体例２−２）
ここで、本発明の液晶パネルは、上述したような、矩形状の画素電極が列方向に並んで配される構成に限定されるものではなく、図３５に示すような構成であってもよい。
図３５の液晶パネル５ｂでは、画素１０１を例に挙げると、データ信号線１５ｘおよび走査信号線１６ａの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ａ）と走査信号線１６ｂとで画される画素領域に、台形形状をなす画素電極１７ａと、画素電極１７ａを支点として走査信号線１６ａの行方向に対して略３１５°の位置に、画素電極１７ａを１８０°回転した状態の形状と略一致する台形形状をなす画素電極１７ａ′と、これら画素電極１７ａ・１７ａ′を除いた画素領域において、画素電極１７ａ・１７ａ′の形状に対応する（かみ合う）ように配される画素電極１７ｂとを有する。
このような構成により、画素電極１７ａ・１７ｂ・１７ａ′は、それぞれ、画素電極１７ａの一部が走査信号線１６ａに近接し、画素電極１７ａ′の一部が、走査信号線１６ｂに近接し、画素電極１７ｂの一方の端部が走査信号線１６ａに近接するとともに他方の端部が走査信号線１６ｂに近接するように配されている。換言すると、画素電極１７ａ・１７ａ′それぞれの少なくとも一部が、走査信号線１６ａ・１６ｂのそれぞれに近接して配されるとともに、画素電極１７ｂは、走査信号線１６ａ・１６ｂ同士を繋ぐように、列方向に延びて配されている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクト電極７７ａに接続され、コンタクト電極７７ａは、コンタクトホール１１ａを介して画素電極１７ａに接続される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これにより、保持容量Ｃｈａ（図３１参照）が形成される。結合容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっており、結合容量電極３７ａの一端はコンタクト電極７８ａに接続され、コンタクト電極７８ａはコンタクトホール１２ａを介して画素電極１７ａに接続され、結合容量電極３７ａの他端はコンタクト電極７７ａ′に接続され、コンタクト電極７７ａ′はコンタクトホール１１ａ′を介して画素電極１７ａ′に接続される。これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３１参照）が形成されるとともに、画素電極１７ａ・１７ａ′が互いに電気的に接続される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なるとともに引き出し配線２８ｂに接続され、引き出し配線２８ｂはコンタクト電極７８ｂに接続され、コンタクト電極７８ｂはコンタクトホール１２ｂを介して画素電極１７ｂに接続される。これにより、保持容量Ｃｈｂ（図３１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａ・１７ａ′を含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。
（液晶パネルの具体例２−３）
液晶パネル５ｂの具体例２−３に対応する等価回路図を図３６に示し、液晶パネル５ｂの具体例２−３を図３７に示す。図３６の液晶パネル５ｂでは、各画素領域内に画素電極が３つ形成されており、図３１の液晶パネルと同様、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５Ｘ）、行方向（図中左右方向）に延伸する走査信号線（１６ａ〜１６ｆ）、行および列方向に並べられた画素（１００〜１０５）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一の構成である。なお、画素１００〜１０２が含まれる画素列と、画素１０３〜１０５が含まれる画素列とが隣接している。
ここで、画素１００の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ｃが配され、他方と重なるように走査信号線１６ｄが配され、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７ｄ・１７ｃ・１７ｄ′が列方向に並べられている。また、走査信号線１６ｃは画素１０３の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｄは他方と重なっており、平面的に視て、走査信号線１６ｃおよび１６ｄ間に画素電極１７Ｄ・１７Ｃ・１７Ｄ′が列方向に並べられている。
また、画素１０１の行方向に沿う２つのエッジ部の一方と重なるように走査信号線１６ａが形成され、他方と重なるように走査信号線１６ｂが形成され、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７ｂ・１７ａ・１７ｂ′が列方向に並べられている。また、走査信号線１６ａは画素１０４の行方向に沿う２つのエッジ部の一方と重なるとともに、走査信号線１６ｂは他方と重なっており、平面的に視て、走査信号線１６ａおよび１６ｂ間に画素電極１７Ｂ・１７Ａ・１７Ｂ′が列方向に並べられている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクト電極７７ａおよび結合容量電極３７ａに接続され、コンタクト電極７７ａは、コンタクトホール１１ａを介して画素電極１７ａに接続される。結合容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっており、これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３６参照）が形成される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは結合容量電極３７ａと同層に形成された保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈａ（図３６参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂ・７７ｂ′および保持容量電極３８ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続され、コンタクト電極７７ｂ′はコンタクトホール１１ｂ′を介して画素電極１７ｂ′に接続される。これにより、画素電極１７ｂ・１７ｂ′が互いに電気的に接続される。また、保持容量電極３８ａと同層に形成された保持容量電極３８ｂは、ゲート絶縁膜を介して走査信号線１６ｄと重なっており、これによって、保持容量Ｃｈｂ（図３６参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂ・１７ｂ′を含む副画素は「暗」となる。
（液晶パネルの具体例２−４）
ここで、本発明の液晶パネルは、上述したような、矩形状の画素電極が列方向に並んで配される構成に限定されるものではなく、図３８に示すような構成であってもよい。
図３８の液晶パネル５ｂでは、画素１０１を例に挙げると、データ信号線１５ｘおよび走査信号線１６ａの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ａ）と走査信号線１６ｂとで画される画素領域に、台形形状をなす画素電極１７ｂと、画素電極１７ｂを支点として走査信号線１６ａの行方向に対して略３１５°の位置に、画素電極１７ｂを１８０°回転した状態の形状と略一致する台形形状をなす画素電極１７ｂ′と、これら画素電極１７ｂ・１７ｂ′を除いた画素領域において、画素電極１７ｂ・１７ｂ′の形状に対応する（かみ合う）ように配される画素電極１７ａとを有する。
このような構成により、画素電極１７ｂ・１７ａ・１７ｂ′は、それぞれ、画素電極１７ｂの一部が走査信号線１６ａに近接し、画素電極１７ｂ′の一部が、走査信号線１６ｂに近接し、画素電極１７ａの一方の端部が走査信号線１６ａに近接するとともに他方の端部が走査信号線１６ｂに近接するように配されている。換言すると、画素電極１７ｂ・１７ｂ′それぞれの少なくとも一部が、走査信号線１６ａ・１６ｂのそれぞれに近接して配されるとともに、画素電極１７ａは、走査信号線１６ａ・１６ｂ同士を繋ぐように、列方向に延びて配されている。
画素１０１では、走査信号線１６ａ上に、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、走査信号線１６ｂ上に、トランジスタ１２ｂのソース電極８ｂおよびドレイン電極９ｂが形成されている。ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクト電極７７ａに接続され、コンタクト電極７７ａは、コンタクトホール１１ａを介して画素電極１７ａに接続される。また、ドレイン電極９ａはドレイン引き出し配線２８ａに接続され、ドレイン引き出し配線２８ａは保持容量電極３８ａに接続され、保持容量電極３８ａはゲート絶縁膜を介して走査信号線１６ｄと重なっており、これにより、保持容量Ｃｈａ（図３６参照）が形成される。
トランジスタ１２ｂのソース電極８ｂはデータ信号線１５ｘに接続される。ドレイン電極９ｂはドレイン引き出し配線２７ｂに接続され、ドレイン引き出し配線２７ｂはコンタクト電極７７ｂ′に接続され、コンタクト電極７７ｂ′はコンタクトホール１１ｂ′を介して画素電極１７ｂ′に接続される。結合容量電極３７ｂは、層間絶縁膜を介して画素電極１７ａと重なっており、結合容量電極３７ｂの一端はコンタクト電極７７ｂ′に接続され、コンタクト電極７７ｂ′はコンタクトホール１２ｂ′を介して画素電極１７ｂ′に接続され、結合容量電極３７ｂの他端はコンタクト電極７７ｂに接続され、コンタクト電極７７ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続される。これによって画素電極１７ａ・１７ｂ間の結合容量Ｃ１０１（図３６参照）が形成されるとともに、画素電極１７ｂ・１７ｂ′が互いに電気的に接続される。また、結合容量電極３７ｂから引き出された引き出し配線２８ｂは保持容量電極３８ｂに接続され、保持容量電極３８ｂはゲート絶縁膜を介して走査信号線１６ｄと重なっている。これにより、保持容量Ｃｈｂ（図３６参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。
この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂ・１７ｂ′を含む副画素は「暗」となる。
ここで、本実施の形態２に係る液晶パネル５ｂを備えた液晶表示装置における駆動方法は、上記実施の形態１で説明した各駆動方法を適用することができることはいうまでもない。
また、上記実施の形態１・２に示した各液晶パネル５ａ・５ｂは、周知の構成と組み合わせることも可能であり、例えば図３９に示すようにＭＶＡ（Multidomain Vertical Alignment）構造とすることもできる。図３９では、図２に示した液晶パネル５ａをＭＶＡ構造とした場合を構成を示している。なお、本液晶パネル５ａは、アクティブマトリクス基板と液晶層とカラーフィルタ基板とを備えるが、図３９では、液晶層は図示せず、カラーフィルタ基板についてはリブのみを図示している。図４０は、図３９の一部を拡大した平面図である。以下では、画素１０１を例に挙げて説明する。
図４０に示すように、画素１０１は、画素電極１７ａを含む副画素（以下、「第１副画素」）、および、画素電極１７ｂを含む副画素（以下、「第２副画素」）から構成される。第１副画素には、第１リブＬ１とスリット（画素電極スリット）Ｓ１〜Ｓ４とからなる第１配向規制用構造物が設けられ、第２副画素には、第２リブＬ２とスリット（画素電極スリット）Ｓ５〜Ｓ８とからなる第２配向規制用構造物が設けられる。
画素１０１においては、走査信号線１６ａ側に位置する第１副画素が、走査信号線１６ａに沿う端部Ｅ１とこれと向き合う端部Ｅ２とを有し、走査信号線１６ｂ側に位置する第２副画素が、走査信号線１６ｂに沿う端部Ｅ１とこれに向き合う端部Ｅ２とを有する。ここで、カラーフィルタ基板の第１副画素に対応する部分には、行方向（図中左→右方向）に視てＶ字形状をなす第１リブＬ１が、端部Ｅ１に始端部Ｔが位置するとともに端部Ｅ２に終端部Ｍが位置するように設けられ、カラーフィルタ基板の第２副画素に対応する部分にも、行方向（図中左→右方向）に視てＶ字形状をなす第２リブＬ２が、端部Ｅ１に始端部Ｔが位置するとともに端部Ｅ２に終端部Ｍが位置するように設けられる。すなわち、第１リブＬ１の向きと第２リブＬ２の向きは同方向である。
さらに、画素電極１７ａには第１リブＬ１に対応して複数のスリットＳ１〜Ｓ４が設けられるとともに、画素電極１７ｂには第２リブＬ２に対応して複数のスリットＳ５〜Ｓ８が設けられている。ここで、スリットＳ１・Ｓ３は、第１リブＬ１の始端部Ｔから屈折部Ｋまでの部分とほぼ平行となるようにその両側に設けられ、スリットＳ２・Ｓ４は第１リブＬ１の屈折部Ｋから終端部Ｍまでの部分とほぼ平行となるようにその両側に設けられ、スリットＳ６・Ｓ８は第２リブＬ２の始端部Ｔから屈折部Ｋまでの部分とほぼ平行となるようにその両側に設けられ、スリットＳ５・Ｓ７は第２リブＬ２の屈折部Ｋから終端部Ｍまでの部分とほぼ平行となるようにその両側に設けられており、スリットＳ５〜Ｓ８の形状および第２リブＬ２に対する配置位置は、スリットＳ１〜Ｓ４の形状および第１リブＬ１に対する配置位置と同様である。なお、第１および第２リブＬ１・Ｌ２それぞれにおいて、始端部Ｔ、屈折部Ｋ、および終端部Ｍがなす角（∠ＴＫＭ）はおよそ９０°である。
このように、スリットＳ１、第１リブＬ１の一辺（ＴＫ部分）、およびスリットＳ３はそれぞれ平行で、かつ走査信号線１６ａに対して斜めに（約−１３５°をなして）延伸し、スリットＳ２、第１リブＬ１の一辺（ＫＭ部分）、およびスリットＳ４はそれぞれ平行で、かつ走査信号線１６ａに対して斜めに（約−４５°をなして）延伸しており、第１リブＬ１の一辺（ＴＫ部分）の一部とスリットＳ３の一部とが第１副画素の端部Ｅ１（走査信号線１６ａに沿う部分）に位置している。一方、スリットＳ６、第２リブＬ２の一辺（ＴＫ部分）、およびスリットＳ８はそれぞれ平行で、かつ走査信号線１６ｂに対して斜めに（約１３５°をなして）延伸し、スリットＳ５、第２リブＬ２の一辺（ＫＭ部分）、およびスリットＳ７はそれぞれ平行で、かつ走査信号線１６ｂに対して斜め（約４５°をなして）に延伸しており、上記第２リブＬ２の一辺（ＴＫ部分）の一部とスリットＳ８の一部とが第２副画素の端部Ｅ１（走査信号線１６ｂに沿う部分）に位置している。
本液晶パネル５ａを用いた液晶表示装置によれば、広視野角化を実現することができるという効果を得ることができる。また、本液晶パネル５ａでは、図３９に示すように、リブＬ１・Ｌ２の向きを、列方向に隣接する２つの画素（例えば画素１０１と画素１０４）どうしで逆にしているため、特定の配向領域に偏って配向乱れの影響を受けることがなくなる。これにより、視野角特性の優れた液晶表示装置を実現することができる。
なお、本液晶パネルではカラーフィルタ基板にリブが設けられている形態を示したがこれに限定されるものではなく、カラーフィルタ基板に設けられたリブの代わりにスリットを設けてもよい。
また、本液晶パネルでは、自段の画素領域（画素１０１）に設けられた第１および第２画素電極（１７ａ・１７ｂ）の少なくとも一方と、前段の画素領域（画素１００）に対応する第２走査信号線（１６ｄ）との間に保持容量（Ｃｈａ・Ｃｈｂ）が形成されている形態を示したが、これに限定されるものではなく、上記第１および第２画素電極（１７ａ・１７ｂ）の少なくとも一方と、前段の画素領域（画素１００）に対応する第１走査信号線（１６ｃ）との間に保持容量（Ｃｈａ・Ｃｈｂ）が形成されていてもよい。すなわち、本液晶パネルでは、自段の画素領域（画素１０１）に設けられた第１および第２画素電極（１７ａ・１７ｂ）の少なくとも一方と、前段の画素領域（画素１００）に対応する第１および第２走査信号線（１６ｃ・１６ｄ）の少なくとも一方との間に保持容量（Ｃｈａ・Ｃｈｂ）が形成されている構成である。
（液晶表示ユニット、液晶表示装置の構成）
最後に、本発明の液晶表示ユニットおよび液晶表示装置の構成例について説明する。上記各実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、液晶パネル（５ａ・５ｂ）の両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図４１（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（Ｔａｐｅ Ｃａｒｅｅｒ Ｐａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉ Ｃｏｎｄｕｋｔｉｖｅ Ｆｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０３（ＰＷＢ：Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図４１（ｂ）に示すように、液晶表示ユニット２００の各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。
図４２（ａ）に、本液晶表示装置において、リフレッシュ期間を設ける場合のソースドライバの構成を示す。図４２（ａ）に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ３１と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｂとが設けられる。バッファ３１には対応するデータｄが入力され、バッファ３１の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。また、隣り合う２本のデータ信号線それぞれに対応する出力端は、リフレッシュ用スイッチＳＷｂを介して互いに接続されている。すなわち、各リフレッシュ用スイッチＳＷｂは直列に接続され、その一端がリフレッシュ電位供給源３５（Ｖｃｏｍ）に接続されている。ここで、データ出力用スイッチＳＷａのゲート端子には、チャージシェア信号ｓｈがインバータ３３を介して入力され、リフレッシュ用スイッチＳＷｂのゲート端子には、チャージシェア信号ｓｈが入力される。
なお、図４２（ａ）に示すソースドライバを図４２（ｂ）のように構成してもよい。すなわち、リフレッシュ用スイッチＳＷｃを、対応するデータ信号線とリフレッシュ電位供給源３５（Ｖｃｏｍ）にのみに接続し、各リフレッシュ用スイッチＳＷｃを直列に接続しない構成とする。こうすれば、各データ信号線に速やかにリフレッシュ電位を供給することができる。
ここで、上記したソースドライバの構成ではリフレッシュ電位をＶｃｏｍとしているがこれに限定されない。例えば、同一データ信号線に１水平走査期間前に供給された信号電位のレベルと現水平走査期間に供給すべき信号電位とに基づいて適切なリフレッシュ電位を算出しておき、このリフレッシュ電位を該データ信号線に供給してもよい。この場合のソースドライバの構成を図４３に示す。該構成では、各データ信号線に対応して、データ出力用バッファ１１０と、リフレッシュ用バッファ１１１と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｅとが設けられる。データ出力用バッファ１１０には対応するデータｄが入力され、データ出力用バッファ１１０の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。リフレッシュ用バッファ１１１には、対応する非画像データＮ（１水平走査期間前に供給された信号電位のレベルと現水平走査期間に供給すべき信号電位とに基づいて決定された最適なリフレッシュ電位に対応するデータ）が入力され、リフレッシュ用バッファ１１１の出力は、リフレッシュ用スイッチＳＷｅを介してデータ信号線への出力端に接続されている。
本願でいう「電位の極性」とは、基準となる電位に対する高（プラス）・低（マイナス）を意味する。ここで、基準となる電位は、共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。
図４４は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア信号ｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア信号ｓｈ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、チャージシェア信号ｓｈ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、チャージシェア信号ｓｈ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、１５ｘ・１５Ｘ）に出力する。
ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。
上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ（ＴＦＴ）を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が各副画素に表示される。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図４５は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図４６に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
図４７は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本アクティブマトリクス基板は、１つの画素領域に、第１および第２画素電極が設けられるとともに、１つの画素領域に対応して、データ信号線と、第１および第２走査信号線と、上記データ信号線および第１走査信号線に接続された第１トランジスタと、上記データ信号線および第２走査信号線に接続された第２トランジスタとが設けられ、上記第１画素電極は、上記第１トランジスタを介して上記データ信号線に接続され、上記第２画素電極は、上記第１画素電極に容量を介して接続されるとともに、上記第２トランジスタを介して上記データ信号線に接続され、自段の画素領域に設けられた上記第１および第２画素電極の少なくとも一方と、前段の画素領域に対応する第１および第２走査信号線の少なくとも一方との間に保持容量が形成されていることを特徴とする。
本アクティブマトリクス基板を用いた液晶表示装置では、１つの画素領域内の各画素電極それぞれが、異なる走査信号線に接続されたそれぞれのトランジスタを介してデータ信号線に接続されるため、信号電位を供給するタイミングを画素電極ごとに異ならせることができる。そのため、例えば、一方の画素電極へ正規の書き込み用の信号電位を供給する前に、この画素電極に容量結合される他方の画素電極へ、トランジスタを介してデータ信号線に電気的に接続して、信号電位（例えば、Ｖｃｏｍ）を供給することができる。
このように、正規の書き込みが行われる前に、トランジスタを介してデータ信号線に接続される画素電極に容量結合される画素電極（容量結合電極）に対して、容量を介することなくデータ信号線から信号電位を供給することができるため、この容量結合電極に蓄積された電荷を放電（リフレッシュ）させることができる。そのため、この画素電極を含む副画素の焼き付きの発生を抑えることができる。また、上記の構成によれば、従来のように、トランジスタのチャネルＷ／Ｌ比を調整する必要がなく、同一のチャネルサイズでアクティブマトリクス基板を構成することができる。よって、トランジスタの特性のばらつきによる表示品位の低下を抑えることができるとともに、液晶パネルの共通化を図ることができる。
さらに、上記の構成では、自段の画素領域に設けられた画素電極の保持容量が、走査が終了した前段の画素領域に対応して設けられた走査信号線（第１および第２走査信号線の少なくとも一方）との間で形成されているため、保持容量の値を増大させることができるとともに、保持容量の値の変動を抑えることができる。よって、表示品位の向上を図ることができる。
本アクティブマトリクス基板では、１つの画素領域において、第１走査信号線には、表示すべきデータ信号の信号電位を第１画素電極へ供給するための第１ゲートオンパルス信号が供給され、第２走査信号線には、共通電極電位を第２画素電極へ供給するための第２ゲートオンパルス信号が供給され、自段の画素領域に設けられた上記第１および第２画素電極の少なくとも一方と、前段の画素領域に対応する第２走査信号線との間には保持容量が形成されている構成とすることもできる。
本アクティブマトリクス基板では、上記第１トランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）と、上記第２トランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）とが互いに等しい構成とすることもできる。
本アクティブマトリクス基板では、上記第１および第２画素電極の一方に電気的に接続された結合容量電極を備え、該結合容量電極は、絶縁膜を介して、上記第１および第２画素電極の他方と重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記第１画素電極に電気的に接続された第１保持容量電極と、第２画素電極に電気的に接続された第２保持容量電極とを備え、自段の画素領域に対応する上記第１および第２保持容量電極は、絶縁膜を介して、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記第１および第２トランジスタの導通電極と同層に形成された結合容量電極と第１および第２保持容量電極とを備え、上記結合容量電極は、上記第１および第２画素電極の一方に電気的に接続されているとともに、層間絶縁膜を介して、上記第１および第２画素電極の他方と重なっており、自段の画素領域に対応する上記第１保持容量電極は、上記第１画素電極に電気的に接続されているとともに、ゲート絶縁膜を介して、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なっており、自段の画素領域に対応する上記第２保持容量電極は、上記第２画素電極に電気的に接続されているとともに、ゲート絶縁膜を介して、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なっている構成とすることもできる。
本アクティブマトリクス基板では、層間絶縁膜を介して自段の画素領域の上記第２画素電極と重なる結合容量電極と、ゲート絶縁膜を介して上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なる第１および第２保持容量電極とを備え、上記第１トランジスタの導通電極から引き出された第１引き出し配線と上記結合容量電極とが同層で接続され、上記第１引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されているとともに、上記第１引き出し配線と上記第１保持容量電極とが同層で接続されており、上記第２トランジスタの導通電極から引き出された第２引き出し配線と上記第２画素電極とがコンタクトホールを介して接続され、上記第２保持容量電極から引き出された第３引き出し配線と上記第２画素電極とがコンタクトホールを介して接続されている構成とすることもできる。
本アクティブマトリクス基板では、層間絶縁膜を介して自段の画素領域の上記第２画素電極と重なる結合容量電極と、ゲート絶縁膜を介して上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なる第１および第２保持容量電極とを備え、上記第１トランジスタの導通電極から引き出された第１引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されているとともに、上記第１引き出し配線と上記第１保持容量電極とが同層で接続されており、上記第２トランジスタの導通電極から引き出された第２引き出し配線と上記第２画素電極とがコンタクトホールを介して接続され、上記第２保持容量電極から引き出された第３引き出し配線と上記結合容量電極とが同層で接続されているとともに、上記第３引き出し配線と上記第２画素電極とがコンタクトホールを介して接続されている構成とすることもできる。
本アクティブマトリクス基板では、層間絶縁膜を介して自段の画素領域の上記第１画素電極と重なる第２結合容量電極と、層間絶縁膜を介して自段の画素領域の上記第２画素電極と重なる第１結合容量電極と、ゲート絶縁膜を介して上記前段の画素領域に対応して設けられた第１および第２走査信号線の少なくとも一方と重なる第１および第２保持容量電極とを備え、上記第１トランジスタの導通電極から引き出された第１引き出し配線と上記第１結合容量電極とが同層で接続され、上記第１引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されているとともに、上記第１保持容量電極から引き出された第２引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されており、上記第２トランジスタの導通電極から引き出された第３引き出し配線と上記第２画素電極とがコンタクトホールを介して接続され、上記第２保持容量電極から引き出された第４引き出し配線と上記第２結合容量電極とが同層で接続されているとともに、上記第４引き出し配線と上記第２画素電極とがコンタクトホールを介して接続されている構成とすることもできる。
本アクティブマトリクス基板では、走査信号線の延伸方向を行方向とすれば、２本の走査信号線は行方向に並ぶ２つの画素領域に対応し、各画素領域には２つの画素電極が列方向に並べられ、行方向に隣接する２つの画素電極の一方に接続されるトランジスタが上記２本の走査信号線の一方に接続され、上記２つの画素電極の他方に接続されるトランジスタが上記２本の走査信号線の他方に接続されている構成とすることもできる。
本アクティブマトリクス基板では、自段の画素領域に設けられた上記第１保持容量電極と、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方との重なり面積が、自段の画素領域に設けられた上記第２保持容量電極と、上記前段の画素領域に対応して設けられた第１および第２走査信号線の少なくとも一方との重なり面積に等しくなっている構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域は、各画素電極に対応する副画素領域により構成され、各副画素領域は、液晶層に電圧が印加されたときの液晶分子のチルト方向が予め決められた第１方向である第１液晶ドメイン、第２方向である第２液晶ドメイン、第３方向である第３液晶ドメイン、および第４方向である第４液晶ドメインにそれぞれ対応する、第１〜第４領域を有し、上記結合容量電極は、上記第１〜第４領域の内の隣り合う領域どうしの境界と重なっている構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域は、これを横切る上記第１走査信号線によって２つの部分に分けられ、その一方に上記第１画素電極が配されているとともに、他方に上記第２画素電極が配されている構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域に、第３画素電極をさらに備え、上記第３画素電極は、上記第１画素電極と電気的に接続されている構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域に、第３画素電極をさらに備え、上記第３画素電極は、上記第１画素電極に容量を介して接続されるとともに、上記第２画素電極と電気的に接続されている構成とすることもできる。
本アクティブマトリクス基板では、上記第１〜第３画素電極は、上記第１画素電極の少なくとも一部が、上記第１走査信号線に近接し、上記第３画素電極の少なくとも一部が、上記第２走査信号線に近接し、上記第２画素電極の一方の端部が上記第１走査信号線に近接するとともに、他方の端部が上記第２走査信号線に近接するように配されている構成とすることもできる。
本アクティブマトリクス基板では、上記第１〜第３画素電極は、上記第２画素電極の少なくとも一部が、上記第１走査信号線に近接し、上記第３画素電極の少なくとも一部が、上記第２走査信号線に近接し、上記第１画素電極の一方の端部が上記第１走査信号線に近接するとともに、他方の端部が上記第２走査信号線に近接するように配されている構成とすることもできる。
本アクティブマトリクス基板では、液晶表示装置に適用された場合に、上記第１画素電極を含む副画素が明副画素となり、上記第２画素電極を含む副画素が暗副画素となる構成とすることもできる。
本アクティブマトリクス基板では、液晶表示装置に適用された場合に、上記第１および第３画素電極を含む副画素が明副画素となり、上記第２画素電極を含む副画素が暗副画素となる構成とすることもできる。
本アクティブマトリクス基板では、液晶表示装置に適用された場合に、上記第１画素電極を含む副画素が明副画素となり、上記第２および第３画素電極を含む副画素が暗副画素となる構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は、上記結合容量電極と重なる部分の少なくとも一部が薄くなっている構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は、上記保持容量電極と重なる部分の少なくとも一部が薄くなっている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は、無機絶縁膜と有機絶縁膜とからなるが、上記結合容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は、無機絶縁膜と有機絶縁膜とからなるが、上記保持容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれている構成とすることもできる。
本液晶表示装置は、上記いずれかに記載のアクティブマトリクス基板を備え、表示中に上記第２走査信号線が少なくとも１回選択されることを特徴とする。
これにより、表示中に少なくとも１回は、第１トランジスタを介してデータ信号線に接続される第１画素電極に容量結合される第２画素電極を、第２トランジスタを介してデータ信号線に電気的に接続することができるため、第２画素電極に蓄積された電荷を放電（リフレッシュ）させることができる。そのため、第２画素電極を含む副画素の焼き付きの発生を抑えることができるとともに、表示品位の低下を抑えることができる。
本液晶表示装置では、上記第２トランジスタがオフするときに、上記データ信号線に共通電極電位が供給されている構成とすることもできる。
本液晶表示装置では、上記第２トランジスタがオフするときに上記第１トランジスタがオン状態であるか、あるいは、上記第２トランジスタがオフするときに上記第１トランジスタが同時にオフする構成とすることもできる。
本液晶表示装置では、上記第２トランジスタがオフするときに、第１および第２画素電極の電位を実質的に共通電極電位にする構成とすることもできる。
本液晶表示装置では、上記第１走査信号線に供給される第１ゲートオンパルス信号と、上記第２走査信号線に供給される第２ゲートオンパルス信号とは、同一の水平走査期間内でアクティブになるとともに、上記第２ゲートオンパルス信号は、そのパルス幅が上記第１ゲートオンパルス信号のパルス幅未満であり、かつ、上記第１ゲートオンパルス信号が非アクティブになる前に非アクティブになる構成とすることもできる。
本液晶表示装置では、上記第１走査信号線に供給される第１ゲートオンパルス信号、および、上記第２走査信号線に供給される第２ゲートオンパルス信号は、表示すべきデータ信号の信号電位が上記第１画素電極へ供給される期間よりも一水平走査期間前にアクティブになるとともに、上記第２ゲートオンパルス信号は、上記第１ゲートオンパルス信号がアクティブの間に非アクティブになる構成とすることもできる。
本液晶表示装置では、各フレームにおいて、１画素領域内の全ての画素電極へ、少なくとも２回、共通電極電位を供給する構成とすることもできる。
本液晶表示装置では、各フレームにおいて、表示すべきデータ信号の信号電位が上記第１画素電極へ供給されてから、２／３フレーム期間経過後に、１画素領域内の全ての画素電極へ、少なくとも２回、共通電極電位を供給する構成とすることもできる。
本液晶表示装置では、各データ信号線に供給されるデータ信号の信号電位の極性は、一水平走査期間ごとに反転し、上記データ信号の信号電位の極性が反転するときに、所定期間だけ各データ信号線へのデータ信号の供給が遮断されるとともに、各データ信号線が互いに短絡され、上記第１および第２トランジスタは、上記所定期間内でオン状態である構成とすることもできる。
本液晶表示装置では、各走査信号線を駆動する走査信号線駆動回路を備え、上記第１および第２走査信号線それぞれに供給される第１および第２ゲートオンパルス信号は、上記走査信号線駆動回路が有する１つのシフトレジスタの同一段からの出力を用いて生成されている構成とすることもできる。
本液晶表示装置では、上記走査信号線駆動回路は、上記シフトレジスタと、列方向に並ぶ複数の論理回路と、出力回路とを備え、上記論理回路に入力される、上記シフトレジスタの出力と上記走査信号線駆動回路の出力を制御する出力制御信号とに基づいて、上記出力回路から出力される上記第１および第２ゲートオンパルス信号のパルス幅が決定される構成とすることもできる。
本液晶表示装置では、上記第１画素電極に供給される信号電位の極性は、１フレーム単位で反転する構成とすることもできる。
本液晶表示装置では、第１データ信号線に供給される信号電位の極性が一水平走査期間ごとに反転する構成とすることもできる。
本液晶表示装置では、同一水平走査期間においては、第１データ信号線およびこれに隣接するデータ信号線それぞれに、逆極性の信号電位が供給される構成とすることもできる。
本液晶表示装置では、上記いずれかに記載のアクティブマトリクス基板を備え、所定のフレームでは、上記第１および第２走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは、上記第１および第２走査信号線の他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込む構成とすることもできる。
本液晶表示装置では、１つの画素に設けられた第１および第２画素電極に共通電極電位を供給した状態で、一方の画素電極に接続するトランジスタをオフし、その後に他方の画素電極に信号電位を書き込む構成とすることもできる。
本液晶表示装置では、連続する２フレームについて、最初のフレームでは、上記第１および第２画素電極に共通電極電位を供給した状態で、上記第２画素電極に接続するトランジスタをオフし、その後に上記第１画素電極に信号電位を書き込み、次のフレームでは、上記第１および第２画素電極に共通電極電位を供給した状態で、上記第１画素電極に接続するトランジスタをオフし、その後に上記第２画素電極に信号電位を書き込む構成とすることもできる。
これにより、各フレームにおいて明副画素と暗副画素とを市松状に配するとともに、明副画素と暗副画素とを１フレーム単位で入れ替えることができるため、表示品位の向上を図ることができる。
本液晶表示装置では、上記第１および第２走査信号線のうち信号電位を書き込む際に選択される方の走査信号線を、１フレームごとに切り替えるとともに、同一画素に対応する信号電位の極性を、２フレームごとに反転させるか、あるいは、上記第１および第２走査信号線のうち信号電位を書き込む際に選択される方の走査信号線を、連続する２フレームごとに切り替えるとともに、同一画素に対応する信号電位の極性を、１フレームごとに反転させる構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。
５ａ・５ｂ 液晶パネル
１１ａ・１１ａ′・１１ｂ・１１ｂ′ コンタクトホール
１２ａ〜１２ｆ・１２Ａ〜１２Ｆ トランジスタ
１５ｘ １５Ｘ データ信号線
１６ａ〜１６ｆ 走査信号線
１７ａ〜１７ｆ 画素電極
１７Ａ〜１７Ｆ 画素電極
１７ａ′〜１７ｆ′ 画素電極
１７Ａ′〜１７Ｆ′ 画素電極
２１ 有機ゲート絶縁膜
２２ 無機ゲート絶縁膜
２４ 半導体層
２５ 無機層間絶縁膜
２６ 有機層間絶縁膜
３７ａ・３７ａｖ・３７ａｈ 結合容量電極
３７ｂ・３７ｂｖ・３７ｂｈ 結合容量電極
３８ａ・３８ｂ・３８ｅ・３８ｆ 保持容量電極
７７ａ・７７ａ′・７７ｂ・７７ｂ′ コンタクト電極
８４ 液晶表示ユニット
１００〜１０５ 画素
６０１ テレビジョン受像機
８００ 液晶表示装置
Ｃ１００〜Ｃ１０５ 結合容量

Claims (47)

  1. １つの画素領域に、第１および第２画素電極が設けられるとともに、
    １つの画素領域に対応して、データ信号線と、第１および第２走査信号線と、上記データ信号線および第１走査信号線に接続された第１トランジスタと、上記データ信号線および第２走査信号線に接続された第２トランジスタとが設けられ、
    上記第１画素電極は、上記第１トランジスタを介して上記データ信号線に接続され、上記第２画素電極は、上記第１画素電極に容量を介して接続されるとともに、上記第２トランジスタを介して上記データ信号線に接続され、
    自段の画素領域に設けられた上記第１および第２画素電極の少なくとも一方と、前段の画素領域に対応する第１および第２走査信号線の少なくとも一方との間に保持容量が形成されていることを特徴とするアクティブマトリクス基板。
  2. １つの画素領域において、第１走査信号線には、表示すべきデータ信号の信号電位を第１画素電極へ供給するための第１ゲートオンパルス信号が供給され、第２走査信号線には、共通電極電位を第２画素電極へ供給するための第２ゲートオンパルス信号が供給され、
    自段の画素領域に設けられた上記第１および第２画素電極の少なくとも一方と、前段の画素領域に対応する第２走査信号線との間には保持容量が形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
  3. 上記第１トランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）と、上記第２トランジスタのチャネルのＷ／Ｌ比（チャネル幅Ｗのチャネル長Ｌに対する比）とが互いに等しいことを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  4. 上記第１および第２画素電極の一方に電気的に接続された結合容量電極を備え、該結合容量電極は、絶縁膜を介して、上記第１および第２画素電極の他方と重なっていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  5. 上記第１画素電極に電気的に接続された第１保持容量電極と、第２画素電極に電気的に接続された第２保持容量電極とを備え、
    自段の画素領域に対応する上記第１および第２保持容量電極は、絶縁膜を介して、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なっていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  6. 上記第１および第２トランジスタの導通電極と同層に形成された結合容量電極と第１および第２保持容量電極とを備え、
    上記結合容量電極は、上記第１および第２画素電極の一方に電気的に接続されているとともに、層間絶縁膜を介して、上記第１および第２画素電極の他方と重なっており、
    自段の画素領域に対応する上記第１保持容量電極は、上記第１画素電極に電気的に接続されているとともに、ゲート絶縁膜を介して、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なっており、
    自段の画素領域に対応する上記第２保持容量電極は、上記第２画素電極に電気的に接続されているとともに、ゲート絶縁膜を介して、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なっていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  7. 層間絶縁膜を介して自段の画素領域の上記第２画素電極と重なる結合容量電極と、ゲート絶縁膜を介して上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なる第１および第２保持容量電極とを備え、
    上記第１トランジスタの導通電極から引き出された第１引き出し配線と上記結合容量電極とが同層で接続され、上記第１引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されているとともに、上記第１引き出し配線と上記第１保持容量電極とが同層で接続されており、
    上記第２トランジスタの導通電極から引き出された第２引き出し配線と上記第２画素電極とがコンタクトホールを介して接続され、上記第２保持容量電極から引き出された第３引き出し配線と上記第２画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  8. 層間絶縁膜を介して自段の画素領域の上記第２画素電極と重なる結合容量電極と、ゲート絶縁膜を介して上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方と重なる第１および第２保持容量電極とを備え、
    上記第１トランジスタの導通電極から引き出された第１引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されているとともに、上記第１引き出し配線と上記第１保持容量電極とが同層で接続されており、
    上記第２トランジスタの導通電極から引き出された第２引き出し配線と上記第２画素電極とがコンタクトホールを介して接続され、上記第２保持容量電極から引き出された第３引き出し配線と上記結合容量電極とが同層で接続されているとともに、上記第３引き出し配線と上記第２画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  9. 層間絶縁膜を介して自段の画素領域の上記第１画素電極と重なる第２結合容量電極と、層間絶縁膜を介して自段の画素領域の上記第２画素電極と重なる第１結合容量電極と、ゲート絶縁膜を介して上記前段の画素領域に対応して設けられた第１および第２走査信号線の少なくとも一方と重なる第１および第２保持容量電極とを備え、
    上記第１トランジスタの導通電極から引き出された第１引き出し配線と上記第１結合容量電極とが同層で接続され、上記第１引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されているとともに、上記第１保持容量電極から引き出された第２引き出し配線と上記第１画素電極とがコンタクトホールを介して接続されており、
    上記第２トランジスタの導通電極から引き出された第３引き出し配線と上記第２画素電極とがコンタクトホールを介して接続され、上記第２保持容量電極から引き出された第４引き出し配線と上記第２結合容量電極とが同層で接続されているとともに、上記第４引き出し配線と上記第２画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
  10. 走査信号線の延伸方向を行方向とすれば、２本の走査信号線は行方向に並ぶ２つの画素領域に対応し、各画素領域には２つの画素電極が列方向に並べられ、
    行方向に隣接する２つの画素電極の一方に接続されるトランジスタが上記２本の走査信号線の一方に接続され、上記２つの画素電極の他方に接続されるトランジスタが上記２本の走査信号線の他方に接続されていることを特徴とする請求項１〜９のいずれか１項に記載のアクティブマトリクス基板。
  11. 自段の画素領域に設けられた上記第１保持容量電極と、上記前段の画素領域に対応する第１および第２走査信号線の少なくとも一方との重なり面積が、自段の画素領域に設けられた上記第２保持容量電極と、上記前段の画素領域に対応して設けられた第１および第２走査信号線の少なくとも一方との重なり面積に等しくなっていることを特徴とする請求項９または１０に記載のアクティブマトリクス基板。
  12. １つの画素領域は、各画素電極に対応する副画素領域により構成され、
    各副画素領域は、液晶層に電圧が印加されたときの液晶分子のチルト方向が予め決められた第１方向である第１液晶ドメイン、第２方向である第２液晶ドメイン、第３方向である第３液晶ドメイン、および第４方向である第４液晶ドメインにそれぞれ対応する、第１〜第４領域を有し、
    上記結合容量電極は、上記第１〜第４領域の内の隣り合う領域どうしの境界と重なっていることを特徴とする請求項４に記載のアクティブマトリクス基板。
  13. １つの画素領域は、これを横切る上記第１走査信号線によって２つの部分に分けられ、その一方に上記第１画素電極が配されているとともに、他方に上記第２画素電極が配されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
  14. １つの画素領域に、第３画素電極をさらに備え、
    上記第３画素電極は、上記第１画素電極と電気的に接続されていることを特徴とする請求項１〜９のいずれか１項に記載のアクティブマトリクス基板。
  15. １つの画素領域に、第３画素電極をさらに備え、
    上記第３画素電極は、上記第１画素電極に容量を介して接続されるとともに、上記第２画素電極と電気的に接続されていることを特徴とする請求項１〜９のいずれか１項に記載のアクティブマトリクス基板。
  16. 上記第１〜第３画素電極は、
    上記第１画素電極の少なくとも一部が、上記第１走査信号線に近接し、
    上記第３画素電極の少なくとも一部が、上記第２走査信号線に近接し、
    上記第２画素電極の一方の端部が上記第１走査信号線に近接するとともに、他方の端部が上記第２走査信号線に近接するように配されていることを特徴とする請求項１４に記載のアクティブマトリクス基板。
  17. 上記第１〜第３画素電極は、
    上記第２画素電極の少なくとも一部が、上記第１走査信号線に近接し、
    上記第３画素電極の少なくとも一部が、上記第２走査信号線に近接し、
    上記第１画素電極の一方の端部が上記第１走査信号線に近接するとともに、他方の端部が上記第２走査信号線に近接するように配されていることを特徴とする請求項１５に記載のアクティブマトリクス基板。
  18. 液晶表示装置に適用された場合に、上記第１画素電極を含む副画素が明副画素となり、上記第２画素電極を含む副画素が暗副画素となることを特徴とする請求項１〜１７のいずれか１項に記載のアクティブマトリクス基板。
  19. 液晶表示装置に適用された場合に、上記第１および第３画素電極を含む副画素が明副画素となり、上記第２画素電極を含む副画素が暗副画素となることを特徴とする請求項１４または１６に記載のアクティブマトリクス基板。
  20. 液晶表示装置に適用された場合に、上記第１画素電極を含む副画素が明副画素となり、上記第２および第３画素電極を含む副画素が暗副画素となることを特徴とする請求項１５または１７に記載のアクティブマトリクス基板。
  21. 上記層間絶縁膜は、上記結合容量電極と重なる部分の少なくとも一部が薄くなっていることを特徴とする請求項６に記載のアクティブマトリクス基板。
  22. 上記ゲート絶縁膜は、上記保持容量電極と重なる部分の少なくとも一部が薄くなっていることを特徴とする請求項６に記載のアクティブマトリクス基板。
  23. 上記層間絶縁膜は、無機絶縁膜と有機絶縁膜とからなるが、上記結合容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項２１に記載のアクティブマトリクス基板。
  24. 上記ゲート絶縁膜は、無機絶縁膜と有機絶縁膜とからなるが、上記保持容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項２２に記載のアクティブマトリクス基板。
  25. 上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていることを特徴とする請求項２３または２４に記載のアクティブマトリクス基板。
  26. 請求項１〜２５のいずれか１項に記載のアクティブマトリクス基板を備え、
    表示中に上記第２走査信号線が少なくとも１回選択されることを特徴とする液晶表示装置。
  27. 上記第２トランジスタがオフするときに、上記データ信号線に共通電極電位が供給されていることを特徴とする請求項２６に記載の液晶表示装置。
  28. 上記第２トランジスタがオフするときに上記第１トランジスタがオン状態であるか、あるいは、上記第２トランジスタがオフするときに上記第１トランジスタが同時にオフすることを特徴とする請求項２７に記載の液晶表示装置。
  29. 上記第２トランジスタがオフするときに、第１および第２画素電極の電位を実質的に共通電極電位にすることを特徴とする請求項２６〜２８のいずれか１項に記載の液晶表示装置。
  30. 上記第１走査信号線に供給される第１ゲートオンパルス信号と、上記第２走査信号線に供給される第２ゲートオンパルス信号とは、同一の水平走査期間内でアクティブになるとともに、
    上記第２ゲートオンパルス信号は、そのパルス幅が上記第１ゲートオンパルス信号のパルス幅未満であり、かつ、上記第１ゲートオンパルス信号が非アクティブになる前に非アクティブになることを特徴とする請求項２６〜２９のいずれか１項に記載の液晶表示装置。
  31. 上記第１走査信号線に供給される第１ゲートオンパルス信号、および、上記第２走査信号線に供給される第２ゲートオンパルス信号は、表示すべきデータ信号の信号電位が上記第１画素電極へ供給される期間よりも一水平走査期間前にアクティブになるとともに、
    上記第２ゲートオンパルス信号は、上記第１ゲートオンパルス信号がアクティブの間に非アクティブになることを特徴とする請求項２６〜２９のいずれか１項に記載の液晶表示装置。
  32. 各フレームにおいて、１画素領域内の全ての画素電極へ、少なくとも２回、共通電極電位を供給することを特徴とする請求項２６〜２９のいずれか１項に記載の液晶表示装置。
  33. 各フレームにおいて、表示すべきデータ信号の信号電位が上記第１画素電極へ供給されてから、２／３フレーム期間経過後に、１画素領域内の全ての画素電極へ、少なくとも２回、共通電極電位を供給することを特徴とする請求項３２に記載の液晶表示装置。
  34. 各データ信号線に供給されるデータ信号の信号電位の極性は、一水平走査期間ごとに反転し、
    上記データ信号の信号電位の極性が反転するときに、所定期間だけ各データ信号線へのデータ信号の供給が遮断されるとともに、各データ信号線が互いに短絡され、
    上記第１および第２トランジスタは、上記所定期間内でオン状態であることを特徴とする請求項２６〜３３のいずれか１項に記載の液晶表示装置。
  35. 各走査信号線を駆動する走査信号線駆動回路を備え、上記第１および第２走査信号線それぞれに供給される第１および第２ゲートオンパルス信号は、上記走査信号線駆動回路が有する１つのシフトレジスタの同一段からの出力を用いて生成されていることを特徴とする請求項２６に記載の液晶表示装置。
  36. 上記走査信号線駆動回路は、上記シフトレジスタと、列方向に並ぶ複数の論理回路と、出力回路とを備え、
    上記論理回路に入力される、上記シフトレジスタの出力と上記走査信号線駆動回路の出力を制御する出力制御信号とに基づいて、上記出力回路から出力される上記第１および第２ゲートオンパルス信号のパルス幅が決定されることを特徴とする請求項３５に記載の液晶表示装置。
  37. 上記第１画素電極に供給される信号電位の極性は、１フレーム単位で反転することを特徴とする請求項２６〜３６のいずれか１項に記載の液晶表示装置。
  38. 第１データ信号線に供給される信号電位の極性が一水平走査期間ごとに反転することを特徴とする請求項２６〜３７のいずれか１項に記載の液晶表示装置。
  39. 同一水平走査期間においては、第１データ信号線およびこれに隣接するデータ信号線それぞれに、逆極性の信号電位が供給されることを特徴とする請求項２６〜３８のいずれか１項に記載の液晶表示装置。
  40. 請求項１〜２５のいずれか１項に記載のアクティブマトリクス基板を備え、
    所定のフレームでは、上記第１および第２走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、
    所定のフレーム以外のフレームでは、上記第１および第２走査信号線の他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことを特徴とする液晶表示装置。
  41. １つの画素に設けられた第１および第２画素電極に共通電極電位を供給した状態で、一方の画素電極に接続するトランジスタをオフし、その後に他方の画素電極に信号電位を書き込むことを特徴とする請求項４０に記載の液晶表示装置。
  42. 連続する２フレームについて、
    最初のフレームでは、上記第１および第２画素電極に共通電極電位を供給した状態で、上記第２画素電極に接続するトランジスタをオフし、その後に上記第１画素電極に信号電位を書き込み、
    次のフレームでは、上記第１および第２画素電極に共通電極電位を供給した状態で、上記第１画素電極に接続するトランジスタをオフし、その後に上記第２画素電極に信号電位を書き込むことを特徴とする請求項４１に記載の液晶表示装置。
  43. 上記第１および第２走査信号線のうち信号電位を書き込む際に選択される方の走査信号線を、１フレームごとに切り替えるとともに、同一画素に対応する信号電位の極性を、２フレームごとに反転させるか、あるいは、
    上記第１および第２走査信号線のうち信号電位を書き込む際に選択される方の走査信号線を、連続する２フレームごとに切り替えるとともに、同一画素に対応する信号電位の極性を、１フレームごとに反転させることを特徴とする請求項４１に記載の液晶表示装置。
  44. 請求項１〜２５のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
  45. 請求項４４に記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
  46. 請求項４５に記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
  47. 請求項２６〜４３および４６のいずれか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
JP2011519489A 2009-06-19 2010-03-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 Expired - Fee Related JP5384633B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011519489A JP5384633B2 (ja) 2009-06-19 2010-03-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009146353 2009-06-19
JP2009146353 2009-06-19
PCT/JP2010/001822 WO2010146747A1 (ja) 2009-06-19 2010-03-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP2011519489A JP5384633B2 (ja) 2009-06-19 2010-03-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Publications (2)

Publication Number Publication Date
JPWO2010146747A1 JPWO2010146747A1 (ja) 2012-11-29
JP5384633B2 true JP5384633B2 (ja) 2014-01-08

Family

ID=43356084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011519489A Expired - Fee Related JP5384633B2 (ja) 2009-06-19 2010-03-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Country Status (3)

Country Link
US (1) US8952949B2 (ja)
JP (1) JP5384633B2 (ja)
WO (1) WO2010146747A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229095B (zh) 2011-01-31 2015-11-25 夏普株式会社 液晶显示面板及其制造方法和阵列基板及其制造方法
US9105253B2 (en) * 2011-06-17 2015-08-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device having a second scan line for turning on all second thin film transistors simultaneously
KR20150047967A (ko) * 2013-10-25 2015-05-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102242508B1 (ko) * 2014-10-23 2021-04-20 삼성디스플레이 주식회사 액정 표시 장치
EP3104418B8 (de) 2015-06-08 2018-04-04 Meyer Burger (Germany) GmbH Verfahren und vorrichtung zum texturieren einer siliziumoberfläche
CN104880871B (zh) * 2015-06-23 2018-05-11 合肥鑫晟光电科技有限公司 显示面板和显示装置
US10438532B2 (en) 2015-12-25 2019-10-08 Tianma Japan, Ltd. Display apparatus and method of manufacturing display apparatus with branch source wirings
CN106125408A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置和显示装置的驱动方法
CN107516494A (zh) * 2017-07-21 2017-12-26 惠科股份有限公司 显示面板驱动装置、显示装置和显示面板的驱动方法
CN115188775A (zh) * 2022-08-15 2022-10-14 苏州华星光电技术有限公司 显示装置及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265939A (ja) * 1993-01-14 1994-09-22 Fujitsu Ltd 液晶表示装置
JP2006330609A (ja) * 2005-05-30 2006-12-07 Sharp Corp 液晶表示装置
JP2006330499A (ja) * 2005-05-27 2006-12-07 Sharp Corp 液晶表示装置及びその焼付き防止方法
JP5203447B2 (ja) * 2008-02-27 2013-06-05 シャープ株式会社 アクティブマトリクス基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209192B2 (en) * 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US20050225525A1 (en) * 2004-04-09 2005-10-13 Genesis Microchip Inc. LCD overdrive with data compression for reducing memory bandwidth
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
JP4361844B2 (ja) * 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
TWI401640B (zh) * 2004-11-12 2013-07-11 Samsung Display Co Ltd 顯示裝置及其驅動方法
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
KR101179233B1 (ko) * 2005-09-12 2012-09-04 삼성전자주식회사 액정표시장치 및 그 제조방법
US8319926B2 (en) 2006-12-05 2012-11-27 Sharp Kabushiki Kaisha Liquid crystal display device
CN100545725C (zh) * 2006-12-28 2009-09-30 中华映管股份有限公司 像素结构与液晶显示面板
US8421942B2 (en) 2008-04-23 2013-04-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265939A (ja) * 1993-01-14 1994-09-22 Fujitsu Ltd 液晶表示装置
JP2006330499A (ja) * 2005-05-27 2006-12-07 Sharp Corp 液晶表示装置及びその焼付き防止方法
JP2006330609A (ja) * 2005-05-30 2006-12-07 Sharp Corp 液晶表示装置
JP5203447B2 (ja) * 2008-02-27 2013-06-05 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
US20120086687A1 (en) 2012-04-12
JPWO2010146747A1 (ja) 2012-11-29
US8952949B2 (en) 2015-02-10
WO2010146747A1 (ja) 2010-12-23

Similar Documents

Publication Publication Date Title
JP5384633B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010021210A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2009130922A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2009130919A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP4932823B2 (ja) アクティブマトリクス基板、表示装置及びテレビジョン受像機
JP5203447B2 (ja) アクティブマトリクス基板
US8362995B2 (en) Liquid crystal display
US7898607B2 (en) Liquid crystal display and driving method thereof
US20100014012A1 (en) Liquid crystal panel, liquid crystal display device, and television device
US7920117B2 (en) Liquid crystal display apparatus
US9076394B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, television receiver
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5179670B2 (ja) 液晶表示装置
JP2008116694A (ja) 電気光学装置、駆動回路および電子機器
WO2010024049A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US20130094166A1 (en) Display apparatus
JP2009223167A (ja) 液晶表示装置
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
JP5572213B2 (ja) 表示装置、液晶表示装置、テレビジョン受像機
WO2011099218A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2010230710A (ja) 液晶表示装置および電子機器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5384633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees