JP4361844B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4361844B2
JP4361844B2 JP2004220263A JP2004220263A JP4361844B2 JP 4361844 B2 JP4361844 B2 JP 4361844B2 JP 2004220263 A JP2004220263 A JP 2004220263A JP 2004220263 A JP2004220263 A JP 2004220263A JP 4361844 B2 JP4361844 B2 JP 4361844B2
Authority
JP
Japan
Prior art keywords
electrode
bus line
liquid crystal
subpixel
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004220263A
Other languages
English (en)
Other versions
JP2006039290A (ja
Inventor
豪 鎌田
貴 笹林
一也 上田
秀史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to JP2004220263A priority Critical patent/JP4361844B2/ja
Priority to US11/046,145 priority patent/US7796221B2/en
Priority to TW094102872A priority patent/TWI291675B/zh
Priority to KR1020050016091A priority patent/KR100714955B1/ko
Priority to CN2008101254974A priority patent/CN101308305B/zh
Priority to CNB2005100525072A priority patent/CN100410789C/zh
Publication of JP2006039290A publication Critical patent/JP2006039290A/ja
Application granted granted Critical
Publication of JP4361844B2 publication Critical patent/JP4361844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F5/00—Softening water; Preventing scale; Adding scale preventatives or scale removers to water, e.g. adding sequestering agents
    • C02F5/08—Treatment of water with complexing chemicals or other solubilising agents for softening, scale prevention or scale removal, e.g. adding sequestering agents
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J47/00—Ion-exchange processes in general; Apparatus therefor
    • B01J47/014—Ion-exchange processes in general; Apparatus therefor in which the adsorbent properties of the ion-exchanger are involved, e.g. recovery of proteins or other high-molecular compounds
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/42—Treatment of water, waste water, or sewage by ion-exchange
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/48—Treatment of water, waste water, or sewage with magnetic or electric fields
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/50—Treatment of water, waste water, or sewage by addition or application of a germicide or by oligodynamic treatment
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/68—Treatment of water, waste water, or sewage by addition of specified substances, e.g. trace elements, for ameliorating potable water
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Water Supply & Treatment (AREA)
  • Environmental & Geological Engineering (AREA)
  • Hydrology & Water Resources (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Liquid Crystal (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明は、１画素領域内に複数の副画素電極を有する液晶表示装置に関し、特に副画素電極のうちの少なくとも１つが表示電圧が印加される制御電極と容量結合した液晶表示装置に関する。
液晶表示装置は、ＣＲＴ（Cathode Ray Tube）に比べて薄くて軽量であり、低電圧で駆動できて消費電力が小さいという利点がある。そのため、液晶表示装置は、テレビ、ノート型ＰＣ（パーソナルコンピュータ）、ディスクトップ型ＰＣ、ＰＤＡ（携帯端末）及び携帯電話など、種々の電子機器に使用されている。特に、各画素（サブピクセル）毎にスイッチング素子としてＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を設けたアクティブマトリクス型液晶表示装置は、その駆動能力の高さからＣＲＴにも匹敵する優れた表示特性を示し、ディスクトップ型ＰＣやテレビなど、従来ＣＲＴが使用されていた分野にも広く使用されるようになった。
一般的に、液晶表示装置は、２枚の基板と、これらの基板間に封入された液晶とにより構成されている。一方の基板には画素毎に画素電極及びＴＦＴ等が形成され、他方の基板には画素電極に対向するカラーフィルタと、各画素共通のコモン（共通）電極とが形成されている。カラーフィルタには赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類があり、画素毎にいずれか１色のカラーフィルタが配置されている。隣接して配置された赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３つの画素で１つのピクセル（Pixel ）を構成する。以下、画素電極及びＴＦＴが形成された基板をＴＦＴ基板と呼び、ＴＦＴ基板に対向して配置される基板を対向基板と呼ぶ。また、ＴＦＴ基板と対向基板との間に液晶を封入してなる構造物を液晶パネルという。
従来は、２枚の基板間に水平配向型液晶（誘電率異方性が正の液晶）を封入し、液晶分子をツイスト配向させるＴＮ（Twisted Nematic ）型液晶表示装置が広く使用されていた。しかし、ＴＮ型液晶表示装置には視野角特性が悪く、画面を斜め方向から見たときにコントラストや色調が大きく変化するという欠点がある。このため、視野角特性が良好なＭＶＡ（Multi-domain Vertical Alignment ）型液晶表示装置が開発され、実用化されている。
図１（ａ），（ｂ）は、ＭＶＡ型液晶表示装置の一例を示す模式断面図である。ＴＦＴ基板１０及び対向基板２０はスペーサ（図示せず）を挟んで配置されており、これらの基板１０，２０の間には垂直配向型液晶（誘電率異方性が負の液晶）３０が封入されている。ＴＦＴ基板１０の画素電極１２には、電圧印加時の液晶分子の傾斜方向を決めるドメイン規制用構造物として、スリット１２ａが設けられている。この画素電極１２の表面は、例えばポリイミドからなる垂直配向膜１４に覆われている。
対向基板２０のコモン電極２２の下には、ドメイン規制用構造物として複数の土手状の突起２３が形成されている。これらの突起２３は、図１（ａ）に示すように、基板１０側のスリット１２ａに対し斜め方向にずれた位置に配置されている。コモン電極２２及び突起２３の表面も、例えばポリイミドからなる垂直配向膜２４に覆われている。
ＴＦＴ基板１０の下側及び対向基板２０の上側にはそれぞれ偏光板（図示せず）が配置される。これらの偏光板は、吸収軸を相互に直交させて配置される。
このように構成されたＭＶＡ型液晶表示装置において、画素電極１２とコモン電極２２との間に電圧を印加しない状態では、図１（ａ）に示すように、殆どの液晶分子３０ａは基板面に対し垂直に配向する。但し、突起２３の近傍の液晶分子３０ａは、突起２３の傾斜面に垂直な方向に配向する。この場合、ＴＦＴ基板１０の下側から偏光板を通って液晶層に進入した光は、偏光方向が変化することなく液晶層を通過し、対向基板側２０の上側の偏光板により遮断される。すなわち、この場合は黒表示となる。
画素電極１２とコモン電極２２との間に所定の電圧を印加すると、電界の影響により液晶分子３０ａは基板面に対し斜めに配向する。この場合に、図１（ｂ）に示すように、スリット１２ａ及び突起２３の両側では液晶分子３０ａの傾斜方向が異なり、いわゆる配向分割（マルチドメイン）が達成される。この図１（ｂ）に示すように液晶分子３０ａが基板面に対し斜めに配向したときは、ＴＦＴ基板１０の下側から偏光板を通って液晶層に進入した光は、液晶層で偏光方向が変化し、対向基板２０の上側の偏光板を通過するようになる。偏光板を通過する光の量は、画素電極１２とコモン電極２２との間に印加される電圧に依存する。
また、ＭＶＡ型液晶表示装置では、図１（ｂ）に示すように、電圧を印加したときの液晶分子３０ａの傾斜方向がスリット１２ａ及び突起２３の両側で異なるので、斜め方向への光の漏れが抑制され、優れた視野角特性が得られる。
上記の例ではドメイン規制用構造物が突起及びスリットの場合について説明したが、基板表面の窪み（溝）をドメイン規制用構造物とすることもある。また、図１（ａ），（ｂ）ではＴＦＴ基板１０及び対向基板２０の両方にドメイン規制用構造物を設けた例について説明したが、ＴＦＴ基板１０及び対向基板２０のうちのいずれか一方のみにドメイン規制用構造物を形成してもよい。
ところで、従来のＭＶＡ型液晶表示装置では、画面を斜め方向から見たときに白っぽくなる現象が発生する。図２は、横軸に印加電圧（Ｖ）をとり、縦軸に透過率をとって、画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性と、上６０°の方向から見たときのＴ−Ｖ特性とを示す図である。この図２に示すように、しきい値電圧よりも若干高い電圧を画素電極に印加したとき（図中丸で囲んだ部分）には、斜め方向から見たときの透過率が正面から見たときの透過率よりも高くなる。また、印加電圧がある程度高くなると、斜め方向から見たときの透過率は、正面から見たときの透過率よりも低くなる。このため、斜め方向から見たときには赤色画素、緑色画素及び青色画素の輝度差が小さくなり、その結果前述したように画面が白っぽくなる現象が発生する。この現象は、白茶け（discolor）と呼ばれている。白茶けは、ＭＶＡ型液晶表示装置だけでなく、ＴＮ型液晶表示装置でも発生する。
米国特許第４８４０４６０号の明細書には、１つの画素を複数の副画素に分割して、それらの副画素を容量結合することが提案されている。このような液晶表示装置では、各副画素の容量比によって電位が分割されるため、各副画素に相互に異なる電圧を印加することができる。従って、見かけ上、１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在することになる。このように１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在すると、正面から見たときの透過率よりも斜め方向から見たときの透過率が高くなる現象が抑制され、その結果画面が白っぽくなる現象（白茶け）も抑制される。このように１つの画素を容量結合した複数の副画素に分割して表示特性を改善する方法は、容量結合によるＨＴ（ハーフトーングレースケール）法と呼ばれる。なお、米国特許第４８４０４６０号の明細書に記載された液晶表示装置は、ＴＮ型液晶表示装置である。
図３は容量結合によるＨＴ法を実現する液晶表示装置のＴＦＴ基板の一例を示す平面図、図４は図３のＩ−Ｉ線による断面図である。
ＴＦＴ基板のベースとなるガラス基板５１の上には、水平方向（Ｘ方向）に延びる複数のゲートバスライン５２と、垂直方向（Ｙ方向）に延びる複数のデータバスライン（ドレインバスライン）５５とが形成されている。これらのゲートバスライン５２及びデータバスライン５５により区画される矩形の領域がそれぞれ画素領域である。また、ガラス基板５１の上には、ゲートバスライン５２と平行に配置され、各画素領域の中央を横断する補助容量バスライン５３が形成されている。
ゲートバスライン５２及び補助容量バスライン５３とデータバスライン５５との間には第１の絶縁膜５４が形成されており、この第１の絶縁膜５４によりゲートバスライン５２及び補助容量バスライン５３とデータバスライン５５との間が電気的に分離されている。
各画素領域には、ＴＦＴ５６と、制御電極５７と、補助容量電極５８と、副画素電極６１ａ，６１ｂとが形成されている。ＴＦＴ５６は、図３に示すようにゲートバスライン５２の一部をゲート電極としている。また、図４に示すように、ＴＦＴ５６の活性層となる半導体膜５６ａはゲートバスライン５２の上方に形成されており、この半導体膜５６ａの上にはチャネル保護膜５６ｂが形成されている。
ＴＦＴ５６のドレイン電極５６ｄはデータバスライン５５に接続しており、ソース電極５６ｓはゲートバスライン５２を挟んでドレイン電極５６ｄに対向する位置に配置されている。更に、補助容量電極５８は第１の絶縁膜５４を挟んで補助容量バスライン５３に対向する位置に形成されている。更にまた、制御電極５７は、図３に示すように、配線５９を介してソース電極５６ｓと補助容量電極５８とに電気的に接続されている。
これらのデータバスライン５５、ＴＦＴ５６、制御電極５７、補助容量電極５８及び配線５９は第２の絶縁膜６０に覆われており、副画素電極６１ａ，６１ｂは第２の絶縁膜６０上に形成されている。副画素電極６１ａは、第２の絶縁膜６０を挟んで制御電極５７と容量結合している。また、副画素電極６１ｂは、第２の絶縁膜６０に形成されたコンタクトホール６０ａを介して補助容量電極５８と電気的に接続している。副画素電極６１ａ，６１ｂの表面は配向膜６２に覆われている。
一方、対向基板は、図４に示すように、ベースとなるガラス基板７１の一方の面側（図４では下側）に形成されたカラーフィルタ７２と、カラーフィルタ７２の面上に形成されたコモン電極７３と、コモン電極７３の表面を覆う配向膜７４とを備えている。
これらのＴＦＴ基板及び対向基板はスペーサ（図示せず）を挟んで配置される。そして、ＴＦＴ基板と対向基板との間には液晶８０が封入される。
透過型液晶表示装置の場合、副画素電極６１ａ，６１ｂはＩＴＯ（Indium-Tin Oxide）等の透明導電体により形成される。また、反射型液晶表示装置の場合、副画素電極６１ａ，６１ｂはアルミニウム等の反射率が高い材料により形成される。
図５は、上述したＴＦＴ基板を備えた液晶表示装置の１画素を示す等価回路図である。この図５において、ＣLC1 は副画素電極６１ｂとコモン電極７３とにより構成される容量であり、Ｃｓは補助容量電極５８と補助容量バスライン５３とにより構成される容量であり、ＣC は副画素電極６１ａと制御電極５７とにより構成される容量であり、ＣLC2 は副画素電極６１ａとコモン電極７３とにより構成される容量である。この図５に示すように、副画素電極６１ａとコモン電極７３との間の容量ＣLC2 と制御容量ＣC とで分圧されるため、副画素電極６１ｂに印加される電圧をＶpx1 とすると、副画素電極６１ａに印加される電圧Ｖpx2 は下記（１）式に示すようになる。
Figure 0004361844
 実際の電圧比（Ｖpx2 ／Ｖpx1 ）は液晶表示装置の表示特性の設計事項であるが、およそ０．６〜０．８が理想的であるとされている。
以下、副画素電極６１ａのように容量結合を介して表示電圧が印加される副画素電極を、フローティング副画素電極という。また、副画素電極６１ｂのように低抵抗の導電体（配線等）を介してＴＦＴに電気的に接続された副画素電極を、ＴＦＴに直結した副画素電極という。
特許第３０７６９３８号の明細書（特開平５−６６４１２号公報）には、図６に示すように、画素電極を複数（図６では４つ）の副画素電極９１ａ〜９１ｄに分割し、各副画素電極９１ａ〜９１ｄの下方に絶縁膜を介して制御電極９２ａ〜９２ｄをそれぞれ配置したＴＮ型液晶表示装置が開示されている。この液晶表示装置では、ＴＦＴ９０を介して制御電極９２ａ〜９２ｄに表示電圧が印加される。各副画素電極９１ａ〜９１ｄの大きさは相互に異なっているので、副画素電極９１ａ〜９１ｄに印加される電圧も相互に異なり、ＨＴ法による効果、すなわち白茶けを抑制する効果を得ることができる。なお、この液晶表示装置では、副画素電極９１ａ〜９１ｄの間から光が漏れることを防止するために、副画素電極９１ａ〜９１ｄの間にも制御電極９３を配置している。
米国特許第４８４０４６０号明細書 特許第３０７６９３８号明細書
しかしながら、本願発明者等の実験研究により、上述した従来のフローティング副画素電極を有する液晶表示装置では焼き付きにより表示特性が劣化することが判明した。
図７（ａ）〜（ｃ）及び図８は、焼き付きの程度を測定する試験方法を示す模式図である。まず、液晶表示装置に、図７（ａ）に示すような白黒のチェッカーパターンを一定時間連続して表示する。その後、液晶表示装置の全面に、図７（ｂ）に示すような中間調の表示を行う。このとき、画面に焼き付きが発生すると、図７（ｃ）に示すように、チェッカーパターンが薄く見える。チェッカーパターンの表示から中間調の表示に切り替えた後、例えば図７（ｃ）のＸ−Ｘ線に沿って輝度を測定する。そして、図８に示すように暗い部分の輝度をａ、暗い部分と明るい部分との輝度差をｂとしたときに、１００×ｂ／（ａ＋ｂ）で定義される焼き付き率を計算する。
上記の方法により、フローティング副画素電極を有しない液晶表示装置の焼き付き率とフローティング副画素電極を有する液晶表示装置の焼き付き率を測定した。その結果、フローティング副画素電極を有しない液晶表示装置の焼き付き率が５％以下であるのに対し、フローティング副画素電極を有する液晶表示装置の焼き付き率は１０％以上と高いものであった。
以上から、本発明の目的は、容量結合ＨＴ法を使用して白茶けを抑制する液晶表示装置において、焼き付きの発生を回避できる液晶表示装置を提供することである。
上記した課題は、相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板間に封入された液晶と、前記第１の基板に形成されたゲートバスライン及びデータバスラインと、前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極とを有する液晶表示装置において、前記制御電極と容量結合した副画素電極と前記ゲートバスライン及び前記データバスラインのうちの少なくとも一方のバスラインとの間を電気的にシールドするシールド部材を有する液晶表示装置により解決する。
本発明においては、制御電極と容量結合した副画素電極とゲートバスライン及びデータバスラインのうちの少なくとも一方のバスラインとの間を、例えば一定の電位に保持される補助容量バスラインに接続されたシールド部材により電気的にシールドする。このように、制御電極と容量結合した副画素電極をシールド部材でシールドすることにより、ゲートバスライン又はデータバスラインから副画素電極への電荷の注入が回避され、その結果焼き付きが防止される。
シールド部材として、ＴＦＴに直結された副画素電極を使用することもできる。例えば制御電極と容量結合した副画素電極とゲートバスラインとの間にＴＦＴに直結した副画素電極を配置することにより、ゲートバスラインから制御電極と容量結合した副画素電極へ電荷が注入されることを回避できる。
以下、本発明について、更に詳細に説明する。
通常、液晶表示装置の焼き付きは、ゲートバスライン及びデータバスライン等に流れる信号に直流電圧成分が存在し、白表示時と黒表示時とで液晶層のＣＲ値（液晶容量及び液晶抵抗の値）が変化することが原因である。以下に、フローティング副画素電極を有する液晶表示装置で焼き付きが発生する理由について説明する。
図９はフローティング副画素電極を備えた液晶表示装置の１画素を示す平面図であり、図１０（ａ）は図９のII−II線の位置における模式断面図、図１０（ｂ）は図９のIII −III 線の位置における模式断面図、図１０（ｃ）は図９のＩＶ−ＩＶ線の位置における模式断面図、図１０（ｄ）は図９のＶ−Ｖ線の位置における模式断面図である。
図９に示す液晶表示装置においては、図１０（ａ）に示すように、副画素電極（フローティング副画素電極）６１ａとコモン電極７３との間に、ＣLC2 とＲLC2 とが並列に接続されているとみなすことができる。ここで、ＣLC2 は副画素電極６１ａとコモン電極７３との間の容量であり、ＲLC2 は副画素電極６１ａとコモン電極７３との間の抵抗である。
また、副画素電極６１ａとゲートバスライン５２との間にも、Ｃgpx2とＲgoffとが並列に接続されているとみなすことができる。ここで、Ｃgpx2は副画素電極６１ａとゲートバスライン５２との間の容量であり、Ｒgoffは副画素電極６１ａとゲートバスライン５２との間の抵抗である。
一方、副画素電極（ＴＦＴ５６に直結した副画素電極）６１ｂとコモン電極７３との間にも、図１０（ｂ）に示すように、ＣLC1 とＲLC1 とが並列に接続されているとみなすことができる。ここで、ＣLC1 は副画素電極６１ｂとコモン電極７３との間の容量であり、ＲLC1 は副画素電極６１ｂとコモン電極７３との間の抵抗である。
また、副画素電極６１ｂとゲートバスライン５２との間には、Ｃgpx1とＲgpx1とが並列に接続されているとみなすことができる。ここで、Ｃgpx1は副画素電極６１ｂとゲートバスライン５２との間の容量であり、Ｒgpx1は副画素電極６１ｂとゲートバスライン５２との間の抵抗である。
ゲートバスライン５２には、１フィールド期間の殆どの時間、ＴＦＴ５６をオフ状態に維持するために、コモン電極７３の電位に対し−１２Ｖ程度低い直流電圧（Ｖgoff）が印加される。この直流電圧に応じた電荷が、容量Ｃgpx2と抵抗Ｒgoffとを介して副画素電極６１ａ，６１ｂに蓄積される。しかし、通常、１フィールド毎に１回づつＴＦＴ５６がオンになって副画素電極６１ｂとデータバスライン５５とが電気的に接続されるため、副画素電極６１ｂではＴＦＴ５６がオフの期間に蓄積された電荷がデータバスライン５５に流れ、直流電圧成分は残留しない。一方、副画素電極６１ａでは、ＴＦＴ５６がオンになっても副画素電極６１ａに蓄積された電荷はそのまま保持される。このため、副画素電極６１ａには直流電圧成分が残留する。
図１０（ｃ）に示すように、副画素電極６１ａとデータバスライン５５との間には、Ｃdpx2とＲdpx2とが並列に接続されているとみなすことができる。ここで、Ｃdpx2は副画素電極６１ａとデータバスライン５５との間の容量であり、Ｒdpx2は副画素電極６１ａとデータバスライン５５との間の抵抗である。
また、図１０（ｄ）に示すように、副画素電極６１ｂとデータバスライン５５との間にも、Ｃdpx1とＲdpx1とが並列に接続されているとみなすことができる。ここで、Ｃdpx1は副画素電極６１ｂとデータバスライン５５との間の容量であり、Ｒdpx1は副画素電極６１ｂとデータバスライン５５との間の抵抗である。
データバスライン５５には、フィードスルー電圧を補償するために、コモン電極７３の電位に対し１〜２Ｖ程度高い直流電圧を表示信号（交流信号）に重畳させている。この直流電圧に応じた電荷も、容量Ｃdpx2と抵抗Ｒdpx2とを介して副画素電極６１ａに蓄積される。
しかし、前述したように、１フィールド毎に１回づつＴＦＴ５６がオンになって、副画素電極６１ｂとデータバスライン５５とが電気的に接続されるため、副画素電極６１ｂではＴＦＴ５６がオフの期間に蓄積された電荷がオンの期間にデータバスライン５５に流れる。このため、副画素電極６１ｂには直流電圧成分は残留しない。一方、副画素電極６１ａでは、ＴＦＴ５６がオンになっても、副画素電極６１ａに蓄積された電荷はそのまま保持される。このため、副画素電極６１ａには直流電圧成分が残留する。
このように、ＴＦＴ５６に直結した副画素電極６１ｂでは直流電圧成分の蓄積は殆どないのに対し、フローティング副画素電極６１ａでは電荷が蓄積されて直流電圧成分が残留する。
次に、フローティング副画素電極に蓄積された電荷と焼き付きとの関係について説明する。
図１１は、フローティング副画素電極により構成される副画素の等価回路を示す図である。制御電極とコモン電極との間の直流電圧成分をΔＶｓとし、フローティング副画素電極の電荷量をＱ、コモン電極の電荷量をＱ１、制御電極の電荷量をＱ２とする。過渡状態が終了し定常状態にあるときのＱ１，Ｑ２，Ｑは、下記（２）式に示すようになる。
Figure 0004361844
 制御電極とコモン電極との間の直流電圧成分ΔＶｓが取り除かれても、下記（３）式に示す直流電圧成分ΔＶLC2 が液晶層に残留する。
Figure 0004361844
 副画素電極の面積をＳ、セル厚をｄとすると、液晶容量ＣLC2 は、ＣLC2 ＝ε（Ｓ／ｄ）で表される。ここで、εは液晶の誘電率である。液晶分子が基板面に垂直に配向しているときの誘電率と水平に配向しているときの誘電率とは異なるため、チェッカーパターンの白部分を表示している画素と黒部分を表示している画素では液晶容量の値が異なり、その結果液晶層に印加される直流電圧成分ΔＶLC2 の値も異なる。チェッカーパターンの表示から中間調の表示に切り替えても液晶層に残留する直流電圧成分は直ぐには変化しないため、白を表示していた画素と黒を表示していた画素とでは液晶層に印加される電圧が異なる。このため、白を表示していた画素と黒を表示していた画素とでは光の透過率が異なり、焼き付きが発生する。なお、このような原因で発生した焼き付きは副画素電極と制御電極及びコモン電極との間の時定数に応じた時間で減少するが、表示品質を向上させるためには焼き付きをできるだけ少なくすることが必要である。
図１２は、横軸に制御電極とコモン電極との間の直流電圧成分ΔＶｓをとり、縦軸に液晶層に残留する直流電圧成分ΔＶLC2 をとって、液晶層に表示電圧が印加されたとき（液晶ＯＮ）のΔＶｓとΔＶLC2 との関係と、液晶層に表示電圧が印加されていないとき（液晶ＯＦＦ）のΔＶｓとΔＶLC2 との関係とを示す図である。但し、ここでは、図９に示す構造の液晶表示装置を想定しており、画素ピッチを１２５μｍ、制御電極５８と容量結合した副画素電極６１ａとＴＦＴ５６に直結した副画素電極６１ｂとの面積比を３：７、副画素電極（フローティング副画素電極）６１ａに印加される表示電圧と副画素電極（ＴＦＴに直結した副画素電極）６１ｂに印加される表示電圧との比を０．７２として計算している。
この図１２からわかるように、制御電極とコモン電極との間の直流電圧成分ΔＶｓの数倍の電圧が液晶層に印加されてしまう。このため、制御電極とコモン電極との間の直流電圧成分Ｖｓを小さくしても、焼き付きを抑制する効果は小さい。
本願発明者等は、焼き付けを防止するためには、次のいずれかの対策をとることが必要であると考えた。
（１）直流電圧成分を有する信号が流れるバスライン（ゲートバスライン及びデータバスライン）とフローティング副画素電極との間を電気的にシールドして、フローティング副画素電極への電荷の蓄積を抑制する。
（２）ゲートバスラインに流れる信号が有する直流電圧成分とデータバスラインに流れる信号が有する直流電圧成分とは逆極性である。これら２つの直流電圧成分の影響が打ち消し合うようにフローティング副画素電極とゲートバスライン及びデータバスラインとの間の抵抗を最適化する。
（３）フローティング副画素電極と制御電極との間の抵抗を小さくすると、液晶層に残留する直流電圧成分が小さくなる。しかし、フローティング副画素電極と制御電極との間の抵抗を小さくしすぎると、白茶けを抑制する効果が得られなくなる。白茶け及び焼き付きが発生しないように、フローティング副画素電極と制御電極との間の抵抗を最適化する。
（４）フローティング副画素電極に蓄積された電荷を一定の周期でデータバスライン又は補助容量バスライン等に流す。
（５）フローティング副画素電極とコモン電極との間の容量（液晶容量）と並列に補助容量を形成して、液晶容量の変化の影響を小さくする。
以下、これらの対策を施した本発明の実施形態の液晶表示装置について説明する。
（第１の実施形態）
図１３は本発明の第１の実施形態に係る液晶表示装置を示す平面図、図１４（ａ）は図１３のＶＩ−ＶＩ線による断面図、図１４（ｂ）は図１３のＶII−ＶII線による断面図である。
ＴＦＴ基板のベースとなるガラス基板１１１の上には、水平方向（Ｘ方向）に延びる複数のゲートバスライン１１２と垂直方向（Ｙ方向）に延びる複数のデータバスライン１１５とが形成されている。これらのゲートバスライン１１２及びデータバスライン１１５により区画される矩形の領域がそれぞれ画素領域である。また、ガラス基板１１１の上には、ゲートバスライン１１２と平行に配置され、各画素領域の中央を横断する補助容量バスライン１１３が形成されている。
ゲートバスライン１１２及び補助容量バスライン１１３とデータバスライン１１５との間には、例えばＳｉＮ又はＳｉＯ2 等の絶縁材料よりなる第１の絶縁膜１１４が形成されており、この第１の絶縁膜１１４によりゲートバスライン１１２及び補助容量バスライン１１３とデータバスライン１１５との間が電気的に分離されている。
各画素領域には、ＴＦＴ１１６と、接続電極１１７ａ，１１７ｂと、制御電極１１８と、ＩＴＯ等の透明導電体からなる副画素電極１２１ａ〜１２１ｃとが形成されている。制御電極１１８は補助容量バスライン１１５及び第１の絶縁膜１１４とともに補助容量電極を構成している。ＴＦＴ１１６は図１３に示すようにゲートバスライン１１２の一部をゲート電極としている。また、図１４（ａ）に示すように、ＴＦＴ１１６の活性層となる半導体膜１１６ａはゲートバスライン１１２の上方に形成されており、この半導体膜１１６ａの上にはチャネル保護膜１１６ｂが形成されている。
ＴＦＴ１１６のドレイン電極１１６ｄはデータバスライン１１５に接続しており、ソース電極１１６ｓはゲートバスライン１１２を挟んでドレイン電極１１６ｄに対向する位置に配置されている。また、制御電極１１８は第１の絶縁膜１１４を挟んで補助容量バスライン１１３に対向する位置に形成されている。接続電極１１７ａは副画素電極１２１ａの下方に配置されており、接続電極１１７ｂは副画素電極１２１ｃの下方に配置されている。これらの接続電極１１７ａ，１１７ｂ及び制御電極１１８は、配線１１９を介してソース電極１１６ｓに接続されている。
データバスライン１１５、ＴＦＴ１１６、接続電極１１７ａ，１１７ｂ、制御電極１１８及び配線１１９は、ＳｉＮ又は絶縁性樹脂等からなる第２の絶縁膜１２０により覆われており、この第２の絶縁膜１２０の上に副画素電極１２１ａ〜１２１ｃが形成されている。図１３に示すように、副画素電極（フローティング副画素電極）１２１ｂは画素領域の中央に配置されており、制御電極１１８と容量結合している。また、副画素電極１２１ａは副画素電極１２１ｂと上側のゲートバスライン１１２との間に配置され、副画素電極１２１ｃは副画素電極１２１ｂと下側のゲートバスライン１１２との間に配置されている。これらの副画素電極１２１ａ，１２１ｃは、コンタクトホール１２０ａ，１２０ｂ、接続電極１１７ａ，１１７ｂ及び配線１１９を介してＴＦＴ１１６のソース電極１１６ｓに電気的に接続されている。また、副画素電極１２１ａ〜１２１ｃの表面は、例えばポリイミドからなる配向膜１２２に覆われている。
なお、ゲートバスライン１１２及び補助容量バスライン１１３は、例えばＣｒ膜又はＡｌ−Ｔｉ積層膜をフォトリソグラフィ法によりパターニングして同時に形成される。また、データバスライン１１５、ソース電極１１６ｓ、ドレイン電極１１６ｄ及び制御電極１１８は、例えばＴｉ−Ａｌ−Ｔｉ積層膜をフォトリソグラフィ法によりパターニングして同時に形成される。
一方、対向基板は、図１４（ａ），（ｂ）に示すように、ベースとなるガラス基板１３１の一方の面側（図１４（ａ），（ｂ）では下側）に形成されたカラーフィルタ１３２と、カラーフィルタ１３２の面上に形成されたコモン電極１３３と、コモン電極１３３の表面を覆う配向膜１３４とを備えている。コモン電極１３３はＩＴＯ等の透明導電体により形成され、配向膜１３４は例えばポリイミドにより形成される。
ＴＦＴ基板と対向基板とはそれぞれ配向膜が形成された面を内側にして配置され、スペーサを挟んで接合される。そして、これらのＴＦＴ基板と対向基板との間には液晶１４０が封入されている。
上述のように構成された第１の実施形態の液晶表示装置において、副画素電極１２１ａ，１２１ｃはＴＦＴ１１６に電気的に接続しているので、ＴＦＴ１１６がオンになるとデータバスライン１１５に接続される。このため、ＴＦＴ１１６がオフの期間にゲートバスライン１１２に流れる信号の直流電圧成分により副画素電極１２１ａ，１２１ｂに電荷が蓄積されても、これらの電荷はＴＦＴ１１６がオンの期間にデータバスライン１１５に流れ、電荷の蓄積が回避される。従って、これらの副画素電極１２１ａ，１２１ｂでは焼き付きが発生しない。
一方、制御電極１１８と容量結合した副画素電極（フローティング副画素電極）１２１ｂは、ゲートバスライン１１２から離れているとともに、ゲートバスライン１１２との間に副画素電極１２１ａ，１２１ｃが介在しているので、ゲートバスライン１１２に流れる信号の直流電圧成分によるフローティング副画素電極１２１ｂへの電荷の蓄積が極めて少ない。これにより、焼き付きの発生が回避され、良好な表示品質が得られる。
（変形例１）
図１５は第１の実施形態の変形例１の液晶表示装置を示す平面図、図１６は図１５のＶIII −ＶIII 線による断面図である。これらの図１５，図１６において、図１３，図１４と同一物には同一符号を付して、その詳しい説明は省略する。
図１５，図１６に示す変形例１の液晶表示装置においては、１画素内に２つの副画素電極１３６ａ，１３６ｂが設けられている。また、副画素電極１３６ａの下方には第２の絶縁膜１２０を挟んで制御電極１３２が設けられており、副画素電極１３６ａは制御電極１３２と容量結合している。
補助容量バスライン１１３の上方には補助容量電極１３４が設けられており、この補助容量電極１３４はコンタクトホール１３５を介して副画素電極１３６ｂと電気的に接続されている。また、補助容量電極１３４及び制御電極１３２は、配線１３３を介してＴＦＴ１１６のソース電極１１６ｓに電気的に接続されている。
更に、副画素電極１３６ａとデータバスライン１１５との間には、補助容量バスライン１１３から延び出したシールドパターン１３１ａ，１３１ｂが配置されている。補助容量バスライン１１３は、コモン電極１３３と同電位、又はコモン電極１３３の電位に対し一定の電位に維持される。
この変形例１の液晶表示装置においては、フローティング副画素電極１３６ａとデータバスライン１１５との間に補助容量バスライン１１３と同電位に維持されるシールドパターン１３１ａ，１３１ｂが配置されているので、データバスライン１１５に流れる信号の直流成分によるフローティング副画素電極１３６への電荷の蓄積が抑制される。これにより、焼き付きが抑制されるという効果を奏する。
（変形例２）
図１７は第１の実施形態の変形例２の液晶表示装置を示す平面図、図１８は図１７のＩＸ−ＩＸ線による断面図である。これらの図１７，図１８において、図１５，図１６と同一物には同一符号を付して、その詳しい説明は省略する。
図１７，図１８に示す変形例２の液晶表示装置においては、フローティング副画素電極１３６ａとデータバスライン１１５との間に、副画素電極１３６ａと同じ層に形成されたシールドパターン１３８ａ，１３８ｂが配置されている。これらのシールドパターン１３８ａ，１３８ｂは、第１及び第２の絶縁膜１１４，１２０に形成されたコンタクトホール１３７ａ，１３７ｂを介して補助容量バスライン１１３に電気的に接続されている。補助容量バスライン１１３は、変形例１の液晶表示装置と同様に、コモン電極１３３と同電位、又はコモン電極１３３の電位に対し一定の電位に維持される。
図１５，図１６に示す変形例１の液晶表示装置ではシールドパターン１３１ａ，１３１ｂがデータバスライン１１５及び副画素電極１３６ａよりも下層に形成されているのに対し、変形例２の液晶表示装置ではシールドパターン１３８ａ，１３８ｂが副画素電極１３６ａと同じ層に形成されている。このため、変形例２の液晶表示装置では第１の絶縁膜１１４の抵抗成分がなくなり、変形例１の液晶表示装置に比べて副画素電極１３６ａをデータバスライン１１５からシールドする効果が大きい。これにより、変形例２の液晶表示装置に比べて焼き付きをより一層確実に回避することができる。
（変形例３）
図１９は第１の実施形態の変形例３の液晶表示装置を示す平面図、図２０は図１９のＸ−Ｘ線による断面図である。これらの図１９，図２０において、図１５，図１６と同一物には同一符号を付して、その詳しい説明は省略する。
図１９，図２０に示す変形例３の液晶表示装置においては、フローティング副画素電極１３６ａとデータバスライン１１５との間に、補助容量バスライン１１３から延びるシールドパターン１３１ａ，１３１ｂと、副画素電極１３６ａと同じ層に形成されたシールドパターン１４２ａ，１４２ｂとが配置されている。シールドパターン１４２ａ，１４２ｂは、第１及び第２の絶縁膜１１４，１２０に形成されたコンタクトホール１４１ａ，１４１ｂを介してシールドパターン１３１ａ，１３１ｂに電気的に接続されている。
この変形例３の液晶表示装置においても、フローティング副画素電極１３６ａとデータバスライン１１５との間にシールドパターン１３１ａ，１３１ｂ，１４２ａ，１４２ｂが形成されているので、データバスライン１１５に流れる直流電圧成分によるフローティング副画素電極１３６への電荷の蓄積が抑制され、焼き付きを回避することができる。
（変形例４）
図２１は、第１の実施形態の変形例４の液晶表示装置を示す平面図である。この図２１において、図１５と同一物には同一符号を付してその詳しい説明は省略する。
図２１に示す変形例４の液晶表示装置においては、フローティング副画素電極１３６ａの周囲を、補助容量バスライン１１３と同じ層に形成されて補助容量バスライン１１３に接続したシールドパターン１４３が囲んでいる。
この変形例４の液晶表示装置においては、データバスライン１１５に流れる信号に含まれる直流電圧成分だけでなく、データバスライン１１２に流れる信号に含まれる直流電圧成分もシールドすることができるので、変形例１の液晶表示装置に比べて焼き付きをより一層確実に回避できるという効果を奏する。
（変形例５）
図２２は、第１の実施形態の変形例５の液晶表示装置を示す平面図である。この図２２において、図１３と同一物には同一符号を付して、その詳しい説明を省略する。
図２２に示す液晶表示装置では、フローティング副画素電極１２１ｂと図２２の上側及び下側に示すゲートバスライン１１２との間に副画素電極１２１ａ，１２１ｃが配置されている。これらの副画素電極１２１ａ，１２１ｃは、コンタクトホール１２０ａ，１２０ｂ及び配線１１９を介してＴＦＴ１１６と電気的に接続されている。また、フローティング副画素電極１２１ｂと図２２の右側及び左側のデータバスライン１１５との間には、それぞれ補助容量バスライン１１３から延び出したシールドパターン１４５が配置されている。
この変形例５の液晶表示装置では、副画素電極１２１ａ，１２１ｃ及びシールドパターン１４５によりフローティング副画素電極１２１ｂがゲートバスライン１１２及びデータバスライン１１５からシールドされるので、ゲートバスライン１１２及びデータバスライン１１５を流れる信号の直流電圧成分による電荷の蓄積が抑制され、焼き付きを効果的に回避できるという効果を奏する。
また、変形例５の液晶表示装置においては、ＴＦＴ１１６に電気的に接続している副画素電極１２１ａ，１２１ｂとデータバスライン１１５との間にもシールドパターン１４５が配置されているので、データバスライン１１５を流れる信号に含まれる直流電圧成分による副画素電極１２１ａ，１２１ｂへの電荷の蓄積が抑制されるという効果もある。
（変形例６）
図２３は、第１の実施形態の変形例６の液晶表示装置を示す平面図である。この図２３において、図２２と同一物には同一符号を付して、その詳しい説明を省略する。
図２３に示す変形例６の液晶表示装置においては、フローティング副画素電極１２１ｂと、ＴＦＴ１１６に直結した副画素電極１２１ａ，１２１ｃとの間にも、補助容量バスライン１１３と同じ層に形成されて補助容量バスライン１１３に接続しているシールドパターン１４６が配置されている。この変形例６の液晶表示装置においても、ゲートバスライン１１２及びデータバスライン１１５を流れる信号の直流電圧成分による電荷の蓄積が抑制され、焼き付きを効果的に回避できる。
（変形例７）
図２４は、第１の実施形態の変形例７の液晶表示装置を示す平面図である。この図２４において、図１３と同一物には同一符号を付してその詳しい説明は省略する。
図２４に示す変形例７の液晶表示装置においては、フローティング副画素電極１５１ａの周囲を、副画素電極１５１ｂが囲んでいる。この副画素電極１５１ｂは、コンタクトホール１２０ａ，１２０ｂ及び配線１１９を介してＴＦＴ１１６のソース電極１１６ｓと電気的に接続されている。
この変形例７の液晶表示装置においても、フローティング副画素電極１５１ａがゲートバスライン１１２及びデータバスライン１１５からシールドされるので、ゲートバスライン１１２及びデータバスライン１１５を流れる信号の直流電圧成分による電荷の蓄積が抑制され、焼き付きを効果的に回避できるという効果を奏する。
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。
図２５は、本発明の第２の実施形態の原理を示す図である。この図２５は、フローティング副画素電極ＦSEとコモン電極、制御電極、ゲートバスライン及びデータバスラインとの間の等価回路を示している。
図２５に示すように、フローティング副画素電極ＦSEとゲートバスラインとの間には抵抗ＲG が存在し、フローティング副画素電極ＦSEとデータバスラインとの間には抵抗ＲD が存在し、フローティング副画素電極ＦSEと制御電極との間には抵抗ＲC が存在し、フローティング副画素電極ＦSEとコモン電極との間には抵抗（液晶抵抗）ＲLCが存在するということができる。ここで、制御電極の電位をＶsdc 、コモン電極の電位をＶcom 、ゲートバスラインを流れる信号の直流電圧成分（中心電位）をＶgdc 、データバスラインを流れる信号の直流電圧成分（中心電位）をＶddc とする。
前述したように、ゲートバスラインには、ＴＦＴをオフにするために、コモン電極の電位に対し−１２Ｖ程度の直流電圧が印加される。また、データバスラインには、フィードスルー電圧を補償するために、コモン電極の電位に対し＋２Ｖ程度の直流電圧を表示信号に重畳させている。ゲートバスラインに印加される直流電圧成分とデータバスラインに印加される直流電圧成分とは逆極性であるので、下記（４）式が成り立つようにＶddc ，Ｖgdc 、Ｒg 及びＲd の値を設定すれば、ゲートバスライン及びデータバスラインを流れる信号の直流電圧成分によるフローティング副画素電極への電荷の蓄積が防止され、ひいては焼き付きの発生を防止することができる。
Figure 0004361844
 ゲートバスラインに流れる信号の直流電圧成分の影響の大きさ及びデータバスラインに流れる信号の直流電圧成分の影響の大きさは、電位差と抵抗とにより決定される。しかし、電位差Ｖddc ，Ｖgdc はＴＦＴの性能などにも関係し、調整の自由度は比較的小さい。一方、抵抗Ｒg ，Ｒd はフローティング副画素電極の大きさ、形状及び位置、並びに絶縁膜の厚さなどにより決定され、自由度は比較的大きい。そこで、本実施形態においては、ゲートバスラインに流れる信号の直流電圧成分の影響とデータバスラインに流れる信号の直流電圧成分の影響を相殺するように、フローティング副画素電極とゲートバスライン及びデータバスラインとの間の抵抗Ｒg ，Ｒd を調整する。
図２６は、横軸にＲg ／Ｒd の値をとり、縦軸にフローティング副画素電極の最終到達電位をとって、それらの関係を示す図である。但し、図２６において、抵抗ＲC 、ＲLC及びＲd は同じ（ＲC ＝ＲLC＝Ｒd ）としている。また、Ｖcom 及びＶsdc はいずれも０Ｖ、Ｖgdc は−１１．２８Ｖ、Ｖddc は＋１．１３Ｖとしている。この場合、図２６からわかるように、抵抗Ｒd の値を抵抗Ｒg の１０倍（Ｒg ／Ｒd ＝１０）とすると、ゲートバスラインに流れる信号の直流電圧成分の影響がデータバスラインに流れる直流電圧成分の影響により相殺され、焼き付きの発生を防止することができる。
図２７は、フローティング副画素電極とゲートバスライン及びデータバスラインとの間の抵抗を調整する方法を示す液晶表示装置の画素部の模式平面図、図２８は同じくその模式断面図である。
図２７，図２８に示す液晶表示装置は、ゲートバスライン２１２とデータバスライン２１５とにより区画される画素領域毎に、ＴＦＴ２１６と４つの副画素電極２２１ａ〜２２１ｄと、制御電極２１８とを有している。
制御電極２１８は、配線２１９を介してＴＦＴ２１６のソース電極２１６ｓに電気的に接続されている。また、副画素電極２２１ａ，２２１ｄはコンタクトホール２２０ａ，２２０ｃ及び配線２１９を介してＴＦＴ２１６のソース電極と電気的に接続されており、副画素電極２２１ｃはコンタクトホール２２０ｂ、制御電極２１８及び配線２１９を介して制御電極２１８に電気的に接続されている。一方、副画素電極（フローティング副画素電極）２２１ｂは、第２の絶縁膜２２０を介して制御電極２１８と容量結合している。
図２８に示すように、ゲートバスライン２１２及び補助容量バスライン２１３はガラス基板２１１の上に形成されており、第１の絶縁膜２１４に覆われている。第１の絶縁膜２１４の上にはデータバスライン２１５、ソース電極２１６ｓ、ドレイン電極２１６ｄ、制御電極２１８及び配線２１９が形成されている。これらのデータバスライン２１５、ソース電極２１６ｓ、ドレイン電極２１６ｄ、制御電極２１８及び配線２１９は第２の絶縁膜２２０に覆われており、第２の絶縁膜２２０上に副画素電極２２１ａ〜２２１ｄが形成されている。これらの副画素電極２２１ａ〜２２１ｄは、ゲートバスライン２１２及び補助容量バスライン２１３の上方で屈曲するジグザグの線に沿って形成されたスリットにより分割されている。
なお、図２７において、一点鎖線２３１は対向基板側に形成される土手状の突起（ドメイン規制用構造物）の位置を示している。
このような液晶表示装置において、ゲートバスライン２１２とフローティング副画素電極２２１ｂとが対向する部分の長さ（図２７中に矢印Ａで示す部分）を長くすると抵抗Ｒg の値が減少し、短くすると抵抗Ｒg の値が増加する。また、ゲートバスライン２１２とフローティング副画素電極２２１ｂとの間の距離（図２７中に矢印Ｂで示す部分）を大きくすると抵抗Ｒg の値が増加し、小さくすると抵抗Ｒg の値が減少する。更に、第１の絶縁膜２１４と第２の絶縁膜２２０との合計の厚さ（図２８中に矢印Ｃで示す部分）を厚くするとＲg の値が増加し、薄くすると抵抗Ｒg の値が減少する。
また、データバスライン２１５とフローティング副画素電極２２１ｂとが対向する部分の長さ（図２７中に矢印Ｄで示す部分）を長くすると抵抗Ｒd の値が減少し、短くすると抵抗Ｒd の値が増加する。更に、データバスライン２１５とフローティング副画素電極２２１ｂとの間の距離（図２７中に矢印Ｅで示す部分）を大きくすると抵抗Ｒd が増加し、小さくすると抵抗Ｒd の値が減少する。更にまた、第２の絶縁膜２２０の厚さ（図２８中に矢印Ｆで示す部分）を厚くすると抵抗Ｒd が増加し、薄くすると抵抗Ｒd の値が減少する。
第２の実施形態においては、これらのパラメータを調整することにより、ゲートバスライン２１２に流れる信号に含まれる直流電圧成分の影響とデータバスライン２１５に流れる信号に含まれる直流電圧成分の影響とを打ち消す。これにより、焼き付きを回避できて、良好な表示特性を得ることができる。
（第３の実施形態）
以下、本発明の第３の実施形態について説明する。
前述した（３）式を変形すると、下記（５）式が得られる。
Figure 0004361844
 この（５）式において、制御電極とフローティング副画素電極との間の容量ＣC とフローティング副画素電極とコモン電極との間との間の容量（液晶容量）ＣLC2 との比ＣC ／ＣLC2 は、ＴＦＴに直結した副画素電極の電圧とフローティング副画素電極の電圧との電圧比に応じて決定される設計値である。
図２９は、横軸にＲC とＲLC2 との比をとり、縦軸に直流電圧の倍率をとって、ＣC ／ＣLC2 を一定（ＣC ／ＣLC2 ＝１．００〜９．００）にした状態で制御電極とフローティング副画素電極との間の抵抗ＲC とフローティング副画素電極とコモン電極との間の抵抗ＲLC2 に対する焼き付き電圧の依存性（ＤＣ電圧倍率）を計算した結果を示す図、図３０は同じくその計算値を示す図である。
図３，図４に示す構造の液晶表示装置の場合、液晶の比抵抗はＴＦＴの絶縁膜の比抵抗に比べて２桁以上低いため、ＲC ／ＲLC2 の値は１０3 に近い値となる。このような場合、図２９，図３０からわかるように、直流電圧の倍率はＣC ／ＣLC2 にほぼ等しくなる。容量結合ＨＴ法ではフローティング副画素電極とＴＦＴに直結した副画素電極との電圧比は０．９〜０．６程度に設定されるため、直流電圧の倍率は最大で９程度になり、焼き付きが発生しやすくなる
一方、図３１から、制御電極とフローティング副画素電極との間のＲC を低下させることでフローティング副画素電極の電圧を大きく下げることができることがわかる。図３１は、横軸にＲC ／ＲLC2 の値をとり、縦軸に白表示部及び黒表示部の副画素電極の電位差をとって、それらの関係を示す図である。ここでは、ＣLCON／ＣLCoff ＝１．５として計算している。
この図３１からわかるように、フローティング副画素電極の電圧（直流電圧成分）を下げるためには、ＲC の値がＲLC2 の値の１００倍以下であることが必要である。
但し、制御電極とフローティング副画素電極との間の抵抗ＲC が低くなると、フローティング副画素電極とＴＦＴに直結した副画素電極との間で電流が流れるため、これらの副画素電極間の電位差が徐々に失われて、容量結合ＨＴ法による白茶け抑制の効果が小さくなってしまう。
図３２は、フローティング副画素電極とＴＦＴに直結した副画素電極とを示す等価回路図である。ここで、Ｃ１はＴＦＴに直結した副画素電極がもつ容量（Ｃ１＝ＣLC＋ＣS ）、Ｃ２はフローティング副画素電極がもつ容量（Ｃ２＝ＣLC2 ＋ＣS2）、ＣC はフローティング副画素電極とＴＦＴに直結した副画素電極との間の容量、Ｒはフローティング副画素電極とＴＦＴに直結した副画素電極との間の抵抗である。この場合、時間ｔにおけるフローティング副画素電極の電圧Ｖｃ（ｔ）は、下記（６）式により求めることができる。
Figure 0004361844
 但し、ＣseはＣ１とＣ２との直列接続容量（Ｃse＝（１／（（１／Ｃ１）−（１／Ｃ２））である。
図３３は、横軸にフローティング副画素電極とＴＦＴに直結した副画素電極との間の抵抗Ｒをとり、縦軸に１フレーム期間（ｔ＝１６．６msec）における電圧保持率をとって、それらの関係を示す図である。但し、ここでは図３，図４に示す構造の液晶表示装置を想定しており、画素ピッチを１２５μｍ、フローティング副画素電極とＴＦＴに直結した副画素電極との面積比を３：７、フローティング副画素電極に印加される表示電圧とＴＦＴに直結した副画素電極に印加される表示電圧との比を０．７２として計算している。
この図３３からわかるように、例えばフローティング副画素電極とＴＦＴに直結した副画素電極との間の抵抗を１０11Ω以上にすれば、電圧保持率が約９０％以上に維持される。電圧保持率が５０％よりも低くなると抵抗のばらつきによる電位差の変動が最大になることから、表示の安定性を考慮すれば電圧保持率を５０％以上とすることが好ましい、
以上のことから、ＲC がＲLC2 の１００倍以下であり、１フレーム期間の電圧保持率が５０％以上となるようにフローティング副画素電極とＴＦＴに直結した副画素電極との間の抵抗Ｒを設定することにより、焼き付きを防止する効果が得られる。
図３４は、上記の対策を施した第３の実施形態の液晶表示装置のＴＦＴ基板を示す平面図、図３５は同じくその断面図である。
図３４に示すように、ＴＦＴ基板には、水平方向に延びる複数（図３４では１本のみ図示）のゲートバスライン３１２と、垂直方向に延びる複数（図３４では１本のみ図示）のデータバスライン３１５とが形成されている。これらのゲートバスライン３１２及びデータバスライン３１５により区画される矩形の領域がそれぞれ画素領域である。また、ＴＦＴ基板には、画素領域を横断する補助容量バスライン３１３がゲートバスライン３１２と平行に形成されている。ゲートバスライン３１２及び補助容量バスライン３１３とデータバスライン３１５との間には後述するように第１の絶縁膜３１４が形成されており、この第１の絶縁膜３１４によりゲートバスライン３１２及び補助容量バスライン３１３とデータバスライン３１５との間が電気的に分離されている。
各画素領域には、ＴＦＴ３１６と、制御電極３１８と、４つの副画素電極３２１ａ〜３２１ｄとが形成されている。ＴＦＴ３１６のドレイン電極３１６はデータバスライン３１５に接続しており、ソース電極３１６ｓは配線３１９を介して制御電極３１８に接続されている。
副画素電極３２１ａ〜３２１ｄは、ゲートバスライン３１２及び補助容量バスライン３１３の上で屈曲するジグザグの線に沿って形成されたスリットにより分離されている。そして、副画素電極３２１ａ，３２１ｄは、コンタクトホール３２０ａ，３２０ｃ及び配線３１９を介してソース電極３１６ｓに電気的に接続されており、副画素電極３２１ｃはコンタクトホール３２０ｂを介して制御電極３１８に電気的に接続されている。また、副画素電極（フローティング副画素電極）３２１ｂは、後述する第２の絶縁膜３２０を介して制御電極３１８に容量結合している。更に、これらの副画素電極３２１ａ〜３２１ｄは、高抵抗導電材料によりなる接続部３２３により電気的に接続されている。なお、制御電極３１８は補助容量電極を兼ねており、補助容量バスライン３１３及び第１の絶縁膜３１４とともに補助容量を構成する。
以下、図３５を参照してＴＦＴ基板の層構造について説明する。
ＴＦＴ基板のベースとなるガラス基板３１１の上には、ゲートバスライン３１２及び補助容量バスライン３１３が形成されている。これらのゲートバスライン３１２及び補助容量バスライン３１３は、例えばＣｒ膜又はＡｌ−Ｔｉ積層膜をフォトリソグラフィ法によりパターニングして同時に形成される。
また、ガラス基板３１１の上には、ＳｉＮ又はＳｉＯ2 等の絶縁材料からなる第１の絶縁膜３１４が形成されており、この第１の絶縁膜３１４によりゲートバスライン３１２及び補助容量バスライン３１４が覆われている。
第１の絶縁膜３１４の上には、データバスライン３１５と、ＴＦＴ３１６のソース電極３１６ｓ及びドレイン電極３１６ｄと、制御電極３１８と、配線３１９とが形成されている。これらのデータバスライン３１５、ソース電極３１６ｓ、ドレイン電極３１６ｄ、制御電極３１８及び配線３１９は、例えばＴｉ−Ａｌ−Ｔｉ積層膜をフォトリソグラフィ法によりパターニングして同時に形成される。
図３４に示すように、ＴＦＴ３１６はゲートバスライン３１２の一部をゲート電極としており、ゲート電極の上に活性層となる半導体膜（図示せず）とチャネル保護膜３１６ｂとが形成されている。ソース電極３１６ｓ及びドレイン電極３１６ｄは、ゲートバスライン３１２を挟んで対向して配置されている。
これらのデータバスライン３１５、ソース電極３１６ｓ、ドレイン電極３１６ｄ、制御電極３１８及び配線３１９は、例えばＳｉＮ又は絶縁性樹脂からなる第２の絶縁膜３２０に覆われている。この第２の絶縁膜３２０の上に副画素電極３２１ａ〜３２１ｄが形成されている。これらの副画素電極３２１ａ〜３２１ｄは、例えばＩＴＯ等の透明導電体により形成されている。副画素電極３２１ａ，３２１ｄはそれぞれ第２の絶縁膜３２０に形成されたコンタクトホール３２０ａ，３２０ｃを介して配線３１９に電気的に接続されており、副画素電極３２１ｃはコンタクトホール３２０ｂを介して制御電極３１８に電気的に接続されている。また、副画素電極３２１ｂは、第２の絶縁膜３２０を介して制御電極３１８と容量結合している。
副画素電極３２１ａ〜３２１ｄは、高抵抗の導電体材料からなる接続部３２３を介して電気的に接続されている。そして、副画素電極３２１ａ〜３２１ｄ及び接続部３２３の上には、例えばポリイミドからなる配向膜３２２が形成されている。
接続部３２３は例えば不純物を導入したアモルファスシリコンにより形成され、前述したようにフローティング副画素電極３２１ｂとＴＦＴ３１６に直結した副画素電極３２１ａ，３２１ｃ，３２１ｄとの間の抵抗Ｒがフローティング副画素電極３２１ｂとコモン電極との間の抵抗の１００倍以下であり、且つ１フレーム期間の電圧保持率が５０％以上となるように設定される。
接続部３２３の材料は上述したアモルファスシリコンに限定されるものではなく、例えば有機導電体物質により形成してもよい。しかし、接続部３２３の材料としては、適度な範囲の抵抗値を有し、且つ液晶を汚染するおそれがないことが好ましい。また、配向膜形成プロセス等に耐性があることも必要である。例えば、溶剤に溶けにくく、耐熱性が高いものが好ましい。
なお、図３４において、一点鎖線３３１は対向基板側に形成される土手状の突起（ドメイン規制用構造物）の位置を示している。
本実施形態の液晶表示装置においては、フローティング副画素電極３２１ｂとＴＦＴ３１６に直結された副画素電極３２１ａ，３２１ｃ，３２１ｄとの間が高抵抗の接続部３２３により電気的に接続され、フローティング副画素電極３２１ｂとＴＦＴ３１６に直結した副画素電極３２１ａ，３２１ｃ，３２１ｄとの間の抵抗Ｒがフローティング副画素電極３２１ｂとコモン電極との間の抵抗の１００倍以下であり、且つ１フレーム期間の電圧保持率が５０％以上となるように設定されているので、白茶けを抑制できるとともに、焼き付きの発生を回避することができ、良好な表示品質が得られる。
（変形例１）
図３６は第３の実施形態の変形例１の液晶表示装置を示す平面図、図３７は同じくその断面図である。これらの図３６，図３７において、図３４，図３５と同一物には同一符号を付してその詳しい説明は省略する。
この変形例１の液晶表示装置においては、フローティング副画素電極３２１ｂとＴＦＴ３１６に直結した副画素電極３２１ａ，３２１ｃ，３２１ｄとの間を電気的に接続する接続部３２４が、副画素電極３２１ａ〜３２１ｄを分離するスリットに沿って土手状に形成されている。接続部３２４は、例えば不純物を導入したアモルファスシリコン等の高抵抗の導電材料により形成されている。副画素電極３２１ａ〜３２１ｄ及び接続部３２４の表面は配向膜３２２に覆われている。
一方、対向基板のベースとなるガラス基板３３１の一方の面側（図３７では下側）には、カラーフィルタ３３２及びコモン電極３３３が形成されており、コモン電極３３３の上（図３７では下側）にはドメイン規制用突起３３４が土手状に形成されている。コモン電極３３３及び突起３３４の表面は配向膜３３５で覆われている。突起３３４は誘電体により形成してもよく、接続部３２４と同様に高抵抗の導電材料により形成してもよい。
この液晶表示装置においては、図３７に示すように、ＴＦＴ基板側に形成された土手状の接続部３２４と対向基板側に形成された土手状の突起３３４とによりマルチドメインを達成することができる。すなわち、電圧印加時には液晶分子３４ａの傾斜方向が土手状の接続部３２４及び突起３３４の両側で異なり、斜め方向への光の漏れを防止することができる。
この液晶表示装置においても、フローティング副画素電極３２１ｂとＴＦＴ３１６に直結された副画素電極３２１ａ，３２１ｃ，３２１ｄとの間が例えばアモルファスシリコンからなる高抵抗の接続部３２３により電気的に接続され、フローティング副画素電極３２１ｂと制御電極３１８との間の抵抗がフローティング副画素電極３２１ｂとコモン電極との間の抵抗の１００倍以下であり、且つ１フレーム期間の電圧保持率が５０％以上となるように設定されている。これにより、白茶けを抑制できるとともに、焼き付きの発生を回避することができ、良好な表示品質が得られる。
なお、ドメイン規制用突起となる接続部３２４が低抵抗であると、接続部３２４全体が画素電極３２１ａ〜３２１ｄと同電位になるため、接続部３２４から基板面に対し垂直方向に電気力線が発生するようになり、マルチドメインを達成することができなくなる。しかし、上記の例では接続部３２４が高抵抗の導電材料により形成されているため、液晶分子を所定の方向に配向させることができる。
（第４の実施形態）
図３８は本発明の第４の実施形態の液晶表示装置を示す平面図、図３９は同じくそのＸＩ−ＸＩ線における断面図である。これらの図３８，図３９において、図１３，図１４（ａ），（ｂ）と同一物には同一符号を付してその詳しい説明は省略する。
本実施形態においては、ゲートバスライン１１２とデータバスライン１１５とにより区画される１画素領域に、３つの副画素電極１２１ａ〜１２１ｃを有している。副画素電極１２１ａ，１２１ｃは第２の絶縁膜１２０に形成されたコンタクトホール１２０ａ，１２０ｂを介して、ＴＦＴ１１６のソース電極１１６ｓから延び出した配線１１９に電気的に接続されている。また、副画素電極（フローティング副画素電極）１２１ｂは第２の絶縁膜１２０を挟んで制御電極１１８と容量結合している。
副画素電極１２１ｂとデータバスライン１１５との間、及び副画素電極１２１ｂと副画素電極１２１ａとの間は、補助容量バスライン１１３と接続されたシールドパターン４１２によりシールドされている。
副画素電極１２１ｂと副画素電極１２１ｃとの間には、ＴＦＴ４１１が形成されている。このＴＦＴ４１１のゲート電極４１１ｇは、ＴＦＴ１１６が接続されているゲートバスライン１１２（ｎ番目のゲートバスライン）とは別のゲートバスライン１１２（ｎ−１番目のゲートバスライン）に接続されており、ソース電極４１１ｓ及びドレイン電極４１１ｄはコンタクトホール４１３ａ，４１３ｂを介して副画素電極１２１ｂ，１２１ｃに接続されている。
図４０は、上述した液晶表示装置の１画素を示す等価回路図である。図４０において、ＴＦＴ１１６はｎ番目のゲートバスライン１１２（ｎ）に接続されたＴＦＴであり、上述したようにＴＦＴ１１６のソース電極１１６ｓは副画素電極１２１ａ，１２１ｃ及び制御電極１１８に直結している。ＣLCはＴＦＴ１１６に直結した副画素電極１２１ａ，１２１ｃとコモン電極１３３との間の容量（液晶容量）であり、Ｃｓは制御電極１１８と補助容量バスライン１１３との間の容量（補助容量）である。また、ＣC は制御電極１１８とフローティング副画素電極１２１ｂとの間の容量であり、ＣLC2 はフローティング副画素電極１２１ｂとコモン電極１３３との間の容量である。
更に、ＴＦＴ４１１は、副画素電極１２１ｂ，１２１ｃ間に形成されたＴＦＴであり、そのゲート電極４１１ｇはｎ−１番目のゲートバスライン１１２（ｎ−１）に接続されている。
本実施形態の液晶表示装置は、ＴＦＴ１１６を介して副画素電極１２１ａ，１２１ｃ及び制御電極１１８に表示電圧が印加される前（１水平走査期間の時間分だけ前）に、ＴＦＴ４１１がオンになってフローティング副画素電極１２１ｂの電位がＴＦＴ１１６に直結した副画素電極１２１ａ，１２１ｃ及び制御電極１１８の電位と同じになる。これにより、ゲートバスライン１１２及びドレインバスライン１１５に流れる信号に含まれる直流電圧成分に起因してフローティング副画素電極１２１ｂに蓄積された電荷が、副画素電極１２１ａ，１２１ｃ及び制御電極１１８に流れる。従って、フローティング副画素電極１２１ｂへの電荷の蓄積が抑制され、焼き付きが回避されるという効果が得られる。
（変形例１）
図４１は第４の実施形態の液晶表示装置の変形例１を示す平面図である。この図４１において、図３８と同一物には同一符号を付してその詳しい説明は省略する。
本実施形態においては、ＴＦＴ１１６に直結した副画素電極１２１ｃとフローティング副画素電極１２１ｂとの間に、２つのＴＦＴ４２１，４２２が配置されている。これらのＴＦＴ４２１，４２２はドレイン電極同士が接続されている。また、ＴＦＴ４２１，４２２のゲート電極４２１ｇ，４２２ｇは配線４１４を介してｎ−１番目のゲートバスライン１２２（ｎ）に接続されており、ソース電極はそれぞれフローティング副画素電極１２１ｂ、副画素電極１２１ｃに接続されている。そして、ＴＦＴ４２１，４２２のドレイン電極は、接続部４２３及び配線４２４を介して、補助容量バスライン１１３から延び出したシールドパターン４１２に接続されている。
図４２は上述した液晶表示装置の１画素を示す等価回路図である。図４２において、ＴＦＴ１１６はｎ番目のゲートバスライン１１２（ｎ）に接続されたＴＦＴであり、このＴＦＴ１１６のソース電極１１６ｓは副画素電極１２１ａ，１２１ｃ及び制御電極１１８に電気的に接続している。ＣLCはＴＦＴ１１６に直結した副画素電極１２１ａ，１２１ｃとコモン電極１３３との間の容量（液晶容量）であり、Ｃｓは制御電極１１８と補助容量バスライン１１３との間の容量（補助容量）である。また、ＣC は制御電極１１８とフローティング副画素電極１２１ｂとの間の容量であり、ＣLC2 はフローティング副画素電極１２１ｂとコモン電極１３３との間の容量である。
更に、ＴＦＴ４２１，４２２は副画素電極１２１ｂ，１２１ｃ間に接続されたＴＦＴである。このＴＦＴ４２１のゲート電極はｎ−１番目のゲートバスライン１１２（ｎ−１）に接続され、ソース電極及びドレイン電極はフローティング副画素電極１２１ｂと容量バスライン１１３との間に接続されている。また、ＴＦＴ４２２のゲート電極もｎ−１番目のゲートバスライン１１２（ｎ−１）に接続され、ソース電極及びドレイン電極は副画素電極１２１ｃと補助容量バスライン１１３との間に接続されている。なお、補助容量バスライン１１３は、ＴＦＴ基板側のコモン電極と同電位に維持されるものとする。
本実施形態の液晶表示装置においても、ＴＦＴ１１６を介して副画素電極１２１ａ，１２１ｃ及び制御電極１１８に表示電圧が印加される前（１水平走査期間の時間分だけ前）に、ＴＦＴ４２１，４２２がオンになってフローティング副画素電極１２１ｂ及びＴＦＴ１１６に直結された副画素電極１２１ａ，１２１ｃの電位が補助容量バスライン１１３の電位と同じになる。これにより、ゲートバスライン１１２及びドレインバスライン１１５に流れる信号に含まれる直流電圧成分に起因してフローティング副画素電極１２１ｂ及び副画素電極１２１ａ，１２１ｃに蓄積された電荷が、補助容量バスライン１１３に流れる。従って、フローティング副画素電極１２１ｂへの電荷の蓄積が抑制され、焼き付きを回避できるという効果を得ることができる。
なお、上記の変形例１ではＴＦＴ１１６に直結した副画素電極１２１ａ，１２１ｃに蓄積される電荷をＴＦＴ４２２を介して補助容量バスライン１１３に流すものとしたが、前述したようにこれらの副画素電極１２１ａ，１２１ｃは１フレーム毎にデータバスライン１１５に接続されるので、副画素電極１２１ａ，１２１ｃに蓄積される電荷の影響は極めて少ない。従って、ＴＦＴ４２２を省略することも可能である。
（第５の実施形態）
以下、本発明の第５の実施形態について説明する。
図４３は第５の実施形態の原理を示す画素の回路図である。この図４３において、ＣC ，ＲC はそれぞれ制御電極とフローティング副画素電極との間の容量及び抵抗であり、ＣLC2 ，ＲLC2 はそれぞれフローティング副画素電極とコモン電極との間の容量（液晶容量）及び抵抗（液晶抵抗）である。
前述したように、白表示部と黒表示部でフローティング副画素電極に電位差が生じる原因の一つは、液晶容量ＣLC2 が変動するためである。そこで、第５の実施形態においては、液晶容量ＣLC2 に並列に補助容量ＣS2を接続し、フローティング副画素電極とコモン電極との間の容量の変動の影響を小さくする。
図４４は、横軸にＲC ／ＲLC2 をとり、縦軸に白表示部及び黒表示部のフローティング副画素電極の電位差をとって、補助容量ＣS2がないとき（０．００倍）、及び補助容量ＣS2の値が液晶容量ＣLC2 の値の０．２５倍〜１．５倍のときのＲC ／ＲLC2 と、白表示部及び黒表示部のフローティング副画素電極の電位差との関係を示す図である。但し、ここでは、ＣC ／ＣLC2 の値は２．５７としている。
この図４４と図３１との比較からわかるように、液晶容量ＣLC2 に並列に補助容量ＣS2を接続することにより、白表示部及び黒表示部のフローティング副画素電極の電位差が減少する。例えば、補助容量ＣS2の値が液晶容量ＣLC2 の値と同じ（ＣS2／ＣLC2 ＝１．００）であるとすると、焼き付きの原因となる白表示部及び黒表示部のフローティング副画素電極の電位差は、ほぼ１／２に減少する。
図４５は上述の対策を施した液晶表示装置を示す平面図、図４６は図４５のＸII−ＸII線による断面図である。図４５，図４６において、図１３，図１４（ａ），（ｂ）と同一物には同一符号を付してその詳しい説明は省略する。
本実施形態の液晶表示装置においては、補助容量バスライン１１３の上方に、制御電極５１１と補助容量電極５１２とが形成されている。制御電極５１１は、第２の絶縁膜１４０を介してフローティング副画素電極１２１ｂに容量結合している。また、制御電極５１１は配線１１９を介してＴＦＴ１１６のソース電極１１６ｓに電気的に接続されているとともに、配線１１９とコンタクトホール１２０ａ，１２０ｂを介して副画素電極１２１ａ，１２１ｃに電気的に接続されている。更に、制御電極５１１は、補助容量バスライン１１３及び第１の絶縁膜１１４とともに第１の補助容量を構成している。なお、補助容量バスライン１１３は、対向基板側のコモン電極と同電位に維持されるものとする。
補助容量電極５１２は、第２の絶縁膜１４０に形成されたコンタクトホール５１３を介してフローティング副画素電極１２１ｂに電気的に接続している。また、補助容量電極５１２は、補助容量バスライン１１３及び第１の絶縁膜１１４とともに第２の補助容量ＣS2を構成している。
本実施形態においては、図４３の等価回路図に示すように、液晶容量ＣLC2 と並列に補助容量ＣS2を設けているので、白表示部及び黒表示部のフローティング副画素電極の電位差が小さくなり、焼き付きの発生を防止することができる。
なお、補助容量電極５１２を設けないでフローティング副画素電極１２１ｂと補助容量バスライン１１３とにより補助容量ＣS2を構成することも考えられる。しかし、その場合はフローティング副画素電極１２１ｂと補助容量バスライン１１３との間に第１及び第２の絶縁膜１１４，１２０が介在するため、補助容量ＣS2の容量値が小さくなり、焼き付きの発生を防止する効果が小さくなってしまう。このため、上述したように第１の絶縁膜１１４上に補助容量電極５１２を形成し、この補助容量電極５１２とフローティング副画素電極１２１ｂとを電気的に接続することが好ましい。
上記第１〜第５の実施形態に示した焼き付き防止方法は、ＴＮ型液晶表示装置及びＶＡ型液晶表示装置など、種々の構造の液晶表示装置に適用することができる。また、本発明は、透過型液晶表示装置だけでなく、反射型液晶表示装置及び半透過型液晶表示装置に適用することもできる。
以下、本発明の諸態様を、付記としてまとめて記載する。
（付記１）相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極とを有する液晶表示装置において、
前記制御電極と容量結合した副画素電極と前記ゲートバスライン及び前記データバスラインのうちの少なくとも一方のバスラインとの間を電気的にシールドするシールド部材を有することを特徴とする液晶表示装置。
（付記２） 前記シールド部材が、前記複数の副画素電極のうち前記薄膜トランジスタに接続された副画素電極であることを特徴とする付記１に記載の液晶表示装置。
（付記３） 前記シールド部材となる副画素電極が、前記制御電極と容量結合した副画素電極の周囲を囲んでいることを特徴とする付記２に記載の液晶表示装置。
（付記４） 更に、一定の電位に維持され、前記制御電極と容量結合して補助容量を構成する補助容量バスラインを有することを特徴とする付記１に記載の液晶表示装置。
（付記５） 前記シールド部材が前記補助容量バスラインに電気的に接続されていることを特徴とする付記４に記載の液晶表示装置。
（付記６） 前記シールド部材が、前記副画素電極と同じ層に形成されていることを特徴とする付記５に記載の液晶表示装置。
（付記７） 前記制御電極と容量結合した副画素電極と前記ゲートバスラインとの間に前記シールド部材として前記複数の副画素電極のうち前記薄膜トランジスタに接続された副画素電極が配置され、前記制御電極と容量結合した副画素電極と前記データバスラインとの間に前記補助容量バスラインに電気的に接続したシールド部材が配置されていることを特徴とする付記４に記載の液晶表示装置。
（付記８） 相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極と、
前記第２の基板に形成されて前記第１の基板の前記複数の副画素電極に対向するコモン電極とを有する液晶表示装置の焼き付き防止方法であって、
前記コモン電極の電位に対する前記ドレインバスラインの中心電位をＶddc 、前記コモン電極の電位に対する前記ゲートバスラインの中心電位をＶgdc 、前記制御電極と容量結合した副画素電極と前記データバスラインとの間の抵抗をＲd 、前記制御電極と容量結合した副画素電極と前記ゲートバスラインとの間の抵抗をＲg としたときに、Ｖddc −Ｖgdc ×Ｒd ／Ｒg がほぼ０となるように前記制御電極と容量結合した副画素電極の大きさ、形状及び位置並びに絶縁膜の厚さを設定することを特徴とする液晶表示装置の焼き付き防止方法。
（付記９） 相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極と、
前記第２の基板に形成されて前記第１の基板の複数の副画素電極に対向するコモン電極とを有する液晶表示装置において、
前記制御電極と容量結合した副画素電極と、前記薄膜トランジスタに接続された副画素電極との間が、抵抗体を介して接続されていることを特徴とする液晶表示装置。
（付記１０） 前記抵抗体の抵抗値が、前記制御電極と容量結合した副画素電極と前記コモン電極との間の抵抗ＲLCの抵抗値の１００倍以下であることを特徴とする付記９に記載の液晶表示装置。
（付記１１） 前記抵抗体の抵抗値が、前記制御電極と容量結合した副画素電極の１フレーム期間における電圧保持率が５０％以上となるように設定されていることを特徴とする付記９に記載の液晶表示装置。
（付記１２） 前記抵抗体が、シリコンにより形成されていることを特徴とする付記９に記載の液晶表示装置。
（付記１３） 前記抵抗体が前記複数の副画素電極間を分離するスリットに沿って土手状に形成され、該抵抗体が液晶分子の傾斜方向を決めるドメイン規制用構造物の少なくとも一部を構成することを特徴とする付記９に記載の液晶表示装置。
（付記１４） 相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極と、
一定の電位に保持され、前記制御電極との間で補助容量を構成する補助容量バスラインとを有する液晶表示装置において、
前記制御電極と容量結合した副画素電極と前記補助容量バスラインとの間、又は前記制御電極と容量結合した副画素電極と前記薄膜トランジスタに接続した副画素電極との間に、前記薄膜トランジスタが接続されたゲートバスラインとは別のゲートバスラインに流れる信号で駆動するスイッチング素子を有することを特徴とする液晶表示装置。
（付記１５） 前記スイッチング素子が薄膜トランジスタであることを特徴とする付記１４に記載の液晶表示装置。
（付記１６） 相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極と、
一定の電位に保持され、前記制御電極との間で第１の補助容量を構成する補助容量バスラインとを有する液晶表示装置の焼き付き防止方法であって、
前記制御電極と容量結合した副画素電極と前記コモン電極との間の容量に並列に第２の補助容量を形成することを特徴とする液晶表示装置の焼き付き防止方法。
（付記１７） 相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極と、
一定の電位に保持され、前記制御電極との間で第１の補助容量を構成する補助容量バスラインと、
前記制御電極と容量結合する副画素電極と電気的に接続し、前記補助容量バスラインとの間で第２の補助容量を構成する補助容量電極と
を有することを特徴とする液晶表示装置。
（付記１８） 前記補助容量電極が、前記制御電極と前記補助容量バスラインとの間の層に形成されていることを特徴とする付記１７に記載の液晶表示装置。
図１（ａ），（ｂ）は、ＭＶＡ型液晶表示装置の一例を示す模式断面図である。 図２は、液晶表示装置の画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性と、上６０°の方向から見たときのＴ−Ｖ特性とを示す図である。 図３は、容量結合によるＨＴ法を実現する液晶表示装置のＴＦＴ基板の一例を示す平面図である。 図４は、図３のＩ−Ｉ線による断面図である。 図５は、図３に示す液晶表示装置の１画素を示す等価回路図である。 図６は、特許第３０７６９３８号の明細書に開示された液晶表示装置を示す平面図である。 図７（ａ）〜（ｃ）は、焼き付きの程度を測定する試験方法を示す模式図（その１）である。 図８は、焼き付きの程度を測定する試験方法を示す模式図（その２）である。 図９は、フローティング副画素電極を備えた液晶表示装置の１画素を示す平面図である。 図１０（ａ）は図９のII−II線の位置における模式断面図、図１０（ｂ）は図９のIII −III 線の位置における模式断面図、図１０（ｃ）は図９のＩＶ−ＩＶ線の位置における模式断面図、図１０（ｄ）は図９のＶ−Ｖ線の位置における模式断面図である。 図１１は、フローティング副画素電極により構成される副画素の等価回路を示す図である。 図１２は、液晶層に表示電圧が印加されたとき（液晶ＯＮ）のΔＶｓとΔＶLC2 との関係と、液晶層に表示電圧が印加されていないとき（液晶ＯＦＦ）のΔＶｓとΔＶLC2 との関係とを示す図である。 図１３は、本発明の第１の実施形態に係る液晶表示装置を示す平面図である。 図１４（ａ）は図１３のＶＩ−ＶＩ線による断面図、図１４（ｂ）は図１３のＶII−ＶII線による断面図である。 図１５は、第１の実施形態の変形例１の液晶表示装置を示す平面図である。 図１６は。図１５のＶIII −ＶIII 線による断面図である。 図１７は、第１の実施形態の変形例２の液晶表示装置を示す平面図である。 図１８は、図１７のＩＸ−ＩＸ線による断面図である。 図１９は、第１の実施形態の変形例３の液晶表示装置を示す平面図である。 図２０は。図１９のＸ−Ｘ線による断面図である。 図２１は、第１の実施形態の変形例４の液晶表示装置を示す平面図である。 図２２は、第１の実施形態の変形例５の液晶表示装置を示す平面図である。 図２３は、第１の実施形態の変形例６の液晶表示装置を示す平面図である。 図２４は、第１の実施形態の変形例７の液晶表示装置を示す平面図である。 図２５は、本発明の第２の実施形態の原理を示す図である。 図２６は、Ｒg ／Ｒd とフローティング副画素電極の最終到達電位との関係を示す図である。 図２７は、フローティング副画素電極とゲートバスライン及びデータバスラインとの間の抵抗を調整する方法を示す液晶表示装置の画素部の模式平面図である。 図２８は、同じくその模式断面図である。 図２９は、制御電極とフローティング副画素電極との間の抵抗ＲC とフローティング副画素電極とコモン電極との間の抵抗ＲLC2 に対する焼き付き電圧の依存性（ＤＣ電圧倍率）を計算した結果を示す図である。 図３０は、同じくその計算値を示す図である。 図３１は、ＲC ／ＲLC2 と白表示部及び黒表示部の副画素電極の電位差との関係を示す図である。 図３２は、フローティング副画素電極とＴＦＴに直結した副画素電極とを示す等価回路図である。 図３３は、フローティング副画素電極とＴＦＴに直結した副画素電極との間の抵抗Ｒと、１フレーム期間（ｔ＝１６．６msec）における電圧保持率との関係を示す図である。 図３４は、本発明の第３の実施形態の液晶表示装置のＴＦＴ基板を示す平面図である。 図３５は、同じくその断面図である。 図３６は、第３の実施形態の変形例１の液晶表示装置を示す平面図である。 図３７は、同じくその断面図である。 図３８は、本発明の第４の実施形態の液晶表示装置を示す平面図である。 図３９は、図３８のＸＩ−ＸＩ線における断面図である。 図４０は、第４の実施形態の液晶表示装置の１画素を示す等価回路図である。 図４１は、第４の実施形態の液晶表示装置の変形例１を示す平面図である。 図４２は、第４の実施形態の変形例１の液晶表示装置の１画素を示す等価回路図である。 図４３は、本発明の第５の実施形態の原理を示す画素の回路図である。 図４４は、ＲC ／ＲLC2 と、白表示部及び黒表示部のフローティング副画素電極の電位差との関係を示す図である。 図４５は第５の実施形態の液晶表示装置を示す平面図である。 図４６は、図４５のＸII−ＸII線による断面図である。
符号の説明
１０…ＴＦＴ基板、
１２…画素電極、
１４，２４，６２，７４，１２２，１３４，３２２，３３５…配向膜、
２０…対向基板、
２２，７３，１３３，３３３…コモン電極、
２３，２３１，３３１，３３４…突起（ドメイン規制用構造物）、
３０，８０，１４０…液晶、
５１，７１，１１１，１３１，２１１，３１１，３３１…ガラス基板、
５２，１１２，２１２，３１２…ゲートバスライン、
５３，１１３，２１３，３１３…補助容量バスライン、
５４，６０，１１４，１２０，２１４，２２０，３１４，３２０…絶縁膜、
５５，１１５，２１５，３１５…データバスライン、
５６，９０，９３，１１６，２１６，３１６，４１１，４２１，４２２…ＴＦＴ、
５７，９２ａ〜９２ｄ，１１８，１３２，２１８，３１８，５１１…制御電極、
５８，１３４，５１２…補助容量電極、
５９，１３３，２１９，３１９…配線、
６１ａ，６１ｂ，９１ａ〜９１ｄ，１２１ａ〜１２１ｃ、１３６ａ，１３６ｂ，１５１ａ，１５１ｂ，２２１ａ〜２２１ｄ，３２１ａ〜３２１ｄ…副画素電極、
７１，１３２，３３２…カラーフィルタ、
１３１ａ，１３１ｂ，１３８ａ，１３８ｂ，１４２ａ，１４２ｂ，１４３，１４５，１４６…シールドパターン、
３２３，３２４…高抵抗の接続部。

Claims (1)

  1. 相互に対向して配置された第１及び第２の基板と、
    前記第１及び第２の基板間に封入された液晶と、
    前記第１の基板に形成されたゲートバスライン及びデータバスラインと、
    前記ゲートバスライン及び前記データバスラインに接続された薄膜トランジスタと、
    前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
    前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記薄膜トランジスタを介して表示電圧が印加される制御電極とを有する液晶表示装置において、
    前記制御電極と容量結合した副画素電極と前記ゲートバスライン及び前記データバスラインのうちの少なくとも一方のバスラインとの間を電気的にシールドするシールド部材を有することを特徴とする液晶表示装置。
JP2004220263A 2004-07-28 2004-07-28 液晶表示装置 Active JP4361844B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004220263A JP4361844B2 (ja) 2004-07-28 2004-07-28 液晶表示装置
US11/046,145 US7796221B2 (en) 2004-07-28 2005-01-28 Liquid crystal display device and method of preventing image sticking thereon
TW094102872A TWI291675B (en) 2004-07-28 2005-01-31 Liquid crystal display device and method of preventing image sticking thereon
KR1020050016091A KR100714955B1 (ko) 2004-07-28 2005-02-25 액정 표시 장치 및 그 소부 방지 방법
CN2008101254974A CN101308305B (zh) 2004-07-28 2005-02-28 液晶显示器及其防止影像残留的方法
CNB2005100525072A CN100410789C (zh) 2004-07-28 2005-02-28 液晶显示器及其防止影像残留的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220263A JP4361844B2 (ja) 2004-07-28 2004-07-28 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2006039290A JP2006039290A (ja) 2006-02-09
JP4361844B2 true JP4361844B2 (ja) 2009-11-11

Family

ID=35731706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220263A Active JP4361844B2 (ja) 2004-07-28 2004-07-28 液晶表示装置

Country Status (5)

Country Link
US (1) US7796221B2 (ja)
JP (1) JP4361844B2 (ja)
KR (1) KR100714955B1 (ja)
CN (2) CN101308305B (ja)
TW (1) TWI291675B (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101634787B (zh) * 2004-10-06 2012-02-29 夏普株式会社 液晶显示器
JP4592384B2 (ja) * 2004-10-25 2010-12-01 シャープ株式会社 液晶表示装置
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101112543B1 (ko) * 2004-11-04 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
JP4571855B2 (ja) * 2004-12-28 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4829501B2 (ja) * 2005-01-06 2011-12-07 シャープ株式会社 液晶表示装置
US7573537B2 (en) * 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
JP4438665B2 (ja) * 2005-03-29 2010-03-24 シャープ株式会社 液晶表示装置
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
TWI322400B (en) * 2006-01-06 2010-03-21 Au Optronics Corp A display array of a display panel and method for charging each pixel electrode in the display array
TWI342975B (en) 2006-08-08 2011-06-01 Au Optronics Corp Polymer stabilized alignment lcd panel
TWI330746B (en) * 2006-08-25 2010-09-21 Au Optronics Corp Liquid crystal display and operation method thereof
KR101225588B1 (ko) * 2006-09-04 2013-01-24 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101282403B1 (ko) * 2006-09-19 2013-07-04 삼성디스플레이 주식회사 액정표시장치
TWI444730B (zh) * 2006-12-29 2014-07-11 Innolux Corp 畫素結構及應用其之液晶顯示面板及液晶顯示裝置
US7683991B2 (en) * 2007-03-29 2010-03-23 Tpo Displays Corp. Multi-domain pixel structure in a system for displaying images
CN100428007C (zh) * 2007-05-22 2008-10-22 友达光电股份有限公司 液晶显示面板及其驱动方法
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
TWI351569B (en) * 2007-06-07 2011-11-01 Chunghwa Picture Tubes Ltd Pixel structure
KR101442147B1 (ko) * 2008-01-30 2014-11-03 삼성디스플레이 주식회사 액정 표시 장치
RU2452989C1 (ru) * 2008-02-27 2012-06-10 Шарп Кабусики Кайся Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллическое дисплейное устройство, модуль жидкокристаллического дисплея и телевизионный приемник
WO2009122608A1 (ja) 2008-03-31 2009-10-08 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US20110043498A1 (en) * 2008-04-23 2011-02-24 Toshihide Tsubata Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US8421942B2 (en) 2008-04-23 2013-04-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
BRPI0822539A2 (pt) * 2008-04-25 2019-09-24 Sharp Kk dispositivo de tela de cristal líquido e receptor de televisão
US20110037689A1 (en) * 2008-05-28 2011-02-17 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, manufacturing method of liquid crystal panel, liquid crystal display apparatus, liquid crystal display unit, and television receiver
JP5486850B2 (ja) * 2008-06-20 2014-05-07 三星ディスプレイ株式會社 表示板およびこれを含む液晶表示装置およびその製造方法
KR20100003565A (ko) * 2008-07-01 2010-01-11 삼성전자주식회사 액정 표시 장치의 제조 방법
US8471972B2 (en) 2008-08-18 2013-06-25 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver
WO2010024049A1 (ja) * 2008-08-25 2010-03-04 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
BRPI0917158A2 (pt) * 2008-08-27 2015-11-17 Sharp Kk substrato de matriz ativa, painel de cristal líquido, unidade de exibição de cristal líquido, dispositivo de exibição de cristal líquido, receptor de televisão e método de fabricação de substrato de matriz ativa
JP5143905B2 (ja) * 2008-08-27 2013-02-13 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
EP2328014A4 (en) * 2008-08-27 2011-12-28 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PLATE, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY, TELEVISION RECEIVER AND METHOD FOR PRODUCING THE ACTIVE MATRIX SUBSTRATE
CN101726941B (zh) * 2008-10-28 2011-07-20 瀚宇彩晶股份有限公司 垂直配向液晶显示器及其像素结构
EP2352063A4 (en) 2008-11-05 2012-08-22 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE AND TV RECEIVER
EP2343593A4 (en) 2008-11-05 2012-09-12 Sharp Kk ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, METHOD FOR MANUFACTURING LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER
BRPI0921877A2 (pt) 2008-11-26 2019-09-24 Sharp Kk dispositivo de tela de cristal líquido, método de acionamento de dispositivo de tela de cristal líquido, e receptor televisivo
US8878760B2 (en) 2008-11-26 2014-11-04 Sharp Kabushiki Kaisha Liquid crystal display device, method for driving liquid crystal display device, and television receiver
WO2010061687A1 (ja) 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
KR101247050B1 (ko) * 2008-12-09 2013-03-25 샤프 가부시키가이샤 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기
RU2478224C2 (ru) * 2008-12-10 2013-03-27 Шарп Кабушики Каиша Подложка активной матрицы, способ изготовления подложки активной матрицы, жидкокристаллическая панель, способ изготовления жидкокристаллической панели, жидкокристаллическое дисплейное устройство, жидкокристаллический дисплей и телевизионный приемник
US8698850B2 (en) 2008-12-25 2014-04-15 Sharp Kabushiki Kaisha Display device and method for driving same
WO2010089922A1 (ja) 2009-02-03 2010-08-12 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8570453B2 (en) 2009-02-03 2013-10-29 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device and television receiver
US8698969B2 (en) 2009-03-05 2014-04-15 Sharp Kabushiki Kaisha Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US8976209B2 (en) 2009-03-05 2015-03-10 Sharp Kabushiki Kaisha Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20120001839A1 (en) * 2009-03-05 2012-01-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
JP5310214B2 (ja) * 2009-04-13 2013-10-09 ソニー株式会社 表示装置および電子機器
WO2010146747A1 (ja) 2009-06-19 2010-12-23 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5290419B2 (ja) 2009-07-22 2013-09-18 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
CN102576175A (zh) * 2009-10-23 2012-07-11 夏普株式会社 有源矩阵基板、液晶面板、电视接收机
TWI392946B (zh) * 2009-12-18 2013-04-11 Au Optronics Corp 畫素結構
JP4629161B2 (ja) * 2010-07-12 2011-02-09 シャープ株式会社 液晶表示装置
US8947607B2 (en) * 2010-12-08 2015-02-03 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR101817791B1 (ko) 2010-12-14 2018-01-12 삼성디스플레이 주식회사 액정 표시 장치
KR101984309B1 (ko) * 2010-12-20 2019-05-30 가부시키가이샤 재팬 디스프레이 화소 구조, 표시 장치, 및 전자 기기
US9224759B2 (en) * 2010-12-20 2015-12-29 Japan Display Inc. Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus
US8830436B2 (en) * 2010-12-24 2014-09-09 Japan Display West Inc. Pixel structure, display device, and electronic apparatus
TWI457674B (zh) * 2011-04-13 2014-10-21 Au Optronics Corp 畫素陣列、畫素結構及畫素結構的驅動方法
TWI441152B (zh) * 2011-06-28 2014-06-11 Au Optronics Corp 液晶顯示面板之顯示畫素之驅動電路及其驅動方法
US20130021385A1 (en) * 2011-07-22 2013-01-24 Shenzhen China Star Optoelectronics Technology Co, Ltd. Lcd device and black frame insertion method thereof
JP5893449B2 (ja) 2012-03-09 2016-03-23 株式会社ジャパンディスプレイ 表示装置、および、電子機器
CN102737554A (zh) * 2012-06-29 2012-10-17 北京金立翔艺彩科技股份有限公司 一种支撑基板的制造方法及led显示装置
JP5594638B2 (ja) * 2013-05-14 2014-09-24 Ｎｌｔテクノロジー株式会社 液晶表示素子及びそれを用いた画像表示装置
JP5594635B2 (ja) * 2013-05-14 2014-09-24 Ｎｌｔテクノロジー株式会社 液晶表示素子及びそれを用いた画像表示装置
TWI526763B (zh) * 2014-05-13 2016-03-21 友達光電股份有限公司 畫素結構、畫素陣列以及顯示面板
CN104298034B (zh) * 2014-09-22 2018-07-17 京东方科技集团股份有限公司 一种显示面板
KR20160086020A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 액정 표시 장치
CN104698643A (zh) * 2015-03-23 2015-06-10 深圳市华星光电技术有限公司 电容分压式低色偏像素电路
KR20170002731A (ko) * 2015-06-29 2017-01-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR102501976B1 (ko) * 2016-01-11 2023-02-22 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP6414720B2 (ja) * 2016-04-12 2018-10-31 Dic株式会社 液晶表示素子及びその製造方法
CN106647055B (zh) * 2016-11-30 2019-10-01 上海中航光电子有限公司 显示面板及显示装置
US10718981B2 (en) * 2017-06-09 2020-07-21 Vastview Technology Inc. LCD device with self-compensated electrode patterns
CN107238988A (zh) * 2017-07-24 2017-10-10 武汉华星光电技术有限公司 阵列基板、显示面板和显示装置
CN109712572A (zh) * 2017-10-25 2019-05-03 元太科技工业股份有限公司 显示装置
TWI648720B (zh) 2017-10-25 2019-01-21 元太科技工業股份有限公司 顯示裝置
TWI660338B (zh) * 2018-03-08 2019-05-21 友達光電股份有限公司 畫素電路及其驅動方法
CN108615507B (zh) * 2018-03-16 2020-09-01 昆山龙腾光电股份有限公司 液晶显示面板的驱动方法
CN111435200A (zh) * 2019-01-11 2020-07-21 惠科股份有限公司 液晶显示装置、液晶显示面板及其驱动方法
JP7331614B2 (ja) * 2019-10-16 2023-08-23 凸版印刷株式会社 液晶表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840460A (en) 1987-11-13 1989-06-20 Honeywell Inc. Apparatus and method for providing a gray scale capability in a liquid crystal display unit
JPH0376938U (ja) 1989-11-29 1991-08-01
US5245450A (en) * 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
US5126865A (en) 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JPH10325961A (ja) 1994-03-17 1998-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JPH10213812A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
JP3680527B2 (ja) * 1997-01-31 2005-08-10 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタマトリクス基板及びその製造方法
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3401589B2 (ja) 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
KR100330363B1 (ko) 1999-03-18 2002-04-01 니시무로 타이죠 액티브 매트릭스형 액정표시장치
JP3542023B2 (ja) * 2000-03-16 2004-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置
TW513604B (en) * 2001-02-14 2002-12-11 Au Optronics Corp A thin film transistor liquid crystal display
JP2002258320A (ja) 2001-02-28 2002-09-11 Nec Corp 液晶表示装置
JP3677011B2 (ja) * 2002-04-30 2005-07-27 アルプス電気株式会社 液晶表示装置
CN1237382C (zh) 2002-07-24 2006-01-18 日本电气株式会社 带防止电场横向泄漏的控制电极的液晶显示器
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
KR100714955B1 (ko) 2007-05-09
TW200604986A (en) 2006-02-01
US20060023137A1 (en) 2006-02-02
CN100410789C (zh) 2008-08-13
CN1727971A (zh) 2006-02-01
US7796221B2 (en) 2010-09-14
CN101308305B (zh) 2010-09-22
CN101308305A (zh) 2008-11-19
TWI291675B (en) 2007-12-21
KR20060042398A (ko) 2006-05-12
JP2006039290A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP4361844B2 (ja) 液晶表示装置
US10838267B2 (en) Liquid crystal display comprising a pixel electrode having a transverse stem, a longitudinal stem, and a plurality of minute branches
JP4571845B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4589595B2 (ja) 液晶表示装置用薄膜トランジスタ基板
US20180307106A1 (en) Liquid crystal display and thin film transistor array panel therefor
KR100737882B1 (ko) 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법
US7973864B2 (en) Liquid crystal display
KR101497494B1 (ko) 액정 표시 장치 및 그의 구동 방법
US7777823B2 (en) Thin film transistor array panel
JP4817695B2 (ja) 液晶表示装置
KR100781477B1 (ko) 액정 표시 장치
US7973899B2 (en) Thin film transistor array panel with capacitive coupling between adjacent pixel areas
KR20130034700A (ko) 액정 표시 장치
JP4728045B2 (ja) 液晶表示装置
KR20100061123A (ko) 액정 표시 장치
US7215386B2 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
US8045079B2 (en) Display device
KR20080077733A (ko) 액정 표시 장치 및 이의 제조 방법
JP4818451B2 (ja) 液晶表示装置
KR20070076148A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

R150 Certificate of patent or registration of utility model

Ref document number: 4361844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250