JP3680527B2 - 薄膜トランジスタマトリクス基板及びその製造方法 - Google Patents
薄膜トランジスタマトリクス基板及びその製造方法 Download PDFInfo
- Publication number
- JP3680527B2 JP3680527B2 JP33755097A JP33755097A JP3680527B2 JP 3680527 B2 JP3680527 B2 JP 3680527B2 JP 33755097 A JP33755097 A JP 33755097A JP 33755097 A JP33755097 A JP 33755097A JP 3680527 B2 JP3680527 B2 JP 3680527B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- electrode
- drain
- gate
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ等の駆動に用いる薄膜トランジスタマトリクス基板に関し、特に、バスラインの断線と層間短絡を修正するための電極を有することを特徴とする薄膜トランジスタマトリクス基板及びその修正方法に関する。
【０００２】
【従来の技術】
図１４Ａ及び１４Ｂを使用して、従来例による薄膜トランジスタ（ＴＦＴ）マトリクス基板について説明する。図１４Ａは、ＴＦＴ基板の平面図を示す。透明基板の表面上に図１４Ａの横方向に延在する複数のゲートバスライン１０１と縦方向に延在するドレインバスライン１０３が形成されている。ゲートバスライン１０１とドレインバスライン１０３との交差箇所において、両者は絶縁膜により電気的に絶縁されている。隣り合う２本のゲートバスライン１０１の間に、ゲートバスライン１０１とほぼ平行に延在する蓄積容量バスライン１０２が配置されている。蓄積容量バスライン１０２とドレインバスライン１０３との交差箇所においても、両者は同様に絶縁されている。蓄積容量バスライン１０２には、一定の電位、例えば接地電位が与えられている。
【０００３】
ゲートバスライン１０１とドレインバスライン１０３との交差箇所に対応してＴＦＴ１０４が形成されている。ＴＦＴ１０４のドレイン電極は対応するドレインバスライン１０３に接続され、対応するゲートバスライン１０１がゲート電極を兼ねる。ＴＦＴ１０４のソース電極には、画素電極１０５が接続されている。画素電極１０５は、ゲートバスライン１０１とドレインバスライン１０３とによって囲まれた領域内に配置される。蓄積容量バスライン１０２から分岐した補助容量電極１０６が、各補助容量電極の配置された領域ごとに、ドレインバスライン１０３に平行に、かつ近接して配置されている。画素電極１０５と、蓄積容量バスライン１０２及び補助容量電極１０６との間に補助容量ＣＳが形成される。
【０００４】
このＴＦＴ基板に共通電極基板が対向配置され、２枚の基板間に液晶材料が挟持される。図１４Ｂは、図１４Ａの液晶表示装置の一画素に対応する等価回路を示す。画素電極１０５と共通電極との間に液晶容量ＣＬＣが形成され、それに並列に補助容量ＣＳが形成される。また、画素電極１０５とドレインバスライン１０３との間に、浮遊容量Ｃ ＤＳ が形成される。ＴＦＴ１０４が非導通状態の時、即ち当該画素が非選択状態の時にドレインバスライン１０３の電位が変動すると、浮遊容量Ｃ ＤＳ による容量結合により、該画素１０５の電位も変動する。この電圧変動量ΔＶは、
ΔＶ＝Ｃ ＤＳ ／（Ｃ ＤＳ ＋ＣＬＣ＋ＣＳ） ・・・（１）
と表される。この電圧変動により表示画素の走査方向（ドレインバスライン１０３と平行な方向）に沿った輝度の傾斜と表示パターンに依存したクロストーク（輝度むら）が生じる。
【０００５】
図１４Ａの場合には、液晶容量ＣＬＣに並列に補助容量ＣＳが挿入されているために、電圧変動が少なくなる。このように、蓄積容量バスライン１０２および補助容量電極１０６を配置して補助容量Ｃ Ｓ を大きくすることにより、ドレインバスライン１０３の電圧変動による影響を低減し、表示品質を高めることができる。
【０００６】
【発明が解決しようとする課題】
図１４Ａに示すように補助容量電極１０６は、できるだけ大きな開口率を得るためドレインバスライン１０３に近接して配置される。補助容量電極１０６とドレインバスライン１０３との間の絶縁膜の不良、両パターンの位置合わせ誤差等により両者が電気的に短絡してしまう場合がある。同様に、ドレインバスライン１０３とゲートバスライン１０１及び蓄積容量バスライン１０２との短絡もおこる。さらに、電極パターン形成時のゴミ、異物、又はマスクの傷等によりバスラインの断線が生じることもある。このような、層間短絡あるいはバスラインの断線が１ケ所でも生じるとＴＦＴマトリクスは不良品となってしまう。このため、その欠陥を製造段階で修正できるか否かは製造歩留まりを大きく左右する要因となる。
【０００７】
図１５を参照して短絡又は断線の発生した場合の修正方法について説明する。図１５はＴＦＴマトリクス基板の概略平面図を示す。ＴＦＴ１０４と画素電極１０５がマトリクス状に配置された表示領域の上下の周辺部に予備線１０８、１０９が配置されている。予備線１０８、１０９は例えば４〜１０本用意されている。各予備線１０８、１０９は、表示領域の上下において、各ドレインバスラインと交差している。ドレインバスライン１０３において断線Ｂ０が発生した場合断線修正点Ｗ０とＷ００において予備線とドレインバスライン１０３を接続する。接続はレーザ光照射により、絶縁膜と金属膜とを溶解させることにより行われる。予備線１０８、１０９をドレイン線等と同様に外部回路を取り出し、電気的に接続すると、ドレインバスライン１０３の断線修復が可能となる。
図１５に示すように、従来の方法によると修正用の予備線１０８並びに１０９は、絶縁膜を介して他の多くのバスラインと交差するため、容量結合により、該ラインにノイズが重畳される。この影響を少なくするためには、該ラインの抵抗を低くすることが有効であるが、そのためには、ライン幅を広くする必要がある。しかし、このライン幅の拡大により今度はライン間の層間短絡の確率が高くなり、修正用のラインで却って欠陥を作ってしまうという問題が発生するおそれがある。また、実際の修正作業では、当該欠陥箇所と修正箇所が距離的に離れているため、修正には基板を移動させる精度の良い高価な装置が必要となる。
【０００８】
さらに、従来法では、マトリクス基板から、外部回路に取り出す予備線を設置する必要があり、このノイズ対策にも多くの配慮をしなければならないという不都合がある。
また、準備する予備線の本数以上のドレインバスラインでの断線・短絡が生じた場合、１本のドレインバスライン中の複数の画素での短絡・断線が発生した場合も修正は不可能である。
【０００９】
本発明の目的は、ドレインバスラインと補助容量電極との短絡、ドレインバスラインの断線、ドレインバスラインとゲートバスラインの短絡が生じた場合、あるいはゲートバスラインの断線が生じた場合にマトリクス内で容易に欠陥を修正可能なＴＦＴトランジスタマトリクス基板を提供することであり、また、欠陥箇所の修正作業において、欠陥箇所の検出が容易にでき、特に自動リペアー装置による修正の際位置決めが容易にできるＴＦＴトランジスタマトリクス基板を提供することである。
【００１０】
【課題を解決するための手段】
本発明の目的を達成するため、本発明の請求項１に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極は、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなり、該補助容量電極は、部分的にドレインバスラインと重なり領域を有し、ドレイン電極層と同一の層に形成された電極であってドレインバス ラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する１又は２以上の電極を有することを特徴とする薄膜トランジスタマトリクス基板が提供される。
【００１１】
本発明の目的を達成するため、本発明の請求項２に記載の通り、ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する電極が、蓄積容量バスラインと交差し同一の蓄積容量バスラインから分岐した補助容量電極と重なり領域を有する電極であることを特徴とする請求項１に記載の薄膜トランジスタマトリクス基板が提供される。
【００１２】
本発明の目的を達成するため、本発明の請求項３に記載の通り、ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する電極が、ゲートバスラインと交差し異なる蓄積容量バスラインから分岐した補助容量電極と重なり領域を有する電極であることを特徴とする請求項１に記載の薄膜トランジスタマトリクス基板が提供される。
【００１３】
本発明の目的を達成するため、本発明の請求項４に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレインバスラインと補助容量電極との間で短絡が発見された場合、補助容量電極を前記蓄積容量バスラインとの分岐部で短絡箇所との間において切断する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１４】
本発明の目的を達成するため、本発明の請求項５に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレインバスラインが断線した場合には、ドレインバスラインと補助容量電極を複数の重なり領域で接続した後、前記補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１５】
本発明の目的を達成するため、本発明の請求項６に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向し て配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレインバスラインの断線が発見された場合、ドレインバスラインに関して同じ側に延在する２つの補助容量電極につき、該補助容量電極とドレインバスラインとの重なり領域及び該補助容量電極と画素電極を接続する工程、該補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１６】
本発明の目的を達成するため、本発明の請求項７に記載の通り、蓄積容量バスラインから分岐される補助容量電極と画素電極との重なり領域において補助容量電極と画素電極を接続する際、補助容量電極と画素電極が対向する領域の一部に形成された導電層を介して接続を行う工程を含む請求項６記載の薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１７】
本発明の目的を達成するため、本発明の請求項８に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレイン電極層と同一の層にドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する補助電極を形成し、ドレインバスラインの断線が発見された場合には、ドレインバスラインと補助容量電極の重なり領域を接続する工程、前記補助電極と補助容量電極の重なり領域を接続する工程、補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含み、ドレインバスラインと蓄積容量バスライン若しくはゲートバスラインとの間に短絡が発見された場合には、蓄積容量バスライン若しくはゲートバスラインの両側においてドレインバスラインを切断する工程、補助容量電極を蓄積容量バスラインとの分岐部で切断する工程、ドレインバスラインと補助容量電極とをその重なり領域で接続する工程、補助容量電極と補助電極とを接続する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１８】
本発明は、このゲート電極層と同一の層に設けられた補助容量電極と、それに保護絶縁膜を通して対向するドレイン電極層と同一の層に補助の離散的な電極を設け、レーザ光の照射により電極間の切断及び電極間の接続を行い、層間短絡と断線の修正を行うことを目的とする。
【００１９】
これにより、修正箇所が全てマトリクス内部で可能となるので、修正が容易になるとともに、従来方法で問題となっていた予備線によるノイズの発生等の問題の発生を排除でき、しかも、修正の際精度の高い装置を要しないという利点がある。
また、本発明は修正の際に接続する補助容量電極と対向する画素電極の領域の一部に特定の形状の導電層を配置し、自動リペアー装置によるリペアー位置の検出のマークとすることにより位置決めを容易にすることができるという特徴を有する。
【００２０】
【発明の実施の形態】
図１は、本発明の第１の実施例による薄膜トランジスタマトリクス基板の平面図を示す。
図１において、相互に平行配置された複数のゲートバスライン１が図の横方向に延在し、相互に隣り合うゲートバスライン１の間に、ゲートバスライン１と平行に蓄積容量が配置されている。ゲートバスライン１と蓄積容量バスライン２を絶縁膜が覆う。この絶縁膜の上に、ゲートバスライン１と交差する方向に複数のドレインバスライン３が延在する。ゲートバスライン１とドレインバスライン３の交差箇所、蓄積容量バスライン２とドレインバスライン３の重なり箇所は絶縁マトリクスによって絶縁されている。
ゲートバスライン１とドレインバスライン３の交差箇所に対応してＴＦＴが設けられている。ＴＦＴ４のドレイン領域４Ｄは、対応するドレインバスライン３に接続されている。対応するゲートバスライン３がＴＦＴ４のゲート電極を兼ねる。
【００２１】
ドレインバスライン３とＴＦＴ４の上の層間絶縁膜が覆い、この層間絶縁膜の上には複数の画素電極５が形成されている。各画素電極５は、相互に隣り合う２本のドレインバスライン３と２本のゲートバスライン１によって囲まれる各領域内に配置されている。図１では、図面の見やすさのため、画素電極５を破線で示す。画素電極５は層間絶縁膜１２に設けられたコンタクトホール７を介して、対応するＴＦＴ４のソース領域４Ｓに接続されている。
【００２２】
蓄積容量バスライン２から分岐した補助容量電極６が、各画素電極毎にドレインバスライン３に近接して設けられている。補助容量電極６の一部は突出しドレインバスライン３と重なり領域を有している。図１では、突出部分は２ヵ所設けられた例を示しているが２ヵ所以上設けることも可能である。
例えば、相互に隣り合う２本のドレインバスライン３の間隔は８０μｍ、ドレインバスライン３の幅は１０μｍ、補助容量電極６とドレインバスライン３の最近接間隔は１μｍである。補助容量電極６の幅は６μｍであり長さは９０μｍである。補助容量電極６に設けた突出部分の長さは、４μｍ、幅は３μｍである。
【００２３】
また、相互に隣接する２本のゲートバスライン１の間隔は２５６μｍ、蓄積容量バスライン２の幅は２０μｍである。
図２Ａは、図１の薄膜トランジスタマトリクス基板の一点鎖線Ａ−Ａ’に対応する断面図を示す。ガラス基板１０の面上に、クロム（Ｃｒ）からなるゲートバスライン１と蓄積容量バスライン２が形成されている。ゲートバスライン１や蓄積容量バスライン２は、例えばスパッタリングによりガラス基板１０の全領域にＣｒ膜を堆積した後、このＣｒ膜をパターニングして形成される。Ｃｒ膜のパターニングにより、図１に示す補助容量電極６も同時に形成される。ゲートバスライン１と蓄積容量バスライン２を覆うようにＳｉＮからなる厚さ４００ｎｍのゲート絶縁膜１１が形成されている。ゲート絶縁膜１１は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成される。ゲート絶縁膜１１の表面のうちＴＦＴ４を形成すべき領域上に、厚さ１５０ｎｍのアモルファスシリコン膜４Ｃが形成されている。アモルファスシリコン膜４Ｃの表面のうちソース及びドレインに対応する領域上に、それぞれＴｉ／Ａｌ／Ｔｉの３層構造を有するソース電極４Ｓ及びドレイン電極４Ｄが形成されている。下側Ｔｉ層の厚さは約２０ｎｍ、Ａｌ層の厚さは約５０ｎｍ、上側Ｔｉ層の厚さは約８０ｎｍである。ソース電極４Ｓ及びドレイン電極４Ｄは、図１に示すドレインバスライン３と同時に形成される。
【００２４】
アモルファスシリコン膜４Ｃの堆積は、例えば原料ガスとしてＳｉＨ４を用いたＰＥ−ＣＶＤにより行い、パターニングは、レジストパターンをマスクとし、プラズマアッシャーを用いたエッチングにより行う。Ｔｉ層、Ａｌ層の堆積は、スパッタリングにより行い、パターニングは、レジストパターンをマスクとし、ウエット処理を用いたエッチングにより行う。ゲート絶縁膜１１の表面上に、ＴＦＴを覆うようにＳｉＮからなる厚さ約３０μｍの層間絶縁膜１２が形成されている。層間絶縁膜１２は、例えばＰＥ−ＣＶＤにより形成される。
【００２５】
層間絶縁膜１２の表面上に、インジウムすずオキサイド（ＩＴＯ）からなる複数の画素電極５が形成されている。画素電極５は、例えばスパッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニングして形成される。各透明画素電極５は、層間絶縁膜１２に形成されたコンタクトホール７を介して対応するＴＦＴ４のソース電極４Ｓに接続されている。
【００２６】
図１に示すように、補助容量電極６は、部分的に画素電極と重なっているが、蓄積容量バスライン及び補助容量電極と画素電極との重なり部分により、図１４Ｂに示す補助容量ＣＳが形成される。
図２Ｂは、図１の一点鎖線Ｂ−Ｂ’における断面図を示す。透明基板１０の上に補助容量電極６が配置され、補助容量電極６をゲート絶縁膜１１が被覆する。ゲート絶縁膜１１の上にはドレインバスライン３が配置される。ドレインバスライン３を層間絶縁膜１２が被覆し、その上に画素電極５が配置されている。
【００２７】
ドレインバスライン３と補助容量電極６とは、基板面内に関して近接配置され、基板の法線方向に関してはゲート絶縁膜１１のみが介在する。このため、図中に楕円で示した部分で層間短絡を生じやすい。
補助容量電極６とドレインバスライン３が短絡した場合は、補助容量電極をレーザ光照射切断すればよい。例えば、図１中の点Ｓ１で短絡が発生した場合は対応する切断可能な点Ｃ１において補助容量電極を切断する。レーザ光としては、例えば波長１０６４ｎｍ、強度０．５３ＭＷ，ビームスポットサイズ２〜１０μｍφのＹＡＧレーザを使用することができる。
【００２８】
上記実施例では、修正に予備線を使用する必要がないため、予備線用の額縁領域を必要としない。さらには、１本のドレインバスラインの複数の画素で短絡が発生した場合でも修正が可能である。
図３は、本発明の第１の実施例による薄膜トランジスタマトリクス基板と同様の構成において、ドレインバスラインの断線があった場合の修正方法を示したものである。例えば、Ｂ１でドレインバスラインの断線があった場合には、ドレインバスライン３と補助容量電極の重なり領域Ｗ１，Ｗ２をレーザ光照射し、補助容量電極６を蓄積容量バスライン２との分岐点Ｃ ２ で切断することにより修正がなされる。
【００２９】
図４Ａは、本発明の第２の実施例による薄膜トランジスタマトリクス基板の平面図を示す。第２実施例は、補助容量電極６と画素電極５の重なる領域においてドレインバスライン３と同一の層に島状の導電層８が形成してある点で第１実施例と異なっている。島状の導電層８を設けるのは、補助容量電極６と画素電極５とをレーザ光の照射により接続する場合において接続を容易にするためである。また、この島状の導電層８の平面形状により、自動リペアー装置による修正の際、レーザ照射部分を容易に認識できるという利点がある。
【００３０】
図４Ｂは、図４Ａにおける一点鎖線Ｃ−Ｃ’の断面を示している。図面４Ｂにおいて、第１実施例と同様に、基板上にクロム（Ｃｒ）からなるゲートバスライン１と蓄積容量バスライン２を形成した後、ゲートバスライン１と蓄積容量バスライン２を覆うようにＳｉＮからなるゲート絶縁膜１１を形成、ゲート絶縁膜１１の表面にソース電極４Ｓ及びドレイン電極４Ｄ及びドレインバスライン３を形成すると同時に島状の導電層８を形成することができる。
【００３１】
ドレインバスラインに断線Ｂ２が生じた場合は、図４Ａに示す様にドレインバスライン３と補助容量電極６の重なり領域Ｗ１４及びＷ１５を電気的に接続し、島状の導電層８の部分をレーザ光の照射により補助容量電極６と画素電極５を電気的に接続し、さらに補助容量電極６を蓄積容量バスライン２との２ヵ所の分岐部Ｃ３、Ｃ４で切断することにより断線を修正することができる。
【００３２】
図５は、本発明の第３の実施例による薄膜トランジスタマトリクス基板の平面図を示す。ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する補助電極（Ａ）９が、蓄積容量バスライン２と交差して形成されている。例えば、補助電極（Ａ）９には、幅１０μｍで厚さ１５０ｎｍである。第３実施例も第１の実施例と同様な方法によって作成され、補助電極（Ａ）９はドレインバスライン３、ソース電極４Ｓと同に形成される。
【００３３】
ドレインバスライン３の断線は、ドレインバスライン３の蓄積容量バスライン２との交差部分付近でも生じる。断線Ｂ３が生じた場合には、図５に示すように、ドレインバスライン３と補助電極６の重なり領域Ｗ３，Ｗ６、第１電極９と補助電極６の重なり領域Ｗ４，Ｗ５及び補助容量電極６の蓄積容量バスライン２との分岐部分Ｃ５，Ｃ６をレーザ光照射により接続又は切り離すことにより修正ができる。
【００３４】
図６は、第３実施例による薄膜トランジスタマトリクス基板と同様の構成において、蓄積容量バスライン２とドレインバスライン３がその交差部分Ｓ４で短絡した場合における修正方法を示したものである。短絡が生じた場合には、ドレインバスライン３をＣ ７ ，Ｃ ８ で、補助容量電極６をＣ９，Ｃ１０で切断し、ドレインバスライン３と補助容量電極６の重なり領域Ｗ９，Ｗ１０、補助電極（Ａ）９と補助容量電極６の重なり領域Ｗ１１，Ｗ１２をレーザ光照射により、電気的に接続することにより修正が可能である。
【００３５】
図７は、本発明の第４の実施例による薄膜トランジスタマトリクス基板の平面図を示す。図７に示す第４実施例では、ドレイン電極層と同一の層に形成された電極であってドレインバスライン３に沿って延在しその両端に前記補助容量電極６と重なり領域を有し、ゲートバスライン１と交差して形成されている補助電極（Ｂ）１０を有する。
【００３６】
図７は、ドレインバスライン３とゲートバスライン１の交差領域で短絡が生じた場合の修正方法を示す。短絡Ｓ５が生じた場合、レーザ照射により、補助電極（Ｂ）１０と補助容量電極の重なり領域Ｗ１３，Ｗ１４及びドレインバスライン３と補助容量電極６の重なり領域Ｗ １５ ，Ｗ １６ を電気的に接続し、ドレインバスライン３をゲートバスライン１の近傍Ｃ１１，Ｃ１２及び補助容量電極６を蓄積容量バスライン２との分岐部分Ｃ１３，Ｃ１４を電気的に切り離すことにより修正が可能である。
【００３７】
図８Ａは、本発明の第５の実施例の薄膜トランジスタマトリクス基板の平面図を示している。図８Ａにおいて、相互に平行配置された複数のゲートバスライン１が図の横方向に延在し、相互に隣り合うゲートバスライン１の間に、ゲートバスライン１と平行に蓄積容量バスライン２が配置されている。ゲートバスライン１と蓄積容量バスライン２を絶縁膜が覆う。この絶縁膜に上に、ゲートバスライン１と交差する方向に複数のドレインバスライン３が延在する。ゲートバスライン１とドレインバスライン３の交差箇所、蓄積容量バスライン２とドレインバスライン３の重なり領域は絶縁膜によって絶縁されている点は実施例１と同様であるが、ドレインバスライン３と蓄積容量バスライン２の交差する領域において画素電極５と同一の層であってその交差領域を覆う領域に導電層が形成されている。
【００３８】
図８Ｂは、図８Ａにおける一点鎖線Ｄ−Ｄ’に対応する断面を示している。基板上にゲート電極２を形成した後、ゲート絶縁膜１１で覆い、その表面にドレインバスライン３が形成される。ドレインバスライン３を層間絶縁膜１２で覆う。
層間絶縁膜１２の表面上に、インジウムすずオキサイド（ＩＴＯ）からなる複数の画素電極５が形成される。画素電極５は、例えばスパッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニングして形成される。この際、ドレインバスライン３と蓄積容量バスライン２の交差する領域を覆う領域に島状ＩＴＯ膜１３を形成する。
【００３９】
図８ＢのＢ ３ で示した部分はゲート電極に基づく段差のために断線が生じやすい。断線が生じたバスラインは断線部分Ｂの両側の部分（図中の矢印の部分）をレーザ光照射により溶融し、ＩＴＯ膜１３とドレインバスライン３を接続することによりドレインバスラインの断線を修復することができる。
図９は、本発明の第６の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
【００４０】
図９において、ゲートバスライン１の一部を画素の両サイドで突起させ、該突起部が画素電極の一部と重なり領域を有するようにする。図９の様にゲートバスラインに断線が存在した場合の修正方法が同時に示されている。Ｂ４で断線が生じた場合には、ゲートバスラインの突起部と画素電極が重なる点Ｗ１７とＷ１８でレーザ照射し、ゲートバスラインと画素電極を通して電気的に短絡させ、ドレイン電極部Ｃ１５及び画素電極の透明導電膜をレーザカットして切り離し、ＴＦＴからの影響を無くす。
【００４１】
図１０は、本発明の第７の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１０において、ゲートバスライン１の一部が画素の両サイドで突起し、該突起部が画素電極の一部が画素電極の一部と重なり領域を有することは、第６の実施例と同様であるが、透明導電膜と同一の層に形成され、前記の突起部と重なり領域を有する透明導電膜とは独立した導電膜が設けられている。
【００４２】
ゲートバスライン又はゲートバスラインとクロスするゲートバスラインに断線のある場合の修復方法を図１０で示す。独立した導電膜上のＷ１９とＷ２０にレーザ照射し、ゲートバスラインと画素電極を電気的に短絡させ、次いでゲートバスラインの突起部Ｗ２１とＷ２２にレーザ照射し、ゲートバスラインと画素電極を電気的に短絡させ、Ｗ１９、Ｗ２０、Ｗ２１、Ｗ２２を電気的に短絡しておく。この場合、前の実施例と同様にドレイン電極部Ｃ１６及び画素電極をレーザカットしておく。
【００４３】
図１１は、本発明の第８の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１１において、画素電極の一部が画素の両サイドで突出したゲートバスラインの突起部に重なり、また、画素電極の一部はゲートバスラインに平行に延びて隣の画素部のゲートバスライン突起部と重なり領域を有する様に画素電極が形成されている。
【００４４】
ゲートバスライン又はゲートバスラインとクロスするゲートバスラインに断線のある場合の修復方法を図１１で示す。ゲートバスラインの突起部Ｗ２２、Ｗ２３にレーザを照射し、かつＷ２４にレーザを照射することにより、第７実施例より少ないレーザ照射回数でゲートバスラインと画素電極を通して電気的に短絡が可能である。この場合も、第６、第７実施例と同様にドレイン電極部Ｃ１７及び画素電極をレーザでカットしておく。
【００４５】
図１２は、本発明の第９の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１２において、蓄積容量用電極からドレインバスラインに平行して近接して延ばされた補助蓄積容量用電極の片方を、隣の画素電極と重なり領域を有するようにしたものである。
【００４６】
蓄積容量用電極ラインに断線がある場合、又は、蓄積容量用電極バスラインがドレインバスラインとクロスする部分に断線のある場合の修復方法を図１２に示す。画素内の蓄積容量用電極部の断線とドレインバスラインとクロスする部分に断線の存在する場合、クロス部分の修正は片方の補助電極容量電極を延ばしたＷ２５を先にレーザを照射し、続いてバスラインのＷ２６に照射することで修正することができる。また、断線Ｂ１０はＷ２６とＷ２７をレーザ照射することで修正が可能である。確率的にはＢ１０の部分が多くなるが、その場合はその画素のＴＦＴの影響を無くすために、ドレイン電極Ｃ１８及び画素電極をレーザカットしておく。また、ドレインバスラインとクロスするＢ９でも断線した場合には、隣のドレイン電極と画素電極もレーザカットしておく。
【００４７】
図１３は、本発明の第１０の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１３において、本発明の第６の実施例と第９の実施例を組み合わせたものであり、蓄積容量用電極バスラインがドレインバスラインとクロスする部分で断線した場合およびゲートバスラインが断線した場合の修正が可能であることを示している。
【００４８】
クロスする部分の断線Ｂ１１とＢ５０が生じた場合、補助電極と画素電極の重なり領域Ｗ３０，Ｗ３１およびゲートバスラインの突起部と画素電極の重なり領域Ｗ２８、Ｗ２９を順次、レーザ照射して電気的に短絡し、ドレイン電極をドレインバスラインから切り離すためＣ１９でレーザカットすれば良い。この場合も、実施例と同様に画素電極をレーザカットしておく。
【００４９】
この他、他の組み合わせとして、第７の実施例と第９の実施例の組み合わせ，あるいは第８の実施例と第９の実施例の組み合わせなども可能である。
【００５０】
【発明の効果】
本発明によれば、簡便な方法によりマトリクスの内部において欠陥の修正ができるので、総合的なデバイスの製造歩留まりを大幅に向上することができる。
なお、本明細書では、ドレインバスラインの断線と短絡の場合を中心に述べたが、ゲートバスラインの断線と短絡の場合にもドレインバスラインの場合と同様の手段により層間短絡および断線を修復できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図２】図２−Ａは、図１におけるＡ−Ａ’の断面を示す図である。図２−Ｂは、図１におけるＢ−Ｂ’の断面を示す図である。
【図３】本発明の第１の実施例による薄膜トランジスタマトリクス基板の平面図の修正方法を示す図である。
【図４】図４−Ａは、本発明の第２の実施例による薄膜トランジスタマトリクス基板の修正方法を示す図である。
【図５】本発明の第３の実施例による薄膜トランジスタマトリクス基板の平面図であって、ドレインと蓄積容量バスライン間の断線の修正方法を示す図である。
【図６】本発明の第３の実施例による薄膜トランジスタマトリクス基板の平面図であって、ドレインと蓄積容量バスライン間の短絡の修正方法を示す図である。
【図７】本発明の第４の実施例による薄膜トランジスタマトリクス基板の平面図であ る。
【図８】図８−Ａは、本発明の第５の実施例による薄膜トランジスタマトリクス基板の平面図を示す図である。図８−Ｂは、図８−Ａにおける一点鎖線Ｄ−Ｄ’の断面を示す図である。
【図９】本発明の第６の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１０】本発明の第７の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１１】本発明の第８の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１２】本発明の第９の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１３】本発明の第１０の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１４】図１４−Ａは、従来の薄膜トランジスタマトリクス基板を示平図である。図１４−Ｂは、図１４−Ａの薄膜トランジスタマトリクス基板による液晶表示装置の１画素に対する等価回路を示す図である。
【図１５】従来の薄膜トランジスタマトリクス基板における修正方法を示す図である。
【符号の説明】
１ ゲートバスライン
２ 蓄積容量バスライン
３ ドレインバスライン
４ ＴＦＴ
４Ｓ ソース電極
４Ｇ ゲート電極
４Ｄ ドレイン電極
５ 画素電極
６ 補助容量電極
７ コンタクトホール
８ 導電層
９ 補助電極（Ａ）
１０ 補助電極（Ｂ）
１１ ゲート絶縁膜
１２ 層間絶縁膜
１３ 島状ＩＴＯ
１４ 基板
１０８、１０９ 予備線
Ｓ１〜Ｓ５ 短絡箇所
Ｂ１〜Ｂ１１ 断線部分
Ｗ１〜Ｗ３１ レーザ光照射による接続箇所
Ｃ１〜Ｃ１９ レーザ光照射による切断箇所
【発明の属する技術分野】
本発明は、液晶ディスプレイ等の駆動に用いる薄膜トランジスタマトリクス基板に関し、特に、バスラインの断線と層間短絡を修正するための電極を有することを特徴とする薄膜トランジスタマトリクス基板及びその修正方法に関する。
【０００２】
【従来の技術】
図１４Ａ及び１４Ｂを使用して、従来例による薄膜トランジスタ（ＴＦＴ）マトリクス基板について説明する。図１４Ａは、ＴＦＴ基板の平面図を示す。透明基板の表面上に図１４Ａの横方向に延在する複数のゲートバスライン１０１と縦方向に延在するドレインバスライン１０３が形成されている。ゲートバスライン１０１とドレインバスライン１０３との交差箇所において、両者は絶縁膜により電気的に絶縁されている。隣り合う２本のゲートバスライン１０１の間に、ゲートバスライン１０１とほぼ平行に延在する蓄積容量バスライン１０２が配置されている。蓄積容量バスライン１０２とドレインバスライン１０３との交差箇所においても、両者は同様に絶縁されている。蓄積容量バスライン１０２には、一定の電位、例えば接地電位が与えられている。
【０００３】
ゲートバスライン１０１とドレインバスライン１０３との交差箇所に対応してＴＦＴ１０４が形成されている。ＴＦＴ１０４のドレイン電極は対応するドレインバスライン１０３に接続され、対応するゲートバスライン１０１がゲート電極を兼ねる。ＴＦＴ１０４のソース電極には、画素電極１０５が接続されている。画素電極１０５は、ゲートバスライン１０１とドレインバスライン１０３とによって囲まれた領域内に配置される。蓄積容量バスライン１０２から分岐した補助容量電極１０６が、各補助容量電極の配置された領域ごとに、ドレインバスライン１０３に平行に、かつ近接して配置されている。画素電極１０５と、蓄積容量バスライン１０２及び補助容量電極１０６との間に補助容量ＣＳが形成される。
【０００４】
このＴＦＴ基板に共通電極基板が対向配置され、２枚の基板間に液晶材料が挟持される。図１４Ｂは、図１４Ａの液晶表示装置の一画素に対応する等価回路を示す。画素電極１０５と共通電極との間に液晶容量ＣＬＣが形成され、それに並列に補助容量ＣＳが形成される。また、画素電極１０５とドレインバスライン１０３との間に、浮遊容量Ｃ ＤＳ が形成される。ＴＦＴ１０４が非導通状態の時、即ち当該画素が非選択状態の時にドレインバスライン１０３の電位が変動すると、浮遊容量Ｃ ＤＳ による容量結合により、該画素１０５の電位も変動する。この電圧変動量ΔＶは、
ΔＶ＝Ｃ ＤＳ ／（Ｃ ＤＳ ＋ＣＬＣ＋ＣＳ） ・・・（１）
と表される。この電圧変動により表示画素の走査方向（ドレインバスライン１０３と平行な方向）に沿った輝度の傾斜と表示パターンに依存したクロストーク（輝度むら）が生じる。
【０００５】
図１４Ａの場合には、液晶容量ＣＬＣに並列に補助容量ＣＳが挿入されているために、電圧変動が少なくなる。このように、蓄積容量バスライン１０２および補助容量電極１０６を配置して補助容量Ｃ Ｓ を大きくすることにより、ドレインバスライン１０３の電圧変動による影響を低減し、表示品質を高めることができる。
【０００６】
【発明が解決しようとする課題】
図１４Ａに示すように補助容量電極１０６は、できるだけ大きな開口率を得るためドレインバスライン１０３に近接して配置される。補助容量電極１０６とドレインバスライン１０３との間の絶縁膜の不良、両パターンの位置合わせ誤差等により両者が電気的に短絡してしまう場合がある。同様に、ドレインバスライン１０３とゲートバスライン１０１及び蓄積容量バスライン１０２との短絡もおこる。さらに、電極パターン形成時のゴミ、異物、又はマスクの傷等によりバスラインの断線が生じることもある。このような、層間短絡あるいはバスラインの断線が１ケ所でも生じるとＴＦＴマトリクスは不良品となってしまう。このため、その欠陥を製造段階で修正できるか否かは製造歩留まりを大きく左右する要因となる。
【０００７】
図１５を参照して短絡又は断線の発生した場合の修正方法について説明する。図１５はＴＦＴマトリクス基板の概略平面図を示す。ＴＦＴ１０４と画素電極１０５がマトリクス状に配置された表示領域の上下の周辺部に予備線１０８、１０９が配置されている。予備線１０８、１０９は例えば４〜１０本用意されている。各予備線１０８、１０９は、表示領域の上下において、各ドレインバスラインと交差している。ドレインバスライン１０３において断線Ｂ０が発生した場合断線修正点Ｗ０とＷ００において予備線とドレインバスライン１０３を接続する。接続はレーザ光照射により、絶縁膜と金属膜とを溶解させることにより行われる。予備線１０８、１０９をドレイン線等と同様に外部回路を取り出し、電気的に接続すると、ドレインバスライン１０３の断線修復が可能となる。
図１５に示すように、従来の方法によると修正用の予備線１０８並びに１０９は、絶縁膜を介して他の多くのバスラインと交差するため、容量結合により、該ラインにノイズが重畳される。この影響を少なくするためには、該ラインの抵抗を低くすることが有効であるが、そのためには、ライン幅を広くする必要がある。しかし、このライン幅の拡大により今度はライン間の層間短絡の確率が高くなり、修正用のラインで却って欠陥を作ってしまうという問題が発生するおそれがある。また、実際の修正作業では、当該欠陥箇所と修正箇所が距離的に離れているため、修正には基板を移動させる精度の良い高価な装置が必要となる。
【０００８】
さらに、従来法では、マトリクス基板から、外部回路に取り出す予備線を設置する必要があり、このノイズ対策にも多くの配慮をしなければならないという不都合がある。
また、準備する予備線の本数以上のドレインバスラインでの断線・短絡が生じた場合、１本のドレインバスライン中の複数の画素での短絡・断線が発生した場合も修正は不可能である。
【０００９】
本発明の目的は、ドレインバスラインと補助容量電極との短絡、ドレインバスラインの断線、ドレインバスラインとゲートバスラインの短絡が生じた場合、あるいはゲートバスラインの断線が生じた場合にマトリクス内で容易に欠陥を修正可能なＴＦＴトランジスタマトリクス基板を提供することであり、また、欠陥箇所の修正作業において、欠陥箇所の検出が容易にでき、特に自動リペアー装置による修正の際位置決めが容易にできるＴＦＴトランジスタマトリクス基板を提供することである。
【００１０】
【課題を解決するための手段】
本発明の目的を達成するため、本発明の請求項１に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極は、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなり、該補助容量電極は、部分的にドレインバスラインと重なり領域を有し、ドレイン電極層と同一の層に形成された電極であってドレインバス ラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する１又は２以上の電極を有することを特徴とする薄膜トランジスタマトリクス基板が提供される。
【００１１】
本発明の目的を達成するため、本発明の請求項２に記載の通り、ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する電極が、蓄積容量バスラインと交差し同一の蓄積容量バスラインから分岐した補助容量電極と重なり領域を有する電極であることを特徴とする請求項１に記載の薄膜トランジスタマトリクス基板が提供される。
【００１２】
本発明の目的を達成するため、本発明の請求項３に記載の通り、ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する電極が、ゲートバスラインと交差し異なる蓄積容量バスラインから分岐した補助容量電極と重なり領域を有する電極であることを特徴とする請求項１に記載の薄膜トランジスタマトリクス基板が提供される。
【００１３】
本発明の目的を達成するため、本発明の請求項４に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレインバスラインと補助容量電極との間で短絡が発見された場合、補助容量電極を前記蓄積容量バスラインとの分岐部で短絡箇所との間において切断する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１４】
本発明の目的を達成するため、本発明の請求項５に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレインバスラインが断線した場合には、ドレインバスラインと補助容量電極を複数の重なり領域で接続した後、前記補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１５】
本発明の目的を達成するため、本発明の請求項６に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向し て配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレインバスラインの断線が発見された場合、ドレインバスラインに関して同じ側に延在する２つの補助容量電極につき、該補助容量電極とドレインバスラインとの重なり領域及び該補助容量電極と画素電極を接続する工程、該補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１６】
本発明の目的を達成するため、本発明の請求項７に記載の通り、蓄積容量バスラインから分岐される補助容量電極と画素電極との重なり領域において補助容量電極と画素電極を接続する際、補助容量電極と画素電極が対向する領域の一部に形成された導電層を介して接続を行う工程を含む請求項６記載の薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１７】
本発明の目的を達成するため、本発明の請求項８に記載の通り、絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、ドレイン電極層と同一の層にドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する補助電極を形成し、ドレインバスラインの断線が発見された場合には、ドレインバスラインと補助容量電極の重なり領域を接続する工程、前記補助電極と補助容量電極の重なり領域を接続する工程、補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含み、ドレインバスラインと蓄積容量バスライン若しくはゲートバスラインとの間に短絡が発見された場合には、蓄積容量バスライン若しくはゲートバスラインの両側においてドレインバスラインを切断する工程、補助容量電極を蓄積容量バスラインとの分岐部で切断する工程、ドレインバスラインと補助容量電極とをその重なり領域で接続する工程、補助容量電極と補助電極とを接続する工程を含む薄膜トランジスタマトリクス基板の製造方法が提供される。
【００１８】
本発明は、このゲート電極層と同一の層に設けられた補助容量電極と、それに保護絶縁膜を通して対向するドレイン電極層と同一の層に補助の離散的な電極を設け、レーザ光の照射により電極間の切断及び電極間の接続を行い、層間短絡と断線の修正を行うことを目的とする。
【００１９】
これにより、修正箇所が全てマトリクス内部で可能となるので、修正が容易になるとともに、従来方法で問題となっていた予備線によるノイズの発生等の問題の発生を排除でき、しかも、修正の際精度の高い装置を要しないという利点がある。
また、本発明は修正の際に接続する補助容量電極と対向する画素電極の領域の一部に特定の形状の導電層を配置し、自動リペアー装置によるリペアー位置の検出のマークとすることにより位置決めを容易にすることができるという特徴を有する。
【００２０】
【発明の実施の形態】
図１は、本発明の第１の実施例による薄膜トランジスタマトリクス基板の平面図を示す。
図１において、相互に平行配置された複数のゲートバスライン１が図の横方向に延在し、相互に隣り合うゲートバスライン１の間に、ゲートバスライン１と平行に蓄積容量が配置されている。ゲートバスライン１と蓄積容量バスライン２を絶縁膜が覆う。この絶縁膜の上に、ゲートバスライン１と交差する方向に複数のドレインバスライン３が延在する。ゲートバスライン１とドレインバスライン３の交差箇所、蓄積容量バスライン２とドレインバスライン３の重なり箇所は絶縁マトリクスによって絶縁されている。
ゲートバスライン１とドレインバスライン３の交差箇所に対応してＴＦＴが設けられている。ＴＦＴ４のドレイン領域４Ｄは、対応するドレインバスライン３に接続されている。対応するゲートバスライン３がＴＦＴ４のゲート電極を兼ねる。
【００２１】
ドレインバスライン３とＴＦＴ４の上の層間絶縁膜が覆い、この層間絶縁膜の上には複数の画素電極５が形成されている。各画素電極５は、相互に隣り合う２本のドレインバスライン３と２本のゲートバスライン１によって囲まれる各領域内に配置されている。図１では、図面の見やすさのため、画素電極５を破線で示す。画素電極５は層間絶縁膜１２に設けられたコンタクトホール７を介して、対応するＴＦＴ４のソース領域４Ｓに接続されている。
【００２２】
蓄積容量バスライン２から分岐した補助容量電極６が、各画素電極毎にドレインバスライン３に近接して設けられている。補助容量電極６の一部は突出しドレインバスライン３と重なり領域を有している。図１では、突出部分は２ヵ所設けられた例を示しているが２ヵ所以上設けることも可能である。
例えば、相互に隣り合う２本のドレインバスライン３の間隔は８０μｍ、ドレインバスライン３の幅は１０μｍ、補助容量電極６とドレインバスライン３の最近接間隔は１μｍである。補助容量電極６の幅は６μｍであり長さは９０μｍである。補助容量電極６に設けた突出部分の長さは、４μｍ、幅は３μｍである。
【００２３】
また、相互に隣接する２本のゲートバスライン１の間隔は２５６μｍ、蓄積容量バスライン２の幅は２０μｍである。
図２Ａは、図１の薄膜トランジスタマトリクス基板の一点鎖線Ａ−Ａ’に対応する断面図を示す。ガラス基板１０の面上に、クロム（Ｃｒ）からなるゲートバスライン１と蓄積容量バスライン２が形成されている。ゲートバスライン１や蓄積容量バスライン２は、例えばスパッタリングによりガラス基板１０の全領域にＣｒ膜を堆積した後、このＣｒ膜をパターニングして形成される。Ｃｒ膜のパターニングにより、図１に示す補助容量電極６も同時に形成される。ゲートバスライン１と蓄積容量バスライン２を覆うようにＳｉＮからなる厚さ４００ｎｍのゲート絶縁膜１１が形成されている。ゲート絶縁膜１１は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成される。ゲート絶縁膜１１の表面のうちＴＦＴ４を形成すべき領域上に、厚さ１５０ｎｍのアモルファスシリコン膜４Ｃが形成されている。アモルファスシリコン膜４Ｃの表面のうちソース及びドレインに対応する領域上に、それぞれＴｉ／Ａｌ／Ｔｉの３層構造を有するソース電極４Ｓ及びドレイン電極４Ｄが形成されている。下側Ｔｉ層の厚さは約２０ｎｍ、Ａｌ層の厚さは約５０ｎｍ、上側Ｔｉ層の厚さは約８０ｎｍである。ソース電極４Ｓ及びドレイン電極４Ｄは、図１に示すドレインバスライン３と同時に形成される。
【００２４】
アモルファスシリコン膜４Ｃの堆積は、例えば原料ガスとしてＳｉＨ４を用いたＰＥ−ＣＶＤにより行い、パターニングは、レジストパターンをマスクとし、プラズマアッシャーを用いたエッチングにより行う。Ｔｉ層、Ａｌ層の堆積は、スパッタリングにより行い、パターニングは、レジストパターンをマスクとし、ウエット処理を用いたエッチングにより行う。ゲート絶縁膜１１の表面上に、ＴＦＴを覆うようにＳｉＮからなる厚さ約３０μｍの層間絶縁膜１２が形成されている。層間絶縁膜１２は、例えばＰＥ−ＣＶＤにより形成される。
【００２５】
層間絶縁膜１２の表面上に、インジウムすずオキサイド（ＩＴＯ）からなる複数の画素電極５が形成されている。画素電極５は、例えばスパッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニングして形成される。各透明画素電極５は、層間絶縁膜１２に形成されたコンタクトホール７を介して対応するＴＦＴ４のソース電極４Ｓに接続されている。
【００２６】
図１に示すように、補助容量電極６は、部分的に画素電極と重なっているが、蓄積容量バスライン及び補助容量電極と画素電極との重なり部分により、図１４Ｂに示す補助容量ＣＳが形成される。
図２Ｂは、図１の一点鎖線Ｂ−Ｂ’における断面図を示す。透明基板１０の上に補助容量電極６が配置され、補助容量電極６をゲート絶縁膜１１が被覆する。ゲート絶縁膜１１の上にはドレインバスライン３が配置される。ドレインバスライン３を層間絶縁膜１２が被覆し、その上に画素電極５が配置されている。
【００２７】
ドレインバスライン３と補助容量電極６とは、基板面内に関して近接配置され、基板の法線方向に関してはゲート絶縁膜１１のみが介在する。このため、図中に楕円で示した部分で層間短絡を生じやすい。
補助容量電極６とドレインバスライン３が短絡した場合は、補助容量電極をレーザ光照射切断すればよい。例えば、図１中の点Ｓ１で短絡が発生した場合は対応する切断可能な点Ｃ１において補助容量電極を切断する。レーザ光としては、例えば波長１０６４ｎｍ、強度０．５３ＭＷ，ビームスポットサイズ２〜１０μｍφのＹＡＧレーザを使用することができる。
【００２８】
上記実施例では、修正に予備線を使用する必要がないため、予備線用の額縁領域を必要としない。さらには、１本のドレインバスラインの複数の画素で短絡が発生した場合でも修正が可能である。
図３は、本発明の第１の実施例による薄膜トランジスタマトリクス基板と同様の構成において、ドレインバスラインの断線があった場合の修正方法を示したものである。例えば、Ｂ１でドレインバスラインの断線があった場合には、ドレインバスライン３と補助容量電極の重なり領域Ｗ１，Ｗ２をレーザ光照射し、補助容量電極６を蓄積容量バスライン２との分岐点Ｃ ２ で切断することにより修正がなされる。
【００２９】
図４Ａは、本発明の第２の実施例による薄膜トランジスタマトリクス基板の平面図を示す。第２実施例は、補助容量電極６と画素電極５の重なる領域においてドレインバスライン３と同一の層に島状の導電層８が形成してある点で第１実施例と異なっている。島状の導電層８を設けるのは、補助容量電極６と画素電極５とをレーザ光の照射により接続する場合において接続を容易にするためである。また、この島状の導電層８の平面形状により、自動リペアー装置による修正の際、レーザ照射部分を容易に認識できるという利点がある。
【００３０】
図４Ｂは、図４Ａにおける一点鎖線Ｃ−Ｃ’の断面を示している。図面４Ｂにおいて、第１実施例と同様に、基板上にクロム（Ｃｒ）からなるゲートバスライン１と蓄積容量バスライン２を形成した後、ゲートバスライン１と蓄積容量バスライン２を覆うようにＳｉＮからなるゲート絶縁膜１１を形成、ゲート絶縁膜１１の表面にソース電極４Ｓ及びドレイン電極４Ｄ及びドレインバスライン３を形成すると同時に島状の導電層８を形成することができる。
【００３１】
ドレインバスラインに断線Ｂ２が生じた場合は、図４Ａに示す様にドレインバスライン３と補助容量電極６の重なり領域Ｗ１４及びＷ１５を電気的に接続し、島状の導電層８の部分をレーザ光の照射により補助容量電極６と画素電極５を電気的に接続し、さらに補助容量電極６を蓄積容量バスライン２との２ヵ所の分岐部Ｃ３、Ｃ４で切断することにより断線を修正することができる。
【００３２】
図５は、本発明の第３の実施例による薄膜トランジスタマトリクス基板の平面図を示す。ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する補助電極（Ａ）９が、蓄積容量バスライン２と交差して形成されている。例えば、補助電極（Ａ）９には、幅１０μｍで厚さ１５０ｎｍである。第３実施例も第１の実施例と同様な方法によって作成され、補助電極（Ａ）９はドレインバスライン３、ソース電極４Ｓと同に形成される。
【００３３】
ドレインバスライン３の断線は、ドレインバスライン３の蓄積容量バスライン２との交差部分付近でも生じる。断線Ｂ３が生じた場合には、図５に示すように、ドレインバスライン３と補助電極６の重なり領域Ｗ３，Ｗ６、第１電極９と補助電極６の重なり領域Ｗ４，Ｗ５及び補助容量電極６の蓄積容量バスライン２との分岐部分Ｃ５，Ｃ６をレーザ光照射により接続又は切り離すことにより修正ができる。
【００３４】
図６は、第３実施例による薄膜トランジスタマトリクス基板と同様の構成において、蓄積容量バスライン２とドレインバスライン３がその交差部分Ｓ４で短絡した場合における修正方法を示したものである。短絡が生じた場合には、ドレインバスライン３をＣ ７ ，Ｃ ８ で、補助容量電極６をＣ９，Ｃ１０で切断し、ドレインバスライン３と補助容量電極６の重なり領域Ｗ９，Ｗ１０、補助電極（Ａ）９と補助容量電極６の重なり領域Ｗ１１，Ｗ１２をレーザ光照射により、電気的に接続することにより修正が可能である。
【００３５】
図７は、本発明の第４の実施例による薄膜トランジスタマトリクス基板の平面図を示す。図７に示す第４実施例では、ドレイン電極層と同一の層に形成された電極であってドレインバスライン３に沿って延在しその両端に前記補助容量電極６と重なり領域を有し、ゲートバスライン１と交差して形成されている補助電極（Ｂ）１０を有する。
【００３６】
図７は、ドレインバスライン３とゲートバスライン１の交差領域で短絡が生じた場合の修正方法を示す。短絡Ｓ５が生じた場合、レーザ照射により、補助電極（Ｂ）１０と補助容量電極の重なり領域Ｗ１３，Ｗ１４及びドレインバスライン３と補助容量電極６の重なり領域Ｗ １５ ，Ｗ １６ を電気的に接続し、ドレインバスライン３をゲートバスライン１の近傍Ｃ１１，Ｃ１２及び補助容量電極６を蓄積容量バスライン２との分岐部分Ｃ１３，Ｃ１４を電気的に切り離すことにより修正が可能である。
【００３７】
図８Ａは、本発明の第５の実施例の薄膜トランジスタマトリクス基板の平面図を示している。図８Ａにおいて、相互に平行配置された複数のゲートバスライン１が図の横方向に延在し、相互に隣り合うゲートバスライン１の間に、ゲートバスライン１と平行に蓄積容量バスライン２が配置されている。ゲートバスライン１と蓄積容量バスライン２を絶縁膜が覆う。この絶縁膜に上に、ゲートバスライン１と交差する方向に複数のドレインバスライン３が延在する。ゲートバスライン１とドレインバスライン３の交差箇所、蓄積容量バスライン２とドレインバスライン３の重なり領域は絶縁膜によって絶縁されている点は実施例１と同様であるが、ドレインバスライン３と蓄積容量バスライン２の交差する領域において画素電極５と同一の層であってその交差領域を覆う領域に導電層が形成されている。
【００３８】
図８Ｂは、図８Ａにおける一点鎖線Ｄ−Ｄ’に対応する断面を示している。基板上にゲート電極２を形成した後、ゲート絶縁膜１１で覆い、その表面にドレインバスライン３が形成される。ドレインバスライン３を層間絶縁膜１２で覆う。
層間絶縁膜１２の表面上に、インジウムすずオキサイド（ＩＴＯ）からなる複数の画素電極５が形成される。画素電極５は、例えばスパッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニングして形成される。この際、ドレインバスライン３と蓄積容量バスライン２の交差する領域を覆う領域に島状ＩＴＯ膜１３を形成する。
【００３９】
図８ＢのＢ ３ で示した部分はゲート電極に基づく段差のために断線が生じやすい。断線が生じたバスラインは断線部分Ｂの両側の部分（図中の矢印の部分）をレーザ光照射により溶融し、ＩＴＯ膜１３とドレインバスライン３を接続することによりドレインバスラインの断線を修復することができる。
図９は、本発明の第６の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
【００４０】
図９において、ゲートバスライン１の一部を画素の両サイドで突起させ、該突起部が画素電極の一部と重なり領域を有するようにする。図９の様にゲートバスラインに断線が存在した場合の修正方法が同時に示されている。Ｂ４で断線が生じた場合には、ゲートバスラインの突起部と画素電極が重なる点Ｗ１７とＷ１８でレーザ照射し、ゲートバスラインと画素電極を通して電気的に短絡させ、ドレイン電極部Ｃ１５及び画素電極の透明導電膜をレーザカットして切り離し、ＴＦＴからの影響を無くす。
【００４１】
図１０は、本発明の第７の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１０において、ゲートバスライン１の一部が画素の両サイドで突起し、該突起部が画素電極の一部が画素電極の一部と重なり領域を有することは、第６の実施例と同様であるが、透明導電膜と同一の層に形成され、前記の突起部と重なり領域を有する透明導電膜とは独立した導電膜が設けられている。
【００４２】
ゲートバスライン又はゲートバスラインとクロスするゲートバスラインに断線のある場合の修復方法を図１０で示す。独立した導電膜上のＷ１９とＷ２０にレーザ照射し、ゲートバスラインと画素電極を電気的に短絡させ、次いでゲートバスラインの突起部Ｗ２１とＷ２２にレーザ照射し、ゲートバスラインと画素電極を電気的に短絡させ、Ｗ１９、Ｗ２０、Ｗ２１、Ｗ２２を電気的に短絡しておく。この場合、前の実施例と同様にドレイン電極部Ｃ１６及び画素電極をレーザカットしておく。
【００４３】
図１１は、本発明の第８の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１１において、画素電極の一部が画素の両サイドで突出したゲートバスラインの突起部に重なり、また、画素電極の一部はゲートバスラインに平行に延びて隣の画素部のゲートバスライン突起部と重なり領域を有する様に画素電極が形成されている。
【００４４】
ゲートバスライン又はゲートバスラインとクロスするゲートバスラインに断線のある場合の修復方法を図１１で示す。ゲートバスラインの突起部Ｗ２２、Ｗ２３にレーザを照射し、かつＷ２４にレーザを照射することにより、第７実施例より少ないレーザ照射回数でゲートバスラインと画素電極を通して電気的に短絡が可能である。この場合も、第６、第７実施例と同様にドレイン電極部Ｃ１７及び画素電極をレーザでカットしておく。
【００４５】
図１２は、本発明の第９の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１２において、蓄積容量用電極からドレインバスラインに平行して近接して延ばされた補助蓄積容量用電極の片方を、隣の画素電極と重なり領域を有するようにしたものである。
【００４６】
蓄積容量用電極ラインに断線がある場合、又は、蓄積容量用電極バスラインがドレインバスラインとクロスする部分に断線のある場合の修復方法を図１２に示す。画素内の蓄積容量用電極部の断線とドレインバスラインとクロスする部分に断線の存在する場合、クロス部分の修正は片方の補助電極容量電極を延ばしたＷ２５を先にレーザを照射し、続いてバスラインのＷ２６に照射することで修正することができる。また、断線Ｂ１０はＷ２６とＷ２７をレーザ照射することで修正が可能である。確率的にはＢ１０の部分が多くなるが、その場合はその画素のＴＦＴの影響を無くすために、ドレイン電極Ｃ１８及び画素電極をレーザカットしておく。また、ドレインバスラインとクロスするＢ９でも断線した場合には、隣のドレイン電極と画素電極もレーザカットしておく。
【００４７】
図１３は、本発明の第１０の実施例の薄膜トランジスタマトリクス基板の平面図を示している。
図１３において、本発明の第６の実施例と第９の実施例を組み合わせたものであり、蓄積容量用電極バスラインがドレインバスラインとクロスする部分で断線した場合およびゲートバスラインが断線した場合の修正が可能であることを示している。
【００４８】
クロスする部分の断線Ｂ１１とＢ５０が生じた場合、補助電極と画素電極の重なり領域Ｗ３０，Ｗ３１およびゲートバスラインの突起部と画素電極の重なり領域Ｗ２８、Ｗ２９を順次、レーザ照射して電気的に短絡し、ドレイン電極をドレインバスラインから切り離すためＣ１９でレーザカットすれば良い。この場合も、実施例と同様に画素電極をレーザカットしておく。
【００４９】
この他、他の組み合わせとして、第７の実施例と第９の実施例の組み合わせ，あるいは第８の実施例と第９の実施例の組み合わせなども可能である。
【００５０】
【発明の効果】
本発明によれば、簡便な方法によりマトリクスの内部において欠陥の修正ができるので、総合的なデバイスの製造歩留まりを大幅に向上することができる。
なお、本明細書では、ドレインバスラインの断線と短絡の場合を中心に述べたが、ゲートバスラインの断線と短絡の場合にもドレインバスラインの場合と同様の手段により層間短絡および断線を修復できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図２】図２−Ａは、図１におけるＡ−Ａ’の断面を示す図である。図２−Ｂは、図１におけるＢ−Ｂ’の断面を示す図である。
【図３】本発明の第１の実施例による薄膜トランジスタマトリクス基板の平面図の修正方法を示す図である。
【図４】図４−Ａは、本発明の第２の実施例による薄膜トランジスタマトリクス基板の修正方法を示す図である。
【図５】本発明の第３の実施例による薄膜トランジスタマトリクス基板の平面図であって、ドレインと蓄積容量バスライン間の断線の修正方法を示す図である。
【図６】本発明の第３の実施例による薄膜トランジスタマトリクス基板の平面図であって、ドレインと蓄積容量バスライン間の短絡の修正方法を示す図である。
【図７】本発明の第４の実施例による薄膜トランジスタマトリクス基板の平面図であ る。
【図８】図８−Ａは、本発明の第５の実施例による薄膜トランジスタマトリクス基板の平面図を示す図である。図８−Ｂは、図８−Ａにおける一点鎖線Ｄ−Ｄ’の断面を示す図である。
【図９】本発明の第６の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１０】本発明の第７の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１１】本発明の第８の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１２】本発明の第９の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１３】本発明の第１０の実施例による薄膜トランジスタマトリクス基板の平面図である。
【図１４】図１４−Ａは、従来の薄膜トランジスタマトリクス基板を示平図である。図１４−Ｂは、図１４−Ａの薄膜トランジスタマトリクス基板による液晶表示装置の１画素に対する等価回路を示す図である。
【図１５】従来の薄膜トランジスタマトリクス基板における修正方法を示す図である。
【符号の説明】
１ ゲートバスライン
２ 蓄積容量バスライン
３ ドレインバスライン
４ ＴＦＴ
４Ｓ ソース電極
４Ｇ ゲート電極
４Ｄ ドレイン電極
５ 画素電極
６ 補助容量電極
７ コンタクトホール
８ 導電層
９ 補助電極（Ａ）
１０ 補助電極（Ｂ）
１１ ゲート絶縁膜
１２ 層間絶縁膜
１３ 島状ＩＴＯ
１４ 基板
１０８、１０９ 予備線
Ｓ１〜Ｓ５ 短絡箇所
Ｂ１〜Ｂ１１ 断線部分
Ｗ１〜Ｗ３１ レーザ光照射による接続箇所
Ｃ１〜Ｃ１９ レーザ光照射による切断箇所
Claims (8)
- 絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、
該補助容量電極は、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなり、
該補助容量電極は、部分的にドレインバスラインと重なり領域を有し、
ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する１又は２以上の電極を有することを特徴とする薄膜トランジスタマトリクス基板。 - ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する電極が、蓄積容量バスラインと交差し同一の蓄積容量バスラインから分岐した補助容量電極と重なり領域を有する電極であることを特徴とする請求項１に記載の薄膜トランジスタマトリクス基板。
- ドレイン電極層と同一の層に形成された電極であってドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する電極が、ゲートバスラインと交差し異なる蓄積容量バスラインから分岐した補助容量電極と重なり領域を有する電極であることを特徴とする請求項１に記載の薄膜トランジスタマトリクス基板。
- 絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、
該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、
ドレインバスラインと補助容量電極との間で短絡が発見された場合、補助容量電極を前記蓄積容量バスラインとの分岐部で短絡箇所との間において切断する工程を含む薄膜トランジスタマトリクス基板の製造方法。 - 絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバス ラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、
該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、
ドレインバスラインが断線した場合には、ドレインバスラインと補助容量電極を複数の重なり領域で接続した後、前記補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含む薄膜トランジスタマトリクス基板の製造方法。 - 絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、
該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、
ドレインバスラインの断線が発見された場合、ドレインバスラインに関して同じ側に延在する２つの補助容量電極につき、該補助容量電極とドレインバスラインとの重なり領域及び該補助容量電極と画素電極を接続する工程、該補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含む薄膜トランジスタマトリクス基板の製造方法。 - 蓄積容量バスラインから分岐される補助容量電極と画素電極との重なり領域において補助容量電極と画素電極を接続する際、補助容量電極と画素電極が対向する領域の一部に形成された導電層を介して接続を行う工程を含む請求項６記載の薄膜トランジスタマトリクス基板の製造方法。
- 絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同士を接続するゲートバスラインと、該ドレイン電極同士を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層と同一の層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とを備え、該補助容量電極が、該ドレインバスラインに沿って延在する延在部と、該延在部と該蓄積容量バスラインとの間に配置され、該画素電極と重なり領域を有さない分岐部とからなる薄膜トランジスタマトリクス基板の製造方法であって、
該補助容量電極の一部をドレインバスラインと重なり領域を有して形成し、
ドレイン電極層と同一の層にドレインバスラインに沿って延在しその両端が前記補助容量電極と重なり領域を有する補助電極を形成し、
ドレインバスラインの断線が発見された場合には、ドレインバスラインと補助容量電極の重なり領域を接続する工程、前記補助電極と補助容量電極の重なり領域を接続する工程、補助容量電極を蓄積容量バスラインとの分岐部で切断する工程を含み、ドレインバスラインと蓄積容量バスライン若しくはゲートバスラインとの間に短絡が発見された場合には、蓄積容量バスライン若しくはゲートバスラインの両側においてドレインバスラインを切断する工程、補助容量電極を蓄積容量バスラインとの分岐部で切断する工程、ドレインバスラインと補助容量電極とをその重なり領域で接続する工程、補助容量電極と補助電極と を接続する工程を含む薄膜トランジスタマトリクス基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33755097A JP3680527B2 (ja) | 1997-01-31 | 1997-12-08 | 薄膜トランジスタマトリクス基板及びその製造方法 |
| TW087100735A TW466367B (en) | 1997-01-31 | 1998-01-20 | Repairable thin film transistor matrix substrate and method of repairing the substrate |
| US09/010,688 US6259494B1 (en) | 1997-01-31 | 1998-01-22 | Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus |
| KR10-1998-0002619A KR100359376B1 (ko) | 1997-01-31 | 1998-01-31 | 박막트랜지스터매트릭스기판및그제조방법 |
| US09/861,796 US6614494B2 (en) | 1997-01-31 | 2001-05-21 | Repairable thin film transistor matrix substrate and method of repairing the substrate |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1928597 | 1997-01-31 | ||
| JP9-128733 | 1997-05-19 | ||
| JP12873397 | 1997-05-19 | ||
| JP9-19285 | 1997-05-19 | ||
| JP33755097A JP3680527B2 (ja) | 1997-01-31 | 1997-12-08 | 薄膜トランジスタマトリクス基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1138449A JPH1138449A (ja) | 1999-02-12 |
| JP3680527B2 true JP3680527B2 (ja) | 2005-08-10 |
Family
ID=27282569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33755097A Expired - Fee Related JP3680527B2 (ja) | 1997-01-31 | 1997-12-08 | 薄膜トランジスタマトリクス基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6259494B1 (ja) |
| JP (1) | JP3680527B2 (ja) |
| KR (1) | KR100359376B1 (ja) |
| TW (1) | TW466367B (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3688055B2 (ja) * | 1996-04-03 | 2005-08-24 | 富士通株式会社 | 面放電型ｐｄｐ |
| US6822701B1 (en) * | 1998-09-04 | 2004-11-23 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| JP3450195B2 (ja) * | 1998-09-07 | 2003-09-22 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及びその修復方法 |
| KR100603840B1 (ko) * | 1999-12-27 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법 |
| JP4089123B2 (ja) * | 2000-02-29 | 2008-05-28 | ソニー株式会社 | 液晶表示装置及びその製造方法 |
| US7130014B2 (en) * | 2000-02-29 | 2006-10-31 | Sony Corporation | Liquid crystal display device with particular electrode taper using switching devices and a method of manufacturing the same |
| KR100679916B1 (ko) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법 |
| KR20010108837A (ko) * | 2000-05-31 | 2001-12-08 | 주식회사 현대 디스플레이 테크놀로지 | 데이터 라인 오픈 리페어 수단이 구비된 액정표시장치 |
| JP4212791B2 (ja) * | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
| TWI255935B (en) * | 2000-09-13 | 2006-06-01 | Chi Mei Optoelectronics Corp | Method to manufacture address line of flat-panel display having repairing layer, and structure thereof |
| JP2002150948A (ja) * | 2000-11-08 | 2002-05-24 | Fujitsu Hitachi Plasma Display Ltd | プラズマ表示装置 |
| JP2002196352A (ja) * | 2000-12-07 | 2002-07-12 | Koninkl Philips Electronics Nv | 予備配線を有する液晶表示装置 |
| KR100816328B1 (ko) * | 2001-01-17 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP4954395B2 (ja) * | 2001-07-31 | 2012-06-13 | 三菱電機株式会社 | 表示装置の断線修復方法 |
| KR100859509B1 (ko) * | 2002-02-27 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| JP2004054069A (ja) | 2002-07-23 | 2004-02-19 | Advanced Display Inc | 表示装置及び表示装置の断線修復方法 |
| JP2004077718A (ja) * | 2002-08-15 | 2004-03-11 | Hitachi Displays Ltd | 液晶表示装置 |
| KR100876403B1 (ko) * | 2002-08-27 | 2008-12-31 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치 및 그 제조방법 |
| KR100920923B1 (ko) * | 2002-12-31 | 2009-10-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| CN1324390C (zh) * | 2004-04-28 | 2007-07-04 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| CN1306332C (zh) * | 2004-04-29 | 2007-03-21 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
| KR100626009B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP4361844B2 (ja) * | 2004-07-28 | 2009-11-11 | 富士通株式会社 | 液晶表示装置 |
| KR101058094B1 (ko) * | 2004-12-10 | 2011-08-24 | 삼성전자주식회사 | 어레이 기판, 이를 갖는 표시장치 및 리페어 방법 |
| US7616821B2 (en) * | 2005-07-19 | 2009-11-10 | International Business Machines Corporation | Methods for transitioning compression levels in a streaming image system |
| KR101348375B1 (ko) * | 2005-09-07 | 2014-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법 |
| WO2007043399A1 (ja) * | 2005-10-07 | 2007-04-19 | Sharp Kabushiki Kaisha | 表示パネル用の基板、この基板を備える表示パネルと、この表示パネル用の基板の修正方法 |
| US20070194331A1 (en) * | 2006-02-17 | 2007-08-23 | Yeh Chang C | Liquid crystal display device and defect repairing method for the same |
| JP2008008963A (ja) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | 表示パネル |
| TWI333587B (en) * | 2006-09-15 | 2010-11-21 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
| KR101233356B1 (ko) * | 2006-10-19 | 2013-02-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 리페어 방법 |
| KR101306239B1 (ko) | 2006-11-03 | 2013-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 불량 화소 복구 방법 |
| TWI349915B (en) * | 2006-11-17 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
| TWI342426B (en) * | 2006-12-11 | 2011-05-21 | Chimei Innolux Corp | Liquid crystal display panel and method of repairing the same |
| JP2009076722A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 回路基板、表示装置及び回路基板のリペア方法 |
| DE102008015232A1 (de) * | 2007-11-15 | 2009-05-20 | Continental Teves Ag & Co. Ohg | Übertragung von Fahrzeuginformation |
| CN101884007B (zh) * | 2007-12-03 | 2012-05-23 | 夏普株式会社 | 有源矩阵基板、液晶面板、液晶显示装置、电视接收机和有源矩阵基板的制造方法 |
| CN101581840B (zh) * | 2008-05-16 | 2012-05-30 | 北京京东方光电科技有限公司 | 液晶显示器及其修复断线的方法 |
| US8300163B2 (en) | 2008-08-28 | 2012-10-30 | Sharp Kabushiki Kaisha | Display panel, display device, and television receiver |
| KR101535810B1 (ko) * | 2009-01-14 | 2015-07-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2010185928A (ja) * | 2009-02-10 | 2010-08-26 | Sony Corp | 表示装置の製造方法および表示装置 |
| TWI409559B (zh) | 2010-08-27 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 液晶顯示面板 |
| KR101820032B1 (ko) * | 2010-09-30 | 2018-01-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법 |
| CN102629050B (zh) * | 2011-08-02 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种像素结构、液晶显示面板及其修复断线的方法 |
| JP5589018B2 (ja) * | 2012-03-28 | 2014-09-10 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP6079007B2 (ja) * | 2012-07-03 | 2017-02-15 | 大日本印刷株式会社 | 表示パネル及びその表示パネルを備えた表示装置 |
| WO2014141832A1 (ja) * | 2013-03-12 | 2014-09-18 | シャープ株式会社 | アクティブマトリクス基板、及び、表示装置 |
| KR101715836B1 (ko) * | 2015-04-02 | 2017-03-14 | 삼성디스플레이 주식회사 | 액정표시장치 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074088A (en) | 1974-05-21 | 1978-02-14 | Texas Instruments Incorporated | Keyboard apparatus and method of making |
| US4688896A (en) | 1985-03-04 | 1987-08-25 | General Electric Company | Information conversion device with auxiliary address lines for enhancing manufacturing yield |
| US4840459A (en) | 1987-11-03 | 1989-06-20 | General Electric Co. | Matrix addressed flat panel liquid crystal display device with dual ended auxiliary repair lines for address line repair |
| US5075674A (en) * | 1987-11-19 | 1991-12-24 | Sharp Kabushiki Kaisha | Active matrix substrate for liquid crystal display |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
| JP2875363B2 (ja) * | 1990-08-08 | 1999-03-31 | 株式会社日立製作所 | 液晶表示装置 |
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| JPH07119919B2 (ja) * | 1991-05-15 | 1995-12-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JPH055896A (ja) | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス表示装置 |
| JP2698239B2 (ja) | 1991-07-10 | 1998-01-19 | シャープ株式会社 | アクティブマトリクス表示装置の線欠陥修正方法 |
| JP2716108B2 (ja) | 1991-10-04 | 1998-02-18 | シャープ株式会社 | アクティブマトリクス表示装置の線欠陥修正方法 |
| US5260818A (en) * | 1992-05-11 | 1993-11-09 | Industrial Technology Research Institute | Display panel provided with repair capability of defective elements |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| JP3471430B2 (ja) | 1994-07-18 | 2003-12-02 | 株式会社モルテン | クリップ |
| JP3263250B2 (ja) * | 1994-08-24 | 2002-03-04 | 株式会社東芝 | 液晶表示装置 |
| JPH08110527A (ja) | 1994-10-07 | 1996-04-30 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置における点欠陥救済方法 |
| KR0139319B1 (ko) * | 1994-11-14 | 1998-06-15 | 김광호 | 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치 |
| JP3452337B2 (ja) | 1994-12-12 | 2003-09-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶表示素子 |
| KR0145901B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법 |
| KR0182014B1 (ko) * | 1995-08-23 | 1999-05-01 | 김광호 | 액정 표시 장치용 박막트랜지스터 기판 |
| KR100364771B1 (ko) * | 1995-10-20 | 2003-04-07 | 엘지전자 주식회사 | 액정표시장치의구조및제조방법 |
| JP3312101B2 (ja) * | 1996-07-02 | 2002-08-05 | シャープ株式会社 | 液晶表示装置 |
| JP3376379B2 (ja) * | 1997-02-20 | 2003-02-10 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示パネル、液晶表示装置及びその製造方法 |
-
1997
- 1997-12-08 JP JP33755097A patent/JP3680527B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-20 TW TW087100735A patent/TW466367B/zh not_active IP Right Cessation
- 1998-01-22 US US09/010,688 patent/US6259494B1/en not_active Expired - Fee Related
- 1998-01-31 KR KR10-1998-0002619A patent/KR100359376B1/ko not_active IP Right Cessation
-
2001
- 2001-05-21 US US09/861,796 patent/US6614494B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010022366A1 (en) | 2001-09-20 |
| JPH1138449A (ja) | 1999-02-12 |
| US6259494B1 (en) | 2001-07-10 |
| TW466367B (en) | 2001-12-01 |
| KR19980070962A (ko) | 1998-10-26 |
| US6614494B2 (en) | 2003-09-02 |
| KR100359376B1 (ko) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3680527B2 (ja) | 薄膜トランジスタマトリクス基板及びその製造方法 | |
| KR100278547B1 (ko) | 액정표시패널, 액정표시장치 및 그 제조방법 | |
| US6476882B1 (en) | Liquid-crystal display panel and repair method thereof | |
| KR101303476B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| KR100399256B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 | |
| KR100803475B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| US20050205866A1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| KR20010049823A (ko) | 표시 장치 및 그 결함 복구 방법 | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| KR20030018620A (ko) | 레이저 조사 표지를 가지는 박막 트랜지스터 기판 | |
| JP3977061B2 (ja) | 液晶表示装置及びその欠陥修復方法 | |
| JPH095786A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| JP4372413B2 (ja) | 欠陥修正方法 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
| KR100238796B1 (ko) | 액정표시장치 및 그 액정표시장치의 제조방법 | |
| JP4954395B2 (ja) | 表示装置の断線修復方法 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| JP4212148B2 (ja) | 液晶表示装置 | |
| KR100720084B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100670057B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR20040094472A (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
| KR20040055250A (ko) | 점불량을 방지하는 액정표시장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020924 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |