KR101225588B1

KR101225588B1 - 어레이 기판 및 이를 갖는 표시패널

Info

Publication number: KR101225588B1
Application number: KR1020060084805A
Authority: KR
Inventors: 허승현; 박민욱; 송영구; 홍권삼
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-09-04
Filing date: 2006-09-04
Publication date: 2013-01-24
Also published as: US20080055224A1; CN101202291A; KR20080021414A; CN101202291B

Abstract

어레이 기판 및 이를 갖는 표시패널에서, 게이트 라인은 베이스 기판 상에 구비되어 제1 방향으로 연장되고, 데이터 라인은 게이트 라인과 절연되게 교차하여 제2 방향으로 연장된다. 스위칭부는 게이트 라인 및 데이터 라인과의 사이에 전기적으로 연결된다. 화소전극은 스위칭부에 전기적으로 연결되고, 데이터 라인과 평행하지 않는 구조로 이루어져 데이터 라인과 부분적으로 오버랩된다. 화소전극 내에 개구부가 형성되고, 개구부는 데이터 라인과 오버랩되지 않는 위치에 형성된다. 따라서, 개구부와 데이터 라인이 중첩된 영역에서 발생하는 빛샘 현상을 제거할 수 있다.

Description

어레이 기판 및 이를 갖는 표시패널{ARRAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}

도 1은 종래의 데이터 라인과 화소전극의 위치 관계 및 액정 배향 상태를 나타낸 도면이다.

도 2는 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.

도 3은 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.

도 4는 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.

도 5는 도 4에 도시된 Ⅱ 부분의 확대도이다.

도 6은 본 발명의 또 다른 실시예에 따른 어레이 기판의 평면도이다.

도 7은 도 6에 도시된 어레이 기판을 갖는 에스피브이에이 모드 표시패널의 평면도이다.

도 8은 도 7에 도시된 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

100 -- 대향기판 200, 201, 203 -- 어레이 기판

250 -- 화소전극 251 -- 메인 화소전극

252 -- 서브 화소전극 300 -- 액정층

400 -- SPVA 모드 표시패널

본 발명은 어레이 기판 및 이를 갖는 표시패널에 관한 것으로, 더욱 상세하게는 빛샘 현상을 제거하기 위한 어레이 기판 및 이를 갖는 표시패널에 관한 것이다.

일반적으로, 액정표시장치는 어레이 기판, 어레이 기판과 마주보는 대향기판 및 어레이 기판과 대향기판과의 사이에 개재된 액정층으로 이루어진다. 어레이 기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 화소 각각은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소전극을 구비한다. 한편, 대향기판에는 화소전극과 마주하는 공통전극이 형성된다.

이러한 액정표시장치는 음극선관 표시장치와 비교하였을 때, 박형으로 만들 수 있는 장점을 갖는 반면에 시야각(viewing angle)이 좁은 단점을 갖는다. 최근에는 액정표시장치의 좁은 시야각를 개선하기 위하여, 광시야각 특성을 갖는 피브이에이(Patterned Vertical Alignment: PVA) 모드 및 에스피브이에이(Super Patterned Vertical Alignment: SPVA) 모드 액정표시장치가 개발되고 있다.

상기한 PVA 모드 및 SPVA 모드 액정표시장치에서는 어레이 기판에 형성된 화소전극과 대향기판에 형성된 공통전극을 패터닝하여 서로 다른 위치에 제1 및 제2 개구부를 각각 형성한다. 제1 및 제2 개구부에 의해서 한 화소를 다수의 도메인으로 분할하여 여러 방향으로 액정분자들을 배향시킬 수 있고, 그 결과 시야각을 확 장시킬 수 있다.

도 1은 종래의 SPVA 모드 액정표시장치에서의 데이터 라인과 화소전극의 위치 관계 및 액정 배향 상태를 나타낸 도면이다.

도 1을 참조하면, 화소전극(10)에는 제1 개구부(10a)가 형성되고, 액정 분자들은 상기 제1 개구부를 기준으로 서로 다른 방향으로 배향된다.

그러나, 상기 제1 개구부가 형성된 위치에 대응하여 데이터 라인이 구비되면, 상기 화소전극과 상기 데이터 라인과의 사이에 프린즈 필드(fringe field)가 형성된다.

예를 들어, 오프 상태의 상기 화소전극은 5V로 유지되고, 상기 데이터 라인에 인가되는 픽셀전압은 0 ~ 10V 범위 내에서 스윙한다. 이러한 전위차에 의해서 상기 화소전극과 상기 데이터 라인과의 사이에 프린즈 필드가 형성된다. 그 결과 상기 제1 개구부의 경계에 위치한 액정분자들이 프린즈 필드에 의해서 비정상적으로 틸트됨으로써 수직 크로스토크(vertical crosstalk)로 인한 빛샘 현상이 발생한다.

이러한 빛샘 현상은 대향기판에 구비되는 블랙 매트릭스를 제1 개구부와 데이터 라인이 중첩된 영역에 형성함으로써 방지할 수 있다. 그러나, 이 경우 블랙 매트릭스로 인해서 액정표시장치의 전체 개구율이 저하된다.

따라서, 본 발명의 목적은 개구율의 감소없이 빛샘 현상을 제거하기 위한 어레이 기판을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시패널을 제공하는 것이다.

본 발명에 따른 어레이 기판은 베이스 기판, 게이트 라인, 데이터 라인, 스위칭부 및 화소전극을 포함한다. 상기 게이트 라인은 상기 베이스 기판 상에 구비되어 제1 방향으로 연장되고, 상기 데이터 라인은 상기 게이트 라인과 절연되게 교차하여 제2 방향으로 연장된다. 상기 스위칭부는 상기 게이트 라인 및 상기 데이터 라인과의 사이에 전기적으로 연결된다. 상기 화소전극은 상기 스위칭부에 전기적으로 연결되고, 상기 데이터 라인과 평행하지 않는 구조로 이루어져 상기 데이터 라인과 부분적으로 오버랩된다. 상기 화소전극 내에는 개구부가 형성되고, 상기 개구부는 상기 데이터 라인과 오버랩되지 않는 위치에 형성된다.

본 발명에 따른 표시패널은 어레이 기판, 상기 어레이 기판과 대향하여 결합하는 대향기판 및 상기 어레이 기판과 상기 대향기판과의 사이에 개재된 액정층을 포함한다.

상기 어레이 기판은 베이스 기판, 게이트 라인, 데이터 라인, 스위칭부 및 화소전극을 포함한다. 상기 게이트 라인은 상기 베이스 기판 상에 구비되어 제1 방향으로 연장되고, 상기 데이터 라인은 상기 게이트 라인과 절연되게 교차하여 제2 방향으로 연장된다. 상기 스위칭부는 상기 게이트 라인 및 상기 데이터 라인과의 사이에 전기적으로 연결된다. 상기 화소전극은 상기 스위칭부에 전기적으로 연결되고, 상기 데이터 라인과 평행하지 않는 구조로 이루어져 상기 데이터 라인과 부분 적으로 오버랩된다. 상기 화소전극 내에는 개구부가 형성되고, 상기 개구부는 상기 데이터 라인과 오버랩되지 않는 위치에 형성된다.

이러한 어레이 기판 및 이를 갖는 표시패널에 따르면, 화소전극에 형성되는 개구부를 데이터 라인과 중첩되지 않은 영역에 형성함으로써, 상기 개구부와 상기 데이터 라인이 중첩된 영역에서 발생할 수 있는 빛샘 현상을 제거할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 2는 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 3은 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 어레이 기판(200)은 베이스 기판(210) 및 상기 베이스 기판(210) 상에 매트릭스 형태로 구비된 다수의 화소를 포함한다. 상기 각 화소는 메인 및 서브 게이트 라인(GL1, GL2), 데이터 라인(DL), 제1 및 제2 박막 트랜지스터(T1, T2), 화소전극(250), 스토리지 라인(SL) 및 스토리지 전극(SE)을 포함한다.

상기 메인 및 서브 게이트 라인(GL1, GL2)은 제1 방향(D1)으로 연장되고, 서로 소정의 간격으로 이격된다. 한 행의 화소가 구동되는 1H 시간 중 초기 H/2 시간동안 상기 메인 게이트 라인(GL1)에는 제1 게이트 신호가 인가되고, 후기 H/2 시간동안 상기 서브 게이트 라인(GL2)에는 제2 게이트 신호가 인가된다. 상기 제1 및 제2 게이트 신호는 상기 초기 H/2 시간 및 상기 후기 H/2 시간동안 각각 게이트 온 전압을 유지하고, 나머지 시간동안에는 게이트 오프 전압을 유지한다.

상기 데이터 라인(DL)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되고, 상기 메인 및 서브 게이트 라인(GL1, GL2)과 서로 다른 층 상에 구비되어 서로 절연되게 교차한다. 상기 초기 H/2 시간동안 상기 데이터 라인(DL)에는 하이 픽셀전압이 인가되고, 상기 후기 H/2 시간동안 상기 데이터 라인(DL)에는 상기 하이 픽셀전압보다 낮은 로우 픽셀전압이 인가된다.

상기 화소전극(250)은 상기 초기 H/2 시간동안 상기 하이 픽셀전압이 인가되는 메인 화소전극(251)과 상기 후기 H/2 시간동안 상기 로우 픽셀전압이 인가되는 서브 화소전극(252)으로 이루어진다.

상기 제1 박막 트랜지스터(T1)는 상기 메인 게이트 라인(GL1)과 상기 데이터 라인(DL)에 전기적으로 연결된다. 구체적으로, 상기 제1 박막 트랜지스터(T1)는 상기 메인 게이트 라인(GL1)에 연결된 제1 게이트 전극, 상기 데이터 라인(DL)에 연결된 제1 소오스 전극 및 제1 콘택홀(C1)을 통해 상기 메인 화소전극(251)에 연결된 제1 드레인 전극으로 이루어진다. 따라서, 상기 제1 박막 트랜지스터(T1)는 상기 초기 H/2 시간동안 상기 제1 게이트 신호에 응답하여 상기 하이 픽셀전압을 상기 메인 화소전극(251)으로 인가한다.

상기 제2 박막 트랜지스터(T2)는 상기 서브 게이트 라인(GL2)과 상기 데이터 라인(DL)에 전기적으로 연결된다. 구체적으로, 상기 제2 박막 트랜지스터(T2)는 상기 서브 게이트 라인(GL2)에 연결된 제2 게이트 전극, 상기 데이터 라인(DL)에 연결된 제2 소오스 전극 및 제2 콘택홀(C2)을 통해 상기 서브 화소전극(252)에 연결된 제2 드레인 전극으로 이루어진다. 따라서, 상기 제2 박막 트랜지스터(T2)는 상 기 후기 H/2 시간동안 상기 제2 게이트 신호에 응답하여 상기 로우 픽셀전압을 상기 서브 화소전극(252)으로 인가한다.

상기 화소전극(250)은 상기 제2 방향(D2)으로 누운 W자 형상으로 이루어진다. 구체적으로, 상기 화소전극(250)은 제1, 제2, 제3, 제4 경사부(A1, A2, A3, A4) 및 직선부(A5)를 포함한다. 상기 제1 및 제2 경사부(A1, A2)는 제3 방향(D3)과 상기 제2 방향(D2)과의 사이에 위치하는 제4 방향(D4)으로 기울어지고, 상기 제3 및 제4 경사부(A3, A4)는 상기 제1 방향(D1)과 상기 제2 방향(D2)과의 사이에 위치하는 제5 방향(D5)으로 기울어진다. 상기 제1 및 제4 경사부(A1, A4)는 V자 형태로 서로 연결되고, 상기 제2 및 제3 경사부(A2, A3)는 V자 형태로 서로 연결된다. 상기 직선부(A5)는 상기 제1 및 제3 경사부(A1, A3)와의 사이에 구비되고, 상기 데이터 라인(DL)과 평행하게 형성된다.

상기 화소전극(250)은 상기 제1 및 제4 경사부(A1, A4)에 의해서 정의된 제1 절곡부(B1), 상기 제2 및 제3 경사부(A2, A3)에 의해서 정의된 제2 절곡부(B2) 및 상기 제1 및 제2 경사부(A1, A2)에 의해서 정의된 제3 절곡부(B3)를 포함한다. 본 발명에서, 상기 제1 절곡부(B1)는 상기 메인 게이트 라인(GL1)이 형성된 영역 내에 구비되고, 상기 제2 및 제3 절곡부(B2, B3)는 상기 메인 및 서브 게이트 라인(GL1, GL2)과의 사이의 영역에 구비된다. 또한, 상기 직선부(A5)는 상기 제3 절곡부(B3) 내에 위치한다.

상기 화소전극(250)에는 제1, 제2, 제3, 제4 및 제5 개구부(253a 253b, 253c, 253d, 253e)가 형성된다. 상기 제1 개구부(253a)는 상기 제1 및 제4 경사 부(A1, A4)를 따라서 V자 형태로 형성되고, 제2 개구부(253b)는 상기 제2 및 제3 경사부(A2, A3)를 따라서 V자 형태로 형성된다. 또한, 상기 제3 개구부(253c)는 상기 직선부(A5)에 1자 형태로 형성되어, 상기 제1 및 제2 개구부(253a, 253b)를 연결한다. 본 발명의 일 예로, 상기 제1 내지 제3 개구부(253a ~ 253c)는 상기 화소전극(250)의 서로 평행한 두 장변의 중간에 위치한다. 또한, 상기 제4 개구부(253d)는 상기 화소전극(250)의 상기 제1 절곡부(B1)에 형성되고, 상기 메인 게이트 라인(GL1)과 나란하게 1자 형태로 형성된다. 상기 제5 개구부(253e)는 상기 화소전극(250)의 상기 제2 절곡부(B2)에 형성되고, 상기 서브 게이트 라인(GL2)과 나란하게 1자 형태로 형성된다.

도 2 및 도 3에 도시된 바와 같이, 상기 제1 내지 제5 개구부(253a, 253b, 253c, 253d, 253e)는 상기 데이터 라인(DL)와 오버랩되지 않는 위치에 형성되어 상기 데이터 라인(DL)과 교차하지 않는다. 특히, 상기 제3 개구부(253c)와 인접한 영역에서 상기 데이터 라인(DL)은 상기 제3 개구부(253c)와 평행하게 연장되어 상기 제3 개구부(253c)와 중첩되지 않는다. 즉, 상기 데이터 라인(DL)과 상기 제3 개구부(253c)가 중첩되면, 상기 데이터 라인(DL)으로 인가되는 다른 화소의 픽셀전압에 의해서 상기 데이터 라인(DL)과 상기 화소전극(250)과의 사이에 전계가 형성된다. 이러한 전계에 의해서, 상기 제3 개구부(253c)가 형성된 영역에서 액정(300)이 비정상적으로 틸트되고, 그 결과 상기 데이터 라인(DL)과 상기 제3 개구부(253c)가 중첩된 영역이 주변보다 더 밝은 영역으로 시인되어 빛샘 현상이 발생한다.

이와 같이, 상기 제1 내지 제5 개구부(253a ~ 253e)를 상기 데이터 라 인(DL)과 오버랩되지 않는 위치에 형성함으로써, 상기 데이터 라인(DL)과 상기 제3 개구부(253c)가 중첩되는 것을 방지하고, 그 결과 빛샘 현상을 방지할 수 있다. 여기서, 상기 데이터 라인(DL)과 상기 제3 개구부(253c)의 이격거리는 0.1㎛ 이상 10㎛ 이하의 범위에 존재하며, 본 발명의 일 예로, 상기 이격거리는 3㎛로 이루어질 수 있다.

상기 어레이 기판(200)과 대향하여 결합하는 대향기판(미도시)은 상기 화소전극(250)들 사이의 영역(이하, BM 영역)(E1)에 형성된 블랙 매트릭스(Black Matrix: BM)(미도시)를 구비한다. 따라서, 상기 데이터 라인(DL)과 상기 BM 영역(E1)의 중첩된 부분에서 액정(300)이 비정상적으로 틸트되더라도, 상기 BM 영역(E1)에서의 빛샘은 대향기판의 블랙 매트릭스에 의해서 차단된다. 따라서, 상기 데이터 라인(DL)과 상기 BM 영역(E1)은 중첩되어도 무방하다.

한편, 상기 데이터 라인(DL)과 상기 제1 내지 제5 개구부(253a ~ 253e)가 중첩된 영역에 대응하여 상기 블랙 매트릭스를 구비하여 빛샘을 방지할 수 있으나, 이러한 구조는 상기 어레이 기판(200)의 개구율을 감소시킨다. 따라서, 본 발명에서는 상기 화소전극(250)에 형성되는 상기 제1 내지 제5 개구부(253a ~ 253e)의 형상을 변형시켜 상기 데이터 라인(DL)과 중첩되는 것을 방지함으로써, 빛샘 현상을 방지할 수 있다.

다시 도 2를 참조하면, 상기 화소전극(250) 중 상기 메인 화소전극(251)은 상기 제3 방향(D3)으로 절곡되어 V자 형상으로 이루어진다. 한편, 상기 서브 화소전극(252)은 상기 화소전극(250) 중 상기 메인 화소전극(251)을 제외한 나머지 부 분으로 정의되며, 상기 제1 내지 제5 개구부(253a ~ 253e)에 의해서 상기 메인 화소전극(251)과 전기적으로 절연된다. 따라서, 상기 메인 화소전극(251)은 상기 서브 화소전극(252)보다 작은 면적을 갖는다.

상기 스토리지 라인(SL)은 상기 제1 방향(D1)으로 연장되고, 상기 메인 및 서브 게이트 라인(GL1, GL2) 사이에 위치한다. 상기 스토리지 전극(SE)은 상기 스토리지 라인(SL)으로부터 직사각형 형태로 연장된다. 상기 스토리지 라인(SL)은 외부로부터 공통전압을 입력받아서 상기 스토리지 전극(SE)으로 인가한다. 상기 스토리지 전극(SE)은 절연막들(예를 들어, 게이트 절연막(220), 보호막(230) 및 유기 절연막(240))을 사이에 두고 상기 화소전극(250)과 마주한다.

상기 스토리지 전극(SE) 및 상기 스토리지 라인(SL)은 상기 메인 및 서브 게이트 라인(GL1, GL2)과 동일한 층으로부터 형성되지만 서로 전기적으로 절연된다. 여기서, 상기 데이터 라인(DL)은 상기 스토리지 라인(SL)과 절연되게 교차한다. 즉, 상기 데이터 라인(DL)과 상기 스토리지 전극(SE)이 오버랩되면, 상기 데이터 라인(DL)과 상기 스토리지 전극(SE)의 중첩 면적이 증가하고, 그 결과 두 메탈 사이에 기생 커패시턴스가 증가한다. 따라서, 상기 데이터 라인(DL)을 상기 스토리지 라인(SL)과 교차시킴으로써 두 메탈 사이의 기생 커패시턴스를 감소시킬 수 있다.

도 4는 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이고, 도 5는 도 4에 도시된 Ⅱ 부분의 확대도이다. 단, 도 4에 도시된 구성요소 중 도 2에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(201)은 제2 방향으로 누운 W자 형상으로 이루어진 화소전극(250)을 포함한다.

구체적으로, 상기 화소전극(250)은 제1, 제2, 제3, 제4 경사부(A1, A2, A3, A4) 및 직선부(A5)를 포함한다. 상기 제1 및 제4 경사부(A1, A4)는 V자 형태로 서로 연결되고, 상기 제2 및 제3 경사부(A2, A3)는 V자 형태로 서로 연결된다. 상기 직선부(A5)는 상기 제1 및 제3 경사부(A1, A3)와의 사이에 구비되고, 상기 데이터 라인(DL)과 평행하게 형성된다.

상기 화소전극(250)은 상기 제1 및 제4 경사부(A1, A4)에 의해서 정의된 제1 절곡부(B1), 상기 제2 및 제3 경사부(A2, A3)에 의해서 정의된 제2 절곡부(B2) 및 상기 제1 및 제2 경사부(A1, A2)에 의해서 정의된 제3 절곡부(B3)를 포함한다.

상기 화소전극(250)에는 제1, 제2, 제3, 제4 및 제5 개구부(253a 253b, 253c, 253d, 253e)가 형성된다. 상기 제1 개구부(253a)는 상기 제1 및 제4 경사부(A1, A4)를 따라서 V자 형태로 형성되고, 제2 개구부(253b)는 상기 제2 및 제3 경사부(A2, A3)를 따라서 V자 형태로 형성된다. 또한, 상기 제3 개구부(253c)는 상기 직선부(A5)에 1자 형태로 형성되어, 상기 제1 및 제2 개구부(253a, 253b)를 연결한다. 상기 제4 개구부(253d)는 상기 화소전극(250)의 상기 제1 절곡부(B1)에 형성되고, 상기 메인 게이트 라인(GL1)과 나란하게 1자 형태로 형성된다. 상기 제5 개구부(253e)는 상기 화소전극(250)의 상기 제2 절곡부(B2)에 형성되고, 상기 서브 게이트 라인(GL2)과 나란하게 1자 형태로 형성된다.

상기 제1 내지 제5 개구부(253a, 253b, 253c, 253d, 253e)는 상기 데이터 라 인(DL)과 오버랩되지 않는 위치에 형성된다. 따라서, 상기 데이터 라인(DL)과 상기 제1 내지 제5 개구부(253a ~ 253e)가 서로 중첩되지 않음으로써 빛샘 현상을 방지할 수 있다.

상기 직선부(A5)는 상기 제3 절곡부(B3) 내에 위치하여 상기 데이터 라인(DL)과 평행하게 형성된다. 본 발명의 일 예로, 상기 직선부(A5)의 양측변 및 중앙에 위치하여 상기 제3 개구부(253c)를 정의하는 두 개의 중앙변은 톱니 형상으로 이루어진다.

도 5에 도시된 바와 같이, 상기 직선부(A5)의 두 개의 중앙변 각각은 상기 데이터 라인(DL)에 대해서 제1 각(θ1)로 기울어진 다수의 제1 경사변(250a) 및 상기 데이터 라인(DL)에 대해서 제2 각(θ2)으로 기울어진 다수의 제2 경사변(250b)을 포함한다. 본 발명의 일 예로, 상기 제1 각(θ1)은 45°이고, 상기 제2 각(θ2)은 135°이다.

이와 같이, 상기 직선부(A5)에 구비된 각 변들의 모양을 톱니 형태로 형성함으로써, 액정(300)이 상기 제1 및 제2 경사변(250a, 250b)에서 45° 및 135°로 각각 틸트됨으로써, 텍스쳐(texture)에 의한 휘도 저하를 방지할 수 있다.

도 6은 본 발명의 또 다른 실시예에 따른 어레이 기판의 평면도이다. 단, 도 6에 도시된 구성요소 중 도 4에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 어레이 기판(203)에서 제2 방향으로 누운 W자 형상으로 이루어진 화소전극(250)은 제1, 제2, 제3, 제4 경 사부(A1, A2, A3, A4) 및 직선부(A5)를 포함한다. 상기 제1 및 제4 경사부(A1, A4)는 V자 형태로 서로 연결되고, 상기 제2 및 제3 경사부(A2, A3)는 V자 형태로 서로 연결된다. 상기 직선부(A5)는 상기 제1 및 제3 경사부(A1, A3)와의 사이에 구비되고, 상기 데이터 라인(DL)과 평행하게 형성된다.

상기 화소전극(250)에는 제1, 제2, 제3, 제4, 제5 및 제6 개구부(253a 253b, 253c, 253d, 253e, 253f)가 형성된다. 상기 제1 개구부(253a)는 상기 제1 경사부(A1)에서 상기 제1 경사부(A1)의 장변과 평행한 1자 형태로 형성되고, 상기 제2 개구부(253b)는 상기 제2 및 제3 경사부(A2, A3)를 따라서 V자 형태로 형성된다. 또한, 상기 제3 개구부(253c)는 상기 직선부(A5)에 1자 형태로 형성되어, 상기 제1 및 제2 개구부(253a, 253b)를 연결한다. 상기 제4 개구부(253d)는 상기 메인 게이트 라인(GL1)과 나란한 1자 형태로 형성되고, 상기 메인 게이트 라인(GL1)과 인접하여 형성된다. 상기 제5 개구부(253e)는 상기 화소전극(250)의 상기 제2 절곡부(B2)에 형성되고, 상기 서브 게이트 라인(GL2)과 나란한 1자 형태로 형성된다. 상기 제6 개구부(253f)는 상기 화소전극(250)의 제4 경사부(A4)에서 상기 제4 경사부(A4)의 장변과 평행한 1자 형태로 형성된다.

상기 제3 개구부(253c)는 상기 데이터 라인(DL)과 오버랩되지 않는 위치에 형성된다. 또한, 제1, 제4 및 제6 개구부(253a, 254d, 253f)는 상기 메인 게이트 라인(GL1)이 형성된 영역 밖에 형성되고, 상기 제2 개구부(253b)는 상기 서브 게이트 라인(GL2)이 형성된 영역 밖에 형성된다. 이와 같이, 상기 제1 내지 제6 개구부(253a ~ 253f)를 상기 데이터 라인(DL), 상기 메인 및 서브 게이트 라인(GL1, GL2)과 오버랩되지 않도록 형성함으로써, 빛샘 현상을 방지할 수 있다.

도 7은 도 6에 도시된 어레이 기판을 갖는 에스피브이에이 모드 표시패널의 평면도이고, 도 8은 도 7에 도시된 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다. 단, 도 7에 도시된 구성요소 중 도 6에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 7 및 도 8을 참조하면, 에스피브이에이(Super Patterned Vertical Alignment: 이하, SPVA) 모드 표시패널(400)은 어레이 기판(200), 상기 어레이 기판과 대향하여 결합하는 대향기판(100) 및 상기 대향기판(100)과 상기 어레이 기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.

상기 대향기판(100)은 기판(110), 블랙 매트릭스(120), 컬러필터층(130) 및 공통전극(140)을 포함한다. 상기 기판(110) 상에는 레드, 그린 및 블루 색화소(R, G, B)로 이루어진 컬러필터층(130)이 구비되고, 상기 레드, 그린 및 블루 색화소(R, G, B) 각각은 화소에 일대일 대응으로 형성된다. 상기 블랙 매트릭스(120)는 상기 레드, 그린 및 블루 색화소(R, G, B)들 사이에 개재되어 화소들 사이에서 빛이 누설되는 것을 차단한다.

상기 공통전극(140)은 상기 블랙 매트릭스와 상기 컬러필터층(130) 상에 균일한 두께로 적층된다. 본 발명의 일 예로, 상기 공통전극(140)은 인듐 틴 옥사이 드(Indium Tin Oxide: ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide: IZO)로 이루어진다. 상기 공통전극(140)에는 상기 컬러필터층(130)을 노출시키는 다수의 제7 개구부(141)가 형성된다.

상기 제1, 제2, 제3 및 제6 개구부(253a, 253b, 253c, 253f)는 상기 다수의 제7 개구부(141) 중 서로 인접하는 두 개의 제7 개구부(141)의 중간에 위치한다. 따라서, 한 화소 내에서 상기 화소전극(250)과 상기 공통전극(140)과의 사이에 개재된 액정층(300)의 액정분자들이 서로 다른 방향으로 배향되는 멀티-도메인이 정의된다.

특히, 상기 어레이 기판(200)에 구비된 화소전극(250)이 메인 및 서브 화소전극(251, 252)으로 분할된 SPVA 모드 표시패널(400)의 경우 하나의 화소가 8개의 도메인으로 분할된다. 따라서, 상기 메인 화소전극(251)에 대응하는 4개의 도메인에는 제1 감마특성을 갖도록 전압을 인가하고, 상기 서브 화소전극(252)에 대응하는 나머지 4개의 도메인에는 제2 감마특성을 갖도록 전압을 인가한다. 즉, 상기 메인 및 서브 화소전극(251, 252)에 서로 다른 전압을 인가할 수 있음으로써, 도메인 별 휘도 보상의 효과가 발생하여 SPVA 모드 표시패널(400)의 측면 시야각을 향상시킬 수 있고, 그 결과 시인성을 향상시킬 수 있다.

도면에 도시하지는 않았으나, 피브이에이(Patterned Vertical Alignment: PVA) 모드 표시패널에서도 화소전극에 형성된 개구부와 데이터 라인을 서로 오버랩되지 않도록 배치할 수 있다. 따라서, PVA 모드 표시패널에서의 빛샘 현상을 방지할 수 있다.

이와 같은 어레이 기판 및 이를 갖는 표시패널에 따르면, 화소전극에 형성되는 개구부를 데이터 라인 또는 게이트 라인과 중첩되지 않은 영역에 형성한다. 따라서, 상기 개구부와 상기 데이터 라인이 중첩된 영역 및 상기 개구부와 상기 게이트 라인이 중첩된 영역에서 발생할 수 있는 빛샘 현상을 제거할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

베이스 기판;

상기 베이스 기판 상에 구비되고, 제1 방향으로 연장된 게이트 라인;

상기 게이트 라인과 절연되게 교차하여 제2 방향으로 연장된 데이터 라인;

상기 게이트 라인 및 상기 데이터 라인과의 사이에 전기적으로 연결된 스위칭부; 및

상기 스위칭부에 전기적으로 연결되고, 상기 데이터 라인과 부분적으로 오버랩된 화소전극을 포함하고,

상기 화소전극 내에는 개구부가 형성되고, 상기 개구부는 상기 데이터 라인과 오버랩되지 않는 위치에 형성된 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 화소전극은 상기 데이터 라인과 평행하지 않는 하나 이상의 경사부 및 상기 데이터 라인과 평행한 직선부로 이루어진 것을 특징으로 하는 어레이 기판.
제2항에 있어서, 상기 직선부에서 상기 개구부는 상기 데이터 라인과 평행하게 형성된 것을 특징으로 하는 어레이 기판.
제3항에 있어서, 상기 직선부와 상기 개구부의 이격거리는 0.1㎛ ~ 10㎛의 범위에 존재하는 것을 특징으로 하는 어레이 기판.
제3항에 있어서, 상기 화소전극은 누운 W자 형상으로 이루어지고,

상기 제1 방향으로 절곡된 제1 및 제2 절곡부, 상기 제1 방향과 반대하는 제3 방향으로 절곡되어 상기 제1 및 제2 절곡부와의 사이에 구비된 제3 절곡부를 포함하는 것을 특징으로 하는 어레이 기판.
제5항에 있어서, 상기 제3 절곡부에는 상기 직선부가 포함된 것을 특징으로 하는 어레이 기판.
제3항에 있어서, 상기 직선부의 양변 및 상기 개구부를 정의하는 내측변들은 톱니 형상으로 이루어진 것을 특징으로 하는 어레이 기판.
제7항에 있어서, 상기 직선부의 양측변 및 상기 내측변들 각각은,

상기 데이터 라인에 대해서 45°로 기울어진 다수의 제1 경사변; 및

상기 데이터 라인에 대해서 135°로 기울어진 다수의 제2 경사변을 포함하는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 개구부는 상기 데이터 라인에 대해서 기울어진 방향으로 길게 형성된 하나 이상의 제1 개구부 및 상기 제1 방향으로 길게 형성된 하나 이상의 제2 개구부로 이루어진 것을 특징으로 하는 어레이 기판.
제9항에 있어서, 상기 제2 개구부는 상기 게이트 라인과 소정의 간격으로 이격된 위치에 형성된 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 화소전극은,

하이 픽셀전압이 인가되고, 상기 제1 방향과 반대하는 제3 방향으로 절곡되어 V자 형상으로 이루어진 메인 화소전극; 및

상기 하이 픽셀전압보다 낮은 로우 픽셀전압이 인가되고, 상기 제1 내지 제3 개구부에 의해서 상기 메인 화소전극과 전기적으로 절연된 서브 화소전극을 포함하는 것을 특징으로 하는 어레이 기판.
제11항에 있어서, 상기 메인 화소전극은 상기 서브 화소전극보다 작은 면적을 갖는 것을 특징으로 하는 어레이 기판.
제11항에 있어서, 상기 게이트 라인은,

한 행의 화소가 동작하는 1H 시간 중 초기 H/2 시간동안 제1 게이트 신호를 입력받는 메인 게이트 라인; 및

상기 1H 시간 중 후기 H/2 시간동안 제2 게이트 신호를 입력받는 서브 게이트 라인을 포함하는 것을 특징으로 하는 어레이 기판.
제13항에 있어서, 상기 스위칭부는,

상기 메인 게이트 라인과 대응하는 데이터 라인에 연결되고, 상기 초기 H/2시간동안 상기 제1 게이트 신호에 응답하여 상기 데이터 라인으로 인가된 상기 하이 픽셀전압을 상기 메인 화소전극으로 출력하는 제1 박막 트랜지스터; 및

상기 서브 게이트 라인과 상기 데이터 라인에 연결되고, 상기 후기 H/2 시간동안 상기 제2 게이트 신호에 응답하여 상기 데이터 라인으로 인가된 상기 로우 픽셀전압을 상기 서브 화소전극으로 출력하는 제2 박막 트랜지스터를 포함하는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 제1 베이스 기판 상에 구비되고, 상기 게이트 라인과 평행하게 상기 제1 방향으로 연장된 스토리지 라인; 및

상기 스토리지 라인의 일부분으로부터 연장되어 상기 화소전극과 마주하는 스토리지 전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
제15항에 있어서, 상기 데이터 라인은 상기 스토리지 라인과 절연되게 교차하는 것을 특징으로 하는 어레이 기판.
어레이 기판;

상기 어레이 기판과 대향하여 결합하는 대향기판; 및

상기 어레이 기판과 상기 대향기판과의 사이에 개재된 액정층을 포함하고,

상기 어레이 기판은,

베이스 기판;

상기 베이스 기판 상에 구비되고, 제1 방향으로 연장된 게이트 라인;

상기 게이트 라인과 절연되게 교차하여 제2 방향으로 연장된 데이터 라인;

상기 게이트 라인과 상기 데이터 라인과의 사이에 전기적으로 연결된 스위칭부; 및

상기 스위칭부에 전기적으로 연결되고, 상기 데이터 라인과 부분적으로 오버랩된 화소전극을 포함하고,

상기 화소전극 내에는 제1 개구부가 형성되고, 상기 제1 개구부는 상기 데이터 라인과 오버랩되지 않는 위치에 형성된 것을 특징으로 하는 표시패널.
제17항에 있어서, 상기 화소전극은 상기 데이터 라인과 평행하지 않는 하나 이상의 경사부 및 상기 데이터 라인과 평행한 직선부로 이루어진 것을 특징으로 하는 표시패널.
제18항에 있어서, 상기 직선부에서 상기 제1 개구부는 상기 데이터 라인과 평행하게 형성된 것을 특징으로 하는 표시패널.
제19항에 있어서, 상기 직선부와 상기 제1 개구부의 이격거리는 0.1㎛ ~ 10㎛의 범위에 존재하는 것을 특징으로 하는 표시패널.
제19항에 있어서, 상기 직선부의 양변 및 상기 제1 개구부를 정의하는 내측변들은 톱니 형상으로 이루어진 것을 특징으로 하는 표시패널.
제17항에 있어서, 상기 제1 개구부는 상기 데이터 라인과 평행하지 않는 방향으로 길게 형성된 하나 이상의 제1 서브 개구부 및 상기 제1 방향으로 길게 형성된 하나 이상의 제2 서브 개구부로 이루어진 것을 특징으로 하는 표시패널.
제22항에 있어서, 상기 제2 서브 개구부는 상기 게이트 라인과 오버랩되지 않는 위치에 형성된 것을 특징으로 하는 표시패널.
제17항에 있어서, 상기 대향기판은 상기 화소전극과 마주하는 공통전극을 구비하고,

상기 공통전극에는 다수의 제2 개구부가 형성되며, 상기 다수의 제2 개구부는 상기 제1 개구부와 서로 다른 위치에 형성된 것을 특징으로 하는 표시패널.
제24항에 있어서, 상기 제1 개구부는 서로 인접하는 두 개의 상기 제2 개구부들 사이에 위치하는 것을 특징으로 하는 표시패널.