CN101202291B - 阵列基板和具有该阵列基板的显示面板 - Google Patents

Abstract

在阵列基板中，栅极线设置在基底基板上并在第一方向上延伸，数据线与栅极线绝缘并且与其交叉，并在第二方向上延伸。开关部分连接在栅极线和数据线之间。像素电极连接到开关部分并部分地和数据线交叠。像素电极具有开口，在平面图中，开口与数据线分开。

Description

阵列基板和具有该阵列基板的显示面板

技术领域

本发明涉及阵列基板和包括这种显示基板的显示面板。尤其是，本发明涉及防止光泄漏的阵列基板以及包括阵列基板的显示面板。

背景技术

通常，液晶显示器包括阵列基板、面对阵列基板的对置基板、插入在阵列基板和对置基板之间的液晶层。阵列基板包括多个像素，每一个像素包括栅极线、数据线、薄膜晶体管和像素电极。对置基板包括面对像素电极的公共电极。

与阴极射线管显示装置相比，液晶显示器的优点在于它比较薄，但是液晶显示器也具有窄视角的缺点。近来，为了改善液晶显示器的窄视角，已经研究和发展了具有更宽视角的图案化垂直配向(patterned verticalalignment，PVA)模式液晶显示器和超图案化垂直配向(super-patternedvertical alignment)(SPVA)模式液晶显示器。

在PVA或SPVA模式液晶显示器中，形成在阵列基板上的像素电极和形成在对置基板上的公共电极被构图，以分别具有第一开口和第二开口，第一开口和第二开口彼此分开。每个像素由第一和第二开口分成多个畴(domain)，以在不同的方向上使液晶分子取向，因此使视角变宽。

图1是表示按照传统SPVA模式液晶显示器的位置关系的数据线和像素电极与液晶取向之间位置关系的图。

参考图1，像素电极10设置有通过其形成的开口10a，液晶分子13关于开口10a在不同的方向取向。

当数据线12对应于开口10a形成时，在像素电极10和数据线12之间形成边缘场。

例如，当处于关断状态的像素电极10保持在5V，并且施加到数据线12的像素电压在0V和10V之间摆动时，由于像素电极10的电压和施加到数据线12的像素电压之间的电势差，在像素电极10和数据线12之间形成边缘场。结果，邻近开口10a的液晶分子13反常地倾斜，由于垂直串扰效应，在像素区域中发生光泄漏。

为了防止光泄漏，可以在开口和数据线交叠的区域内形成比如黑矩阵的结构。然而，当使用黑矩阵来防止光泄漏时，液晶显示器的开口率(apertureratio)可能被降低。

发明内容

本发明提供了一种阵列基板，其可以防止光泄漏而不降低开口率。

本发明还提供了包括这种阵列基板的显示面板。

本发明的其它特征将在随后的说明中呈现，并部分地从所述说明中变得明显，或者可以通过对本发明的实践而得以认知。

本发明公开了一种阵列基板，包括基底基板、栅极线、数据线、开关部分和像素电极。

栅极线设置在基底基板上并在第一方向上延伸。数据线与栅极线绝缘并与栅极线交叉，且在第二方向上延伸。开关部分连接在栅极线和数据线之间。像素电极连接到开关部分。像素电极包括部分地与数据线交叠的第一次像素电极，以及第二次像素电极，所述第二次像素电极与第一次像素电极绝缘并且在平面图中基本上与数据线分开。在第一次像素电极和第二次像素电极之间设置开口，开口在平面图中与数据线分开。

本发明还公开了一种显示面板，其包括阵列基板、耦合到阵列基板的对置基板、以及插入在阵列基板和对置基板之间的液晶层。

阵列基板包括基底基板、栅极线、数据线、开关部分和像素电极。栅极线设置在基底基板上并在第一方向上延伸，数据线与栅极线绝缘且与栅极线交叉，并在第二方向上延伸。开关部分连接在栅极线和数据线之间。像素电极连接到开关部分。像素电极包括部分地与数据线交叠的第一次像素电极，以及第二次像素电极，所述第二次像素电极与第一次像素电极绝缘并且在平面图中基本上与数据线分开。在第一次像素电极和第二次像素电极之间设置开口，开口在平面图中与数据线分开。

可以理解，前面一般性的说明和随后详细的说明是示范性和解释性的，它们旨在提供对于本发明进一步的解释。

附图说明

被包括以用来提供对于本发明进一步的理解并被结合以构成本说明书一部分的附图，表示了本发明的实施例，并与说明书一起用来解释本发明的原理。

图1是表示按照传统SPVA模式液晶显示器的位置关系的数据线和像素电极与液晶取向状态之间位置关系的图；

图2是表示按照本发明示范性实施例的阵列基板的平面图。

图3是沿图1的线I-I’的横截面图。

图4是表示按照本发明另一示范性实施例的阵列基板的平面图。

图5是示出图4中的部分II的放大图。

图6是表示按照本发明另一示范性实施例的阵列基板的平面图。

图7是表示按照本发明示范性实施例的包括图6所示的阵列基板的超图案化垂直配向模式显示面板的平面图。

图8是沿图7的线III-III’的横截面图。

具体实施方式

在下文中将参考附图更充分地描述本发明，图中示出了本发明的实施例。然而，本发明可以以很多不同的形式实施，而不应当解释为受限于在此提出的实施例。而且，提供这些实施例使得本公开是彻底的，并将本发明的范围完全地传达给本领域技术人员。在附图中，为了清楚，夸大了层和区域的尺寸以及相对尺寸。

可以理解，当一个元件或者层被称为在另一个元件或层“上”、或者与另一个元件或层“连接”或“耦合”时，它可以直接在其它元件或层上、直接连接到或者耦合到其它元件或层，或者也可以出现中间元件或者层。相反，当一个元件被称为“直接”在另一个元件或层“上”、与另一个元件或层“直接连接”或“直接耦合”时，则不出现中间元件或者层。全文中相同的附图标记指代相同的元件。在此使用的术语“和/或”包括一个或者多个相关所列项目的任何以及所有组合。

可以理解，虽然术语第一、第二等等在此用于描述不同的元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应被这些术语限制。这些术语仅仅用来区别一个元件、部件、区域、层或部分与另一个区域、层或者部分。这样，在没有脱离本发明教导的情况下，下面讨论的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分。

为了易于描述，空间相对性词语例如“在……之下”、“在……下面”、“下”、“在……上面”、“上”等等，在此用于描述图中所示的一个元件或者特征与另一个元件或者特征的关系。可以理解，这些空间相对性词语除了附图中表示的取向之外，还意在包含使用中或者操作中的装置的不同取向。例如，如果翻转图中的装置，描述为在其它元件或者特征“之下”或者“下面”的元件，将会在其它元件或者特征“之上”取向。这样，示范性的术语“在……下面(below)”能够包括上、下两种取向。装置可以另外取向(旋转90度或者在其它方向)，在此使用的空间相对性描述符作相应地解释。

在此使用术语的目的仅仅是描述特定实施例，并不想限制本发明。在此使用的单数形式“一个(a，an，the)”也想要包括复数形式，除非上下文另有清楚地指示。可以进一步理解，术语“包括(includes)”和/或“包括(including)”，当用于本说明书中时，说明指定的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或者多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。

除非有其它限定，在此使用的所有术语(包括技术和科学术语)具有与本发明所属领域技术人员一般的理解相同的意思。可以进一步理解，这些术语、例如在一般使用的词典中定义的术语，除非在此明确限定，应该解释为具有与它们在相关领域背景下的意思一致的意思，而不应解释为理想化或者过度形式化的意思。

在下文中，将参考附图详细解释本发明。

图2是表示按照本发明示范性实施例的阵列基板的平面图，图3是沿图2的线I-I’的横截面图。

参考图2，阵列基板200包括基底基板(base substrate)210和以矩阵形式设置在基底基板210上的多个像素。每个像素包括主栅极线GL1、次栅极线GL2、数据线DL、第一薄膜晶体管T1、第二薄膜晶体管T2、像素电极250、存储线SL和存储电极SE。

主栅极线GL1和次栅极线GL2在第一方向D1延伸，且彼此分开。在对应于一行的像素被激活的1H期间内的前H/2期间，主栅极线GL1接收第一栅极信号，在1H期间的后H/2期间，次栅极线GL2接收第二栅极信号。第一栅极信号在前H/2期间保持在栅极开启(gate-on)电压，在后H/2期间保持在栅极关断(gate-off)电压。相反地，第二栅极信号在前H/2期间保持在栅极关断(gate-off)电压，在后H/2期间保持在栅极开启(gate-on)电压。

数据线DL在与第一方向D1基本垂直的第二方向D2上延伸。数据线DL形成在与主栅极线GL1和次栅极线GL2不同的层上，所以数据线DL与主栅极线GL1和次栅极线GL2绝缘。数据线DL在前H/2期间接收高像素电压，在后H/2期间接收比高像素电压低的低像素电压。

像素电极250包括主像素电极251以及次像素电极252，在前H/2期间，向主像素电极251施加高像素电压，在后H/2期间，向次像素电极252施加低像素电压。

第一薄膜晶体管T1连接到主栅极线GL1和数据线DL。特别地，第一薄膜晶体管T1包括连接到主栅极线GL1的第一栅电极、连接到数据线DL的第一源电极和通过第一接触孔C1连接到主像素电极251的第一漏电极。这样，在前H/2期间，响应于第一栅极信号，第一薄膜晶体管T1向主像素电极251施加高像素电压。

第二薄膜晶体管T2连接到次栅极线GL2和数据线DL。特别地，第二薄膜晶体管T2包括连接到次栅极线GL2的第二栅电极、连接到数据线DL的第二源电极和通过第二接触孔C2连接到次像素电极252的第二漏电极。这样，在后H/2期间，响应于第二栅极信号，第二薄膜晶体管T2向次像素电极252施加低像素电压。

像素电极250具有关于数据线DL逆时针方向旋转约90度的W形状。特别地，像素电极250包括第一倾斜部分A1、第二倾斜部分A2、第三倾斜部分A3、第四倾斜部分A4和伸直部分A5。第一倾斜部分A1和第二倾斜部分A2在第四方向D4上倾斜，第四方向D4在第二方向D2和第三方向D3之间并且与第一方向D1相反，第三倾斜部分A3和第四倾斜部分A4在第五方向D5上倾斜，第五方向D5在第一方向D1和第二方向D2之间。第一倾斜部分A1和第四倾斜部分A4彼此连接以形成V形形状，第二倾斜部分A2和第三倾斜部分A3彼此连接以形成V形形状。伸直部分A5位于第一倾斜部分A1和第三倾斜部分A3之间，并基本上与数据线DL平行。

像素电极250包括由第一和第四倾斜部分A1、A4限定的第一弯曲部分B1，由第二和第三倾斜部分A2、A3限定的第二弯曲部分B2，以及由第一和第三倾斜部分A1、A3限定的第三弯曲部分B3。在本示范性实施例中，第一弯曲部分B1相应于主栅极线GL1设置，第二和第三弯曲部分B2、B3设置在主、次栅极线GL1、GL2之间。伸直部分A5对应于第三弯曲部分B3。

像素电极250设置有穿过其形成的第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e。第一开口253a沿V形的第一和第四倾斜部分A1、A4形成，第二开口253b沿V形的第二和第三倾斜部分A2、A3形成。同样，第三开口253c相应于伸直部分A5形成，以连接第一开口253a到第二开口253b。作为本示范性实施例的一个实例，第一、第二、第三开口253a、253b、253c设置在像素电极250的基本上彼此平行的两条纵向边之间的中心点处。同样，第四开口253d通过像素电极250的第一弯曲部分B 1形成，并基本上平行于主栅极线GL1。第五开口253e通过像素电极250的第二弯曲部分B2形成，并基本上平行于次栅极线GL2。

如图2、图3所示，第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e设置在不与数据线DL交叠的区域中，以使第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e不与数据线DL交叉。尤其是，数据线DL在邻近第三开口253c的区域中在基本上平行于第三开口253c的第二方向D2上延伸。如果数据线DL与第三开口253c交叠，由于通过数据线DL向不同的像素施加的像素电压，在数据线DL和像素电极250之间可能形成电场。由于这个电场，液晶分子300可能反常地倾斜，以使数据线DL与第三开口253c交叠的区域变得比与其邻近的区域更亮，因此引起光泄漏。

如上所述，第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e设置在不与数据线DL交叠的区域中，由此防止数据线DL与第三开口253c交叠而由此引起数据线DL和第三开口253c之间的光泄漏。在本示范性实施例中，数据线DL和第三开口253c之间的距离可以在大约0.1微米到大约10微米的范围内。例如，所述距离可以是大约3微米。

尽管未在图中示出，但阵列基板200与对置基板(未示出)耦合。对置基板包括在像素电极之间的区域E1(在下文中，称为BM区域)内形成的黑矩阵(BM)。因此，尽管在数据线DL与BM区域E1交叠的区域内液晶分子300反常地倾斜，但对置基板的黑矩阵可以防止通过数据线DL和BM区域E1之间的交叠区域的光泄漏。这样，数据线DL可以与BM区域E1交叠。

然而，当黑矩阵对应于数据线DL与第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e之间的交叠区域形成时，可能减少阵列基板200的开口率。在本示范性实施例中，第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e设置在不与数据线DL交叠的区域中，因此可以防止光泄漏。

再次参考图2，像素电极250的主像素电极251在第三方向D3上弯曲，以具有V形形状。次像素电极252由像素电极250的剩余部分限定，并通过第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e与主像素电极251绝缘。因此，主像素电极251具有比次像素电极252的面积更小的面积。

存储线SL在第一方向D1上延伸，并设置在主栅极线GL1和次栅极线GL2之间。存储电极SE从存储线SL以矩形形状延伸。存储线SL接收公共电压并将公共电压施加到存储电极SE。存储电极SE面对像素电极250，并且例如栅极绝缘层220、保护层230和有机绝缘层240的绝缘层设置在存储电极SE和像素电极250之间。

存储电极SE和存储线SL形成在与主栅极线GL1和次栅极线GL2相同的层上，但是彼此绝缘。在本示范性实施例中，数据线DL与存储线SL绝缘同时与存储线SL交叉。也就是说，当数据线DL与存储电极SE彼此交叠时，增大了数据线DL和存储电极SE之间的寄生电容。因此，数据线DL与存储线SL交叉，这可以减小寄生电容。

图4是表示按照本发明另一个示范性实施例的阵列基板的平面图，图5是表示图4的部分II的放大图。在图4中，相同的附图标记表示与图2中相同的元件，因此，将省略对相同元件的详细描述。

参考图4，阵列基板201包括像素电极250，像素电极250具有关于数据线DL在逆时针方向旋转约90度的W形状。

更具体地，像素电极250包括第一倾斜部分A1、第二倾斜部分A2、第三倾斜部分A3、第四倾斜部分A4和伸直部分A5。第一倾斜部分A1和第四倾斜部分A4以V形形状彼此连接，第二倾斜部分A2和第三倾斜部分A3以V形形状彼此连接。伸直部分A5位于第一倾斜部分A1和第三倾斜部分A3之间，并且基本上与数据线DL平行。

像素电极250包括由第一倾斜部分A1和第四倾斜部分A4限定的第一弯曲部分B1、由第二倾斜部分A2和第三倾斜部分A3限定的第二弯曲部分B2、以及由第一倾斜部分A1和第三倾斜部分A3限定的第三弯曲部分B3。

像素电极250设置有穿过其形成的第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e。第一开口253a沿以V形形状形成的第一和第四倾斜部分A1、A4形成，第二开口253b沿以V形形状形成的第二和第三倾斜部分A2、A3形成。并且，第三开口253c对应于伸直部分A5形成，从而将第一开口253a连接到第二开口253b。第四开口253d通过像素电极250的第一弯曲部分B1形成，并且基本上平行于主栅极线GL1。第五开口253e通过像素电极250的第二弯曲部分B2形成，其基本上平行于次栅极线GL2。

第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e设置在不与数据线DL交叠的区域中，而且第一、第二、第三、第四和第五开口253a、253b、253c、253d和253e不与数据线DL交叉，因此防止了光泄漏。

伸直部分A5基本上平行于第三弯曲部分B3中的数据线DL。作为本发明的一个实例，限定了第三开口部分253c的伸直部分A5的外侧边和伸直部分A5的内侧边具有锯齿形状。

如图5所示，伸直部分A5的每个内侧边包括关于数据线DL以第一角度θ1倾斜的多个第一倾斜边250a，以及关于数据线DL以第二角度θ2倾斜的多个第二倾斜边250b。在本示范性实施例中，第一角度θ1是大约45度，第二角度θ2是大约135度。

如上面所述，由于外侧边和内侧边具有锯齿形状，所以液晶分子300在邻近第一倾斜边250a的区域内倾斜约45度，在邻近第二倾斜边250b的区域内倾斜约135度，这可以防止由于结构(textures)而致的亮度劣化。

图6是按照本发明另一个示范性实施例的阵列基板的平面图。在图6中，相同的附图标记表示与图4中相同的元件，因此将省略对相同元件的详细描述。

参考图6，阵列基板203包括像素电极250，像素电极250具有关于数据线DL在逆时针方向旋转约90度的W形状。像素电极250包括第一倾斜部分A1、第二倾斜部分A2、第三倾斜部分A3、第四倾斜部分A4和伸直部分A5。第一倾斜部分A1和第四倾斜部分A4以V形形状彼此连接，第二倾斜部分A2和第三倾斜部分A3以V形形状彼此连接。伸直部分A5位于第一倾斜部分A1和第三倾斜部分A3之间，并且基本上与数据线DL平行。

像素电极250包括由第一倾斜部分A1和第四倾斜部分A4限定的第一弯曲部分B 1、由第二倾斜部分A2和第三倾斜部分A3限定的第二弯曲部分B2、以及由第一倾斜部分A1和第三倾斜部分A3限定的第三弯曲部分B3。

像素电极250设置有穿过其形成的第一、第二、第三、第四、第五、第六开口253a、253b、253c、253d、253e和253f。第一开口253a沿第一倾斜部分A1形成，第二开口253b沿呈V形形状的第二和第三倾斜部分A2、A3形成。并且，第三开口253c对应于伸直部分A5形成，从而连接第一开口253a至第二开口253b。第四开口253d邻近并基本上平行于主栅极线GL1。第五开口253e通过像素电极250的第二弯曲部分B2形成，并基本上平行于次栅极线GL2。第六开口253f沿第四倾斜部分A4形成。

第三开口253c设置在不与数据线DL交叠的区域内，第一、第四和第六开口253a、253d和253f设置在不与主栅极线GL1交叠的区域内。并且，第二开口253b设置在不与次栅极线GL2交叠的区域内。如上所述，第一、第二、第三、第四、第五、第六开口253a、253b、253c、253d、253e和253f设置在不与数据线DL、主栅极线GL1、次栅极线GL2交叠的区域中，因此可以防止光泄漏。

图7是表示按照本发明示范性实施例的具有图6中所示的阵列基板的超图案化垂直配向模式显示面板的平面图，图8是沿图7的III-III’线的横截面图。在图7中，相同的附图标记表示与图6中相同的元件，因此将省略对相同元件的详细描述。

参考图7和图8，超图案化垂直配向(SPVA)模式显示面板400包括阵列基板203、面对阵列基板203的对置基板100、和插入在对置基板100和阵列基板203之间的液晶层300。

对置基板100包括基板110、黑矩阵120、滤色器层130以及公共电极140。滤色器层130包括与像素呈一一对应关系的红色、绿色、蓝色像素，并且滤色器层130设置在基板110上。黑矩阵120设置在红色、绿色、蓝色像素之间，来防止像素之间的光泄漏。

公共电极140均匀地形成在黑矩阵120和滤色器层130上。作为本示范性实施例的一个实例，公共电极可以是铟锡氧化物(ITO)或者铟锌氧化物(IZO)。公共电极140设置有多个第七开口141，滤色器层130通过第七开口部分地暴露。

第一、第二、第三、第六开口253a、253b、253c和253f设置在与两相邻第七开口141之间的中间区域相对应的区域内。这样，在一个像素区域中限定了使液晶层300的液晶分子在不同方向取向的多畴(multi-domain)。

尤其是，在设置在阵列基板203上的像素电极250分为主像素电极251和次像素电极252的SPVA模式显示面板400的情况下，一个像素区域可以分为八个畴。因此，电压可以施加到对应于主像素电极251的四个畴，从而使所述四个畴具有第一伽马(gamma)特性，另一电压可以施加到对应于次像素电极252的剩余的四个畴，从而使剩余的四个畴具有第二伽马特性。即，不同的电压可以分别施加到主像素电极251和次像素电极252，从而可以对于每个畴分别地补偿亮度。结果，SPVA模式显示面板400可以改善其侧视角和可见度。

尽管未在图中示出，在图案化垂直配向(PVA)模式显示面板中，通过像素电极形成的开口可以设置在不与数据线交叠的区域中。这样，也可以防止PVA模式显示面板的光泄漏。

根据阵列基板和具有这种阵列基板的显示面板，通过像素电极形成的开口可以设置在不与栅极线或数据线交叠的区域中。因此，可以防止在开口与栅极线之间、或者开口与数据线之间的交叠区域中的光泄漏。

在不脱离本发明的精神或范围的前提下，可以对本发明做出各种修改和变化，这对本领域技术人员来说是显而易见的。因此，本发明旨在覆盖本发明的这些修改和变化，只要其落入所附权利要求和其等同物的范围内。

本申请要求于2006年9月4日提交的韩国专利申请No.10-2006-0084805的优先权，为此，其在此结合作为参考，就像其在此提出一样。

Claims (23)

1.一种阵列基板，包括：

基底基板；

栅极线，设置在所述基底基板上并在第一方向上延伸；

数据线，与所述栅极线绝缘并与所述栅极线交叉，且在第二方向上延伸；

开关部分，连接在所述栅极线和所述数据线之间；以及

像素电极，连接到所述开关部分，

所述像素电极包括：

第一次像素电极，与所述数据线部分地交叠；以及

第二次像素电极，与所述第一次像素电极绝缘，并且在平面图中与所述数据线分开，以及

其中开口设置在所述第一次像素电极和所述第二次像素电极之间，并且在平面图中与所述数据线分开。

2.如权利要求1所述的阵列基板，其中所述像素电极包括：

与所述数据线不平行的至少一个倾斜部分；以及

伸直部分，平行于所述数据线。

3.如权利要求2所述的阵列基板，其中对应于所述伸直部分的所述开口的一部分平行于所述数据线。

4.如权利要求3所述的阵列基板，其中对应于所述伸直部分的所述开口的所述部分与所述数据线之间的距离在0.1微米到10微米的范围内。

5.如权利要求3所述的阵列基板，其中所述像素电极具有关于所述数据线在逆时针方向旋转90度的W形状，并且进一步包括：

第一弯曲部分，

第二弯曲部分，和

第三弯曲部分，

其中所述第一弯曲部分和所述第二弯曲部分在所述第一方向上弯曲，所述第三弯曲部分设置在所述第一弯曲部分和所述第二弯曲部分之间，并且在与所述第一方向相反的第三方向上弯曲。

6.如权利要求5所述的阵列基板，其中所述第三弯曲部分包括所述伸直部分。

7.如权利要求3所述的阵列基板，其中所述伸直部分的外侧边和所述伸直部分的内侧边具有锯齿形状，所述伸直部分的外侧边和所述伸直部分的内侧边限定了对应于所述伸直部分的所述开口的所述部分。

8.如权利要求7所述的阵列基板，其中所述外侧边和所述内侧边中的每一个包括：

多个第一倾斜边，每个所述第一倾斜边关于所述数据线倾斜45度；以及

多个第二倾斜边，每个所述第二倾斜边关于所述数据线倾斜135度。

9.如权利要求1所述的阵列基板，其中所述开口包括：

至少一个第一开口，关于所述数据线倾斜并在所述倾斜方向上延伸；

至少一个第二开口，在所述第一方向上延伸。

10.如权利要求9所述的阵列基板，其中所述第二开口与所述栅极线分开。

11.如权利要求1所述的阵列基板，其中所述第一次像素电极接收第一像素电压，所述第二次像素电极在与所述第一方向相反的第三方向上弯曲以具有V形形状并接收比所述第一像素电压更高的第二像素电压。

12.如权利要求11所述的阵列基板，其中所述栅极线包括：

主栅极线，在对应于行的像素被激活的1H期间的前H/2期间接收第一栅极信号；以及

次栅极线，在所述1H期间的后H/2期间接收第二栅极信号。

13.如权利要求12所述的阵列基板，其中所述开关部分包括：

第一薄膜晶体管，连接到所述数据线和所述主栅极线，响应于所述第一栅极信号在所述前H/2期间将施加到所述数据线的第二像素电压输出到所述第二像素电极；以及

第二薄膜晶体管，连接到所述次栅极线和所述数据线，响应于所述第二栅极信号在所述后H/2期间将施加到所述数据线的第一像素电压输出到所述第一像素电极。

14.如权利要求1所述的阵列基板，进一步包括：

存储线，设置在所述基底基板上，并在平行于所述栅极线的所述第一方向上延伸；以及

存储电极，从所述存储线部分地延伸并且面对所述像素电极；以及

其中所述数据线与所述存储线绝缘并与其交叉。

15.一种显示面板，包括：

阵列基板；

耦合到所述阵列基板的对置基板；以及

插入在所述阵列基板和所述对置基板之间的液晶层，

所述阵列基板包括：

基底基板；

栅极线，设置在所述基底基板上并在第一方向上延伸；

数据线，与所述栅极线绝缘并与所述栅极线交叉，且在第二方向上延伸；

开关部分，连接在所述栅极线和所述数据线之间；以及

像素电极，连接到所述开关部分，

所述像素电极包括：

第一次像素电极，与所述数据线部分地交叠；以及

第二次像素电极，与所述第一次像素电极绝缘，并且在平面图中与所述数据线分开，以及

其中第一开口设置在所述第一次像素电极和所述第二次像素电极之间，并且在平面图中与所述数据线分开。

16.如权利要求15所述的显示面板，其中所述像素电极包括与所述数据线不平行的至少一个倾斜部分以及平行于所述数据线的伸直部分。

17.如权利要求16所述的显示面板，其中对应于所述伸直部分的所述第一开口的一部分平行于所述数据线。

18.如权利要求17所述的显示面板，其中对应于所述伸直部分的所述第一开口的所述部分和所述数据线之间的距离在0.1微米到10微米的范围内。

19.如权利要求17所述的显示面板，其中所述伸直部分的外侧边和所述伸直部分的内侧边具有锯齿形状，所述伸直部分的外侧边和所述伸直部分的内侧边限定了对应于所述伸直部分的所述第一开口的所述部分。

20.如权利要求15所述的显示面板，其中所述第一开口包括：

至少一个第一子开口，关于所述数据线倾斜并在所述倾斜方向上延伸；以及

至少一个第二子开口，在所述第一方向上延伸。

21.如权利要求20所述的显示面板，其中所述第二子开口与所述栅极线分开。

22.如权利要求15所述的显示面板，其中所述对置基板包括面对所述像素电极的公共电极，所述公共电极具有多个第二开口，所述第二开口设置在与所述第一开口不同的位置。

23.如权利要求22所述的显示面板，其中所述第一开口设置在所述第二开口中的两个相邻的第二开口之间。

Images