KR101309779B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101309779B1
KR101309779B1 KR1020050082837A KR20050082837A KR101309779B1 KR 101309779 B1 KR101309779 B1 KR 101309779B1 KR 1020050082837 A KR1020050082837 A KR 1020050082837A KR 20050082837 A KR20050082837 A KR 20050082837A KR 101309779 B1 KR101309779 B1 KR 101309779B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
sub pixel
liquid crystal
substrate
sub
Prior art date
Application number
KR1020050082837A
Other languages
English (en)
Other versions
KR20070027347A (ko
Inventor
유승후
창학선
엄윤성
김현욱
도희욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050082837A priority Critical patent/KR101309779B1/ko
Priority to US11/511,147 priority patent/US7830487B2/en
Publication of KR20070027347A publication Critical patent/KR20070027347A/ko
Application granted granted Critical
Publication of KR101309779B1 publication Critical patent/KR101309779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

응답 속도와 투과율을 향상시키며 동시에 도메인의 폭을 증가하는 액정 표시 장치가 제공된다. 액정 표시 장치는 공통 전극을 포함하는 제1 기판, 제1 기판과 대향하며, 절연 기판 위에 형성된 게이트선, 게이트선과 절연되어 교차하도록 형성된 데이터 신호가 인가되는 제1 데이터선 및 제1 데이터선과 반대 극성의 데이터 신호가 인가되는 제2 데이터선, 제1 데이터선과 입력 단자가 연결된 제1 박막 트랜지스터 및 제2 데이터선과 입력 단자에 연결된 제2 박막 트랜지스터, 제1 박막 트랜지스터의 출력 단자와 연결되고, 2 이상의 상호 연결된 서브 화소 전극들을 포함하는 제1 화소 전극, 및 제2 박막 트랜지스터의 출력 단자와 연결되고, 제1 화소 전극의 서브 화소 전극들이 2 이상의 상호 연결된 서브 화소 전극들과 교대로 맞물려 배열되어 제1 화소 전극과 맞물려 있는 제2 화소 전극을 포함하는 제2 기판 및 제1 기판 및 제2 기판 사이에 개재된 액정층을 포함한다.
Figure R1020050082837
액정 표시 장치, 도메인, 응답 속도, 투과율, 래터럴 필드

Description

액정 표시 장치{Liquid crystal display}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 기판의 배치도이다.
도 3은 도 1의 박막 트랜지스터 기판과 도 2의 공통 전극 기판을 포함하는 액정 표시 장치의 배치도이다.
도 4는 도 1의 IV-IV'선을 따라 절단한 단면도이다.
도 5는 도 1의 V-V'선 및 V''-V'''선을 따라 절단한 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 액정 표시 장치용 각 화소 전극에 인가되는 전압의 극성을 나타낸 도면이다.
도 7은 도 3의 VII-VII'선을 따라 절단한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
(도면의 주요 부분에 관한 부호의 설명)
1: 제1 기판 2: 제2 기판
3: 액정층 22a, 22b: 제1 및 제2 게이트선
28a, 28b: 제1 및 제2 유지 전극선
62a, 62b: 제1 및 제2 데이터선
80: 제1 화소 전극 81: 제2 화소 전극
82: 제1 서브 화소 전극 83: 제2 서브 화소 전극
84: 제1 브릿지 85: 제3 서브 화소 전극
87: 제4 서브 화소 전극 89: 제2 브릿지
91, 92, 93, 94: 서브 화소 전극간 간극
140: 공통 전극 142: 제1 절개부
144: 제2 절개부 TFT1: 제1 박막 트랜지스터
TFT2: 제2 박막 트랜지스터
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 응답 속도와 투과율을 향상시키며 동시에 도메인의 폭을 넓히는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 일반적으로 화소 전극 등이 형성되어 있는 박막 트랜지스터 기판과 공통 전극과 컬러 필터 등이 형성되어 있는 공통 전극 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표시하는 장치이다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 기판 에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 이 방법은 절개부 또는 돌기를 이용하여 하나의 화소를 다수의 도메인으로 분할한 후, 프린지 필드(fringe field)를 이용하여 액정 분자들이 기울어지는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.
이와 같이 광시야각을 얻기 위해 화소 전극을 다수의 도메인으로 분할하는 경우, 절개부 또는 돌기부 주위의 액정 분자들은 기울어지는 속도가 빠르나, 절개부 또는 돌기부로부터 멀리 위치된 액정 분자들은 기울어지는 속도가 느리다. 이는 응답 속도의 저하로 나타난다. 그렇다고 하나의 화소를 구성하는 도메인의 수가 증가하면 투과율이 저하된다. 반면, 하나의 화소를 구성하는 도메인의 수가 감소할수록 투과율은 높아지지만 전극 간격(도메인의 폭)이 증가하여 액정을 효과적으로 제어하기 어렵게 되므로 액정의 방향성이 불안정하여 텍스쳐(texture)가 발생하므로 휘도가 감소한다.
본 발명이 이루고자 하는 기술적 과제는, 응답 속도와 투과율을 향상시키며 동시에 도메인의 폭을 증가하는 액정 표시 장치를 제공하는데 있다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치는 공통 전극을 포함하는 제1 기판, 상기 제1 기판과 대향하며, 절연 기판 위에 형성된 게이트선, 상기 게이트선과 절연되어 교차하도록 형성된 데이터 신호가 인가되는 제1 데이터선 및 상기 제1 데이터선과 반대 극성의 데이터 신호가 인가되는 제2 데이터선, 상기 제1 데이터선과 입력 단자가 연결된 제1 박막 트랜지스터 및 상기 제2 데이터선과 입력 단자에 연결된 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터의 출력 단자와 연결되고, 2 이상의 상호 연결된 서브 화소 전극을 포함하는 제1 화소 전극, 및 상기 제2 박막 트랜지스터의 출력 단자와 연결되고, 상기 제1 화소 전극의 서브 화소 전극이 2 이상의 상호 연결된 서브 화소 전극과 교대로 맞물려 배열되어 상기 제1 화소 전극과 맞물려 있는 제2 화소 전극을 포함하는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 개재된 액정층을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알 려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 의한 액정 표시 장치를 설명하기로 한다.
도 1 내지 도 7을 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 기판의 배치도이고, 도 3은 도 1의 박막 트랜지스터 기판과 도 2의 공통 전극 기판을 포함하는 액정 표시 장치의 배치도이고, 도 4는 도 1의 IV-IV'선을 따라 절단한 단면도이고, 도 5는 도 1의 V-V'선 및 V''-V'''선을 따라 절단한 단면도이고, 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 액정 표시 장치용 각 화소 전극에 인가되는 전압의 극성을 나타낸 도면이고, 도 7은 도 3의 VII-VII'선을 따라 절단한 단면도이다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 도 7에서 보는 바와 같이 제1 기판(1) 과 이와 마주보고 있는 제2 기판(2)및 이들 두 기판(1, 2) 사이에 형성되어 있고 그에 포함되어 있는 액정 분자(5)의 장축이 이들 기판(1, 2)에 대하여 거의 수직으로 배향되어 있는 액정층(3)으로 이루어진다.
먼저, 도 1, 도 4 및 도 5를 참조하여 제2 기판에 대하여 좀 더 상세히 설명한다.
절연 기판(10) 위에 가로 방향으로 제1 및 제2 게이트선(22a, 22b)이 형성되어 있고, 제1 및 제2 게이트선(22a, 22b)에는 돌기의 형태로 이루어진 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 제1 및 제2 게이트선(22a, 22b)에 전달하는 제1 및 제2 게이트선 끝단(24a,24b)이 형성되어 있고, 제1 및 제2 게이트선 끝단(24a, 24b)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 제1 및 제2 게이트선(22a, 22b), 제1 및 제2 게이트 전극(26a, 26b) 및 제1 및 제2 게이트선 끝단(24a, 24b)을 게이트 배선이라고 한다.
또한, 절연 기판(10) 위에는 제1 및 제2 유지 전극선(28a, 28b)과 제1 및 제2 유지 전극(29a, 29b)이 형성되어 있다. 제1 및 제2 유지 전극선(28a, 28b)은 화소 영역을 가로질러 가로 방향으로 뻗어 있고, 제1 및 제2 유지 전극선(28a, 28b)에는 제1 및 제2 유지 전극선(28a, 28b)에 비해 너비가 넓은 제1 및 제2 유지 전극(29a, 29b)이 형성되어 있다. 다만, 이러한 제1 및 제2 유지 전극선(28a, 28b) 및 제1 및 제2 유지 전극(29a, 29b)을 유지 전극 배선이라고 하며, 유지 전극 배선의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 배선(22a, 22b, 24a, 24b, 26a, 26b) 및 유지 전극 배선(28a, 28b, 29a, 29b)의 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 제1 및 제2 반도체층(40a, 40b)이 형성되어 있다. 이러한 제1 및 제2 반도체층(40a, 40b)은 섬형, 선형 등과 같이 다양 한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 제1 및 제2 게이트 전극(26a, 26b) 상에 섬형으로 형성될 수 있다. 또한, 제1 및 제2 반도체층(40a, 40b)이 선형으로 형성되는 경우, 제1 및 제2 데이터선(62a, 62b) 아래에 위치하여 제1 및 제2 게이트 전극(26a, 26b) 상부까지 연장된 형상을 가질 수 있다.
제1 및 제2 반도체층(40a, 40b)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 섬형의 저항성 접촉층 및 선형의 저항성 접촉층이 형성되어 있다. 본 실시예의 제1 및 제2 저항성 접촉층(55a, 55b, 56a, 56b)은 섬형 저항성 접촉층으로서, 제1 및 제2 드레인 전극(66a, 66b) 및 제1 및 제2 소스 전극(65a, 65b) 아래에 위치한다.
제1 및 제2 저항성 접촉층(55a, 55b, 56a, 56b) 및 게이트 절연막(30) 위에는 제1 및 제2 데이터선(62a, 62b) 및 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다. 제1 및 제2 데이터선(62a, 62b)으로부터 가지 형태로 제1 및 제2 저항성 접촉층(55a, 55b)의 상부까지 연장되어 있는 제1 및 제2 소스 전극(65a, 65b)이 형성되어 있다. 그리고, 제1 및 제2 데이터선(62a, 62b)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 제1 및 제2 데이터선(62a, 62b)에 전달하는 제1 및 제2 데이터선 끝단(68a, 68b)이 형성되어 있고, 제1 및 제2 데이터선 끝단(68a, 68b)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 제1 및 제2 드레인 전극(66a, 66b)은 제1 및 제2 소스 전극(65a, 65b)과 분리되어 있으며 제1 및 제2 게이트 전극(26a, 26b)에 대하여 제1 및 제2 소스 전극(65a, 65b)의 반대쪽 제1 및 제2 저항성 접촉층(56a, 56b) 상부에 위치한다. 이러한 제1 및 제2 데이터선(62a, 62b), 제1 및 제2 데이터선 끝단(68a, 68b), 제1 및 제2 소스 전극(65a, 65b)을 데이터 배선이라고 한다.
여기서, 제1 및 제2 데이터선(62a, 62b)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이 때, 제1 및 제2 데이터선(62a, 62b)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 제1 및 제2 게이트선(22a, 22b)에 대하여 45도를 이루고, 다른 한 부분은 제1 및 제2 게이트선(22a, 22b)에 대하여 -45도를 이룬다. 제1 및 제2 데이터선(62a, 62b)의 세로로 뻗은 부분에는 제1 및 제2 소스 전극(65a, 65b)이 연결되어 있고, 이 부분이 제1 및 제2 게이트선(22a, 22b) 및 제1 및 제2 유지 전극선(28a, 28b)과 교차한다.
이 때, 제1 및 제2 데이터선(62a, 62b)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 제1 및 제2 데이터선(62a, 62b) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)인 것이 바람직하다. 다만, 제1 및 제2 데이터선(62a, 62b)이 구부러지므로 배선의 길이가 증가하게 되는데, 제1 및 제2 데이터선(62a, 62b)에서 굽은 부분이 50%를 차지할 경우 배선의 길이는 약 20% 증가하게 된다. 제1 및 제2 데이터선(62a, 62b)의 길이가 증가할 경우 배선의 저항과 부하가 증가하게 되어 신호 왜곡이 증가할 수 있다. 그러나 도1에 도시된 초고개구율 구조에서는 제1 및 제2 데이터선(62a, 62b)의 폭을 충분히 넓게 형성할 수 있고, 두꺼운 유기막(71)을 사용하므로 배선의 부하도 충분히 작아서 제1 및 제2 데이터선(62a, 62b)의 길이 증가에 따른 신호 왜곡 문제는 무시할 수 있다.
이와 같이, 제1 및 제2 데이터선(62a, 62b)은 화소의 모양처럼 직선과 꺾인 띠 모양의 조합으로 이루어질 수 있으나 본 발명은 이에 제한되지 않으며, 데이터선은 단순히 직선 모양 또는 꺾인 띠 모양으로 형성될 수 있다.
또, 제1 및 제2 드레인 전극(66a, 66b)은 제1 및 제2 유지 전극(29a,29b)과 중첩하도록 형성되어, 제1 및 제2 유지 전극(29a, 29b)과 게이트 절연막(30)을 사이에 두고 중첩함으로써 유지 용량을 형성한다.
제1 및 제2 소스 전극(65a, 65b)은 제1 및 제2 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 제1 및 제2 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 제1 및 제2 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 제1 및 제2 저항성 접촉층(55a, 55b, 56a, 56b)은 그 하부의 제1 및 제2 반도체층(40a, 40b)과, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
제1 및 제2 드레인 전극(66a, 66b)은 제1 및 제2 반도체층(40a, 40b)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 제1 및 제2 유지 전극(29a, 29b)과 중첩하는 넓은 면적의 제1 및 제2 드레인 전극 확장부(67a, 67b)를 가진다.
제1 및 제2 데이터선(62a, 62b), 제1 및 제2 제1 드레인 전극(66a, 66b) 및 노출된 제1 및 제2 반도체층(40a, 40b) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다.
보호막(70)위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질 등을 도포하여 유기막(71)을 형성한다. 유기막(71)은 제1 및 제2 드레인 전극(66a, 66b)과 제1 및 제 2 화소 전극(80, 81) 사이의 기생 용량을 줄이는 역할을 한다. 유기막(71)은 PFCB(PerFluoroCycloButane), BCB(BenzoCycloButene) 또는 아크릴 등으로 형성될 수 있다.
유기막(71)에는 제1 및 제2 데이터선 끝단(68a, 68b) 및 제1 및 제2 드레인 전극 확장부(67a, 67b)를 각각 드러내는 컨택홀(contact hole)(78a, 78b, 76a, 76b)이 형성되어 있으며, 보호막(70), 유기막(71) 및 게이트 절연막(30)에는 제1 및 제2 게이트선 끝단(24a, 24b)을 드러내는 컨택홀(74a, 74b)이 형성되어 있다. 컨택홀(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 제1 및 제2 데이터선(62a, 62b)의 모양을 따라 꺾인 띠 모양의 제1 및 제2 화소 전극(80, 81)이 형성되어 있다.
또한, 보호막(70) 위에는 컨택홀(74a, 74b, 78a, 78b)을 통하여 각각 제1 및 제2 게이트선 끝단(24)과 제1 및 제2 데이터선 끝단(68a, 68b)과 연결되어 있는 제1 및 제2 보조 게이트선 끝단(86a, 86b) 및 제1 및 제2 보조 데이터선 끝단(88a, 88b)이 형성되어 있다. 여기서, 제1 및 제2 화소 전극(80, 81)과 제1 및 제2 보조 게이트 및 데이터선 끝단(86a, 86b, 88a, 88b)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 제1 및 제2 보조 게이트선 및 데이터선 끝단(86a, 86b, 88a, 88b)은 제1 및 제2 게이트선 끝단(24a, 24b) 및 제1 및 제2 데이터선 끝단(68a, 68b)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
제1 및 제2 화소 전극(80, 81)은 컨택홀(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 데이터 신호를 인가받는다.
데이터 신호가 인가된 제1 및 제2 화소 전극(80, 81)은 제1 기판(1)의 공통 전극(140)과 함께 전기장을 생성함으로써 제1 및 제2 화소 전극(80, 81)과 공통 전극(140) 사이의 액정층의 액정 분자들의 배열을 결정한다.
여기서, 본 발명의 일 실시예에 따른 액정 표시 장치용 제1 화소 전극 및 제2 화소 전극에 대하여 자세히 설명한다.
제1 화소 전극(80)은 컬러 필터 (130)의 소정의 색과 대응되는 화소이며, 제1 서브 화소 전극(82), 제2 서브 화소 전극(83) 및 이들을 연결하는 제1 브릿지(84, bridge)를 포함한다.
제1 서브 화소 전극(82)은 제1 데이터선(62a)에 인접하여 꺾인 띠 모양으로 형성되고, 제2 서브 화소 전극(83)은 제2 데이터선(62b)에 인접하여 꺾인 띠 모양으로 형성된다. 그리고 제1 브릿지(84)는 제1 서브 화소 전극(82)과 제2 서브 화소 전극(83)을 연결시킨다.
제2 화소 전극(81)은 제1 화소 전극(80)과 대응되는 컬러 필터의 색과 다른 색과 담당하는 다른 화소이며, 제3 서브 화소 전극(85), 제4 서브 화소 전극(87) 및 이들을 연결하는 제2 브릿지(89)를 포함한다.
제3 서브 화소 전극(85)은 제1 서브 화소 전극(82)에 인접하여 꺾인 띠 모양으로 형성되고, 제4 서브 화소 전극(87)은 제2 서브 화소 전극(83)에 인접하여 꺾인 띠 모양으로 형성된다. 그리고 제2 브릿지(89)는 제3 서브 화소 전극(85)과 제4 서브 화소 전극(87)을 연결시킨다.
따라서, 상술한 제1 브릿지(84)로 연결된 제1 및 제2 서브 화소 전극(82, 83)과 제2 브릿지(89)로 연결된 제3 및 제4 서브 화소 전극(85, 87)이 서로 깍지낀(interdigitated) 형태 즉, 교대로 맞물려 있는 형태로 되어 있다. 여기서 제1 화소 전극(80)과 제2 화소 전극(81)은 제1 및 제2 게이트선(22a, 22b)과 양단의 제1 데이터선(62a)에 의해 정의되는 영역을 실질적으로 1:1로 세로로 분할시킨다
그리고 제1 및 제2 브릿지(84, 89)는 양단의 게이트선(22a, 22b) 상에서 중첩되게 형성될 수 있다. 제1 및 제2 화소 전극(80, 81)에 데이터 신호가 인가되는 경우에 제1 및 제2 브릿지(84, 89)상의 액정 분자들이 기울어지는 방향이 일정치 않는 즉, 텍스쳐(texture)가 발생된다. 텍스쳐가 생기는 부분으로 빛이 통과할 경우, 액정 표시 장치의 얼룩 및 잔상이 발생하므로 이 부분으로 빛을 통과하지 못하도록 배치되어야 하기 때문이다. 도 1의 실시예에서는 각각의 브릿지가 게이트선과 중첩되게 형성되는 것을 도시하고 있으나, 각각의 브릿지가 각각의 유지 전극선과 중첩되도록 형성될 수 있다.
여기서, 제1 화소 전극(80)은 제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(66a)으로부터 데이터 신호를 인가받으며, 제2 화소 전극(81)은 제2 박막 트랜지스 터(TFT2)의 제2 드레인 전극(66b)으로부터 다른 데이터 신호를 인가받는다. 이때, 각각의 데이터 신호의 극성은 서로 반대 극성을 가지며, 예를 들면, 제1 화소 전극(80)이 (+) 전압을 인가받으면, 제2 화소 전극(81)은 (-) 전압을 인가받는다. 이러한 각각 극성이 다른 전압을 인가받는 구동 방법에 대해서 이후에 자세히 설명한다.
그리고, 제1 서브 화소 전극(82)과 제3 서브 화소 전극(85)의 사이와 제2 서브 화소 전극(83)과 제4 서브 화소 전극(87)의 사이에 서브 화소 전극간 간극(92, 94)이 형성된다. 서브 화소 전극간 간극(92, 94)은 제1 화소 전극(80)과 제2 화소 전극(81)이 서로 다른 극성의 신호를 인가받는 경우에 래터럴 필드(lateral field, 즉 측면 전계임)가 형성되는 공간이다. 여기서, 서브 화소 전극간 간극(92, 94)의 폭(W1)은 전체적인 화소의 사이즈를 증가시키기 위해서 6μm이상, 서브 화소 전극간 간극(92, 94)의 전계의 형성으로 인한 액정 분자의 응답 속도를 향상시키기 위해서 8μm이하일 수 있다. 또한, 제2 데이터선(62b)을 중심으로 양측의 제2 서브 화소 전극(83)과 제3 서브 화소 전극(85) 사이에도 서브 화소 전극간 간극(93)이 형성되며, 이 간극에도 제1 화소 전극(80)과 제2 화소 전극(81)이 서로 반대의 극성을 갖는 신호가 인가되는 경우에 동일하게 래터럴 필드가 형성되는 공간이다. 이러한 래터럴 필드는 후술하는 공통 전극(140)과 제1 및 제2 화소 전극(80, 81) 사이에 프린지 필드가 형성되어 액정 분자를 일정한 방향으로 기울일 때, 액정 분자의 기울어지는 방향과 실질적으로 동일한 방향으로 형성된 전계이다. 따라서 래터럴 필드는 프린지 필드에 의한 액정 분자의 거동을 도와준다.
본 발명의 실시예에서는 제1 및 제2 화소 전극이 각각 2개의 서브 화소 전극을 구비하는 경우로 설명하고 있으나, 본 발명은 이에 제한되지 않으며, 제1 화소 전극과 제2 화소 전극이 교대로 반대 극성을 가지도록 형성된다면, 이에 제한되지 않고, 각각의 화소 전극은 3개 이상의 서브 화소 전극을 구비할 수 있다.
이하, 도 2, 도 3 및 도 7을 참고로 하여 제1 기판에 대하여 설명한다.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(120)와 화소에 순차적으로 배열되어 있는 적, 녹, 청색의 컬러 필터(130)가 형성되어 있고, 컬러 필터(130) 아래에는 유기 물질로 이루어진 오버코트막(150)이 형성되어 있다. 오버코트막(150)의 아래에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 절개부(142, 144)를 가지는 공통 전극(140)이 형성되어 있다. 블랙 매트릭스(120)는 제1 및 제2 데이터선(62a, 62b)의 굽은 부분에 대응하는 선형 부분과 제1 및 제2 데이터선(62a, 62b)의 세로로 뻗은 부분 및 제1 및 제2 박막 트랜지스터(TFT1, TFT2) 부분에 대응하는 삼각형 부분을 포함한다.
컬러 필터(130)는 블랙 매트릭스(120)에 의하여 구획되는 영역을 따라 세로로 길게 형성되어 있고 제1 및 제2 화소 전극(80, 81)의 모양을 따라 주기적으로 구부러져 있다. 컬러 필터(130)는 제1 및 제2 화소 전극(80, 81)이 각각 다른 색을 가지도록 형성될 수 있다. 여기서, 제1 화소 전극(80)은 제1 서브 화소 전극(82)과 제2 서브 화소 전극(83)이 이격되어 배치되므로 제1 화소 전극(80)에 대응되는 색의 컬러 필터가 이격되어 형성될 수 있다. 제2 화소 전극(81)도 각각의 서브 화소 전극(85, 87)이 이격되어 있으므로 컬러 필터(130)가 이격되어 형성될 수 있다. 한편 본 실시예에서는 컬러 필터가 제1 기판에 형성되는 경우에 대하여 설명하였으나, 컬러 필터는 박막 트랜지스터가 형성되어 있는 제2 기판에 형성될 수도 있다.
공통 전극(140)은 제1 및 제2 화소 전극(80, 81)과 마주보며, 제1 및 제2 게이트선(22a, 22b)에 대하여 대략 45도 또는 -45도로 경사진 제1 및 제2 절개부(142, 144)를 가지고 있다. 공통 전극(140)은 이러한 제1 및 제 2 절개부(142, 144)의 위치에 돌기부가 형성될 수도 있으며, 절개부(142, 144) 또는 돌기부를 도메인 분할 수단이라고 한다.
여기서 제1 및 제2 절개부(142, 144)는 화소의 굽은 모양을 따라 굽은 형태를 취하고, 제1 절개부(142)는 제1 및 제2 서브 화소 전극(82, 83) 상에 형성되며, 제2 절개부(144)는 제3 및 제4 서브 화소 전극(85, 87) 상에 형성된다. 따라서 공통 전극(140)의 제1 및 제2 절개부(142, 144)는 구부러져 있어서, 각각의 굽은 서브 화소 전극(82, 83, 85, 87)을 실질적으로 좌우 1:1로 양분하여 형성되어 있다. 제1 및 제2 절개부(142, 144)는 도메인 분할 수단으로서 작용하며 그 폭은 9㎛에서 12㎛ 사이인 것이 바람직하다. 만약 도메인 분할 수단으로 절개부(142, 144) 대신 유기물 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.
또한 제1 및 제2 절개부(142, 144)는 오목하게 모따기 모양을 가지는 노치(145, notch)를 가질 수 있다. 이러한 노치(145)는 삼각형, 사각형, 사다리꼴 또는 반원형의 모양을 가질 수 있다.
공통 전극(140) 위에는 액정 분자(5)들을 배향하는 배항막(미도시)이 도포될 수 있다.
이와 같은 구조의 제1 기판(1)과 제2 기판(2)을 정렬하여 결합하고 그 사이에 액정층(3)을 형성하여 수직 배향하면 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.
액정층(3)에 포함되어 있는 액정 분자(5)는 제1 및 제2 화소 전극(80, 81)과 공통 전극(140) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 제1 기판(1)과 제2 기판(2)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다.
제1 기판(1)과 제2 기판(2)은 각각의 제1 및 제2 화소 전극(80, 81)이 각각의 컬러 필터(130)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 각각의 서브 화소 전극(82, 83, 85, 87)은 공통 전극(140)의 제1 절개부(142), 제2 절개부(144) 에 의해 다수의 도메인으로 분할된다. 이때, 도 3에서 도시된 바와 같이, 각각의 서브 화소 전극(82, 83, 85, 87)은 제1 절개부(142) 및 제2 절개부(144)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 4종류로 다르게 분할된다. 서로 다른 4종류의 액정 배향 방향은, W2 측의 예를 들면, 제3 서브 화소 전극(85)의 변과 공통 전극의 절개부(144)의 변에 의해 정의되는 영역, 즉 도메인으로 정의될 수 있다. 즉, 2개의 서브 화소 전극을 포함하는 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 8종류의 도메인으로 분할된다. 이 때, 도메인의 두 장변간 거리, 즉 도메인의 폭 (W2)은 30㎛에서 35㎛ 사이인 것이 바람직하다.
본 발명의 실시예에서는 하나의 화소가 8 종류의 도메인으로 분할되는 것으로 설명하였으나, 이에 제한되지 않고, 그 이상의 도메인으로 분할될 수 있다.
액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다.
이 때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축은 제1 및 제2 게이트선(22a, 22b)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다. 또한, 편광판의 투과축을 제1 및 제2 게이트선(22a, 22b)에 대하여 수직 또는 나란한 방향으로 배치하므로 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.
한편, 제1 기판(1)과 제2 기판(2) 각각은 액정 분자(5)를 배향하기 위한 배향막(미도시)을 포함하고 있다. 이때, 배향막(미도시)은 액정 분자(5)를 수직으로 배향하기 위한 특성을 가지고 있으며, 그렇지 않을 수도 있다.
이하, 도 6a, 도 6b 및 도 7을 참고하여 본 발명의 일 실시예에 따른 액정 표시 장치에서 각각의 화소 전극에 인가되는 데이터 신호의 극성과 각각의 화소 전극과 공통 전극 사이에 전계 인가시 액정 분자의 거동에 대해서 상세히 설명한다.
먼저, 도 6a 및 도 6b에 도시된 바와 같이, 제1 화소 전극(80)과 제2 화소 전극(81)에 인가되는 데이터 신호의 극성은 반대의 극성이 되도록 제1 및 제2 데이터선(62a, 62b)으로부터 제공된다. 이렇게 제1 화소 전극(80)과 제2 화소 전극(81)이 반대의 극성을 가지도록 하는 구동 방법은 다음과 같다.
도 6a에 도시된 구동 방법은 점반전 구동으로서 점반전 구동 데이터 신호의 극성(+, -, +, -)을 제1 및 제2 데이터선(62a, 62b)에 엇갈리게 인가한다. 즉, 데이터선 Dn (제1 데이터선)에 점반전 구동 데이터 신호로 +, -, +, -를 반복하여 인가하고, 데이터선 Dn +1 (제2 데이터선)에 점반전 구동 데이터 신호로 -, +, -, +를 반복하여 인가한다. 예를 들면, 데이터선 Dn에 인가된 데이터 신호 중 첫 번째 신호의 극성이 (+)인 데이터 신호는 게이트선 Gn +1과 연결된 제1 박막 트랜지스터(TFT1)에 의해 제1 화소 전극(80)의 제1 서브 화소 전극(82)에 인가되며, 제1 브릿지(84)을 통하여 제2 서브 화소 전극(83)에도 동일한 극성의 신호가 인가된다. 또한 데이터선 Dn +1에 인가된 데이터 신호 중 첫 번째 신호의 극성이 (-)인 데이터 신호는 게이트선 Gn 의 제2 박막 트랜지스터(TFT2)에 의해 제2 화소 전극(81)의 제3 서브 화소 전극(85)에 인가되며, 제2 브릿지(89)을 통하여 제4 서브 화소 전극(87)에도 동일한 극성의 신호가 인가된다.
제1 서브 화소 전극(82)과 제3 서브 화소 전극(85), 제2 서브 화소 전극(83)과 제4 서브 화소 전극(87) 및 제2 서브 화소 전극(83)과 제3 서브 화소 전극(85)은 서로 반대 극성을 갖는 신호가 인가됨으로써 서브 화소 전극간 간극(92, 93, 94) 사이에 강한 전계가 형성된다. 이는 동일한 선 상에 배치된 양측의 서브 화소 전극은 반대 극성이 인가되므로 양 서브 화소 전극간 간극(92, 93, 94)에는 강한 전기장인 래터럴 필드가 형성된다.
도 6b에 도시된 구동 방법은 열반전 구동으로서, 한 프레임동안 제1 및 제2 데이터선(62a, 62b)에 열반전 구동 데이터 신호로 (+) 또는 (-) 전압을 각각 인가하되, 제1 데이터선(62a)에 인가되는 데이터 신호의 극성과 제2 데이터선(62b)에 인가되는 데이터 신호의 극성은 반대이다. 즉, 한 프레임동안 데이터선 Dn (제1 데이터선)에 열반전 구동 데이터 신호로 (+)전압을, 데이터선 Dn +1 (제2 데이터선)에 열반전 구동 데이터 신호로 (-)전압을 인가한다. 도 6a의 구동 방법과 실질적으로 동일하게 제1 및 제2 화소 전극(80, 81)에 서로 극성이 다른 데이터 신호가 인가되어 교대로 배치된 각각의 서브 화소 전극(82, 83, 85, 87)은 서로 다른 극성을 가지고, 도 6a에서와 실질적으로 동일하게 서브 화소 전극간 간극(92, 93, 94)에 래터럴 필드가 형성된다.
도 7에 도시된 바와 같이, 각 도메인 내에서 액정 분자(5)가 래터럴 필드와 프린지 필드의 영향을 받는 경우의 액정 분자의 거동은 도메인(D1)의 액정 분자(5)는 오른쪽으로, 도메인(D2)의 액정 분자(5)는 왼쪽으로, 도메인(D3)의 액정 분자(5)는 오른쪽으로, 도메인(D4)의 액정 분자(5)는 왼쪽으로 기울어진다.
래터럴 필드는 제1 및 제2 화소 전극(80, 81)에 데이터 신호 인가시 상술한 바와 같이 서브 화소 전극간 간극(92)에 l의 점선 모양과 같이 형성된다. 또한 프린지 필드는 도 7의 좌측에서부터 공통 전극(140)과 서브 화소 전극간 간극(91), 제1 절개부(142)와 제1 서브 화소 전극(82), 공통 전극(140)과 서브 화소 전극간 간극(92), 제2 절개부(144)와 제3 서브 화소 전극(83) 및 공통 전극(140)과 서브 화소 전극간 간극(93) 사이에 f의 점선 모양으로 형성된다.
여기서 액정 분자(5)에 프린지 필드를 인가하면 각 도메인 내의 액정 분자(5)는 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 특히, 이 방향은 래터럴 필드에 의해 액정 분자(5)가 기울어지는 방향과 일치하는 것으로서 각 도메인(D1, D2, D3, D4)에서 래터럴 필드는 각 도메인(D1, D2, D3, D4)내의 액정 분자(5)의 거동을 도와주게 된다.
이러한 래터럴 필드를 이용함으로써 더욱 효과적으로 액정 분자의 거동을 제어할 수 있으므로 응답 속도를 높일 수 있다. 따라서, 도 3에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 발명의 일 실시예에 의한 액정 표시 장치의 도메인의 폭(W2)은 약 30 내지 35㎛로 형성할 수 있다. 도메인의 폭(W2)을 늘림으로써 개구율이 증가할 뿐만 아니라 투과율도 높아진다.
더욱이, 원시 계조 전압이 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 전압과 오버슈트(overshoot) 발생을 위한 보정 계조 전압을 제1 및 제2 데이터선(62a, 62b)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다. 이는 공통 전극(140)과 제1 및 제2 화소 전극(80, 81) 사이에서 전계 인가 전에 미리 액정 분자(5)의 배향 방향을 결정하기 위함이고, 본 발명의 일 실시예에 의한 액정 표시 장치에서 프리틸트 발생을 위한 보정 계조 전압은 2.5 내지 2.9V일 수 있다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
설명의 편의상, 상기 본 발명의 일 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 발명의 다른 실시예에 따른 액정 표시 장치는 도 1 내지 도 7의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다.
제1 및 제2 데이터선(62a, 62b)은 화소의 길이를 주기로 하여 반복적으로 두 번 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이때, 본 발명의 일 실시예에서는 굽은 부분이 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 제1 및 제2 게이트선(22a, 22b)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(22)에 대하여 -45도를 이룬다.
제1 및 제2 화소 전극(280, 281)과 제1 및 제2 절개부(242, 244)는 화소의 모양을 따라 두 번 꺾인 띠 모양으로 형성된다.
따라서 각각의 서브 화소 전극(282, 283, 285, 287)은 공통 전극(140)의 제1 절개부(242), 제2 절개부(244) 에 의해 다수의 도메인으로 분할된다. 이때, 각각의 서브 화소 전극(282, 283, 285, 287)은 제1 절개부(242) 및 제2 절개부(244)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 8종류의 도메인으로 분할된다. 즉, 2개의 서브 화소 전극을 포함하는 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 16종류의 도메인으로 분할된다. 이때, 도메인의 두 장변간 거리, 즉 도메인의 폭(W2)은 30㎛에서 35㎛ 사이인 것이 바람직하다. 16 종류의 도메인으로 분할됨으로써 액정 표시 장치의 시야각을 향상시킬 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치에서도 제1 및 제2 화소 전극의 극성과 그에 따른 액정 분자의 거동은 본 발명의 일 실시예와 실질적으로 동일하다.
본 발명의 실시예에서는 데이터선이 두 번 굽은 부분이 있는 데이터선과 두 번 꺾인 띠 모양의 제1 및 제 화소 전극 및 제1 및 제2 절개부를 설명하였으나, 이에 제한되지 않고, 데이터선이 세 번 이상 굽은 부분이 있을 수 있고, 제1 및 제2 화소 전극과 제1 및 제2 절개부도 세 번 이상 꺾인 띠 모양을 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 본 발명의 액정 표시 장치에 따르면 다음과 같은 효과가 있다.
각각의 화소 전극에 서로 반대의 극성을 가진 데이터 신호를 보내 맞물려 배열된 각각의 화소 전극의 서브 화소 전극들이 서로 반대 극성을 가진다. 이렇게 하여 서브 화소 전극들의 간극 사이에 래터럴 필드를 형성시킴으로써 공통 전극과 화소 전극 사이의 프린지 필드와 같이 액정 제어를 더욱 용이하게 한다. 이는 화소 전극과 공통 전극에 전계를 인가할 경우, 액정 표시 장치의 응답 속도와 투과율을 향상시키고, 응답 속도와 투과율이 저하됨이 없이 도메인의 폭을 증가시킬 수 있다.

Claims (23)

  1. 공통 전극을 포함하는 제1 기판;
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판 및 상기 제2 기판 사이에 개재된 액정층을 포함하되,
    상기 제2 기판은,
    상기 제2 기판 상에 형성되는 복수의 게이트선으로서, 제1 게이트선 및 제2 게이트선을 포함하는 상기 복수의 게이트선;
    상기 게이트선과 절연되어 교차하도록 형성된 데이터 신호가 인가되는 제1 데이터선 및 상기 제1 데이터선과 반대 극성의 데이터 신호가 인가되는 제2 데이터선,
    상기 제1 데이터선 및 상기 제1 게이트선에 연결된 제1 박막 트랜지스터;
    상기 제2 데이터선 및 상기 제2 게이트선과 연결된 제2 박막 트랜지스터,
    상기 제1 박막 트랜지스터의 출력 단자와 연결되는 제1 화소 전극, 및
    상기 제2 박막 트랜지스터의 출력 단자와 연결되는 제2 화소 전극을 포함하고,
    상기 제1 화소 전극은 2 이상의 상호 연결된 서브 화소 전극들을 포함하고,
    상기 제2 화소 전극은 2 이상의 상호 연결된 서브 화소 전극들을 포함하고,
    상기 제1 화소 전극의 서브 화소 전극들은 상기 제2 화소 전극의 서브 화소 전극들과 교대로 맞물려 배열되고,
    상기 제1 화소 전극은 제1 서브 화소 전극 및 제2 서브 화소 전극을 포함하고,
    상기 제2 화소 전극은 제3 서브 화소 전극 및 제4 서브 화소 전극을 포함하고,
    상기 제1 서브 화소 전극의 일측은 상기 제3 서브 화소 전극의 일측과 인접하고, 상기 제3 서브 화소 전극의 반대측은 상기 제2 서브 화소 전극의 일측에 인접하고, 상기 제2 서브 화소 전극의 반대측은 상기 제4 서브 화소 전극과 인접하고, 상기 제1 서브 화소 전극은 상기 제2 서브 화소 전극과 연결되고, 상기 제3 서브 화소 전극은 제4 서브 화소 전극과 연결되고,
    상기 제1 기판은 컬러 필터를 포함하고, 상기 컬러 필터는 제1 화소 전극과 상기 제2 화소 전극에 대응되어 각각 다른 색을 가지는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 화소 전극은 상기 제1 서브 화소 전극과 상기 제2 서브 화소 전극을 연결하는 제1 브릿지를 포함하는 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 화소 전극은 상기 제3 서브 화소 전극과 상기 제4 서브 화소 전극을 연결하는 제2 브릿지를 포함하는 액정 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 화소 전극은 상기 제1 서브 화소 전극과 상기 제2 서브 화소 전극을 연결하는 제1 브릿지를 포함하고,
    상기 제2 화소 전극은 상기 제3 서브 화소 전극과 상기 제4 서브 화소 전극을 연결하는 제2 브릿지를 포함하고,
    상기 제1 및 제2 브릿지 각각은 상기 게이트선에 중첩되게 형성된 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 게이트선과 나란하게 뻗은 유지 전극선을 더 포함하며,
    상기 제1 화소 전극은 상기 제1 서브 화소 전극과 상기 제2 서브 화소 전극을 연결하는 제1 브릿지를 포함하고,
    상기 제2 화소 전극은 상기 제3 서브 화소 전극과 상기 제4 서브 화소 전극을 연결하는 제2 브릿지를 포함하고,
    상기 제1 및 제2 브릿지 각각은 상기 유지 전극선에 중첩되게 형성된 액정 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 및 제2 데이터선에 점반전 구동의 데이터 신호를 인가하는 액정 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 및 제2 데이터선에 열반전 구동의 데이터 신호를 인가하는 액정 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 및 제2 화소 전극의 면적은 실질적으로 동일한 액정 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 화소 전극의 서브 화소 전극과 상기 제2 화소 전극의 서브 화소 전극 사이의 폭은 6 내지 8μm인 액정 표시 장치.
  10. 제1 항에 있어서,
    상기 공통 전극은 도메인 분할 수단을 더 구비하고, 상기 도메인 분할 수단에 의해 상기 제1 및 제2 데이터선을 따라 분할되며, 상기 도메인 분할 수단은 상기 제1 및 제2 화소 전극의 상기 서브 화소 전극 위에 위치하는 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 도메인 분할 수단은 절개부 또는 돌기부인 액정 표시 장치.
  12. 제10 항에 있어서,
    상기 도메인 분할 수단은 상기 제1 및 제2 화소 전극의 상기 서브 화소 전극을 실질적으로 세로로 1:1이도록 분할된 액정 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 및 제2 화소 전극은 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 8개의 도메인으로 분할되는 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 도메인의 폭은 30 내지 35μm인 액정 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 및 제2 화소 전극은 한 번 이상 꺾인 띠 모양으로 이루어져 있는 액정 표시 장치.
  16. 제1 항에 있어서,
    상기 게이트선은 제1 방향으로 뻗고, 상기 제1 및 제2 데이터선은 제2 방향으로 뻗은 액정 표시 장치.
  17. 제1 항에 있어서,
    상기 게이트선은 제1 방향으로 뻗고, 상기 제1 및 제2 데이터선은 한 번 이상 굽은 부분과 제2 방향으로 뻗은 부분을 포함하는 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 및 제2 데이터선의 굽은 부분은 두개의 직선 부분으로 이루어지며, 상기 두 개의 직선 부분 중 하나는 상기 게이트선에 대하여 45도를 이루고, 다른 하나는 상기 게이트선에 대하여 -45도를 이루는 액정 표시 장치.
  19. 제1 항에 있어서,
    계조 신호 전압이 블랙 계조에서 화이트 계조로 변화할 때, 상기 제1 및 제2 데이터선에 프리틸트 발생을 위한 보정 계조 신호 전압과 오버슈트 발생을 위한 보정 계조 신호 전압이 각각 인가되는 액정 표시 장치.
  20. 삭제
  21. 제1 항에 있어서,
    상기 제1 및 제2 화소 전극 하부에 유기막을 더 포함하는 액정 표시 장치.
  22. 제1 항에 있어서,
    상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 기판에 대하여 수직으로 배향되어 있는 액정 표시 장치.
  23. 삭제
KR1020050082837A 2005-09-06 2005-09-06 액정 표시 장치 KR101309779B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050082837A KR101309779B1 (ko) 2005-09-06 2005-09-06 액정 표시 장치
US11/511,147 US7830487B2 (en) 2005-09-06 2006-08-28 Liquid crystal display with pixel electrodes having interdigitated portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082837A KR101309779B1 (ko) 2005-09-06 2005-09-06 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070027347A KR20070027347A (ko) 2007-03-09
KR101309779B1 true KR101309779B1 (ko) 2013-09-25

Family

ID=37873146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082837A KR101309779B1 (ko) 2005-09-06 2005-09-06 액정 표시 장치

Country Status (2)

Country Link
US (1) US7830487B2 (ko)
KR (1) KR101309779B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430623B1 (ko) * 2007-01-11 2014-08-14 삼성디스플레이 주식회사 액정표시장치
TWI326789B (en) * 2007-02-15 2010-07-01 Au Optronics Corp Active device array substrate and driving method thereof
TWI360682B (en) * 2007-06-08 2012-03-21 Wintek Corp Multi-domain liquid crystal display and array subs
JP4730410B2 (ja) * 2008-03-27 2011-07-20 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR101521516B1 (ko) * 2008-11-18 2015-05-19 삼성디스플레이 주식회사 액정표시장치
KR20100067481A (ko) * 2008-12-11 2010-06-21 삼성전자주식회사 액정 표시 장치
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
CN102707511A (zh) * 2011-05-20 2012-10-03 京东方科技集团股份有限公司 蓝相液晶显示装置及其制造方法
KR102263883B1 (ko) * 2014-10-08 2021-06-11 엘지디스플레이 주식회사 액정표시장치
US9423607B1 (en) * 2015-06-30 2016-08-23 Amazon Technologies, Inc. Configuration of electrowetting elements in an array
CN107749282A (zh) * 2017-11-03 2018-03-02 惠科股份有限公司 一种显示面板及显示装置
CN212725308U (zh) * 2019-08-20 2021-03-16 友达光电股份有限公司 像素阵列基板
CN111308809B (zh) * 2020-04-01 2021-07-23 Tcl华星光电技术有限公司 一种显示面板
CN112666767B (zh) * 2020-12-28 2022-07-29 厦门天马微电子有限公司 一种显示面板和显示装置
CN114792514B (zh) * 2022-02-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077008A (ko) * 2001-03-29 2002-10-11 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR20040054527A (ko) * 2002-12-18 2004-06-25 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치 및 그 제조 방법
KR20040083647A (ko) * 2003-03-24 2004-10-06 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050068258A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642634B2 (ja) * 1995-12-08 2005-04-27 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル及びその製造方法
JP3312101B2 (ja) * 1996-07-02 2002-08-05 シャープ株式会社 液晶表示装置
US20040109103A1 (en) * 1998-06-30 2004-06-10 Hitachi, Ltd. Liquid crystal display device
KR100730495B1 (ko) * 2000-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR101003623B1 (ko) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077008A (ko) * 2001-03-29 2002-10-11 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR20040054527A (ko) * 2002-12-18 2004-06-25 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치 및 그 제조 방법
KR20040083647A (ko) * 2003-03-24 2004-10-06 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050068258A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치

Also Published As

Publication number Publication date
US20070052902A1 (en) 2007-03-08
US7830487B2 (en) 2010-11-09
KR20070027347A (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
KR101309779B1 (ko) 액정 표시 장치
US8964140B2 (en) Liquid crystal display
KR101319595B1 (ko) 액정 표시 장치
US20170160605A1 (en) Curved liquid crystal display
KR101071711B1 (ko) 횡전계형 액정표시장치
KR101938716B1 (ko) 액정 표시 장치
KR101267496B1 (ko) 액정 표시 장치
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
JP2005055897A (ja) 多重ドメイン液晶表示装置
US7220992B2 (en) Thin film transistor array panel and a liquid crystal display including the same
KR20120090371A (ko) 액정 표시 장치
JP2005157391A (ja) 下部基板、横電界モード液晶表示装置およびその製造方法
US7773168B2 (en) Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region
KR20050036128A (ko) 다중 도메인 액정 표시 장치
US20130321736A1 (en) Liquid crystal display
US20080068527A1 (en) Liquid crystal display
US6864935B2 (en) Liquid crystal display
US20070002260A1 (en) Liquid crystal display
US8098353B2 (en) Liquid crystal display with improved response speed and aperture ratio
KR20080076496A (ko) 액정 표시 장치
KR20050112630A (ko) 다중 도메인 액정 표시장치
KR100940573B1 (ko) 평면 표시 장치
US8994903B2 (en) Liquid crystal display
KR20050076402A (ko) 액정 표시 장치 및 이를 위한 박막 트랜지스터 표시판
KR20040097763A (ko) 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 6