KR100737882B1 - 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법 - Google Patents

액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법 Download PDF

Info

Publication number
KR100737882B1
KR100737882B1 KR1020050130369A KR20050130369A KR100737882B1 KR 100737882 B1 KR100737882 B1 KR 100737882B1 KR 1020050130369 A KR1020050130369 A KR 1020050130369A KR 20050130369 A KR20050130369 A KR 20050130369A KR 100737882 B1 KR100737882 B1 KR 100737882B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
crystal display
pixel
display device
Prior art date
Application number
KR1020050130369A
Other languages
English (en)
Other versions
KR20060076705A (ko
Inventor
츠요시 카마다
요헤이 나카니시
카즈야 우에다
히데후미 요시다
히데아키 츠다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060076705A publication Critical patent/KR20060076705A/ko
Application granted granted Critical
Publication of KR100737882B1 publication Critical patent/KR100737882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법에 관한 것이고, 양호한 표시특성이 얻어지는 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
화소전극(16a, 16b)이 형성된 부화소 A와, 화소전극(17)이 형성된 부화소 B를 구비한 화소영역과, 게이트 버스라인(12n)에 접속된 게이트 전극과, 화소전극(16a, 16b)에 접속된 소스전극(21b)을 구비한 TFT(21)와, 게이트 버스라인(12(n-1))에 접속된 게이트 전극(22c)과, 소스전극(21b)에 접속된 드레인 전극(22a)과, 화소전극(17)에 접속된 소스전극(22b)을 구비한 TFT(22)와, 소스전극(21b)과 화소전극(17)을 용량결합하는 제어용량부를 갖도록 구성한다.

Description

액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법{SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY DEVICE HAVING IT, AND DRIVING METHOD OF A LIQUID CRYSTAL DISPLAY DEVICE}
도 1은, 본 발명의 제1의 실시형태에 의한 액정표시장치의 개략구성을 나타내는 도면이다.
도 2는, 본 발명의 제1의 실시형태에 의한 액정표시장치용 기판의 구성을 나타내는 도면이다.
도 3은, 본 발명의 제1의 실시형태에 의한 액정표시장치의 구성을 나타내는 단면도이다.
도 4는, 본 발명의 제1의 실시형태에 의한 액정표시장치의 1화소의 등가회로를 나타내는 도면이다.
도 5는, 본 발명의 제1의 실시형태에 의한 액정표시장치의 구동파형을 나타내는 도면이다.
도 6은, 본 발명의 제1의 실시형태에 의한 액정표시장치의 TFT(22)의 동작 및 각 용량의 전압의 변화를 설명하는 도면이다.
도 7은, 액정표시장치의 부화소 A, B의 각 화소전극의 전압의 변화를 나타내는 그래프이다.
도 8은, 용량비(Cc/Clc2)를 변화시켰을 때의 전압비(Vpx2/Vpx1)의 변화를 나타내는 그래프이다.
도 9는, 전압(Vpx1) 및 휘도의 시간변화를 나타내는 그래프이다.
도 10은, 전압(Vpx1) 및 휘도의 시간변화를 나타내는 그래프이다.
도 11은, 본 발명의 제1의 실시형태에 의한 MVA방식의 액정표시장치의 구성을 나타내는 도면이다.
도 12는, 본 발명의 제1의 실시형태에 의한 MVA방식의 액정표시장치의 구성을 나타내는 단면도이다.
도 13은, 본 발명의 제2의 실시형태에 의한 액정표시장치용 기판의 구성을 나타내는 도면이다.
도 14는, 본 발명의 제2의 실시형태에 의한 액정표시장치의 1화소의 등가회로를 나타내는 도면이다.
도 15는, 본 발명의 제2의 실시형태에 의한 액정표시장치의 TFT(22)의 동작 및 각 용량의 전압의 변화를 설명하는 도면이다.
도 16은, 액정표시장치의 부화소 A, B의 각 화소전극의 전압의 변화를 나타내는 그래프이다.
도 17은, 용량비(Cc/Clc2)를 변화시켰을 때의 전압비(Vpx2/Vpx1)의 변화를 나타내는 그래프이다.
도 18은, 본 발명의 제2의 실시형태에 의한 액정표시장치에 있어서의 부화소 A, B의 각 화소전극의 전압의 변화를 나타내는 그래프이다.
도 19는, 전압(Vpx1) 및 휘도의 시간변화를 나타내는 그래프이다.
도 20은, 전압(Vpx1) 및 휘도의 시간변화를 나타내는 그래프이다.
도 21은, 전압(Vpx1) 및 휘도의 시간변화를 나타내는 그래프이다.
도 22는, 본 발명의 제3의 실시형태에 의한 액정표시장치의 1화소의 등가회로를 나타내는 도면이다.
도 23은, VA모드의 액정표시장치의 T-V특성을 나타내는 그래프이다.
도 24는, 표시화면에 표시한 화상이 보이는 법의 변화를 나타내는 도면이다.
도 25는, 붉은 기가 많은 화상에 있어서의 R, G, B의 계조 히스토그램을 나타내는 도면이다.
도 26은, 공지기술에 기초하는 기본적인 액정표시장치의 구성을 나타내는 도면이다.
도 27은, 공지기술에 기초하는 기본적인 액정표시장치의 구성을 나타내는 단면도이다.
도 28은, 공지기술에 기초하는 기본적인 액정표시장치의 등가회로를 나타내는 도면이다.
도 29는, 용량결합HT법을 이용한 종래의 액정표시장치에 생기는 버닝 현상을 설명하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
2 TFT기판 4 대향기판
6 액정 10, 11 유리기판
12 게이트 버스라인 14 드레인 버스라인
16, 16a, 16b, 17 화소전극 18 축적용량 버스라인
19 축적용량 전극 21, 22, 23 TFT
21a, 22a 드레인 전극 21b, 22b 소스전극
21d, 22d 채널보호막 22c 게이트 전극
22e 동작반도체층 22f n형 불순물 반도체층
25, 26 접속전극 30 절연막
32 보호막 36, 37 배향막
40 CF 수지층 42 공통전극
44 선형상돌기 46 슬릿
50, 51, 52, 53, 54, 55 콘택트홀 56 재연결 전극
80 게이트 버스라인 구동회로 82 드레인 버스라인 구동회로
84 제어회로 86, 87 편광판
88 백라이트 유닛
본 발명은, 전자기기의 표시부 등에 사용되는 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법에 관한 것이다.
최근, 액정표시장치는 텔레비전 수상기나 퍼스널 컴퓨터의 모니터 장치 등으 로서 사용되고 있다. 이들의 용도로는 표시화면을 모든 방향에서 볼 수 있는 높은 시각특성이 요구되고 있다. 도 23은 VA(Vertically Aligned)모드의 액정표시장치의 인가전압에 대한 투과율특성(T-V특성)을 나타내는 그래프이다. 가로축은 액정층에 대한 인가전압(V)을 나타내고, 세로축은 빛의 투과율을 나타내고 있다. 선A는 표시화면에 대해서 수직인 방향(이하, 「정면방향」이라고 한다)에서의 T-V특성을 나타내고, 선B는 표시화면에 대하여 방위각 90°, 극각 60°인 방향(이하, 「경사방향」이라고 한다)에서의 T-V특성을 나타내고 있다. 여기서, 방위각은 표시화면의 우방향을 기준으로 해서 반시계방향으로 계측한 각도로 한다. 또 극각은 표시화면의 중심에 세운 수직선과 이루어지는 각으로 한다.
도 23에 나타내는 바와 같이 원(C)으로 둘러싸인 영역 근방에 있어서, 투과율(휘도)변화에 변형이 생겨져 있다. 예를 들면, 인가전압이 약 2.5V인 비교적 저계조에 있어서는 경사방향의 투과율이 정면방향의 투과율보다 높아져 있지만, 인가전압이 약 4.5V인 비교적 고계조에 있어서는 경사방향의 투과율이 정면방향의 투과율보다 낮아져 있다. 이 결과, 표시화면을 경사방향에서 봤을 경우에는 실효구동전압 범위에서의 휘도차가 작아져 버린다. 이 현상은 색의 변화에 가장 현저하게 나타난다.
도 24는 표시화면에 표시한 화상의 보는 방법의 변화를 나타내고 있다. 도 24(a)는 정면방향에서 본 화상을 나타내고, 도 24(b)는 경사방향에서 본 화상을 나타내고 있다. 도 24(a), (b)에 나타내는 바와 같이 표시화면을 경사방향에서 보면, 정면방향에서 봤을 때와 비교해서 화상의 색이 흰색으로 보이게 변화되어 버린다.
도 25는, 붉은 기가 많은 화상에 있어서의 빨강(R), 초록(G), 파랑(B) 3원색의 계조 히스토그램을 나타내고 있다. 도 25(a)는 R의 계조 히스토그램을 나타내고, 도 25(b)는 G의 계조 히스토그램을 나타내며, 도 25(c)는 B의 계조 히스토그램을 나타내고 있다. 도 25(a)~(c)의 가로축은 계조(0~255의 256계조)를 나타내고, 세로축은 존재율(%)을 나타내고 있다. 도 25(a)~(c)에 나타내는 바와 같이 이 화상에서는 비교적 고계조의 R과 비교적 저계조의 G 및 B가 높은 존재율로 존재하고 있다. 이러한 화상을 VA모드의 액정표시장치의 표시화면에 표시시켜서 경사방향에서 보면, 고계조의 R이 상대적으로 어둡게 변화되고, 저계조의 G 및 B가 상대적으로 밝게 변화된다. 이것에 의해 3원색의 휘도차가 작아지기 때문에, 화면 전체로서 색이 흰색으로 보이게 된다.
상기의 현상은, 종래형의 구동 모드인 TN(Twisted Nematic)모드의 액정표시장치에서도 마찬가지로 생긴다. 특허문헌1 내지 특허문헌3에는, TN모드의 액정표시장치에 있어서의 상기의 현상을 개선하는 기술이 개시되어 있다. 도 26은 이들 공지기술에 기초한 기본적인 액정표시장치의 1화소의 구성을 나타내고, 도 27은 도 26의 X-X선으로 절단한 액정표시장치의 단면구성을 나타내며, 도 28은 이 액정표시장치의 1화소의 등가회로를 나타내고 있다. 도 26 내지 도 28에 나타내는 바와 같이, 액정표시장치는 박막 트랜지스터(TFT) 기판(102)과 대향기판(104)과 양 기판(102, 104) 사이에 밀봉된 액정층(106)을 갖고 있다.
TFT기판(102)은, 유리기판(110)상에 형성된 복수의 게이트 버스라인(112)과, 절연막(130)을 통해서 게이트 버스라인(112)에 교차하여 형성된 복수의 드레인 버 스라인(114)을 갖고 있다. 게이트 버스라인(112) 및 드레인 버스라인(114)의 교차위치 근방에는, 스위칭 소자로서 화소마다 형성된 TFT(120)가 배치되어 있다. 게이트 버스라인(112)의 일부는 TFT(120)의 게이트 전극으로서 기능하고, TFT(120)의 드레인 전극(121)은 드레인 버스라인(114)에 전기적으로 접속되어 있다. 또한, 게이트 버스라인(112) 및 드레인 버스라인(114)에 의해 획정된 화소영역을 가로질러서, 게이트 버스라인(112)에 병렬해서 연장되는 축적용량 버스라인(118)이 형성되어 있다. 축적용량 버스라인(118)상에는, 절연막(130)을 통해서 축적용량 전극(119)이 화소마다 형성되어 있다. 축적용량 전극(119)은, 제어용량 전극(125)을 통해서 TFT(120)의 소스전극(122)에 전기적으로 접속되어 있다. 축적용량 버스라인(118)과 축적용량 전극(119) 사이에는 축적용량(Cs)이 형성된다.
게이트 버스라인(112) 및 드레인 버스라인(114)에 의해 획정된 화소영역은, 부화소 A와 부화소 B로 분할되어 있다. 부화소 A에는 화소전극(116)이 형성되고, 부화소 B에는 화소전극(116)으로부터 분리된 화소전극(117)이 형성되어 있다. 화소전극(116)은, 콘택트홀(124)을 통해서 축적용량 전극(119) 및 TFT(120)의 소스전극(122)에 전기적으로 접속되어 있다. 한편, 화소전극(117)은 전기적으로 플로팅상태로 되어 있다. 화소전극(117)은, 보호막(132)을 통해서 제어용량 전극(125)에 겹치는 영역을 갖고, 상기 영역에 형성되는 제어용량(Cc)을 통한 용량결합에 의해 소스전극(122)에 간접적으로 접속되어 있다.
대향기판(104)은, 유리기판(111)상에 형성된 컬러 필터(CF) 수지층(140)과, CF 수지층(140)상에 형성된 공통전극(142)을 갖고 있다. 부화소 A의 화소전극(116) 과 공통전극(142) 사이에는 액정용량(Clc1)이 형성되고, 부화소 B의 화소전극(117)과 공통전극(142) 사이에는 액정용량(Clc2)이 형성된다. TFT기판(102) 및 대향기판(104)의 액정(106)의 계면에는 배향막(136, 137)이 각각 형성되어 있다.
TFT(120)가 온 상태가 되어서 화소전극(116)에 전압이 인가되고, 부화소 A의 액정층에 전압(Vpx1)이 인가된다고 한다. 이때, 액정용량(Clc2)과 제어용량(Cc)의 용량비에 따라서 전위가 분할되기 때문에, 부화소 B의 화소전극(117)에는 화소전극(116)과는 다른 전압이 인가된다. 부화소 B의 액정층에 인가되는 전압(Vpx2)은,
Vpx2=(Cc/(Clc2+Cc))×Vpx1
이 된다. 실제 전압비(Vpx2/Vpx1(=Cc/(Clc2+Cc)))는 액정표시장치의 표시특성에 기초하는 설계사항이지만, 약 0.6~0.8로 하는 것이 이상적이다.
이렇게, 액정층에 인가되는 전압이 서로 다른 부화소 A, B가 1화소 내에 존재하면, 도 23에 나타낸 바와 같은 T-V특성의 변형이 부화소 A, B에서 분산된다. 이 때문에, 경사방향에서 봤을 때에 화상의 색이 흰색으로 보이게 되는 현상을 억제할 수 있어 시각특성이 개선된다. 이하, 상기의 방법을 용량결합HT(하프톤·그레이 스케일)법이라고 부른다.
특허문헌1 내지 특허문헌3에서는 TN모드의 액정표시장치를 전제로 해서 상기의 기술이 기재되어 있지만, 최근 TN모드 대신에 주류가 된 VA모드의 액정표시장치에 상기의 기술을 적용함으로써, 보다 높은 효과가 얻어진다.
도 29는, 용량결합HT법을 이용한 종래의 액정표시장치에 생기는 버닝을 설명하는 도면이다. 도 29(a)는, 버닝 시험시에 화면에 표시하는 흑백의 체커 패턴을 나타내고 있다. 버닝 시험에서는, 도 29(a)에 나타내는 체커 패턴을 일정시간(예를 들면 48시간) 연속 표시시킨 직후에 화면 전체에 동 계조의 중간조(32/64계조)를 표시시켜서, 체커 패턴이 눈으로 확인되는지의 여부를 검사한다. 체커 패턴이 눈으로 확인되었을 경우에는 화면의 휘도를 체커 패턴의 한 방향을 따라서 측정하여, 버닝율을 산출한다. 여기서, 눈으로 확인되는 체커 패턴 중 저휘도영역의 휘도를 a로 하고 고휘도영역의 휘도를 a+b(>a)로 했을 때 b/a를 버닝율로 정의했다.
도 29(b)는 용량결합HT법을 이용하지 않는 액정표시장치에 중간조를 표시시킨 화면을 나타내고, 도 29(c)는 용량결합HT법을 이용한 종래의 액정표시장치에 중간조를 표시시킨 화면을 나타내고 있다. 도 29(b)에 나타내는 바와 같이, 용량결합HT법을 이용하지 않은 액정표시장치에서는, 중간조 표시시에 체커 패턴은 거의 눈으로 확인되지 않았다. 도 29(b)의 Y-Y'선을 따라서 휘도를 측정한 결과, 휘도는 도 29(d)의 선c에 나타내는 바와 같은 분포를 갖고 있었다. 버닝율은 0~5%에 지나지 않았다. 이것에 대하여, 용량결합HT법을 이용한 액정표시장치에서는, 도 29(c)에 나타내는 바와 같은 체커 패턴이 눈으로 확인되었다. 도 29(c)의 Y-Y'선을 따라서 휘도를 측정한 결과, 휘도는 도 29(d)의 선d에 나타내는 바와 같은 분포를 갖고 있었다. 버닝(burning)율은 10% 이상이었다. 이렇게, 용량결합HT법을 이용하지 않은 액정표시장치에서는 버닝이 거의 발생하지 않는 것에 대하여, 용량결합HT법을 이용한 액정표시장치에서는 비교적 짙은 버닝이 발생한다.
버닝이 발생한 액정표시장치의 화소 내의 특성분포 등을 평가해서 해석한 결과, 버닝은 전기적으로 플로팅상태의 화소전극(117)이 형성된 부화소 B에서 발생되 어 있는 것이 밝혀졌다. 화소전극(117)은, 전기저항이 매우 높은 규소질화막(SiN막) 등을 통해서 제어용량 전극(125)에 접속되고, 또한 전기저항이 높은 액정층을 통해서 공통전극(142)에 접속되어 있다. 이 때문에, 화소전극(117)에 충전된 전하는 용이하게 방전되지 않게 되어 있다. 한편, TFT(120)의 소스전극(122)에 전기적으로 접속된 부화소 A의 화소전극(116)에는 프레임마다 소정의 전위가 기입되고, 또한 화소전극(116)은, SiN막이나 액정층에 비교해서 전기저항이 매우 낮은 TFT(120)의 동작반도체층을 통해서 드레인 버스라인(114)에 접속되어 있다. 이 때문에, 화소전극(117)에 충전된 전하가 방전되지 않는 일은 없다.
이상과 같이, 용량결합HT법을 이용한 종래의 액정표시장치는 시각특성이 향상되지만, 버닝이 발생하기 때문에 양호한 표시특성이 얻어지지 않는다는 문제를 갖고 있다.
[특허문헌1] 일본 특허공개 평 2-12호 공보
[특허문헌2] 미국 특허 제4840460호 명세서
[특허문헌3] 일본 특허 제3076938호 공보
[특허문헌4] 일본 특허공개 평 8-146464호 공보
본 발명의 목적은, 양호한 표시특성이 얻어지는 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법을 제공하는 것에 있다.
상기 목적은, 기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인과, 상 기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인과, 상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역과, n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터와, (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터와, 상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 용량결합하는 제어용량부를 갖는 것을 특징으로 하는 액정표시장치용 기판에 의해서 달성된다.
〔제1의 실시형태〕
본 발명의 제1의 실시형태에 의한 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법에 대해서 도 1 내지 도 12를 사용해서 설명한다. 도 1은, 본 실시형태에 의한 액정표시장치의 개략구성을 나타내고 있다. 도 1에 나타내는 바와 같이, 액정표시장치는 절연막을 통해서 서로 교차하여 형성된 게이트 버스라인 및 드레인 버스라인과, 화소마다 형성된 TFT 및 화소전극을 구비한 TFT기판 (2)을 갖고 있다. 또한, 액정표시장치는 CF나 공통전극이 형성된 대향기판(4)과, 양 기판(2, 4) 사이에 밀봉된 예를 들면 마이너스의 유전율 이방성을 갖는 액정(6)(도 1에서는 도시생략)을 구비하고 있다.
TFT기판(2)에는, 복수의 게이트 버스라인을 구동하는 드라이버IC가 설치된 게이트 버스라인 구동회로(80)와, 복수의 드레인 버스라인을 구동하는 드라이버IC가 설치된 드레인 버스라인 구동회로(82)가 접속되어 있다. 이들 구동회로(80, 82)는 제어회로(84)로부터 출력된 소정의 신호에 기초해서, 주사신호나 데이터 신호를 소정의 게이트 버스라인 혹은 드레인 버스라인에 출력하도록 되어 있다. TFT기판(2)의 TFT소자 형성면과 반대측의 면에는 편광판(87)이 배치되고, 대향기판(4)의 공통전극 형성면과 반대측의 면에는, 편광판(87)과 크로스니콜로 배치된 편광판(86)이 배치되어 있다. 편광판(87)의 TFT기판(2)과 반대측의 면에는 백라이트 유닛(88)이 배치되어 있다.
도 2는, 본 실시형태에 의한 액정표시장치용 기판의 n행째의 1화소의 구성을 나타내고 있다. 도 3은, 도 2의 C-C선에 대응하는 위치에서 절단된 액정표시장치의 단면구성을 나타내고 있다. 도 4는, 본 실시형태에 의한 액정표시장치의 n행째의 1화소의 등가회로를 나타내고 있다. 도 2 내지 도 4에 나타내는 바와 같이, TFT기판(2)은 유리기판(10)상에 형성된 복수의 게이트 버스라인(12)과, SiN막 등으로 이루어지는 절연막(30)을 통해서 게이트 버스라인(12)에 교차하여 형성된 복수의 드레인 버스라인(14)을 갖고 있다. 여기서, 복수의 게이트 버스라인(12)은 예를 들면 선순차 주사되고, 도 2 및 도 4에서는 (n-1)번째로 주사되는 (n-1)개째의 게이트 버스라인(12(n-1))과, n번째에 주사되는 n개째의 게이트 버스라인(12n)을 나타내고 있다. 게이트 버스라인(12) 및 드레인 버스라인(14)으로 둘러싸인 영역은 화소영역으로 되어 있다. n행째의 화소영역은 일반적으로 게이트 버스라인(12n)과 게이트 버스라인(12(n+1)) 사이에 배치되지만, 본 실시형태에서는 n행째의 화소영역이 게이트 버스라인(12(n-1))과 게이트 버스라인(12n) 사이에 배치되어 있다.
게이트 버스라인(12) 및 드레인 버스라인(14)의 교차위치 근방에는, 스위칭 소자로서 화소마다 형성된 제1의 TFT(21)가 배치되어 있다. n행째의 화소를 구동하는 TFT(21)의 게이트 전극은 게이트 버스라인(12n)에 전기적으로 접속되어 있다. 본 실시형태에서는 게이트 버스라인(12n)의 일부가 TFT(21)의 게이트 전극으로서 기능하고 있다. 게이트 버스라인(12)상에는 절연막(게이트 절연막)(30)을 통해서 TFT(21)의 동작반도체층(도시생략)이 형성되고, 상기 동작반도체층상에는 채널보호막(21d)이 형성되어 있다. TFT(21)의 채널보호막(21d)상에는 드레인 전극(21a) 및 그 하층의 n형 불순물 반도체층(도시생략)과, 소스전극(21b) 및 그 하층의 n형 불순물 반도체층(도시생략)이 소정의 간극을 통해서 대향하여 형성되어 있다. TFT(21)의 드레인 전극(21a)은 드레인 버스라인(14)에 전기적으로 접속되어 있다. 드레인 전극(21a) 및 소스전극(21b)상의 기판 전체면에는 SiN막 등으로 이루어지는 보호막(32)이 형성되어 있다.
화소영역의 도 2 중 상방에는 제2의 TFT(22)가 배치되어 있다. TFT(22)의 게이트 전극(22c)은 전단계의 게이트 버스라인(12(n-1))에 전기적으로 접속되어 있다. 게이트 전극(22c)상에는 절연막(30)을 통해서 동작반도체층(22e)이 형성되고, 동작반도체층(22e)상에는 채널보호막(22d)이 형성되어 있다. 채널보호막(22d)상에는 드레인 전극(22a) 및 그 하층의 n형 불순물 반도체층(22f)과, 소스전극(22b) 및 그 하층의 n형 불순물 반도체층(22f)이 소정의 간극을 통해서 대향하여 형성되어 있다.
또 유리기판(10)상에는, 화소영역을 가로질러서 게이트 버스라인(12)에 병렬해서 연장되는 축적용량 버스라인(18)이 형성되어 있다. 도 2 및 도 4에서는, 게이트 버스라인(12(n-1))과 게이트 버스라인(12) 사이에 배치된 축적용량 버스라인(18n)을 나타내고 있다. 축적용량 버스라인(18)상에는, 절연막(30)을 통해서 축적용량 전극(19)이 화소마다 형성되어 있다. 축적용량 전극(19)은, 접속전극(25)을 통해서 TFT(21)의 소스전극(21b)에 전기적으로 접속되어 있다. 절연막(30)을 통해서 대향하는 축적용량 버스라인(18)과 축적용량 전극(19) 사이에는 축적용량(Cs)이 형성된다.
화소영역은 제1의 부화소 A와 제2의 부화소 B로 분할되어 있다. 화소영역 중앙부에는 부화소 B가 배치되고, 부화소 B를 사이에 두고 화소영역의 도 2 중 상방 및 하방에는 부화소 A가 각각 배치되어 있다. 부화소 B에는 화소전극(17)이 형성되고, 화소영역 상방의 부화소 A에는 화소전극(17)으로부터 분리된 화소전극(16b)이 형성되며, 화소영역 하방의 부화소 A에는 화소전극(17)으로부터 분리된 화소전극(16a)이 형성되어 있다. 화소전극(16a, 16b, 17)은 모두 ITO 등의 투명도전막에 의해 형성되어 있다. 높은 시각특성을 얻기 위해서는, 부화소 A에 대한 부화소 B의 면적비가 1/2 이상 4 이하(부화소 A와 부화소 B의 면적비가 2:1~1:4)인 것이 바람 직하다. 화소전극(16a)은, 보호막(32)이 개구된 콘택트홀(50)을 통해서 제1의 TFT(21)의 소스전극(21b)에 전기적으로 접속되어 있다. 화소전극(16b)은, 소스전극(21)에 전기적으로 접속된 접속전극(26)에 보호막(32)이 개구된 콘택트홀(51)을 통해서 전기적으로 접속되어 있다. 화소전극(17)의 일부는 접속전극(25, 26) 및 축적용량 전극(19)의 일부에 보호막(32)을 통해서 겹쳐서 배치되어 있다. 화소전극(17)에 겹쳐서 배치된 영역의 접속전극(25, 26) 및 축적용량 전극(19)은 제어용량 전극으로서 기능하고, 화소전극(17) 사이에 제어용량(Cc)을 형성한다. 이것에 의해 화소전극(17)은, 제어용량(Cc)을 통한 용량결합에 의해서 TFT(21)의 소스전극(21b)에 간접적으로 접속되어 있다.
또 화소전극(16b)은 보호막(32)이 개구된 콘택트홀(52)을 통해서, 제2의 TFT(22)의 드레인 전극(또는 소스전극)(22a)에 전기적으로 접속되어 있다. 화소전극(17)은 보호막(32)이 개구된 콘택트홀(53)을 통해서, TFT(22)의 소스전극(또는 드레인 전극)(22b)에 전기적으로 접속되어 있다. 화소전극(16a, 16b)과 화소전극(17)은 TFT(22)를 통해서 접속되어 있게 된다.
대향기판(4)은 유리기판(11)상에 형성된 CF 수지층(40)과, CF 수지층(40)상에 형성된 공통전극(42)을 갖고 있다. 액정(6)을 개재해서 대향하는 부화소 A의 화소전극(16a, 16b)과 공통전극(42) 사이에는 액정용량(Clc1)이 형성되고, 액정(6)을 개재해서 대향하는 부화소 B의 화소전극(17)과 공통전극(42) 사이에는 액정용량(Clc2)이 형성된다. 액정용량(Clc1)은 축적용량(Cs)에 병렬로 접속된다. 여기서, 축적용량 버스라인(18)에 전기적으로 접속된 전극을, 절연막(30) 및/또는 보호막 (32)을 통해서 화소전극(17)에 겹치도록 배치하여, 액정용량(Clc2)에 병렬로 접속되는 제2의 축적용량을 형성해도 좋다. TFT기판(2)의 액정(6)과의 계면에는 배향막(수직배향막)(36)이 형성되고, 대향기판(4)의 액정(6)과의 계면에는 배향막(37)이 형성되어 있다. 이것에 의해, 액정(6)의 액정분자는 전압무인가시에 기판면에 대략 수직으로 배향된다.
용량결합HT법을 이용한 종래의 액정표시장치에 비교적 짙은 버닝이 발생하는 요인은, 부화소 B의 화소전극(117)이 제어용량 전극(125)이나 공통전극(142)에 대하여 각각 매우 높은 전기저항을 통해서 접속되기 때문에, 축적된 전하가 방전되기 어려운 점에 있다. 이것에 대하여, 본 실시형태에서는 부화소 B의 화소전극(17)이 TFT(22)를 통해서 화소전극(16a, 16b) 및 TFT(21)의 소스전극(21b)에 접속되어 있다. TFT(22)의 동작반도체층(22e)의 전기저항은 오프 상태여도 절연막(30)이나 보호막(32), 액정층 등의 전기저항보다 매우 낮다. 또한, TFT(22)의 게이트 전극(22c)은 전단계의 게이트 버스라인(12(n-1))에 전기적으로 접속되어 있기 때문에, TFT(21)가 온 상태로 되어서 소정의 전압이 화소전극(16a, 16b, 17)에 인가되기 직전에 TFT(22)가 온 상태로 되어, 화소전극(17)과 화소전극(16a, 16b) 사이의 전기저항이 더욱 감소한다. 이 때문에, 화소전극(17)에 축적된 전하는 용이하게 방전되게 되어 있다. 따라서 본 실시형태에 따르면, 하프톤법을 이용하고 있는 것임에도 불구하고 짙은 버닝이 생기는 일이 없다.
다음에, 본 실시형태에 의한 액정표시장치의 동작에 대해서 설명한다. 도 5는, 본 실시형태에 의한 액정표시장치의 구동파형을 나타내고 있다. 도 5(a)는, n 행째의 소정 화소의 TFT(21)의 드레인 전극(21a)에 접속된 드레인 버스라인(14)에 인가되는 데이터 전압의 파형을 나타내고 있다. 도 5(b)는, 상기 화소의 TFT(22)의 게이트 전극(22c)에 접속된 (n-1)개째의 게이트 버스라인(12(n-1))에 인가되는 게이트 전압의 파형을 나타내고, 도 5(c)는 상기 화소의 TFT(21)의 게이트 전극에 접속된 n개째의 게이트 버스라인(12n)에 인가되는 게이트 전압의 파형을 나타내고 있다. 도 5(a)~(c)의 가로방향은 시간(약 3프레임분)을 나타내고, 세로방향은 전압 레벨을 나타내고 있다. 도 6은, 상기 화소의 TFT(22)의 동작 및 각 용량의 전압의 변화를 설명하는 도면이다. 여기서, 제어용량(Cc)을 용량(C1)로 하고, 부화소 B의 액정용량(Clc2)(제2의 축적용량을 갖는 구성에서는 액정용량(Clc2)과 제2의 축적용량의 합)을 용량(C2)로 하며, 부화소 A의 액정용량(Clc1)과 축적용량(Cs)의 합을 용량(C3)으로 한다. 초기 상태에서는 상기 화소의 액정용량(Clc1, Clc2)의 전압은 모두 0이며, 상기 화소는 흑(黑)을 표시하고 있다.
도 6(a)는, 도 5(a)~(c)의 상태1을 나타내고 있다. 상태1에서는, 게이트 버스라인(12n)에 온 전압이 인가되어, 게이트 버스라인(12n)에 접속된 TFT(21)가 온 상태가 됨으로써 초기 상태에 있는 화소의 화소전극(16a, 16b)에 소정의 전압(V01)이 인가된다. 용량(C1, C2, C3)의 전압을 각각 V11, V21, V31이라고 하면, 직렬로 접속된 용량(C1, C2)에 각각 축적되는 전하(Q1)는 Q1=C1×V11=C2×V21이 되고, 용량(C3)에 축적되는 전하(Q2)는 Q2=C3×V31이 된다. 여기서, V11+V21=V31=V01이기 때문에, 상태1에서의 용량(C1)(제어용량(Cc))의 전압(V11) 및 용량(C2)(부화소 B의 액정용량(Clc2))의 전압(V21)은 각각,
V11=C2/(C1+C2)×V01
V21=C1/(C1+C2)×V01
이 된다. 상태1은, 다음 프레임에서 전단계의 게이트 버스라인(12(n-1))에 온 전압이 인가될 때까지인 대략 1프레임 기간 유지된다.
다음에 전단계의 게이트 버스라인(12(n-1))에 온 전압이 인가되어 상태2로 된다. 도 6(b)는 도 5(a)~(c)의 상태2를 나타내고 있다. 상태2에서는 TFT(21)이 오프 상태이고 TFT(22)가 온 상태이다. TFT(22)가 온 상태로 됨으로써 도 6(b)에 나타내는 바와 같이, 용량(C1)(제어용량(Cc))을 형성하는 제어용량 전극(접속전극(25, 26) 및 축적용량 전극(19))과 화소전극(17)이 동 전위로 되고, 부화소 A의 화소전극(16a, 16b)과 부화소 B의 화소전극(17)이 동 전위로 된다. 이 때문에 용량(C1)의 전압이 0이 되고, 용량(C1)에 축적된 전하가 0으로 된다. 부화소 B의 화소전극(17)에 머물러 있던 전하는 부화소 A의 화소전극(16a, 16b)으로 이동한다. 용량(C2, C3)의 전압을 각각 V22, V32라고 하면, 용량(C2)에 축적되는 전하(Q3)는 Q3=C2×V22로 되고, 용량(C3)에 축적되는 전하(Q4)는 Q4=C3×V32로 된다. 전압(V22)과 전압(V32)는 같기 때문에,
Q3/C2=Q4/C3
가 된다. 전하보존의 법칙에 의해 Q3+Q4=Q1+Q2이기 때문에, 상태2에서의 용량(C2)(부화소 B의 액정용량(Clc2))의 전압(V22)은,
V22=1/(C2+C3)×(C2×V21+C3×V31)
이 된다.
다음에 게이트 버스라인(12(n-1))에 오프 전압이 인가되는 것과 거의 동시에 게이트 버스라인(12n)에 온 전압이 인가되어 상태3으로 된다. 도 6(c)는 도 5(a)~(c)의 상태3을 나타내고 있다. 상태3에서는, TFT(21)이 온 상태이며 TFT(22)가 오프 상태이다. TFT(21)이 온 상태로 됨으로써 화소전극(16a, 16b)에 새로운 전압(V02)이 인가된다. 용량(C1, C2, C3)의 전압을 각각 V13, V23, V33으로 하면, 도 6(c)에 나타내는 바와 같이 용량(C1)에 축적되는 전하(Q5)는 Q5=C1×V13으로 되고, 용량(C2)에 축적되는 전하(Q3+Q5)는 (Q3+Q5)=C2×V23으로 되며, 용량(C3)에 축적되는 전하(Q6)는 Q6=C3×V33으로 된다. V13+V23=V33=V02이기 때문에, 상태3에서의 용량(C1)(제어용량(Cc))의 전압(V13) 및 용량(C2)(부화소 B의 액정용량(Clc2))의 전압(V23)은 각각,
V13=(V02-V22)×C2/(C1+C2)
V23=V02-V13
이 된다.
다음에 게이트 버스라인(12n)에 오프 전압이 인가되어 상태4로 된다. 상태4에서는 TFT(21, 22)가 모두 오프 상태이다. 상태4는, 다음 프레임에서 전단계의 게이트 버스라인(12(n-1))에 온 전압이 인가될 때까지의 거의 1프레임기간 유지되고, 그 동안 용량(C1, C2, C3)의 전압은 각각 유지된다. 그 이후, 프레임기간마다 상태4→상태2→상태3→상태4를 반복하게 된다.
부화소 A의 화소전극(16a, 16b)은 TFT(21)를 개재해서 드레인 버스라인(14)에 접속되어 있다. TFT(21)의 전기저항은 오프 상태에서도 비교적 낮고, 온 상태에 서는 더욱 낮아진다. 일반적으로 드레인 버스라인(14)에 인가되는 전압은 프레임마다 극성이 반전하기 때문에, 화소전극(16a, 16b)에 전하가 머물러 버리는 일은 없다. 또한, 부화소 B의 화소전극(17)은 TFT(21)와 마찬가지로 비교적 저저항의 TFT(22)를 통해서 화소전극(16a, 16b)에 접속되어 있다. 따라서, 화소전극(17)에 전하가 머물러 버릴 일도 없다.
용량결합HT법을 이용한 액정표시장치에서는, 부화소 A의 액정층에 인가되는 전압(Vpx1)과 부화소 B의 액정층에 인가되는 전압(Vpx2)의 전압비(Vpx2/Vpx1)가 약 0.6 이상 0.85 이하일 때에 양호한 시각특성이 얻어지고, 전압비(Vpx2/Vpx1)가 약 0.72일 때에 특히 양호한 시각특성이 얻어지는 것을 알 수 있다. 또 용량결합HT법을 이용한 종래의 구성에서는 Vpx2/Vpx1=Cc/(Clc2+Cc)이기 때문에 전압비(Vpx2/Vpx1)를 약 0.72로 하기 위해서는, 용량비(Cc/Clc2)를 2.5로 하면 된다. 이들에 기초하여, 도 2 및 도 3에 나타낸 구성의 액정표시장치에 있어서 제어용량 전극의 면적이나 보호막(32)의 막두께 등을 조정하여, 용량비(Cc/Clc2)가 2.5가 되도록 화소를 설계했다.
도 7은, 상기의 액정표시장치에 대하여 제0프레임에 전압 0V를 화소전극(16a, 16b)에 인가해서 흑을 표시시키고, 제1~제10프레임에 전압 ±5V를 화소전극(16a, 16b)에 인가해서 백(白)을 표시시키며, 제11~제20프레임에 전압 0V를 화소전극(16a, 16b)에 인가해서 흑을 표시시켰을 경우의 화소전극(16a, 16b, 17)의 전압의 변화를 나타내는 그래프이다. 그래프의 가로축은 프레임수를 나타내고, 세로축은 인가전압(V)을 나타내고 있다. 선e는 화소전극(16a, 16b)에 인가되는 전압 (Vpx1)을 나타내고, 선f는 화소전극(17)에 인가되는 전압(Vpx2)을 나타내고 있다. 그래프 중의 파선은, 전압(Vpx1)의 0.72배가 되는 점을 플러스극성측 및 마이너스극성측에서 각각 연결한 선을 나타내고 있다. 도 7에 나타내는 바와 같이, 제1프레임에서는 전압(Vpx1)이 +5V만큼 변동하기 때문에(0V→＋5V), 전압(Vpx2)은 +5V의 0.72배인 +3.5V정도 변동한다(0V→＋3.5V).
제2프레임의 직전에 TFT(22)가 온 상태로 됨으로써 화소전극(16a, 16b, 17)이 동 전위로 되고, 전압(Vpx1, Vpx2)은 모두 +4V정도로 된다. 제2프레임에서의 데이터 전압의 기입에 의해, 전압(Vpx1)은 -5V로 된다. 즉 전압(Vpx1)은 -9V만큼 변동한다. 전압(Vpx2)은 -9V의 0.72배인 -6.5V정도 변동하여 대략 -2.5V로 된다.
제3프레임의 직전에 TFT(22)가 온 상태로 됨으로써 화소전극(16a, 16b, 17)이 동 전위로 되고, 전압(Vpx1, Vpx2)은 모두 -3.5V정도로 된다. 제3프레임에서의 데이터 전압의 기입에 의해 전압(Vpx1)은 +5V로 된다. 즉 전압(Vpx1)은 +8.5V만큼 변동한다. 전압(Vpx2)은 -8.5V의 0.72배인 +6V정도 변동하여, 대략 +2.5V로 된다. 제4~제10프레임에서는 프레임마다 전압의 극성이 반전하는 것 이외는 제3프레임과 같으며, 전압(Vpx1)은 ±5V로 되고, 전압(Vpx2)은 대략 ± 2.5V로 된다.
제11프레임의 직전에 TFT(22)가 온 상태로 됨으로써 화소전극(16a, 16b, 17)이 동 전위로 되고, 전압(Vpx1, Vpx2)은 모두 -3.5V정도로 된다. 제3프레임에서의 데이터 전압의 기입에 의해 전압(Vpx1)은 0V로 된다. 즉 전압(Vpx1)은 -3.5V만큼 변동한다. 전압(Vpx2)은 -3.5V의 0.72배인 -2.5V정도 변동하여 대략 -1V로 된다. 제12프레임 이후는 전압(Vpx1, Vpx2)은 모두 대략 0V로 된다.
상기의 액정표시장치의 부화소 B의 화소전극(17)에 인가되는 전압(Vpx2)은 이하와 같은 2개의 특징을 갖고 있다.
제1의 특징은 제2~제10프레임에서의 전압(Vpx1)이 대략 ±5V이며, 전압(Vpx2)이 대략 ± 2.5V이기 때문에, 전압비(Vpx2/Vpx1)가 약 0.5로 되어 있는 것이다. 이것은 Vpx2/Vpx1=Cc/(Clc2+Cc)의 관계를 이용해서 구해지는 전압비(Vpx2/Vpx1)(=0.72)보다 작아져 있다. 양호한 시각특성이 얻어지는 전압비(Vpx2/Vpx1)의 범위는 약 0.6 이상 0.85 이하이기 때문에, 이 액정표시장치에서는 시각특성의 향상이 곤란하다.
도 8은, 용량비(Cc/Clc2)를 변화시켰을 때의 전압비(Vpx2/Vpx1)의 변화를 나타내는 그래프이다. 가로축은 용량비(Cc/Clc2)를 나타내고, 세로축은 전압비(Vpx2/Vpx1)를 나타내고 있다. 선g는 Vpx2/Vpx1=Cc/(Clc2+Cc)의 관계를 이용해서 구해지는 종래의 액정표시장치의 전압비를 나타내고, 선h는 본 실시형태에 의한 액정표시장치의 전압비를 나타내고 있다. 도 8에 나타내는 바와 같이, 종래의 액정표시장치에서는 용량비(Cc/Clc2)를 약 1.5 이상 5.5 이하로 함으로써 전압비(Vpx2/Vpx1)가 약 0.6 이상 0.85 이하가 되어 양호한 시각특성이 얻어졌다. 이것에 대하여 본 실시형태에 의한 액정표시장치에서는, 전압비(Vpx2/Vpx1)를 0.6 이상 0.85 이하로 하기 위해서는 용량비(Cc/Clc2)를 3.5 이상 12 이하로 할 필요가 있다. 또한, 특히 양호한 시각특성이 얻어지는 전압비(Vpx2/Vpx1)(=0.72)는, 종래의 구성에서는 용량비(Cc/Clc2)를 2.5로 함으로써 얻어졌던 것에 대해, 본 실시형태에서는 용량비(Cc/Clc2)를 약 6으로 함으로써 얻어진다. 이렇게 본 실시형태에서는, 양호한 시각특성이 얻어지는 용량비(Cc/Clc2)의 범위가 종래의 구성에 대하여 크게 어긋나기 때문에, 종래의 사고방식으로는 원하는 전압비(Vpx2/Vpx1)가 얻어지지 않는 것을 알 수 있었다. 또 본 실시형태에서는, 용량비(Cc/Clc2)를 3.5 이상 12 이하(바람직하게는 약 6)로 함으로써 양호한 시각특성이 얻어지는 것을 알 수 있었다.
제2의 특징은, 부화소 B의 제1프레임에서의 전압(Vpx2)이 제2~제10프레임에서의 전압(Vpx2)보다 큰 것이다. 즉 제1프레임의 전압비(Vpx2/Vpx1)만은, Vpx2/Vpx1=Cc/(Clc2+Cc)의 관계를 이용해서 구해지는 전압비(Vpx2/Vpx1)(=0.72)와 거의 같다. 상기와 같이 용량비(Cc/Clc2)를 6으로 했을 경우, 제2~제10프레임의 전압비(Vpx2/Vpx1)는 대략 0.72로 되지만, 제1프레임의 전압비(Vpx2/Vpx1)는 0.72보다 커져 버린다.
도 9는, 제1~제5프레임에서의 전압(Vpx1) 및 화소 전체의 휘도의 시간변화를 나타내는 그래프이다. 가로방향은 시간을 나타내고, 세로방향은 전압 레벨 및 휘도 레벨을 나타내고 있다. 선i는 전압(Vpx1)을 나타내고, 선j는 휘도를 나타내고 있다. 전압(Vpx2)이 커지는 오버 슛(over shoot)이 제1프레임에 생기면, 액정의 응답이 충분히 빠를 경우, 제1프레임의 부화소 B의 휘도가 높아져 버린다. 이 때문에 화소 전체의 휘도도 높아져, 도 9에 나타내는 바와 같이 도면 중 타원으로 둘러싸인 제1프레임(1f)의 휘도만이 원하는 휘도보다 높아져 버린다. 구체적으로는, 동화상을 표시했을 때에 에지(edge)가 지나치게 강조되어 버리는 현상이 일어날 수 있다.
도 10은, 본 실시형태에 의한 액정표시장치의 구동방법을 이용했을 경우의 전압(Vpx1) 및 화소 전체의 휘도의 시간변화를 나타내는 그래프이다. 예를 들면 본 실시형태에 의한 액정표시장치가 갖는 제어부는, 프레임 메모리에 기억된 2프레임 분의 입력계조 데이터(제m프레임의 입력계조 데이터(Gm), 및 제(m+1)프레임의 입력계조 데이터(G(m+1)))를 화소마다 비교한다. Gm<G(m+1)의 경우(본 예에서는 m=0)에는, 도 10에 나타내는 바와 같이 실제로 출력하는 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm<G'(m+1)<G(m+1)의 범위 내에서 보정하고, 제(m+1)프레임에 작은 전압을 액정층에 인가하는 언더드라이브 방식의 구동을 행한다. 이것에 의해, 도 10 중 타원으로 둘러싸인 제1프레임에 있어서 원하는 휘도가 얻어지게 된다. 한편, 도시생략되었지만 Gm>G(m+1)의 경우(본 예에서는 m=10)에는, 실제로 출력하는 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm>G'(m+1)>G(m+1)의 범위 내에서 보정하고, 제(m+1)프레임에 큰 전압을 액정층에 인가하는 오버드라이브 방식의 구동을 행한다.
이상과 같은 두 가지의 특징은, 용량결합HT법을 이용한 종래의 액정표시장치에는 존재하지 않고, 본 실시형태에 의한 액정표시장치에 있어서 새롭게 생긴 현상이다. 따라서, 이들의 특징에 기초하여 생기는 문제점을 해소하기 위한 용량비(Cc/Clc2)의 설정이나 액정표시장치의 구동방법은 본 실시형태에 의해 처음 밝혀진 새로운 기술이다.
도 11은, 본 실시형태를 MVA(Multi-domain Vertical Alignment)방식의 액정표시장치에 적용한 구성을 나타내고 있다. 도 12는, 도 11의 D-D선으로 절단한 액 정표시장치의 단면구성을 나타내고 있다. 도 11 및 도 12에 나타내는 바와 같이, 대향기판(4)상에는 화소영역 끝부에 대해서 비스듬히 연장되는 선형상돌기(44)가 액정의 배향을 규제하는 배향규제용 구조물로서 형성되어 있다. 선형상돌기(44)는 감광성 수지 등을 사용해서 형성되어 있다. 또한, 배향규제용 구조물로서 선형상돌기(44) 대신에 공통전극(42)에 슬릿이 형성되어 있어도 좋다. 화소영역은 부화소 A와 부화소 B로 분할되어 있다. 부화소 A에는 화소전극(16)이 형성되고, 부화소 B에는 화소전극(16)으로부터 분리된 화소전극(17)이 형성되어 있다. 화소전극(16)과 화소전극(17)을 분리하는 선형상의 슬릿(46)은 선형상돌기(44)에 병렬하고, 화소영역 끝부에 대해서 비스듬히 연장되어 있다. 슬릿(46)은 TFT기판(2)측의 배향규제용 구조물로서도 기능한다.
용량비(Cc/Clc2)가 약 6으로 되도록 제어용량 전극의 면적이나 보호막(32)의 막두께 등을 조정하여, 도 11 및 도 12에 나타내는 바와 같은 구성의 액정표시장치를 제작했다. 이 액정표시장치의 표시화면에 50℃의 온도조건하에서 흑백 체커 패턴을 48시간 연속 표시시켜 버닝 시험을 행했다. 그 결과, 이 액정표시장치에서는 용량결합HT법을 이용한 종래의 액정표시장치에 생긴 버닝은 전혀 생기지 않는 것을 확인할 수 있었다.
일반적으로, 용량결합HT법을 이용한 종래의 액정표시장치는 매우 양호한 시각특성이 얻어지지만, 버닝이 발생하기 때문에 실용화가 곤란했다. 이것에 대하여, 본 실시형태에서는 종래의 구성과는 다르게 부화소 A의 화소전극(16(16a, 16b))과 부화소 B의 화소전극(17)이 모두 플로팅상태는 아니다. 화소전극(16)은 TFT(21)를 통해서 드레인 버스라인(14)에 접속되고, 화소전극(17)은 TFT(22)를 통해서 화소전극(16)에 접속되어 있다. 이 때문에, 버닝이 생기지 않고 시각특성이 양호한 액정표시장치가 얻어진다. 또한, 본 실시형태에 의한 액정표시장치에서 새롭게 생긴 현상에 대해서, 용량비(Cc/Clc2)를 종래 사용되고 있었던 범위와는 다른 범위 내에서 설정하고, 액정표시장치의 구동방법을 최적화함으로써, 더욱 양호한 표시특성이 얻어진다.
〔제2의 실시형태〕
다음에, 본 발명의 제2의 실시형태에 의한 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법에 대해서 도 13 내지 도 21을 사용해서 설명한다. 도 13은, 본 실시형태에 의한 액정표시장치용 기판의 n행째의 1화소의 구성을 나타내고 있다. 도 14는, 본 실시형태에 의한 액정표시장치의 n행째의 1화소의 등가회로를 나타내고 있다. 도 13 및 도 14에 나타내는 바와 같이, 본 실시형태는 축적용량 버스라인(18n)과 부화소 B의 화소전극(17)이 제2의 TFT(22)를 통해서 접속되어 있는 점에 특징을 갖고 있다. TFT(22)의 드레인 전극(또는 소스전극)(22a)은 보호막(32)이 개구된 콘택트홀(55)을 통하여, 화소전극(16a, 16b, 17)과 동일한 형성재료에 의해 동 층에 형성된 재연결 전극(56)에 전기적으로 접속되어 있다. 재연결 전극(56)은 보호막(32) 및 절연막(30)이 개구된 콘택트홀(54)을 통하여, 축적용량 버스라인(18n)에 전기적으로 접속되어 있다. TFT(22)의 소스전극(또는 드레인 전극)(22b)은 보호막(32)이 개구된 콘택트홀(53)을 통해서 화소전극(17)에 전기적으로 접속되고, 게이트 전극(22c)은 전단계의 게이트 버스라인(12(n-1))에 전기적 으로 접속되어 있다. 여기서, 축적용량 버스라인(18)에 전기적으로 접속된 전극을, 절연막(30) 및/또는 보호막(32)을 통해서 화소전극(17)에 겹치도록 배치하고, 액정용량(Clc2)에 병렬로 접속되는 제2의 축적용량을 형성해도 좋다.
본 실시형태에서는, 부화소 B의 화소전극(17)이 TFT(22)를 통해서 축적용량 버스라인(18n)에 접속되어 있다. TFT(22)의 동작반도체층의 전기저항은 오프 상태여도 절연막(30)이나 보호막(32), 액정층 등의 전기저항보다 매우 낮다. 또한, TFT(22)의 게이트 전극(22c)은 전단계의 게이트 버스라인(12(n-1))에 전기적으로 접속되어 있기 때문에, TFT(21)가 온 상태로 되어서 소정의 전압이 화소전극(16a, 16b, 17)에 인가되기 직전에 TFT(22)가 온 상태로 되어, 화소전극(17)과 축적용량 버스라인(18n) 사이의 전기저항이 더욱 감소한다. 이 때문에, 화소전극(17)에 축적된 전하는 용이하게 방전되게 되어 있다. 축적용량 버스라인(18n)은 공통전극(42)과 동 전위이기 때문에, 화소전극(17)에 축적된 전하가 커도 확실하게 방전된다. 따라서 본 실시형태에 따르면, 하프톤법을 이용하고 있는 것임에도 불구하고, 짙은 버닝이 생기는 일이 없다.
다음에, 본 실시형태에 의한 액정표시장치의 동작에 대해서 설명한다. 도 15는, 도 5(a)~(c)에 나타낸 바와 같은 구동을 행했을 때의 TFT(22)의 동작 및 각 용량의 전압의 변화를 설명하는 도면이다. 여기서, 제어용량(Cc)을 용량(C1)으로 하고, 부화소 B의 액정용량(Clc2)(제2의 축적용량을 갖는 구성에서는 액정용량(Clc2)과 제2의 축적용량의 합)을 용량(C2)으로 하며, 부화소 A의 액정용량(Clc1)과 축적용량(Cs)의 합을 용량(C3)으로 한다. 초기 상태에서는 상기 화소의 액정용량(Clc1, Clc2)의 전압은 모두 0이며, 상기 화소는 흑을 표시하고 있다.
도 15(a)는 도 5(a)~(c)의 상태1을 나타내고 있다. 상태1에서는 게이트 버스라인(12n)에 온 전압이 인가되어, 게이트 버스라인(12n)에 접속된 TFT(21)가 온 상태로 됨으로써, 초기 상태에 있는 화소의 화소전극(16a, 16b)에 소정의 전압(V01)이 인가된다. 용량(C1, C2, C3)의 전압을 각각 V11, V21, V31로 하면, 직렬로 접속된 용량(C1, C2)에 각각 축적되는 전하(Q1)는 Q1=C1×V11=C2×V21로 되고, 용량(C3)에 축적되는 전하(Q2)는 Q2=C3×V31로 된다. 여기서, V11+V21=V31=V01이기 때문에, 상태1에서의 용량(C1)(제어용량(Cc))의 전압(V11) 및 용량(C2)(부화소 B의 액정용량(Clc2))의 전압(V21)은 각각,
V11=C2/(C1+C2)×V01
V21=C1/(C1+C2)×V01
이 된다. 상태1은, 다음 프레임에서 전단계의 게이트 버스라인(12(n-1))에 온 전압이 인가될 때까지의 대략 1프레임기간 유지된다.
다음에, 전단계의 게이트 버스라인(12(n-1))에 온 전압이 인가되어 상태2로 된다. 도 15(b)는 도 5(a)~(c)의 상태2를 나타내고 있다. 상태2에서는 TFT(21)가 오프 상태이며 TFT(22)가 온 상태이다. TFT(22)가 온 상태로 됨으로써, 도 15(b)에 나타내는 바와 같이 용량(C2)(부화소 B의 액정용량(Clc2))을 형성하는 화소전극(17)과 공통전극(42)이 동 전위로 된다. 이 때문에, 용량(C2)의 전압이 0으로 되고, 용량(C2)에 축적된 전하가 0으로 된다. 용량(C1)을 형성하는 제어용량 전극(접속전극(25, 26) 및 축적용량 전극(19))에 머물러 있던 전하는, 부화소 A의 화소전 극(16a, 16b)으로 이동한다. 용량(C1, C3)의 전압을 각각 V12, V32이라고 하면, 용량(C1)에 축적되는 전하(Q3)는 Q3=C1×V12로 되고, 용량(C3)에 축적되는 전하(Q4)는 Q4=C3×V32로 된다. 전압(V12)와 전압(V32)은 같기 때문에,
Q3/C1=Q4/C3
으로 된다. 전하보존의 법칙에 따라 Q3+Q4=Q1+Q2이기 때문에, 상태2에서의 용량(C1)(제어용량(Cc))의 전압(V12)은,
V12=1/(C1+C3)×(C1×V11+C3×V31)
으로 된다.
다음에, 게이트 버스라인(12(n-1))에 오프 전압이 인가되는 것과 거의 동시에 게이트 버스라인(12n)에 온 전압이 인가되어 상태3으로 된다. 도 15(c)는, 도 5(a)~(c)의 상태3을 나타내고 있다. 상태3에서는 TFT(21)가 온 상태이며 TFT(22)가 오프 상태이다. TFT(21)이 온 상태로 됨으로써, 화소전극(16a, 16b)에 새로운 전압(V02)이 인가된다. 용량(C1, C2, C3)의 전압을 각각 V13, V23, V33이라고 하면, 도 15(c)에 나타내는 바와 같이 용량(C1)에 축적되는 전하(Q3+Q5)는 (Q3+Q5)=C1×V13으로 되고, 용량(C2)에 축적되는 전하(Q5)는 Q5=C2×V23으로 되며, 용량(C3)에 축적되는 전하(Q6)는 Q6=C3×V33으로 된다. V13+V23=V33=V02이기 때문에, 상태3에서의 용량(C2)(부화소 B의 액정용량(Clc2))의 전압(V23) 및 용량(C1)(제어용량(Cc))의 전압(V13)은 각각,
V23= (V02-V12)×C1/(C1+C2)
V13=V02-V23
으로 된다.
다음에, 게이트 버스라인(12n)에 오프 전압이 인가되어 상태4로 된다. 상태4에서는 TFT(21, 22)가 모두 오프 상태이다. 상태4는, 다음 프레임에서 전단계의 게이트 버스라인(12(n-1))에 온 전압이 인가될 때까지의 대략 1프레임기간 유지되고, 그동안 용량(C1, C2, C3)의 전압은 각각 유지된다. 그 이후, 프레임 기간마다 상태4→상태2→상태3→상태4를 반복하게 된다.
본 실시형태에 있어서도, 전압비(Vpx2/Vpx1)를 약 0.72로 하기 위해서 종래의 사고방식에 기초하여 용량비(Cc/Clc2)가 2.5로 되도록 화소를 설계한 액정표시장치를 제작했다. 도 16은, 상기의 액정표시장치에 대하여, 제0프레임에 전압 0V를 화소전극(16a, 16b)에 인가해서 흑을 표시시키고, 제1~제10프레임에 전압 ±5V를 화소전극(16a, 16b)에 인가해서 백을 표시시키며, 제11~제20프레임에 전압 0V를 화소전극(16a, 16b)에 인가해서 흑을 표시시켰을 경우의 화소전극(16a, 16b, 17)의 전압의 변화를 나타내는 그래프이다. 그래프의 가로축은 프레임수를 나타내고, 세로축은 인가전압(V)을 나타내고 있다. 선k는 화소전극(16a, 16b)에 인가되는 전압(Vpx1)을 나타내고, 선l은 화소전극(17)에 인가되는 전압(Vpx2)을 나타내고 있다. 그래프 중의 파선은, 전압(Vpx1)의 0.72배로 되는 점을 플러스극성측 및 마이너스극성측에서 각각 연결한 선을 나타내고 있다.
도 16에 나타내는 바와 같이, 상기의 액정표시장치의 부화소 B의 화소전극(17)에 인가되는 전압(Vpx2)은 이하와 같은 두 가지의 특징을 갖고 있다.
제1의 특징은 제2~제10프레임에서의 전압(Vpx1)이 대략 ±5V이며, 전압 (Vpx2)이 대략 ±4.75V이기 때문에 전압비(Vpx2/Vpx1)가 약 0.95로 되어 있는 것이다. 이것은, Vpx2/Vpx1=Cc/(Clc2+Cc)의 관계를 이용해서 구해지는 전압비(Vpx2/Vpx1)(=0.72)보다 커져 있다. 양호한 시각특성이 얻어지는 전압비(Vpx2/Vpx1)의 범위는 약 0.6 이상 0.85 이하이기 때문에, 이 액정표시장치에서는 시각특성의 향상이 곤란하다.
또한 상기의 액정표시장치에서는 병렬용량이 존재함으로써 인가전압의 직류성분이 비교적 커진다. 이 영향에 의해서, 도 16에 나타낸 그래프의 제2프레임과 같이 전압(Vpx2)이 전압(Vpx1)보다 커지는 경우도 있다. 인가전압의 직류성분은 병렬용량이 없는 경우보다 빠른 8프레임정도에서 거의 0이 된다. 인가전압의 직류성분은 액정의 응답에 영향을 미쳐서, 순간적으로 플리커가 발생하는 요인이 된다.
도 17은, 용량비(Cc/Clc2)를 변화시켰을 때의 전압비(Vpx2/Vpx1)의 변화를 나타내는 그래프이다. 가로축은 용량비(Cc/Clc2)를 나타내고, 세로축은 전압비(Vpx2/Vpx1)를 나타내고 있다. 선o는 Vpx2/Vpx1=Cc/(Clc2+Cc)의 관계를 이용해서 구해지는 종래의 액정표시장치의 전압비를 나타내고, 선p는 본 실시형태에 의한 액정표시장치의 전압비를 나타내고 있다. 도 17에 나타내는 바와 같이, 종래의 액정표시장치에서는 용량비(Cc/Clc2)를 약 1.5 이상 5.5 이하로 함으로써 전압비(Vpx2/Vpx1)가 약 0.6 이상 0.85 이하로 되어, 양호한 시각특성이 얻어져 있었다. 이것에 대하여 본 실시형태에 의한 액정표시장치에서는, 전압비(Vpx2/Vpx1)를 0.6 이상 0.85 이하로 하기 위해서는 용량비(Cc/Clc2)를 0.5 이상 1.3 이하로 할 필요가 있다. 또한, 특히 양호한 시각특성이 얻어지는 전압비(Vpx2/Vpx1)(=0.72)는, 종 래의 구성에서는 용량비(Cc/Clc2)를 2.5로 함으로써 얻어졌던 것에 대해, 본 실시형태에서는 용량비(Cc/Clc2)를 약 0.75로 함으로써 얻어진다. 이렇게 본 실시형태에서는 양호한 시각특성이 얻어지는 용량비(Cc/Clc2)의 범위가 종래의 구성에 대해서 크게 어긋나기 때문에, 종래의 사고방식으로는 원하는 전압비(Vpx2/Vpx1)가 얻어지지 않는 것을 알 수 있었다. 또 본 실시형태에서는, 용량비(Cc/Clc2)를 0.5 이상 1.3 이하(바람직하게는 약 0.75)로 함으로써 양호한 시각특성이 얻어지는 것을 알 수 있었다.
제2의 특징은, 제1프레임에서의 전압(Vpx2)가 제2~제10프레임에서의 전압(Vpx2)보다 작은 것이다. 즉 제1프레임의 전압비(Vpx2/Vpx1)만은, Vpx2/Vpx1=Cc/(Clc2+Cc)의 관계를 이용해서 구해지는 전압비(Vpx2/Vpx1)(=0.72)와 거의 같다.
도 18은, 용량비(Cc/Clc2)를 0.75로 했을 경우의 화소전극(16a, 16b, 17)의 전압의 변화를 나타내는 그래프이다. 그래프의 가로축 및 세로축은 도 16에 나타낸 그래프와 같다. 선q는 화소전극(16a, 16b)에 인가되는 전압(Vpx1)을 나타내고, 선r은 화소전극(17)에 인가되는 전압(Vpx2)을 나타내며, 선s는 전압차(Vpx1-Vpx2)를 나타내고 있다. 도 18에 나타내는 바와 같이 용량비(Cc/Clc2)를 0.75로 했을 경우, 제2~제10프레임의 전압비(Vpx2/Vpx1)는 대략 0.72로 되지만, 제1프레임의 전압비(Vpx2/Vpx1)는 0.72보다 작아진다. 인가전압의 직류성분은, 용량비(Cc/Clc2)를 2.5로 했을 경우(8프레임정도)보다 빠른 4프레임정도에서 거의 0이 된다.
도 19는, 용량비(Cc/Clc2)를 0.75로 했을 경우의 제1~제5프레임에서 상기 화 소의 화소전극(16a, 16b)에 인가되는 전압(Vpx1), 및 화소 전체의 휘도의 시간변화를 나타내는 그래프이다. 가로방향은 시간을 나타내고, 세로방향은 전압 레벨 및 휘도 레벨을 나타내고 있다. 선t는 전압(Vpx1)을 나타내고, 선u는 휘도를 나타내고 있다. 도 19에 나타내는 바와 같이, 액정의 응답이 충분히 빠를 경우여도, 부화소 B의 휘도가 낮기 때문에 화소 전체의 휘도는 제1프레임(1f) 내에서 원하는 휘도에 도달하지 않는다. 원하는 휘도에 도달할 때까지는, 예를 들면 2프레임이 필요하게 되어 버린다. 이것에 의해, 도면 중 타원으로 둘러싸인 영역에 나타내는 바와 같이 휘도변화의 파형이 2단계로 되는 2단계 응답이 생긴다. 구체적으로는, 동화상을 표시했을 때에 에지가 바래져 버리는 현상이 일어날 수 있다.
도 20은, 본 실시형태에 의한 액정표시장치의 구동방법을 이용했을 경우의 전압(Vpx1) 및 화소 전체의 휘도의 시간변화를 나타내는 그래프이다. 예를 들면 본 실시형태에 의한 액정표시장치가 갖는 제어부는, 프레임 메모리에 기억된 2프레임 분의 입력계조 데이터(제m프레임의 입력계조 데이터(Gm), 및 제(m+1)프레임의 입력계조 데이터(G(m+1)))를 화소마다 비교한다. Gm<G(m+1)의 경우(본 예에서는 m=0)에는, 도 20에 나타내는 바와 같이 실제로 출력하는 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 G'(m+1)>G(m+1)이 되도록 보정하고, 제(m+1)프레임에 큰 전압을 액정층에 인가하는 오버드라이브 방식의 구동을 행한다. 이것에 의해, 도 10 중 타원으로 둘러싸인 제1프레임에 있어서 원하는 휘도가 얻어지게 된다. 한편, 도시생략되었지만 Gm>G(m+1)의 경우(본 예에서는 m=10)에는, 실제로 출력하는 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 G'(m+1)≤G(m+1)이 되도록 보정하고, 제(m+1)프 레임에 작은 전압을 액정층에 인가하는 언더드라이브 방식의 구동을 행한다.
도 21은, 본 실시형태에 의한 액정표시장치의 구동방법의 다른 예를 이용했을 경우의 전압(Vpx1) 및 화소 전체의 휘도의 시간변화를 나타내는 그래프이다. 도 21에 나타내는 바와 같이, 본 예에서는 Gm<G(m+1)의 경우에 실제로 출력되는 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm<(G'(m+1))<G(m+1)의 범위 내에서 보정하고, 제(m+1)프레임에 작은 전압을 액정층에 인가하는 언더드라이브 방식의 구동을 행한다. 여기서, 입력계조 데이터(Gm)에 기초해서 얻어지는 화소의 휘도를 Bm(도 21에서는 제0프레임의 휘도)으로 하고, 입력계조 데이터(G(m+1))에 기초해서 얻어지는 화소의 휘도를 B(m+1)(도 21에서는 제4프레임 이후의 휘도)로 했을 때, 제(m+1)프레임 내에서의 휘도변화(ΔB)는 휘도차(B(m+1)-Bm)의 10% 이하로 되도록 한다(ΔB≤(B(m+1)-Bm)×0.1). 이것에 의해, 도면 중 타원으로 둘러싸인 영역으로 나타내는 바와 같이 휘도변화의 파형이 3단계로 되는 3단계 응답이 생긴다. 이렇게, 제(m+1)프레임에서 의도적으로 작은 전압을 인가함으로써, 액정의 응답이 실질적으로 1프레임분 늦어지지만 제(m+2)프레임에서의 휘도의 변화가 커지고, 액정의 응답의 지연에 기인하는 동화상의 에지의 바램 등이 눈으로 확인되기 어려워진다.
이상과 같은 2개의 특징은, 용량결합HT법을 이용한 종래의 액정표시장치에는 존재하지 않고, 본 실시형태에 의한 액정표시장치에 있어서 새로 생긴 현상이다. 따라서, 이들 특징에 기초하여 생기는 문제점을 해소하기 위한 용량비(Cc/Clc2)의 설정이나 액정표시장치의 구동방법은, 본 실시형태에 의해 처음 밝혀진 새로운 기술이다.
본 실시형태에서는, 부화소 A의 화소전극(16a, 16b)과 부화소 B의 화소전극(17)이 모두 플로팅상태가 아니고, 화소전극(16a, 16b)은 TFT(21)를 통해서 드레인 버스라인(14)에 접속되며, 화소전극(17)은 TFT(22)를 통해서 축적용량 버스라인(18n)에 접속되어 있다. 이 때문에 제1의 실시형태와 마찬가지로, 버닝이 생기지 않아서 시각특성이 양호한 액정표시장치가 얻어진다. 또한, 본 실시형태에 의한 액정표시장치에서 새롭게 생긴 현상에 대해서, 용량비(Cc/Clc2)를 종래 사용되고 있었던 범위와는 다른 범위 내에서 설정하고, 액정표시장치의 구동방법을 최적화함으로써 더욱 양호한 표시특성이 얻어진다.
〔제3의 실시형태〕
다음에, 본 발명의 제3의 실시형태에 의한 액정표시장치에 대해서 도 22를 사용해서 설명한다. 상기 제1 및 제2의 실시형태에서는 화소영역이 2개인 부화소 A, B로 분할된 구성을 예로 들었지만, 본 실시형태에서는 시각특성을 더욱 개선하기 위해서 화소영역을 3개(또는 그 이상)의 부화소로 분할한다. 도 22는 본 실시형태에 의한 액정표시장치의 1화소의 등가회로를 나타내고 있다. 도 22에 나타내는 바와 같이, 본 실시형태에서는 도 4에 등가회로를 나타낸 제1의 실시형태에 의한 액정표시장치에 비교하면, 제1의 제어용량(Cc1)(도 4에서는 제어용량(Cc))에 더해서 제2의 제어용량(Cc2)이 동일 화소 내에 형성되어 있다. 제어용량(Cc2)의 한쪽의 전극은 TFT(21)의 소스전극에 전기적으로 접속되어 있다. 제어용량(Cc2)의 다른 쪽의 전극은 제3의 TFT(23)를 통해서 TFT(21)의 소스전극에 접속되고, 또 제3의 부화소 C에 형성된 화소전극에 전기적으로 접속되어 있다. 제3의 부화소 C에 형성된 화 소전극과 TFT(21)의 소스전극 사이는 제어용량(Cc2)을 통해서 용량결합되어 있다. 부화소 C에 형성된 화소전극과, 상기 화소전극에 액정층을 통해서 대향하는 공통전극(42) 사이에는 액정용량(Clc3)이 형성된다.
각 부화소 A, B, C의 액정층에 각각 인가되는 전압(Vpx1, Vpx2, Vpx3)을 각각 다른 값으로 하기 위해서, 용량비(Cc1/Clc2, Cc2/Clc3)는 서로 다른 값이 되도록 한다. 예를 들면, 전압(Vpx1, Vpx2, Vpx3)의 관계를 Vpx1>Vpx2>Vpx3으로 하기 위해서는 (Cc1/Clc2)>(Cc2/Clc3)으로 하면 된다. 마찬가지로 해서, 화소영역을 4개 이상의 부화소로 분할할 수도 있다. 본 실시형태에 따르면, 제1 및 제2의 실시형태보다 더욱 양호한 시각특성이 얻어진다.
본 발명은, 상기 실시형태에 한하지 않고 여러 가지 변형이 가능하다.
예를 들면, 상기 실시형태에서는 MVA방식 등의 VA모드의 액정표시장치를 예로 들었지만, 본 발명은 이것에 한하지 않고, TN모드 등의 다른 액정표시장치에도 적용할 수 있다.
또한, 상기 실시형태에서는 투과형 액정표시장치를 예로 들었지만, 본 발명은 이것에 한하지 않고, 반사형이나 반투과형 등의 다른 액정표시장치에도 적용할 수 있다.
또한 상기 실시형태에서는, TFT기판(2)에 대향해서 배치된 대향기판(4)상에 CF 수지층(40)이 형성된 액정표시장치를 예로 들었지만, 본 발명은 이것에 한하지 않고, TFT기판(2)상에 CF 수지층(40)이 형성된, 소위 CF-on-TFT 구조의 액정표시장치에도 적용할 수 있다.
이상 설명한 실시형태에 의한 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그 구동방법은 아래와 같이 정리된다.
(부기1)
기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인과, 상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인과, 상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역과, n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터와, (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터와, 상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 용량결합하는 제어용량부를 갖는 것을 특징으로 하는 액정표시장치용 기판.
(부기2)
부기1에 기재된 액정표시장치용 기판에 있어서, n행째의 상기 화소영역은 상 기 (n-1)개째의 게이트 버스라인과 상기 n개째의 게이트 버스라인 사이에 배치되어 있는 것을 특징으로 하는 액정표시장치용 기판.
(부기3)
부기1 또는 부기2에 기재된 액정표시장치용 기판에 있어서, 상기 제1의 부화소에 대한 상기 제2의 부화소의 면적비는 1/2 이상 4 이하인 것을 특징으로 하는 액정표시장치용 기판.
(부기4)
대향배치된 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 밀봉된 액정을 구비한 액정표시장치로서, 상기 한 쌍의 기판의 한쪽에 부기1 내지 부기3 중 어느 한 항에 기재된 액정표시장치용 기판이 사용되어 있는 것을 특징으로 하는 액정표시장치.
(부기5)
부기4에 기재된 액정표시장치에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고, 상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 대한 상기 제어용량부의 용량비는 3.5 이상 12 이하인 것을 특징으로 하는 액정표시장치.
(부기6)
부기5에 기재된 액정표시장치에 있어서, 상기 용량비는 약 6인 것을 특징으로 하는 액정표시장치.
(부기7)
부기4에 기재된 액정표시장치에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고, 상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 병렬로 접속된 축적용량을 더 가지며, 상기 액정용량과 상기 축적용량의 합에 대한 상기 제어용량부의 용량비는 3.5 이상 12 이하인 것을 특징으로 하는 액정표시장치.
(부기8)
부기7에 기재된 액정표시장치에 있어서, 상기 용량비는 약 6인 것을 특징으로 하는 액정표시장치.
(부기9)
기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인과, 상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인과, 상기 게이트 버스라인에 병렬해서 형성된 복수의 축적용량 버스라인과, 상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역과, n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터와, (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터와, 상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 용량결합하는 제어용량부를 갖는 것을 특징으로 하는 액정표시장치용 기판.
(부기10)
부기9에 기재된 액정표시장치용 기판에 있어서, n행째의 상기 화소영역은 상기 (n-1)개째의 게이트 버스라인과 상기 n개째의 게이트 버스라인 사이에 배치되어 있는 것을 특징으로 하는 액정표시장치용 기판.
(부기11)
부기9 또는 부기10에 기재된 액정표시장치용 기판에 있어서, 상기 제1의 부화소에 대한 상기 제2의 부화소의 면적비는 1/2 이상 4 이하인 것을 특징으로 하는 액정표시장치용 기판.
(부기12)
대향배치된 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 밀봉된 액정을 구비한 액정표시장치로서, 상기 한 쌍의 기판의 한쪽에 부기9 내지 부기11 중 어느 한 항에 기재된 액정표시장치용 기판이 사용되어 있는 것을 특징으로 하는 액정표시장치.
(부기13)
부기12에 기재된 액정표시장치에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고, 상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 대한 상기 제어용량부의 용량비는 0.5 이상 1.3 이하인 것을 특징으로 하는 액정표시장치.
(부기14)
부기13에 기재된 액정표시장치에 있어서, 상기 용량비는 약 0.75인 것을 특징으로 하는 액정표시장치.
(부기15)
부기12에 기재된 액정표시장치에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고, 상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 병렬에 접속된 축적용량을 더 가지며, 상기 액정용량과 상기 축적용량의 합에 대한 상기 제어용량부의 용량비는 0.5 이상 1.3 이하인 것을 특징으로 하는 액정표시장치.
(부기16)
부기15에 기재된 액정표시장치에 있어서, 상기 용량비는 약 0.75인 것을 특징으로 하는 액정표시장치.
(부기17)
부기4 내지 부기8 또는 부기12 내지 부기16 중 어느 한 항에 기재된 액정표시장치에 있어서, 상기 액정은 마이너스의 유전율 이방성을 갖고, 전압무인가시에 기판면에 거의 수직으로 배향되어 있는 것을 특징으로 하는 액정표시장치.
(부기18)
기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인과, 상기 게이트 버 스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인과, 상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역과, n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터와, (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터와, 상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 용량결합하는 제어용량부를 갖는 액정표시장치를 구동할 때에, 제m프레임의 입력계조 데이터(Gm)와, 제(m+1)프레임의 입력계조 데이터(G(m+1))를 화소마다 비교하고, Gm<G(m+1)의 경우에, 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm<G'(m+1)<G(m+1)이 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
(부기19)
부기18에 기재된 액정표시장치의 구동방법에 있어서, Gm>G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm>G'(m+1)>G(m+1)이 되도록 보정 하는 것을 특징으로 하는 액정표시장치의 구동방법.
(부기20)
기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인과, 상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인과, 상기 게이트 버스라인에 병렬해서 형성된 복수의 축적용량 버스라인과, 상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역과, n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터와, (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터와, 상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 용량결합하는 제어용량부를 갖는 액정표시장치를 구동할 때에, 제m프레임의 입력계조 데이터(Gm)와, 제(m+1)프레임의 입력계조 데이터(G(m+1))를 화소마다 비교하고, Gm<G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 G'(m+1)>G(m+1)이 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
(부기21)
기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인과, 상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인과, 상기 게이트 버스라인에 병렬해서 형성된 복수의 축적용량 버스라인과, 상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역과, n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터와, (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터와, 상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 용량결합하는 제어용량부를 갖는 액정표시장치를 구동할 때에, 제m프레임의 입력계조 데이터(Gm)와, 제(m+1)프레임의 입력계조 데이터(G(m+1))를 화소마다 비교하고, Gm<G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))가 Gm<G'(m+1)<G(m+1)이 되고, 또한, 상기 제(m+1)프레임 내에서의 휘도변화(ΔB)가 상기 입력계조 데이터(Gm)에 기초하여 얻어지는 휘도(Bm)와 상기 입력계조 데이터(G(m+1))에 기초하여 얻어지는 휘도(B(m+1))의 휘도차(B(m+1)-Bm)가 10% 이하가 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
본 발명에 따르면, 양호한 표시특성이 얻어지는 액정표시장치를 실현할 수 있다.

Claims (22)

  1. 기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인;
    상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인;
    상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역;
    n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터;
    (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터;및
    상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 직렬로 용량결합하는 제어용량부를 갖는 것을 특징으로 하는 액정표시장치용 기판.
  2. 제 1항에 있어서, n행째의 상기 화소영역은 상기 (n-1)개째의 게이트 버스라인과 상기 n개째의 게이트 버스라인 사이에 배치되어 있는 것을 특징으로 하는 액정표시장치용 기판.
  3. 제 1항 또는 제 2항에 있어서, 상기 제1의 부화소에 대한 상기 제2의 부화소의 면적비는 1/2 이상 4 이하인 것을 특징으로 하는 액정표시장치용 기판.
  4. 대향배치된 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 밀봉된 액정을 구비한 액정표시장치로서,
    상기 한 쌍의 기판의 한쪽에 제 1항 또는 제 2항에 기재된 액정표시장치용 기판이 사용되어 있는 것을 특징으로 하는 액정표시장치.
  5. 대향배치된 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 밀봉된 액정을 구비한 액정표시장치로서,
    상기 한 쌍의 기판의 한쪽에 제 3항에 기재된 액정표시장치용 기판이 사용되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제 4항에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고,
    상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 대한 상기 제어용량부의 용량비는 3.5 이상 12 이하인 것을 특징으로 하는 액정표시장치.
  7. 제 6항에 있어서, 상기 용량비는 6인 것을 특징으로 하는 액정표시장치.
  8. 제 4항에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고,
    상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 병렬로 접속된 축적용량을 더 갖고,
    상기 액정용량과 상기 축적용량의 합에 대한 상기 제어용량부의 용량비는 3.5 이상 12 이하인 것을 특징으로 하는 액정표시장치.
  9. 제 8항에 있어서, 상기 용량비는 6인 것을 특징으로 하는 액정표시장치.
  10. 기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인;
    상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인;
    상기 게이트 버스라인에 병렬해서 형성된 복수의 축적용량 버스라인;
    상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역;
    n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터;
    (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터;및
    상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 직렬로 용량결합하는 제어용량부를 갖는 것을 특징으로 하는 액정표시장치용 기판.
  11. 제 10항에 있어서, n행째의 상기 화소영역은 상기 (n-1)개째의 게이트 버스라인과 상기 n개째의 게이트 버스라인 사이에 배치되어 있는 것을 특징으로 하는 액정표시장치용 기판.
  12. 제 10항 또는 제 11항에 있어서, 상기 제1의 부화소에 대한 상기 제2의 부화소의 면적비는 1/2 이상 4 이하인 것을 특징으로 하는 액정표시장치용 기판.
  13. 대향배치된 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 밀봉된 액정을 구비한 액정표시장치로서,
    상기 한 쌍의 기판의 한쪽에 제 10항 또는 제 11항에 기재된 액정표시장치용 기판이 사용되어 있는 것을 특징으로 하는 액정표시장치.
  14. 대향배치된 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 밀봉된 액정을 구비한 액정표시장치로서,
    상기 한 쌍의 기판의 한쪽에 제 12항에 기재된 액정표시장치용 기판이 사용되어 있는 것을 특징으로 하는 액정표시장치.
  15. 제 14항에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고,
    상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 대한 상기 제어용량부의 용량비는 0.5 이상 1.3 이하인 것을 특징으로 하는 액정표시장치.
  16. 제 15항에 있어서, 상기 용량비는 0.75인 것을 특징으로 하는 액정표시장치.
  17. 제 13항에 있어서, 상기 한 쌍의 기판의 다른 쪽은 공통전극을 갖고,
    상기 제2의 화소전극과 상기 공통전극 사이에 형성된 액정용량에 병렬로 접속된 축적용량을 더 갖고,
    상기 액정용량과 상기 축적용량의 합에 대한 상기 제어용량부의 용량비는 0.5 이상 1.3 이하인 것을 특징으로 하는 액정표시장치.
  18. 제 17항에 있어서, 상기 용량비는 0.75인 것을 특징으로 하는 액정표시장치.
  19. 기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인;
    상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인;
    상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역;
    n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터;
    (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 제1의 트랜지스터의 소스전극 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터;및
    상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 직렬로 용량결합하는 제어용량부를 갖는 액정표시장치를 구동할 때에:
    제m프레임의 입력계조 데이터(Gm)와, 제(m+1)프레임의 입력계조 데이터(G(m+1))를 화소마다 비교하고,
    Gm<G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm<G'(m+1)<G(m+1)이 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
  20. 제 19항에 있어서, Gm>G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 Gm>G'(m+1)>G(m+1)이 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
  21. 기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인;
    상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인;
    상기 게이트 버스라인에 병렬해서 형성된 복수의 축적용량 버스라인;
    상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역;
    n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터;
    (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터;및
    상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 직렬로 용량결합하는 제어용량부를 갖는 액정표시장치를 구동할 때에:
    제m프레임의 입력계조 데이터(Gm)와, 제(m+1)프레임의 입력계조 데이터(G(m+1))를 화소마다 비교하고,
    Gm<G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를 G'(m+1)>G(m+1)이 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
  22. 기판상에 서로 병렬해서 형성된 복수의 게이트 버스라인;
    상기 게이트 버스라인에 절연막을 통해서 교차하여 형성된 복수의 드레인 버스라인;
    상기 게이트 버스라인에 병렬해서 형성된 복수의 축적용량 버스라인;
    상기 기판상에 제1의 화소전극이 형성된 제1의 부화소와, 상기 제1의 화소전극으로부터 분리된 제2의 화소전극이 상기 기판상에 형성된 제2의 부화소를 구비한 화소영역;
    n개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 드레인 버스라인에 전기적으로 접속된 드레인 전극과, 상기 제1의 화소전극에 전기적으로 접속된 소스전극을 구비한 제1의 트랜지스터;
    (n-1)개째의 상기 게이트 버스라인에 전기적으로 접속된 게이트 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극 중 어느 한쪽에 전기적으로 접속된 드레인 전극과, 상기 축적용량 버스라인 및 상기 제2의 화소전극의 다른 쪽에 전기적으로 접속된 소스전극을 구비한 제2의 트랜지스터;및
    상기 제1의 트랜지스터의 소스전극에 전기적으로 접속되어, 절연막을 통해서 상기 제2의 화소전극 중 적어도 일부에 대향해서 배치된 제어용량 전극을 구비하고, 상기 제1의 트랜지스터의 소스전극과 상기 제2의 화소전극을 직렬로 용량결합하는 제어용량부를 갖는 액정표시장치를 구동할 때에:
    제m프레임의 입력계조 데이터(Gm)와, 제(m+1)프레임의 입력계조 데이터(G(m+1))를 화소마다 비교하고,
    Gm<G(m+1)의 경우에 상기 제(m+1)프레임의 출력계조 데이터(G'(m+1))를, Gm<G'(m+1)<G(m+1)이 되고, 또한, 상기 제(m+1)프레임 내에서의 휘도변화(ΔB)가 상기 입력계조 데이터(Gm)에 기초하여 얻어지는 휘도(Bm)와 상기 입력계조 데이터(G(m+1))에 기초하여 얻어지는 휘도(B(m+1))의 휘도차(B(m+1)-Bm)가 10% 이하가 되도록 보정하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020050130369A 2004-12-28 2005-12-27 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법 KR100737882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004380006A JP4571855B2 (ja) 2004-12-28 2004-12-28 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JPJP-P-2004-00380006 2004-12-28

Publications (2)

Publication Number Publication Date
KR20060076705A KR20060076705A (ko) 2006-07-04
KR100737882B1 true KR100737882B1 (ko) 2007-07-10

Family

ID=36737880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130369A KR100737882B1 (ko) 2004-12-28 2005-12-27 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법

Country Status (5)

Country Link
US (1) US20060268186A1 (ko)
JP (1) JP4571855B2 (ko)
KR (1) KR100737882B1 (ko)
CN (1) CN100462784C (ko)
TW (1) TWI316633B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573537B2 (en) * 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
JP4767588B2 (ja) * 2005-05-27 2011-09-07 シャープ株式会社 液晶表示装置
JP4713946B2 (ja) * 2005-05-30 2011-06-29 シャープ株式会社 液晶表示装置
TWI322400B (en) * 2006-01-06 2010-03-21 Au Optronics Corp A display array of a display panel and method for charging each pixel electrode in the display array
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR101352927B1 (ko) * 2006-09-07 2014-01-17 삼성디스플레이 주식회사 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
KR101265286B1 (ko) * 2006-09-08 2013-05-20 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시장치 및 표시장치의 구동방법
TWI341505B (en) * 2006-11-27 2011-05-01 Chimei Innolux Corp Liquid crystal panel and driving method thereof
TWI366174B (en) * 2007-03-03 2012-06-11 Au Optronics Corp Pixel control device and display apparatus utilizing said pixel control device
WO2008114658A1 (ja) * 2007-03-16 2008-09-25 Sony Corporation 画像処理装置、画像表示装置および画像処理方法
US7683991B2 (en) * 2007-03-29 2010-03-23 Tpo Displays Corp. Multi-domain pixel structure in a system for displaying images
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
TWI351569B (en) * 2007-06-07 2011-11-01 Chunghwa Picture Tubes Ltd Pixel structure
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101515081B1 (ko) * 2007-07-26 2015-05-06 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR101409985B1 (ko) 2008-01-31 2014-06-20 삼성디스플레이 주식회사 액정 표시 장치
US7916108B2 (en) * 2008-04-21 2011-03-29 Au Optronics Corporation Liquid crystal display panel with color washout improvement and applications of same
WO2009130826A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 液晶表示装置、テレビジョン受像機
TWI374325B (en) * 2008-08-19 2012-10-11 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
KR20100024639A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 액정 표시 장치
BRPI0920411A2 (pt) * 2008-11-05 2015-12-22 Sharp Kk substrato de matriz ativa, método para produzir substrato de matriz ativa, painel de cristal líquido, método para produzir painel de cristal líquido, dispositivo de exibição de cristal líquido, unidade de exibição de cristal líquido e receptor de televisão
TWI395032B (zh) * 2008-11-17 2013-05-01 Au Optronics Corp 半穿反式液晶顯示面板之畫素結構及其製作方法
KR101497494B1 (ko) 2008-11-17 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWI379180B (en) * 2008-12-26 2012-12-11 Delta Electronics Inc Method of calculating recovery commands for numerical controlled system
TWI384308B (zh) * 2009-07-01 2013-02-01 Au Optronics Corp 顯示裝置及顯示驅動方法
TWI396918B (zh) * 2009-09-03 2013-05-21 Chunghwa Picture Tubes Ltd 畫素陣列
JP5179670B2 (ja) * 2009-10-16 2013-04-10 シャープ株式会社 液晶表示装置
US20120206658A1 (en) * 2009-10-23 2012-08-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, and television receiver
GB2475535A (en) * 2009-11-23 2011-05-25 Sharp Kk Display with wire grid polarizer capacitively coupled to driving arrangement
JP2012032601A (ja) * 2010-07-30 2012-02-16 Sony Corp 液晶表示装置及びその製造方法
TWI447490B (zh) * 2011-05-05 2014-08-01 Au Optronics Corp 液晶顯示面板
TW201303820A (zh) * 2011-07-15 2013-01-16 Chunghwa Picture Tubes Ltd 檢測液晶顯示裝置之液晶驅動電壓的方法
WO2013011744A1 (ja) * 2011-07-15 2013-01-24 シャープ株式会社 液晶表示装置およびその駆動方法
US20130021385A1 (en) * 2011-07-22 2013-01-24 Shenzhen China Star Optoelectronics Technology Co, Ltd. Lcd device and black frame insertion method thereof
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5903309B2 (ja) * 2012-03-28 2016-04-13 株式会社ジャパンディスプレイ 液晶表示装置
TWI526763B (zh) * 2014-05-13 2016-03-21 友達光電股份有限公司 畫素結構、畫素陣列以及顯示面板
KR102460262B1 (ko) * 2015-10-30 2022-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동방법
JP6564503B2 (ja) * 2018-07-30 2019-08-21 株式会社半導体エネルギー研究所 液晶表示装置
US11774816B2 (en) 2018-11-02 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6895574B2 (ja) * 2019-07-25 2021-06-30 株式会社半導体エネルギー研究所 透過型の液晶表示装置
JP2019191609A (ja) * 2019-07-25 2019-10-31 株式会社半導体エネルギー研究所 液晶表示装置
CN113077765B (zh) * 2021-03-16 2022-05-31 Tcl华星光电技术有限公司 像素驱动电路、液晶显示面板及其驱动方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062751A (ko) * 2003-01-03 2004-07-09 삼성전자주식회사 액정 표시 장치 및 박막 트랜지스터 표시판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697887A (en) * 1984-04-28 1987-10-06 Canon Kabushiki Kaisha Liquid crystal device and method for driving the same using ferroelectric liquid crystal and FET's
US4840460A (en) * 1987-11-13 1989-06-20 Honeywell Inc. Apparatus and method for providing a gray scale capability in a liquid crystal display unit
US5126865A (en) * 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP2943665B2 (ja) * 1994-09-21 1999-08-30 松下電器産業株式会社 液晶表示装置
JPH10161084A (ja) * 1996-11-28 1998-06-19 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP4077935B2 (ja) * 1998-07-01 2008-04-23 キヤノン株式会社 液晶素子
JP3722677B2 (ja) * 2000-08-18 2005-11-30 株式会社アドバンスト・ディスプレイ 液晶表示装置
KR100935667B1 (ko) * 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
KR100961945B1 (ko) * 2003-03-26 2010-06-08 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP4361844B2 (ja) * 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
TWI338796B (en) * 2004-10-29 2011-03-11 Chimei Innolux Corp Multi-domain vertically alignmentliquid crystal display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062751A (ko) * 2003-01-03 2004-07-09 삼성전자주식회사 액정 표시 장치 및 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
KR20060076705A (ko) 2006-07-04
US20060268186A1 (en) 2006-11-30
JP2006184737A (ja) 2006-07-13
CN100462784C (zh) 2009-02-18
TWI316633B (en) 2009-11-01
JP4571855B2 (ja) 2010-10-27
CN1800919A (zh) 2006-07-12
TW200643578A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
KR100737882B1 (ko) 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법
KR100738758B1 (ko) 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 구동 방법
US10969635B2 (en) Liquid crystal display and thin film transistor array panel therefor
KR100864265B1 (ko) 액정표시장치
KR100714955B1 (ko) 액정 표시 장치 및 그 소부 방지 방법
US7511789B2 (en) Liquid crystal display
KR100716071B1 (ko) 액정 표시 장치의 구동 방법 및 액정 표시 장치
US8194201B2 (en) Display panel and liquid crystal display including the same
US9557613B2 (en) Liquid crystal display having reduced image quality deterioration and an improved viewing angle, and a method of driving the same
US10168594B2 (en) Liquid crystal display
KR100968572B1 (ko) 액정 표시 장치
KR20070076148A (ko) 액정 표시 장치 및 그 제조 방법
JP2011008276A (ja) 液晶表示装置
KR20080045105A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee