JP5179670B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5179670B2
JP5179670B2 JP2011536072A JP2011536072A JP5179670B2 JP 5179670 B2 JP5179670 B2 JP 5179670B2 JP 2011536072 A JP2011536072 A JP 2011536072A JP 2011536072 A JP2011536072 A JP 2011536072A JP 5179670 B2 JP5179670 B2 JP 5179670B2
Authority
JP
Japan
Prior art keywords
pixel
signal line
electrode
pixel electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011536072A
Other languages
English (en)
Other versions
JPWO2011045978A1 (ja
Inventor
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011536072A priority Critical patent/JP5179670B2/ja
Publication of JPWO2011045978A1 publication Critical patent/JPWO2011045978A1/ja
Application granted granted Critical
Publication of JP5179670B2 publication Critical patent/JP5179670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Description

本発明は、容量結合型の画素分割方式の液晶表示装置やアクティブマトリクス基板等に関するものである。
容量結合型の画素分割方式のアクティブマトリクス基板では、１画素内に互いに容量結合された２つの画素電極が設けられ、一方の画素電極がトランジスタを介してデータ信号線に接続される。この構成では、電気的にフローティングとなる他方の画素電極（データ信号線に接続されない画素電極）にＤＣ電圧がかかり易く、これが画素の焼き付き要因となる。
この点、特許文献１（図４０参照）には、ディスチャージ用の２個のトランジスタ４２１・４２２を前段の走査信号線１１２（ｎ−１）に接続し、前段走査時（自段走査前）に自段の各画素電極１２１ａ〜１２１ｃを補助持容量配線の延伸部４２４に接続し、これらをディスチャージする構成が開示されている。この構成では、電気的にフローティングとなる画素電極がなくなるため、画素の焼き付きを抑制することができる。
日本国公開特許公報「特開２００６−３９２９０号公報（公開日：２００６年２月９日）」
しかしながら、１本の走査信号線に、１画素あたり３個（自段書き込み用の１個のトランジスタ、および次段の各画素電極をディスチャージするための２個のトランジスタ）のトランジスタを接続する図４０の構成は、走査信号線に負荷がかかり過ぎ、大型高精細の液晶表示装置や高速駆動（例えば、倍速駆動）の液晶表示装置に適さないという問題があった。
本発明は、画素の焼き付きの抑制と走査信号線の負荷低減をともに実現するものである。
本液晶表示装置は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、１つの画素列に対応して２本のデータ信号線が設けられるとともに、１つの画素行に対応して１本の走査信号線および１本のサブ信号線が設けられ、上記画素列および画素行に属する画素について、該画素に含まれる２つの画素電極の一方が、上記走査信号線に接続されたトランジスタを介して上記２本のデータ信号線のいずれかに接続され、他方が、上記サブ信号線に接続されたトランジスタを介して保持容量配線に接続され、連続する４画素行のうち走査方向上流側の２画素行に対応する２本の走査信号線と、走査方向下流側の２画素行に対応する２本のサブ信号線とが同時選択されることを特徴とする。
本液晶表示装置では、１画素内に含まれる２つの画素電極の一方がトランジスタを介してデータ信号線に接続され、他方がトランジスタを介して保持容量配線に接続されていることから画素内に電気的にフローティングとなる画素電極がなく、したがって、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
そして、各走査信号線には、１画素あたり１個のトランジスタが接続されるのみであるため、図４０のような構成と比較して各走査号線に負荷が低減され、大型高精細の液晶表示装置や高速駆動（例えば、倍速駆動や４倍速駆動）の液晶表示装置にも好適となる。
本発明によれば、画素の焼き付きの抑制と走査信号線の負荷低減をともに実現することができる。
実施の形態１にかかる液晶パネルの構成を示す回路図である。 図１の液晶パネルの駆動方法を示すタイミングチャートである。 図２のＨ１〜Ｈ３の状態を説明する模式図である。 図１の液晶パネルの具体的構成を示す平面図である。 図４の矢視断面図（層間絶縁膜が薄い場合）である。 図４の矢視断面図（層間絶縁膜が厚い場合）である。 実施の形態１にかかる液晶パネルの他の構成を示す回路図である。 図７の液晶パネルの駆動方法を示すタイミングチャートである。 図８のＨ１〜Ｈ３の状態を説明する模式図である。 図７の液晶パネルの具体的構成を示す平面図である。 実施の形態２にかかる液晶パネルの構成を示す回路図である。 図１１の液晶パネルの駆動方法を示すタイミングチャートである。 図１２のＨ１〜Ｈ３の状態を説明する模式図である。 図１１の液晶パネルの具体的構成を示す平面図である。 実施の形態２にかかる液晶パネルの他の構成を示す回路図である。 図１５の液晶パネルの駆動方法を示すタイミングチャートである。 図１６のＨ１〜Ｈ３の状態を説明する模式図である。 図１５の液晶パネルの具体的構成を示す平面図である。 実施の形態３にかかる液晶パネルの構成を示す回路図である。 図１９の液晶パネルの駆動方法を示すタイミングチャートである。 図１９の液晶パネルの具体的構成を示す平面図である。 実施の形態３にかかる液晶パネルの他の構成を示す回路図である。 図２２の液晶パネルの駆動方法を示すタイミングチャートである。 図２２の液晶パネルの具体的構成を示す平面図である。 実施の形態４にかかる液晶パネルの構成を示す回路図である。 図２５の液晶パネルの駆動方法を示すタイミングチャートである。 実施の形態４にかかる液晶パネルの他の構成を示す回路図である。 図２７の液晶パネルの駆動方法を示すタイミングチャートである。 図１の液晶パネルの別構成を示す平面図である。 図１の液晶パネルのさらなる別構成を示す平面図である。 （ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 図１の液晶パネルの変形例を示す平面図である。 図１０の液晶パネルの変形例を示す平面図である。 図１８の液晶パネルの変形例を示す平面図である。 図２４の液晶パネルの変形例を示す平面図である。 従来の液晶パネルの構成を示す模式図である。
本発明にかかる実施の形態の例を、図１〜３９を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下ではデータ信号線の延伸方向を列方向、走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置（あるいはこれに用いられる液晶パネルやアクティブマトリクス基板）の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、アクティブマトリクス基板の１つの画素領域は、液晶パネルや液晶表示装置の１つの画素に対応している。
〔実施の形態１〕
図１は本液晶パネル５ａの一部を示す等価回路図である。液晶パネル５ａでは、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、１つの画素列に対応して２本のデータ信号線が設けられるとともに、１つの画素行に対応して１本の走査信号線および１本のサブ信号線が設けられ、上記画素列および画素行に属する画素について、該画素に含まれる２つの画素電極の一方が、上記走査信号線に接続されたトランジスタを介して上記２本のデータ信号線のいずれかに接続され、他方が、上記サブ信号線に接続されたトランジスタを介して保持容量配線に接続され接続されている。そして、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とが異なっている。さらに、１つの画素には２つの画素電極が列方向に並べられ、それぞれがトランジスタを介してデータ信号線に接続されるとともに行方向に隣り合う２つの画素電極が、トランジスタを介して同一の走査信号線に接続されている。なお、１つの画素行に対応する１本の走査信号線および１本のサブ信号線は、該画素行の両側に配されているか、あるいは該画素行の両端部に重なるように配されている。
例えば、画素１０１・１０５が行方向に並べられるともに、画素１０１〜１０４が列方向に並べられ、画素１０１〜１０４を含む画素列に対応して２本のデータ信号線Ｓｘ・Ｓｙが設けられるとともに、画素１０１・１０５を含む画素行に対応して、１本の走査信号線Ｇｎと１本のサブ信号線ｇｎとが設けられている。なお、画素１０１〜１０４を含む画素列および画素１０５〜１０８を含む画素列が隣り合い、画素１０５〜１０８を含む画素列に対応して２本のデータ信号線ＳＸ・ＳＹが設けられ、データ信号線Ｓｘ・Ｓｙ・ＳＸ・ＳＹがこの順に並べられている。また、画素１０１・１０５を含む画素行、画素１０２・１０６を含む画素行、画素１０３・１０７を含む画素行、および画素１０４・１０８を含む画素行の４画素行が、走査方向（列方向）に沿ってこの順に並び、画素１０２・１０６を含む画素行に対応して、１本の走査信号線Ｇ（ｎ＋１）と１本のサブ信号線ｇ（ｎ＋１）とが設けられ、画素１０３・１０７を含む画素行に対応して、１本の走査信号線Ｇ（ｎ＋２）と１本のサブ信号線ｇ（ｎ＋２）とが設けられ、画素１０４・１０８を含む画素行に対応して、１本の走査信号線Ｇ（ｎ＋３）と１本のサブ信号線ｇ（ｎ＋３）とが設けられている。
ここで、画素１０１には、容量Ｃａｂを介して接続された２つの画素電極１７ａ・１７ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２ａのドレイン電極が画素電極１７ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２ｂのドレイン電極が画素電極１７ｂに接続され、かつトランジスタ１２ａのソース電極がデータ信号線Ｓｘに接続され、トランジスタ８２ｂのソース電極が保持容量配線Ｃｓｎに接続されている。なお、画素電極１７ａと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌａが形成されるとともに、画素電極１７ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｂが形成される。
また、画素１０１と列方向に隣り合う画素１０２には、容量Ｃｃｄを介して接続された２つの画素電極１７ｃ・１７ｄが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋１）に接続するトランジスタ１２ｃのドレイン電極が画素電極１７ｃに接続されるとともに、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２ｄのドレイン電極が画素電極１７ｄに接続され、かつトランジスタ１２ｃのソース電極がデータ信号線Ｓｙに接続され、トランジスタ８２ｄのソース電極が保持容量配線Ｃｓ（ｎ＋１）に接続されている。なお、画素電極１７ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｃが形成されるとともに、画素電極１７ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｄが形成される。
また、画素１０３には、容量Ｃｅｆを介して接続された２つの画素電極１７ｅ・１７ｆが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋２）に接続するトランジスタ１２ｅのドレイン電極が画素電極１７ｅに接続されるとともに、サブ信号線ｇ（ｎ＋２）に接続するトランジスタ８２ｆのドレイン電極が画素電極１７ｆに接続され、かつトランジスタ１２ｅのソース電極がデータ信号線Ｓｘに接続され、トランジスタ８２ｆのソース電極が保持容量配線Ｃｓ（ｎ＋２）に接続されている。
また、画素１０４には、容量Ｃｇｈを介して接続された２つの画素電極１７ｇ・１７ｈが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋３）に接続するトランジスタ１２ｇのドレイン電極が画素電極１７ｇに接続されるとともに、サブ信号線ｇ（ｎ＋３）に接続するトランジスタ８２ｈのドレイン電極が画素電極１７ｈに接続され、かつトランジスタ１２ｇのソース電極がデータ信号線Ｓｙに接続され、トランジスタ８２ｈのソース電極が保持容量配線Ｃｓ（ｎ＋３）に接続されている。
また、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２Ａのドレイン電極が画素電極１７Ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２Ｂのドレイン電極が画素電極１７Ｂに接続され、かつトランジスタ１２Ａのソース電極がデータ信号線ＳＸに接続され、トランジスタ８２Ｂのソース電極が保持容量配線Ｃｓｎに接続されている。なお、画素電極１７Ａと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＡが形成されるとともに、画素電極１７Ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＢが形成される。
また、画素１０２と行方向に隣り合う画素１０６には、容量ＣＣＤを介して接続された２つの画素電極１７Ｃ・１７Ｄが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋１）に接続するトランジスタ１２Ｃのドレイン電極が画素電極１７Ｃに接続されるとともに、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２Ｄのドレイン電極が画素電極１７Ｄに接続され、かつトランジスタ１２Ｃのソース電極がデータ信号線ＳＹに接続され、トランジスタ８２Ｄのソース電極が保持容量配線Ｃｓ（ｎ＋１）に接続されている。なお、画素電極１７Ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＣが形成されるとともに、画素電極１７Ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＤが形成される。
また、画素１０７には、容量ＣＥＦを介して接続された２つの画素電極１７Ｅ・１７Ｆが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋２）に接続するトランジスタ１２Ｅのドレイン電極が画素電極１７Ｅに接続されるとともに、サブ信号線ｇ（ｎ＋２）に接続するトランジスタ８２Ｆのドレイン電極が画素電極１７Ｆに接続され、かつトランジスタ１２Ｅのソース電極がデータ信号線ＳＸに接続され、トランジスタ８２Ｆのソース電極が保持容量配線Ｃｓ（ｎ＋２）に接続されている。
また、画素１０８には、容量ＣＧＨを介して接続された２つの画素電極１７Ｇ・１７Ｈが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋３）に接続するトランジスタ１２Ｇのドレイン電極が画素電極１７Ｇに接続されるとともに、サブ信号線ｇ（ｎ＋３）に接続するトランジスタ８２Ｈのドレイン電極が画素電極１７Ｈに接続され、かつトランジスタ１２Ｇのソース電極がデータ信号線ＳＹに接続され、トランジスタ８２Ｈのソース電極が保持容量配線Ｃｓ（ｎ＋３）に接続されている。
図２は、液晶パネル５ａの一部（図１の４画素行を含む８画素行分）の駆動方法を、１水平走査期間ごとに示す模式図であり、図３は、該駆動方法（２フレーム分）を説明するタイミングチャートである。なお、図３のＳｘ・Ｓｙ・ＳＸ・ＳＹは、図２のデータ信号線Ｓｘ・Ｓｙ・ＳＸ・ＳＹに供給されるデータ信号を示し、図３のＧｎ〜Ｇ（ｎ＋５）は、図２の走査信号線Ｇｎ〜Ｇ（ｎ＋５）に供給される走査信号（アクティブＨｉｇｈ）を示し、図３のｇ（ｎ＋２）〜ｇ（ｎ＋７）は、図２のサブ信号線ｇ（ｎ＋２）〜ｇ（ｎ＋７）に供給されるリフレッシュ信号（アクティブＨｉｇｈ）を示し、図３の１７ｅ〜１７ｈ・１７Ｅ・１７Ｆは、図１の画素電極１７ｅ〜１７ｈ・１７Ｅ・１７Ｆの電位を示している。
図２・３の駆動方法においては、連続する４画素行のうち走査方向上流側の２画素行に対応する２本の走査信号線と、走査方向下流側の２画素行に対応する２本のサブ信号線とを同時に選択する。そして、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線（例えばＳｘ）と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線（例えばＳｙ）とに、互いに逆極性のデータ信号を供給する。さらに、それぞれが異なる画素列に対応する、隣り合う２つのデータ信号線（例えばＳｙ・ＳＸ）には、互いに同極性のデータ信号を供給する。なお、データ信号線に供給されるデータ信号の極性は一垂直走査期間（１フレーム期間）ごとに反転する。
例えば、連続する３つの水平走査期間Ｈ１〜Ｈ３において、Ｈ１では、２本の走査信号線Ｇｎ・Ｇ（ｎ＋１）および２本のサブ信号線ｇ（ｎ＋２）・ｇ（ｎ＋３）を選択する（アクティブとする）。これにより、図１〜３に示すように、トランジスタを介して走査信号線Ｇｎおよびデータ信号線Ｓｘに接続する画素電極１７ａにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇｎおよびデータ信号線ＳＸに接続する画素電極１７Ａにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線Ｓｙに接続する画素電極１７ｃにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線ＳＹに接続する画素電極１７Ｃにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋２）および保持容量配線Ｃｓ（ｎ＋２）に接続する画素電極１７ｆ・１７Ｆと、トランジスタを介してサブ信号線ｇ（ｎ＋３）および保持容量配線Ｃｓ（ｎ＋３）に接続する画素電極１７ｈ・１７Ｈとが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｂは、結合容量Ｃａｂを介して画素電極１７ａに接続されているため、画素電極１７ｂの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ａの電圧以下となる。すなわち、画素電極１７ｂに対応する副画素の輝度は画素電極１７ａに対応する副画素の輝度以下となる。同様に、画素電極１７Ｂの電圧は、画素電極１７Ａの電圧以下、画素電極１７ｄの電圧は、画素電極１７ｃの電圧以下、画素電極１７Ｄの電圧は、画素電極１７Ｃの電圧以下となる。
Ｈ２では、２本の走査信号線Ｇ（ｎ＋２）・Ｇ（ｎ＋３）および２本のサブ信号線ｇ（ｎ＋４）・ｇ（ｎ＋５）を選択する（アクティブとする）。これにより、図１〜３に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線Ｓｘに接続する画素電極１７ｅにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線ＳＸに接続する画素電極１７Ｅにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線Ｓｙに接続する画素電極１７ｇにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線ＳＹに接続する画素電極１７Ｇにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋４）および保持容量配線Ｃｓ（ｎ＋４）に接続する画素電極と、トランジスタを介してサブ信号線ｇ（ｎ＋５）および保持容量配線Ｃｓ（ｎ＋５）に接続する画素電極とが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｆは、結合容量Ｃｅｆを介して画素電極１７ｅに接続されているため、画素電極１７ｆの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｅの電圧以下となる。すなわち、画素電極１７ｆに対応する副画素の輝度は画素電極１７ｅに対応する副画素の輝度以下となる。同様に、画素電極１７Ｆの電圧は、画素電極１７Ｅの電圧以下、画素電極１７ｈの電圧は、画素電極１７ｇの電圧以下、画素電極１７Ｈの電圧は、画素電極１７Ｇの電圧以下となる。
Ｈ３では、２本の走査信号線Ｇ（ｎ＋４）・Ｇ（ｎ＋５）および２本のサブ信号線ｇ（ｎ＋６）・ｇ（ｎ＋７）を選択する（アクティブとする）。これにより、図２・３に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋４）およびデータ信号線Ｓｘに接続する画素電極にはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋４）およびデータ信号線ＳＸに接続する画素電極にはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋５）およびデータ信号線Ｓｙに接続する画素電極にはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋５）およびデータ信号線ＳＹに接続する画素電極にはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋６）および保持容量配線Ｃｓ（ｎ＋６）に接続する画素電極と、トランジスタを介してサブ信号線ｇ（ｎ＋７）および保持容量配線Ｃｓ（ｎ＋７）に接続する画素電極とが各保持容量配線の電位にリフレッシュされる。
以上から図２に示すように、中間調をベタ表示するときには、データ信号線Ｓｘ・Ｓｙに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶとともに、データ信号線ＳＸ・ＳＹに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶ。
液晶パネル５ａを備えた液晶表示装置は、容量結合型の画素分割方式であり、また、２つの画素行に同時にデータ信号を書き込むことができるため、視野角特性が良好であるとともに、画素充電時間を維持しつつ、書き換え周波数６０Ｈｚ以上の高速駆動（例えば、倍速駆動）を行うことができる。
また、１画素内に含まれる２つの画素電極の一方がトランジスタを介してデータ信号線に接続され、他方がトランジスタを介して保持容量配線に接続されている（すなわち、画素内に電気的にフローティングとなる画素電極がない）ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
そして、各走査信号線には、１画素あたり１個のトランジスタが接続されるのみであるため、図４０のような構成と比較して各走査号線に負荷が低減され、大型高精細の液晶表示装置や高速駆動（例えば、倍速駆動や４倍速駆動）の液晶表示装置にも好適となっている。
さらに、各フレームにおいて、１画素に含まれる２つの画素電極の一方（トランジスタを介してデータ信号線に接続されている画素電極、明副画素に対応）にデータ信号を書き込む前に他方（トランジスタを介して保持容量配線に接続されている画素電極、暗副画素に対応）が保持容量配線の電位にリフレッシュされるため、明・暗副画素の輝度を適正に制御することができる。
また、同一データ信号線に供給されるデータ信号の極性が１垂直走査期間中変わらないため、データ信号の極性が１水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。加えて、画面上のデータ信号の極性分布がドット反転状となるため、画面のチラツキも抑制することができる。
図４は、図１に示す液晶パネル５ａの一部の構成例を示す平面図である。図４に示すように、液晶パネル５ａには、行方向に延伸する、走査信号線Ｇｎ・サブ信号線ｇｎ・走査信号線Ｇ（ｎ＋１）・サブ信号線ｇ（ｎ＋１）がこの順に配されるとともに、列方向に延伸するデータ信号線Ｓｘ・Ｓｙ・ＳＸ・ＳＹがこの順に並べられ、平面的に視ると、走査信号線Ｇｎおよびサブ信号線ｇｎ並びにデータ信号線Ｓｘ・Ｓｙで画される領域に画素電極１７ａ・１７ｂが走査方向（列方向）に沿ってこの順に並べられるとともに、走査信号線Ｇｎおよびサブ信号線ｇｎ並びにデータ信号線ＳＸ・ＳＹで画される領域に画素電極１７Ａ・１７Ｂが走査方向（列方向）に沿ってこの順に並べられ、かつ走査信号線Ｇ（ｎ＋１）およびサブ信号線ｇ（ｎ＋１）並びにデータ信号線Ｓｘ・Ｓｙで画される領域に画素電極１７ｃ・１７ｄが走査方向（列方向）に沿ってこの順に並べられるとともに、走査信号線Ｇ（ｎ＋１）およびサブ信号線ｇ（ｎ＋１）並びにデータ信号線ＳＸ・ＳＹで画される領域に画素電極１７Ｃ・１７Ｄが走査方向（列方向）に沿ってこの順に並べられている。また、走査信号線Ｇｎおよびサブ信号線ｇｎ間に保持容量配線Ｃｓｎが配されるとともに、走査信号線Ｇ（ｎ＋１）およびサブ信号線ｇ（ｎ＋１）間に保持容量配線Ｃｓ（ｎ＋１）が配されている。
なお、走査信号線Ｇｎはトランジスタ１２ａ・１２Ａのゲート電極として、サブ信号線ｇｎはトランジスタ８２ｂ・８２Ｂのゲート電極として、走査信号線Ｇ（ｎ＋１）はトランジスタ１２ｃ・１２Ｃのゲート電極として、サブ信号線ｇ（ｎ＋１）はトランジスタ８２ｄ・８２Ｄのゲート電極として機能する。また、トランジスタ１２ａのソース電極はデータ信号線Ｓｘに接続されるとともに、トランジスタ１２ｃのソース電極はデータ信号線Ｓｙに接続され、トランジスタ１２Ａのソース電極はデータ信号線ＳＸに接続されるとともに、トランジスタ１２Ｃのソース電極はデータ信号線ＳＹに接続されている。
また、トランジスタ１２ａのドレイン電極９ａが引き出し電極３７ａに接続され、該引き出し電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、引き出し電極３７ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。なお、ドレイン電極９ａと引き出し電極３７ａの境界は走査信号線Ｇｎのエッジ上とする。一方、トランジスタ８２ｂのドレイン電極９ｂが引き出し電極２７ｂに接続され、引き出し電極２７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、引き出し電極２７ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。なお、ドレイン電極９ｂと引き出し電極２７ｂの境界はサブ信号線ｇｎのエッジ上とする。さらに、トランジスタ８２ｂのソース電極８ｂが引き出し電極４７ｓに接続され、引き出し電極４７ｓと保持容量配線Ｃｓｎとがコンタクトホール９１ｓを介して接続され、引き出し電極４７ｓは、層間絶縁膜を介して画素電極１７ａと重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。なお、ソース電極８ｂと引き出し電極４７ｓの境界はサブ信号線ｇｎのエッジ上とする。
ここでは、引き出し電極３７ａおよび画素電極１７ｂの重なり部分に、結合容量Ｃａｂ（図１参照）が形成され、引き出し電極３７ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７ａの重なり部分とに保持容量ｃｓａ（図１参照）の大半が形成され、引き出し電極２７ｂおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７ｂの重なり部分とに保持容量ｃｓｂ（図１参照）の大半が形成される。
また、トランジスタ１２Ａのドレイン電極９Ａが引き出し電極３７Ａに接続され、該引き出し電極３７Ａと画素電極１７Ａとがコンタクトホール１１Ａを介して接続され、引き出し電極３７Ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。一方、トランジスタ８２Ｂのドレイン電極９Ｂが引き出し電極２７Ｂに接続され、引き出し電極２７Ｂと画素電極１７Ｂとがコンタクトホール１１Ｂを介して接続され、引き出し電極２７Ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。さらに、トランジスタ８２Ｂのソース電極８Ｂが引き出し電極４７Ｓに接続され、引き出し電極４７Ｓと保持容量配線Ｃｓｎとがコンタクトホール９１Ｓを介して接続され、引き出し電極４７Ｓは、層間絶縁膜を介して画素電極１７Ａと重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。
ここでは、引き出し電極３７Ａおよび画素電極１７Ｂの重なり部分に、結合容量ＣＡＢ（図１参照）が形成され、引き出し電極３７Ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７Ｓおよび画素電極１７Ａの重なり部分とに保持容量ｃｓＡ（図１参照）の大半が形成され、引き出し電極２７Ｂおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７Ｓおよび画素電極１７Ｂの重なり部分とに保持容量ｃｓＢ（図１参照）の大半が形成される。
図５は図４の矢視断面図である。同図に示すように、液晶パネル５ａは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。
アクティブマトリクス基板３では、ガラス基板３１上に走査信号線Ｇｎおよびサブ信号線ｇｎ並びに保持容量配線Ｃｓｎが形成され、これらを覆うようにゲート絶縁膜２２が形成されている。ゲート絶縁膜２２上には、半導体層２４（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極８ａ、ドレイン電極９ａ・９ｂ、および引き出し電極３７ａが形成され、これらを覆うように層間絶縁膜５１が形成されている。層間絶縁膜５１上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール１１ａでは、層間絶縁膜５１が刳り貫かれ、これによって、画素電極１７ａと引き出し電極３７ａとが接続される。また、引き出し電極３７ａの先端部は層間絶縁膜５１を介して画素電極１７ｂと重なっており、これにより、結合容量Ｃａｂ（図１参照）の一部が形成される。また、引き出し電極３７ａの先端部はゲート絶縁膜２２を介して保持容量配線Ｃｓｎと重なっており、これにより、保持容量ｃｓａ（図１参照）の一部が形成される。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。
以下に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称し、これにはエッチング工程が含まれるものとする）によりパターニングを行い、フォトレジストを除去することにより、走査信号線およびサブ信号線（各トランジスタのゲート電極）および保持容量配線を形成する。
次いで、走査信号線が形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å〜５０００Å程度）を成膜し、ゲート絶縁膜を形成する。
続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、フォトレジストを除去することにより、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
続いて、フォトリソグラフィー技術によりゲート絶縁膜をパターニングすることにより、コンタクトホールを形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、および引き出し電極を形成する（メタル層の形成）。ここでは必要に応じてレジストを除去する。
さらに、上記メタル配線形成時のフォトレジスト、またはソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、フォトレジストを除去することにより、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。
次いで、データ信号線などが形成された基板全体に層間絶縁膜を形成する。具体的には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機絶縁膜（パッシベーション膜）をＣＶＤにて形成する。
その後、ＰＥＰ技術により、層間絶縁膜をエッチング除去してコンタクトホールを形成する。
続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、レジストを除去して各画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
以下に、カラーフィルタ基板製造工程について説明する。
まず、ガラス、プラスチックなどの基板上（基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。
続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、共通電極（ｃｏｍ）を形成する。
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
以下に、組み立て工程について、説明する。
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。なお、スペーサーを散布する代わりに、ＰＥＰ技術によりＣＦ基板のＢＭ上あるいはアクティブマトリクス基板のメタル配線上にスペーサーを形成してもよい。
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
なお、ＭＶＡ（マルチドメインバーティカルアライメント）方式の液晶パネルでは、例えば、アクティブマトリクス基板の各画素電極に配向規制用のスリットが設けられるとともに、カラーフィルタ基板に配向規制用のリブ（線状突起）が設けられる。なお、リブの代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けることもできる。また、紫外線等の照射によって液晶の配向を決定する、光配向液晶を用いることもできる。この場合、リブやスリットの構造体を設けることなく高視野角化を実現でき、開口率を大幅に向上させることができる。
なお、アクティブマトリクス基板の層間絶縁膜（チャネル保護膜）を、図６に示すように、無機絶縁膜２５と有機絶縁膜２６とで構成してもよい。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なお、この有機絶縁膜２６については、引き出し電極３７ａおよび画素電極１７ｂと重畳する部分を、図６のように刳り貫くかあるいは周囲よりも薄く形成することが好ましい。こうすれば、結合容量Ｃａｂ（図１参照）の容量値を確保することができる。このように層間絶縁膜を厚く形成する場合には、図２９に示すように各画素電極のエッジ領域をデータ信号線および走査信号線に重ねて開口率を高めることもできる。さらに、図２９の構成においては、互いに隣り合い、かつそれぞれが別々の画素列に対応して設けられた２本のデータ信号線の間隙（データ信号線と同層）あるいは間隙上（画素電極と同層）に、データ信号とは別の信号が供給される間在配線を設けてもよい。例えば、図３０に示すように、データ信号線Ｓｙ・ＳＸの間隙に間在配線６６を設ける。こうすれば、例えば、データ信号線ＳＸと画素電極１７ａのクロストーク、およびデータ信号線Ｓｙと画素電極１７Ａのクロストークを低減することができる。さらに、図１・図４の液晶パネル５ａでは保持容量配線が走査信号線やサブ信号線と同層に形成され、行方向に（図中横方向）延伸しているが、これに限定されない。定電位が供給される保持容量配線をデータ信号線と同層（メタル層）に形成し、列方向（図中縦方向）に延伸させてもよい。
例えば、図３６のように、データ信号線Ｓｘ・Ｓｙ間に保持容量配線Ｃｓｍを設け、データ信号線ＳＸ・ＳＹ間に保持容量配線Ｃｓ（ｍ＋１）を設けてもよい。保持容量配線Ｃｓｍは例えば、縦（列方向）一列に並ぶ画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれの縦中央線下（データ信号線Ｓｘ・Ｓｙと同層）に配され、保持容量配線Ｃｓ（ｍ＋１）は例えば、縦（列方向）一列に並ぶ画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄの縦中央線下（データ信号線ＳＸ・ＳＹと同層）に配される。
ここで、トランジスタ１２ａからの引き出し電極３７ａは、コンタクトホールを介して画素電極１７ａに接続される部分と、画素電極１７ｂに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２ｂのゲート電極として機能するとともに、保持容量配線Ｃｓｍの一部がトランジスタ８２ｂのソース電極として機能し、トランジスタ８２ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７ｂに接続される。そして、保持容量配線Ｃｓｍと画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれとの間に保持容量が形成される。
上記構成によれば、サブ信号線に接続するトランジスタからの引き出し電極を短くすることができ、開口率を高めることができる。また、ゲート絶縁膜を貫通するようなコンタクトホールを形成しなくてよいというメリットもある。
図７は本液晶パネル５ｂの構成を示す回路図である。液晶パネル５ｂは、液晶パネル５ａ（図１参照）と比較して、それぞれがトランジスタを介してデータ信号線に接続されるとともに同一画素行内で斜め向かいとなる２つの画素電極が、トランジスタを介して同一の走査信号線に接続されている点が異なり、これ以外の点について液晶パネル５ａと同一である。
例えば、画素１０１には、容量Ｃａｂを介して接続された２つの画素電極１７ａ・１７ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２ａのドレイン電極が画素電極１７ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２ｂのドレイン電極が画素電極１７ｂに接続され、かつトランジスタ１２ａのソース電極がデータ信号線Ｓｘに接続され、トランジスタ８２ｂのソース電極が保持容量配線Ｃｓｎに接続されている。一方、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２Ａのドレイン電極が画素電極１７Ｂに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２Ｂのドレイン電極が画素電極１７Ａに接続され、かつトランジスタ１２Ａのソース電極がデータ信号線ＳＸに接続され、トランジスタ８２Ｂのソース電極が保持容量配線Ｃｓｎに接続されている。すなわち、同一画素行内で斜め向かいとなる画素電極１７ａおよび画素電極１７Ｂが、トランジスタ１２ａ・１２Ａを介して同一の走査信号線Ｇｎに接続されている。同様に、同一画素行内で斜め向かいとなる画素電極１７ｃおよび画素電極１７Ｄが、トランジスタ１２ｃ・１２Ｃを介して同一の走査信号線Ｇ（ｎ＋１）に接続され、同一画素行内で斜め向かいとなる画素電極１７ｅおよび画素電極１７Ｆが、トランジスタ１２ｅ・１２Ｅを介して同一の走査信号線Ｇ（ｎ＋２）に接続され、同一画素行内で斜め向かいとなる画素電極１７ｇおよび画素電極１７Ｈが、トランジスタ１２ｇ・１２Ｇを介して同一の走査信号線Ｇ（ｎ＋３）に接続されている。
図８は、液晶パネル５ｂの一部（図７の４画素行を含む８画素行分）の駆動方法を、１水平走査期間ごとに示す模式図であり、図９は、該駆動方法（２フレーム分）を説明するタイミングチャートである。なお、各走査信号線および各サブ信号線並びに各データ信号線の駆動方法は図２・３と同じである。
例えば、水平走査期間Ｈ１では、２本の走査信号線Ｇｎ・Ｇ（ｎ＋１）および２本のサブ信号線ｇ（ｎ＋２）・ｇ（ｎ＋３）を選択する（アクティブとする）。これにより、図７〜９に示すように、トランジスタを介して走査信号線Ｇｎおよびデータ信号線Ｓｘに接続する画素電極１７ａにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇｎおよびデータ信号線ＳＸに接続する画素電極１７Ｂにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線Ｓｙに接続する画素電極１７ｃにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線ＳＹに接続する画素電極１７Ｄにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋２）および保持容量配線Ｃｓ（ｎ＋２）に接続する画素電極１７ｆ・１７Ｅと、トランジスタを介してサブ信号線ｇ（ｎ＋３）および保持容量配線Ｃｓ（ｎ＋３）に接続する画素電極１７ｈ・１７Ｇとが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｂは、結合容量Ｃａｂを介して画素電極１７ａに接続されているため、画素電極１７ｂの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ａの電圧以下となる。すなわち、画素電極１７ｂに対応する副画素の輝度は画素電極１７ａに対応する副画素の輝度以下となる。同様に、画素電極１７Ａの電圧は、画素電極１７Ｂの電圧以下、画素電極１７ｄの電圧は、画素電極１７ｃの電圧以下、画素電極１７Ｃの電圧は、画素電極１７Ｄの電圧以下となる。
また、水平走査期間Ｈ２では、２本の走査信号線Ｇ（ｎ＋２）・Ｇ（ｎ＋３）および２本のサブ信号線ｇ（ｎ＋４）・ｇ（ｎ＋５）を選択する（アクティブとする）。これにより、図７〜９に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線Ｓｘに接続する画素電極１７ｅにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線ＳＸに接続する画素電極１７Ｆにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線Ｓｙに接続する画素電極１７ｇにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線ＳＹに接続する画素電極１７Ｈにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋４）および保持容量配線Ｃｓ（ｎ＋４）に接続する画素電極と、トランジスタを介してサブ信号線ｇ（ｎ＋５）および保持容量配線Ｃｓ（ｎ＋５）に接続する画素電極とが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｆは、結合容量Ｃｅｆを介して画素電極１７ｅに接続されているため、画素電極１７ｆの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｅの電圧以下となる。すなわち、画素電極１７ｆに対応する副画素の輝度は画素電極１７ｅに対応する副画素の輝度以下となる。同様に、画素電極１７Ｅの電圧は、画素電極１７Ｆの電圧以下、画素電極１７ｈの電圧は、画素電極１７ｇの電圧以下、画素電極１７Ｇの電圧は、画素電極１７Ｈの電圧以下となる。
以上から図８に示すように、中間調をベタ表示するときには、データ信号線Ｓｘ・Ｓｙに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶとともに、データ信号線ＳＸ・ＳＹに対応する画素列に、暗副画素、明副画素、暗副画素、明副画素・・・というように暗・明副画素が交互に並ぶ。
このように、液晶パネル５ｂでは、液晶パネル５ａで示した効果に加え、中間調を表示する時に、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並び（明・暗副画素が市松配置され）、ライン状のムラが視認されにくくなるという効果がある。
図１０は、図７に示す液晶パネル５ｂの一部の構成例を示す平面図である。図１０に示す液晶パネル５ｂは、各データ信号線、各走査信号線、各サブ信号線、各保持容量配線、および各画素（これに含まれる各画素電極）の配置については図４に示す液晶パネル５ａと同じであるが、それぞれがトランジスタを介してデータ信号線に接続されるとともに同一画素行内で斜め向かいとなる２つの画素電極が、トランジスタを介して同一の走査信号線に接続されている。
例えば、トランジスタ１２ａのドレイン電極９ａが引き出し電極３７ａに接続され、該引き出し電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、引き出し電極３７ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。また、トランジスタ８２ｂのドレイン電極９ｂが引き出し電極２７ｂに接続され、引き出し電極２７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、引き出し電極２７ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。さらに、トランジスタ８２ｂのソース電極８ｂが引き出し電極４７ｓに接続され、引き出し電極４７ｓと保持容量配線Ｃｓｎとがコンタクトホール９１ｓを介して接続され、引き出し電極４７ｓは、層間絶縁膜を介して画素電極１７ａと重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。
一方、トランジスタ１２Ａのドレイン電極９Ａが引き出し電極３７Ａに接続され、引き出し電極３７Ａと画素電極１７Ｂとがコンタクトホール１１Ｂを介して接続され、引き出し電極３７Ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７Ａと重なる部分とを有している。一方、トランジスタ８２Ｂのドレイン電極９Ｂが引き出し電極２７Ｂに接続され、引き出し電極２７Ｂと画素電極１７Ａとがコンタクトホール１１Ａを介して接続され、引き出し電極２７Ｂは、層間絶縁膜を介して画素電極１７Ｂと重なる部分を有している。さらに、トランジスタ８２Ｂのソース電極８Ｂが引き出し電極４７Ｓに接続され、引き出し電極４７Ｓと保持容量配線Ｃｓｎとがコンタクトホール９１Ｓを介して接続され、引き出し電極４７Ｓは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。
ここでは、引き出し電極３７Ａおよび画素電極１７Ａの重なり部分と、引き出し電極２７Ｂおよび画素電極１７Ｂの重なり部分とに、結合容量ＣＡＢ（図７参照）が形成され、引き出し電極２７Ｂおよび保持容量配線Ｃｓｎの重なり部分に保持容量ｃｓＡ（図７参照）の大半が形成され、引き出し電極３７Ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７Ｓおよび画素電極１７Ｂの重なり部分とに保持容量ｃｓＢ（図１参照）の大半が形成される。
図１０の液晶パネル５ｂでは保持容量配線が走査信号線やサブ信号線と同層に形成され、行方向に（図中横方向）延伸しているが、これに限定されない。定電位が供給される保持容量配線をデータ信号線と同層（メタル層）に形成し、列方向（図中縦方向）に延伸させてもよい。
例えば、図３７のように、データ信号線Ｓｘ・Ｓｙ間に保持容量配線Ｃｓｍを設け、データ信号線ＳＸ・ＳＹ間に保持容量配線Ｃｓ（ｍ＋１）を設けてもよい。保持容量配線Ｃｓｍは例えば、縦（列方向）一列に並ぶ画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれの縦中央線下（データ信号線Ｓｘ・Ｓｙと同層）に配され、保持容量配線Ｃｓ（ｍ＋１）は例えば、縦（列方向）一列に並ぶ画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄの縦中央線下（データ信号線ＳＸ・ＳＹと同層）に配される。
ここで、トランジスタ１２ａからの引き出し電極３７ａは、コンタクトホールを介して画素電極１７ａに接続される部分と、画素電極１７ｂに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２ｂのゲート電極として機能するとともに、保持容量配線Ｃｓｍの一部がトランジスタ８２ｂのソース電極として機能し、トランジスタ８２ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７ｂに接続される。
また、トランジスタ１２Ａからの引き出し電極３７Ａは、コンタクトホールを介して画素電極１７Ｂに接続される部分と、画素電極１７Ａに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２Ｂのゲート電極として機能するとともに、保持容量配線Ｃｓ（ｍ＋１）の一部がトランジスタ８２Ｂのソース電極として機能し、かつトランジスタ８２Ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７Ａに接続される。そして、保持容量配線Ｃｓｍと画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれとの間に保持容量が形成され、保持容量配線Ｃｓ（ｍ＋１）と画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄそれぞれとの間に保持容量が形成される。
上記構成によれば、サブ信号線に接続するトランジスタからの引き出し電極を短くすることができ、開口率を高めることができる。また、ゲート絶縁膜を貫通するようなコンタクトホールを形成しなくてよいというメリットもある。
〔実施の形態２〕
図１１は本液晶パネル５ｃの一部を示す等価回路図である。液晶パネル５ｃは、液晶パネル５ａ（図１参照）と比較して、１画素内の２つの画素電極それぞれがトランジスタを介して保持容量配線に接続されている点が異なっており、これ以外の点について液晶パネル５ａと同一である。すなわち、液晶パネル５ｃでは、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、１つの画素列に対応して２本のデータ信号線が設けられるとともに、１つの画素行に対応して１本の走査信号線および１本のサブ信号線が設けられ、上記画素列および画素行に属する画素について、該画素に含まれる２つの画素電極の一方のみが、上記走査信号線に接続されたトランジスタを介して上記２本のデータ信号線のいずれかに接続され、上記２つの画素電極それぞれが、上記サブ信号線に接続された別々のトランジスタを介して保持容量配線に接続されている。
例えば、画素１０１には、容量Ｃａｂを介して接続された２つの画素電極１７ａ・１７ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２ａのドレイン電極が画素電極１７ａに接続され、サブ信号線ｇｎに接続するトランジスタ８２ａのドレイン電極が画素電極１７ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２ｂのドレイン電極が画素電極１７ｂに接続され、かつトランジスタ１２ａのソース電極がデータ信号線Ｓｘに接続されるとともに、トランジスタ８２ａ・８２ｂそれぞれのソース電極が保持容量配線Ｃｓｎに接続されている。なお、画素電極１７ａと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌａが形成されるとともに、画素電極１７ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｂが形成される。
また、画素１０１と列方向に隣り合う画素１０２には、容量Ｃｃｄを介して接続された２つの画素電極１７ｃ・１７ｄが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋１）に接続するトランジスタ１２ｃのドレイン電極が画素電極１７ｃに接続され、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２ｃのドレイン電極が画素電極１７ｃに接続されるとともに、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２ｄのドレイン電極が画素電極１７ｄに接続され、かつトランジスタ１２ｃのソース電極がデータ信号線Ｓｙに接続されるとともに、トランジスタ８２ｃ・８２ｄそれぞれのソース電極が保持容量配線Ｃｓ（ｎ＋１）に接続されている。なお、画素電極１７ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｃが形成されるとともに、画素電極１７ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｄが形成される。
また、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２Ａのドレイン電極が画素電極１７Ａに接続され、サブ信号線ｇｎに接続するトランジスタ８２Ａのドレイン電極が画素電極１７Ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２Ｂのドレイン電極が画素電極１７Ｂに接続され、かつトランジスタ１２Ａのソース電極がデータ信号線ＳＸに接続されるとともに、トランジスタ８２Ａ・８２Ｂそれぞれのソース電極が保持容量配線Ｃｓｎに接続されている。なお、画素電極１７Ａと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＡが形成されるとともに、画素電極１７Ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＢが形成される。
また、画素１０２と行方向に隣り合う画素１０６には、容量ＣＣＤを介して接続された２つの画素電極１７Ｃ・１７Ｄが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋１）に接続するトランジスタ１２Ｃのドレイン電極が画素電極１７Ｃに接続され、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２Ｃのドレイン電極が画素電極１７Ｃに接続されるとともに、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２Ｄのドレイン電極が画素電極１７Ｄに接続され、かつトランジスタ１２Ｃのソース電極がデータ信号線ＳＹに接続されるとともに、トランジスタ８２Ｃ・８２Ｄそれぞれのソース電極が保持容量配線Ｃｓ（ｎ＋１）に接続されている。なお、画素電極１７Ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＣが形成されるとともに、画素電極１７Ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＤが形成される。
図１２は、液晶パネル５ｃの一部（図１１の４画素行を含む８画素行分）の駆動方法を、１水平走査期間ごとに示す模式図であり、図１３は、該駆動方法（２フレーム分）を説明するタイミングチャートである。なお、各走査信号線および各サブ信号線並びに各データ信号線の駆動方法は図２・３と同じである。
例えば、連続する３つの水平走査期間Ｈ１〜Ｈ３において、Ｈ１では、２本の走査信号線Ｇｎ・Ｇ（ｎ＋１）および２本のサブ信号線ｇ（ｎ＋２）・ｇ（ｎ＋３）を選択する（アクティブとする）。これにより、図１１〜１３に示すように、トランジスタを介して走査信号線Ｇｎおよびデータ信号線Ｓｘに接続する画素電極１７ａにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇｎおよびデータ信号線ＳＸに接続する画素電極１７Ａにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線Ｓｙに接続する画素電極１７ｃにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線ＳＹに接続する画素電極１７Ｃにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋２）および保持容量配線Ｃｓ（ｎ＋２）に接続する画素電極１７ｅ・１７Ｅ・１７ｆ・１７Ｆと、トランジスタを介してサブ信号線ｇ（ｎ＋３）および保持容量配線Ｃｓ（ｎ＋３）に接続する画素電極１７ｇ・１７Ｇ・１７ｈ・１７Ｈとが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｂは、結合容量Ｃａｂを介して画素電極１７ａに接続されているため、画素電極１７ｂの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ａの電圧以下となる。すなわち、画素電極１７ｂに対応する副画素の輝度は画素電極１７ａに対応する副画素の輝度以下となる。同様に、画素電極１７Ｂの電圧は、画素電極１７Ａの電圧以下、画素電極１７ｄの電圧は、画素電極１７ｃの電圧以下、画素電極１７Ｄの電圧は、画素電極１７Ｃの電圧以下となる。
Ｈ２では、２本の走査信号線Ｇ（ｎ＋２）・Ｇ（ｎ＋３）および２本のサブ信号線ｇ（ｎ＋４）・ｇ（ｎ＋５）を選択する（アクティブとする）。これにより、図１１〜１３に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線Ｓｘに接続する画素電極１７ｅにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線ＳＸに接続する画素電極１７Ｅにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線Ｓｙに接続する画素電極１７ｇにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線ＳＹに接続する画素電極１７Ｇにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋４）および保持容量配線Ｃｓ（ｎ＋４）に接続する画素電極と、トランジスタを介してサブ信号線ｇ（ｎ＋５）および保持容量配線Ｃｓ（ｎ＋５）に接続する画素電極とが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｆは、結合容量Ｃｅｆを介して画素電極１７ｅに接続されているため、画素電極１７ｆの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｅの電圧以下となる。すなわち、画素電極１７ｆに対応する副画素の輝度は画素電極１７ｅに対応する副画素の輝度以下となる。同様に、画素電極１７Ｆの電圧は、画素電極１７Ｅの電圧以下、画素電極１７ｈの電圧は、画素電極１７ｇの電圧以下、画素電極１７Ｈの電圧は、画素電極１７Ｇの電圧以下となる。
Ｈ３では、２本の走査信号線Ｇ（ｎ＋４）・Ｇ（ｎ＋５）および２本のサブ信号線ｇ（ｎ＋６）・ｇ（ｎ＋７）を選択する（アクティブとする）。これにより、図２・３に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋４）およびデータ信号線Ｓｘに接続する画素電極にはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋４）およびデータ信号線ＳＸに接続する画素電極にはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋５）およびデータ信号線Ｓｙに接続する画素電極にはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋５）およびデータ信号線ＳＹに接続する画素電極にはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋６）および保持容量配線Ｃｓ（ｎ＋６）に接続する画素電極と、トランジスタを介してサブ信号線ｇ（ｎ＋７）および保持容量配線Ｃｓ（ｎ＋７）に接続する画素電極とが各保持容量配線の電位にリフレッシュされる。
以上から図１２に示すように、中間調をベタ表示するときには、データ信号線Ｓｘ・Ｓｙに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶとともに、データ信号線ＳＸ・ＳＹに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶ。
このように、液晶パネル５ｃでは、液晶パネル５ａで示した効果に加え、１画素に含まれる２つの画素電極の一方（トランジスタを介してデータ信号線に接続されている画素電極、明副画素に対応）にデータ信号を書き込む前に、上記２つの画素電極それぞれが保持容量配線の電位にリフレッシュ（ディスチャージ）され、明・暗副画素の輝度をより適正に制御することができるという効果がある。
図１４は、図１１に示す液晶パネル５ｃの一部の構成例を示す平面図である。図１４に示す液晶パネル５ｃは、各データ信号線、各走査信号線、各サブ信号線、各保持容量配線および各画素（これに含まれる各画素電極）の配置については図４に示す液晶パネル５ａと同じであるが、各画素の２つの画素電極それぞれがトランジスタを介して保持容量配線に接続されている。
例えば、トランジスタ１２ａのドレイン電極９ａが引き出し電極３７ａに接続され、該引き出し電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、引き出し電極３７ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。また、トランジスタ８２ｂのドレイン電極が引き出し電極２７ｂに接続され、引き出し電極２７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、引き出し電極２７ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。また、トランジスタ８２ａのドレイン電極が引き出し電極６７ａに接続され、引き出し電極６７ａと画素電極１７ａとがコンタクトホール６１ａを介して接続され、引き出し電極６７ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。さらに、トランジスタ８２ａ・８２ｂ共通のソース電極９ｓが引き出し電極４７ｓに接続され、引き出し電極４７ｓと保持容量配線Ｃｓｎとがコンタクトホール９１ｓを介して接続され、引き出し電極４７ｓは、層間絶縁膜を介して画素電極１７ａと重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。
ここでは、引き出し電極３７ａおよび画素電極１７ｂの重なり部分と、引き出し電極６７ａおよび画素電極１７ｂの重なり部分とに、結合容量Ｃａｂ（図１１参照）が形成され、
引き出し電極３７ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７ａの重なり部分と、引き出し電極６７ａおよび保持容量配線Ｃｓｎの重なり部分とに保持容量ｃｓａ（図１１参照）の大半が形成され、引き出し電極２７ｂおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７ｂの重なり部分とに保持容量ｃｓｂ（図１１参照）の大半が形成される。
また、トランジスタ１２Ａのドレイン電極９Ａが引き出し電極３７Ａに接続され、該引き出し電極３７Ａと画素電極１７Ａとがコンタクトホール１１Ａを介して接続され、引き出し電極３７Ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。また、トランジスタ８２Ｂのドレイン電極が引き出し電極２７Ｂに接続され、引き出し電極２７Ｂと画素電極１７Ｂとがコンタクトホール１１Ｂを介して接続され、引き出し電極２７Ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。また、トランジスタ８２Ａのドレイン電極が引き出し電極６７Ａに接続され、引き出し電極６７Ａと画素電極１７Ａとがコンタクトホール６１Ａを介して接続され、引き出し電極６７Ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。さらに、トランジスタ８２Ａ・８２Ｂ共通のソース電極９Ｓが引き出し電極４７Ｓに接続され、引き出し電極４７Ｓと保持容量配線Ｃｓｎとがコンタクトホール９１Ｓを介して接続され、引き出し電極４７Ｓは、層間絶縁膜を介して画素電極１７Ａと重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。
ここでは、引き出し電極３７Ａおよび画素電極１７Ｂの重なり部分と、引き出し電極６７Ａおよび画素電極１７Ｂの重なり部分とに、結合容量ＣＡＢ（図１１参照）が形成され、
引き出し電極３７Ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７Ａの重なり部分と、引き出し電極６７Ａおよび保持容量配線Ｃｓｎの重なり部分とに保持容量ｃｓＡ（図１１参照）の大半が形成され、引き出し電極２７Ｂおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７Ｂの重なり部分とに保持容量ｃｓＢ（図１１参照）の大半が形成される。
図１５は本液晶パネル５ｄの構成を示す回路図である。液晶パネル５ｄは、液晶パネル５ｃ（図１１参照）と比較して、それぞれがトランジスタを介してデータ信号線に接続されるとともに同一画素行内で斜め向かいとなる２つの画素電極が、トランジスタを介して同一の走査信号線に接続されている点が異なり、これ以外の点について液晶パネル５ｃと同一である。
例えば、画素１０１には、容量Ｃａｂを介して接続された２つの画素電極１７ａ・１７ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２ａのドレイン電極が画素電極１７ａに接続され、サブ信号線ｇｎに接続するトランジスタ８２ａのドレイン電極が画素電極１７ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２ｂのドレイン電極が画素電極１７ｂに接続され、かつトランジスタ１２ａのソース電極がデータ信号線Ｓｘに接続されるとともに、トランジスタ８２ａ・８２ｂそれぞれのソース電極が保持容量配線Ｃｓｎに接続されている。一方、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２Ａのドレイン電極が画素電極１７Ｂに接続され、サブ信号線ｇｎに接続するトランジスタ８２Ａのドレイン電極が画素電極１７Ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２Ｂのドレイン電極が画素電極１７Ｂに接続され、かつトランジスタ１２Ａのソース電極がデータ信号線ＳＸに接続されるとともに、トランジスタ８２Ａ・８２Ｂそれぞれのソース電極が保持容量配線Ｃｓｎに接続されている。すなわち、同一画素行内で斜め向かいとなる画素電極１７ａおよび画素電極１７Ｂが、トランジスタ１２ａ・１２Ａを介して同一の走査信号線Ｇｎに接続されている。同様に、同一画素行内で斜め向かいとなる画素電極１７ｃおよび画素電極１７Ｄが、トランジスタ１２ｃ・１２Ｃを介して同一の走査信号線Ｇ（ｎ＋１）に接続され、同一画素行内で斜め向かいとなる画素電極１７ｅおよび画素電極１７Ｆが、トランジスタ１２ｅ・１２Ｅを介して同一の走査信号線Ｇ（ｎ＋２）に接続され、同一画素行内で斜め向かいとなる画素電極１７ｇおよび画素電極１７Ｈが、トランジスタ１２ｇ・１２Ｇを介して同一の走査信号線Ｇ（ｎ＋３）に接続されている。
図１６は、液晶パネル５ｄの一部（図１５の４画素行を含む８画素行分）の駆動方法を、１水平走査期間ごとに示す模式図であり、図１７は、該駆動方法（２フレーム分）を説明するタイミングチャートである。なお、各走査信号線および各サブ信号線並びに各データ信号線の駆動方法は図２・３と同じである。
例えば、水平走査期間Ｈ１では、２本の走査信号線Ｇｎ・Ｇ（ｎ＋１）および２本のサブ信号線ｇ（ｎ＋２）・ｇ（ｎ＋３）を選択する（アクティブとする）。これにより、図１５〜１７に示すように、トランジスタを介して走査信号線Ｇｎおよびデータ信号線Ｓｘに接続する画素電極１７ａにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇｎおよびデータ信号線ＳＸに接続する画素電極１７Ｂにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線Ｓｙに接続する画素電極１７ｃにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線ＳＹに接続する画素電極１７Ｄにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋２）および保持容量配線Ｃｓ（ｎ＋２）に接続する画素電極１７ｅ・１７Ｅ・１７ｆ・１７Ｆと、トランジスタを介してサブ信号線ｇ（ｎ＋３）および保持容量配線Ｃｓ（ｎ＋３）に接続する画素電極１７ｇ・１７ｈ・１７Ｇ・１７Ｈとが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｂは、結合容量Ｃａｂを介して画素電極１７ａに接続されているため、画素電極１７ｂの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ａの電圧以下となる。すなわち、画素電極１７ｂに対応する副画素の輝度は画素電極１７ａに対応する副画素の輝度以下となる。同様に、画素電極１７Ａの電圧は、画素電極１７Ｂの電圧以下、画素電極１７ｄの電圧は、画素電極１７ｃの電圧以下、画素電極１７Ｃの電圧は、画素電極１７Ｄの電圧以下となる。
また、水平走査期間Ｈ２では、２本の走査信号線Ｇ（ｎ＋２）・Ｇ（ｎ＋３）および２本のサブ信号線ｇ（ｎ＋４）・ｇ（ｎ＋５）を選択する（アクティブとする）。これにより、図１５〜１７に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線Ｓｘに接続する画素電極１７ｅにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線ＳＸに接続する画素電極１７Ｆにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線Ｓｙに接続する画素電極１７ｇにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋３）およびデータ信号線ＳＹに接続する画素電極１７Ｈにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋４）および保持容量配線Ｃｓ（ｎ＋４）に接続する画素電極と、トランジスタを介してサブ信号線ｇ（ｎ＋５）および保持容量配線Ｃｓ（ｎ＋５）に接続する画素電極とが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｆは、結合容量Ｃｅｆを介して画素電極１７ｅに接続されているため、画素電極１７ｆの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｅの電圧以下となる。すなわち、画素電極１７ｆに対応する副画素の輝度は画素電極１７ｅに対応する副画素の輝度以下となる。同様に、画素電極１７Ｅの電圧は、画素電極１７Ｆの電圧以下、画素電極１７ｈの電圧は、画素電極１７ｇの電圧以下、画素電極１７Ｇの電圧は、画素電極１７Ｈの電圧以下となる。
以上から図１６に示すように、中間調をベタ表示するときには、データ信号線Ｓｘ・Ｓｙに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶとともに、データ信号線ＳＸ・ＳＹに対応する画素列に、暗副画素、明副画素、暗副画素、明副画素・・・というように暗・明副画素が交互に並ぶ。
このように、液晶パネル５ｄでは、液晶パネル５ｃで示した効果に加え、中間調を表示する時に、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並び（明・暗副画素が市松配置され）、ライン状のムラが視認されにくくなるという効果がある。
図１８は、図１５に示す液晶パネル５ｄの一部の構成例を示す平面図である。図１８に示す液晶パネル５ｄは、図１４に示す液晶パネル５ｃと比較して、各データ信号線、各走査信号線、各サブ信号線、各保持容量配線および各画素電極の配置は同じあるが、データ信号線ＳＸ・ＳＹに対応する画素列における、走査信号線に接続するトランジスタのドレイン電極から引き出された引き出し電極と画素電極との接続関係が異なっている。
例えば、トランジスタ１２ａのドレイン電極９ａが引き出し電極３７ａに接続され、該引き出し電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、引き出し電極３７ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。また、トランジスタ８２ｂのドレイン電極が引き出し電極２７ｂに接続され、引き出し電極２７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、引き出し電極２７ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。また、トランジスタ８２ａのドレイン電極が引き出し電極６７ａに接続され、引き出し電極６７ａと画素電極１７ａとがコンタクトホール６１ａを介して接続され、引き出し電極６７ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。さらに、トランジスタ８２ａ・８２ｂ共通のソース電極９ｓが引き出し電極４７ｓに接続され、引き出し電極４７ｓと保持容量配線Ｃｓｎとがコンタクトホール９１ｓを介して接続され、引き出し電極４７ｓは、層間絶縁膜を介して画素電極１７ａと重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。
ここでは、引き出し電極３７ａおよび画素電極１７ｂの重なり部分と、引き出し電極６７ａおよび画素電極１７ｂの重なり部分とに、結合容量Ｃａｂ（図１５参照）が形成され、引き出し電極３７ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７ａの重なり部分と、引き出し電極６７ａおよび保持容量配線Ｃｓｎの重なり部分とに保持容量ｃｓａ（図１５参照）の大半が形成され、引き出し電極２７ｂおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７ｂの重なり部分とに保持容量ｃｓｂ（図１５参照）の大半が形成される。
また、トランジスタ１２Ａのドレイン電極９Ａが引き出し電極３７Ａに接続され、該引き出し電極３７Ａと画素電極１７Ｂとがコンタクトホール１１Ａを介して接続され、引き出し電極３７Ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７Ａと重なる部分とを有している。また、トランジスタ８２Ｂのドレイン電極が引き出し電極２７Ｂに接続され、引き出し電極２７Ｂと画素電極１７Ｂとがコンタクトホール１１Ｂを介して接続され、引き出し電極２７Ｂは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分を有している。また、トランジスタ８２Ａのドレイン電極が引き出し電極６７Ａに接続され、引き出し電極６７Ａと画素電極１７Ａとがコンタクトホール６１Ａを介して接続され、引き出し電極６７Ａは、ゲート絶縁膜を介して保持容量配線Ｃｓｎに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。さらに、トランジスタ８２Ａ・８２Ｂ共通のソース電極９Ｓが引き出し電極４７Ｓに接続され、引き出し電極４７Ｓと保持容量配線Ｃｓｎとがコンタクトホール９１Ｓを介して接続され、引き出し電極４７Ｓは、層間絶縁膜を介して画素電極１７Ａと重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。
ここでは、引き出し電極３７Ａおよび画素電極１７Ａの重なり部分と、引き出し電極６７Ａおよび画素電極１７Ｂの重なり部分とに、結合容量ＣＡＢ（図１５参照）が形成され、引き出し電極４７ｓおよび画素電極１７Ａの重なり部分と、引き出し電極６７Ａおよび保持容量配線Ｃｓｎの重なり部分とに保持容量ｃｓＡ（図１５参照）の大半が形成され、引き出し電極３７Ａおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極２７Ｂおよび保持容量配線Ｃｓｎの重なり部分と、引き出し電極４７ｓおよび画素電極１７Ｂの重なり部分とに保持容量ｃｓＢ（図１５参照）の大半が形成される。
図１８の液晶パネル５ｄでは保持容量配線が走査信号線やサブ信号線と同層に形成され、行方向に（図中横方向）延伸しているが、これに限定されない。定電位が供給される保持容量配線をデータ信号線と同層（メタル層）に形成し、列方向（図中縦方向）に延伸させてもよい。
例えば、図３８のように、データ信号線Ｓｘ・Ｓｙ間に保持容量配線Ｃｓｍを設け、データ信号線ＳＸ・ＳＹ間に保持容量配線Ｃｓ（ｍ＋１）を設けてもよい。保持容量配線Ｃｓｍは例えば、縦（列方向）一列に並ぶ画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれの縦中央線下（データ信号線Ｓｘ・Ｓｙと同層）に配され、保持容量配線Ｃｓ（ｍ＋１）は例えば、縦（列方向）一列に並ぶ画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄの縦中央線下（データ信号線ＳＸ・ＳＹと同層）に配される。
ここで、トランジスタ１２ａからの引き出し電極３７ａは、コンタクトホールを介して画素電極１７ａに接続される部分と、画素電極１７ｂに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２ａ・８２ｂそれぞれのゲート電極として機能するとともに、保持容量配線Ｃｓｍの一部がトランジスタ８２ａ・８２ｂの共通のソース電極として機能し、トランジスタ８２ａのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７ａに接続され、かつトランジスタ８２ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７ｂに接続される。
また、トランジスタ１２Ａからの引き出し電極３７Ａは、コンタクトホールを介して画素電極１７Ｂに接続される部分と、画素電極１７Ａに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２Ａ・８２Ｂそれぞれのゲート電極として機能するとともに、保持容量配線Ｃｓ（ｍ＋１）の一部がトランジスタ８２Ａ・８２Ｂの共通のソース電極として機能し、トランジスタ８２Ａのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７Ａに接続され、かつトランジスタ８２Ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７Ｂに接続される。そして、保持容量配線Ｃｓｍと画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれとの間に保持容量が形成され、保持容量配線Ｃｓ（ｍ＋１）と画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄそれぞれとの間に保持容量が形成される。
上記構成によれば、サブ信号線に接続するトランジスタからの引き出し電極を短くすることができ、開口率を高めることができる。また、ゲート絶縁膜を貫通するようなコンタクトホールを形成しなくてよいというメリットもある。
〔実施の形態３〕
図１９は本液晶パネル５ｅの一部を示す等価回路図である。液晶パネル５ｅは、液晶パネル５ｃ（図１１参照）と比較して、１画素列に対応して１本のデータ信号線が設けられている点が異なっており、これ以外の点について液晶パネル５ｃと同一である。すなわち、液晶パネル５ｅでは、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、１つの画素列に対応して１本のデータ信号線が設けられるとともに、１つの画素行に対応して１本の走査信号線および１本のサブ信号線が設けられ、上記画素列および画素行に属する画素について、該画素に含まれる２つの画素電極の一方のみが、上記走査信号線に接続されたトランジスタを介して上記データ信号線に接続され、上記２つの画素電極それぞれが、上記サブ信号線に接続された別々のトランジスタを介して保持容量配線に接続されている。
例えば、画素１０１には、容量Ｃａｂを介して接続された２つの画素電極１７ａ・１７ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２ａのドレイン電極が画素電極１７ａに接続され、サブ信号線ｇｎに接続するトランジスタ８２ａのドレイン電極が画素電極１７ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２ｂのドレイン電極が画素電極１７ｂに接続され、かつトランジスタ１２ａのソース電極がデータ信号線Ｓｘに接続されるとともに、トランジスタ８２ａ・８２ｂそれぞれのソース電極が保持容量配線Ｃｓｎに接続されている。なお、画素電極１７ａと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌａが形成されるとともに、画素電極１７ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｂが形成される。
また、画素１０１と列方向に隣り合う画素１０２には、容量Ｃｃｄを介して接続された２つの画素電極１７ｃ・１７ｄが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋１）に接続するトランジスタ１２ｃのドレイン電極が画素電極１７ｃに接続され、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２ｃのドレイン電極が画素電極１７ｃに接続されるとともに、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２ｄのドレイン電極が画素電極１７ｄに接続され、かつトランジスタ１２ｃのソース電極がデータ信号線Ｓｘに接続されるとともに、トランジスタ８２ｃ・８２ｄそれぞれのソース電極が保持容量配線Ｃｓ（ｎ＋１）に接続されている。なお、画素電極１７ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｃが形成されるとともに、画素電極１７ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｄが形成される。
また、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇｎに接続するトランジスタ１２Ａのドレイン電極が画素電極１７Ａに接続され、サブ信号線ｇｎに接続するトランジスタ８２Ａのドレイン電極が画素電極１７Ａに接続されるとともに、サブ信号線ｇｎに接続するトランジスタ８２Ｂのドレイン電極が画素電極１７Ｂに接続され、かつトランジスタ１２Ａのソース電極がデータ信号線ＳＸに接続されるとともに、トランジスタ８２Ａ・８２Ｂそれぞれのソース電極が保持容量配線Ｃｓｎに接続されている。なお、画素電極１７Ａと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＡが形成されるとともに、画素電極１７Ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＢが形成される。
また、画素１０２と行方向に隣り合う画素１０６には、容量ＣＣＤを介して接続された２つの画素電極１７Ｃ・１７Ｄが走査方向（列方向）に沿ってこの順に並べられ、走査信号線Ｇ（ｎ＋１）に接続するトランジスタ１２Ｃのドレイン電極が画素電極１７Ｃに接続され、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２Ｃのドレイン電極が画素電極１７Ｃに接続されるとともに、サブ信号線ｇ（ｎ＋１）に接続するトランジスタ８２Ｄのドレイン電極が画素電極１７Ｄに接続され、かつトランジスタ１２Ｃのソース電極がデータ信号線ＳＸに接続されるとともに、トランジスタ８２Ｃ・８２Ｄそれぞれのソース電極が保持容量配線Ｃｓ（ｎ＋１）に接続されている。なお、画素電極１７Ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＣが形成されるとともに、画素電極１７Ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＤが形成される。
図２０は、液晶パネル５ｅの一部（図１９の４画素行分）の駆動方法（２フレーム分）を説明するタイミングチャートである。
図２０の駆動方法においては、連続する２画素行のうち走査方向上流側の１画素行に対応する１本の走査信号線と、走査方向下流側の１画素行に対応する１本のサブ信号線とを同時に選択する。そして、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線（例えばＳｘ）と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線（例えばＳｙ）とに、互いに逆極性のデータ信号を供給する。さらに、それぞれが異なる画素列に対応する、隣り合う２つのデータ信号線（例えばＳｙ・ＳＸ）には、互いに同極性のデータ信号を供給する。なお、データ信号線に供給されるデータ信号の極性は一垂直走査期間（１フレーム期間）ごとに反転する。
例えば、連続する３つの水平走査期間Ｈ１〜Ｈ３において、Ｈ１では、１本の走査信号線Ｇｎおよび１本のサブ信号線ｇ（ｎ＋１）を選択する（アクティブとする）。これにより、図１９・２０に示すように、トランジスタを介して走査信号線Ｇｎおよびデータ信号線Ｓｘに接続する画素電極１７ａにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇｎおよびデータ信号線ＳＸに接続する画素電極１７Ａにはマイナスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋１）および保持容量配線Ｃｓ（ｎ＋１）に接続する画素電極１７ｃ・１７ｄ・１７Ｃ・１７Ｄが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｂは、結合容量Ｃａｂを介して画素電極１７ａに接続されているため、画素電極１７ｂの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ａの電圧以下となる。すなわち、画素電極１７ｂに対応する副画素の輝度は画素電極１７ａに対応する副画素の輝度以下となる。同様に、画素電極１７Ｂの電圧は、画素電極１７Ａの電圧以下となる。
Ｈ２では、１本の走査信号線Ｇ（ｎ＋１）および１本のサブ信号線ｇ（ｎ＋２）を選択する（アクティブとする）。これにより、図１９・２０に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線Ｓｘに接続する画素電極１７ｃにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線ＳＸに接続する画素電極１７Ｃにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋２）および保持容量配線Ｃｓ（ｎ＋２）に接続する画素電極１７ｅ・１７ｆ・１７Ｅ・１７Ｆが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｄは、結合容量Ｃｃｄを介して画素電極１７ｃに接続されているため、画素電極１７ｄの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｃの電圧以下となる。すなわち、画素電極１７ｄに対応する副画素の輝度は画素電極１７ｃに対応する副画素の輝度以下となる。同様に、画素電極１７Ｄの電圧は、画素電極１７Ｃの電圧以下となる。
Ｈ３では、１本の走査信号線Ｇ（ｎ＋２）および１本のサブ信号線ｇ（ｎ＋３）を選択する（アクティブとする）。これにより、図１９・２０に示すように、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線Ｓｘに接続する画素電極１７ｅにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線ＳＸに接続する画素電極１７Ｅにはマイナスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋３）および保持容量配線Ｃｓ（ｎ＋３）に接続する画素電極１７ｇ・１７ｈ・１７Ｇ・１７Ｈが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｆは、結合容量Ｃｅｆを介して画素電極１７ｅに接続されているため、画素電極１７ｆの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｅの電圧以下となる。すなわち、画素電極１７ｆに対応する副画素の輝度は画素電極１７ｅに対応する副画素の輝度以下となる。同様に、画素電極１７Ｆの電圧は、画素電極１７Ｅの電圧以下となる。
以上から、中間調をベタ表示するときには、データ信号線Ｓｘに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶとともに、データ信号線ＳＸに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶ。
液晶パネル５ｅを備えた液晶表示装置でも、画素内に電気的にフローティングとなる画素電極がないことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
そして、各走査信号線には、１画素あたり１個のトランジスタが接続されるのみであるため、図４０のような構成と比較して各走査号線に負荷が低減され、大型高精細の液晶表示装置や高速駆動（例えば、倍速駆動や４倍速駆動）の液晶表示装置にも好適となっている。
さらに、１画素に含まれる２つの画素電極の一方（トランジスタを介してデータ信号線に接続されている画素電極、明副画素に対応）にデータ信号を書き込む前に、上記２つの画素電極それぞれが保持容量配線の電位にリフレッシュ（ディスチャージ）され、明・暗副画素の輝度をより適正に制御することができる。
図２１は、図１９に示す液晶パネル５ｅの一部の構成例を示す平面図である。液晶パネル５ｅは、図１４に示す液晶パネル５ｃと比較して、データ信号線Ｓｙ・ＳＹが設けられておらず、トランジスタ１２ｃのソース電極がデータ信号線Ｓｘに接続されるともに、トランジスタ１２Ｃのソース電極がデータ信号線ＳＸに接続されている点が異なっており、その他の点については液晶パネル５ｃと同一である。
図２２は本液晶パネル５ｆの構成を示す回路図である。液晶パネル５ｆは、液晶パネル５ｅ（図１９参照）と比較して、それぞれがトランジスタを介してデータ信号線に接続されるとともに同一画素行内で斜め向かいとなる２つの画素電極が、トランジスタを介して同一の走査信号線に接続されている点が異なり、これ以外の点について液晶パネル５ｅと同一である。
図２３は、液晶パネル５ｆの一部（図２２の４画素行分）の駆動方法（２フレーム分）を説明するタイミングチャートである。
例えば、Ｈ１では、１本の走査信号線Ｇｎおよび１本のサブ信号線ｇ（ｎ＋１）を選択する（アクティブとする）。これにより、トランジスタを介して走査信号線Ｇｎおよびデータ信号線Ｓｘに接続する画素電極１７ａにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇｎおよびデータ信号線ＳＸに接続する画素電極１７Ｂにはマイナスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋１）および保持容量配線Ｃｓ（ｎ＋１）に接続する画素電極１７ｃ・１７ｄ・１７Ｃ・１７Ｄが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｂは、結合容量Ｃａｂを介して画素電極１７ａに接続されているため、画素電極１７ｂの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ａの電圧以下となる。すなわち、画素電極１７ｂに対応する副画素の輝度は画素電極１７ａに対応する副画素の輝度以下となる。同様に、画素電極１７Ａの電圧は、画素電極１７Ｂの電圧以下となる。
Ｈ２では、１本の走査信号線Ｇ（ｎ＋１）および１本のサブ信号線ｇ（ｎ＋２）を選択する（アクティブとする）。これにより、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線Ｓｘに接続する画素電極１７ｃにはマイナスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋１）およびデータ信号線ＳＸに接続する画素電極１７Ｄにはプラスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋２）および保持容量配線Ｃｓ（ｎ＋２）に接続する画素電極１７ｅ・１７ｆ・１７Ｅ・１７Ｆが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｄは、結合容量Ｃｃｄを介して画素電極１７ｃに接続されているため、画素電極１７ｄの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｃの電圧以下となる。すなわち、画素電極１７ｄに対応する副画素の輝度は画素電極１７ｃに対応する副画素の輝度以下となる。同様に、画素電極１７Ｃの電圧は、画素電極１７Ｄの電圧以下となる。
Ｈ３では、１本の走査信号線Ｇ（ｎ＋２）および１本のサブ信号線ｇ（ｎ＋３）を選択する（アクティブとする）。これにより、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線Ｓｘに接続する画素電極１７ｅにはプラスのデータ信号が書き込まれ、トランジスタを介して走査信号線Ｇ（ｎ＋２）およびデータ信号線ＳＸに接続する画素電極１７Ｆにはマイナスのデータ信号が書き込まれ、トランジスタを介してサブ信号線ｇ（ｎ＋３）および保持容量配線Ｃｓ（ｎ＋３）に接続する画素電極１７ｇ・１７ｈ・１７Ｇ・１７Ｈが各保持容量配線の電位にリフレッシュされる。なお、画素電極１７ｆは、結合容量Ｃｅｆを介して画素電極１７ｅに接続されているため、画素電極１７ｆの電圧（データ信号の振幅中心を基準とする電位差）は、画素電極１７ｅの電圧以下となる。すなわち、画素電極１７ｆに対応する副画素の輝度は画素電極１７ｅに対応する副画素の輝度以下となる。同様に、画素電極１７Ｅの電圧は、画素電極１７Ｆの電圧以下となる。
以上から、中間調をベタ表示するときには、データ信号線Ｓｘに対応する画素列に、明副画素、暗副画素、明副画素、暗副画素・・・というように明・暗副画素が交互に並ぶとともに、データ信号線ＳＸに対応する画素列に、暗副画素、明副画素、暗副画素、明副画素・・・というように暗・明副画素が交互に並ぶ。
このように、液晶パネル５ｆでは、液晶パネル５ｅで示した効果に加え、中間調を表示する時に、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並び（明・暗副画素が市松配置され）、ライン状のムラが視認されにくくなるという効果がある。
図２４は、図２２に示す液晶パネル５ｆの一部の構成例を示す平面図である。液晶パネル５ｆは、図１８に示す液晶パネル５ｄと比較して、データ信号線Ｓｙ・ＳＹが設けられておらず、トランジスタ１２ｃのソース電極がデータ信号線Ｓｘに接続されるともに、トランジスタ１２Ｃのソース電極がデータ信号線ＳＸに接続されている点が異なっており、その他の点については液晶パネル５ｄと同一である。
図２４の液晶パネル５ｆでは保持容量配線が走査信号線やサブ信号線と同層に形成され、行方向に（図中横方向）延伸しているが、これに限定されない。定電位が供給される保持容量配線をデータ信号線と同層（メタル層）に形成し、列方向（図中縦方向）に延伸させてもよい。
例えば、図３９のように、縦（列方向）一列に並ぶ画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれの縦中央線下（データ信号線Ｓｘと同層）に保持容量配線Ｃｓｍを設け、縦（列方向）一列に並ぶ画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄの縦中央線下（データ信号線ＳＸと同層）に保持容量配線Ｃｓ（ｍ＋１）設けてもよい。
ここで、トランジスタ１２ａからの引き出し電極３７ａは、コンタクトホールを介して画素電極１７ａに接続される部分と、画素電極１７ｂに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２ａ・８２ｂそれぞれのゲート電極として機能するとともに、保持容量配線Ｃｓｍの一部がトランジスタ８２ａ・８２ｂの共通のソース電極として機能し、トランジスタ８２ａのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７ａに接続され、かつトランジスタ８２ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７ｂに接続される。
また、トランジスタ１２Ａからの引き出し電極３７Ａは、コンタクトホールを介して画素電極１７Ｂに接続される部分と、画素電極１７Ａに重なる部分とを有し、サブ信号線ｇｎの一部がトランジスタ８２Ａ・８２Ｂそれぞれのゲート電極として機能するとともに、保持容量配線Ｃｓ（ｍ＋１）の一部がトランジスタ８２Ａ・８２Ｂの共通のソース電極として機能し、トランジスタ８２Ａのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７Ａに接続され、かつトランジスタ８２Ｂのドレイン電極は引き出し電極およびコンタクトホールを介して画素電極１７Ｂに接続される。そして、保持容量配線Ｃｓｍと画素電極１７ａ・１７ｂ・１７ｃ・１７ｄそれぞれとの間に保持容量が形成され、保持容量配線Ｃｓ（ｍ＋１）と画素電極１７Ａ・１７Ｂ・１７Ｃ・１７Ｄそれぞれとの間に保持容量が形成される。
上記構成によれば、サブ信号線に接続するトランジスタからの引き出し電極を短くすることができ、開口率を高めることができる。また、ゲート絶縁膜を貫通するようなコンタクトホールを形成しなくてよいというメリットもある。
なお、図１９の５ｅでは画素内の２つの画素電極それぞれがトランジスタを介して保持容量配線に接続されているがこれに限定されない。図２５の液晶パネル５ｇに示すように、データ信号線に接続されない画素電極のみをトランジスタを介して保持容量配線に接続することもできる。この場合の駆動方法は図２６に示すとおりである。
同様に、図２２の５ｆでは画素内の２つの画素電極それぞれがトランジスタを介して保持容量配線に接続されているがこれに限定されない。図２７の液晶パネル５ｈに示すように、データ信号線に接続されない画素電極のみをトランジスタを介して保持容量配線に接続することもできる。この場合の駆動方法は図２８に示すとおりである。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、液晶パネル（５ａ〜５ｆ）の両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図３１（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（ＴａｐｅＣａｒｅｅｒＰａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦ（ＡｎｉｓｏｔｏｒｏｐｉＣｏｎｄｕｋｔｉｖｅＦｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０３（ＰＷＢ：Ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図３１（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。
本願でいう「電位の極性」とは、基準となる電位以上（プラス）あるいは基準となる電位以下（マイナス）を意味する。ここで、基準となる電位は、共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。
図３２は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア信号ｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア信号ｓｈ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、チャージシェア信号ｓｈ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、チャージシェア信号ｓｈ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、Ｓｘ・Ｓｙ）に出力する。
ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を２本ずつ順次選択していく。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図３３は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図３４に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
図３５は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
以上のように、本液晶表示装置は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、１つの画素列に対応して２本のデータ信号線が設けられるとともに、１つの画素行に対応して１本の走査信号線および１本のサブ信号線が設けられ、上記画素列および画素行に属する画素について、該画素に含まれる２つの画素電極の一方が、上記走査信号線に接続されたトランジスタを介して上記２本のデータ信号線のいずれかに接続され、他方が、上記サブ信号線に接続されたトランジスタを介して保持容量配線に接続され、連続する４画素行のうち走査方向上流側の２画素行に対応する２本の走査信号線と、走査方向下流側の２画素行に対応する２本のサブ信号線とが同時選択されることを特徴とする。
本液晶表示装置では、１画素内に含まれる２つの画素電極の一方がトランジスタを介してデータ信号線に接続され、他方がトランジスタを介して保持容量配線に接続されていることから画素内に電気的にフローティングとなる画素電極がなく、したがって、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
そして、各走査信号線には、１画素あたり１個のトランジスタが接続されるのみであるため、図４０のような構成と比較して各走査号線に負荷が低減され、大型高精細の液晶表示装置や高速駆動（例えば、倍速駆動や４倍速駆動）の液晶表示装置にも好適となる。
本液晶表示装置では、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とが異なる構成とすることもできる。
本液晶表示装置では、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される構成とすることもできる。
本液晶表示装置では、それぞれが異なる画素列に対応する、隣り合う２つのデータ信号線には、互いに同極性のデータ信号が供給される構成とすることもできる。
本液晶表示装置では、データ信号線には、一垂直走査期間ごとに極性が反転するデータ信号が供給される構成とすることもできる。
本液晶表示装置では、１つの画素には２つの画素電極が列方向に並べられ、それぞれがトランジスタを介してデータ信号線に接続されるとともに同一画素行内で互いに斜め向かいとなる２つの画素電極が、同一の走査信号線に接続する別々のトランジスタに接続されている構成とすることもできる。
本液晶表示装置では、１つの画素行に対応する２本の走査信号線は、該画素行の両側に配されているか、あるいは画素行の両端部に重なるように配されている構成とすることもできる。
本アクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して１本の走査信号線と１本のサブ信号線とが設けられ、上記画素領域列および画素領域行に属する画素領域について、該画素領域に含まれる２つの画素電極の一方のみが、上記走査信号線に接続されたトランジスタを介して上記２本のデータ信号線のいずれかに接続され、上記２つの画素電極それぞれが、上記サブ信号線に接続された別々のトランジスタを介して保持容量配線に接続されている構成とすることもできる。
上記アクティブマトリクス基板を備える液晶表示装置では、連続する４画素行のうち走査方向上流側の２画素行に対応する２本の走査信号線と、走査方向下流側の２画素行に対応する２本のサブ信号線とが同時選択される構成とすることもできる。
本液晶表示装置では、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とが異なる構成とすることもできる。
本液晶表示装置では、列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される構成とすることもできる。
本アクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して１本のデータ信号線が設けられるとともに、１つの画素領域行に対応して１本の走査信号線と１本のサブ信号線とが設けられ、上記画素領域列および画素領域行に属する画素領域について、該画素領域に含まれる２つの画素電極の一方のみが、上記走査信号線に接続されたトランジスタを介して上記データ信号線に接続され、上記２つの画素電極それぞれが、上記サブ信号線に接続された別々のトランジスタを介して保持容量配線に接続されている構成とすることもできる。
上記アクティブマトリクス基板を備える液晶表示装置では、連続する２画素行のうち走査方向上流側の１画素行に対応する１本の走査信号線と、走査方向下流側の１画素行に対応する１本のサブ信号線とが同時選択される構成とすることもできる。
本液晶表示装置では、上記保持容量配線が各データ信号線と同層に設けられ、列方向に延伸している構成とすることもできる。
本アクティブマトリクス基板では、上記保持容量配線が各データ信号線と同層に設けられ、列方向に延伸している構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
本発明の液晶表示装置やアクティブマトリクス基板は、例えば液晶テレビに好適である。
５ａ〜５ｈ 液晶パネル
１２ａ〜１２ｈ・１２Ａ〜１２Ｈ トランジスタ
１７ａ〜１７ｈ・１７Ａ〜１７Ｈ 画素電極
Ｓｘ・Ｓｙ・ＳＸ・ＳＹ データ信号線
Ｇｎ〜Ｇ（ｎ＋７） 走査信号線
ｇｎ〜ｇ（ｎ＋７） サブ信号線
Ｃｓｎ〜Ｃｓ（ｎ＋７） 保持容量配線
２２ ゲート絶縁膜
２４ 半導体層
２５ 無機絶縁膜
２６ 有機絶縁膜
８４ 液晶表示ユニット
１０１〜１０８ 画素
６０１ テレビジョン受像機
８００ 液晶表示装置

Claims (9)

  1. 各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、
    １つの画素列に対応して２本のデータ信号線が設けられるとともに、１つの画素行に対応して１本の走査信号線および１本のサブ信号線が設けられ、
    上記画素列および画素行に属する画素について、該画素に含まれる２つの画素電極の一方が、上記走査信号線に接続されたトランジスタを介して上記２本のデータ信号線のいずれかに接続され、他方が、上記サブ信号線に接続されたトランジスタを介して保持容量配線に接続され、
    連続する４画素行のうち走査方向上流側の２画素行に対応する２本の走査信号線と、走査方向下流側の２画素行に対応する２本のサブ信号線とが同時選択されることを特徴とする液晶表示装置。
  2. 列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とが異なることを特徴とする請求項１に記載の液晶表示装置。
  3. 列方向に隣り合う２つの画素の一方に含まれる画素電極にトランジスタを介して接続されるデータ信号線と、上記２つの画素の他方に含まれる画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給されることを特徴とする請求項２に記載の液晶表示装置。
  4. それぞれが異なる画素列に対応する、隣り合う２つのデータ信号線には、互いに同極性のデータ信号が供給されることを特徴とする請求項１〜３のいずれか１項に記載の液晶表示装置。
  5. データ信号線には、一垂直走査期間ごとに極性が反転するデータ信号が供給されることを特徴とする請求項１〜４のいずれか１項に記載の液晶表示装置。
  6. １つの画素には２つの画素電極が列方向に並べられ、
    それぞれがトランジスタを介してデータ信号線に接続されるとともに同一画素行内で互いに斜め向かいとなる２つの画素電極が、同一の走査信号線に接続する別々のトランジスタに接続されていることを特徴とする請求項１〜５のいずれか１項に記載の液晶表示装置。
  7. １つの画素行に対応する２本の走査信号線は、該画素行の両側に配されているか、あるいは画素行の両端部に重なるように配されていることを特徴とする請求項１〜６のいずれか１項に記載の液晶表示装置。
  8. 上記保持容量配線が各データ信号線と同層に設けられ、列方向に延伸していることを特徴とする請求項１記載の液晶表示装置。
  9. 請求項１〜８のいずれか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
JP2011536072A 2009-10-16 2010-08-11 液晶表示装置 Expired - Fee Related JP5179670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011536072A JP5179670B2 (ja) 2009-10-16 2010-08-11 液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009239758 2009-10-16
JP2009239758 2009-10-16
JP2011536072A JP5179670B2 (ja) 2009-10-16 2010-08-11 液晶表示装置
PCT/JP2010/063647 WO2011045978A1 (ja) 2009-10-16 2010-08-11 液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2011045978A1 JPWO2011045978A1 (ja) 2013-03-04
JP5179670B2 true JP5179670B2 (ja) 2013-04-10

Family

ID=43876033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011536072A Expired - Fee Related JP5179670B2 (ja) 2009-10-16 2010-08-11 液晶表示装置

Country Status (5)

Country Link
US (1) US20120200481A1 (ja)
EP (1) EP2490068A1 (ja)
JP (1) JP5179670B2 (ja)
CN (1) CN102648437B (ja)
WO (1) WO2011045978A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2249200A4 (en) * 2008-02-27 2011-11-30 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL DISPLAY, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT AND TELEVISION
US8665264B2 (en) 2011-11-23 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel and LCD device
CN102411241B (zh) * 2011-11-23 2014-06-18 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
TWI473061B (zh) 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
US9478174B2 (en) 2014-01-03 2016-10-25 Pixtronix, Inc. Artifact mitigation for composite primary color transition
CN103985342B (zh) * 2014-05-09 2017-01-04 深圳市华星光电技术有限公司 显示面板及其驱动方法
CN110178170B (zh) * 2017-01-16 2021-12-07 株式会社半导体能源研究所 显示装置
CN113325644A (zh) * 2021-05-31 2021-08-31 Tcl华星光电技术有限公司 显示面板和电子设备
CN115497431A (zh) * 2022-11-01 2022-12-20 东莞华贝电子科技有限公司 像素驱动结构和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038165A (ja) * 2002-06-28 2004-02-05 Samsung Electronics Co Ltd 液晶表示装置及びそれに用いられる薄膜トランジスタ基板
JP2006184737A (ja) * 2004-12-28 2006-07-13 Sharp Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3125766B2 (ja) * 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
JP3527168B2 (ja) * 1999-06-02 2004-05-17 シャープ株式会社 液晶表示装置
JP4265788B2 (ja) * 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP4197322B2 (ja) * 2004-01-21 2008-12-17 シャープ株式会社 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
JP4693781B2 (ja) * 2004-11-17 2011-06-01 シャープ株式会社 アクティブマトリクス基板及び表示装置
CN1963647A (zh) * 2005-11-10 2007-05-16 群康科技(深圳)有限公司 液晶显示面板
KR20080014317A (ko) * 2006-08-10 2008-02-14 삼성전자주식회사 표시 장치
TWI341505B (en) * 2006-11-27 2011-05-01 Chimei Innolux Corp Liquid crystal panel and driving method thereof
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101469028B1 (ko) * 2008-08-11 2014-12-04 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038165A (ja) * 2002-06-28 2004-02-05 Samsung Electronics Co Ltd 液晶表示装置及びそれに用いられる薄膜トランジスタ基板
JP2006184737A (ja) * 2004-12-28 2006-07-13 Sharp Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
US20120200481A1 (en) 2012-08-09
CN102648437B (zh) 2014-12-17
WO2011045978A1 (ja) 2011-04-21
EP2490068A1 (en) 2012-08-22
JPWO2011045978A1 (ja) 2013-03-04
CN102648437A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
JP5179670B2 (ja) 液晶表示装置
US7978273B2 (en) Active-matrix substrate, display device, and television receiver
US8253903B2 (en) Liquid crystal panel, liquid crystal display device, and television device
JP5442754B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5220863B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5107439B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010089820A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010100789A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8514339B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver
JP5107437B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
JP5301567B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5143905B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010089922A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5572213B2 (ja) 表示装置、液晶表示装置、テレビジョン受像機
WO2009144966A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5179670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees