WO2010100788A1

WO2010100788A1 - アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Info

Publication number: WO2010100788A1
Application number: PCT/JP2009/068713
Authority: WO
Inventors: 俊英津幡
Original assignee: シャープ株式会社
Priority date: 2009-03-05
Filing date: 2009-10-30
Publication date: 2010-09-10
Also published as: US20120001839A1

Abstract

　液晶パネルは、走査信号線（１６ｘ）と、データ信号線（１５ｘ）と、トランジスタ（１２ａ）とを備え、１つの画素（１０１）に、画素電極（１７ａ・１７ｂ）を有している。画素電極（１７ａ）は、トランジスタ（１２ａ）を介してデータ信号線（１５ｘ）に接続されている。画素（１０１）内に設けられた容量電極（３７ａ）は、第１および第２コンタクトホール（４１ａ・４２ａ）を介して一方の画素電極（１７ａ）に接続されているとともに、他方の画素電極（１７ｂ）との間で容量を形成している。また、トランジスタ（１２ａ）のドレイン電極（９ａ）は、第３コンタクトホール（６７ａ）を介して画素電極（１７ａ）に接続されている。これにより、容量結合型の画素分割方式のアクティブマトリクス基板およびこれを備えた液晶パネルにおいて、開口率を低下させることなく歩留まりを向上させる。

Description

アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

　本発明は、１画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置（画素分割方式）に関する。

　液晶表示装置のγ特性の視野角依存性を向上させる（例えば、画面の白浮き等を抑制する）ため、１画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置（画素分割方式、例えば特許文献１参照）が提案されている。

　特許文献１記載のアクティブマトリクス基板では、図４８に示すように、各画素領域に、トランジスタ（ＴＦＴ）１５６、制御電極１５７、補助容量電極１５８、および２つの画素電極１６１ａ・１６１ｂが形成されている。２つの画素電極１６１ａおよび１６１ｂは、データ信号線１５５に沿って並べられている。トランジスタ（ＴＦＴ）１５６のソース電極１５６ｓは、配線１５９を介して制御電極１５７および補助容量電極１５８に電気的に接続されている。画素電極１６１ｂは、絶縁膜に形成されたコンタクトホール１６０ａを介して補助容量電極１５８と電気的に接続している。また、電気的にフローティングとなる画素電極１６１ａは、絶縁層を介して制御電極１５７に重なっているため、画素電極１６１ａは画素電極１６１ｂに対して容量結合されている（容量結合型の画素分割方式）。

　このアクティブマトリクス基板を用いた液晶表示装置では、画素電極１６１ｂに対応する副画素を明副画素、画素電極１６１ａに対応する副画素を暗副画素とすることができ、これら明副画素・暗副画素の面積階調によって中間調を表示することができる。

日本国公開特許公報「特開２００６－３９２９０号公報（公開日：２００６年２月９日）」

　しかしながら、図４８のアクティブマトリクス基板では、例えば、コンタクトホール１６０ａにおいて、製造工程時に層間絶縁膜へのホールの形成が不充分なために補助容量電極１５８と画素電極１６１ｂとの接触不良が生じてしまった場合、各画素電極１６１ａ・１６１ｂに対してデータ信号線からの信号電位が正確に伝わらなくなってしまう。

　このように、従来のアクティブマトリクス基板では、コンタクトホールにおける接触不良が原因により画素欠陥が生じることで、歩留まりが低下するおそれがある。

　また、特許文献１には、アクティブマトリクス基板の他の構成例として、図４９に示すものが提案されている。図４９に示すアクティブマトリクス基板においても、１つの画素領域に２つの画素電極１５１ａおよび１５１ｂが設けられている。但し、画素電極の形状が図４８とは異なっており、電気的にフローティングとなる画素電極１５１ａの周囲を、画素電極１５１ｂが囲んでいる。この画素電極１５１ｂは、２つのコンタクトホール１２０ａ，１２０ｂ及び配線１１９を介してトランジスタ（ＴＦＴ）１１６のソース電極１１６ｓと電気的に接続されている。

　しかしながら、図４９のアクティブマトリクス基板では、ＴＦＴ１１６のソース電極１１６ａから引き出された配線１１９が長いために、断線のおそれが高くなってしまう。また、配線１１９が画素電極上に長く配置されているために、開口率が低下してしまうという問題も起こる。

　上記課題に鑑み、本発明では、容量結合型の画素分割方式のアクティブマトリクス基板において、開口率を低下させることなく歩留まりを向上させうる構成を提案する。

　本アクティブマトリクス基板は、走査信号線と、データ信号線と、走査信号線およびデータ信号線に接続されたトランジスタとを備え、１つの画素領域に、第１および第２画素電極が設けられたアクティブマトリクス基板であって、上記第１画素電極は、上記トランジスタを介して上記データ信号線に接続されており、上記第１および第２画素電極のうちの一方の画素電極に電気的に接続された容量電極を備え、上記容量電極は、第１および第２コンタクトホールを介して上記一方の画素電極に接続されているとともに、上記第１および第２画素電極のうちの他方の画素電極との間で容量を形成しており、上記トランジスタの一方の導通電極は、第３コンタクトホールを介して上記第１画素電極に接続されていることを特徴としている。

　上記構成では、容量結合型の画素分割方式のアクティブマトリクス基板において、１画素領域に設けられた第１および第２画素電極の間を容量結合する一つの容量電極に対して、第１および第２コンタクトホールという２つのコンタクトホールが設けられている。これにより、製造工程等において一方のコンタクトホールに接触不良などの不具合が発生しても他方のコンタクトホールによって第１および第２画素電極の容量結合を維持することができる。

　また、上記構成では、容量電極は、第１および第２コンタクトホールを介して一方の画素電極に接続されているため、上記トランジスタを介した第１画素電極とデータ信号線との接続とは独立して、容量電極と画素電極との接続を行うことができる。これにより、容量電極の配置位置の自由度が高まるとともに、トランジスタからの引き出し配線を長くする必要がなくなるため、開口率の低下を抑えることができる。

　これにより、開口率を低下させることなく、本アクティブマトリクス基板およびこれを備えた液晶パネルの製造歩留まりを高めることができる。

　本アクティブマトリクス基板では、上記トランジスタの一方の導通電極と、上記容量電極とが同層に形成されていてもよい。これにより、アクティブマトリクス基板のレイヤー構造および製造工程を簡易化することができる。

　本アクティブマトリクス基板では、上記容量電極の少なくとも一部が、上記トランジスタのチャネルを覆う層間絶縁膜を介して上記他方の画素電極と重なっている構成とすることもできる。

　本アクティブマトリクス基板では、上記第１および第２画素電極の外周は複数の辺からなるとともに、上記第１画素電極の一辺と上記第２画素電極の一辺とが隣接しており、上記容量電極は、この隣接する２辺の間隙の一部と上記第１画素電極の一部と上記第２画素電極の一部とに重なるように配されている構成とすることもできる。

　本アクティブマトリクス基板では、上記トランジスタの一方の導通電極と上記容量電極とは、切り離されており、上記容量電極が上記第１および第２コンタクトホールを介して上記第１画素電極に接続され、上記容量電極と上記第２画素電極との間で容量を形成している構成としてもよい。

　上記の構成によれば、トランジスタの一方の導通電極と容量電極とが切り離され、かつ、それぞれが別々のコンタクトホールを介して第１画素電極と接続されていることにより、開口率の低下をより抑えることができる。

　本アクティブマトリクス基板では、上記容量電極は、第１および第２コンタクトホールを介して上記第２画素電極に接続されており、上記第１画素電極との間で容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、走査信号線の延伸方向を行方向として、上記第１および第２画素電極が列方向に並べられていてもよい。

　上記のアクティブマトリクス基板では、走査信号線の延伸方向を行方向として、上記第１および第２画素電極が列方向に並べられており、上記行方向に隣り合う２つの画素領域について、その一方の画素領域における上記第１画素電極と、他方の画素領域における上記第２画素電極とが行方向に隣接している構成とすることもできる。

　本アクティブマトリクス基板では、上記第１画素電極が上記第２画素電極を取り囲んでいる構成とすることもできる。

　本アクティブマトリクス基板では、上記第２画素電極が上記第１画素電極を取り囲んでいる構成とすることもできる。

　本アクティブマトリクス基板では、上記一方の画素電極あるいはこれに電気的に接続された導電体と容量を形成するとともに、上記他方の画素電極あるいはこれに電気的に接続された導電体と容量を形成する保持容量配線をさらに備える構成とすることもできる。この場合、上記保持容量配線は、上記画素領域の中央を横切るように上記走査信号線と同方向に延伸している構成とすることもできる。また、上記容量電極が、上記保持容量配線と容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、上記層間絶縁膜は無機絶縁膜とこれよりも厚い有機絶縁膜とからなるが、上記容量電極と重畳する部分の少なくとも一部については、有機絶縁膜が除去されている構成とすることもできる。

　本アクティブマトリクス基板では、上記層間絶縁膜は、上記容量電極の一部と重なる領域を含む、上記有機絶縁膜が除去されてなる薄膜部を有し、上記容量電極は、走査信号線の延伸方向に沿って配されるとともに、上記容量電極は上記薄膜部の対向する２辺をそれぞれ跨いでいる構成とすることもできる。

　これにより、例えば、容量電極と、第１または第２画素電極との間で結合容量が形成される構成において、容量電極が行方向にずれた場合でも、薄膜部における容量電極と画素電極との重なり面積を一定に保ちやすくなり、２つの容量（結合容量）の総量が変化しにくいという効果が得られる。

　本アクティブマトリクス基板では、上記薄膜部は、上記第１および第２画素電極のいずれか一方と重なっている構成とすることもできる。

　これにより、例えば、容量電極と、第１または第２画素電極との間で結合容量が形成される構成の場合、上記効果に加えて、容量電極と第１または第２画素電極との短絡の可能性を低減することができるという効果が得られる。

　本アクティブマトリクス基板では、上記第１および第２画素電極の間隙が配向規制構造物として機能する構成とすることもできる。

　本アクティブマトリクス基板では、上記第１画素電極が上記第２画素電極を取り囲んでおり、上記第２画素電極の外周には互いに平行な２つの辺が含まれるとともに、上記第１画素電極の外周には上記２つの辺の一方と第１間隙を介して対向する辺と、他方と第２間隙を介して対向する辺とが含まれ、上記容量電極が、上記第１間隙および上記第２間隙を横切って、上記第１画素電極の一部および第２画素電極の一部に重なるように配されている構成とすることもできる。

　これにより、第１および第２画素電極のアライメントが容量電極に対して上記間隙に直交する方向にずれた場合でも、容量電極と第２画素電極との重なり面積を一定に保つことができ、結合容量の総量が変化しにくいというメリットがある。

　本アクティブマトリクス基板において、上記１つの画素領域内には、第１および第２画素電極に加え、該第１画素電極に電気的に接続された第３画素電極がさらに設けられており、上記容量電極は、第１および第２コンタクトホールを介して上記第１画素電極に接続されているとともに、上記第２画素電極との間で容量を形成しており、さらに、第４および第５コンタクトホールを介して上記第３画素電極に接続されているとともに、上記第２画素電極との間で容量を形成している第２容量電極を備えている構成とすることもできる。

　本アクティブマトリクス基板において、上記１つの画素領域内には、第１および第２画素電極に加え、該第１画素電極に電気的に接続された第３画素電極がさらに設けられており、上記容量電極は、第１および第２コンタクトホールを介して上記第２画素電極に接続されているとともに、上記第１画素電極との間で容量を形成しており、さらに、第４および第５コンタクトホールを介して上記第２画素電極に接続されているとともに、上記第３画素電極との間で容量を形成している第２容量電極を備えている構成とすることもできる。

　本アクティブマトリクス基板において、上記１つの画素領域内には、第１および第２画素電極に加え、第３画素電極がさらに設けられており、上記容量電極は、第１および第２コンタクトホールを介して上記第１画素電極に接続されているとともに、上記第２画素電極との間で容量を形成しており、さらに、第４および第５コンタクトホールを介して上記第１画素電極に接続されているとともに、上記第３画素電極との間で容量を形成している第２容量電極を備えている構成とすることもできる。

　本アクティブマトリクス基板において、上記１つの画素領域内には、第１および第２画素電極に加え、第３画素電極がさらに設けられており、上記容量電極は、第１および第２コンタクトホールを介して上記第２画素電極に接続されているとともに、上記第１画素電極との間で容量を形成しており、さらに、第４および第５コンタクトホールを介して上記第３画素電極に接続されているとともに、上記第１画素電極との間で容量を形成している第２容量電極を備えている構成とすることもできる。

　本アクティブマトリクス基板は、上記画素領域に第１および第２保持容量配線をさらに備え、上記容量電極が上記第１保持容量配線と容量を形成し、上記第２容量電極が上記第２保持容量配線と容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、上記容量電極は、上記走査信号線と同層に形成されている構成とすることもできる。

　本アクティブマトリクス基板では、上記容量電極は、上記走査信号線を覆うゲート絶縁膜と上記トランジスタのチャネルを覆う層間絶縁膜とを介して上記他方の画素電極と重なっている構成とすることもできる。

　本アクティブマトリクス基板は、上記ゲート絶縁膜を介して上記容量電極に重なるとともに、上記他方の画素電極に電気的に接続された第３容量電極をさらに備え、上記容量電極は、上記第３容量電極との間で容量を形成している構成とすることもできる。

　本アクティブマトリクス基板では、上記第３容量電極は、上記層間絶縁膜を介して上記他方の画素電極に重なっている構成とすることもできる。

　本アクティブマトリクス基板では、上記第３容量電極は、２つのコンタクトホールを介して上記他方の画素電極に電気的に接続されている構成とすることもできる。

　本アクティブマトリクス基板では、上記容量電極と上記一方の画素電極とが、上記ゲート絶縁膜および上記層間絶縁膜を貫く上記第１および第２コンタクトホールを介して接続されている構成とすることもできる。

　本液晶パネルは上記アクティブマトリクス基板を備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。また、本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。

　以上のように、本発明は、容量結合型の画素分割方式のアクティブマトリクス基板において、第１および第２画素電極のうちの一方の画素電極に電気的に接続された容量電極を備え、上記容量電極は、第１および第２コンタクトホールを介して上記一方の画素電極に接続されているとともに、上記第１および第２画素電極のうちの他方の画素電極との間で容量を形成するというものである。

　これにより、開口率を低下させることなく、アクティブマトリクス基板およびこれを備えた液晶パネルの製造歩留まりを高めることができる。

本実施の形態１にかかる液晶パネルの構成を示す回路図である。図１の液晶パネルの一具体例を示す平面図である。図２のＡ－Ｂ矢視断面図である。図２の変形構成におけるＡ－Ｂ矢視断面図である。図１の液晶パネルを備えた液晶表示装置の駆動方法を示すタイミングチャートである。図５の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。図１に示す液晶パネルの他の具体例を示す平面図である。図２の液晶パネルの修正方法を示す平面図である。図１に示す液晶パネルの他の具体例を示す平面図である。図１に示す液晶パネルの他の具体例を示す平面図である。本実施の形態１にかかる液晶パネルの他の構成を示す回路図である。図１１の液晶パネルを備えた液晶表示装置に図５の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。図１１に示す液晶パネルの具体例を示す平面図である。本実施の形態１にかかる液晶パネルの他の構成を示す回路図である。図１４に示す液晶パネルの具体例を示す平面図である。本実施の形態２にかかる液晶パネルの構成を示す回路図である。図１６に示す液晶パネルの具体例を示す平面図である。図１６に示す液晶パネルの他の具体例を示す平面図である。図１６に示す液晶パネルの他の具体例を示す平面図である。図１６に示す液晶パネルの他の具体例を示す平面図である。図１６に示す液晶パネルの他の具体例を示す平面図である。図１６に示す液晶パネルの他の具体例を示す平面図である。本実施の形態２にかかる液晶パネルの他の構成を示す回路図である。図２３に示す液晶パネルの具体例を示す平面図である。本実施の形態２にかかる液晶パネルの他の構成を示す回路図である。図２５に示す液晶パネルの具体例を示す平面図である。図２５に示す液晶パネルの他の具体例を示す平面図である。図２５に示す液晶パネルの他の具体例を示す平面図である。本実施の形態３にかかる液晶パネルの構成を示す回路図である。図２９に示す液晶パネルの具体例を示す平面図である。図２９に示す液晶パネルの他の具体例を示す平面図である。図２９に示す液晶パネルの他の具体例を示す平面図である。本実施の形態４にかかる液晶パネルの他の構成を示す回路図である。図３３に示す液晶パネルの具体例を示す平面図である。図３３に示す液晶パネルの他の具体例を示す平面図である。図３３に示す液晶パネルの変形例を示す平面図である。本実施の形態５にかかる液晶パネルの構成を示す平面図である。図３７のＡ－Ｂ矢視断面図である。本実施の形態５にかかる液晶パネルの他の構成を示す平面図である。図３９のＡ－Ｂ矢視断面図である。本実施の形態５にかかる液晶パネルの他の構成を示す平面図である。図４１のＡ－Ｂ矢視断面図である。本液晶表示ユニットおよび本液晶表示装置の構成を示す模式図であり、（ａ）は本液晶表示ユニットの構成を示し、（ｂ）は本液晶表示装置の構成を示す。本液晶表示装置の全体構成を説明するブロック図である。本液晶表示装置の機能を説明するブロック図である。本テレビジョン受像機の機能を説明するブロック図である。本テレビジョン受像機の構成を示す分解斜視図である。従来の液晶パネルの構成を示す平面図である。従来の液晶パネルの構成を示す平面図である。

　本発明にかかる実施の形態の例を、図１～図４７を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶パネル（あるいはこれに用いられるアクティブマトリクス基板）を備えた液晶表示装置の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、液晶パネルに形成される配向規制用構造物については、適宜省略記載している。

　〔実施の形態１〕
　図１は実施の形態１にかかる液晶パネルの一部を示す等価回路図である。図１に示すように、本液晶パネルは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５ｙ）、行方向（図中左右方向）に延伸する走査信号線（１６ｘ・１６ｙ）、行および列方向に並べられた画素（１０１～１０４）、保持容量配線（１８ｐ・１８ｑ）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一である。なお、画素１０１・１０２が含まれる画素列と、画素１０３・１０４が含まれる画素列とが隣接し、画素１０１・１０３が含まれる画素行と、画素１０２・１０４が含まれる画素行とが隣接している。

　本液晶パネルでは、１つの画素に対応して１本のデータ信号線と１本の走査信号線とが設けられる。１つの画素に２つの画素電極が列方向に並べられて設けられ、画素１０１に設けられた２つの画素電極１７ａ・１７ｂ、および画素１０２に設けられた２つの画素電極１７ｃ・１７ｄが一列に配されるともに、画素１０３に設けられた２つの画素電極１７Ａ・１７Ｂ、および画素１０４に設けられた２つの画素電極１７Ｃ・１７Ｄが一列に配され、画素電極１７ａと１７Ａ、画素電極１７ｂと１７Ｂ、画素電極１７ｃと１７Ｃ、画素電極１７ｄと１７Ｄが、それぞれ行方向に隣接している。また、保持容量配線１８ｐが画素１０１・１０３それぞれを横切り、保持容量配線１８ｑが画素１０２・１０４それぞれを横切っている。

　画素１０１では、画素電極１７ａ・１７ｂが、結合容量Ｃａｂを介して接続され、画素電極１７ａが、走査信号線１６ｘに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ａと保持容量配線１８ｐとの間に保持容量Ｃｈａが形成され、画素電極１７ｂと保持容量配線１８ｐとの間に保持容量Ｃｈｂが形成され、画素電極１７ａおよび共通電極ｃｏｍ間に液晶容量Ｃｌａが形成され、画素電極１７ｂおよび共通電極ｃｏｍ間に液晶容量Ｃｌｂが形成されている。

　また、画素１０１と列方向に隣接する画素１０２では、画素電極１７ｃ・１７ｄが、結合容量Ｃｃｄを介して接続され、画素電極１７ｃが、走査信号線１６ｙに接続されたトランジスタ１２ｃを介してデータ信号線１５ｘに接続され、画素電極１７ｃと保持容量配線１８ｑとの間に保持容量Ｃｈｃが形成され、画素電極１７ｄと保持容量配線１８ｑとの間に保持容量Ｃｈｄが形成され、画素電極１７ｃおよび共通電極ｃｏｍ間に液晶容量Ｃｌｃが形成され、画素電極１７ｄおよび共通電極ｃｏｍ間に液晶容量Ｃｌｄが形成されている。

　また、画素１０１と行方向に隣接する画素１０３では、画素電極１７Ａ・１７Ｂが、結合容量ＣＡＢを介して接続され、画素電極１７Ａが、走査信号線１６ｘに接続されたトランジスタ１２Ａを介してデータ信号線１５ｙに接続され、画素電極１７Ａと保持容量配線１８ｐとの間に保持容量ＣｈＡが形成され、画素電極１７Ｂと保持容量配線１８ｐとの間に保持容量ＣｈＢが形成され、画素電極１７Ａおよび共通電極ｃｏｍ間に液晶容量ＣｌＡが形成され、画素電極１７Ｂおよび共通電極ｃｏｍ間に液晶容量ＣｌＢが形成されている。

　なお、本実施形態では、各トランジスタを介してデータ信号線に接続されている側の画素電極１７ａ・１７Ａ・１７ｃ・１７Ｃが第１画素電極に相当し、それぞれの画素領域に設けられた他方の画素電極１７ｂ・１７Ｂ・１７ｄ・１７Ｄが第２画素電極に相当する。この点に関しては、以降で説明する各実施形態において特に断らない限り、同様に適用される。

　本液晶パネルを備えた液晶表示装置では、順次走査が行われ、走査信号線１６ｘ、１６ｙが順次選択される。例えば、走査信号線１６ｘが選択された場合には、画素電極１７ａがデータ信号線１５ｘに（トランジスタ１２ａを介して）接続され、画素電極１７ａと画素電極１７ｂとが結合容量Ｃａｂを介して容量結合されているため、Ｃｌａの容量値＝Ｃｌｂの容量値＝Ｃｌとし、Ｃｈａの容量値＝Ｃｈｂの容量値＝Ｃｈ、Ｃａｂの容量値＝Ｃとし、トランジスタ１２ａがＯＦＦした後の画素電極１７ａの電位をＶａ、トランジスタ１２ａがＯＦＦした後の画素電極１７ｂの電位をＶｂとすれば、Ｖｂ＝Ｖａ×〔Ｃ／（Ｃｌ＋Ｃｈ＋Ｃ）〕となる。すなわち、|Ｖａ|≧|Ｖｂ|（なお、例えば|Ｖａ|は、Ｖａとｃｏｍ電位＝Ｖｃｏｍとの電位差を意味する）であるため、中間調表示時には画素電極１７ａを含む副画素を明副画素、画素電極１７ｂを含む副画素を暗副画素とし、これら明・暗副画素の面積階調によって表示を行うことができる。これにより、上記液晶表示装置の視野角特性を高めることができる。

　図１の画素１０１の具体例を図２に示す。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、長方形形状の画素電極１７ａと長方形形状の画素電極１７ｂとが列方向に並べられており、第１画素電極の外周をなす４辺のうち１辺と第２画素電極の外周をなす４辺のうち１辺とが隣接している。行方向に延伸する保持容量配線１８ｐは、画素電極１７ｂと重なるように配されている。

　そして、容量電極３７ａが、保持容量配線１８ｐおよび画素電極１７ｂに重なるように配されている。より詳細には、容量電極３７ａは、保持容量配線１８ｐの延伸方向と同一方向に延伸して、保持容量配線１８ｐおよび画素電極１７ｂに重なっている。

　走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクトホール６７ａを介して画素電極１７ａに接続されている。

　容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａには、その延伸方向の両端部に画素電極１７ａ側に延びる２つの引き出し配線２８ａ・２９ａが設けられており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１参照）が形成される。

　さらに、容量電極３７ａがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ（図１参照）が形成される。そして、画素電極１７ｂと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ（図１参照）が形成される。

　図３は図２のＡ－Ｂ矢視断面図である。同図に示すように、本液晶パネルは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。

　アクティブマトリクス基板３では、ガラス基板３１上に、走査信号線１６ｘおよび保持容量配線１８ｐが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２の上層には、半導体層２４（ｉ層およびｎ＋層）と、ｎ＋層に接する、ソース電極８ａおよびドレイン電極９ａと、ドレイン引き出し配線２７ａと、容量電極３７ａと、容量電極３７ａからの引き出し配線２８ａ・２９ａが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。無機層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール６７ａでは、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａとドレイン引き出し配線２７ａとが接続される。コンタクトホール４１ａでは、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａ（一方の画素電極）と容量電極３７ａとが引き出し配線２８ａを介して接続される。同様に、コンタクトホール４２ａでは、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａ（一方の画素電極）と容量電極３７ａとが引き出し配線２９ａを介して接続される。また、容量電極３７ａは、無機層間絶縁膜２５を介して画素電極１７ｂ（他方の画素電極）と重なっており、これによって、結合容量Ｃａｂ（図１参照）が形成される。

　また、容量電極３７ａは無機ゲート絶縁膜２２を介して保持容量配線１８ｐと重なっており、これによって、保持容量Ｃｈａ（図１参照）が形成される。また、画素電極１７ｂと保持容量配線１８ｐとが、無機層間絶縁膜２５および無機ゲート絶縁膜２２を介して重なっており、これによって、保持容量Ｃｈｂ（図１参照）が形成される。

　一方、カラーフィルタ基板３０では、ガラス基板３２上に着色層１４が形成され、その上層に共通電極（ｃｏｍ）４８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。

　図５は図１および図２に示す液晶パネルを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、ＳｖおよびＳＶは、隣接する２本のデータ信号線（例えば、１５ｘ・１５ｙ）それぞれに供給される信号電位を示し、Ｇｘ・Ｇｙは走査信号線１６ｘ・１６ｙに供給されるゲートオンパルス信号、Ｖａ・Ｖｂ、ＶＡ・ＶＢ、Ｖｃ・Ｖｄはそれぞれ、画素電極１７ａ・１７ｂ、１７Ａ・１７Ｂ、１７ｃ・１７ｄの電位を示している。

　この駆動方法では、図５に示されるように、走査信号線を順次選択し、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給する。

　具体的には、連続するフレームＦ１・Ｆ２において、Ｆ１では、走査信号線を順次選択（例えば、走査信号線１６ｘ・１６ｙをこの順に選択）し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５ｙ）には、１番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にプラス極性の信号電位を供給する。これにより、図５に示すように、|Ｖａ|≧|Ｖｂ|，|Ｖｃ|≧|Ｖｄ|，|ＶＡ|≧|ＶＢ|となり、画素電極１７ａ（プラス極性）を含む副画素は明副画素（以下、「明」）、画素電極１７ｂ（プラス極性）を含む副画素は暗副画素（以下、「暗」）となり、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」となり、画素電極１７Ａ（マイナス極性）を含む副画素は「明」、画素電極１７Ｂ（マイナス極性）を含む副画素は「暗」となり、全体としては、図６の（ａ）のようになる。

　また、Ｆ２では、走査信号線を順次選択（例えば、走査信号線１６ｘ・１６ｙをこの順に選択）し、隣接する２本のデータ信号線の一方（例えば、データ信号線１５ｘ）には、１番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７ｃの書き込み期間含む）にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方（例えば、データ信号線１５ｙ）には、１番目の水平走査期間（例えば、画素電極１７Ａの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間（例えば、画素電極１７Ｃの書き込み期間含む）にマイナス極性の信号電位を供給する。これにより、図５に示すように、|Ｖａ|≧|Ｖｂ|，|Ｖｃ|≧|Ｖｄ|，|ＶＡ|≧|ＶＢ|となり、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となり、画素電極１７ｃ（プラス極性）を含む副画素は「明」、画素電極１７ｄ（プラス極性）を含む副画素は「暗」となり、画素電極１７Ａ（プラス極性）を含む副画素は「明」、画素電極１７Ｂ（プラス極性）を含む副画素は「暗」となり、全体としては、図６の（ｂ）のようになる。

　なお、図２では配向規制用構造物の記載を省略しているが、例えばＭＶＡ（マルチドメインバーティカルアライメント）方式の液晶パネルでは、例えば図７に示すように、画素電極１７ａに配向規制用のスリットＳ１～Ｓ４が設けられ、カラーフィルタ基板の画素電極１７ａに対応する部分に配向規制用のリブＬ１・Ｌ２が設けられ、画素電極１７ｂに配向規制用のスリットＳ５～Ｓ８が設けられ、カラーフィルタ基板の画素電極１７ｂに対応する部分に配向規制用のリブＬ３・Ｌ４が設けられる。なお、上記のような配向規制用のリブを設ける代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けてもよい。

　図２の構成では、トランジスタ１２ａのドレイン電極９ａを、コンタクトホール６７ａを介して画素電極１７ａに接続し、画素電極１７ａと容量電極３７ａとをコンタクトホール４１ａおよび４２ａを介して接続している。こうすれば、ドレイン電極９ａと容量電極３７ａとを接続するドレイン引き出し配線を短縮でき、開口率を高めることができる。また、図２の液晶パネルでは、画素電極１７ａと容量電極３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、容量電極３７ａと、保持容量配線１８ｐあるいは画素電極１７ｂとが（製造工程等において）短絡してしまった場合には、図８に示すように、短絡箇所に近い側のコンタクトホール４１ａ内の部分をレーザ等により除去（トリミング）して当該コンタクトホール４１ａにおいて画素電極１７ａと容量電極３７ａとを電気的に切り離すとともに、他方のコンタクトホール４２ａと短絡箇所との間で容量電極３７ａをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　上記の修正工程を行うために、保持容量配線１８ｐにおける容量電極３７ａとの重なり部分の中央付近には、図８に示すように、開口部５４が形成されている。アクティブマトリクス基板の段階で上記修正工程を行う場合には、アクティブマトリクス基板の裏面（ガラス基板側）から、保持容量配線１８ｐの開口部５４を通して容量電極３７ａにレーザを照射してこれを切断する（図８参照）。

　なお、コンタクトホール４１ａをトリミングする代わりに、アクティブマトリクス基板のおもて面（ガラス基板の反対側）から、画素電極１７ａ・１７ｂの間隙を介して、引き出し配線２８ａにレーザを照射し、これを切断することで、画素電極１７ａと容量電極３７ａとを電気的に切り離してもよい。

　以上から、本実施の形態によれば、液晶パネルやこれに用いられるアクティブマトリクス基板の製造歩留まりを高めることができる。なお、図４９に示す従来のアクティブマトリクス基板では、制御電極１１８と容量配線１１３とが短絡してしまった場合、引き出し配線１１９を切断することで画素電極１５１ｂへの信号電位の書き込みは可能となるものの、画素電極１５１ａが、画素電極１５１ｂに容量結合されなくなってしまう。

　また、図２の液晶パネルでは、容量電極３７ａが、画素電極１７ｂおよび保持容量配線１８ｐと重なっている。このように、結合容量を形成するために設けた容量電極３７ａを、保持容量を形成するための電極としても機能させることで、開口率を高めることができる。

　次に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。また、アクティブマトリクス基板製造工程および組み立て工程の少なくとも一方の途中あるいはその後に検査工程を行い、検査工程において画素（副画素）欠陥が検出された場合には、その修正をするための修正工程が追加される。

　以下に、アクティブマトリクス基板製造工程について説明する。

　まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å～３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターンニングを行い、走査信号線やトランジスタのゲート電極（走査信号線がゲート電極を兼ねる場合もある）および保持容量配線を形成する。

　次いで、走査信号線などが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å～５０００Å程度）を成膜し、ゲート絶縁膜を形成する。

　続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å～３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å～７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。

　続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å～３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターンニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、ドレイン引き出し配線、容量電極、容量電極からの引き出し配線を形成する。

　さらに、ソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。

　次いで、データ信号線などが形成された基板全体に、ＣＶＤ法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ２０００Å～５０００Å）を成膜して、無機層間絶縁膜を形成する。

　その後、ＰＥＰ技術により層間絶縁膜をエッチング除去して、コンタクトホールを形成する。続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å～２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングし、各画素電極を形成する。

　最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ５００Å～１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板は製造される。

　以下に、カラーフィルタ基板製造工程について説明する。

　まず、ガラス、プラスチックなどの基板上（基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターンニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。

　続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、共通電極（ｃｏｍ）を形成する。

　最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ５００Å～１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。

　以下に、組み立て工程について、説明する。

　まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。

　次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。

　最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。

　以下に、アクティブマトリクス基板製造工程の途中（例えば、画素電極形成後で配向膜の形成前）あるいはアクティブマトリクス基板製造工程後に行う第１検査工程について説明する。第１検査工程では、アクティブマトリクス基板に対して、外観検査や電気光学検査などを行うことにより、短絡発生箇所（短絡部）を検出する。短絡には、例えば、容量電極と保持容量配線との短絡や容量電極と画素電極との短絡がある。なお、外観検査とは、ＣＣＤカメラなどにより、配線パターンを光学的に検査するものであり、電気光学検査とは、アクティブマトリクス基板に対向するようにモジュレータ（電気光学素子）を設置した後、アクティブマトリクス基板とモジュレータとの間に電圧を印加させると共に光を入射させて、その光の輝度の変化をＣＣＤカメラで捉えることで配線パターンを電気光学的に検査するものである。

　短絡箇所が検出された場合には、短絡した容量電極あるいはこれに接続する導電体部分（例えば、ドレイン引き出し配線）をレーザ切断する修正工程を行う。このレーザ切断には、例えば、ＹＡＧ（Yttrium Aluminium Garnet）レーザの第４高調波（波長２６６ｎｍ）を用いる。こうすれば、切断精度を高めることができる。なお、容量電極と保持容量配線とが重なっている部分において、容量電極を切断することができるように、保持容量配線１８ｐにおける容量電極３７ａとの重なり部分の中央付近に、開口部５４を形成しておくことが好ましい（図８参照）。

　また、短絡箇所が検出された場合に、短絡した容量電極にコンタクトホールを介して接続する画素電極のうち、該コンタクトホール内の部分をレーザ等により除去（トリミング）する修正工程を行う場合もある。なお、第１検査工程後に行われる修正工程では、通常、アクティブマトリクス基板のおもて面（画素電極側）あるいは裏面（基板側）からのレーザ照射が可能である。

　なお、第１検査工程および修正工程は、画素電極の形成後のほか、容量電極の形成後、または、トランジスタのチャネル形成後に行ってもよい。こうすれば、製造工程のより初期の段階で欠陥を修正することができ、アクティブマトリクス基板の製造歩留りを高めることができる。

　次に、組み立て工程の後に行う第２検査工程について説明する。この第２検査工程では、液晶パネルに対して点灯検査を行うことにより、短絡箇所を検出する。短絡には、例えば、容量電極と保持容量配線との短絡や容量電極と画素電極との短絡がある。具体的には、例えば、各走査信号線にバイアス電圧－１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴをオン状態にする。さらに、各データ信号線に１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力して、各ＴＦＴのソース電極およびドレイン電極を介して画素電極に±２Ｖに対応した信号電位を書き込む。同時に、共通電極（ｃｏｍ）および保持容量配線に直流で－１Ｖの電位の共通電極検査信号を入力する。このとき、画素電極と共通電極との間で構成される液晶容量、および保持容量配線と容量電極との間で構成される保持容量に電圧が印加され、その画素電極で構成する副画素が点灯状態になる。そして、例えば容量電極と保持容量配線との短絡箇所では、その画素電極と保持容量配線が導通して、黒点となる（ノーマリーブラック）。これにより、短絡箇所が検出される。

　短絡箇所が検出された場合には、短絡した容量電極あるいはこれに接続する導電体部分（例えば、ドレイン引き出し配線）をレーザ切断する修正工程を行う。なお、第２検査工程後に行われる修正工程では、通常、アクティブマトリクス基板の裏面（アクティブマトリクス基板の基板側）からレーザ照射を行うこととなる。

　ところで、図２のＡ－Ｂ断面を図４のように構成することもできる。すなわち、ガラス基板３１上に厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とを形成し、画素電極の下層に薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成する。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。なおこの場合には、図４に示すように、有機ゲート絶縁膜２１については容量電極３７ａ下に位置する部分を刳り貫いておき、有機層間絶縁膜２６については容量電極３７ａ上に位置する部分を刳り貫いておくことが好ましい。こうすれば、結合容量（Ｃａｂ）の容量値および保持容量（Ｃｈａ・Ｃｈｂ）の容量値を十分に確保しながら、上記の効果を得ることができる。

　また、有機層間絶縁膜２６の刳り貫き部（薄膜部５１ａ）は、図９の点線部で示すような領域であることがより好ましい。具体的には、図９に示すように、薄膜部５１ａは第１辺（Ｊ１）～第４辺（Ｊ４）により矩形状に形成され、容量電極３７ａは、保持容量配線１８ｐの延伸方向に沿って配置されているとともに、薄膜部５１ａの第１辺（Ｊ１）および第１辺（Ｊ１）に対向する第３辺（Ｊ３）を跨いでいる。これにより、容量電極３７ａが行方向にずれた場合でも、薄膜部５１ａにおける容量電極３７ａおよび画素電極１７ｂの重なり面積を一定に保ちやすくなり、２つの容量（結合容量）の総量が変化しにくいという効果が得られる。なお、この構成は、本実施の形態において後述する各液晶パネルにも適用可能であることは言うまでもない。

　なお、図４に示すように、有機層間絶縁膜２６の厚さは無機層間絶縁膜２５の厚さと比較して大きいために、有機層間絶縁膜２６が設けられている構成では、製造工程時に絶縁膜へのホールの形成が不充分となりやすく、コンタクトホールの形成不良が起こりやすくなる。そのため、本発明のように、一つの容量電極３７ａに対して２つのコンタクトホール４１ａ・４２ａを設けておくことの効果はより高くなる。つまり、何れか一方のコンタクトホールにおいて接触不良がおきた場合でも、他方のコンタクトホールによって電気的な接続を実現することができるため、画素欠陥が生じにくくなり、歩留まりを向上させることができる。

　図４の無機層間絶縁膜２５、有機層間絶縁膜２６およびコンタクトホール６７ａ・４１ａ・４２ａは、例えば以下のようにして形成することができる。すなわち、トランジスタ（ＴＦＴ）やデータ信号線を形成した後、ＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ_４ガスとＯ_２ガスとの混合ガスを用いて、無機層間絶縁膜２５をドライエッチングする。具体的には、例えば、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、ＣＦ_４ガスとＯ_２ガスとの混合ガスでドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については（有機層間絶縁膜の）残膜が除去され、コンタクトホール部分については有機層間絶縁膜下の無機層間絶縁膜が除去されることになる。なお、有機ゲート絶縁膜２１や有機層間絶縁膜２６は、例えば、ＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよく、また、有機ゲート絶縁膜２１や有機層間絶縁膜２６に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていてもよい。

　ここで、保持容量Ｃｈｂの容量値は信頼性の観点から大きい方が好ましい。そこで、保持容量Ｃｈｂは、図１０に示す構成により形成されていてもよい。すなわち、図１０に示すように、容量電極３７ａと同層に形成された保持容量電極３９ｂが、コンタクトホール６９ｂを介して画素電極１７ｂに接続されることによって、保持容量電極３９ｂと保持容量配線１８ｐとの間で保持容量Ｃｈｂが形成される。この構成の場合には、図２のように画素電極１７ｂと保持容量配線１８ｐとの間で保持容量Ｃｈｂを形成する場合に比べて、それらの間に介在する絶縁膜を少なく（薄く）できるため、保持容量値を稼ぐことができる。また、保持容量Ｃｈｂを形成する絶縁膜を薄くできるため、保持容量値の大きさを変えずに保持容量配線１８ｐの幅を狭くすることもでき、信頼性を低下させることなく開口率の向上が図れるという効果も得られる。

　ここで、図１の液晶パネルを図１１に示す構成としてもよい。図１１では、行方向に隣り合う２つの画素の一方ではトランジスタに近接する方の画素電極を該トランジスタに接続し、他方ではトランジスタから遠い方の画素電極を該トランジスタに接続している。

　図１１の液晶パネルを備えた液晶表示装置においてデータ信号線１５ｘ・１５ｙを図５のように駆動すると、フレームＦ１では、画素電極１７ａ（プラス極性）を含む副画素は「明」、画素電極１７ｂ（プラス極性）を含む副画素は「暗」となり、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」となり、画素電極１７Ａ（マイナス極性）を含む副画素は「暗」、画素電極１７Ｂ（マイナス極性）を含む副画素は「明」となり、全体としては、図１２の（ａ）のようになる。また、フレームＦ２では、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」となり、画素電極１７ｃ（プラス極性）を含む副画素は「明」、画素電極１７ｄ（プラス極性）を含む副画素は「暗」となり、画素電極１７Ａ（プラス極性）を含む副画素は「暗」、画素電極１７Ｂ（プラス極性）を含む副画素は「明」となり、全体としては、図１２の（ｂ）のようになる。

　図１１の液晶パネルによれば、明副画素同士が行方向に並んだり、暗副画素同士が行方向に並んだりすることがなくなるため、行方向のスジムラを低減することができる。

　図１１の画素１０１・１０３の具体例を図１３に示す。同図に示されるように、画素１０１では、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、長方形形状の画素電極１７ａと長方形形状の画素電極１７ｂとが列方向に並べられており、第１画素電極の外周をなす４辺のうち１辺と第２画素電極の外周をなす４辺のうち１辺とが隣接している。また、行方向に延伸する保持容量配線１８ｐが、この隣接する２辺の間隙（画素電極１７ａ・１７ｂの間隙）全体と重なるように配されている。そして、容量電極３７ａが、保持容量配線１８ｐおよび画素電極１７ｂに重なるように配されている。

　より詳細には、容量電極３７ａは、保持容量配線１８ｐの延伸方向と同一方向に延伸して、保持容量配線１８ｐおよび画素電極１７ｂに重なっている。

　容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａには、その延伸方向の両端部に画素電極１７ａ側に延びる２つの引き出し配線２８ａ・２９ａが設けられており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１１参照）が形成される。

　さらに、容量電極３７ａがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ（図１１参照）の多くが形成される。また、画素電極１７ｂと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ（図１１参照）が形成される。

　一方、画素１０３では、データ信号線１５ｙおよび走査信号線１６ｘの交差部近傍にトランジスタ１２Ａが配され、両信号線（１５ｙ・１６ｘ）で画される画素領域に、長方形形状の画素電極１７Ａと長方形形状の画素電極１７Ｂとが列方向に並べられており、第１画素電極の外周をなす４辺のうち１辺と第２画素電極の外周をなす４辺のうち１辺とが隣接している。また、行方向に延伸する保持容量配線１８ｐが、この隣接する２辺の間隙（画素電極１７Ａ・１７Ｂの間隙）全体と重なるように配されている。そして、容量電極３７Ｂが、保持容量配線１８ｐおよび画素電極１７Ａに重なるように配されている。

　より詳細には、容量電極３７Ｂは、保持容量配線１８ｐの延伸方向と同一方向に延伸して、保持容量配線１８ｐおよび画素電極１７Ａに重なっている。

　走査信号線１６ｘ上には、トランジスタ１２Ａのソース電極８Ａおよびドレイン電極９Ａが形成され、ソース電極８Ａはデータ信号線１５ｙに接続される。ドレイン電極９Ａはドレイン引き出し配線２７Ａに接続されている。ドレイン引き出し配線２７Ａは、同層に形成された容量電極３７Ｂに繋がるとともに各コンタクトホール４１Ｂを介して画素電極１７Ｂに接続されている。また、容量電極３７Ｂの端部（引き出し配線２７Ａとの接続部とは反対側の端部）には、画素電極１７Ｂ側に延びる引き出し配線２９Ｂが設けられており、その先端部は、各コンタクトホール４２Ｂを介して画素電極１７Ｂに接続されている。容量電極３７Ｂは層間絶縁膜を介して画素電極１７Ａと重なっており、両者の重なり部分に画素電極１７Ａ・１７Ｂ間の結合容量ＣＡＢ（図１１参照）が形成される。

　さらに、容量電極３７Ｂがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量ＣｈＢ（図１１参照）の多くが形成される。また、画素電極１７Ａと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量ＣｈＡ（図１１参照）が形成される。

　ここで、上述した各液晶パネルでは、容量電極が、明副画素となる副画素に対応する画素電極に電気的に接続される構成であるが、これに限定されない。本液晶パネルは、図１４のように、容量電極が、暗副画素となる副画素に対応する画素電極に電気的に接続される構成であってもよい。図１４の画素の具体例１０１を図１５に示す。

　図１５の液晶パネルでは、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、長方形形状の画素電極１７ａと長方形形状の画素電極１７ｂとが列方向に並べられており、第１画素電極の外周をなす４辺のうち１辺と第２画素電極の外周をなす４辺のうち１辺とが隣接している。行方向に延伸する保持容量配線１８ｐは、画素電極１７ａと重なるように配されている。

　そして、容量電極３７ｂが、保持容量配線１８ｐおよび画素電極１７ａに重なるように配されている。より詳細には、容量電極３７ｂは、保持容量配線１８ｐの延伸方向と同一方向に延伸して、保持容量配線１８ｐおよび画素電極１７ａに重なっている。

　走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクトホール６７ａを介して画素電極１７ａに接続される。

　容量電極３７ｂは、層間絶縁膜を介して画素電極１７ａと重なっている。また、容量電極３７ｂには、その延伸方向の両端部に画素電極１７ｂ側に延びる２つの引き出し配線２８ｂ・２９ｂが設けられており、その先端部は、各コンタクトホール４１ｂ・４２ｂを介して画素電極１７ｂに接続されている。これにより、容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１４参照）が形成される。

　さらに、容量電極３７ｂがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈｂ（図１４参照）が形成される。そして、画素電極１７ａと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ（図１４参照）が形成される。

　図１５の液晶パネルでは、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。

　図１５の液晶パネルでは、画素電極１７ａと容量電極３７ｂとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ｂと画素電極１７ｂとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ｂと画素電極１７ｂとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、容量電極３７ｂと画素電極１７ａとが短絡した場合には、図８に示す場合と同様に、短絡箇所に近い側のコンタクトホール（例えば、コンタクトホール４１ｂ）内の部分をレーザ等により除去（トリミング）して画素電極１７ａと容量電極３７ｂとを電気的に切り離すとともに、他方のコンタクトホール（例えば、コンタクトホール４２ｂ）と短絡箇所との間で容量電極３７ｂをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。なお、上記の修正工程を行うことができるように、保持容量配線１８ｐにおける容量電極３７ｂとの重なり部分の中央付近には、開口部が形成されていることが好ましい。

　なお、コンタクトホール４１ｂをトリミングする代わりに、アクティブマトリクス基板のおもて面（ガラス基板の反対側）から、画素電極１７ａ・１７ｂの間隙を介して、引き出し配線２８ｂにレーザを照射し、これを切断することで、画素電極１７ａと容量電極３７ｂとを電気的に切り離してもよい。

　なお、図１４に示したような、暗副画素となる副画素に対応する画素電極に容量電極を電気的に接続する構成は、上述した各液晶パネルにも適用可能であることはいうまでもない。

　〔実施の形態２〕
　図１６は実施の形態２にかかる液晶パネルの一部を示す等価回路図である。図１６に示すように、本液晶パネルでは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５ｙ）、行方向（図中左右方向）に延伸する走査信号線（１６ｘ・１６ｙ）、行および列方向に並べられた画素（１０１～１０４）、保持容量配線（１８ｐ・１８ｑ）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一である。なお、画素１０１・１０２が含まれる画素列と、画素１０３・１０４が含まれる画素列とが隣接し、画素１０１・１０３が含まれる画素行と、画素１０２・１０４が含まれる画素行とが隣接している。

　本液晶パネルでは、１つの画素に対応して１本のデータ信号線と１本の走査信号線とが設けられる。また、１画素に、２つの画素電極が、その一方が他方を取り囲むように設けられている。画素１０１には、画素電極１７ｂとこれを取り囲む画素電極１７ａとが設けられ、画素１０２には、画素電極１７ｄとこれを取り囲む画素電極１７ｃとが設けられ、画素１０３には、画素電極１７Ｂとこれを取り囲む画素電極１７Ａとが設けられ、画素１０４には、画素電極１７Ｄとこれを取り囲む画素電極１７Ｃとが設けられている。

　図１６の画素１０１の具体例を図１７に示す。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、行方向に視てＶ字形状をなす画素電極１７ｂとこれを取り囲む画素電極１７ａとが配され、保持容量配線１８ｐが画素中央を横切って行方向に延伸している。具体的には、画素電極１７ｂは、保持容量配線１８ｐ上にあって行方向に対して略９０°をなす第１辺と、第１辺の一端から行方向に対して略４５°をなして延伸する第２辺と、第１辺の他端から行方向に対して略３１５°をなして延伸する第３辺と、保持容量配線１８ｐ上に一端を有し、第２辺に平行でかつこれよりも短い４辺と、第４辺の一端に接続され、第３辺に平行でかつこれよりも短い５辺と、第２および第４辺とを繋ぐ第６辺と、第３および第５辺を繋ぐ第７辺とを備えており、画素電極１７ａの内周は、上記第１～第７辺に対向する７つの辺からなる。

　なお、画素電極１７ｂの第１辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第１間隙Ｋ１となっており、画素電極１７ｂの第２辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第２間隙Ｋ２となっており、画素電極１７ｂの第３辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第３間隙Ｋ３となっており、画素電極１７ｂの第４辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第４間隙Ｋ４となっており、画素電極１７ｂの第５辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第５間隙Ｋ５となっている。

　そして、容量電極３７ａが、第１間隙Ｋ１と画素電極１７ａと画素電極１７ｂとに重なるように配されている。より詳細には、容量電極３７ａは、行方向に対して略９０°をなす第１の部分３７ａａと、該第１の部分の各端部に接続され行方向に対して略平行な第２の部分３７ａｂおよび第３の部分３７ａｃとで構成されている。これにより、容量電極３７ａは、保持容量配線１８ｐとの重畳部分において「コ」の字形状を有している。

　走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクトホール６７ａを介して画素電極１７ａに接続される。

　容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａは、その第２の部分３７ａｂおよび第３の部分３７ａｃが画素電極１７ａ側にまで延伸しており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１６参照）が形成される。

　さらに、容量電極３７ａがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ（図１６参照）の多くが形成される。そして、画素電極１７ｂと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ（図１６参照）が形成される。

　図１７の液晶パネルでは、トランジスタ１２ａのドレイン電極９ａを、コンタクトホール６７ａを介して画素電極１７ａに接続し、画素電極１７ａと容量電極３７ａとをコンタクトホール４１ａおよび４２ａを介して接続している。こうすれば、ドレイン電極９ａと容量電極３７ａとを接続するドレイン引き出し配線を短縮でき、開口率を高めることができる。また、図１７の液晶パネルでは、画素電極１７ａと容量電極３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、容量電極３７ａと保持容量配線１８ｐあるいは画素電極１７ｂとが短絡した場合には、短絡箇所に近い側のコンタクトホール（例えば、コンタクトホール４１ａ）内の部分をレーザ等により除去（トリミング）するとともに、他方のコンタクトホール（例えば、コンタクトホール４２ａ）と短絡箇所との間で容量電極３７ａをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。なお、上記の修正工程を行うことができるように、保持容量配線１８ｐにおける容量電極３７ａとの重なり部分の中央付近（例えば、保持容量配線１８ｐにおける容量電極３７ａの第１の部分３７ａａとの重なり部分）には、開口部が形成されていることが好ましい。

　以上から、本実施の形態によれば、画素領域の開口率を低下させることなく、液晶パネルやこれに用いられるアクティブマトリクス基板の製造歩留まりを高めることができる。

　また、図１７の液晶パネルでは、容量電極３７ａは画素電極１７ｂおよび保持容量配線１８ｐと重なっている。このように、結合容量を形成するために設けた容量電極３７を、保持容量を形成するための電極としても機能させることで、開口率をさらに高めることができる。

　また、図１７の液晶パネルでは、電気的にフローティングとなる画素電極１７ｂを画素電極１７ａが取り囲んでいるため、この画素電極１７ａがシールド電極として機能し、画素電極１７ｂへの電荷の飛び込み等を抑制することができる。これにより、画素電極１７ｂを含む副画素（暗副画素）の焼き付きを抑制することができる。

　なお、図１７では配向規制用構造物の記載を省略しているが、例えばＭＶＡ（マルチドメインバーティカルアライメント）方式の液晶パネルでは、例えば図１８に示すように、画素電極１７ａ・１７ｂの間隙Ｋ２～Ｋ５が配向規制用構造物として機能し、カラーフィルタ基板の画素電極１７ｂに対応する部分に、間隙Ｋ２・Ｋ４に平行なリブＬ３と、間隙Ｋ３・Ｋ５に平行なリブＬ４とが設けられ、カラーフィルタ基板の画素電極１７ａに対応する部分に、間隙Ｋ２・Ｋ４に平行なリブＬ１・Ｌ５と、間隙Ｋ３・Ｋ５に平行なリブＬ２・Ｌ６とが設けられる。なお、上記のような配向規制用のリブを設ける代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けてもよい。

　図１７の画素１０１を図１９のように変形してもよい。図１９の構成では、容量電極３７ａは、第３間隙Ｋ３と交差するように行方向に対して２２５°をなして延伸するように配置されており、保持容量配線１８ｐとは重ならない。容量電極３７ａの形状自体は、図１７に示す容量電極３７ａと略同一である。

　なお、トランジスタ１２ａのドレイン電極９ａは、ドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａはコンタクトホール６７ａを介して画素電極１７ａに接続される。

　第１の部分３７ａａ、第２の部分３７ａｂおよび第３の部分３７ａｃで構成される容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａは、その第２の部分３７ａｂおよび第３の部分３７ａｃが画素電極１７ａ側にまで延伸しており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１６参照）が形成される。

　また、画素電極１７ａの一部がゲート絶縁膜および層間絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ（図１６参照）が形成される。また、画素電極１７ｂの一部がゲート絶縁膜および層間絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈｂ（図１６参照）が形成される。

　図１９の液晶パネルでは、容量電極３７ａと画素電極１７ｂとが短絡した場合には、短絡箇所に近い側のコンタクトホール（例えば、コンタクトホール４１ａ）内の部分をレーザ等により除去（トリミング）するとともに、他方のコンタクトホール（例えば、コンタクトホール４２ａ）と短絡箇所との間で容量電極３７ａをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、コンタクトホールをトリミングする代わりに、アクティブマトリクス基板のおもて面（ガラス基板の反対側）から、第３間隙Ｋ３を介して、容量電極３７ａにレーザを照射し、これを切断することで、画素電極１７ａと容量電極３７ａとを電気的に切り離してもよい。

　図１９の画素１０１を図２０のように変形してもよい。図２０の構成では、保持容量配線１８ｐから、画素電極１７ｂの第１辺、第２辺、第６辺および第４辺と重なるように延伸して再び保持容量配線１８ｐに合流する保持容量配線延伸部１８ｘと、保持容量配線１８ｐから、画素電極１７ｂの第１辺、第３辺、第７辺および第５辺と重なるように延伸して再び保持容量配線１８ｐに合流する保持容量配線延伸部１８ｙとが設けられている。

　図２０の液晶パネルでは、電気的にフローティングとなる画素電極１７ｂを取り囲む保持容量配線延伸部１８ｘ・１８ｙが、画素電極１７ｂのシールド電極として機能するため、画素電極１７ｂへの電荷の飛び込み等をより効果的に抑制することができる。これにより、画素電極１７ｂを含む副画素（暗副画素）の焼き付きを抑制することができる。

　図１６の画素１０１の他の具体例を図２１に示す。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、行方向に視て台形形状をなす画素電極１７ｂとこれを取り囲む画素電極１７ａとが配され、保持容量配線１８ｐが画素中央を横切って行方向に延伸している。具体的には、画素電極１７ｂは、保持容量配線１８ｐと交差し、行方向に対して略９０°をなす第１辺と、第１辺に平行で保持容量配線１８ｐと交差する第２辺と、第１辺の一端から行方向に対して略４５°をなして延伸する第３辺と、第１辺の他端から行方向に対して略３１５°をなして延伸する第４辺と、を備えており、画素電極１７ａの内周は上記第１～第４辺に対向する４つの辺からなり、画素電極１７ａの外周は長方形形状である。

　なお、画素電極１７ｂの第１辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第１間隙Ｋ１となっており、画素電極１７ｂの第２辺とこれに対向する画素電極１７ａの内周の一辺との間隙が第２間隙Ｋ２となっている。容量電極３７ａは、画素電極１７ａ第１間隙Ｋ１、画素電極１７ｂ、および第２間隙Ｋ２に重なるように配されている。

　より詳細には、容量電極３７ａは、第１間隙Ｋ１および第２間隙Ｋ２と交差するように行方向に延伸する形状であって、保持容量配線１８ｐと重なるように行方向に配置されている。すなわち、容量電極３７ａは、保持容量配線１８ｐと重なり、かつ、行方向に画素電極１７ｂを横切るように配置されている。

　容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａは、その行方向の両端部が画素電極１７ａ側にまで延伸しており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１６参照）が形成される。

　図２１の液晶パネルでは、トランジスタ１２ａのドレイン電極９ａを、コンタクトホール６７ａを介して画素電極１７ａに接続し、画素電極１７ａと容量電極３７ａとをコンタクトホール４１ａおよび４２ａを介して接続している。こうすれば、ドレイン電極９ａと容量電極３７ａとを接続するドレイン引き出し配線を短縮でき、開口率を高めることができる。また、図２１の液晶パネルでは、画素電極１７ａと容量電極３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、容量電極３７ａと保持容量配線１８ｐあるいは画素電極１７ｂとが短絡した場合には、短絡箇所に近い側のコンタクトホール（例えば、コンタクトホール４１ａ）内の部分をレーザ等により除去（トリミング）するとともに、他方のコンタクトホール（例えば、コンタクトホール４２ａ）と短絡箇所との間で容量電極３７ａをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。なお、上記の修正工程を行うことができるように、保持容量配線１８ｐにおける容量電極３７ａとの重なり部分の中央付近には、開口部が形成されていることが好ましい。

　以上から、本実施の形態によれば、液晶パネルやこれに用いられるアクティブマトリクス基板の製造歩留まりを高めることができる。

　また、図２１の液晶パネルでは、容量電極３７ａが、保持容量配線１８ｐと重なるように保持容量配線１８ｐの延伸方向（行方向）に配されている。また、容量電極３７ａは、第１間隙Ｋ１および第２間隙Ｋ２を横切って、画素電極１７ａ側にまで延伸している。そのため、画素電極１７ａ・１７ｂのアライメントが容量電極３７ａに対して行方向にずれた場合でも、容量電極３７ａおよび画素電極１７ｂの重なり面積を一定に保つことができ、結合容量Ｃａｂの総量が変化しにくいというメリットがある。

　また、図２１の液晶パネルでは、容量電極３７ａは、画素電極１７ｂおよび保持容量配線１８ｐと重なっている。このように、結合容量を形成するために設けた容量電極３７ａを、保持容量を形成するための電極としても機能させることで、開口率を高めることができる。

　さらに、容量電極３７ａを行方向に延伸する形状とし、かつこれらを保持容量配線１８ｐと重なるように行方向に並べているため、保持容量配線１８ｐの線幅を小さくすることができる。これにより、開口率を一層高めることができる。

　なお、保持容量Ｃｈｂの容量値は信頼性の観点から大きい方が好ましい。そこで、保持容量Ｃｈｂは、図２２に示す構成により形成されていてもよい。すなわち、図２２に示すように、容量電極３７ａと同層に形成された保持容量電極３９ｂが、コンタクトホール６９ｂを介して画素電極１７ｂに接続されることによって、保持容量電極３９ｂと保持容量配線１８ｐとの間で保持容量Ｃｈｂが形成される。この構成の場合には、図２１のように画素電極１７ｂと保持容量配線１８ｐとの間で保持容量Ｃｈｂを形成する場合に比べて、それらの間に介在する絶縁膜を少なく（薄く）できるため、保持容量値を稼ぐことができる。また、保持容量Ｃｈｂを形成する絶縁膜を薄くできるため、保持容量値の大きさを変えずに保持容量配線１８ｐの幅を狭くすることもでき、信頼性を低下させることなく開口率の向上が図れるという効果も得られる。

　ここで、図１６では、１つの画素に設けられた２つの画素電極の一方が他方を取り囲んでおり、この取り囲んでいる方の画素電極をトランジスタに接続しているがこれに限定されない。図２３に示すように、１つの画素に設けられた２つの画素電極の一方が他方を取り囲んでおり、この取り囲まれている方の画素電極をトランジスタに接続することもできる。

　図２３の画素１０１の具体例を図２４に示す。同図に示すように、画素電極１７ａ・１７ｂおよび保持容量配線１８ｐの形状および配置は図１７と同じである。なお、図２３および図２４に示す実施形態では、画素電極１７ｂが第１画素電極に相当し、画素電極１７ａが第２画素電極に相当する。

　容量電極３７ｂは、第２間隙Ｋ２と画素電極１７ａと画素電極１７ｂとに重なるように配されている。つまり、図２４の構成では、容量電極３７ｂは、第２間隙Ｋ２と交差するように行方向に対して略１３５°をなして延伸するように配置されており、保持容量配線１８ｐとは重ならない。容量電極３７ｂの形状自体は、図１７に示す容量電極３７ａと略同一である。

　走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａおよびコンタクトホール６７ｂを介して画素電極１７ｂに接続される。

　第１の部分３７ｂａ、第２の部分３７ｂｂおよび第３の部分３７ｂｃで構成される容量電極３７ｂは、層間絶縁膜を介して画素電極１７ａと重なっている。また、容量電極３７ｂは、その第２の部分３７ｂｂおよび第３の部分３７ｂｃが画素電極１７ｂ側にまで延伸しており、その先端部は、各コンタクトホール４１ｂ・４２ｂを介して画素電極１７ｂに接続されている。これにより、容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図２３参照）が形成される。

　また、画素電極１７ａの一部がゲート絶縁膜および層間絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ（図２３参照）が形成される。また、画素電極１７ｂの一部がゲート絶縁膜および層間絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈｂ（図２３参照）が形成される。

　図２４の液晶パネルでは、画素電極１７ａを含む副画素は「暗」、画素電極１７ｂを含む副画素は「明」となる。

　図２４の液晶パネルでは、画素電極１７ｂと容量電極３７ｂとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ｂと画素電極１７ｂとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ｂと画素電極１７ｂとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　以上から、上記の形態によれば、液晶パネルやこれに用いられるアクティブマトリクス基板の製造歩留まりを高めることができる。但し、開口率の低下を抑えるという観点からは、図２４に示す構成よりも、トランジスタ１２ａにより近い位置に配置されている画素電極１７ａとドレイン電極９ａとが接続されている構成（例えば、図１９に示す構成）のほうが好ましい。

　また、図２４の液晶パネルでは、暗副画素に対応する画素電極１７ａが、明副画素に対応する画素電極１７ｂを取り囲んでいる構成であるため、空間周波数の高い映像を鮮明に表示することができるという効果がある。

　ここで、上述した各液晶パネルでは、容量電極が、明副画素となる副画素に対応する画素電極に電気的に接続される構成であるが、これに限定されない。本液晶パネルは、図２５のように、容量電極が、暗副画素となる副画素に対応する画素電極に電気的に接続される構成であってもよい。図２５の画素の具体例１０１を図２６に示す。

　図２６の液晶パネルでは、図２１の液晶パネルと同様、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、行方向に視て台形形状をなす画素電極１７ｂとこれを取り囲む画素電極１７ａとが配され、保持容量配線１８ｐが画素中央を横切って行方向に延伸している。

　より詳細には、容量電極３７ｂは、第１間隙Ｋ１および第２間隙Ｋ２と交差するように行方向に延伸する形状であり、保持容量配線１８ｐと重なるように行方向に配置されている。すなわち、容量電極３７ｂは、保持容量配線１８ｐと重なり、かつ、行方向に画素電極１７ｂを横切るように配置されている。

　容量電極３７ｂは、層間絶縁膜を介して画素電極１７ｂと重なっているとともに、その行方向の両端部が画素電極１７ａ側にまで延伸し、層間絶縁膜を介して画素電極１７ａと重なっている。そして、容量電極３７ｂは、２つのコンタクトホール４１ｂ・４２ｂを介して画素電極１７ｂに接続されている。便宜上、容量電極３７ｂを、中央部分３７ｂａ、左端部分３７ｂｂ、および、右端部分３７ｂｃに分けると、中央部分３７ｂａと左端部分３７ｂｂとの間にコンタクトホール４１ｂが存在し、中央部分３７ｂａと右端部分３７ｂｃとの間にコンタクトホール４２ｂが存在する。

　そして、左端部分３７ｂｂは、第１間隙Ｋ１を横切って、画素電極１７ａ側まで延伸し、右端部分３７ｂｃは、第２間隙Ｋ２を横切って、画素電極１７ａ側まで延伸している。これにより、容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図２５参照）が形成される。

　さらに、容量電極３７ｂがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈｂ（図２５参照）の多くが形成される。そして、画素電極１７ａと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ（図２５参照）が形成される。

　これにより、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。

　図２６の液晶パネルでは、画素電極１７ｂと容量電極３７ｂとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ｂと画素電極１７ｂとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ｂと画素電極１７ｂとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　なお、図２６に示したような、暗副画素となる副画素に対応する画素電極に容量電極を電気的に接続する構成は、上述した各液晶パネルにも適用可能であることはいうまでもない。

　ところで、本実施の形態２にかかる液晶パネルにおいても、実施の形態１にかかる液晶パネル（図４参照）と同様、ガラス基板３１上に厚い有機ゲート絶縁膜２１と薄い無機ゲート絶縁膜２２とを形成し、画素電極の下層に薄い無機層間絶縁膜２５と厚い有機層間絶縁膜２６とを形成してもよい。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。なおこの場合には、例えば図２７の点線部で示す領域において、図４に示したように、有機ゲート絶縁膜２１については容量電極３７ａ下に位置する部分を刳り貫いておき、有機層間絶縁膜２６については容量電極３７ａ上に位置する部分を刳り貫いておくことが好ましい。こうすれば、結合容量（Ｃａｂ）の容量値および保持容量（Ｃｈａ・Ｃｈｂ）の容量値を十分に確保しながら、上記の効果を得ることができる。

　また、図２７における有機層間絶縁膜２６の刳り貫き部（薄膜部５１ａ）は、第１辺（Ｊ１）～第４辺（Ｊ４）により矩形状に形成され、容量電極３７ａが第１辺（Ｊ１）および第１辺（Ｊ１）に対向する第３辺（Ｊ３）を跨いでいるため、容量電極３７ａが行方向にずれた場合でも、容量電極３７ａおよび画素電極１７ｂの重なり面積がほぼ一定となり、結合容量の総量が変化しにくいという効果が得られる。

　また、図２７の薄膜部５１ａは、図２８に示すように、画素電極１７ｂのみと重なるように、画素電極１７ｂの領域内に形成されていてもよい。すなわち、矩形状の薄膜部５１ａを形成する第１辺（Ｊ１）～第４辺（Ｊ４）が画素電極１７ｂの領域内に位置するように構成される。これにより、上記の図２７の構成により得られる効果（結合容量の総量が変化しにくい）に加えて、薄膜部５１ａにおける容量電極３７ａと画素電極１７ｂとの重なり面積が少なくなるため、容量電極３７aと画素電極１７ｂとの短絡の可能性を低減することができるという効果が得られる。

　〔実施の形態３〕
　図２９は、実施の形態３にかかる液晶パネルの一部を示す等価回路図である。図２９に示すように、本液晶パネルでは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５ｙ）、行方向（図中左右方向）に延伸する走査信号線（１６ｘ・１６ｙ）、行および列方向に並べられた画素（１０１～１０４）、保持容量配線（１８ｐ～１８ｓ）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一である。なお、画素１０１・１０２が含まれる画素列と、画素１０３・１０４が含まれる画素列とが隣接し、画素１０１・１０３が含まれる画素行と、画素１０２・１０４が含まれる画素行とが隣接している。

　本液晶パネルでは、１つの画素に対応して１本のデータ信号線と１本の走査信号線と２本の保持容量配線とが設けられる。また、１画素に、３つの画素電極が設けられており、画素１０１には、画素電極１７ａ・１７ｂ・１７ａ′が設けられ、画素１０２には、画素電極１７ｃ・１７ｄ・１７ｃ′が設けられ、画素１０３には、画素電極１７Ａ・１７Ｂ・１７Ａ′が設けられ、画素１０４には、画素電極１７Ｃ・１７Ｄ・１７Ｃ′が設けられている。

　図２９の画素１０１の具体例を図３０に示す。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、台形形状をなす画素電極１７ａと、保持容量配線１８ｐの行方向に対して略３１５°の位置に、画素電極１７ａを１８０°回転した状態の形状と略一致する台形形状をなす画素電極１７ａ′と、これら画素電極１７ａ・１７ａ′を除いた領域において、画素電極１７ａ・１７ａ′の形状に対応する（かみ合う）ように配される画素電極１７ｂとを有する。また、保持容量配線１８ｐ・１８ｒは互いに平行に配され、保持容量配線１８ｐが画素電極１７ａ・１７ｂを横切って行方向に延伸し、保持容量配線１８ｒが画素電極１７ｂ・１７ａ′を横切って行方向に延伸している。

　このような構成により、画素電極１７ａ・１７ｂ・１７ａ′は、それぞれ、画素電極１７ａの一部が走査信号線１６ｘに近接し、画素電極１７ａ′の一部が、走査信号線１６ｙに近接し、画素電極１７ｂの一方の端部が走査信号線１６ｘに近接するとともに、他方の端部が走査信号線１６ｙに近接するように配されている。換言すると、画素電極１７ａ・１７ａ′それぞれの少なくとも一部が、走査信号線１６ｘ・１６ｙのそれぞれに近接して配されるとともに、画素電極１７ｂは、走査信号線１６ｘ・１６ｙ同士を繋ぐように、列方向に延びて配されている。容量電極３７ａは、保持容量配線１８ｐおよび画素電極１７ａ・１７ｂに重なるように配され、容量電極３８ａは、保持容量配線１８ｒおよび画素電極１７ｂ・１７ａ′に重なるように配されている。

　より詳細には、容量電極３７ａは、行方向に対して略９０°をなす第１の部分３７ａａと、該第１の部分の各端部に接続され行方向に対して略平行な第２の部分３７ａｂおよび第３の部分３７ａｃとで構成されている。これにより、容量電極３７ａは、保持容量配線１８ｐとの重畳部分において「コ」の字形状を有している。

　また、容量電極３８ａは、行方向に対して略９０°をなす第１の部分３８ａａと、該第１の部分の各端部に接続され行方向に対して略平行な第２の部分３８ａｂおよび第３の部分３８ａｃとで構成されている。これにより、容量電極３８ａは、保持容量配線１８ｒとの重畳部分において「コ」の字形状を有している。容量電極３８ａは、容量電極３７ａを１８０°回転した状態の形状と略一致する形状をなしている。

　走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクトホール６７ａを介して画素電極１７ａに接続される。画素電極１７ａにはコンタクトホール２１１ａを介して中継配線２２０ａが接続され、中継配線２２０ａはコンタクトホール２１２ａを介して画素電極１７ａ′に接続される。

　容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａは、その第２の部分３７ａｂおよび第３の部分３７ａｃが画素電極１７ａ側にまで延伸しており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ１（図２９参照）が形成される。

　容量電極３８ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３８ａは、その第２の部分３８ａｂおよび第３の部分３８ａｃが画素電極１７ａ′側にまで延伸しており、その先端部は、各コンタクトホール４３ａ・４４ａを介して画素電極１７ａ′に接続されている。これにより、容量電極３８ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ′・１７ｂ間の結合容量Ｃａｂ２（図２９参照）が形成される。

　また、容量電極３７ａがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ１（図２９参照）の多くが形成され、容量電極３８ａがゲート絶縁膜を介して保持容量配線１８ｒと重なっており、両者の重なり部分に保持容量Ｃｈａ２（図２９参照）の多くが形成される。また、画素電極１７ｂと保持容量配線１８ｐとが層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ１（図２９参照）が形成され、画素電極１７ｂと保持容量配線１８ｒとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ２（図２９参照）が形成される。

　図３０の液晶パネルでは、画素電極１７ａ・１７ａ′を含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。

　図３０の液晶パネルでは、画素電極１７ａ・１７ａ′と画素電極１７ｂとを、２つの結合容量（Ｃａｂ１・Ｃａｂ２）によって接続（容量結合）しているため、例えば、図３０のＰで、容量電極３７ａと画素電極１７ｂとが（製造工程等において）短絡してしまった場合には、容量電極３７ａを、コンタクトホール４１ａ・４２ａと短絡箇所との間でそれぞれレーザ切断する修正工程を行うことにより、画素電極１７ａ・１７ｂ・１７ａ′の容量結合を維持することができる。なお、容量電極３８ａと画素電極１７ｂとが短絡した場合には、容量電極３８ａを、コンタクトホール４３ａ・４４ａと短絡箇所との間でそれぞれレーザ切断すればよい。

　なお、容量電極３７ａと保持容量配線１８ｐあるいは画素電極１７ｂとが短絡してしまった場合に、画素電極１７ａのうちコンタクトホール４１ａおよび４２ａ内の部分をレーザ等により除去（トリミング）して画素電極１７ａと容量電極３７ａとを電気的に切り離すことによっても、画素電極１７ａ・１７ｂ・１７ａ′の容量結合を維持することができる。

　また、図３０の液晶パネルでは、画素電極１７ａと容量電極３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。同様に、画素電極１７ａ′と容量電極３８ａとの間も、２つのコンタクトホールによって接続されているため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合でも、他方のコンタクトホールにおいて容量電極３８ａと画素電極１７ａ′との接続が得られるため、画素電極１７ａ′・１７ｂの容量結合を維持することができる。

　また、図３０の液晶パネルでは、容量電極３７ａは、保持容量配線１８ｐの延伸方向と同一方向に延伸して、保持容量配線１８ｐおよび画素電極１７ａ・１７ｂに重なり、容量電極３８ａは、容量電極３７ａを１８０°回転した状態の形状と略一致する形状をなして、保持容量配線１８ｒの延伸方向と同一方向に延伸して、保持容量配線１８ｒおよび画素電極１７ｂ・１７ａ′に重なっている。そのため、画素電極１７ａ・１７ｂ・１７ａ′のアライメントが容量電極３７ａ・３８ａに対して行方向にずれた場合でも、容量電極３７ａおよび画素電極１７ｂの重なり面積と、容量電極３８ａおよび画素電極１７ｂの重なり面積とが補償し合うこととなり、２つの結合容量（Ｃａｂ１・Ｃａｂ２）の総量が変化しにくいというメリットがある。

　また、図３０の液晶パネルでは、容量電極３７ａは、画素電極１７ｂおよび保持容量配線１８ｐと重なり、容量電極３８ａは、画素電極１７ｂおよび保持容量配線１８ｒと重なっている。このように、結合容量を形成するために設けた容量電極３７ａ・３８ａを、保持容量を形成するための電極としても機能させることで、開口率を高めることができる。

　さらに、容量電極３７ａ・３８ａを行方向に延伸する形状とし、かつこれらを保持容量配線１８ｐ・１８ｒと重なるように配しているため、保持容量配線１８ｐ・１８ｒの線幅を小さくすることができる。これにより、開口率を一層高めることができる。

　図３０の画素１０１を図３１のように変形してもよい。図３１の構成では、図３０の画素電極１７ａ・１７ａ′どうしが画素電極１７ｂの外周領域において、ＩＴＯなどからなる接続部１７ａａを介して互いに接続されている。すなわち、画素電極１７ａ・１７ａ′により一体的に形成される画素電極が画素電極１７ｂを取り囲むように設けられている。これにより、図３０に示す、画素電極１７ａ・１７ａ′どうしを接続するためのコンタクトホール２１１ａ・２１２ａおよび中継配線２１０ａが不要になるため、開口率を高めることができる。

　また、電気的にフローティングとなる画素電極１７ｂを画素電極１７ａ・１７ａ′が取り囲んでいるため、画素電極１７ａ・１７ａ′がシールド電極として機能し、画素電極１７ｂへの電荷の飛び込み等を抑制することができる。これにより、画素電極１７ｂを含む副画素（暗副画素）の焼き付きを抑制することができる。

　ここで、上述した液晶パネルでは、容量電極が、明副画素となる副画素に対応する画素電極に電気的に接続される構成であるが、これに限定されない。本液晶パネルは、容量電極が、暗副画素となる副画素に対応する画素電極に電気的に接続される構成であってもよい。この構成の画素の具体例１０１を図３２に示す。

　図３２の液晶パネルでは、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、台形形状をなす画素電極１７ａと、保持容量配線１８ｐの行方向に対して略３１５°の位置に、画素電極１７ａを１８０°回転した状態の形状と略一致する台形形状をなす画素電極１７ａ′と、これら画素電極１７ａ・１７ａ′を除いた領域において、画素電極１７ａ・１７ａ′の形状に対応する（かみ合う）ように配される画素電極１７ｂとを有する。また、保持容量配線１８ｐ・１８ｒは互いに平行に配され、保持容量配線１８ｐが画素電極１７ａ・１７ｂを横切って行方向に延伸し、保持容量配線１８ｒが画素電極１７ｂ・１７ａ′を横切って行方向に延伸している。

　このような構成により、画素電極１７ａ・１７ｂ・１７ａ′は、それぞれ、画素電極１７ａの一部が走査信号線１６ｘに近接し、画素電極１７ａ′の一部が、走査信号線１６ｙに近接し、画素電極１７ｂの一方の端部が走査信号線１６ｘに近接するとともに、他方の端部が走査信号線１６ｙに近接するように配されている。換言すると、画素電極１７ａ・１７ａ′それぞれの少なくとも一部が、走査信号線１６ｘ・１６ｙのそれぞれに近接して配されるとともに、画素電極１７ｂは、走査信号線１６ｘ・１６ｙ同士を繋ぐように、列方向に延びて配されている。容量電極３７ｂは、保持容量配線１８ｐおよび画素電極１７ａ・１７ｂに重なるように配され、容量電極３８ｂは、保持容量配線１８ｒおよび画素電極１７ｂ・１７ａ′に重なるように配されている。

　より詳細には、容量電極３７ｂは、行方向に対して略９０°をなす第１の部分３７ｂａと、該第１の部分の各端部に接続され行方向に対して略平行な第２の部分３７ｂｂおよび第３の部分３７ｂｃとで構成されている。これにより、容量電極３７ｂは、保持容量配線１８ｐとの重畳部分において「コ」の字形状を有している。

　また、容量電極３８ｂは、行方向に対して略９０°をなす第１の部分３８ｂａと、該第１の部分の各端部に接続され行方向に対して略平行な第２の部分３８ｂｂおよび第３の部分３８ｂｃとで構成されている。これにより、容量電極３８ｂは、保持容量配線１８ｒとの重畳部分において「コ」の字形状を有している。容量電極３８ｂは、容量電極３７ｂを１８０°回転した状態の形状と略一致する形状をなしている。

　容量電極３７ｂは、層間絶縁膜を介して画素電極１７ａと重なっている。また、容量電極３７ｂは、その第２の部分３７ｂｂおよび第３の部分３７ｂｃが画素電極１７ｂ側にまで延伸しており、その先端部は、各コンタクトホール４１ｂ・４２ｂを介して画素電極１７ｂに接続されている。これにより、容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ１（図２９参照）が形成される。

　容量電極３８ｂは、層間絶縁膜を介して画素電極１７ａ′と重なっている。また、容量電極３８ｂは、その第２の部分３８ｂｂおよび第３の部分３８ｂｃが画素電極１７ｂ側にまで延伸しており、その先端部は、各コンタクトホール４３ｂ・４４ｂを介して画素電極１７ｂに接続されている。これにより、容量電極３８ｂおよび画素電極１７ａ′の重なり部分に、画素電極１７ａ′・１７ｂ間の結合容量Ｃａｂ２（図２９参照）が形成される。

　また、容量電極３７ｂがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈｂ１（図２９参照）の多くが形成され、容量電極３８ｂがゲート絶縁膜を介して保持容量配線１８ｒと重なっており、両者の重なり部分に保持容量Ｃｈｂ２（図２９参照）の多くが形成される。また、画素電極１７ａと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ１（図２９参照）が形成され、画素電極１７ａ′と保持容量配線１８ｒとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ２（図２９参照）が形成される。

　図３２の液晶パネルでは、画素電極１７ａ・１７ａ′を含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。

　図３２の液晶パネルでは、画素電極１７ａと画素電極１７ｂとを、２つの結合容量（Ｃａｂ１・Ｃａｂ２）によって接続（容量結合）しているため、例えば、図３２のＰで、容量電極３７ｂと画素電極１７ａとが（製造工程等において）短絡してしまった場合には、容量電極３７ｂを、コンタクトホール４１ｂ・４２ｂと短絡箇所との間でそれぞれレーザ切断する修正工程を行うことにより、画素電極１７ａ・１７ｂ・１７ａ′の容量結合を維持することができる。また、容量電極３８ｂと画素電極１７ａ′とが短絡した場合には、容量電極３８ｂを、コンタクトホール４３ｂ・４４ｂと短絡箇所との間でそれぞれレーザ切断すればよい。

　なお、図３２に示したような、暗副画素となる副画素に対応する画素電極に容量電極を電気的に接続する構成は、上述した各液晶パネルにも適用可能であることはいうまでもない。

　〔実施の形態４〕
　図３３は実施の形態４にかかる液晶パネルの一部を示す等価回路図である。図３３に示すように、本液晶パネルでは、列方向（図中上下方向）に延伸するデータ信号線（１５ｘ・１５ｙ）、行方向（図中左右方向）に延伸する走査信号線（１６ｘ・１６ｙ）、行および列方向に並べられた画素（１０１～１０４）、保持容量配線（１８ｐ～１８ｓ）、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一である。なお、画素１０１・１０２が含まれる画素列と、画素１０３・１０４が含まれる画素列とが隣接し、画素１０１・１０３が含まれる画素行と、画素１０２・１０４が含まれる画素行とが隣接している。

　本液晶パネルでは、１つの画素に対応して１本のデータ信号線と１本の走査信号線と２本の保持容量配線とが設けられる。また、１画素に、３つの画素電極が設けられており、画素１０１には、画素電極１７ｂ・１７ａ・１７ｂ′が設けられ、画素１０２には、画素電極１７ｄ・１７ｃ・１７ｄ′が設けられ、画素１０３には、画素電極１７Ｂ・１７Ａ・１７Ｂ′が設けられ、画素１０４には、画素電極１７Ｄ・１７Ｃ・１７Ｄ′が設けられている。

　図３３の画素１０１の具体例を図３４に示す。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、台形形状をなす画素電極１７ｂと、保持容量配線１８ｐの行方向に対して略３１５°の位置に、画素電極１７ｂを１８０°回転した状態の形状と略一致する台形形状をなす画素電極１７ｂ′と、これら画素電極１７ｂ・１７ｂ′を除いた領域において、画素電極１７ｂ・１７ｂ′の形状に対応する（かみ合う）ように配される画素電極１７ａとを有する。また、保持容量配線１８ｐ・１８ｒは互いに平行に配され、保持容量配線１８ｐが画素電極１７ａ・１７ｂを横切って行方向に延伸し、保持容量配線１８ｒが画素電極１７ａ・１７ｂ′を横切って行方向に延伸している。

　このような構成により、画素電極１７ｂ・１７ａ・１７ｂ′は、それぞれ、画素電極１７ｂの一部が走査信号線１６ｘに近接し、画素電極１７ｂ′の一部が、走査信号線１６ｙに近接し、画素電極１７ａの一方の端部が走査信号線１６ｘに近接するとともに、他方の端部が走査信号線１６ｙに近接するように配されている。換言すると、画素電極１７ｂ・１７ｂ′それぞれの少なくとも一部が、走査信号線１６ｘ・１６ｙのそれぞれに近接して配されるとともに、画素電極１７ａは、走査信号線１６ｘ・１６ｙ同士を繋ぐように、列方向に延びて配されている。容量電極３７ａは、保持容量配線１８ｐおよび画素電極１７ａ・１７ｂに重なるように配され、容量電極３８ａは、保持容量配線１８ｒおよび画素電極１７ａ・１７ｂ′に重なるように配されている。

　また、容量電極３７ａと画素電極１７ｂとの重なり部分の面積と、容量電極３８ａと画素電極１７ｂ′との重なり部分の面積とは、同じであることが好ましい。これにより、それぞれの結合容量の値が略等しくなり、各画素電極１７ｂ・１７ｂ′の輝度値をそろえることができる。

　なお、容量電極３７ａと画素電極１７ｂとの重なり部分の面積と、容量電極３８ａと画素電極１７ｂ′との重なり部分の面積とを、意図的に異ならせることで、中間調表示時に３つの輝度値を持たせて視野角特性を向上させることもできる。

　容量電極３７ａは、層間絶縁膜を介して画素電極１７ｂと重なっている。また、容量電極３７ａは、その第２の部分３７ａｂおよび第３の部分３７ａｃが画素電極１７ａ側にまで延伸しており、その先端部は、各コンタクトホール４１ａ・４２ａを介して画素電極１７ａに接続されている。これにより、容量電極３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ１（図３３参照）が形成される。

　容量電極３８ａは、層間絶縁膜を介して画素電極１７ｂ′と重なっている。また、容量電極３８ａは、その第２の部分３８ａｂおよび第３の部分３８ａｃが画素電極１７ａ側にまで延伸しており、その先端部は、各コンタクトホール４３ａ・４４ａを介して画素電極１７ａに接続されている。これにより、容量電極３８ａおよび画素電極１７ｂ′の重なり部分に、画素電極１７ａ・１７ｂ′間の結合容量Ｃａｂ２（図３３参照）が形成される。

　また、容量電極３７ａがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈａ１（図２９参照）の多くが形成され、容量電極３８ａがゲート絶縁膜を介して保持容量配線１８ｒと重なっており、両者の重なり部分に保持容量Ｃｈａ２（図２９参照）の多くが形成される。また、画素電極１７ｂと保持容量配線１８ｐとが層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ１（図２９参照）が形成され、画素電極１７ｂ′と保持容量配線１８ｒとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ２（図２９参照）が形成される。

　図３４の液晶パネルでは、画素電極１７ａを含む副画素は「明」、画素電極１７ｂ・１７ｂ′を含む副画素は「暗」となる。

　図３４の液晶パネルでは、画素電極１７ａと容量電極３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。同様に、画素電極１７ａと容量電極３８ａとの間も、２つのコンタクトホールによって接続されているため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合でも、他方のコンタクトホールにおいて容量電極３８ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂ′の容量結合を維持することができる。

　また、図３４の液晶パネルでは、容量電極３７ａは、保持容量配線１８ｐの延伸方向と同一方向に延伸して、保持容量配線１８ｐおよび画素電極１７ａ・１７ｂに重なり、容量電極３８ａは、容量電極３７ａを１８０°回転した状態の形状と略一致する形状をなして、保持容量配線１８ｒの延伸方向と同一方向に延伸して、保持容量配線１８ｒおよび画素電極１７ａ・１７ｂ′に重なっている。

　また、図３４の液晶パネルでは、容量電極３７ａは、画素電極１７ｂおよび保持容量配線１８ｐと重なり、容量電極３８ａは、画素電極１７ｂ′および保持容量配線１８ｒと重なっている。このように、結合容量を形成するために設けた容量電極３７ａ・３８ａを、保持容量を形成するための電極としても機能させることで、開口率を高めることができる。

　なお、保持容量Ｃｈｂ１・Ｃｈｂ２の容量値は信頼性の観点から大きい方が好ましい。そこで、保持容量Ｃｈｂ１・Ｃｈｂ２は、図３５に示す構成により形成されていてもよい。すなわち、図３５に示すように、容量電極３７ａと同層に形成された保持容量電極３９ｂが、コンタクトホール６９ｂを介して画素電極１７ｂに接続されることによって、保持容量電極３９ｂと保持容量配線１８ｐとの間で保持容量Ｃｈｂ１が形成され、容量電極３８ａと同層に形成された保持容量電極３９ｂ′が、コンタクトホール６９ｂ′を介して画素電極１７ｂ′に接続されることによって、保持容量電極３９ｂ′と保持容量配線１８ｒとの間で保持容量Ｃｈｂ２が形成される。

　この構成の場合には、図３４のように画素電極１７ｂ・１７ｂ′と保持容量配線１８ｐ・１８ｒとの間でそれぞれ保持容量Ｃｈｂ１・Ｃｈｂ２を形成する場合に比べて、それらの間に介在する絶縁膜を少なく（薄く）できるため、保持容量値を稼ぐことができる。また、保持容量Ｃｈｂ１・Ｃｈｂ２を形成する絶縁膜を薄くできるため、保持容量値の大きさを変えずに保持容量配線１８ｐ・１８ｒの幅を狭くすることもでき、信頼性を低下させることなく開口率の向上が図れるという効果も得られる。

　ここで、上述した液晶パネルでは、容量電極が、明副画素となる副画素に対応する画素電極に電気的に接続される構成であるが、これに限定されない。本液晶パネルは、容量電極が、暗副画素となる副画素に対応する画素電極に電気的に接続される構成であってもよい。この構成の画素の具体例１０１を図３６に示す。

　図３６の液晶パネルでは、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、台形形状をなす画素電極１７ｂと、保持容量配線１８ｐの行方向に対して略３１５°の位置に、画素電極１７ｂを１８０°回転した状態の形状と略一致する台形形状をなす画素電極１７ｂ′と、これら画素電極１７ｂ・１７ｂ′を除いた領域において、画素電極１７ｂ・１７ｂ′の形状に対応する（かみ合う）ように配される画素電極１７ａとを有する。また、保持容量配線１８ｐ・１８ｒは互いに平行に配され、保持容量配線１８ｐが画素電極１７ａ・１７ｂを横切って行方向に延伸し、保持容量配線１８ｒが画素電極１７ａ・１７ｂ′を横切って行方向に延伸している。

　このような構成により、画素電極１７ｂ・１７ａ・１７ｂ′は、それぞれ、画素電極１７ｂの一部が走査信号線１６ｘに近接し、画素電極１７ｂ′の一部が、走査信号線１６ｙに近接し、画素電極１７ａの一方の端部が走査信号線１６ｘに近接するとともに、他方の端部が走査信号線１６ｙに近接するように配されている。換言すると、画素電極１７ｂ・１７ｂ′それぞれの少なくとも一部が、走査信号線１６ｘ・１６ｙのそれぞれに近接して配されるとともに、画素電極１７ａは、走査信号線１６ｘ・１６ｙ同士を繋ぐように、列方向に延びて配されている。容量電極３７ｂは、保持容量配線１８ｐおよび画素電極１７ａ・１７ｂに重なるように配され、容量電極３８ｂは、保持容量配線１８ｒおよび画素電極１７ａ・１７ｂ′に重なるように配されている。

　容量電極３７ｂは、層間絶縁膜を介して画素電極１７ａと重なっている。また、容量電極３７ｂは、その第２の部分３７ｂｂおよび第３の部分３７ｂｃが画素電極１７ｂ側にまで延伸しており、その先端部は、各コンタクトホール４１ｂ・４２ｂを介して画素電極１７ｂに接続されている。これにより、容量電極３７ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ１（図３３参照）が形成される。

　容量電極３８ｂは、層間絶縁膜を介して画素電極１７ａと重なっている。また、容量電極３８ｂは、その第２の部分３８ｂｂおよび第３の部分３８ｂｃが画素電極１７ｂ′側にまで延伸しており、その先端部は、各コンタクトホール４３ｂ・４４ｂを介して画素電極１７ｂ′に接続されている。これにより、容量電極３８ｂおよび画素電極１７ａの重なり部分に、画素電極１７ａ・１７ｂ′間の結合容量Ｃａｂ２（図３３参照）が形成される。

　また、容量電極３７ｂがゲート絶縁膜を介して保持容量配線１８ｐと重なっており、両者の重なり部分に保持容量Ｃｈｂ１（図３３参照）の多くが形成され、容量電極３８ｂがゲート絶縁膜を介して保持容量配線１８ｒと重なっており、両者の重なり部分に保持容量Ｃｈｂ２（図３３参照）の多くが形成される。また、画素電極１７ａと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ１（図３３照）が形成され、画素電極１７ａと保持容量配線１８ｒとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ２（図３３参照）が形成される。

　図３６の液晶パネルでは、画素電極１７ａを含む副画素は「明」、画素電極１７ｂ・１７ｂ′を含む副画素は「暗」となる。

　なお、図３６に示したような、暗副画素となる副画素に対応する画素電極に容量電極を電気的に接続する構成は、上述した各液晶パネルにも適用可能であることはいうまでもない。

　〔実施の形態５〕
　上記実施の形態１～４に示した液晶パネルでは、容量電極は、ドレイン層すなわちゲート絶縁膜と層間絶縁膜との間の層に形成されているが、これに限定されない。すなわち、本液晶パネルでは、容量電極が、走査信号線と同層に形成され、ゲート絶縁膜により覆われている構成であってもよい。本実施の形態５では、この構成を有する液晶パネルの一例について説明する。なお、本形態は、上述した各液晶パネル（特に、容量電極が保持容量配線に重ならない構成を有する液晶パネル）に適用可能であるが、ここでは、一例として、図２に示した液晶パネルに適用した場合の形態について説明する。

　実施の形態５にかかる液晶パネルの一部を示す等価回路図は、図１と同様であるため、その説明は省略する。

　本液晶パネルにおける画素１０１の具体例を図３７に示す。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、長方形形状の画素電極１７ａと長方形形状の画素電極１７ｂとが列方向に並べられており、第１画素電極の外周をなす４辺のうち１辺と第２画素電極の外周をなす４辺のうち１辺とが隣接している。容量電極１３７ａは、この隣接する２辺の間隙（画素電極１７ａ・１７ｂの間隙）を跨ぎ、画素電極１７ａ・１７ｂのそれぞれに重なるように列方向に延伸して配されている。保持容量配線１８ｐは、該保持容量配線１８ｐから枝分かれした保持容量配線延伸部を備え、平面的に視て、画素電極１７ａ・１７ｂのエッジの一部と重なるように延伸して設けられている。

　より詳細には、容量電極１３７ａは、走査信号線１６ｘと同層に形成され、データ信号線１５ｘの延伸方向と同一方向に延伸して、平面的に視て画素電極１７ａ・１７ｂに重なっている。また、保持容量配線１８ｐの保持容量配線延伸部は、画素領域を取り囲むように、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｘ・１６ｙに沿って延伸するとともに、画素電極１７ａ・１７ｂの間隙を形成する両辺を除いたそれぞれの３辺と重なるように延伸して設けられている。この保持容量配線１８ｐの形状によれば、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｘ・１６ｙからの電荷の飛び込みを抑制できるため、フローティング画素の焼き付き改善効果が得られる。また、枝分かれ構造により、保持容量配線１８ｐに冗長性を持たせることができるため、歩留りを向上させることができる。なお、このような保持容量配線１８ｐの構造は、後述の液晶パネルの各形態において適用することができ、同様の効果が得られる。

　走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクトホール６７ａを介して画素電極１７ａに接続される。容量電極１３７ａには、その延伸方向の両端部に画素電極１７ａ側に延びる２つの引き出し配線２８ａａ・２９ａａが設けられており、その先端部は、各コンタクトホール４１ａａ・４２ａａを介して画素電極１７ａに接続されている。これにより、容量電極１３７ａおよび画素電極１７ｂの重なり部分に、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１参照）が形成される。

　また、画素電極１７ａと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈａ（図１参照）が形成され、画素電極１７ｂと保持容量配線１８ｐとが、層間絶縁膜およびゲート絶縁膜を介して重なっており、両者の重なり部分に保持容量Ｃｈｂ（図１参照）が形成される。なお、他の画素の構成（各部材の形状および配置並びに接続関係）は画素１０１のそれと同じである。

　この構成によれば、画素電極１７ａを含む副画素は「明」、画素電極１７ｂを含む副画素は「暗」となる。

　図３８は図３７のＡ－Ｂ矢視断面図である。同図に示すように、本液晶パネルは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。

　アクティブマトリクス基板３では、ガラス基板３１上に、走査信号線１６ｘ、保持容量配線１８ｐ、および容量電極１３７ａが形成され、これらを覆うように無機ゲート絶縁膜２２が形成されている。無機ゲート絶縁膜２２の上層には、半導体層２４（ｉ層およびｎ＋層）と、ｎ＋層に接する、ソース電極８ａおよびドレイン電極９ａと、ドレイン引き出し配線２７ａとが形成され、これらを覆うように無機層間絶縁膜２５が形成されている。無機層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。

　ここで、コンタクトホール６７ａでは、無機層間絶縁膜２５が刳り貫かれており、これによって、画素電極１７ａとドレイン引き出し配線２７ａとが接続される。また、コンタクトホール４１ａａおよび４２ａａでは、無機層間絶縁膜２５および無機ゲート絶縁膜２２が刳り貫かれており、これによって、画素電極１７ａと容量電極１３７ａとが接続される。そして、容量電極１３７ａと画素電極１７ｂとが無機ゲート絶縁膜２２および無機層間絶縁膜２５を介して重なっており、これによって、結合容量Ｃａｂ（図１参照）が形成される。

　一方、カラーフィルタ基板３０では、ガラス基板３２上に着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。

　図３７の構成では、トランジスタ１２ａのドレイン電極９ａを、コンタクトホール６７ａを介して画素電極１７ａに接続し、画素電極１７ａと容量電極１３７ａとをコンタクトホール４１ａａおよび４２ａａを介して接続している。こうすれば、ドレイン電極９ａと容量電極１３７ａとを接続するドレイン引き出し配線を短縮でき、開口率を高めることができる。また、図３７の液晶パネルでは、画素電極１７ａと容量電極１３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極１３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極１３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、容量電極１３７ａと画素電極１７ｂとが、例えば、製造工程等において、図３７のＰで短絡してしまった場合には、短絡箇所Ｐに近い側のコンタクトホール４１ａａ内の部分をレーザ等により除去（トリミング）して当該コンタクトホール４１ａａにおいて画素電極１７ａと容量電極１３７ａとを電気的に切り離すとともに、他方のコンタクトホール４２ａａと短絡箇所Ｐとの間で容量電極１３７ａをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。なお、容量電極１３７ａの切断は、例えば、アクティブマトリクス基板の裏面（基板側）から容量電極１３７ａをレーザ照射することで可能になる。

　また、本液晶パネルでは、容量電極１３７ａが走査信号線１６ｘと同層に形成されているため、容量電極１３７ａと画素電極１７ｂとの間に介在する絶縁膜の厚みを図２の液晶パネルよりも大きくすることができる。よって、容量電極１３７ａと画素電極１７ｂとの短絡を発生し難くすることができる。

　図３７の画素１０１を図３９のように変形してもよい。図４０は、図３９のＡ－Ｂ矢視断面図である。本液晶パネルでは、容量電極１３７ａの上層に、画素電極１７ｂに接続された容量上電極５７ｂ（第３容量電極）が設けられている。

　より詳細には、走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクトホール６７ａを介して画素電極１７ａに接続される。容量電極１３７ａには、その延伸方向の両端部に画素電極１７ａ側に延びる２つの引き出し配線２８ａａ・２９ａａが設けられており、その先端部は、各コンタクトホール４１ａａ・４２ａａを介して画素電極１７ａに接続されている。容量上電極５７ｂは、コンタクトホール７７ｂを介して画素電極１７ｂに接続されるとともに、層間絶縁膜２５を介して画素電極１７ｂと重なり、ゲート絶縁膜２２を介して容量電極１３７ａと重なり、これらの重なり部分に画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１参照）が形成される。

　図３９の液晶パネルでは、画素電極１７ａと容量電極１３７ａとを、２つのコンタクトホールを介して接続し、画素電極１７ａと画素電極１７ｂとの容量結合を形成している。そのため、製造工程等で何れか一方のコンタクトホールが形成不良となった場合（何れか一方のコンタクトホールにおいて容量電極１３７ａと画素電極１７ａとの接触不良が生じた場合）でも、他方のコンタクトホールにおいて容量電極１３７ａと画素電極１７ａとの接続が得られるため、画素電極１７ａ・１７ｂの容量結合を維持することができる。

　また、容量電極１３７ａと画素電極１７ｂまたは容量電極５７ｂとが、（製造工程等において）短絡してしまった場合には、図３７に示す液晶パネルと同様に、短絡箇所に近い側のコンタクトホール（例えば、４１ａａ）内の部分をレーザ等により除去（トリミング）して当該コンタクトホールにおいて画素電極１７ａと容量電極１３７ａとを電気的に切り離すとともに、他方のコンタクトホール（例えば、４２ａａ）と短絡箇所との間で容量電極１３７ａをレーザ切断する修正工程を行うことで、画素電極１７ａ・１７ｂの容量結合を維持することができる。なお、容量電極１３７ａの切断は、例えば、アクティブマトリクス基板の裏面（基板側）から容量電極１３７ａをレーザ照射することで可能になる。

　また、容量電極１３７ａと画素電極１７ｂまたは容量電極５７ｂとが、（製造工程等において）短絡してしまった場合には、コンタクトホール７７ｂをトリミングしてもよい。これにより、容量電極５７ｂと画素電極１７ｂとの重なり部分に形成される容量により、画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１参照）を形成することができる。

　さらに、図３９の画素１０１を図４１のように変形してもよい。図４２は、図４１のＡ－Ｂ矢視断面図である。本液晶パネルでは、容量電極１３７ａの上層に設けられた容量上電極５７ｂ（第３容量電極）が、２つのコンタクトホール７７ｂおよび７８ｂを介して画素電極１７ｂに接続されている。

　より詳細には、走査信号線１６ｘ上には、トランジスタ１２ａのソース電極８ａおよびドレイン電極９ａが形成され、ソース電極８ａはデータ信号線１５ｘに接続される。ドレイン電極９ａはドレイン引き出し配線２７ａに接続され、ドレイン引き出し配線２７ａは、コンタクトホール６７ａを介して画素電極１７ａに接続される。容量電極１３７ａには、その延伸方向の両端部に画素電極１７ａ側に延びる２つの引き出し配線２８ａａ・２９ａａが設けられており、その先端部は、各コンタクトホール４１ａａ・４２ａａを介して画素電極１７ａに接続されている。容量上電極５７ｂは、２つのコンタクトホール７７ｂ・７８ｂを介して画素電極１７ｂに接続されるとともに、層間絶縁膜２５を介して画素電極１７ｂと重なり、ゲート絶縁膜２２を介して容量電極１３７ａと重なり、これらの重なり部分に画素電極１７ａ・１７ｂ間の結合容量Ｃａｂ（図１参照）が形成される。

　この構成によれば、図３９に示す構成によって得られる効果に加えて、画素電極１７ｂと容量上電極５７ｂとが、２つのコンタクトホールを介して接続されていることにより、製造工程等で何れか一方のコンタクトホールが形成不良となった場合でも、他方のコンタクトホールにおいて画素電極１７ｂと容量上電極５７ｂとの接続を維持することができる。

　最後に、本発明の液晶表示ユニットおよび液晶表示装置の構成例について説明する。上記各実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、本液晶パネルの両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図４３の（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（Tape Career Package）方式により接続する構成について説明する。

　まず、液晶パネルの端子部にＡＣＦ（Anisotropic Conductive Film）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０３（ＰＷＢ：Printed Wiring Board）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図４３の（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。

　なお、本願でいう「電位の極性」とは、基準となる電位以上（プラス）あるいは基準となる電位以下（マイナス）を意味する。ここで、基準となる電位は、共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。

　図４４は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。

　表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア信号ｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。

　より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア信号ｓｈ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。

　上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、チャージシェア信号ｓｈ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。

　ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、チャージシェア信号ｓｈ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、１５ｘ・１５Ｘ）に出力する。

　ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。

　上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ（ＴＦＴ）を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が各副画素に表示される。

　次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図４５は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。

　上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。

　液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。

　液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図４６に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。

　図４７は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。

　本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。

　本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。

　１０１～１０４　画素
　１２ａ・１２ｃ・１２Ａ・１２Ｃ　トランジスタ
　１５ｘ・１５ｙ・１５ｚ　データ信号線
　１６ｘ・１６ｙ　走査信号線
　１７ａ・１７ｂ・１７ｃ・１７ｄ　画素電極
　１７Ａ・１７Ｂ・１７Ｃ・１７Ｄ　画素電極
　１７ａ′・１７ｂ′・１７ｃ′・１７ｄ′　画素電極
　１７Ａ′・１７Ｂ′・１７Ｃ′・１７Ｄ′　画素電極
　１８ｐ・１８ｑ・１８ｒ・１８ｓ　保持容量配線
　２１　有機ゲート絶縁膜
　２２　無機ゲート絶縁膜
　２４　半導体層
　２５　無機層間絶縁膜
　２６　有機層間絶縁膜
　２７ａ　ドレイン引き出し配線
　３７ａ・３７ｂ・１３７ａ　容量電極
　３８ａ・３８ｂ　容量電極（第２容量電極）
　５７ｂ　容量電極（第３容量電極）
　３９ｂ・３９ｂ′　保持容量電極（導電体）
　４１ａ　コンタクトホール（第１コンタクトホール）
　４２ａ　コンタクトホール（第２コンタクトホール）
　４３ａ　コンタクトホール（第４コンタクトホール）
　４４ａ　コンタクトホール（第５コンタクトホール）
　５１ａ　薄膜部
　６７ａ　コンタクトホール（第３コンタクトホール）
　８４　液晶表示ユニット
　６０１　テレビジョン受像機
　８００　液晶表示装置

Claims

　走査信号線と、データ信号線と、走査信号線およびデータ信号線に接続されたトランジスタとを備え、１つの画素領域に、第１および第２画素電極が設けられたアクティブマトリクス基板であって、
　上記第１画素電極は、上記トランジスタを介して上記データ信号線に接続されており、
　上記第１および第２画素電極のうちの一方の画素電極に電気的に接続された容量電極を備え、
　上記容量電極は、第１および第２コンタクトホールを介して上記一方の画素電極に接続されているとともに、上記第１および第２画素電極のうちの他方の画素電極との間で容量を形成しており、
　上記トランジスタの一方の導通電極は、第３コンタクトホールを介して上記第１画素電極に接続されていることを特徴とするアクティブマトリクス基板。
　上記トランジスタの一方の導通電極と、上記容量電極とが同層に形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
　上記容量電極の少なくとも一部が、上記トランジスタのチャネルを覆う層間絶縁膜を介して上記他方の画素電極と重なっていることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
　上記第１および第２画素電極の外周は複数の辺からなるとともに、上記第１画素電極の一辺と上記第２画素電極の一辺とが隣接しており、上記容量電極は、この隣接する２辺の間隙の一部と上記第１画素電極の一部と上記第２画素電極の一部とに重なるように配されていることを特徴とする請求項１～３の何れか１項に記載のアクティブマトリクス基板。
　上記トランジスタの一方の導通電極と上記容量電極とは、切り離されており、
　上記容量電極が上記第１および第２コンタクトホールを介して上記第１画素電極に接続され、
　上記容量電極と上記第２画素電極との間で容量を形成していることを特徴とする請求項１～４の何れか１項に記載のアクティブマトリクス基板。
　上記容量電極は、第１および第２コンタクトホールを介して上記第２画素電極に接続されており、上記第１画素電極との間で容量を形成していることを特徴とする請求項１～４の何れか１項に記載のアクティブマトリクス基板。
　走査信号線の延伸方向を行方向として、上記第１および第２画素電極が列方向に並べられていることを特徴とする請求項１～６のいずれか１項に記載のアクティブマトリクス基板。
　走査信号線の延伸方向を行方向として、上記第１および第２画素電極が列方向に並べられており、
　上記行方向に隣り合う２つの画素領域について、その一方の画素領域における上記第１画素電極と、他方の画素領域における上記第２画素電極とが行方向に隣接していることを特徴とする請求項７に記載のアクティブマトリクス基板。
　上記第１画素電極が上記第２画素電極を取り囲んでいることを特徴とする請求項１～６の何れか１項に記載のアクティブマトリクス基板。
　上記第２画素電極が上記第１画素電極を取り囲んでいることを特徴とする請求項１～６の何れか１項に記載のアクティブマトリクス基板。
　上記一方の画素電極あるいはこれに電気的に接続された導電体と容量を形成するとともに、上記他方の画素電極あるいはこれに電気的に接続された導電体と容量を形成する保持容量配線をさらに備えることを特徴とする請求項１～１０のいずれか１項に記載のアクティブマトリクス基板。
　上記保持容量配線は、上記画素領域の中央を横切るように上記走査信号線と同方向に延伸していることを特徴とする請求項１１に記載のアクティブマトリクス基板。
　上記容量電極が、上記保持容量配線と容量を形成していることを特徴とする請求項１１に記載のアクティブマトリクス基板。
　上記層間絶縁膜は無機絶縁膜とこれよりも厚い有機絶縁膜とからなるが、上記容量電極と重畳する部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項３に記載のアクティブマトリクス基板。
　上記層間絶縁膜は、上記容量電極の一部と重なる領域を含む、上記有機絶縁膜が除去されてなる薄膜部を有し、上記容量電極は、走査信号線の延伸方向に沿って配されるとともに、上記容量電極は上記薄膜部の対向する２辺をそれぞれ跨いでいることを特徴とする請求項１４に記載のアクティブマトリクス基板。
　上記薄膜部は、上記第１および第２画素電極のいずれか一方と重なっていることを特徴とする請求項１５に記載のアクティブマトリクス基板。
　上記第１および第２画素電極の間隙が配向規制構造物として機能することを特徴とする請求項１～１６の何れか１項に記載のアクティブマトリクス基板。
　上記第１画素電極が上記第２画素電極を取り囲んでおり、上記第２画素電極の外周には互いに平行な２つの辺が含まれるとともに、上記第１画素電極の外周には上記２つの辺の一方と第１間隙を介して対向する辺と、他方と第２間隙を介して対向する辺とが含まれ、上記容量電極が、上記第１間隙および上記第２間隙を横切って、上記第１画素電極の一部および第２画素電極の一部に重なるように配されていることを特徴とする請求項１～３の何れか１項に記載のアクティブマトリクス基板。
　上記１つの画素領域内には、第１および第２画素電極に加え、該第１画素電極に電気的に接続された第３画素電極がさらに設けられており、
　上記容量電極は、第１および第２コンタクトホールを介して上記第１画素電極に接続されているとともに、上記第２画素電極との間で容量を形成しており、
　さらに、第４および第５コンタクトホールを介して上記第３画素電極に接続されているとともに、上記第２画素電極との間で容量を形成している第２容量電極を備えていることを特徴とする請求項１～４の何れか１項に記載のアクティブマトリクス基板。
　上記１つの画素領域内には、第１および第２画素電極に加え、該第１画素電極に電気的に接続された第３画素電極がさらに設けられており、
　上記容量電極は、第１および第２コンタクトホールを介して上記第２画素電極に接続されているとともに、上記第１画素電極との間で容量を形成しており、
　さらに、第４および第５コンタクトホールを介して上記第２画素電極に接続されているとともに、上記第３画素電極との間で容量を形成している第２容量電極を備えていることを特徴とする請求項１～４の何れか１項に記載のアクティブマトリクス基板。
　上記１つの画素領域内には、第１および第２画素電極に加え、第３画素電極がさらに設けられており、
　上記容量電極は、第１および第２コンタクトホールを介して上記第１画素電極に接続されているとともに、上記第２画素電極との間で容量を形成しており、
　さらに、第４および第５コンタクトホールを介して上記第１画素電極に接続されているとともに、上記第３画素電極との間で容量を形成している第２容量電極を備えていることを特徴とする請求項１～４の何れか１項に記載のアクティブマトリクス基板。
　上記１つの画素領域内には、第１および第２画素電極に加え、第３画素電極がさらに設けられており、
　上記容量電極は、第１および第２コンタクトホールを介して上記第２画素電極に接続されているとともに、上記第１画素電極との間で容量を形成しており、
　さらに、第４および第５コンタクトホールを介して上記第３画素電極に接続されているとともに、上記第１画素電極との間で容量を形成している第２容量電極を備えていることを特徴とする請求項１～４の何れか１項に記載のアクティブマトリクス基板。
　上記画素領域に第１および第２保持容量配線をさらに備え、
　上記容量電極が上記第１保持容量配線と容量を形成し、上記第２容量電極が上記第２保持容量配線と容量を形成していることを特徴とする請求項１９～２２の何れか１項に記載のアクティブマトリクス基板。
　上記容量電極は、上記走査信号線と同層に形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
　上記容量電極は、上記走査信号線を覆うゲート絶縁膜と上記トランジスタのチャネルを覆う層間絶縁膜とを介して上記他方の画素電極と重なっていることを特徴とする請求項２４に記載のアクティブマトリクス基板。
　上記ゲート絶縁膜を介して上記容量電極に重なるとともに、上記他方の画素電極に電気的に接続された第３容量電極をさらに備え、
　上記容量電極は、上記第３容量電極との間で容量を形成していることを特徴とする請求項２５に記載のアクティブマトリクス基板。
　上記第３容量電極は、上記層間絶縁膜を介して上記他方の画素電極に重なっていることを特徴とする請求項２６に記載のアクティブマトリクス基板。
　上記第３容量電極は、２つのコンタクトホールを介して上記他方の画素電極に電気的に接続されていることを特徴とする請求項２６または２７に記載のアクティブマトリクス基板。
　上記容量電極と上記一方の画素電極とが、上記ゲート絶縁膜および上記層間絶縁膜を貫く上記第１および第２コンタクトホールを介して接続されていることを特徴とする請求項２５～２８の何れか１項に記載のアクティブマトリクス基板。
　請求項１～２９のいずれか１項に記載のアクティブマトリクス基板を備えた液晶パネル。
　請求項３０に記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
　請求項３１に記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
　請求項３２に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。