JP5431335B2 - アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
JP5431335B2
JP5431335B2 JP2010526626A JP2010526626A JP5431335B2 JP 5431335 B2 JP5431335 B2 JP 5431335B2 JP 2010526626 A JP2010526626 A JP 2010526626A JP 2010526626 A JP2010526626 A JP 2010526626A JP 5431335 B2 JP5431335 B2 JP 5431335B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
capacitor
active matrix
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010526626A
Other languages
English (en)
Other versions
JPWO2010024058A1 (ja
Inventor
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010526626A priority Critical patent/JP5431335B2/ja
Publication of JPWO2010024058A1 publication Critical patent/JPWO2010024058A1/ja
Application granted granted Critical
Publication of JP5431335B2 publication Critical patent/JP5431335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、1画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置(画素分割方式)に関する。
液晶表示装置のγ特性の視野角依存性を向上させる(例えば、画面の白浮き等を抑制する)ため、1画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置(画素分割方式、例えば特許文献1参照)が提案されている。
特許文献1記載のアクティブマトリクス基板(図38参照)では、1つの画素領域に、3つの画素電極121a〜121cがソースバスライン115に沿って並べられ、トランジスタ116のソース電極116sがコンタクト電極117aに繋がり、コンタクト電極117aと制御電極511とが引き出し配線を介して接続され、制御電極511とコンタクト電極117bとが引き出し配線を介して接続され、コンタクト電極117aと画素電極121aとがコンタクトホール120aを介して接続され、コンタクト電極117bと画素電極121cとがコンタクトホール120bを介して接続され、電気的にフローティングとされた画素電極112bが絶縁膜を介して制御電極511に重なっており、画素電極121bは、画素電極121a・121cそれぞれに対して容量結合されている(容量結合型の画素割方式)。また、制御電極511と行方向(ゲートバスライン112の延伸方向)に隣接するように補助容量電極512が配され、該補助容量電極512はコンタクトホール513を介して画素電極121bに接続されている。ここでは、制御電極511と補助容量バスライン113との重なり部分に、画素電極121a・121cおよび補助容量バスライン113間の保持容量が形成され、補助容量電極512と補助容量バスライン113との重なり部分に、画素電極121bおよび補助容量バスライン113間の保持容量が形成されている。
このアクティブマトリクス基板を用いた液晶表示装置では、画素電極121a・121cに対応する副画素それぞれを明副画素、画素電極121bに対応する副画素を暗副画素とすることができ、これら明副画素(2個)・暗副画素(1個)の面積階調によって中間調を表示することができる。
日本国公開特許公報「特開2006−39290号公報(公開日:2006年2月9日)」
しかしながら、上記従来のアクティブマトリクス基板では、制御電極511と補助容量電極512とが画素領域内で行方向に並ぶため、制御電極511とソースバスライン115とが近接してしまう。この結果、制御電極511とソースバスライン115との短絡がアクティブマトリクス基板の製造歩留まり低下の要因となっていた。
本発明は、容量結合型の画素分割方式のアクティブマトリクス基板において、その製造歩留まりを高めることを目的とする。
本発明のアクティブマトリクス基板は、走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えたアクティブマトリクス基板であって、1つの画素領域に、第1および第2の画素電極と、データ信号線と同層に形成された第1および第2容量電極とが設けられ、該第1および第2容量電極は、第1絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第2絶縁膜を介して第2画素電極と重なり、上記トランジスタの一方の導通電極と、第1画素電極と、第1容量電極に接続する第1連結配線と、第2容量電極に接続する第2連結配線とが電気的に接続され、第1連結配線の少なくとも一部と第2連結配線の少なくとも一部とが、保持容量配線に重なっていないことを特徴とする。
本アクティブマトリクス基板では同機能を有する2つの容量電極(第1および第2容量電極)を設ける。これにより、第1容量電極と第2画素電極との間、および第2容量電極と第2画素電極との間それぞれに結合容量が形成されるとともに、第1容量電極と保持容量配線との間、および第2容量電極と保持容量配線との間それぞれに保持容量が形成される。
ここで、上記トランジスタの一方の導通電極と、第1画素電極と、第1容量電極に接続する第1連結配線と、第2容量電極に接続する第2連結配線とが電気的に接続されている。したがって、第1容量電極がデータ信号線と短絡した場合には、第1連結配線を保持容量配線と重ならない部分で切断することで、第1および第2画素電極の容量結合を維持することが可能となる。また、第2容量電極がデータ信号線と短絡した場合には、第2連結配線を保持容量配線と重ならない部分で切断することで、第1および第2画素電極の容量結合を維持することが可能となる。
このように、本アクティブマトリクス基板は、結合容量および保持容量それぞれの値を大きく減らすことなく、データ信号線と第1あるいは第2容量電極が短絡してもこれを修正することができる(すなわち、アクティブマトリクス基板の製造歩留まりを高めることができる)構成となっている。
本アクティブマトリクス基板では、第2画素電極に電気的に接続された第3容量電極が、保持容量配線と重なるように設けられ、上記第1〜第3容量電極がこの順に行方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、上記トランジスタの一方の導通電極から引き出された引き出し配線を備え、該引き出し配線と第1画素電極とがコンタクトホールを介して接続され、該引き出し配線が同層にて第1および第2連結配線に繋がるとともに、上記第3容量電極と第2画素電極とがコンタクトホールを介して接続されている構成とすることもできる。
本アクティブマトリクス基板では、上記第1および第2連結配線の少なくとも一方が、第1および第2画素電極の間隙に重なっている構成とすることもできる。
本アクティブマトリクス基板では、第2絶縁膜はトランジスタのチャネルを覆う層間絶縁膜である構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は、第1容量電極および第2画素電極と重なる部分の少なくとも一部と、第2容量電極および第2画素電極と重なる部分の少なくとも一部とが薄くなっている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜とを含み、第1容量電極および第2画素電極と重なる部分の少なくとも一部と、第2容量電極および第2画素電極と重なる部分の少なくとも一部とでは、有機層間絶縁膜が薄くなっているか、あるいは有機層間絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、第1絶縁膜はゲート絶縁膜である構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は、保持容量配線および第1容量電極と重なる部分の少なくとも一部と、保持容量配線および第2容量電極と重なる部分の少なくとも一部と、保持容量配線および第3容量電極と重なる部分の少なくとも一部とが薄くなっている構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜とを含み、保持容量配線および第1容量電極と重なる部分の少なくとも一部と、保持容量配線および第2容量電極と重なる部分の少なくとも一部と、保持容量配線および第3容量電極と重なる部分の少なくとも一部とでは、有機ゲート絶縁膜が薄くなっているか、あるいは有機ゲート絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、第1画素電極と走査信号線とが一部重なっている構成とすることもできる。
本アクティブマトリクス基板では、保持容量延伸部を備え、該保持容量延伸部は、平面的に視ると、保持容量配線からデータ信号線に沿って延伸し、第2画素電極のエッジと重なるか、あるいは該エッジの外側を通っている構成とすることもできる。
本アクティブマトリクス基板では、上記第1および第2画素電極の間隙が配向規制用構造物として機能する構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に第3画素電極を備え、該第3画素電極と第1画素電極とが電気的に接続されている構成とすることもできる。
本アクティブマトリクス基板では、第1〜第3画素電極がこの順に列方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に、第2画素電極に電気的に接続された第3容量電極が、保持容量配線と重なるように設けられ、上記第1容量電極、第3容量電極、および第2容量電極がこの順に行方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に、第1容量電極に接続された第3連結配線と、該第2容量電極に接続された第4連結配線とが設けられ、上記第1および第2結配線が接続されるとともに、第3および第4結配線が接続されている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に第3画素電極が設けられるとともに、第1〜第3画素電極がこの順に列方向に並べられ、上記第3および第4連結配線はともに第3画素電極に電気的に接続され、上記第1連結配線の一部と第2連結配線の一部とが、第1および第2画素電極の間隙と重なり、第3連結配線の一部と第4連結配線の一部とが、第2および第3画素電極の間隙と重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に第3画素電極が設けられるとともに、第1〜第3画素電極がこの順に列方向に並べられ、上記第3および第4連結配線はともに第3画素電極と電気的に接続され、上記第1連結配線の一部と第3連結配線の一部とが、第2画素電極のデータ信号線に沿う両エッジの一方と重なり、第2連結配線の一部と第4連結配線の一部とが、上記両エッジの他方と重なっている構成とすることもできる。
本液晶パネルでは、上記アクティブマトリクス基板とこれに対向する対向基板を備え、上記対向基板の表面は、アクティブマトリクス基板の層間絶縁膜が薄くなっている領域に対応する部分が隆起している構成とすることもできる。
本液晶パネルでは、上記アクティブマトリクス基板とこれに対向する対向基板を備え、上記対向基板の表面は、アクティブマトリクス基板のゲート絶縁膜が薄くなっている領域に対応する部分が隆起している構成とすることもできる。
本液晶パネルでは、上記保持容量配線は行方向に延伸し、対向基板表面の隆起している部分を保持容量配線の形成層に投射した場合に、保持容量配線の行方向に沿う2つのエッジ間に収まる構成とすることもできる。
本液晶パネルでは、対向基板は配向規制用のリブを備え、対向基板の上記領域に対応する部分に、上記リブと同材料で形成された突起部材が設けられている構成とすることもできる。
本液晶パネルでは、対向基板はカラーフィルタ基板であり、対向基板の上記領域に対応する部分に、着色層と同材料で形成された突起部材が設けられている構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。また、テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
本アクティブマトリクス基板の製造方法は、走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えた本アクティブマトリクス基板の製造方法であって、第1および第2画素電極並びに第1および第2容量電極を以下のように形成する、すなわち、1つの画素領域に、第1および第2の画素電極と、データ信号線と同層に形成された第1および第2容量電極とが設けられ、該第1および第2容量電極は、第1絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第2絶縁膜を介して第2画素電極と重なり、上記トランジスタの一方の導通電極と、第1画素電極と、第1容量電極に接続する第1連結配線と、第2容量電極に接続する第2連結配線とが電気的に接続され、第1連結配線の少なくとも一部と第2連結配線の少なくとも一部とが、保持容量配線に重ならないように形成する第1工程と、第1容量電極とデータ信号線とが短絡した場合には第1連結配線を切断し、第2容量電極とデータ信号線とが短絡した場合には、第2連結配線を切断する第2工程とを含むことを特徴とする。
本アクティブマトリクス基板の製造方法では、第1工程では、第3容量電極を、コンタクトホールを介して上記第2画素電極に接続するとともに保持容量配線と重なり、かつ上記第1〜第3容量電極がこの順に行方向に並ぶように形成し、第3容量電極とデータ信号線とが短絡した場合には、第2画素電極の上記コンタクトホール内の部分を除去する方法とすることもできる。
本発明の走査信号線に接続されたトランジスタと保持容量配線とを備え、1つの画素領域に、第1および第2の画素電極と、第1および第2容量電極と、第1および第2容量電極を連結する連結配線とが設けられ、上記第1および第2容量電極は、それぞれが第1絶縁膜を介して保持容量配線と重なるとともに、それぞれが第2絶縁膜を介して第2画素電極と重なり、上記トランジスタの一方の導通電極と連結配線とが電気的に接続されるとともに、上記トランジスタの一方または他方の導通電極と第1画素電極とが電気的に接続され、上記連結配線の少なくとも一部は上記保持容量配線に重なっていないことを特徴とする。
以上のように、本アクティブマトリクス基板によれば、データ信号線および各容量電極の短絡が修正できるため、アクティブマトリクス基板の製造歩留まりを高めることができる。
本液晶パネルの構成を示す平面図である。 図1の液晶パネルのX−Y,X−Z矢視断面図である。 図1の液晶パネルの等価回路図である。 図1の液晶パネルを備えた液晶表示装置の駆動方法を示すタイミングチャートである。 図4の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。 図1の液晶パネルの修正方法を示す平面図である。 図1の液晶パネルにおける欠陥発生例を示す平面図である。 図7の欠陥の修正方法を示す断面図である。 図1に示す液晶パネルの他の具体例を示す平面図である。 図9の液晶パネルのX−Y矢視断面図である。 図1に示す液晶パネルのさらに他の具体例を示す平面図である。 図11の液晶パネルのX−Y矢視断面図である。 図1に示す液晶パネルのさらに他の具体例を示す平面図である。 図1に示す液晶パネルのさらに他の具体例を示す平面図である。 図14に示す液晶パネルの他の具体例を示す平面図である。 図1に示す液晶パネルのさらに他の具体例を示す平面図である。 図16に示す液晶パネルの他の具体例を示す平面図である。 図1に示す液晶パネルのさらに他の具体例を示す平面図である。 図18に示す液晶パネルの他の具体例を示す平面図である。 本液晶パネルの他の構成を示す平面図である。 図9に示す液晶パネルの他の具体例を示す平面図である。 図21の液晶パネルのX−Y矢視断面図である。 図11に示す液晶パネルの他の具体例を示す平面図である。 図23の液晶パネルのX−Y矢視断面図である。 図18に示す液晶パネルの変形例を示す平面図である。 図1に示す液晶パネルの変形例を示す平面図である。 図26に示す液晶パネルの変形例を示す平面図である。 図26に示す液晶パネルの変形例を示す平面図である。 図26に示す液晶パネルの変形例を示す平面図である。 図29に示す液晶パネルの変形例を示す平面図である。 図30に示す液晶パネルの変形例を示す平面図である。 (a)は本液晶表示ユニットの構成を示す模式図であり、(b)は本液晶表示装置の構成を示す模式図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 本液晶パネルのさらに他の構成を示す平面図である。 従来の液晶パネルの構成を示す平面図である。
本発明にかかる実施の形態の例を、図1〜37を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶パネル(あるいはこれに用いられるアクティブマトリクス基板)を備えた液晶表示装置の利用(視聴)状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。なお、液晶パネルの各図では配向規制用構造物を適宜省略記載している。
図3は本実施の形態にかかる液晶パネルの一部を示す等価回路図である。図3に示すように、本液晶パネルは、列方向(図中上下方向)に延伸するデータ信号線15、行方向(図中左右方向)に延伸する走査信号線16、行および列方向に並べられた画素(101〜104)、保持容量配線18、および共通電極(対向電極)comを備え、各画素の構造は同一である。なお、画素101・102が含まれる画素列と、画素103・104が含まれる画素列とが隣接し、画素101・103が含まれる画素行と、画素102・104が含まれる画素行とが隣接している。
本液晶パネルでは、1つの画素に対応して1本のデータ信号線15と1本の走査信号線16と1本の保持容量配線18とが設けられ、1つの画素に3つの画素電極(17a〜17c)が設けられ、これら3つの画素電極が列方向に並べられている。
例えば画素101では、画素電極17aが、走査信号線16に接続されたトランジスタ12を介してデータ信号線15に接続され、画素電極17a・17cが電気的に接続され、画素電極17a・17cと画素電極17bとが結合容量Ccを介して接続され、画素電極17a・17cと保持容量配線18との間に保持容量Ch1が形成され、画素電極17bと保持容量配線18との間に保持容量Ch2が形成され、画素電極17a・17cと共通電極comとの間に液晶容量Cl1が形成され、画素電極17bと共通電極comとの間に液晶容量Cl2が形成されている。
本液晶パネルを備えた液晶表示装置では、走査信号線16が選択されると、画素電極17aがデータ信号線15に(トランジスタ12を介して)接続される。ここで、画素電極17a・17cと画素電極17bとが結合容量Ccを介して結合されているため、トランジスタ12がOFFした後の画素電極17aおよび画素電極17cの電位をVac、トランジスタ12がOFFした後の画素電極17bの電位をVbとすれば、|Vac|≧|Vb|(なお、例えば|Vb|は、Vbとcom電位=Vcomとの電位差を意味する)となるため、中間調表示時には、画素電極17aを含む副画素を明副画素、画素電極17bを含む副画素を暗副画素、画素電極17cを含む副画素を明副画素とし、これら2つの明副画素および1つの暗副画素の面積階調によって表示を行うことができる。これにより、本液晶表示装置の視野角特性を高めることができる。
図3の画素101の具体例を図1に示す。図1では、その見易さのために、カラーフィルタ基板(対向基板)側の部材を省略してアクティブマトリクス基板の部材のみ記載している。同図に示されるように、データ信号線15および走査信号線16の交差部近傍にトランジスタ12が配され、両信号線(15・16)で画される画素領域に、3つの画素電極(第1〜第3画素電極17a〜17c)と、データ信号線と同層に形成された3つの容量電極(第1〜第3容量電極67x〜67z)とが設けられている。第1〜第3画素電極17a〜17cは、それぞれが長方形形状であり、この順に列方向に並べられている。また、保持容量配線18が画素中央を横切るように(第2画素電極17bと重なるように)行方向に延伸している。
ここで、第1〜第3容量電極67x〜67zは、ゲート絶縁膜(図示せず)を介して保持容量配線18と重なるように、この順に行方向に並べられ、第1〜第3容量電極67x〜67zそれぞれが、層間絶縁膜(図示せず)を介して第2画素電極17bと重なっている。すなわち、第2容量電極67yが第2画素電極17bの中央部下に配され、隣接する2本のデータ信号線の一方(データ信号線15)と第2容量電極67yとの間に第1容量電極67xが配され、他方と第2容量電極67yとの間に第1容量電極67zが配されている。すなわち、第1容量電極67xに最も近いデータ信号線15と該第1容量電極67xとの距離が、第2容量電極67yに最も近いデータ信号線15と該第2容量電極67yとの距離よりも小さくなっている。また、トランジスタ12のソース電極8はデータ信号線に接続され、ドレイン電極9はドレイン引き出し配線27を介して第2容量電極67yに接続され、ドレイン引き出し配線27はコンタクトホール11aを介して画素電極17aに接続されている。また、ドレイン引き出し配線27は、同層にて第1連結配線38に繋がるとともに、同層にて第2連結配線39に繋がり、第1連結配線38が第1容量電極67xに接続され、第2連結配線39が第1容量電極67yに接続されている。なお、第1および第2連結配線38・39はともに保持容量配線18と重ならないように設けられている。また、第2容量電極67yは、中継配線47に接続され、中継配線47はコンタクトホール11cを介して画素電極17cに接続されている。これにより、トランジスタ12のドレイン電極9と第1画素電極17aと第1連結配線38と第2連結配線39とが電気的に接続され、第1容量電極67xおよび第2画素電極17bの重なり部分と、第2容量電極67yおよび第2画素電極17bの重なり部分とに、結合容量Cc(図3参照)が形成される。また、第1・第2容量電極67x・67yと保持容量配線18との重なり部分に保持容量Ch1(図3参照)が形成される。
さらに、第3容量電極67zと第2画素電極17bとがコンタクトホール11bzを介して接続されており、これによって、第3容量電極67zと保持容量配線18との重なり部分に保持容量Ch2の多くが形成される。
図2(a)は図1のX−Y矢視断面図、図2(b)は図1のX−Z矢視断面図である。両図に示されるように、本液晶パネルは、アクティブマトリクス基板3と、これに対向するカラーフィルタ基板30と、両基板(3・30)間に配される液晶層40とを備える。アクティブマトリクス基板3では、ガラス基板31上に走査信号線16および保持容量配線18が形成され、これらを覆うように無機ゲート絶縁膜22(例えば、SiNx)が形成されている。無機ゲート絶縁膜22の上層には、ドレイン引き出し配線27と、第2連結配線39と、第1〜第3容量電極67x〜67zと、データ信号線15とを含むメタル層が形成されている。なお、断面には含まれないが、無機ゲート絶縁膜22の上層には、半導体層(i層およびn+層)と、n+層に接するソース電極およびドレイン電極と、中継配線47と、第1連結配線38とが形成されている。さらに、このメタル層を覆うように無機層間絶縁膜25(例えば、SiNx)が形成されている。無機層間絶縁膜25上には第1および第2画素電極17a・17bが形成され、さらに、これら画素電極を覆うように配向膜9が形成されている。なお、コンタクトホール11aでは、無機層間絶縁膜25が刳り貫かれ、これによって、第1画素電極17aとドレイン引き出し配線27とが接続されている。また、コンタクトホール11bzでは、無機層間絶縁膜25が刳り貫かれ、これによって、第2画素電極17bと第3容量電極67zとが接続される。
そして、第1容量電極67xおよび第2容量電極67yそれぞれが、無機層間絶縁膜25を介して第2画素電極17bと重なっており、ここに結合容量Cc(図3参照)が形成される。また、第1容量電極67xおよび第2容量電極67yそれぞれが、無機ゲート絶縁膜22を介して保持容量配線18と重なっており、ここに保持容量Ch1(図3参照)が形成される。また、第3容量電極67zが無機ゲート絶縁膜22を介して保持容量配線18と重なっており、ここに保持容量Ch2(図3参照)の多くが形成される。
一方、カラーフィルタ基板30では、ガラス基板32上に着色層(カラーフィルタ層)14が形成され、その上層に共通電極(com)28が形成され、さらにこれを覆うように配向膜19が形成されている。
図4は図1・2に示す液晶パネルを備えた本液晶表示装置(ノーマリブラックモードの液晶表示装置)の駆動方法を示すタイミングチャートである。なお、SvおよびSVは、隣接する2本のデータ信号線それぞれに供給される信号電位を示し、Gpは走査信号線16に供給されるゲートオンパルス信号、Va〜Vcはそれぞれ、画素電極17a〜17cの電位を示している。
この駆動方法では、図4に示されるように、走査信号線を順次選択し、データ信号線に供給する信号電位の極性を1水平走査期間(1H)ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を1フレーム単位で反転させ、かつ同一水平走査期間においては隣接する2本のデータ信号線に逆極性の信号電位を供給する。
具体的には、連続するフレームF1・F2において、F1では、走査信号線を順次選択し、隣接する2本のデータ信号線の一方には、n番目の水平走査期間(例えば、画素電極17aの書き込み期間含む)にプラス極性の信号電位を供給し、(n+1)番目の水平走査期間にマイナス極性の信号電位を供給し、上記2本のデータ信号線の他方には、n番目の水平走査期間にマイナス極性の信号電位を供給し、(n+1)番目の水平走査期間にプラス極性の信号電位を供給する。これにより、図4に示すように|Va|=|Vc|≧|Vb|となり、例えば、画素電極17a(プラス極性)を含む副画素は明副画素(以下、「明」)、画素電極17b(プラス極性)を含む副画素は暗副画素(以下、「暗」)、画素電極17c(プラス極性)を含む副画素は「明」となり、全体としては、図5(a)のようになる。
また、F2では、走査信号線を順次選択し、隣接する2本のデータ信号線の一方には、n番目の水平走査期間(例えば、画素電極17aの書き込み期間含む)にマイナス極性の信号電位を供給し、(n+1)番目の水平走査期間にプラス極性の信号電位を供給し、上記2本のデータ信号線の他方には、n番目の水平走査期間にプラス極性の信号電位を供給し、(n+1)番目の水平走査期間にマイナス極性の信号電位を供給する。これにより、図4に示すように|Va|=|Vc|≧|Vb|となり、例えば、画素電極17a(マイナス極性)を含む副画素は明副画素(以下、「明」)、画素電極17b(マイナス極性)を含む副画素は暗副画素(以下、「暗」)、画素電極17c(マイナス極性)を含む副画素は「明」となり、全体としては、図5(b)のようになる。
なお、図1・2では配向規制用構造物の記載を省略しているが、例えばMVA(マルチドメインバーティカルアライメント)方式の液晶パネルでは、各画素電極に配向規制用のスリットが設けられ、カラーフィルタ基板に配向規制用のリブが設けられる。なお、上記のような配向規制用のリブを設ける代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けてもよい。
図1の液晶パネルでは、トランジスタのドレイン電極9と、第1画素電極17aと、第1容量電極67xに接続する第1連結配線38と、第2容量電極67yに接続する第2連結配線39とが電気的に接続されているため、結合容量および保持容量それぞれの値を大きく減らすことなく、データ信号線に隣接する第1容量電極67xが該データ信号線と短絡してもこれを修正することができる構成となっている。すなわち、データ信号線15および第1容量電極67xが短絡した場合には、図6に示すように第1連結配線38を切断すればよい。この場合、第2容量電極67yによって第1〜第3画素電極17a〜17cを正常に電位制御する(3つの副画素を正常駆動する)ことができる。
なお、図7に示すようにデータ信号線15および第3容量電極67zが短絡した場合には、図8(a)(b)に示すように、コンタクトホール11bz内の画素電極をトリミング除去することでこれを修正することができる。この場合、第1〜第3画素電極17a〜17cを正常に電位制御する(3つの副画素を正常駆動する)ことができる。また、第2容量電極67yおよび第3容量電極67zが短絡しても、第1および第3画素電極17a・17cに供給される電位が第2画素電極17bにも供給されるにとどまり、第1および第3画素電極17a・17cの電位制御が不能となることはない。
次に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å〜3000Å)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称する)によりパターンニングを行い、走査信号線やトランジスタのゲート電極(走査信号線がゲート電極を兼ねる場合もある)および保持容量配線を形成する。
次いで、走査信号線などが形成された基板全体に、CVD(Chemical Vapor Deposition)法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ3000Å〜5000Å程度)を成膜し、ゲート絶縁膜を形成する。
続いて、ゲート絶縁膜上(基板全体)に、CVD法により真性アモルファスシリコン膜(厚さ1000Å〜3000Å)と、リンがドープされたn+アモルファスシリコン膜(厚さ400Å〜700Å)とを連続して成膜し、その後、PEP技術によってパターニングを行い、ゲート電極上に、真性アモルファスシリコン層とn+アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å〜3000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターンニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、ドレイン引き出し配線、各容量電極、中継配線、および各連結配線(メタル層)を形成する。
さらに、ソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するn+アモルファスシリコン層をエッチング除去し、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ(TFT)の特性を向上させることができる。
次いで、データ信号線などが形成された基板全体に、CVD法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ2000Å〜5000Å)を成膜して、無機層間絶縁膜を形成する。
その後、PEP技術により層間絶縁膜をエッチング除去して、コンタクトホールを形成する。続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å〜2000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターニングし、各画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
以下に、カラーフィルタ基板製造工程について説明する。
まず、ガラス、プラスチックなどの基板上(基板全体)に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にPEP技術によってパターンニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層(厚さ2μm程度)をパターン形成する。
続いて、カラーフィルタ層上の基板全体に、ITO、IZO、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å程度)を成膜し、共通電極(com)を形成する。
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
以下に、組み立て工程について、説明する。
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
なお、アクティブマトリクス基板製造工程および組み立て工程の少なくとも一方の途中あるいはその後に検査工程を行い、検査工程で短絡等の欠陥が検出された場合にはその修正をするための修正工程が追加される。
例えば、検査工程で、図1のデータ信号線15と第1容量電極67xとが短絡していることが判明した場合、第1連結配線38をレーザ切断する修正工程(図6参照)を行う。このレーザ切断には、例えば、YAG(Yttrium Aluminium Garnet)レーザの第4高調波(波長266nm)を用いる。こうすれば、切断精度を高めることができる。この修正工程は、アクティブマトリクス基板の製造途中(メタル層形成段階以後)および完成後、並びに液晶パネル完成後いずれでも可能である。
また、画素電極形成前の検査でデータ信号線15と第3容量電極67zとが短絡していることが判明した場合、メタル層形成段階あるいはトランジスタのチャネル形成段階で修正工程を行うことも可能である。この場合、例えば短絡箇所をレーザ等により除去すればよい。このように、製造工程のより初期の段階で欠陥を修正すれば、アクティブマトリクス基板の製造歩留りを高めることができる。
また、画素電極形成後(例えばアクティブマトリクス基板完成時)の検査工程でデータ信号線15と第3容量電極67zとが短絡していることが判明した場合(図7参照)、第2画素電極17bのうちコンタクトホール11bz内の部分を、レーザ等によりトリミング除去する修正工程を行えばよい(図8(a)(b)参照)。なお、液晶パネル完成後の検査でデータ信号線15と第3容量電極67zとが短絡していることが判明した場合、画素電極をトリミング除去する修正工程を行うことは難しい。カラーフィルタ(CF)基板にYAGレーザが吸収されるからである。もっとも、CF on Arrayのような構成であれば、カラーフィルタ基板にYAGレーザが吸収されることがないため、液晶パネル完成後でも、例えばYAGレーザの第3高調波や第4高調波用いてこれ(画素電極をトリミング除去する修正工程)を行うことが可能である。
図2に戻って、図2の無機層間絶縁膜25上にこれよりも厚い有機層間絶縁膜26(例えば、アクリル樹脂)を設け、図10に示すように、層間絶縁膜(チャネル保護膜)を二層(25・26)構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、図9・10に示すように、有機層間絶縁膜26については、第1容量電極67xと重なる部分K1と、第2容量電極67yと重なる部分K2とを刳り貫いておくことがより好ましい。こうすれば、結合容量(図3のCc)の容量値を十分に確保しながら、上記の効果を得ることができる。なお、本構成では走査信号線および画素電極間の寄生容量が低減されるため、図9・10のように走査信号線16と第1画素電極17aとを重ねて開口率を高めることができる。
図10の無機層間絶縁膜25、有機層間絶縁膜26およびコンタクトホール11aは例えば、以下のようにして形成することができる。すなわち、トランジスタやデータ信号線を形成した後、SiHガスとNHガスとNガスとの混合ガスを用い、基板全面を覆うように、厚さ約3000ÅのSiNxからなる無機層間絶縁膜25(パッシベーション膜)をCVDにて形成する。その後、厚さ約3μmのポジ型感光性アクリル樹脂からなる有機層間絶縁膜26をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜26の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜26をマスクとし、CFガスとOガスとの混合ガスを用いて、無機層間絶縁膜25をドライエッチングする。具体的には、例えば、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、CFガスとOガスとの混合ガスでドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については(有機層間絶縁膜の)残膜が除去され、コンタクトホール部分については有機層間絶縁膜下の無機層間絶縁膜が除去されることになる。なお、有機層間絶縁膜26は、例えば、SOG(スピンオンガラス)材料からなる絶縁膜であってもよく、また、有機層間絶縁膜26に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも1つが含まれていてもよい。
図2に戻って、図2の無機ゲート絶縁膜22下にこれよりも厚い有機ゲート絶縁膜21を設け、図12に示すように、ゲート絶縁膜を二層(21・22)構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化によるデータ信号線、ドレイン引き出し配線等の断線率の低減といった効果が得られる。この場合、図11・12に示すように、有機ゲート絶縁膜21については、第1〜第3容量電極67x〜67zと重なる部分Fを刳り貫いておくことがより好ましい。こうすれば、保持容量(図3のCh1・Ch2)の容量値を十分に確保しながら、上記の効果を得ることができる。なお、本構成では走査信号線および画素電極間の寄生容量が低減されるため、図11・12に示すように走査信号線16と第1画素電極17aとを重ねて開口率を高めることができる。
図1の液晶パネルを図13のように変形することもできる。図11に示される液晶パネルでは、第1連結配線38が、その一部が第1画素電極17aおよび第2画素電極17bの間隙と重なるように配されている。こうすれば、第1連結配線38の切断工程が容易になり、また、画素電極間の光漏れも低減することができる。
図1の液晶パネルを図14のように変形することもできる。図14に示される液晶パネルでは、保持容量配線18から、平面的に視てデータ信号線15に沿うような保持容量配線延伸部18pと、平面的に視てデータ信号線15の隣のデータ信号線に沿うような保持容量配線延伸部18qが延伸し、保持容量配線延伸部18pが、第2画素電極17bのデータ信号線に沿う2つのエッジの一方(データ信号線15側のエッジ)と重なり、保持容量配線延伸部18qが、上記2つのエッジの他方と重なっている。こうすれば、保持容量配線延伸部18p・18qが、画素電極17b(フローティング画素電極)のシールド電極として機能するため、画素電極17bへの電荷の飛び込み等をより効果的に抑制することができる。これにより、画素電極17bを含む副画素(暗副画素)の焼き付きを抑制することができる。
なお、図14の液晶パネルにおいて層間絶縁膜(チャネル保護膜)を、無機層間絶縁膜および有機層間絶縁膜の二層構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、図15に示すように、有機層間絶縁膜については、第1容量電極67xと重なる部分K1、および第2容量電極67yと重なる部分K2、並びに保持容量配線延伸部18p・18qと重なる部分R1・R2を刳り貫いておくことがより好ましい。こうすれば、結合容量(図3のCc)の容量値を十分に確保するとともに保持容量配線延伸部18p・18qによるシールド効果を担保しながら、上記の効果を得ることができる。なお、本構成では走査信号線および画素電極間の寄生容量が低減されるため、図15に示すように走査信号線16と第1画素電極17aとを重ねて開口率を高めることができる。
図1の液晶パネルから、第3容量電極67z、およびコンタクトホール11bzを除き、図16のように構成することもできる。この構成では、保持容量配線18と第2画素電極17bとの重なり部分で保持容量を形成するため、TFTのチャネルを覆う層間絶縁膜が比較的薄い場合に好適である。この場合、第1容量電極67xがデータ信号線と短絡した場合には、第1連結配線38を切断することで、第1および第2画素電極17a・17bの容量結合を維持することが可能となる。また、第2容量電極67yがデータ信号線と短絡した場合には、第2連結配線39を切断することで、第1および第2画素電極17a・17bの容量結合を維持することが可能となる。なお、本構成では、図1の構成では発生しうる第2容量電極67yおよび第3容量電極67zの短絡をなくすことができる。
図16の液晶パネルを図17のように変形することもできる。図17に示される液晶パネルでは、データ信号線に隣接する第1容量電極67xに繋がる第1連結配線38の一部が第1画素電極17aおよび第2画素電極17bの間隙と重なっている。こうすれば、第1連結配線38の切断工程が容易になり、また、画素電極間の光漏れも低減することができる。
図1の液晶パネルから、第3画素電極17c、中継配線47、およびコンタクトホール11cを除き、図18のように構成することもできる。図18の液晶パネルを備えた液晶表示装置では、中間調表示時に、画素電極17aを含む副画素を明副画素、画素電極17bを含む副画素を暗副画素とし、これら1つの明副画素および1つの暗副画素の面積階調によって表示を行うことができる。
図18の液晶パネルを図19のように変形することもできる。図19に示される液晶パネルでは、データ信号線に隣接する第1容量電極67xに繋がる第1連結配線38の一部が第1画素電極17aおよび第2画素電極17bの間隙と重なっている。こうすれば、第1連結配線38の切断工程が容易になり、また、画素電極間の光漏れも低減することができる。なお、図19の液晶パネルから、第3容量電極67z、およびコンタクトホール11bzを除き、図25のように構成することもできる。この構成では、保持容量配線18と第2画素電極17bとの重なり部分で保持容量を形成するため、TFTのチャネルを覆う層間絶縁膜が比較的薄い場合に好適である。
図20は本液晶パネルの他の構成を示す平面図である。同図に示されるように、データ信号線15および走査信号線16で画される画素領域に、行方向に視て台形形状の第2画素電極17bとこれと嵌め合うような形状の第1画素電極17aとが行方向に並べられ、保持容量配線18が画素中央を横切るように(第2画素電極17bと重なるように)行方向に延伸している。
すなわち、第2画素電極17bの外周は、保持容量配線18と交差し、行方向に対して略90°をなす第1辺と、第1辺の一端から行方向に対して略45°をなして延伸する第2辺と、第1辺の他端から行方向に対して略315°をなして延伸する第3辺と、第1辺に平行で保持容量配線18と交差する第4辺とからなり、第1辺が台形の上底、第4辺が台形の下底をなし、第1および第4辺の中点同士を結ぶ線が保持容量配線18上を通っている。
また、第1画素電極17aの外周には、データ信号線15に沿う辺、走査信号線16に沿う辺、および走査信号線16の隣の走査信号線に沿う辺に加えて、上記第1〜第3辺に対向する3つの辺が含まれており、第2画素電極17bの第1辺とこれに対向する第1画素電極17aの外周の一辺との間隙が第1間隙S1、第2画素電極17bの第2辺とこれに対向する第1画素電極17aの外周の一辺との間隙が第2間隙S2、第2画素電極17bの第3辺とこれに対向する第1画素電極17aの外周の一辺との間隙が第3間隙S3となっている。
ここで、第1〜第3容量電極67x〜67zは、ゲート絶縁膜(図示せず)を介して保持容量配線18と重なるように、この順に行方向に並べられ、第1〜第3容量電極67x〜67zそれぞれが、層間絶縁膜(図示せず)を介して第2画素電極17bと重なっている。すなわち、第2容量電極67yが第2画素電極17bの中央部下に配され、隣接する2本のデータ信号線の一方(データ信号線15)と第2容量電極67yとの間に第1容量電極67xが配され、他方と第2容量電極67yとの間に第1容量電極67zが配されている。すなわち、第1容量電極67xに最も近いデータ信号線15と該第1容量電極67xとの距離が、第2容量電極67yに最も近いデータ信号線15と該第2容量電極67yとの距離よりも小さくなっている。また、トランジスタ12のソース電極8はデータ信号線に接続され、ドレイン電極9はドレイン引き出し配線27を介して第2容量電極67yに接続され、ドレイン引き出し配線27はコンタクトホール11aを介して画素電極17aに接続されている。また、ドレイン引き出し配線27は、同層にて第1連結配線38に繋がるとともに、同層にて第2連結配線39に繋がり、第1連結配線38が第1容量電極67xに接続され、第2連結配線39が第1容量電極67yに接続されている。なお、第1および第2連結配線38・39はともに保持容量配線18と重ならないように設けられている。これにより、トランジスタ12のドレイン電極9と第1画素電極17aと第1連結配線38と第2連結配線39とが電気的に接続され、第1容量電極67xおよび第2画素電極17bの重なり部分と、第2容量電極67yおよび第2画素電極17bの重なり部分とに、結合容量が形成される。また、第1・第2容量電極67x・67yと保持容量配線18との重なり部分に保持容量が形成される。
さらに、第3容量電極67zと第2画素電極17bとがコンタクトホール11bzを介して接続されており、これによって、第3容量電極67zと保持容量配線18との重なり部分に保持容量が形成される。
さらに、保持容量配線18から、平面的に視てデータ信号線15に沿うような保持容量配線延伸部18pと、平面的に視てデータ信号線15の隣のデータ信号線に沿うような保持容量配線延伸部18qが延伸し、保持容量配線延伸部18pが、第2画素電極17bの外周の第1辺と重なり、保持容量配線延伸部18qが、第2画素電極17bの外周の第4辺と重なっている。
図20の液晶パネルでは、トランジスタのドレイン電極9と、第1画素電極17aと、第1容量電極67xに接続する第1連結配線38と、第2容量電極67yに接続する第2連結配線39とが電気的に接続されているため、結合容量および保持容量それぞれの値を維持しながら、データ信号線に近い方の容量電極(第1容量電極67x)が該データ信号線と短絡してもこれを修正することができる構成となっている。すなわち、データ信号線15および第1容量電極67xが短絡した場合には、第1連結配線38を切断すればよい。この場合、第2容量電極67yによって第1および第2画素電極17a・17bを正常に電位制御する(2つの副画素を正常駆動する)ことができる。
なお、データ信号線15および第3容量電極67zが短絡した場合には、コンタクトホール11bz内の画素電極をトリミング除去することでこれを修正することができる。この場合、第1・第2画素電極17a・17bを正常に電位制御する(2つの副画素を正常駆動する)ことができる。また、第2容量電極67yおよび第3容量電極67zが短絡しても、第1画素電極17aに供給される電位が第2画素電極17bにも供給されるにとどまり、第1および第2画素電極17a・17bの電位制御が不能となることはない。
そして、図20の液晶パネルをMVA方式で用いる場合には、第2間隙S2あるいは第3間隙S3を配向規制用構造物として機能させることができる。さらに、保持容量配線延伸部18p・18qが、第2画素電極17b(フローティング画素電極)のシールド電極として機能するため、第2画素電極17bへの電荷の飛び込み等をより効果的に抑制することができる。これにより、第2画素電極17bを含む副画素(暗副画素)の焼き付きを抑制することができる。
なお、図20の液晶パネルにおいて層間絶縁膜(チャネル保護膜)を、無機層間絶縁膜および有機層間絶縁膜の二層構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、有機層間絶縁膜については、第1容量電極67xと重なる部分、および第2容量電極67yと重なる部分、並びに保持容量配線延伸部18p・18qと重なる部分を刳り貫いておくことがより好ましい。こうすれば、結合容量の容量値を十分に確保するとともに保持容量配線延伸部18p・18qによるシールド効果を担保しながら、上記の効果を得ることができる。
図9・10に示す液晶パネルを図21・22のように構成することもできる。図21・22に示される液晶パネルのカラーフィルタ基板の表面は、アクティブマトリクス基板3の有機層間絶縁膜26の刳り貫き部K1・K2に対応する部分D1・D2が隆起している。こうすれば、刳り貫き部K1・K2によるアクティブマトリクス基板表面の凹みを補い、隆起部D1・D2下の液晶層の厚みを周囲と同程度とすることができる。これにより、液晶層の厚みを均一化することができ、液晶の使用量を削減することができる。図22(a)では、対向電極28上に突起部材iを設け、これによってカラーフィルタ基板表面の隆起部D1・D2を形成している。よって刳り貫き部Kによるアクティブマトリクス基板表面の凹みに導電性異物が落ち込んでも、第2画素電極17bと対向電極28との短絡を防ぐことができる。なお、MVAの液晶パネルであれば、突起部材iを配向規制用のリブ(例えば、フェノールノボラック樹脂)と同工程(同材料)にて形成することができる。また、図22(b)では、着色層14上(対向電極28下)に突起部材jを設け、これによってカラーフィルタ基板表面の隆起部D1・D2を形成している。突起部材jを着色層14とは別色の着色層とし、これら着色層(例えば、Rの着色層とGの着色層)の重ね合わせによって隆起部D1・D2を形成してもよい。こうすれば、突起部材を別途(別材料で)形成しなくてよいというメリットがある。図22(b)の構成では、隆起部D1・D2を形成しない構成と比較して、隆起部D1・D2下における第2画素電極17bおよび対向電極28間の距離を短くすることができるため、液晶容量を大きくすることができる。
なお、図21に示すように、カラーフィルタ基板の隆起部D1・D2による配向乱れを視認されにくくするため、隆起部D1・D2を保持容量配線18の形成層に投射した場合に、保持容量配線18の行方向に沿う2つのエッジ間に収まる構成とすることが望ましい。
図11・12に示す液晶パネルを図23・24のように構成することもできる。図23・24に示される液晶パネルのカラーフィルタ基板の表面は、アクティブマトリクス基板3の有機ゲート絶縁膜21の刳り貫き部Fに対応する部分Dが隆起している。こうすれば、刳り貫き部Fによるアクティブマトリクス基板表面の凹みを補い、隆起部D下の液晶層の厚みを周囲と同程度とすることができる。これにより、液晶層の厚みを均一化することができ、液晶の使用量を削減することができる。図24(a)では、対向電極28上に突起部材iを設け、これによってカラーフィルタ基板表面の隆起部Dを形成している。よって刳り貫き部Fによるアクティブマトリクス基板表面の凹みに導電性異物が落ち込んでも、第2画素電極17bと対向電極28との短絡を防ぐことができる。なお、MVAの液晶パネルであれば、突起部材iを配向規制用のリブと同工程で形成することができる。また、図24(b)では、着色層14上(対向電極28下)に突起部材jを設け、これによってカラーフィルタ基板表面の隆起部Dを形成している。突起部材jを着色層14とは別色の着色層とし、これら着色層(例えば、Rの着色層とGの着色層)の重ね合わせによって隆起部Dを形成してもよい。こうすれば、突起部材を別途(別材料で)形成しなくてよいというメリットがある。図24(b)の構成では、隆起部Dを形成しない構成と比較して、隆起部D下における第2画素電極17bおよび対向電極28間の距離を短くすることができるため、液晶容量を大きくすることができる。
なお、図23に示すように、カラーフィルタ基板の隆起部Dによる配向乱れを視認されにくくするため、隆起部Dを保持容量配線18の形成層に投射した場合に、保持容量配線18の行方向に沿う2つのエッジ間に収まる構成とすることが望ましい。
本液晶パネルを図26のように構成することもできる。すなわち、矩型の第1〜第3画素電極17a〜17cがこの順に列方向に並べられ、第1容量電極67x、第3容量電極67z、および第2容量電極67yが、ゲート絶縁膜(図示せず)を介して保持容量配線18と重なるように、この順に行方向に並べられ、第1〜第3容量電極67x〜67zそれぞれが、層間絶縁膜(図示せず)を介して第2画素電極17bと重なっている。さらに、第3容量電極67zが第2画素電極17bの中央部下に配され、隣接する2本のデータ信号線の一方(データ信号線15)と第3容量電極67zとの間に第1容量電極67xが配され、他方(データ信号線215)と第3容量電極67zとの間に第2容量電極67yが配されている。また、トランジスタ12のソース電極8はデータ信号線15に接続され、ドレイン電極9は同層にてドレイン引き出し配線27に接続され、ドレイン引き出し配線27はコンタクトホール11aを介して画素電極17aに接続されている。
また、第1連結配線38はL字形状であり、走査信号線16と同方向に伸びる横延伸部38xとデータ信号線15に沿う縦延伸部38yとからなる。また、第2連結配線39もL字形状であり、走査信号線16と同方向に伸びる横延伸部39xとデータ信号線215に沿う縦延伸部39yとからなる。
そして、第1連結配線38の一方の端部(横延伸部38x側)がドレイン引き出し配線27に接続され、他方の端部(縦延伸部38y側)が第1容量電極67xに接続されている。また、第2連結配線39の一方の端部(横延伸部39x側)がドレイン引き出し配線27に接続され、他方の端部(縦延伸部39y側)が第2容量電極67yに接続されている。
また、第3連結配線58はL字形状であり、データ信号線15に沿う縦延伸部58yと走査信号線16と同方向に伸びる横延伸部58xとからなる。また、第4連結配線59もL字形状であり、データ信号線215に沿う縦延伸部59yと走査信号線16と同方向に伸びる横延伸部59xとからなる。
そして、第3連結配線58の一方の端部(縦延伸部58y側)が第1容量電極67xに接続され、他方の端部(横延伸部58x側)が中継配線147に接続されている。また、第4連結配線59の一方の端部(縦延伸部59y側)が第2容量電極67yに接続され、他方の端部(横延伸部59x側)が中継配線147に接続されている。さらに、中継配線147はコンタクトホール11cを介して第3画素電極17cに接続されている。
なお、第1連結配線38の横延伸部38xおよび第2連結配線39の横延伸部39xはともに第1画素電極17aおよび第2画素電極17bの間隙下に配されており、保持容量配線18と重なっていない。また、第3連結配線58の横延伸部58xおよび第4連結配線59の横延伸部59xはともに第2画素電極17bおよび第3画素電極17cの間隙下に配されており、保持容量配線18と重なっていない。
これにより、トランジスタ12のドレイン電極9と第1画素電極17aと第1連結配線38と第2連結配線39とが電気的に接続され、第1容量電極67xおよび第2画素電極17bの重なり部分と、第2容量電極67yおよび第2画素電極17bの重なり部分とに、結合容量Cc(図3参照)が形成される。また、第1・第2容量電極67x・67yと保持容量配線18との重なり部分に保持容量Ch1(図3参照)が形成される。
さらに、第3容量電極67zと第2画素電極17bとがコンタクトホール11bzを介して接続されており、これによって、第3容量電極67zと保持容量配線18との重なり部分に保持容量Ch2(図3参照)の多くが形成される。
そして、例えば、第1容量電極67xとデータ信号線15との短絡が発生した場合には、第1連結配線38および第3連結配線58それぞれを、レーザ(例えば、YAGレーザの第3高調波355nm)により切断することで、第1〜第3画素電極17a〜17cを正常に電位制御する(3つの副画素を正常駆動する)ことができる(図27参照)。
本構成は、4本の連結配線(38・39・58・59)が、第1・第2容量電極67x・67yを介してリング状に接続される構成であるため、断線に対する冗長効果がある。さらに、第1画素電極17aおよび第2画素電極17bの間隙下に配された、2つの横延伸部38x・39xと、第2画素電極17bおよび第3画素電極17cの間隙下に配された、2つの横延伸部58x・59xとを、光漏れ抑制のための遮光部材として利用することができる。なお、4本の連結配線(38・39・58・59)と画素電極17bとが重なる部分に結合容量が形成されるため、この重なり面積が増えた分、第1容量電極67xおよび第2容量電極67yを小さくすることができ、開口率を向上(あるいは維持)させることができる。
図26の液晶パネルを図28のように変形してもよい。すなわち、第1連結配線38の横延伸部38x、第2連結配線39の横延伸部39x、第3連結配線58の横延伸部58x、および第4連結配線59の横延伸部59xそれぞれの全体が、画素電極間の間隙下に位置するように構成する。こうすれば、各連結配線をレーザ切断する場合に、切断対象の連結配線と第2画素電極17bとが短絡するおそれが少なくなるというメリットがある。
図26の液晶パネルを図29のように変形してもよい。すなわち、第1連結配線38の縦延伸部38yおよび第3連結配線58の縦延伸部58yを、第2画素電極17bのデータ信号線15に沿うエッジと重なるように配するとともに、第2連結配線39の縦延伸部39yおよび第4連結配線59の縦延伸部59yを、第2画素電極17bのデータ信号線215に沿うエッジと重なるように配する。こうすれば、データ信号線(15・215)および画素電極(17b)間の光漏れが抑制され、CF基板に形成されるブラックマトリクスのデータ信号線上の部分を細くすることができる。これにより、開口率が高められる。
また、図26の液晶パネルを図30のように変形してもよい。すなわち、第1連結配線38はT字形状であり、走査信号線16と同方向に伸びる横延伸部38xとデータ信号線15と同方向に伸びる縦延伸部38yとからなる。また、第2連結配線39もT字形状であり、走査信号線16と同方向に伸びる横延伸部39xとデータ信号線215と同方向に伸びる縦延伸部39yとからなる。また、第1連結配線38の横延伸部38xがドレイン引き出し配線27に接続され、縦延伸部38yが第1容量電極67xに接続されている。また、第2連結配線39の横延伸部39xがドレイン引き出し配線27に接続され、縦延伸部39yが第2容量電極67yに接続されている。さらに、第3連結配線58は、第2画素電極17bおよび第3画素電極17cの間隙と重なる横延伸部のみからなるとともに、第4連結配線59もこの間隙と重なる横延伸部のみからなり、第3および第4連結配線58・59それぞれが中継配線147に接続されている。なお、中継配線147はコンタクトホール11cを介して第3画素電極17cに接続されている。
そして、各画素電極と同材料(同工程)で形成された渡し電極148が、平面的に視てデータ信号線15に沿うように配され、渡し電極148の一方端と第1連結配線38の横延伸部38xとがコンタクトホールで接続され、他方端と第3連結配線58とがコンタクトホールで接続されている。さらに、各画素電極と同材料(同工程)で形成された渡し電極149が、平面的に視てデータ信号線215に沿うように配され、渡し電極149の一方端と第2連結配線39の横延伸部39xとがコンタクトホールで接続され、他方端と第4連結配線59とがコンタクトホールで接続されている。
この構成によれば、データ信号線15・215から電気的にフローティングである第2画素電極17bへの電荷の飛び込み等を、渡し電極148・149によって抑制することができ、第2画素電極17bを含む副画素の焼き付きを抑制することができる。
なお、図30の渡し配線148・149を、画素電極17a・17cと一体形成してもよい。この場合、図31に示すように、平面的に視てデータ信号線15に沿う渡し電極248の一方端が第1画素電極17aと同層にて接続し、他方端が第3画素電極17cと同層にて接続する。また、平面的に視てデータ信号線215に沿う渡し電極249の一方端が第1画素電極17aと同層にて接続し、他方端が第3画素電極17cと同層にて接続する。こうすれば、図30の構成よりもコンタクトホール数を低減することができる。
なお、上記各構成において、チャネル保護膜(データ信号線および画素電極間の絶縁膜)として、無機層間絶縁膜のみが形成されていてもよいし、無機層間絶縁膜およびこれよりも厚い有機層間絶縁膜が形成されていてもよい。ただ、後者の場合には、有機層間絶縁膜の、第1容量電極67xおよび第2画素電極17bに重なる部分と、第2容量電極67yおよび第2画素電極17bに重なる部分とを、刳り貫くかあるいは周囲よりも薄く形成することが望ましい。こうすれば、チャネル保護膜を厚くすることによる効果を得ながら、第1・第3画素電極17a・17cと第2画素電極17bとの結合容量を高めることができる。
図37は、本液晶パネルの他の構成を示す平面図である。図37の液晶パネルのアクティブマトリクス基板は、走査信号線16に接続されたトランジスタ112・212と、走査信号線16の次段となる走査信号線116に接続されたトランジスタ312とを備え、1つの画素領域に、画素電極17a・17bと、4つの容量電極266x・266y・267x・267yと、容量電極267x・267yを連結する連結配線238とを備える。ここで、容量電極266x・266y・267x・267yは、それぞれがゲート絶縁膜を介して保持容量配線18と重なるとともに、それぞれがチャネル保護膜(無機層間絶縁膜または無機層間絶縁膜と有機層間絶縁膜の積層膜)を介して画素電極17bと重なり、トランジスタ312のドレイン電極308と容量電極267xとが引き出し配線227を介して接続されるとともに、トランジスタ312のソース電極309と画素電極17aとがコンタクトホールを介して接続され、連結配線238は、少なくとも一部が保持容量配線18に重ならないように配されている。また、トランジスタ112・212の共通ソース電極128はデータ信号線15に接続され、トランジスタ112のドレイン電極109は引き出し配線127pを介して容量電極266xに接続され、容量電極266xはドレイン引き出し配線127qおよびコンタクトホールを介して画素電極17aに接続され、容量電極266yはコンタクトホールを介して画素電極17bに接続されている。なお、トランジスタ212のドレイン電極209はコンタクトホールを介して画素電極17bに接続されている。ここでは、容量電極266xと保持容量配線18との重なり部分に画素電極17aおよび保持容量配線18間の保持容量が形成され、容量電極266yと保持容量配線18との重なり部分に画素電極17bおよび保持容量配線18間の保持容量が形成され、容量電極267x・267yと画素電極17bとの重なり部分に画素電極17aおよび画素電極17bの結合容量が形成される。
図37の液晶パネルを駆動すると、走査信号線16の走査時に画素電極17a・17bに同一のデータ信号電位が書き込まれるが、走査信号線116の(次段の)走査時に、これら画素電極17a・17bが容量を介して接続される。これにより、画素電極17aによる暗副画素と、画素電極17bによる明副画素とが形成される。そして、仮に容量電極267yとデータ信号線115とが短絡した場合でも、連結配線238を保持容量配線18と重ならない部分にて切断することで、画素電極17aおよび画素電極17bの容量結合を維持する(画素電極17aによる暗副画素と画素電極17bによる明副画素とを形成する)ことができる。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、本液晶パネルの両面に、2枚の偏光板A・Bを、偏光板Aの偏光軸と偏光板Bの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図32(a)に示すように、ドライバ(ゲートドライバ202、ソースドライバ201)を接続する。ここでは、一例として、ドライバをTCP方式による接続について説明する。まず、液晶パネルの端子部にACFを仮圧着する。ついで、ドライバが乗せられたTCPをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバTCP同士を連結するための回路基板209(PWB)とTCPの入力端子とをACFで接続する。これにより、液晶表示ユニット200が完成する。その後、図32(b)に示すように、液晶表示ユニットの各ドライバ(201・202)に、回路基板203を介して表示制御回路209を接続し、照明装置(バックライトユニット)204と一体化することで、液晶表示装置210となる。
図33は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部(液晶パネル)と、ソースドライバ(SD)と、ゲートドライバ(GD)と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
表示制御回路は、外部の信号源(例えばチューナー)から、表示すべき画像を表すデジタルビデオ信号Dvと、当該デジタルビデオ信号Dvに対応する水平同期信号HSYおよび垂直同期信号VSYと、表示動作を制御するための制御信号Dcとを受け取る。また、表示制御回路は、受け取ったこれらの信号Dv,HSY,VSY,Dcに基づき、そのデジタルビデオ信号Dvの表す画像を表示部に表示させるための信号として、データスタートパルス信号SSPと、データクロック信号SCKと、表示すべき画像を表すデジタル画像信号DA(ビデオ信号Dvに対応する信号)と、ゲートスタートパルス信号GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号(走査信号出力制御信号)GOEとを生成し、これらを出力する。
より詳しくは、ビデオ信号Dvを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号DAとして表示制御回路から出力し、そのデジタル画像信号DAの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号SCKを生成し、水平同期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベル(Hレベル)となる信号としてデータスタートパルス信号SSPを生成し、垂直同期信号VSYに基づき1フレーム期間(1垂直走査期間)毎に所定期間だけHレベルとなる信号としてゲートスタートパルス信号GSPを生成し、水平同期信号HSYに基づきゲートクロック信号GCKを生成し、水平同期信号HSYおよび制御信号Dcに基づきゲートドライバ出力制御信号GOEを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号DA、信号電位(データ信号電位)の極性を制御する極性反転信号POL、データスタートパルス信号SSP、およびデータクロック信号SCKは、ソースドライバに入力され、ゲートスタートパルス信号GSPとゲートクロック信号GCKとゲートドライバ出力制御信号GOEとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号DA、データクロック信号SCK、データスタートパルス信号SSP、および極性反転信号POLに基づき、デジタル画像信号DAの表す画像の各走査信号線における画素値に相当するアナログ電位(信号電位)を1水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線に出力する。
ゲートドライバは、ゲートスタートパルス信号GSPおよびゲートクロック信号GCKと、ゲートドライバ出力制御信号GOEとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。
上記のようにソースドライバおよびゲートドライバにより表示部(液晶パネル)のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ(TFT)を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Dvの示す画像が各副画素に表示される。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図34は、テレビジョン受信機用の液晶表示装置800の構成を示すブロック図である。液晶表示装置800は、液晶表示ユニット84と、Y/C分離回路80と、ビデオクロマ回路81と、A/Dコンバータ82と、液晶コントローラ83と、バックライト駆動回路85と、バックライト86と、マイコン(マイクロコンピュータ)87と、階調回路89とを備えている。なお、液晶表示ユニット84は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置800では、まず、テレビジョン信号としての複合カラー映像信号Scvが外部からY/C分離回路80に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路81にて光の3原色に対応するアナログRGB信号に変換され、さらに、このアナログRGB信号はA/Dコンバータ82により、デジタルRGB信号に変換される。このデジタルRGB信号は液晶コントローラ83に入力される。また、Y/C分離回路80では、外部から入力された複合カラー映像信号Scvから水平および垂直同期信号も取り出され、これらの同期信号もマイコン87を介して液晶コントローラ83に入力される。
液晶表示ユニット84には、液晶コントローラ83からデジタルRGB信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路89では、カラー表示の3原色R,G,Bそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット84に供給される。液晶表示ユニット84では、これらのRGB信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号(データ信号=信号電位、走査信号等)が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット84によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置800では、マイコン87の制御の下にバックライト駆動回路85がバックライト86を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン87が行う。なお、外部から入力される映像信号(複合カラー映像信号)としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置800では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置800でテレビジョン放送に基づく画像を表示する場合には、図35に示すように、液晶表示装置800にチューナー部90が接続され、これによって本テレビジョン受像機701が構成される。このチューナー部90は、アンテナ(不図示)で受信した受信波(高周波信号)の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Scvを取り出す。この複合カラー映像信号Scvは、既述のように液晶表示装置800に入力され、この複合カラー映像信号Scvに基づく画像が該液晶表示装置800によって表示される。
図36は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機701は、その構成要素として、液晶表示装置800の他に第1筐体801および第2筐体806を有しており、液晶表示装置800を第1筐体801と第2筐体806とで包み込むようにして挟持した構成となっている。第1筐体801には、液晶表示装置800で表示される画像を透過させる開口部801aが形成されている。また、第2筐体806は、液晶表示装置800の背面側を覆うものであり、当該表示装置800を操作するための操作用回路805が設けられると共に、下方に支持用部材808が取り付けられている。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。
101〜104 画素
12 トランジスタ
15 データ信号線
16 走査信号線
17a〜17c 第1〜第3画素電極
18 保持容量配線
21 有機ゲート絶縁膜
22 無機ゲート絶縁膜
25 無機層間絶縁膜
26 有機層間絶縁膜
38 第1連結配線
39 第2連結配線
58 第3連結配線
59 第4連結配線
67x〜67z 第1〜第3容量電極
84 液晶表示ユニット
701 テレビジョン受像機
800 液晶表示装置

Claims (23)

  1. 走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えたアクティブマトリクス基板であって、
    1つの画素領域に、第1および第2画素電極と、データ信号線と同層に形成された第1および第2容量電極と、該第1容量電極に接続された第1連結配線と、該第2容量電極に接続された第2連結配線とが設けられ、
    該第1および第2容量電極は、第1絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第2絶縁膜を介して第2画素電極と重なり、
    上記トランジスタの一方の導通電極と第1画素電極と第1連結配線と第2連結配線とが電気的に接続され、
    上記第2画素電極が電気的にフローティングとされ、
    上記第1画素電極と上記第2画素電極とが、上記第1および第2容量電極と上記第2画素電極との重なり部分に形成される結合容量を介して接続されており、
    第1連結配線の少なくとも一部と第2連結配線の少なくとも一部とが、保持容量配線に重なっておらず、
    上記画素領域に、第2画素電極に電気的に接続された第3容量電極が、保持容量配線と重なるように設けられ、
    上記第1〜第3容量電極がこの順に行方向に並べられていることを特徴とするアクティブマトリクス基板。
  2. 上記トランジスタの一方の導通電極から引き出された引き出し配線を備え、
    該引き出し配線と第1画素電極とがコンタクトホールを介して接続され、該引き出し配線が同層にて第1および第2連結配線に繋がるとともに、上記第3容量電極と第2画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項1記載のアクティブマトリクス基板。
  3. 上記第1および第2連結配線の少なくとも一方が、第1および第2画素電極の間隙に重なっていることを特徴とする請求項1または2に記載のアクティブマトリクス基板。
  4. 第2絶縁膜はトランジスタのチャネルを覆う層間絶縁膜であることを特徴とする請求項1〜のいずれか1項に記載のアクティブマトリクス基板。
  5. 上記層間絶縁膜は、第1容量電極および第2画素電極と重なる部分の少なくとも一部と、
    第2容量電極および第2画素電極と重なる部分の少なくとも一部とが薄くなっていることを特徴とする請求項記載のアクティブマトリクス基板。
  6. 上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜とを含み、
    第1容量電極および第2画素電極と重なる部分の少なくとも一部と、第2容量電極および第2画素電極と重なる部分の少なくとも一部とでは、有機層間絶縁膜が薄くなっているか、あるいは有機層間絶縁膜が除去されていることを特徴とする請求項記載のアクティブマトリクス基板。
  7. 第1絶縁膜はゲート絶縁膜であることを特徴とする請求項記載のアクティブマトリクス基板。
  8. 上記ゲート絶縁膜は、保持容量配線および第1容量電極と重なる部分の少なくとも一部と、保持容量配線および第2容量電極と重なる部分の少なくとも一部と、保持容量配線および第3容量電極と重なる部分の少なくとも一部とが薄くなっていることを特徴とする請求項記載のアクティブマトリクス基板。
  9. 上記ゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜とを含み、
    保持容量配線および第1容量電極と重なる部分の少なくとも一部と、保持容量配線および第2容量電極と重なる部分の少なくとも一部と、保持容量配線および第3容量電極と重なる部分の少なくとも一部とでは、有機ゲート絶縁膜が薄くなっているか、あるいは有機ゲート絶縁膜が除去されていることを特徴とする請求項記載のアクティブマトリクス基板。
  10. 第1画素電極と走査信号線とが一部重なっていることを特徴とする請求項または記載のアクティブマトリクス基板。
  11. 保持容量延伸部を備え、
    該保持容量延伸部は、平面的に視ると、保持容量配線からデータ信号線に沿って延伸し、第2画素電極のエッジと重なるか、あるいは該エッジの外側を通っていることを特徴とする請求項1〜10のいずれか1項に記載のアクティブマトリクス基板。
  12. 上記第1および第2画素電極の間隙が配向規制用構造物として機能することを特徴とする請求項1〜11のいずれか1項に記載のアクティブマトリクス基板。
  13. 上記画素領域に第3画素電極を備え、該第3画素電極と第1画素電極とが電気的に接続されていることを特徴とする請求項1〜12のいずれか1項に記載のアクティブマトリクス基板。
  14. 第1〜第3画素電極がこの順に列方向に並べられていることを特徴とする請求項13に記載のアクティブマトリクス基板。
  15. 請求項に記載のアクティブマトリクス基板とこれに対向する対向基板を備え、
    上記対向基板の表面は、アクティブマトリクス基板の層間絶縁膜が薄くなっている領域に対応する部分が隆起していることを特徴とする液晶パネル。
  16. 請求項に記載のアクティブマトリクス基板とこれに対向する対向基板を備え、
    上記対向基板の表面は、アクティブマトリクス基板のゲート絶縁膜が薄くなっている領域に対応する部分が隆起していることを特徴とする液晶パネル。
  17. 上記保持容量配線は行方向に延伸し、
    対向基板表面の隆起している部分を保持容量配線の形成層に投射した場合に、保持容量配線の行方向に沿う2つのエッジ間に収まることを特徴とする請求項15または16記載の液晶パネル。
  18. 対向基板は配向規制用のリブを備え、
    対向基板の上記領域に対応する部分に、上記リブと同材料で形成された突起部材が設けられていることを特徴とする請求項15または16記載の液晶パネル。
  19. 対向基板はカラーフィルタ基板であり、
    対向基板の上記領域に対応する部分に、着色層と同材料で形成された突起部材が設けられていることを特徴とする請求項15または16記載の液晶パネル。
  20. 請求項1〜14のいずれか1項に記載のアクティブマトリクス基板を備えた液晶パネル。
  21. 請求項1520のいずれか1項に記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
  22. 請求項21記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
  23. 請求項22記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。


JP2010526626A 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 Expired - Fee Related JP5431335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010526626A JP5431335B2 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008218840 2008-08-27
JP2008218840 2008-08-27
JP2008301293 2008-11-26
JP2008301293 2008-11-26
JP2010526626A JP5431335B2 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
PCT/JP2009/062824 WO2010024058A1 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2010024058A1 JPWO2010024058A1 (ja) 2012-01-26
JP5431335B2 true JP5431335B2 (ja) 2014-03-05

Family

ID=41721232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526626A Expired - Fee Related JP5431335B2 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法

Country Status (8)

Country Link
US (1) US8411216B2 (ja)
EP (1) EP2328014A4 (ja)
JP (1) JP5431335B2 (ja)
KR (1) KR101247936B1 (ja)
CN (1) CN102132204B (ja)
BR (1) BRPI0917349A2 (ja)
RU (1) RU2469367C1 (ja)
WO (1) WO2010024058A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132203B (zh) * 2008-08-27 2014-05-07 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法
KR101247936B1 (ko) * 2008-08-27 2013-03-26 샤프 가부시키가이샤 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기, 액티브 매트릭스 기판의 제조 방법
US9224759B2 (en) 2010-12-20 2015-12-29 Japan Display Inc. Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus
US8830436B2 (en) * 2010-12-24 2014-09-09 Japan Display West Inc. Pixel structure, display device, and electronic apparatus
CN102959605B (zh) * 2011-06-27 2015-11-25 株式会社日本有机雷特显示器 显示装置及其制造方法
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
JP2013186294A (ja) * 2012-03-08 2013-09-19 Japan Display West Co Ltd 表示装置及び電子機器
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
JP6093575B2 (ja) 2013-01-15 2017-03-08 株式会社ジャパンディスプレイ 液晶表示装置
CN103969853B (zh) * 2013-02-05 2016-06-01 北京京东方光电科技有限公司 阵列基板及其检测方法和检测装置
CN107808892B (zh) * 2016-09-08 2020-06-26 群创光电股份有限公司 显示设备
US10847739B2 (en) 2017-09-21 2020-11-24 Sharp Kabushiki Kaisha Display device having larger openings on inner sides of anode electrodes in display region than on inner sides of anode electrodes in peripheral display region
JP2019184945A (ja) * 2018-04-16 2019-10-24 シャープ株式会社 配線基板及び表示装置
JP7396789B2 (ja) * 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
CN109272912B (zh) * 2018-11-30 2020-05-19 惠科股份有限公司 错充检测方法及错充检测系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH117046A (ja) * 1997-06-16 1999-01-12 Sharp Corp 液晶表示装置
JP2005242307A (ja) * 2004-01-28 2005-09-08 Sharp Corp アクティブマトリクス基板及び表示装置
JP2005316489A (ja) * 2004-04-29 2005-11-10 Chi Mei Optoelectronics Corp 表示装置とそれに生じる欠陥の修復方法
JP2006039290A (ja) * 2004-07-28 2006-02-09 Fujitsu Display Technologies Corp 液晶表示装置及びその焼き付き防止方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
JP3645184B2 (ja) * 2000-05-31 2005-05-11 シャープ株式会社 液晶表示装置及びその欠陥修正方法
US20040160544A1 (en) 2003-02-14 2004-08-19 Yuan-Tung Dai Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same
US7812893B2 (en) * 2004-11-17 2010-10-12 Sharp Kabushiki Kaisha Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate
KR20070122317A (ko) * 2006-06-26 2007-12-31 삼성전자주식회사 액정 모듈, 액정 모듈의 구동 방법 및 액정표시장치
JP2008112136A (ja) 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR101299646B1 (ko) * 2006-10-12 2013-08-26 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
US7920219B2 (en) * 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101247936B1 (ko) * 2008-08-27 2013-03-26 샤프 가부시키가이샤 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기, 액티브 매트릭스 기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH117046A (ja) * 1997-06-16 1999-01-12 Sharp Corp 液晶表示装置
JP2005242307A (ja) * 2004-01-28 2005-09-08 Sharp Corp アクティブマトリクス基板及び表示装置
JP2005316489A (ja) * 2004-04-29 2005-11-10 Chi Mei Optoelectronics Corp 表示装置とそれに生じる欠陥の修復方法
JP2006039290A (ja) * 2004-07-28 2006-02-09 Fujitsu Display Technologies Corp 液晶表示装置及びその焼き付き防止方法

Also Published As

Publication number Publication date
JPWO2010024058A1 (ja) 2012-01-26
KR20110050528A (ko) 2011-05-13
RU2469367C1 (ru) 2012-12-10
US8411216B2 (en) 2013-04-02
CN102132204B (zh) 2013-06-26
EP2328014A4 (en) 2011-12-28
US20110141376A1 (en) 2011-06-16
EP2328014A1 (en) 2011-06-01
WO2010024058A1 (ja) 2010-03-04
CN102132204A (zh) 2011-07-20
RU2011111264A (ru) 2012-09-27
BRPI0917349A2 (pt) 2015-11-17
KR101247936B1 (ko) 2013-03-26

Similar Documents

Publication Publication Date Title
JP5431335B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
JP5220863B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5107439B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5323856B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100789A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010100790A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5107437B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5143905B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5318888B2 (ja) 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5301567B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8547492B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver
WO2009144966A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Ref document number: 5431335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees