JPWO2010024058A1 - アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
JPWO2010024058A1
JPWO2010024058A1 JP2010526626A JP2010526626A JPWO2010024058A1 JP WO2010024058 A1 JPWO2010024058 A1 JP WO2010024058A1 JP 2010526626 A JP2010526626 A JP 2010526626A JP 2010526626 A JP2010526626 A JP 2010526626A JP WO2010024058 A1 JPWO2010024058 A1 JP WO2010024058A1
Authority
JP
Japan
Prior art keywords
electrode
capacitor
active matrix
pixel
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010526626A
Other languages
English (en)
Other versions
JP5431335B2 (ja
Inventor
俊英 津幡
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010526626A priority Critical patent/JP5431335B2/ja
Publication of JPWO2010024058A1 publication Critical patent/JPWO2010024058A1/ja
Application granted granted Critical
Publication of JP5431335B2 publication Critical patent/JP5431335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

１つの画素領域に、第１および第２の画素電極（１７ａ・１７ｂ）と、データ信号線（１５）と同層に形成された第１および第２容量電極（６７ｘ・６７ｙ）とが設けられ、第１および第２容量電極（６７ｘ・６７ｙ）は、第１絶縁膜を介して保持容量配線（１８）と重なるように行方向に並べられるとともに、それぞれが第２絶縁膜を介して第２画素電極（１７ｂ）と重なり、トランジスタ（１２）のドレイン電極（９）と、第１画素電極（１７ａ）と、第１容量電極（６７ｘ）に接続する第１連結配線（３８）と、第２容量電極（６７ｙ）に接続する第２連結配線（３９）とが電気的に接続され、第１連結配線（３８）の一部および第２連結配線（３９）の一部が、保持容量配線（１８）と重ならないように配されている。これにより、容量結合型の画素分割方式のアクティブマトリクス基板およびこれを備えた液晶パネルにおいて、その歩留まりを向上させることができる。

Description

本発明は、１画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置（画素分割方式）に関する。
液晶表示装置のγ特性の視野角依存性を向上させる（例えば、画面の白浮き等を抑制する）ため、１画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置（画素分割方式、例えば特許文献１参照）が提案されている。
特許文献１記載のアクティブマトリクス基板（図３８参照）では、１つの画素領域に、３つの画素電極１２１ａ〜１２１ｃがソースバスライン１１５に沿って並べられ、トランジスタ１１６のソース電極１１６ｓがコンタクト電極１１７ａに繋がり、コンタクト電極１１７ａと制御電極５１１とが引き出し配線を介して接続され、制御電極５１１とコンタクト電極１１７ｂとが引き出し配線を介して接続され、コンタクト電極１１７ａと画素電極１２１ａとがコンタクトホール１２０ａを介して接続され、コンタクト電極１１７ｂと画素電極１２１ｃとがコンタクトホール１２０ｂを介して接続され、電気的にフローティングとされた画素電極１１２ｂが絶縁膜を介して制御電極５１１に重なっており、画素電極１２１ｂは、画素電極１２１ａ・１２１ｃそれぞれに対して容量結合されている（容量結合型の画素割方式）。また、制御電極５１１と行方向（ゲートバスライン１１２の延伸方向）に隣接するように補助容量電極５１２が配され、該補助容量電極５１２はコンタクトホール５１３を介して画素電極１２１ｂに接続されている。ここでは、制御電極５１１と補助容量バスライン１１３との重なり部分に、画素電極１２１ａ・１２１ｃおよび補助容量バスライン１１３間の保持容量が形成され、補助容量電極５１２と補助容量バスライン１１３との重なり部分に、画素電極１２１ｂおよび補助容量バスライン１１３間の保持容量が形成されている。
このアクティブマトリクス基板を用いた液晶表示装置では、画素電極１２１ａ・１２１ｃに対応する副画素それぞれを明副画素、画素電極１２１ｂに対応する副画素を暗副画素とすることができ、これら明副画素（２個）・暗副画素（１個）の面積階調によって中間調を表示することができる。
日本国公開特許公報「特開２００６−３９２９０号公報（公開日：２００６年２月９日）」
しかしながら、上記従来のアクティブマトリクス基板では、制御電極５１１と補助容量電極５１２とが画素領域内で行方向に並ぶため、制御電極５１１とソースバスライン１１５とが近接してしまう。この結果、制御電極５１１とソースバスライン１１５との短絡がアクティブマトリクス基板の製造歩留まり低下の要因となっていた。
本発明は、容量結合型の画素分割方式のアクティブマトリクス基板において、その製造歩留まりを高めることを目的とする。
本発明のアクティブマトリクス基板は、走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えたアクティブマトリクス基板であって、１つの画素領域に、第１および第２の画素電極と、データ信号線と同層に形成された第１および第２容量電極とが設けられ、該第１および第２容量電極は、第１絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第２絶縁膜を介して第２画素電極と重なり、上記トランジスタの一方の導通電極と、第１画素電極と、第１容量電極に接続する第１連結配線と、第２容量電極に接続する第２連結配線とが電気的に接続され、第１連結配線の少なくとも一部と第２連結配線の少なくとも一部とが、保持容量配線に重なっていないことを特徴とする。
本アクティブマトリクス基板では同機能を有する２つの容量電極（第１および第２容量電極）を設ける。これにより、第１容量電極と第２画素電極との間、および第２容量電極と第２画素電極との間それぞれに結合容量が形成されるとともに、第１容量電極と保持容量配線との間、および第２容量電極と保持容量配線との間それぞれに保持容量が形成される。
ここで、上記トランジスタの一方の導通電極と、第１画素電極と、第１容量電極に接続する第１連結配線と、第２容量電極に接続する第２連結配線とが電気的に接続されている。したがって、第１容量電極がデータ信号線と短絡した場合には、第１連結配線を保持容量配線と重ならない部分で切断することで、第１および第２画素電極の容量結合を維持することが可能となる。また、第２容量電極がデータ信号線と短絡した場合には、第２連結配線を保持容量配線と重ならない部分で切断することで、第１および第２画素電極の容量結合を維持することが可能となる。
このように、本アクティブマトリクス基板は、結合容量および保持容量それぞれの値を大きく減らすことなく、データ信号線と第１あるいは第２容量電極が短絡してもこれを修正することができる（すなわち、アクティブマトリクス基板の製造歩留まりを高めることができる）構成となっている。
本アクティブマトリクス基板では、第２画素電極に電気的に接続された第３容量電極が、保持容量配線と重なるように設けられ、上記第１〜第３容量電極がこの順に行方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、上記トランジスタの一方の導通電極から引き出された引き出し配線を備え、該引き出し配線と第１画素電極とがコンタクトホールを介して接続され、該引き出し配線が同層にて第１および第２連結配線に繋がるとともに、上記第３容量電極と第２画素電極とがコンタクトホールを介して接続されている構成とすることもできる。
本アクティブマトリクス基板では、上記第１および第２連結配線の少なくとも一方が、第１および第２画素電極の間隙に重なっている構成とすることもできる。
本アクティブマトリクス基板では、第２絶縁膜はトランジスタのチャネルを覆う層間絶縁膜である構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は、第１容量電極および第２画素電極と重なる部分の少なくとも一部と、第２容量電極および第２画素電極と重なる部分の少なくとも一部とが薄くなっている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜とを含み、第１容量電極および第２画素電極と重なる部分の少なくとも一部と、第２容量電極および第２画素電極と重なる部分の少なくとも一部とでは、有機層間絶縁膜が薄くなっているか、あるいは有機層間絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、第１絶縁膜はゲート絶縁膜である構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は、保持容量配線および第１容量電極と重なる部分の少なくとも一部と、保持容量配線および第２容量電極と重なる部分の少なくとも一部と、保持容量配線および第３容量電極と重なる部分の少なくとも一部とが薄くなっている構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜とを含み、保持容量配線および第１容量電極と重なる部分の少なくとも一部と、保持容量配線および第２容量電極と重なる部分の少なくとも一部と、保持容量配線および第３容量電極と重なる部分の少なくとも一部とでは、有機ゲート絶縁膜が薄くなっているか、あるいは有機ゲート絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、第１画素電極と走査信号線とが一部重なっている構成とすることもできる。
本アクティブマトリクス基板では、保持容量延伸部を備え、該保持容量延伸部は、平面的に視ると、保持容量配線からデータ信号線に沿って延伸し、第２画素電極のエッジと重なるか、あるいは該エッジの外側を通っている構成とすることもできる。
本アクティブマトリクス基板では、上記第１および第２画素電極の間隙が配向規制用構造物として機能する構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に第３画素電極を備え、該第３画素電極と第１画素電極とが電気的に接続されている構成とすることもできる。
本アクティブマトリクス基板では、第１〜第３画素電極がこの順に列方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に、第２画素電極に電気的に接続された第３容量電極が、保持容量配線と重なるように設けられ、上記第１容量電極、第３容量電極、および第２容量電極がこの順に行方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に、第１容量電極に接続された第３連結配線と、該第２容量電極に接続された第４連結配線とが設けられ、上記第１および第２結配線が接続されるとともに、第３および第４結配線が接続されている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に第３画素電極が設けられるとともに、第１〜第３画素電極がこの順に列方向に並べられ、上記第３および第４連結配線はともに第３画素電極に電気的に接続され、上記第１連結配線の一部と第２連結配線の一部とが、第１および第２画素電極の間隙と重なり、第３連結配線の一部と第４連結配線の一部とが、第２および第３画素電極の間隙と重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に第３画素電極が設けられるとともに、第１〜第３画素電極がこの順に列方向に並べられ、上記第３および第４連結配線はともに第３画素電極と電気的に接続され、上記第１連結配線の一部と第３連結配線の一部とが、第２画素電極のデータ信号線に沿う両エッジの一方と重なり、第２連結配線の一部と第４連結配線の一部とが、上記両エッジの他方と重なっている構成とすることもできる。
本液晶パネルでは、上記アクティブマトリクス基板とこれに対向する対向基板を備え、上記対向基板の表面は、アクティブマトリクス基板の層間絶縁膜が薄くなっている領域に対応する部分が隆起している構成とすることもできる。
本液晶パネルでは、上記アクティブマトリクス基板とこれに対向する対向基板を備え、上記対向基板の表面は、アクティブマトリクス基板のゲート絶縁膜が薄くなっている領域に対応する部分が隆起している構成とすることもできる。
本液晶パネルでは、上記保持容量配線は行方向に延伸し、対向基板表面の隆起している部分を保持容量配線の形成層に投射した場合に、保持容量配線の行方向に沿う２つのエッジ間に収まる構成とすることもできる。
本液晶パネルでは、対向基板は配向規制用のリブを備え、対向基板の上記領域に対応する部分に、上記リブと同材料で形成された突起部材が設けられている構成とすることもできる。
本液晶パネルでは、対向基板はカラーフィルタ基板であり、対向基板の上記領域に対応する部分に、着色層と同材料で形成された突起部材が設けられている構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。また、テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
本アクティブマトリクス基板の製造方法は、走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えた本アクティブマトリクス基板の製造方法であって、第１および第２画素電極並びに第１および第２容量電極を以下のように形成する、すなわち、１つの画素領域に、第１および第２の画素電極と、データ信号線と同層に形成された第１および第２容量電極とが設けられ、該第１および第２容量電極は、第１絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第２絶縁膜を介して第２画素電極と重なり、上記トランジスタの一方の導通電極と、第１画素電極と、第１容量電極に接続する第１連結配線と、第２容量電極に接続する第２連結配線とが電気的に接続され、第１連結配線の少なくとも一部と第２連結配線の少なくとも一部とが、保持容量配線に重ならないように形成する第１工程と、第１容量電極とデータ信号線とが短絡した場合には第１連結配線を切断し、第２容量電極とデータ信号線とが短絡した場合には、第２連結配線を切断する第２工程とを含むことを特徴とする。
本アクティブマトリクス基板の製造方法では、第１工程では、第３容量電極を、コンタクトホールを介して上記第２画素電極に接続するとともに保持容量配線と重なり、かつ上記第１〜第３容量電極がこの順に行方向に並ぶように形成し、第３容量電極とデータ信号線とが短絡した場合には、第２画素電極の上記コンタクトホール内の部分を除去する方法とすることもできる。
本発明の走査信号線に接続されたトランジスタと保持容量配線とを備え、１つの画素領域に、第１および第２の画素電極と、第１および第２容量電極と、第１および第２容量電極を連結する連結配線とが設けられ、上記第１および第２容量電極は、それぞれが第１絶縁膜を介して保持容量配線と重なるとともに、それぞれが第２絶縁膜を介して第２画素電極と重なり、上記トランジスタの一方の導通電極と連結配線とが電気的に接続されるとともに、上記トランジスタの一方または他方の導通電極と第１画素電極とが電気的に接続され、上記連結配線の少なくとも一部は上記保持容量配線に重なっていないことを特徴とする。
以上のように、本アクティブマトリクス基板によれば、データ信号線および各容量電極の短絡が修正できるため、アクティブマトリクス基板の製造歩留まりを高めることができる。
本液晶パネルの構成を示す平面図である。 図１の液晶パネルのＸ−Ｙ，Ｘ−Ｚ矢視断面図である。 図１の液晶パネルの等価回路図である。 図１の液晶パネルを備えた液晶表示装置の駆動方法を示すタイミングチャートである。 図４の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。 図１の液晶パネルの修正方法を示す平面図である。 図１の液晶パネルにおける欠陥発生例を示す平面図である。 図７の欠陥の修正方法を示す断面図である。 図１に示す液晶パネルの他の具体例を示す平面図である。 図９の液晶パネルのＸ−Ｙ矢視断面図である。 図１に示す液晶パネルのさらに他の具体例を示す平面図である。 図１１の液晶パネルのＸ−Ｙ矢視断面図である。 図１に示す液晶パネルのさらに他の具体例を示す平面図である。 図１に示す液晶パネルのさらに他の具体例を示す平面図である。 図１４に示す液晶パネルの他の具体例を示す平面図である。 図１に示す液晶パネルのさらに他の具体例を示す平面図である。 図１６に示す液晶パネルの他の具体例を示す平面図である。 図１に示す液晶パネルのさらに他の具体例を示す平面図である。 図１８に示す液晶パネルの他の具体例を示す平面図である。 本液晶パネルの他の構成を示す平面図である。 図９に示す液晶パネルの他の具体例を示す平面図である。 図２１の液晶パネルのＸ−Ｙ矢視断面図である。 図１１に示す液晶パネルの他の具体例を示す平面図である。 図２３の液晶パネルのＸ−Ｙ矢視断面図である。 図１８に示す液晶パネルの変形例を示す平面図である。 図１に示す液晶パネルの変形例を示す平面図である。 図２６に示す液晶パネルの変形例を示す平面図である。 図２６に示す液晶パネルの変形例を示す平面図である。 図２６に示す液晶パネルの変形例を示す平面図である。 図２９に示す液晶パネルの変形例を示す平面図である。 図３０に示す液晶パネルの変形例を示す平面図である。 （ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 本液晶パネルのさらに他の構成を示す平面図である。 従来の液晶パネルの構成を示す平面図である。
本発明にかかる実施の形態の例を、図１〜３７を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶パネル（あるいはこれに用いられるアクティブマトリクス基板）を備えた液晶表示装置の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。なお、液晶パネルの各図では配向規制用構造物を適宜省略記載している。
図３は本実施の形態にかかる液晶パネルの一部を示す等価回路図である。図３に示すように、本液晶パネルは、列方向（図中上下方向）に延伸するデータ信号線１５、行方向（図中左右方向）に延伸する走査信号線１６、行および列方向に並べられた画素（１０1〜１０４）、保持容量配線１８、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一である。なお、画素１０１・１０２が含まれる画素列と、画素１０３・１０４が含まれる画素列とが隣接し、画素１０１・１０３が含まれる画素行と、画素１０２・１０４が含まれる画素行とが隣接している。
本液晶パネルでは、１つの画素に対応して１本のデータ信号線１５と１本の走査信号線１６と１本の保持容量配線１８とが設けられ、１つの画素に３つの画素電極（１７ａ〜１７ｃ）が設けられ、これら３つの画素電極が列方向に並べられている。
例えば画素１０１では、画素電極１７ａが、走査信号線１６に接続されたトランジスタ１２を介してデータ信号線１５に接続され、画素電極１７ａ・１７ｃが電気的に接続され、画素電極１７ａ・１７ｃと画素電極１７ｂとが結合容量Ｃｃを介して接続され、画素電極１７ａ・１７ｃと保持容量配線１８との間に保持容量Ｃｈ１が形成され、画素電極１７ｂと保持容量配線１８との間に保持容量Ｃｈ２が形成され、画素電極１７ａ・１７ｃと共通電極ｃｏｍとの間に液晶容量Ｃｌ１が形成され、画素電極１７ｂと共通電極ｃｏｍとの間に液晶容量Ｃｌ２が形成されている。
本液晶パネルを備えた液晶表示装置では、走査信号線１６が選択されると、画素電極１７ａがデータ信号線１５に（トランジスタ１２を介して）接続される。ここで、画素電極１７ａ・１７ｃと画素電極１７ｂとが結合容量Ｃｃを介して結合されているため、トランジスタ１２がＯＦＦした後の画素電極１７ａおよび画素電極１７ｃの電位をＶａｃ、トランジスタ１２がＯＦＦした後の画素電極１７ｂの電位をＶｂとすれば、|Ｖａｃ|≧|Ｖｂ|（なお、例えば|Ｖｂ|は、Ｖｂとｃｏｍ電位＝Ｖｃｏｍとの電位差を意味する）となるため、中間調表示時には、画素電極１７ａを含む副画素を明副画素、画素電極１７ｂを含む副画素を暗副画素、画素電極１７ｃを含む副画素を明副画素とし、これら２つの明副画素および１つの暗副画素の面積階調によって表示を行うことができる。これにより、本液晶表示装置の視野角特性を高めることができる。
図３の画素１０１の具体例を図１に示す。図１では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。同図に示されるように、データ信号線１５および走査信号線１６の交差部近傍にトランジスタ１２が配され、両信号線（１５・１６）で画される画素領域に、３つの画素電極（第１〜第３画素電極１７ａ〜１７ｃ）と、データ信号線と同層に形成された３つの容量電極（第１〜第３容量電極６７ｘ〜６７ｚ）とが設けられている。第１〜第３画素電極１７ａ〜１７ｃは、それぞれが長方形形状であり、この順に列方向に並べられている。また、保持容量配線１８が画素中央を横切るように（第２画素電極１７ｂと重なるように）行方向に延伸している。
ここで、第１〜第３容量電極６７ｘ〜６７ｚは、ゲート絶縁膜（図示せず）を介して保持容量配線１８と重なるように、この順に行方向に並べられ、第１〜第３容量電極６７ｘ〜６７ｚそれぞれが、層間絶縁膜（図示せず）を介して第２画素電極１７ｂと重なっている。すなわち、第２容量電極６７ｙが第２画素電極１７ｂの中央部下に配され、隣接する２本のデータ信号線の一方（データ信号線１５）と第２容量電極６７ｙとの間に第１容量電極６７ｘが配され、他方と第２容量電極６７ｙとの間に第１容量電極６７ｚが配されている。すなわち、第１容量電極６７ｘに最も近いデータ信号線１５と該第１容量電極６７ｘとの距離が、第２容量電極６７ｙに最も近いデータ信号線１５と該第２容量電極６７ｙとの距離よりも小さくなっている。また、トランジスタ１２のソース電極８はデータ信号線に接続され、ドレイン電極９はドレイン引き出し配線２７を介して第２容量電極６７ｙに接続され、ドレイン引き出し配線２７はコンタクトホール１１ａを介して画素電極１７ａに接続されている。また、ドレイン引き出し配線２７は、同層にて第１連結配線３８に繋がるとともに、同層にて第２連結配線３９に繋がり、第１連結配線３８が第１容量電極６７ｘに接続され、第２連結配線３９が第１容量電極６７ｙに接続されている。なお、第１および第２連結配線３８・３９はともに保持容量配線１８と重ならないように設けられている。また、第２容量電極６７ｙは、中継配線４７に接続され、中継配線４７はコンタクトホール１１ｃを介して画素電極１７ｃに接続されている。これにより、トランジスタ１２のドレイン電極９と第１画素電極１７ａと第１連結配線３８と第２連結配線３９とが電気的に接続され、第１容量電極６７ｘおよび第２画素電極１７ｂの重なり部分と、第２容量電極６７ｙおよび第２画素電極１７ｂの重なり部分とに、結合容量Ｃｃ（図３参照）が形成される。また、第１・第２容量電極６７ｘ・６７ｙと保持容量配線１８との重なり部分に保持容量Ｃｈ１（図３参照）が形成される。
さらに、第３容量電極６７ｚと第２画素電極１７ｂとがコンタクトホール１１ｂｚを介して接続されており、これによって、第３容量電極６７ｚと保持容量配線１８との重なり部分に保持容量Ｃｈ２の多くが形成される。
図２（ａ）は図１のＸ−Ｙ矢視断面図、図２（ｂ）は図１のＸ−Ｚ矢視断面図である。両図に示されるように、本液晶パネルは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６および保持容量配線１８が形成され、これらを覆うように無機ゲート絶縁膜２２（例えば、ＳｉＮｘ）が形成されている。無機ゲート絶縁膜２２の上層には、ドレイン引き出し配線２７と、第２連結配線３９と、第１〜第３容量電極６７ｘ〜６７ｚと、データ信号線１５とを含むメタル層が形成されている。なお、断面には含まれないが、無機ゲート絶縁膜２２の上層には、半導体層（ｉ層およびｎ＋層）と、ｎ＋層に接するソース電極およびドレイン電極と、中継配線４７と、第１連結配線３８とが形成されている。さらに、このメタル層を覆うように無機層間絶縁膜２５（例えば、ＳｉＮｘ）が形成されている。無機層間絶縁膜２５上には第１および第２画素電極１７ａ・１７ｂが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、コンタクトホール１１ａでは、無機層間絶縁膜２５が刳り貫かれ、これによって、第１画素電極１７ａとドレイン引き出し配線２７とが接続されている。また、コンタクトホール１１ｂｚでは、無機層間絶縁膜２５が刳り貫かれ、これによって、第２画素電極１７ｂと第３容量電極６７ｚとが接続される。
そして、第１容量電極６７ｘおよび第２容量電極６７ｙそれぞれが、無機層間絶縁膜２５を介して第２画素電極１７ｂと重なっており、ここに結合容量Ｃｃ（図３参照）が形成される。また、第１容量電極６７ｘおよび第２容量電極６７ｙそれぞれが、無機ゲート絶縁膜２２を介して保持容量配線１８と重なっており、ここに保持容量Ｃｈ１（図３参照）が形成される。また、第３容量電極６７ｚが無機ゲート絶縁膜２２を介して保持容量配線１８と重なっており、ここに保持容量Ｃｈ２（図３参照）の多くが形成される。
一方、カラーフィルタ基板３０では、ガラス基板３２上に着色層（カラーフィルタ層）１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜１９が形成されている。
図４は図１・２に示す液晶パネルを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、ＳｖおよびＳＶは、隣接する２本のデータ信号線それぞれに供給される信号電位を示し、Ｇｐは走査信号線１６に供給されるゲートオンパルス信号、Ｖａ〜Ｖｃはそれぞれ、画素電極１７ａ〜１７ｃの電位を示している。
この駆動方法では、図４に示されるように、走査信号線を順次選択し、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給する。
具体的には、連続するフレームＦ１・Ｆ２において、Ｆ１では、走査信号線を順次選択し、隣接する２本のデータ信号線の一方には、ｎ番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、（ｎ＋１）番目の水平走査期間にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方には、ｎ番目の水平走査期間にマイナス極性の信号電位を供給し、（ｎ＋１）番目の水平走査期間にプラス極性の信号電位を供給する。これにより、図４に示すように|Ｖａ|＝|Ｖｃ|≧|Ｖｂ|となり、例えば、画素電極１７ａ（プラス極性）を含む副画素は明副画素（以下、「明」）、画素電極１７ｂ（プラス極性）を含む副画素は暗副画素（以下、「暗」）、画素電極１７ｃ（プラス極性）を含む副画素は「明」となり、全体としては、図５（ａ）のようになる。
また、Ｆ２では、走査信号線を順次選択し、隣接する２本のデータ信号線の一方には、ｎ番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、（ｎ＋１）番目の水平走査期間にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方には、ｎ番目の水平走査期間にプラス極性の信号電位を供給し、（ｎ＋１）番目の水平走査期間にマイナス極性の信号電位を供給する。これにより、図４に示すように|Ｖａ|＝|Ｖｃ|≧|Ｖｂ|となり、例えば、画素電極１７ａ（マイナス極性）を含む副画素は明副画素（以下、「明」）、画素電極１７ｂ（マイナス極性）を含む副画素は暗副画素（以下、「暗」）、画素電極１７ｃ（マイナス極性）を含む副画素は「明」となり、全体としては、図５（ｂ）のようになる。
なお、図１・２では配向規制用構造物の記載を省略しているが、例えばＭＶＡ（マルチドメインバーティカルアライメント）方式の液晶パネルでは、各画素電極に配向規制用のスリットが設けられ、カラーフィルタ基板に配向規制用のリブが設けられる。なお、上記のような配向規制用のリブを設ける代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けてもよい。
図１の液晶パネルでは、トランジスタのドレイン電極９と、第１画素電極１７ａと、第１容量電極６７ｘに接続する第１連結配線３８と、第２容量電極６７ｙに接続する第２連結配線３９とが電気的に接続されているため、結合容量および保持容量それぞれの値を大きく減らすことなく、データ信号線に隣接する第１容量電極６７ｘが該データ信号線と短絡してもこれを修正することができる構成となっている。すなわち、データ信号線１５および第１容量電極６７ｘが短絡した場合には、図６に示すように第１連結配線３８を切断すればよい。この場合、第２容量電極６７ｙによって第１〜第３画素電極１７ａ〜１７ｃを正常に電位制御する（３つの副画素を正常駆動する）ことができる。
なお、図７に示すようにデータ信号線１５および第３容量電極６７ｚが短絡した場合には、図８（ａ）（ｂ）に示すように、コンタクトホール１１ｂｚ内の画素電極をトリミング除去することでこれを修正することができる。この場合、第１〜第３画素電極１７ａ〜１７ｃを正常に電位制御する（３つの副画素を正常駆動する）ことができる。また、第２容量電極６７ｙおよび第３容量電極６７ｚが短絡しても、第１および第３画素電極１７ａ・１７ｃに供給される電位が第２画素電極１７ｂにも供給されるにとどまり、第１および第３画素電極１７ａ・１７ｃの電位制御が不能となることはない。
次に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターンニングを行い、走査信号線やトランジスタのゲート電極（走査信号線がゲート電極を兼ねる場合もある）および保持容量配線を形成する。
次いで、走査信号線などが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å〜５０００Å程度）を成膜し、ゲート絶縁膜を形成する。
続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターンニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、ドレイン引き出し配線、各容量電極、中継配線、および各連結配線（メタル層）を形成する。
さらに、ソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。
次いで、データ信号線などが形成された基板全体に、ＣＶＤ法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ２０００Å〜５０００Å）を成膜して、無機層間絶縁膜を形成する。
その後、ＰＥＰ技術により層間絶縁膜をエッチング除去して、コンタクトホールを形成する。続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングし、各画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
以下に、カラーフィルタ基板製造工程について説明する。
まず、ガラス、プラスチックなどの基板上（基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターンニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。
続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、共通電極（ｃｏｍ）を形成する。
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
以下に、組み立て工程について、説明する。
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
なお、アクティブマトリクス基板製造工程および組み立て工程の少なくとも一方の途中あるいはその後に検査工程を行い、検査工程で短絡等の欠陥が検出された場合にはその修正をするための修正工程が追加される。
例えば、検査工程で、図１のデータ信号線１５と第１容量電極６７ｘとが短絡していることが判明した場合、第１連結配線３８をレーザ切断する修正工程（図６参照）を行う。このレーザ切断には、例えば、ＹＡＧ（Yttrium Aluminium Garnet）レーザの第４高調波（波長２６６ｎｍ）を用いる。こうすれば、切断精度を高めることができる。この修正工程は、アクティブマトリクス基板の製造途中（メタル層形成段階以後）および完成後、並びに液晶パネル完成後いずれでも可能である。
また、画素電極形成前の検査でデータ信号線１５と第３容量電極６７ｚとが短絡していることが判明した場合、メタル層形成段階あるいはトランジスタのチャネル形成段階で修正工程を行うことも可能である。この場合、例えば短絡箇所をレーザ等により除去すればよい。このように、製造工程のより初期の段階で欠陥を修正すれば、アクティブマトリクス基板の製造歩留りを高めることができる。
また、画素電極形成後（例えばアクティブマトリクス基板完成時）の検査工程でデータ信号線１５と第３容量電極６７ｚとが短絡していることが判明した場合（図７参照）、第２画素電極１７ｂのうちコンタクトホール１１ｂｚ内の部分を、レーザ等によりトリミング除去する修正工程を行えばよい（図８（ａ）（ｂ）参照）。なお、液晶パネル完成後の検査でデータ信号線１５と第３容量電極６７ｚとが短絡していることが判明した場合、画素電極をトリミング除去する修正工程を行うことは難しい。カラーフィルタ（ＣＦ）基板にＹＡＧレーザが吸収されるからである。もっとも、ＣＦ ｏｎ Ａｒｒａｙのような構成であれば、カラーフィルタ基板にＹＡＧレーザが吸収されることがないため、液晶パネル完成後でも、例えばＹＡＧレーザの第３高調波や第４高調波用いてこれ（画素電極をトリミング除去する修正工程）を行うことが可能である。
図２に戻って、図２の無機層間絶縁膜２５上にこれよりも厚い有機層間絶縁膜２６（例えば、アクリル樹脂）を設け、図１０に示すように、層間絶縁膜（チャネル保護膜）を二層（２５・２６）構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、図９・１０に示すように、有機層間絶縁膜２６については、第１容量電極６７ｘと重なる部分Ｋ１と、第２容量電極６７ｙと重なる部分Ｋ２とを刳り貫いておくことがより好ましい。こうすれば、結合容量（図３のＣｃ）の容量値を十分に確保しながら、上記の効果を得ることができる。なお、本構成では走査信号線および画素電極間の寄生容量が低減されるため、図９・１０のように走査信号線１６と第１画素電極１７ａとを重ねて開口率を高めることができる。
図１０の無機層間絶縁膜２５、有機層間絶縁膜２６およびコンタクトホール１１ａは例えば、以下のようにして形成することができる。すなわち、トランジスタやデータ信号線を形成した後、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ４ガスとＯ２ガスとの混合ガスを用いて、無機層間絶縁膜２５をドライエッチングする。具体的には、例えば、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、ＣＦ４ガスとＯ２ガスとの混合ガスでドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については（有機層間絶縁膜の）残膜が除去され、コンタクトホール部分については有機層間絶縁膜下の無機層間絶縁膜が除去されることになる。なお、有機層間絶縁膜２６は、例えば、ＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよく、また、有機層間絶縁膜２６に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていてもよい。
図２に戻って、図２の無機ゲート絶縁膜２２下にこれよりも厚い有機ゲート絶縁膜２１を設け、図１２に示すように、ゲート絶縁膜を二層（２１・２２）構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化によるデータ信号線、ドレイン引き出し配線等の断線率の低減といった効果が得られる。この場合、図１１・１２に示すように、有機ゲート絶縁膜２１については、第１〜第３容量電極６７ｘ〜６７ｚと重なる部分Ｆを刳り貫いておくことがより好ましい。こうすれば、保持容量（図３のＣｈ１・Ｃｈ２）の容量値を十分に確保しながら、上記の効果を得ることができる。なお、本構成では走査信号線および画素電極間の寄生容量が低減されるため、図１１・１２に示すように走査信号線１６と第１画素電極１７ａとを重ねて開口率を高めることができる。
図１の液晶パネルを図１３のように変形することもできる。図１１に示される液晶パネルでは、第１連結配線３８が、その一部が第１画素電極１７ａおよび第２画素電極１７ｂの間隙と重なるように配されている。こうすれば、第１連結配線３８の切断工程が容易になり、また、画素電極間の光漏れも低減することができる。
図１の液晶パネルを図１４のように変形することもできる。図１４に示される液晶パネルでは、保持容量配線１８から、平面的に視てデータ信号線１５に沿うような保持容量配線延伸部１８ｐと、平面的に視てデータ信号線１５の隣のデータ信号線に沿うような保持容量配線延伸部１８ｑが延伸し、保持容量配線延伸部１８ｐが、第２画素電極１７ｂのデータ信号線に沿う２つのエッジの一方（データ信号線１５側のエッジ）と重なり、保持容量配線延伸部１８ｑが、上記２つのエッジの他方と重なっている。こうすれば、保持容量配線延伸部１８ｐ・１８ｑが、画素電極１７ｂ（フローティング画素電極）のシールド電極として機能するため、画素電極１７ｂへの電荷の飛び込み等をより効果的に抑制することができる。これにより、画素電極１７ｂを含む副画素（暗副画素）の焼き付きを抑制することができる。
なお、図１４の液晶パネルにおいて層間絶縁膜（チャネル保護膜）を、無機層間絶縁膜および有機層間絶縁膜の二層構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、図１５に示すように、有機層間絶縁膜については、第１容量電極６７ｘと重なる部分Ｋ１、および第２容量電極６７ｙと重なる部分Ｋ２、並びに保持容量配線延伸部１８ｐ・１８ｑと重なる部分Ｒ１・Ｒ２を刳り貫いておくことがより好ましい。こうすれば、結合容量（図３のＣｃ）の容量値を十分に確保するとともに保持容量配線延伸部１８ｐ・１８ｑによるシールド効果を担保しながら、上記の効果を得ることができる。なお、本構成では走査信号線および画素電極間の寄生容量が低減されるため、図１５に示すように走査信号線１６と第１画素電極１７ａとを重ねて開口率を高めることができる。
図１の液晶パネルから、第３容量電極６７ｚ、およびコンタクトホール１１ｂｚを除き、図１６のように構成することもできる。この構成では、保持容量配線１８と第２画素電極１７ｂとの重なり部分で保持容量を形成するため、ＴＦＴのチャネルを覆う層間絶縁膜が比較的薄い場合に好適である。この場合、第１容量電極６７ｘがデータ信号線と短絡した場合には、第１連結配線３８を切断することで、第１および第２画素電極１７ａ・１７ｂの容量結合を維持することが可能となる。また、第２容量電極６７ｙがデータ信号線と短絡した場合には、第２連結配線３９を切断することで、第１および第２画素電極１７ａ・１７ｂの容量結合を維持することが可能となる。なお、本構成では、図１の構成では発生しうる第２容量電極６７ｙおよび第３容量電極６７ｚの短絡をなくすことができる。
図１６の液晶パネルを図１７のように変形することもできる。図１７に示される液晶パネルでは、データ信号線に隣接する第１容量電極６７ｘに繋がる第１連結配線３８の一部が第１画素電極１７ａおよび第２画素電極１７ｂの間隙と重なっている。こうすれば、第１連結配線３８の切断工程が容易になり、また、画素電極間の光漏れも低減することができる。
図１の液晶パネルから、第３画素電極１７ｃ、中継配線４７、およびコンタクトホール１１ｃを除き、図１８のように構成することもできる。図１８の液晶パネルを備えた液晶表示装置では、中間調表示時に、画素電極１７ａを含む副画素を明副画素、画素電極１７ｂを含む副画素を暗副画素とし、これら１つの明副画素および１つの暗副画素の面積階調によって表示を行うことができる。
図１８の液晶パネルを図１９のように変形することもできる。図１９に示される液晶パネルでは、データ信号線に隣接する第１容量電極６７ｘに繋がる第１連結配線３８の一部が第１画素電極１７ａおよび第２画素電極１７ｂの間隙と重なっている。こうすれば、第１連結配線３８の切断工程が容易になり、また、画素電極間の光漏れも低減することができる。なお、図１９の液晶パネルから、第３容量電極６７ｚ、およびコンタクトホール１１ｂｚを除き、図２５のように構成することもできる。この構成では、保持容量配線１８と第２画素電極１７ｂとの重なり部分で保持容量を形成するため、ＴＦＴのチャネルを覆う層間絶縁膜が比較的薄い場合に好適である。
図２０は本液晶パネルの他の構成を示す平面図である。同図に示されるように、データ信号線１５および走査信号線１６で画される画素領域に、行方向に視て台形形状の第２画素電極１７ｂとこれと嵌め合うような形状の第１画素電極１７ａとが行方向に並べられ、保持容量配線１８が画素中央を横切るように（第２画素電極１７ｂと重なるように）行方向に延伸している。
すなわち、第２画素電極１７ｂの外周は、保持容量配線１８と交差し、行方向に対して略９０°をなす第１辺と、第１辺の一端から行方向に対して略４５°をなして延伸する第２辺と、第１辺の他端から行方向に対して略３１５°をなして延伸する第３辺と、第１辺に平行で保持容量配線１８と交差する第４辺とからなり、第１辺が台形の上底、第４辺が台形の下底をなし、第１および第４辺の中点同士を結ぶ線が保持容量配線１８上を通っている。
また、第１画素電極１７ａの外周には、データ信号線１５に沿う辺、走査信号線１６に沿う辺、および走査信号線１６の隣の走査信号線に沿う辺に加えて、上記第１〜第３辺に対向する３つの辺が含まれており、第２画素電極１７ｂの第１辺とこれに対向する第１画素電極１７ａの外周の一辺との間隙が第１間隙Ｓ１、第２画素電極１７ｂの第２辺とこれに対向する第１画素電極１７ａの外周の一辺との間隙が第２間隙Ｓ２、第２画素電極１７ｂの第３辺とこれに対向する第１画素電極１７ａの外周の一辺との間隙が第３間隙Ｓ３となっている。
ここで、第１〜第３容量電極６７ｘ〜６７ｚは、ゲート絶縁膜（図示せず）を介して保持容量配線１８と重なるように、この順に行方向に並べられ、第１〜第３容量電極６７ｘ〜６７ｚそれぞれが、層間絶縁膜（図示せず）を介して第２画素電極１７ｂと重なっている。すなわち、第２容量電極６７ｙが第２画素電極１７ｂの中央部下に配され、隣接する２本のデータ信号線の一方（データ信号線１５）と第２容量電極６７ｙとの間に第１容量電極６７ｘが配され、他方と第２容量電極６７ｙとの間に第１容量電極６７ｚが配されている。すなわち、第１容量電極６７ｘに最も近いデータ信号線１５と該第１容量電極６７ｘとの距離が、第２容量電極６７ｙに最も近いデータ信号線１５と該第２容量電極６７ｙとの距離よりも小さくなっている。また、トランジスタ１２のソース電極８はデータ信号線に接続され、ドレイン電極９はドレイン引き出し配線２７を介して第２容量電極６７ｙに接続され、ドレイン引き出し配線２７はコンタクトホール１１ａを介して画素電極１７ａに接続されている。また、ドレイン引き出し配線２７は、同層にて第１連結配線３８に繋がるとともに、同層にて第２連結配線３９に繋がり、第１連結配線３８が第１容量電極６７ｘに接続され、第２連結配線３９が第１容量電極６７ｙに接続されている。なお、第１および第２連結配線３８・３９はともに保持容量配線１８と重ならないように設けられている。これにより、トランジスタ１２のドレイン電極９と第１画素電極１７ａと第１連結配線３８と第２連結配線３９とが電気的に接続され、第１容量電極６７ｘおよび第２画素電極１７ｂの重なり部分と、第２容量電極６７ｙおよび第２画素電極１７ｂの重なり部分とに、結合容量が形成される。また、第１・第２容量電極６７ｘ・６７ｙと保持容量配線１８との重なり部分に保持容量が形成される。
さらに、第３容量電極６７ｚと第２画素電極１７ｂとがコンタクトホール１１ｂｚを介して接続されており、これによって、第３容量電極６７ｚと保持容量配線１８との重なり部分に保持容量が形成される。
さらに、保持容量配線１８から、平面的に視てデータ信号線１５に沿うような保持容量配線延伸部１８ｐと、平面的に視てデータ信号線１５の隣のデータ信号線に沿うような保持容量配線延伸部１８ｑが延伸し、保持容量配線延伸部１８ｐが、第２画素電極１７ｂの外周の第１辺と重なり、保持容量配線延伸部１８ｑが、第２画素電極１７ｂの外周の第４辺と重なっている。
図２０の液晶パネルでは、トランジスタのドレイン電極９と、第１画素電極１７ａと、第１容量電極６７ｘに接続する第１連結配線３８と、第２容量電極６７ｙに接続する第２連結配線３９とが電気的に接続されているため、結合容量および保持容量それぞれの値を維持しながら、データ信号線に近い方の容量電極（第１容量電極６７ｘ）が該データ信号線と短絡してもこれを修正することができる構成となっている。すなわち、データ信号線１５および第１容量電極６７ｘが短絡した場合には、第１連結配線３８を切断すればよい。この場合、第２容量電極６７ｙによって第１および第２画素電極１７ａ・１７ｂを正常に電位制御する（２つの副画素を正常駆動する）ことができる。
なお、データ信号線１５および第３容量電極６７ｚが短絡した場合には、コンタクトホール１１ｂｚ内の画素電極をトリミング除去することでこれを修正することができる。この場合、第１・第２画素電極１７ａ・１７ｂを正常に電位制御する（２つの副画素を正常駆動する）ことができる。また、第２容量電極６７ｙおよび第３容量電極６７ｚが短絡しても、第１画素電極１７ａに供給される電位が第２画素電極１７ｂにも供給されるにとどまり、第１および第２画素電極１７ａ・１７ｂの電位制御が不能となることはない。
そして、図２０の液晶パネルをＭＶＡ方式で用いる場合には、第２間隙Ｓ２あるいは第３間隙Ｓ３を配向規制用構造物として機能させることができる。さらに、保持容量配線延伸部１８ｐ・１８ｑが、第２画素電極１７ｂ（フローティング画素電極）のシールド電極として機能するため、第２画素電極１７ｂへの電荷の飛び込み等をより効果的に抑制することができる。これにより、第２画素電極１７ｂを含む副画素（暗副画素）の焼き付きを抑制することができる。
なお、図２０の液晶パネルにおいて層間絶縁膜（チャネル保護膜）を、無機層間絶縁膜および有機層間絶縁膜の二層構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、有機層間絶縁膜については、第１容量電極６７ｘと重なる部分、および第２容量電極６７ｙと重なる部分、並びに保持容量配線延伸部１８ｐ・１８ｑと重なる部分を刳り貫いておくことがより好ましい。こうすれば、結合容量の容量値を十分に確保するとともに保持容量配線延伸部１８ｐ・１８ｑによるシールド効果を担保しながら、上記の効果を得ることができる。
図９・１０に示す液晶パネルを図２１・２２のように構成することもできる。図２１・２２に示される液晶パネルのカラーフィルタ基板の表面は、アクティブマトリクス基板３の有機層間絶縁膜２６の刳り貫き部Ｋ１・Ｋ２に対応する部分Ｄ１・Ｄ２が隆起している。こうすれば、刳り貫き部Ｋ１・Ｋ２によるアクティブマトリクス基板表面の凹みを補い、隆起部Ｄ１・Ｄ２下の液晶層の厚みを周囲と同程度とすることができる。これにより、液晶層の厚みを均一化することができ、液晶の使用量を削減することができる。図２２（ａ）では、対向電極２８上に突起部材ｉを設け、これによってカラーフィルタ基板表面の隆起部Ｄ１・Ｄ２を形成している。よって刳り貫き部Ｋによるアクティブマトリクス基板表面の凹みに導電性異物が落ち込んでも、第２画素電極１７ｂと対向電極２８との短絡を防ぐことができる。なお、ＭＶＡの液晶パネルであれば、突起部材ｉを配向規制用のリブ（例えば、フェノールノボラック樹脂）と同工程（同材料）にて形成することができる。また、図２２（ｂ）では、着色層１４上（対向電極２８下）に突起部材ｊを設け、これによってカラーフィルタ基板表面の隆起部Ｄ１・Ｄ２を形成している。突起部材ｊを着色層１４とは別色の着色層とし、これら着色層（例えば、Ｒの着色層とＧの着色層）の重ね合わせによって隆起部Ｄ１・Ｄ２を形成してもよい。こうすれば、突起部材を別途（別材料で）形成しなくてよいというメリットがある。図２２（ｂ）の構成では、隆起部Ｄ１・Ｄ２を形成しない構成と比較して、隆起部Ｄ１・Ｄ２下における第２画素電極１７ｂおよび対向電極２８間の距離を短くすることができるため、液晶容量を大きくすることができる。
なお、図２１に示すように、カラーフィルタ基板の隆起部Ｄ１・Ｄ２による配向乱れを視認されにくくするため、隆起部Ｄ１・Ｄ２を保持容量配線１８の形成層に投射した場合に、保持容量配線１８の行方向に沿う２つのエッジ間に収まる構成とすることが望ましい。
図１１・１２に示す液晶パネルを図２３・２４のように構成することもできる。図２３・２４に示される液晶パネルのカラーフィルタ基板の表面は、アクティブマトリクス基板３の有機ゲート絶縁膜２１の刳り貫き部Ｆに対応する部分Ｄが隆起している。こうすれば、刳り貫き部Ｆによるアクティブマトリクス基板表面の凹みを補い、隆起部Ｄ下の液晶層の厚みを周囲と同程度とすることができる。これにより、液晶層の厚みを均一化することができ、液晶の使用量を削減することができる。図２４（ａ）では、対向電極２８上に突起部材ｉを設け、これによってカラーフィルタ基板表面の隆起部Ｄを形成している。よって刳り貫き部Ｆによるアクティブマトリクス基板表面の凹みに導電性異物が落ち込んでも、第２画素電極１７ｂと対向電極２８との短絡を防ぐことができる。なお、ＭＶＡの液晶パネルであれば、突起部材ｉを配向規制用のリブと同工程で形成することができる。また、図２４（ｂ）では、着色層１４上（対向電極２８下）に突起部材ｊを設け、これによってカラーフィルタ基板表面の隆起部Ｄを形成している。突起部材ｊを着色層１４とは別色の着色層とし、これら着色層（例えば、Ｒの着色層とＧの着色層）の重ね合わせによって隆起部Ｄを形成してもよい。こうすれば、突起部材を別途（別材料で）形成しなくてよいというメリットがある。図２４（ｂ）の構成では、隆起部Ｄを形成しない構成と比較して、隆起部Ｄ下における第２画素電極１７ｂおよび対向電極２８間の距離を短くすることができるため、液晶容量を大きくすることができる。
なお、図２３に示すように、カラーフィルタ基板の隆起部Ｄによる配向乱れを視認されにくくするため、隆起部Ｄを保持容量配線１８の形成層に投射した場合に、保持容量配線１８の行方向に沿う２つのエッジ間に収まる構成とすることが望ましい。
本液晶パネルを図２６のように構成することもできる。すなわち、矩型の第１〜第３画素電極１７ａ〜１７ｃがこの順に列方向に並べられ、第１容量電極６７ｘ、第３容量電極６７ｚ、および第２容量電極６７ｙが、ゲート絶縁膜（図示せず）を介して保持容量配線１８と重なるように、この順に行方向に並べられ、第１〜第３容量電極６７ｘ〜６７ｚそれぞれが、層間絶縁膜（図示せず）を介して第２画素電極１７ｂと重なっている。さらに、第３容量電極６７ｚが第２画素電極１７ｂの中央部下に配され、隣接する２本のデータ信号線の一方（データ信号線１５）と第３容量電極６７ｚとの間に第１容量電極６７ｘが配され、他方（データ信号線２１５）と第３容量電極６７ｚとの間に第２容量電極６７ｙが配されている。また、トランジスタ１２のソース電極８はデータ信号線１５に接続され、ドレイン電極９は同層にてドレイン引き出し配線２７に接続され、ドレイン引き出し配線２７はコンタクトホール１１ａを介して画素電極１７ａに接続されている。
また、第１連結配線３８はＬ字形状であり、走査信号線１６と同方向に伸びる横延伸部３８ｘとデータ信号線１５に沿う縦延伸部３８ｙとからなる。また、第２連結配線３９もＬ字形状であり、走査信号線１６と同方向に伸びる横延伸部３９ｘとデータ信号線２１５に沿う縦延伸部３９ｙとからなる。
そして、第１連結配線３８の一方の端部（横延伸部３８ｘ側）がドレイン引き出し配線２７に接続され、他方の端部（縦延伸部３８ｙ側）が第１容量電極６７ｘに接続されている。また、第２連結配線３９の一方の端部（横延伸部３９ｘ側）がドレイン引き出し配線２７に接続され、他方の端部（縦延伸部３９ｙ側）が第２容量電極６７ｙに接続されている。
また、第３連結配線５８はＬ字形状であり、データ信号線１５に沿う縦延伸部５８ｙと走査信号線１６と同方向に伸びる横延伸部５８ｘとからなる。また、第４連結配線５９もＬ字形状であり、データ信号線２１５に沿う縦延伸部５９ｙと走査信号線１６と同方向に伸びる横延伸部５９ｘとからなる。
そして、第３連結配線５８の一方の端部（縦延伸部５８ｙ側）が第１容量電極６７ｘに接続され、他方の端部（横延伸部５８ｘ側）が中継配線１４７に接続されている。また、第４連結配線５９の一方の端部（縦延伸部５９ｙ側）が第２容量電極６７ｙに接続され、他方の端部（横延伸部５９ｘ側）が中継配線１４７に接続されている。さらに、中継配線１４７はコンタクトホール１１ｃを介して第３画素電極１７ｃに接続されている。
なお、第１連結配線３８の横延伸部３８ｘおよび第２連結配線３９の横延伸部３９ｘはともに第１画素電極１７ａおよび第２画素電極１７ｂの間隙下に配されており、保持容量配線１８と重なっていない。また、第３連結配線５８の横延伸部５８ｘおよび第４連結配線５９の横延伸部５９ｘはともに第２画素電極１７ｂおよび第３画素電極１７ｃの間隙下に配されており、保持容量配線１８と重なっていない。
これにより、トランジスタ１２のドレイン電極９と第１画素電極１７ａと第１連結配線３８と第２連結配線３９とが電気的に接続され、第１容量電極６７ｘおよび第２画素電極１７ｂの重なり部分と、第２容量電極６７ｙおよび第２画素電極１７ｂの重なり部分とに、結合容量Ｃｃ（図３参照）が形成される。また、第１・第２容量電極６７ｘ・６７ｙと保持容量配線１８との重なり部分に保持容量Ｃｈ１（図３参照）が形成される。
さらに、第３容量電極６７ｚと第２画素電極１７ｂとがコンタクトホール１１ｂｚを介して接続されており、これによって、第３容量電極６７ｚと保持容量配線１８との重なり部分に保持容量Ｃｈ２（図３参照）の多くが形成される。
そして、例えば、第１容量電極６７ｘとデータ信号線１５との短絡が発生した場合には、第１連結配線３８および第３連結配線５８それぞれを、レーザ（例えば、ＹＡＧレーザの第３高調波３５５ｎｍ）により切断することで、第１〜第３画素電極１７ａ〜１７ｃを正常に電位制御する（３つの副画素を正常駆動する）ことができる（図２７参照）。
本構成は、４本の連結配線（３８・３９・５８・５９）が、第１・第２容量電極６７ｘ・６７ｙを介してリング状に接続される構成であるため、断線に対する冗長効果がある。さらに、第１画素電極１７ａおよび第２画素電極１７ｂの間隙下に配された、２つの横延伸部３８ｘ・３９ｘと、第２画素電極１７ｂおよび第３画素電極１７ｃの間隙下に配された、２つの横延伸部５８ｘ・５９ｘとを、光漏れ抑制のための遮光部材として利用することができる。なお、４本の連結配線（３８・３９・５８・５９）と画素電極１７ｂとが重なる部分に結合容量が形成されるため、この重なり面積が増えた分、第１容量電極６７ｘおよび第２容量電極６７ｙを小さくすることができ、開口率を向上（あるいは維持）させることができる。
図２６の液晶パネルを図２８のように変形してもよい。すなわち、第１連結配線３８の横延伸部３８ｘ、第２連結配線３９の横延伸部３９ｘ、第３連結配線５８の横延伸部５８ｘ、および第４連結配線５９の横延伸部５９ｘそれぞれの全体が、画素電極間の間隙下に位置するように構成する。こうすれば、各連結配線をレーザ切断する場合に、切断対象の連結配線と第２画素電極１７ｂとが短絡するおそれが少なくなるというメリットがある。
図２６の液晶パネルを図２９のように変形してもよい。すなわち、第１連結配線３８の縦延伸部３８ｙおよび第３連結配線５８の縦延伸部５８ｙを、第２画素電極１７ｂのデータ信号線１５に沿うエッジと重なるように配するとともに、第２連結配線３９の縦延伸部３９ｙおよび第４連結配線５９の縦延伸部５９ｙを、第２画素電極１７ｂのデータ信号線２１５に沿うエッジと重なるように配する。こうすれば、データ信号線（１５・２１５）および画素電極（１７ｂ）間の光漏れが抑制され、ＣＦ基板に形成されるブラックマトリクスのデータ信号線上の部分を細くすることができる。これにより、開口率が高められる。
また、図２６の液晶パネルを図３０のように変形してもよい。すなわち、第１連結配線３８はＴ字形状であり、走査信号線１６と同方向に伸びる横延伸部３８ｘとデータ信号線１５と同方向に伸びる縦延伸部３８ｙとからなる。また、第２連結配線３９もＴ字形状であり、走査信号線１６と同方向に伸びる横延伸部３９ｘとデータ信号線２１５と同方向に伸びる縦延伸部３９ｙとからなる。また、第１連結配線３８の横延伸部３８ｘがドレイン引き出し配線２７に接続され、縦延伸部３８ｙが第１容量電極６７ｘに接続されている。また、第２連結配線３９の横延伸部３９ｘがドレイン引き出し配線２７に接続され、縦延伸部３９ｙが第２容量電極６７ｙに接続されている。さらに、第３連結配線５８は、第２画素電極１７ｂおよび第３画素電極１７ｃの間隙と重なる横延伸部のみからなるとともに、第４連結配線５９もこの間隙と重なる横延伸部のみからなり、第３および第４連結配線５８・５９それぞれが中継配線１４７に接続されている。なお、中継配線１４７はコンタクトホール１１ｃを介して第３画素電極１７ｃに接続されている。
そして、各画素電極と同材料（同工程）で形成された渡し電極１４８が、平面的に視てデータ信号線１５に沿うように配され、渡し電極１４８の一方端と第１連結配線３８の横延伸部３８ｘとがコンタクトホールで接続され、他方端と第３連結配線５８とがコンタクトホールで接続されている。さらに、各画素電極と同材料（同工程）で形成された渡し電極１４９が、平面的に視てデータ信号線２１５に沿うように配され、渡し電極１４９の一方端と第２連結配線３９の横延伸部３９ｘとがコンタクトホールで接続され、他方端と第４連結配線５９とがコンタクトホールで接続されている。
この構成によれば、データ信号線１５・２１５から電気的にフローティングである第２画素電極１７ｂへの電荷の飛び込み等を、渡し電極１４８・１４９によって抑制することができ、第２画素電極１７ｂを含む副画素の焼き付きを抑制することができる。
なお、図３０の渡し配線１４８・１４９を、画素電極１７ａ・１７ｃと一体形成してもよい。この場合、図３１に示すように、平面的に視てデータ信号線１５に沿う渡し電極２４８の一方端が第１画素電極１７ａと同層にて接続し、他方端が第３画素電極１７ｃと同層にて接続する。また、平面的に視てデータ信号線２１５に沿う渡し電極２４９の一方端が第１画素電極１７ａと同層にて接続し、他方端が第３画素電極１７ｃと同層にて接続する。こうすれば、図３０の構成よりもコンタクトホール数を低減することができる。
なお、上記各構成において、チャネル保護膜（データ信号線および画素電極間の絶縁膜）として、無機層間絶縁膜のみが形成されていてもよいし、無機層間絶縁膜およびこれよりも厚い有機層間絶縁膜が形成されていてもよい。ただ、後者の場合には、有機層間絶縁膜の、第１容量電極６７ｘおよび第２画素電極１７ｂに重なる部分と、第２容量電極６７ｙおよび第２画素電極１７ｂに重なる部分とを、刳り貫くかあるいは周囲よりも薄く形成することが望ましい。こうすれば、チャネル保護膜を厚くすることによる効果を得ながら、第１・第３画素電極１７ａ・１７ｃと第２画素電極１７ｂとの結合容量を高めることができる。
図３７は、本液晶パネルの他の構成を示す平面図である。図３７の液晶パネルのアクティブマトリクス基板は、走査信号線１６に接続されたトランジスタ１１２・２１２と、走査信号線１６の次段となる走査信号線１１６に接続されたトランジスタ３１２とを備え、１つの画素領域に、画素電極１７ａ・１７ｂと、４つの容量電極２６６ｘ・２６６ｙ・２６７ｘ・２６７ｙと、容量電極２６７ｘ・２６７ｙを連結する連結配線２３８とを備える。ここで、容量電極２６６ｘ・２６６ｙ・２６７ｘ・２６７ｙは、それぞれがゲート絶縁膜を介して保持容量配線１８と重なるとともに、それぞれがチャネル保護膜（無機層間絶縁膜または無機層間絶縁膜と有機層間絶縁膜の積層膜）を介して画素電極１７ｂと重なり、トランジスタ３１２のドレイン電極３０８と容量電極２６７ｘとが引き出し配線２２７を介して接続されるとともに、トランジスタ３１２のソース電極３０９と画素電極１７ａとがコンタクトホールを介して接続され、連結配線２３８は、少なくとも一部が保持容量配線１８に重ならないように配されている。また、トランジスタ１１２・２１２の共通ソース電極１２８はデータ信号線１５に接続され、トランジスタ１１２のドレイン電極１０９は引き出し配線１２７ｐを介して容量電極２６６ｘに接続され、容量電極２６６ｘはドレイン引き出し配線１２７ｑおよびコンタクトホールを介して画素電極１７ａに接続され、容量電極２６６ｙはコンタクトホールを介して画素電極１７ｂに接続されている。なお、トランジスタ２１２のドレイン電極２０９はコンタクトホールを介して画素電極１７ｂに接続されている。ここでは、容量電極２６６ｘと保持容量配線１８との重なり部分に画素電極１７ａおよび保持容量配線１８間の保持容量が形成され、容量電極２６６ｙと保持容量配線１８との重なり部分に画素電極１７ｂおよび保持容量配線１８間の保持容量が形成され、容量電極２６７ｘ・２６７ｙと画素電極１７ｂとの重なり部分に画素電極１７ａおよび画素電極１７ｂの結合容量が形成される。
図３７の液晶パネルを駆動すると、走査信号線１６の走査時に画素電極１７ａ・１７ｂに同一のデータ信号電位が書き込まれるが、走査信号線１１６の（次段の）走査時に、これら画素電極１７ａ・１７ｂが容量を介して接続される。これにより、画素電極１７ａによる暗副画素と、画素電極１７ｂによる明副画素とが形成される。そして、仮に容量電極２６７ｙとデータ信号線１１５とが短絡した場合でも、連結配線２３８を保持容量配線１８と重ならない部分にて切断することで、画素電極１７ａおよび画素電極１７ｂの容量結合を維持する（画素電極１７ａによる暗副画素と画素電極１７ｂによる明副画素とを形成する）ことができる。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、本液晶パネルの両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図３２（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦを仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０９（ＰＷＢ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図３２（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。
図３３は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきゲートドライバ出力制御信号ＧＯＥを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、信号電位（データ信号電位）の極性を制御する極性反転信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線に出力する。
ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。
上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ（ＴＦＴ）を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が各副画素に表示される。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図３４は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８９とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８９では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図３５に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機７０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
図３６は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機７０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。
１０１〜１０４ 画素
１２ トランジスタ
１５ データ信号線
１６ 走査信号線
１７ａ〜１７ｃ 第１〜第３画素電極
１８ 保持容量配線
２１ 有機ゲート絶縁膜
２２ 無機ゲート絶縁膜
２５ 無機層間絶縁膜
２６ 有機層間絶縁膜
３８ 第１連結配線
３９ 第２連結配線
５８ 第３連結配線
５９ 第４連結配線
６７ｘ〜６７ｚ 第１〜第３容量電極
８４ 液晶表示ユニット
７０１ テレビジョン受像機
８００ 液晶表示装置

Claims (31)

  1. 走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えたアクティブマトリクス基板であって、
    １つの画素領域に、第１および第２の画素電極と、データ信号線と同層に形成された第１および第２容量電極と、該第１容量電極に接続された第１連結配線と、該第２容量電極に接続された第２連結配線とが設けられ、
    該第１および第２容量電極は、第１絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第２絶縁膜を介して第２画素電極と重なり、
    上記トランジスタの一方の導通電極と第１画素電極と第１連結配線と第２連結配線とが電気的に接続され、
    第１連結配線の少なくとも一部と第２連結配線の少なくとも一部とが、保持容量配線に重なっていないことを特徴とするアクティブマトリクス基板。
  2. 上記画素領域に、第２画素電極に電気的に接続された第３容量電極が、保持容量配線と重なるように設けられ、
    上記第１〜第３容量電極がこの順に行方向に並べられていることを特徴とする請求項１記載のアクティブマトリクス基板。
  3. 上記トランジスタの一方の導通電極から引き出された引き出し配線を備え、
    該引き出し配線と第１画素電極とがコンタクトホールを介して接続され、該引き出し配線が同層にて第１および第２連結配線に繋がるとともに、上記第３容量電極と第２画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項２記載のアクティブマトリクス基板。
  4. 上記第１および第２連結配線の少なくとも一方が、第１および第２画素電極の間隙に重なっていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
  5. 第２絶縁膜はトランジスタのチャネルを覆う層間絶縁膜であることを特徴とする請求項１〜４のいずれか１項に記載のアクティブマトリクス基板。
  6. 上記層間絶縁膜は、第１容量電極および第２画素電極と重なる部分の少なくとも一部と、
    第２容量電極および第２画素電極と重なる部分の少なくとも一部とが薄くなっていることを特徴とする請求項５記載のアクティブマトリクス基板。
  7. 上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜とを含み、
    第１容量電極および第２画素電極と重なる部分の少なくとも一部と、第２容量電極および第２画素電極と重なる部分の少なくとも一部とでは、有機層間絶縁膜が薄くなっているか、あるいは有機層間絶縁膜が除去されていることを特徴とする請求項６記載のアクティブマトリクス基板。
  8. 第１絶縁膜はゲート絶縁膜であることを特徴とする請求項２記載のアクティブマトリクス基板。
  9. 上記ゲート絶縁膜は、保持容量配線および第１容量電極と重なる部分の少なくとも一部と、保持容量配線および第２容量電極と重なる部分の少なくとも一部と、保持容量配線および第３容量電極と重なる部分の少なくとも一部とが薄くなっていることを特徴とする請求項８記載のアクティブマトリクス基板。
  10. 上記ゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜とを含み、
    保持容量配線および第１容量電極と重なる部分の少なくとも一部と、保持容量配線および第２容量電極と重なる部分の少なくとも一部と、保持容量配線および第３容量電極と重なる部分の少なくとも一部とでは、有機ゲート絶縁膜が薄くなっているか、あるいは有機ゲート絶縁膜が除去されていることを特徴とする請求項９記載のアクティブマトリクス基板。
  11. 第１画素電極と走査信号線とが一部重なっていることを特徴とする請求項６または９記載のアクティブマトリクス基板。
  12. 保持容量延伸部を備え、
    該保持容量延伸部は、平面的に視ると、保持容量配線からデータ信号線に沿って延伸し、第２画素電極のエッジと重なるか、あるいは該エッジの外側を通っていることを特徴とする請求項１〜１１のいずれか１項に記載のアクティブマトリクス基板。
  13. 上記第１および第２画素電極の間隙が配向規制用構造物として機能することを特徴とする請求項１〜１２のいずれか１項に記載のアクティブマトリクス基板。
  14. 上記画素領域に第３画素電極を備え、該第３画素電極と第１画素電極とが電気的に接続されていることを特徴とする請求項１〜１３のいずれか１項に記載のアクティブマトリクス基板。
  15. 第１〜第３画素電極がこの順に列方向に並べられていることを特徴とする請求項１４に記載のアクティブマトリクス基板。
  16. 上記画素領域に、第２画素電極に電気的に接続された第３容量電極が、保持容量配線と重なるように設けられ、
    上記第１容量電極、第３容量電極、および第２容量電極がこの順に行方向に並べられていることを特徴とする請求項１記載のアクティブマトリクス基板。
  17. 上記画素領域に、第１容量電極に接続された第３連結配線と、該第２容量電極に接続された第４連結配線とが設けられ、
    上記第１および第２連結配線が接続されるとともに、第３および第４連結配線が接続されていることを特徴とする請求項１６記載のアクティブマトリクス基板。
  18. 上記画素領域に第３画素電極が設けられるとともに、第１〜第３画素電極がこの順に列方向に並べられ、
    上記第３および第４連結配線はともに第３画素電極に電気的に接続され、
    上記第１連結配線の一部と第２連結配線の一部とが、第１および第２画素電極の間隙と重なり、第３連結配線の一部と第４連結配線の一部とが、第２および第３画素電極の間隙と重なっていることを特徴とする請求項１７記載のアクティブマトリクス基板。
  19. 上記画素領域に第３画素電極が設けられるとともに、第１〜第３画素電極がこの順に列方向に並べられ、
    上記第３および第４連結配線はともに第３画素電極と電気的に接続され、
    上記第１連結配線の一部と第３連結配線の一部とが、第２画素電極のデータ信号線に沿う両エッジの一方と重なり、第２連結配線の一部と第４連結配線の一部とが、上記両エッジの他方と重なっていることを特徴とする請求項１７記載のアクティブマトリクス基板。
  20. 請求項６に記載のアクティブマトリクス基板とこれに対向する対向基板を備え、
    上記対向基板の表面は、アクティブマトリクス基板の層間絶縁膜が薄くなっている領域に対応する部分が隆起していることを特徴とする液晶パネル。
  21. 請求項９に記載のアクティブマトリクス基板とこれに対向する対向基板を備え、
    上記対向基板の表面は、アクティブマトリクス基板のゲート絶縁膜が薄くなっている領域に対応する部分が隆起していることを特徴とする液晶パネル。
  22. 上記保持容量配線は行方向に延伸し、
    対向基板表面の隆起している部分を保持容量配線の形成層に投射した場合に、保持容量配線の行方向に沿う２つのエッジ間に収まることを特徴とする請求項２０または２１記載の液晶パネル。
  23. 対向基板は配向規制用のリブを備え、
    対向基板の上記領域に対応する部分に、上記リブと同材料で形成された突起部材が設けられていることを特徴とする請求項２０または２１記載の液晶パネル。
  24. 対向基板はカラーフィルタ基板であり、
    対向基板の上記領域に対応する部分に、着色層と同材料で形成された突起部材が設けられていることを特徴とする請求項２０または２１記載の液晶パネル。
  25. 請求項１〜２４のいずれか１項に記載のアクティブマトリクス基板を備えた液晶パネル。
  26. 請求項２０〜２５のいずれか１項に記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
  27. 請求項２６記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
  28. 請求項２７記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
  29. 走査信号線の延伸方向を行方向とした場合に、列方向に延伸するデータ信号線と、走査信号線およびデータ信号線に接続されたトランジスタと、保持容量配線とを備えたアクティブマトリクス基板の製造方法であって、
    第１および第２画素電極並びに第１および第２容量電極を以下のように形成する、すなわち、１つの画素領域に、第１および第２の画素電極と、データ信号線と同層に形成された第１および第２容量電極とが設けられ、該第１および第２容量電極は、第１絶縁膜を介して保持容量配線と重なるように行方向に並べられるとともに、それぞれが第２絶縁膜を介して第２画素電極と重なり、上記トランジスタの一方の導通電極と、第１画素電極と、第１容量電極に接続する第１連結配線と、第２容量電極に接続する第２連結配線とが電気的に接続され、第１連結配線の少なくとも一部と第２連結配線の少なくとも一部とが、保持容量配線に重ならないように形成する第１工程と、
    第１容量電極とデータ信号線とが短絡した場合には第１連結配線を切断し、第２容量電極とデータ信号線とが短絡した場合には、第２連結配線を切断する第２工程とを含むことを特徴とするアクティブマトリクス基板の製造方法。
  30. 第１工程では、第３容量電極を、コンタクトホールを介して上記第２画素電極に接続するとともに保持容量配線と重なり、かつ上記第１〜第３容量電極がこの順に行方向に並ぶように形成し、
    第３容量電極とデータ信号線とが短絡した場合には、第２画素電極の上記コンタクトホール内の部分を除去することを特徴とする請求項２９記載のアクティブマトリクス基板の製造方法。
  31. 走査信号線に接続されたトランジスタと保持容量配線とを備え、
    １つの画素領域に、第１および第２の画素電極と、第１および第２容量電極と、第１および第２容量電極を連結する連結配線とが設けられ、
    上記第１および第２容量電極は、それぞれが第１絶縁膜を介して保持容量配線と重なるとともに、それぞれが第２絶縁膜を介して第２画素電極と重なり、
    上記トランジスタの一方の導通電極と連結配線とが電気的に接続されるとともに、上記トランジスタの一方または他方の導通電極と第１画素電極とが電気的に接続され、
    上記連結配線の少なくとも一部は上記保持容量配線に重なっていないことを特徴とするアクティブマトリクス基板。
JP2010526626A 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 Expired - Fee Related JP5431335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010526626A JP5431335B2 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008218840 2008-08-27
JP2008218840 2008-08-27
JP2008301293 2008-11-26
JP2008301293 2008-11-26
PCT/JP2009/062824 WO2010024058A1 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
JP2010526626A JP5431335B2 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2010024058A1 true JPWO2010024058A1 (ja) 2012-01-26
JP5431335B2 JP5431335B2 (ja) 2014-03-05

Family

ID=41721232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526626A Expired - Fee Related JP5431335B2 (ja) 2008-08-27 2009-07-15 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法

Country Status (8)

Country Link
US (1) US8411216B2 (ja)
EP (1) EP2328014A4 (ja)
JP (1) JP5431335B2 (ja)
KR (1) KR101247936B1 (ja)
CN (1) CN102132204B (ja)
BR (1) BRPI0917349A2 (ja)
RU (1) RU2469367C1 (ja)
WO (1) WO2010024058A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132204B (zh) * 2008-08-27 2013-06-26 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机以及有源矩阵基板的制造方法
RU2478225C2 (ru) * 2008-08-27 2013-03-27 Шарп Кабусики Кайся Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, устройство жидкокристаллического дисплея, телевизионный приемник и способ производства подложки активной матрицы
US9224759B2 (en) 2010-12-20 2015-12-29 Japan Display Inc. Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus
US8830436B2 (en) * 2010-12-24 2014-09-09 Japan Display West Inc. Pixel structure, display device, and electronic apparatus
KR101723255B1 (ko) * 2011-06-27 2017-04-04 가부시키가이샤 제이올레드 표시 장치 및 그 제조 방법
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
JP2013186294A (ja) * 2012-03-08 2013-09-19 Japan Display West Co Ltd 表示装置及び電子機器
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
JP6093575B2 (ja) 2013-01-15 2017-03-08 株式会社ジャパンディスプレイ 液晶表示装置
CN103969853B (zh) * 2013-02-05 2016-06-01 北京京东方光电科技有限公司 阵列基板及其检测方法和检测装置
CN107808892B (zh) * 2016-09-08 2020-06-26 群创光电股份有限公司 显示设备
CN111095385B (zh) * 2017-09-21 2021-06-22 夏普株式会社 显示装置
JP2019184945A (ja) * 2018-04-16 2019-10-24 シャープ株式会社 配線基板及び表示装置
JP7396789B2 (ja) * 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
CN109272912B (zh) * 2018-11-30 2020-05-19 惠科股份有限公司 错充检测方法及错充检测系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH117046A (ja) * 1997-06-16 1999-01-12 Sharp Corp 液晶表示装置
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
JP3645184B2 (ja) * 2000-05-31 2005-05-11 シャープ株式会社 液晶表示装置及びその欠陥修正方法
US20040160544A1 (en) * 2003-02-14 2004-08-19 Yuan-Tung Dai Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
TWI254828B (en) * 2004-04-29 2006-05-11 Chi Mei Optoelectronics Corp Displaying device with special pattern for repairing the defects and the repairing method thereof
JP4361844B2 (ja) * 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
WO2006054386A1 (ja) * 2004-11-17 2006-05-26 Sharp Kabushiki Kaisha アクティブマトリクス基板及び表示装置
KR20070122317A (ko) * 2006-06-26 2007-12-31 삼성전자주식회사 액정 모듈, 액정 모듈의 구동 방법 및 액정표시장치
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR101299646B1 (ko) 2006-10-12 2013-08-26 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
US7920219B2 (en) * 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
CN102132204B (zh) * 2008-08-27 2013-06-26 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机以及有源矩阵基板的制造方法

Also Published As

Publication number Publication date
RU2469367C1 (ru) 2012-12-10
EP2328014A1 (en) 2011-06-01
US20110141376A1 (en) 2011-06-16
CN102132204A (zh) 2011-07-20
BRPI0917349A2 (pt) 2015-11-17
CN102132204B (zh) 2013-06-26
US8411216B2 (en) 2013-04-02
KR101247936B1 (ko) 2013-03-26
JP5431335B2 (ja) 2014-03-05
WO2010024058A1 (ja) 2010-03-04
RU2011111264A (ru) 2012-09-27
EP2328014A4 (en) 2011-12-28
KR20110050528A (ko) 2011-05-13

Similar Documents

Publication Publication Date Title
JP5431335B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
JP5220863B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5107439B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010089820A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5323856B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100789A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010100790A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5107437B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5143905B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5318888B2 (ja) 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5301567B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8547492B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver
WO2009144966A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Ref document number: 5431335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees