JPH117046A

JPH117046A - 液晶表示装置

Info

Publication number: JPH117046A
Application number: JP15898997A
Authority: JP
Inventors: Toru Amano; 徹天野; Shinichi Fujii; 真一藤井; Yoshimitsu Tajima; 善光田島
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-06-16
Filing date: 1997-06-16
Publication date: 1999-01-12

Abstract

(57)【要約】【課題】隣接する画素電極間に短絡が生じた場合に、
スイッチング素子にかかる負荷を減らして表示上の欠陥
を防ぐ。【解決手段】分割画素電極１９ａ、１９ｂとＴＦＴ２
のドレイン電極とが接続電極９により接続されている。
隣接する画素電極間にＡの部分で短絡が生じた場合、短
絡している分割画素電極１９ａとＴＦＴ２のドレイン電
極とを接続する接続電極９の枝９ＡをＡ’部分で切断す
る。これにより、複数のソース信号が混ざり合うのが防
止される。このとき、短絡していない分割画素電極１９
ｂとＴＦＴ２のドレイン電極とを接続する接続電極９の
枝９Ｂは残しておく。これにより、１つのＴＦＴにかか
る負荷が軽減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータやＯ
Ａ機器の表示部などに用いられる液晶表示装置に関す
る。

【０００２】

【従来の技術】上述の液晶表示装置として、図３に示す
等価回路からなるアクティブマトリクス基板を用いたも
のが知られている。このアクティブマトリクス基板は、
スイッチング素子として薄膜トランジスタ（以下ＴＦＴ
と略称する）を用いた構成の一例を示す。

【０００３】ここでは、マトリクス状にＴＦＴ２および
画素容量１が形成されている。ＴＦＴ２のゲート電極は
ゲート信号線３に接続され、ゲート信号線３にて送られ
る信号によってＴＦＴ２がオンオフ駆動される。ＴＦＴ
２のソース電極はソース信号線５に接続され、ソース信
号線５を送られるビデオ信号が入力される。ＴＦＴ２の
ドレイン電極には画素電極および画素容量１の一方の端
子が接続されている。各画素容量１のもう一方の端子は
蓄積容量配線４に接続されており、かかる構成のアクテ
ィブマトリクス基板を用いて液晶表示装置を構成した場
合には、対向基板上に設けられた対向電極と接続され
る。

【０００４】図４は、具体的なアクティブマトリクス基
板の一例の平面構造を示し、図５（ａ）は図４のＣ−
Ｃ’線におけるＴＦＴの断面構造を、図５（ｂ）は図４
のＤ−Ｄ’線における接続部の断面構造を各々示す。

【０００５】このアクティブマトリクス基板は、透明絶
縁性基板１１上に、ゲート電極１２を一部に有するゲー
ト信号線３が複数並設され、その上にゲート絶縁膜１３
が形成されている。このゲート絶縁膜１３のＴＦＴ部分
の上には、半導体層１４、チャンネル保護層１５、並び
に、ｎ⁺−Ｓｉ層からなるソース電極１６ａおよびドレ
イン電極１６ｂがこの順に形成されている。その上に
は、透明導電膜９ａと金属層１７ａとの２層からなるソ
ース信号線５が形成され、その一部がＴＦＴのソース電
極となっている。このソース信号線５は、前記ゲート信
号線３と交差して、たとえば直交して設けられている。
前記ドレイン電極１６ｂには、透明導電膜からなる接続
電極９ｂが接続されており、接続電極９ｂとドレイン電
極１６ｂとの接続部には金属層１７ｂが形成されてい
る。

【０００６】また、隣合うゲート信号線３の間には、ゲ
ート信号線３と平行な状態で蓄積容量配線４が形成され
ている。この蓄積容量配線４の厚み方向位置は、基板１
１とゲート絶縁膜１３との間である。また、この蓄積容
量配線４の上には、前記ゲート絶縁膜１３が形成されて
いる。

【０００７】以上の状態の基板上に、基板のほぼ全面に
わたって透明度の高い有機薄膜からなる層間絶縁膜１８
が形成されている。その層間絶縁膜１８の蓄積容量配線
４が形成されている部分には、層間絶縁膜１８を貫通し
てコンタクトホール７が形成されている。層間絶縁膜１
８の上には、透明導電膜からなる画素電極１９が形成さ
れており、その画素電極１９は、ドレイン電極１６ｂと
接続されている接続電極９ｂに、前記コンタクトホール
７を介して接続されている。

【０００８】このように構成されたアクティブマトリク
ス基板においては、ゲート信号線３やソース信号線５
と、画素電極１９との間に、層間絶縁膜１８が存在する
ため、画素電極１９の周縁部をゲート信号線３およびソ
ース信号線５に重畳させて設けることが可能であり、各
画素電極１９はゲート信号線３やソース信号線５を挟ま
ずに隣接することになる。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
従来の液晶表示装置のように各画素電極１９がゲート信
号線３やソース信号線５を挟まずに隣接している場合、
隣接する画素電極１９間に短絡が生じると、各画素電極
１９に入力されたソース信号が混ざり合って表示上の欠
陥が生じるという問題があった。

【００１０】特に、ゲート信号線３毎に対応する画素の
表示信号の極性を反転させる駆動方法を用いた場合、ソ
ース信号線５に沿って隣接する画素電極１９には極性が
反転したソース信号が印加されるので、その両画素電極
の間が短絡すると各画素電極が中間電位となって、表示
上欠陥が発生する。

【００１１】また、この欠陥を修正すべく、短絡する両
画素電極の一方の接続電極９ｂを切断すると、他方の画
素電極１９に設けられているＴＦＴ２で２つの画素電極
１９を駆動することになる。よって、１つのＴＦＴ２に
かかる負荷が大きくなるため、プロセスパラメータの変
動、例えばＬ（長さ）／Ｗ（幅）寸法のばらつきや半導
体層１４を構成するａ（アモルファス）−Ｓｉの膜質や
膜厚等により画素が充電不足となって、表示上の欠陥と
して残ってしまうという問題があった。

【００１２】本発明は、このような従来技術の課題を解
決すべくなされたものであり、隣接する画素電極間に短
絡が生じた場合に、スイッチング素子にかかる負荷を減
らして表示上の欠陥を防ぐことができる液晶表示装置を
提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明の液晶表示装置
は、マトリクス状に形成されたスイッチング素子を制御
するゲート信号を供給するゲート信号線と、該スイッチ
ング素子にデータ信号を供給するソース信号線とが、そ
れぞれ交差するように形成され、該スイッチング素子、
該ゲート信号線および該ソース信号線を覆って形成され
た層間絶縁膜の上に、各画素毎の画素電極が複数に分割
されて形成され、更に、各画素を構成する複数の分割画
素電極の一つずつが、該スイッチング素子のドレイン電
極と各々接続されたそれぞれ別体の透明導電膜からなる
接続電極、または、該ドレイン電極と接続した側とは反
対側を分岐した構成の透明導電膜からなる接続電極と、
該層間絶縁膜を貫くコンタクトホールを介して電気的に
接続され、そのことにより上記目的が達成される。

【００１４】本発明の液晶表示装置において、各画素を
構成する複数の分割画素電極の間を覆って蓄積容量配線
が形成されている構成とすることができる。

【００１５】以下、本発明の作用について説明する。

【００１６】本発明にあっては、各画素を構成する複数
の分割画素電極の各々が、スイッチング素子のドレイン
電極と接続された接続電極に接続してある。この接続電
極は、スイッチング素子のドレイン電極と各々接続され
たそれぞれ別体のもの、または、該ドレイン電極と接続
した側とは反対側を分岐した構成のものである。

【００１７】この場合において、隣接する画素間におけ
る画素電極同士の短絡が生じた場合には、一方の画素に
おいて短絡の生じている分割画素電極とスイッチング素
子のドレイン電極との接続を解除する。その解除は、た
とえば別体の接続電極では該当するものを切断すればよ
く、また、分岐構造の接続電極では分岐している部分の
うち該当する枝部分を切断すればよい。これにより、ス
イッチング素子のドレイン電極との接続が解除された分
割画素電極は、他方の画素のスイッチング素子にて駆動
されることとなり、ソース信号が混ざり合うのが防止さ
れる。

【００１８】また、前記一方の画素電極において短絡が
ない方の分割画素電極とスイッチング素子のドレイン電
極との接続はそのままにしておく。これにより、その分
割画素電極は、一方の画素におけるスイッチング素子に
て駆動される。よって、他方の画素におけるスイッチン
グ素子にかかる負荷が軽減される。

【００１９】また、各画素を構成する複数の分割画素電
極の間を覆って蓄積容量配線を形成すると、各画素を構
成する分割画素電極同士の間が蓄積容量配線にて遮光さ
れることとなる。

【００２０】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。

【００２１】図１は本実施形態の液晶表示装置における
１画素分の平面構成を示す図であり、図２（ａ）は図１
のＥ−Ｅ’線におけるＴＦＴ部分の断面図、図２（ｂ）
は図１のＦ−Ｆ’線における接続部の断面図である。な
お、これらの図においてはアクティブマトリクス基板の
みを示してあり、対向基板および液晶層は省略して示し
てある。

【００２２】このアクティブマトリクス基板は、透明絶
縁性基板１１上に、ゲート電極１２を一部に有するゲー
ト信号線３が複数並設され、その上にゲート絶縁膜１３
が形成されている。このゲート絶縁膜１３のＴＦＴ２部
分の上には、半導体層１４、チャンネル保護層１５、並
びに、ｎ⁺−Ｓｉ層からなるソース電極１６ａおよびド
レイン電極１６ｂがこの順に形成されている。その上に
は、透明導電膜９ａと金属層１７ａとの２層からなるソ
ース信号線５が形成され、その一部がＴＦＴ２のソース
電極１６ａとなっている。このソース信号線５は、前記
ゲート信号線３と交差して、たとえば直交して設けられ
ている。前記ドレイン電極１６ｂには、透明導電膜から
なる接続電極９が接続されており、接続電極９とドレイ
ン電極１６ｂとの接続部には金属層１７ｂが形成されて
いる。前記接続電極９は、図１に示すように、ＴＦＴ２
のドレイン電極と電気的に接続している側は共通にし、
これとは反対側は複数に、この例では２つに分岐した枝
９Ａ、９Ｂを有する構造となっている。

【００２３】また、隣合うゲート信号線３の間には、ゲ
ート信号線３と平行な状態で蓄積容量配線４が形成され
ている。この蓄積容量配線４の厚み方向位置は、基板１
１とゲート絶縁膜１３との間である。また、この蓄積容
量配線４の上には、前記ゲート絶縁膜１３が形成されて
いる。

【００２４】以上の状態の基板上に、基板のほぼ全面に
わたって透明度の高い有機薄膜からなる層間絶縁膜１８
が形成されている。その層間絶縁膜１８の蓄積容量配線
４が形成されている部分には、層間絶縁膜１８を貫通し
てコンタクトホール７ａ、７ｂが形成されている。層間
絶縁膜１８の上には、各画素毎に、透明導電膜からなる
２つの分割画素電極１９ａ、１９ｂが形成されている。
一方の分割画素電極１９ａは、前述した分岐構造の接続
電極９の一方の枝９Ａの端部（広幅部分）に、前記コン
タクトホール７ａを介して接続されている。他方の分割
画素電極１９ｂは、前述した分岐構造の接続電極９の他
方の枝９Ｂの端部（広幅部分）に、前記コンタクトホー
ル７ｂを介して接続されている。

【００２５】この液晶表示装置は、例えば以下のように
して作製される。

【００２６】まず、アクティブマトリクス基板の作製工
程を述べる。透明絶縁性基板１１上に、ゲート電極１２
およびゲート信号線３、蓄積容量配線４、ゲート絶縁膜
１３、半導体層１４、チャンネル保護層１５、および、
ソース電極１６ａとドレイン電極１６ｂとなるｎ⁺−Ｓ
ｉ層を順に形成した。

【００２７】次に、透明導電膜９ａ、接続電極９となる
ＩＴＯ膜および金属層１７ａ、１７ｂとなる層を順にス
パッタ法によって形成してパターンニングする。これに
より、透明導電膜９ａと金属層１７ａとからなるソース
信号線５、接続電極９および金属層１７ｂを形成する。
本実施形態においては、ソース信号線５を構成する層
を、金属層１７ａと透明導電膜９ａとの２層構造として
あるので、仮にソース信号線５を構成する金属層１７ａ
の一部に膜の欠損があったとしても、透明導電膜９ａに
よって電気的に接続されるため、ソース信号線５の断線
を少なくすることが出来るという利点がある。また、接
続電極９が透明導電膜からなるので、画素の開口率を高
くすることができる。

【００２８】次に、層間絶縁膜１８を形成し、層間絶縁
膜１８を貫通するコンタクトホール７ａ、７ｂを形成し
た。本実施形態においては、層間絶縁膜１８として感光
性のアクリル樹脂をスピン塗布法により３μｍの膜厚で
形成し、この樹脂に対して所望のパターンに従って露光
し、アルカリ性の溶液によって処理した。これにより露
光された部分のみがアルカリ性の溶液によりエッチング
され、層間絶縁膜を貫通するコンタクトホール７ａ、７
ｂが形成された。このアルカリ現像によるパターンニン
グにおいては、コンタクトホールのテーパ形状も良好で
あった。このように層間絶縁膜１８としてアクリル樹脂
を用いた場合には、スピン塗布法により数μｍという膜
厚の薄膜を容易に形成することができること、パターン
ニングにフォトレジストの塗布工程が不要になることな
ど、生産性の面で利点がある。

【００２９】続いて、分割画素電極１９ａ、１９ｂとな
る透明導電膜を、たとえばスパッタ法によって形成して
パターンニングし、分割画素電極１９ａ、１９ｂを形成
した。このとき、分割画素電極１９ａは、層間絶縁膜１
８を貫くコンタクトホール７ａを介してＴＦＴ２のドレ
イン電極１６ｂと接続されている、層間絶縁膜１８の下
側に設けてある接続電極９の枝９Ａの端部と接続され
る。また、分割画素電極１９ｂは、層間絶縁膜１８を貫
くコンタクトホール７ｂを介してＴＦＴ２のドレイン電
極１６ｂと接続されている、層間絶縁膜１８の下側に設
けてある接続電極９の枝９Ｂの端部と接続される。

【００３０】以上のようにして作製されたアクティブマ
トリクス基板に対し、透明絶縁性基板上に対向電極、ブ
ラックマトリクスやカラーフィルタ等を形成した対向基
板を貼り合わせ、両基板の空隙に液晶を注入した。これ
により、本実施形態の液晶表示装置が作製される。

【００３１】このようにして作製された本実施形態の液
晶表示装置においては、ゲート信号線３やソース信号線
５を覆う層間絶縁膜１８の上に分割画素電極１９ａ、１
９ｂが形成されている。また、その２つの分割画素電極
１９ａ、１９ｂからなる画素電極は、隣接する同様な構
成の画素電極と、ゲート信号線３やソース信号線５を挟
まない状態で配設されている。ここで、隣接する画素電
極間に短絡が生じると、短絡が生じた部分では各画素電
極に入力されたソース信号が混ざり合うため、両者の中
間電位となって表示上の欠陥が生じる。

【００３２】この場合の欠陥修正方法について、以下に
説明する。

【００３３】ソース信号線５に沿う方向に隣接する画素
電極間に短絡が生じているとき、例えば、図１のＡの部
分で短絡が生じているときには、短絡した分割画素電極
１９ａに接続された、接続電極９の枝９Ａを、例えばレ
ーザー等を用いてＡ’部分で切断する。これにより、複
数のソース信号が混ざり合うのを防ぐことができる。ま
た、このとき、短絡していない分割画素電極１９ｂに接
続された、接続電極９の枝９Ｂはそのままにしておく。
これにより、図の上方の画素電極に接続されたＴＦＴに
かかる負荷は１．５画素分であり、従来の２画素分に比
べて軽減されるので、充電不足による表示の欠陥を防ぐ
ことができる。

【００３４】一方、図１のＢの部分で短絡が生じている
ときには、短絡している分割画素電極１９ｂに接続され
た、接続電極９の枝９ＢをＢ’部分で切断し、枝９Ａを
そのままにしておけばよい。

【００３５】このようにソース信号線５に沿う方向で隣
接する画素電極間に短絡が生じた場合、両画素電極のう
ちの一方の画素電極における短絡した分割画素電極とス
イッチング素子のドレイン電極との接続する接続電極部
分を切断することにより、ソース信号が混ざり合うのを
防止することができる。特に、このようにして修正する
ことは、ゲート信号線３毎に対応する画素の表示信号の
極性を反転させる駆動方法を用いた場合に有効である。

【００３６】また、ゲート信号線３に沿う方向で隣接す
る画素電極間に短絡が生じているとき、例えば、図１の
Ｃの部分で短絡が生じているときには、短絡している分
割画素電極１９ｂとＴＦＴ２のドレイン電極とを接続す
る接続電極９の枝９Ｂを、Ｂ’部分で切断し、複数のソ
ース信号が混ざり合うのを防ぐ。このとき、短絡してい
ない分割画素電極１９ａとＴＦＴ２のドレイン電極とを
接続する接続電極９の枝９Ａは残しておき、図の右側の
画素電極に接続されたＴＦＴにかかる負荷を軽減する。
また、図１のＤの部分で短絡が生じているときには、短
絡している分割画素電極１９ａとＴＦＴ２のドレイン電
極とを接続する接続電極９の枝９Ａを、Ａ’部分で切断
すればよい。このようにゲート信号線３に沿う方向で隣
接する画素電極間に短絡が生じた場合、両画素電極のう
ちの一方の画素電極における短絡している分割画素電極
とスイッチング素子のドレイン電極とを接続する接続電
極の該当する部分を切断することにより、ソース信号が
混ざり合うのを防止することができる。特に、このよう
に修正することは、ソース信号線５毎に対応する画素の
表示信号の極性を反転させる駆動方法を用いた場合に有
効である。

【００３７】なお、本実施形態においては、接続電極を
２つの枝９Ａと９Ｂとに分岐させて各分割画素電極１９
ａ、１９ｂとスイッチング素子のドレイン電極とを電気
的に接続させた例について説明したが、本発明はこれに
限らず、ドレイン電極と接続された、各々別体の接続電
極を複数設けて、その各々に各分割画素電極の各々を接
続させるようにしてもよい。

【００３８】また、本実施形態においては、ゲート信号
線に沿う方向に分割画素電極１９ａ、１９ｂを配置した
例について説明したが、ゲート信号線に沿う方向に分割
画素電極を配置した構成の場合にも本発明は適用可能で
ある。また、本発明は、画素電極を３以上の分割画素電
極に分割するようにしても適用可能である。

【００３９】

【発明の効果】以上詳述したように、本発明によれば、
隣接する画素電極間に短絡が生じた場合に、短絡してい
る分割画素電極とスイッチング素子のドレイン電極とを
接続している接続電極の該当する部分を切断することに
より、ソース信号が混ざり合うのを防いで表示上の欠陥
を修正することができる。このとき、１つのスイッチン
グ素子にかかる負荷を減らすことができるので、充電不
足による表示上の欠陥も防ぐことができる。

【００４０】また、各画素を構成する分割画素電極同士
の間を覆うように蓄積容量配線を設けた構成とすると、
各画素を構成する分割画素電極同士の間からの光漏れを
遮光することが可能となり、画素電極を分割しても表示
に悪影響が生じない。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置を構成するアクティ
ブマトリクス基板の平面構成を示す平面図である。

【図２】（Ａ）は図１のＥ−Ｅ’線による断面構成を示
す断面図、（Ｂ）は図１のＦ−Ｆ’線による断面構成を
示す断面図である。

【図３】アクティブマトリクス基板の構成を示す等価回
路図である。

【図４】従来の液晶表示装置を構成するアクティブマト
リクス基板の平面構成を示す平面図である。

【図５】（Ａ）は図４のＣ−Ｃ’線による断面構成を示
す断面図、（Ｂ）は図４のＤ−Ｄ’線による断面構成を
示す断面図である。

【符号の説明】

１画素容量２ＴＦＴ３ゲート信号線４蓄積容量配線５ソース信号線７ａ、７ｂコンタクトホール９ａ透明導電膜９接続電極９Ａ、９Ｂ枝１１透明絶縁性基板１２ゲート電極１３ゲート絶縁膜１４半導体層１５チャンネル保護層１６ａソース電極１６ｂドレイン電極１７ａ金属層１７ｂ金属層１８層間絶縁膜１９ａ、１９ｂ分割画素電極

Claims

【特許請求の範囲】

【請求項１】マトリクス状に形成されたスイッチング
素子を制御するゲート信号を供給するゲート信号線と、
該スイッチング素子にデータ信号を供給するソース信号
線とが、それぞれ交差するように形成され、該スイッチング素子、該ゲート信号線および該ソース信
号線を覆って形成された層間絶縁膜の上に、各画素毎の
画素電極が複数に分割されて形成され、更に、各画素を構成する複数の分割画素電極の一つずつ
が、該スイッチング素子のドレイン電極と各々接続され
たそれぞれ別体の透明導電膜からなる接続電極、また
は、該ドレイン電極と接続した側とは反対側を分岐した
構成の透明導電膜からなる接続電極と、該層間絶縁膜を
貫くコンタクトホールを介して電気的に接続されている
液晶表示装置。
【請求項２】各画素を構成する複数の分割画素電極の
間を覆って蓄積容量配線が形成されている請求項１に記
載の液晶表示装置。