JPH10339885A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH10339885A JPH10339885A JP15107997A JP15107997A JPH10339885A JP H10339885 A JPH10339885 A JP H10339885A JP 15107997 A JP15107997 A JP 15107997A JP 15107997 A JP15107997 A JP 15107997A JP H10339885 A JPH10339885 A JP H10339885A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal line
- layer
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】ＩＴＯトップ構造のアクティブマトリクス基板
の表示画素保持容量要素において、コンデンサ面積を増
大することなく必要な容量値を維持できる保持容量構成
を形成する。 【解決手段】透明画素電極ＩＴＯと前段走査信号線層Ｇ
Ｍで挟まれる保護膜ＰＡＳとゲート絶縁膜の間に映像信
号線と同じ金属層ＣｓｔＤＭを介在させる。これによ
り、実効的なコンデンサ電極間距離が小さくなり、面積
を広げることなく保持容量値を大きくできる。
の表示画素保持容量要素において、コンデンサ面積を増
大することなく必要な容量値を維持できる保持容量構成
を形成する。 【解決手段】透明画素電極ＩＴＯと前段走査信号線層Ｇ
Ｍで挟まれる保護膜ＰＡＳとゲート絶縁膜の間に映像信
号線と同じ金属層ＣｓｔＤＭを介在させる。これによ
り、実効的なコンデンサ電極間距離が小さくなり、面積
を広げることなく保持容量値を大きくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に係り、更に詳しくは、当該液晶表
示装置を構成する一対の基板の内のアクティブ素子基板
上に形成する保持容量を開口率の低減なしに十分な値に
確保した構成を備えたアクティブマトリクス型液晶表示
装置に関する。
クス型液晶表示装置に係り、更に詳しくは、当該液晶表
示装置を構成する一対の基板の内のアクティブ素子基板
上に形成する保持容量を開口率の低減なしに十分な値に
確保した構成を備えたアクティブマトリクス型液晶表示
装置に関する。
【０００２】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。
するデバイスとして液晶表示装置が広く用いられてい
る。
【０００３】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ（Ｔ
ＦＴ）等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ（Ｔ
ＦＴ）等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。
【０００４】特に、後者の形式の液晶表示装置はアクテ
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
【０００５】従来のアクティブマトリクス型液晶表示装
置は、一方の基板に形成した電極と他方の基板に形成し
た電極との間に液晶層の配向方向を変えるための電界を
印加する、所謂縦電界方式を採用していた。
置は、一方の基板に形成した電極と他方の基板に形成し
た電極との間に液晶層の配向方向を変えるための電界を
印加する、所謂縦電界方式を採用していた。
【０００６】また、近年、液晶層に印加する電界の方向
を基板面とほぼ平行な方向とする、所謂横電界方式（Ｉ
ＰＳ方式）の液晶表示装置が実現された。この横電界方
式の液晶表示装置としては、二枚の基板の一方に櫛歯電
極を用いて非常に広い視野角を得るようにしたものが知
られている（特公昭６３−２１９０７号公報、米国特許
第４３４５２４９号明細書参照）。
を基板面とほぼ平行な方向とする、所謂横電界方式（Ｉ
ＰＳ方式）の液晶表示装置が実現された。この横電界方
式の液晶表示装置としては、二枚の基板の一方に櫛歯電
極を用いて非常に広い視野角を得るようにしたものが知
られている（特公昭６３−２１９０７号公報、米国特許
第４３４５２４９号明細書参照）。
【０００７】これらのアクティブマトリクス型液晶表示
装置はＴＦＴ等のスイッチング素子を形成したアクティ
ブ素子基板とカラーフィルタ基板からなる一対の基板の
間に液晶を挟んだ液晶パネルと、これに結合した電気回
路部、光学回路部等で形成されている。
装置はＴＦＴ等のスイッチング素子を形成したアクティ
ブ素子基板とカラーフィルタ基板からなる一対の基板の
間に液晶を挟んだ液晶パネルと、これに結合した電気回
路部、光学回路部等で形成されている。
【０００８】また、アクティブ素子基板上には、当該ア
クティブ素子基板を静電気から保護するための保護回路
が形成されている。
クティブ素子基板を静電気から保護するための保護回路
が形成されている。
【０００９】図９は従来のアクティブ素子基板の構成を
説明する基板と直角方向から見た平面図、図１０は図９
の１画素付近の断面図である。
説明する基板と直角方向から見た平面図、図１０は図９
の１画素付近の断面図である。
【００１０】図９において、Ｇｉは走査信号線、Ｄｊは
映像信号線である。これらの配線交差部の傍には図示し
てないアクティブ素子であるスイッチング素子（一般に
はＴＦＴ）が設けられる。図１０の断面図示したよう
に、 ＴＦＴは基板ＳＵＢ上に形成した走査信号線層
ＧＭ（ゲートＧｄ）、ゲート絶縁膜Ｇｉｎ、半導体層ａ
Ｓｉ、映像信号線層ＤＭ、反故膜ＰＡＳで構成される。
映像信号線である。これらの配線交差部の傍には図示し
てないアクティブ素子であるスイッチング素子（一般に
はＴＦＴ）が設けられる。図１０の断面図示したよう
に、 ＴＦＴは基板ＳＵＢ上に形成した走査信号線層
ＧＭ（ゲートＧｄ）、ゲート絶縁膜Ｇｉｎ、半導体層ａ
Ｓｉ、映像信号線層ＤＭ、反故膜ＰＡＳで構成される。
【００１１】スイッチング素子の出力電極は液晶に電界
を加えるための画素電極に接続されて、表示領域を構成
する２次元状に配列した表示画素（ｉ，ｊ）（ｉ，ｊ＝
１、２、３、・・・）を形成している。この表示領域の
外側のＤＰＡＤは、映像信号線に駆動電気回路を外部接
続するための端子である。なお、これと反対側に設けた
ＤＤＰＡＤは断線検査などのプローブ端子である。同様
にＧＰＡＤは、走査信号線に駆動電気回路を外部接続す
る為の端子である。
を加えるための画素電極に接続されて、表示領域を構成
する２次元状に配列した表示画素（ｉ，ｊ）（ｉ，ｊ＝
１、２、３、・・・）を形成している。この表示領域の
外側のＤＰＡＤは、映像信号線に駆動電気回路を外部接
続するための端子である。なお、これと反対側に設けた
ＤＤＰＡＤは断線検査などのプローブ端子である。同様
にＧＰＡＤは、走査信号線に駆動電気回路を外部接続す
る為の端子である。
【００１２】また、ＣＴＬＮは基板ＳＵＢの切断線を示
し、最終的にはこの線に沿って切断され、この切断線Ｃ
ＴＬＮの外側にある後述するＳＨｄｅやＳＨｄｏなどは
切り落とされる。
し、最終的にはこの線に沿って切断され、この切断線Ｃ
ＴＬＮの外側にある後述するＳＨｄｅやＳＨｄｏなどは
切り落とされる。
【００１３】表示領域と映像信号線用の接続端子ＤＰＡ
Ｄ、走査信号線用の接続端子ＧＰＡＤの間に設けられた
奇数側共通線Ｃｏｍ（ｅ）、偶数側共通線Ｃｏｍ
（ｏ）、走査共通線ＣＯＭ−Ｇと放電素子ＤＩＯが第一
番目の静電気保護回路を形成している。
Ｄ、走査信号線用の接続端子ＧＰＡＤの間に設けられた
奇数側共通線Ｃｏｍ（ｅ）、偶数側共通線Ｃｏｍ
（ｏ）、走査共通線ＣＯＭ−Ｇと放電素子ＤＩＯが第一
番目の静電気保護回路を形成している。
【００１４】ＤＩＯは映像信号線Ｄｊや走査信号線Ｇｉ
に入った静電気を放電するための放電素子（非線型素
子：スイッチング素子）で、走査信号線Ｇｉと映像信号
線Ｄｊ毎に奇数側（ＥＶＥＮ側）共通線Ｃｏｍ（ｅ）、
偶数側（ＯＤＤ側）共通線Ｃｏｍ（ｏ）、走査共通線Ｃ
ＯＭ−Ｇとの間に設けられる。
に入った静電気を放電するための放電素子（非線型素
子：スイッチング素子）で、走査信号線Ｇｉと映像信号
線Ｄｊ毎に奇数側（ＥＶＥＮ側）共通線Ｃｏｍ（ｅ）、
偶数側（ＯＤＤ側）共通線Ｃｏｍ（ｏ）、走査共通線Ｃ
ＯＭ−Ｇとの間に設けられる。
【００１５】これらの共通線Ｃｏｍ（ｅ）、Ｃｏｍ
（ｏ）、ＣＯＭ−Ｇは放電した静電気を吸収する為の共
通線であり、共通接続端子ＶｃｏｍＰＡＤや放電素子共
通接続端子ＥＳＤＰＡＤに接続され、これを介してカラ
ーフィルタ基板側の共通電極や外部電気回路に接続され
る。放電用素子ＤＩＯは、双方向ダイオード等の非線形
素子を用いることが多い。
（ｏ）、ＣＯＭ−Ｇは放電した静電気を吸収する為の共
通線であり、共通接続端子ＶｃｏｍＰＡＤや放電素子共
通接続端子ＥＳＤＰＡＤに接続され、これを介してカラ
ーフィルタ基板側の共通電極や外部電気回路に接続され
る。放電用素子ＤＩＯは、双方向ダイオード等の非線形
素子を用いることが多い。
【００１６】なお、この放電素子ＤＩＯの導入箇所は、
同図に示した部分に限定されるものではなく、走査信号
線Ｇｉ、映像信号線Ｄｊの端子ＧＰＡＤ、ＤＰＡＤの反
対側あるいは両側に設ける場合もあれば、交互に反対側
に設ける場合もある。
同図に示した部分に限定されるものではなく、走査信号
線Ｇｉ、映像信号線Ｄｊの端子ＧＰＡＤ、ＤＰＡＤの反
対側あるいは両側に設ける場合もあれば、交互に反対側
に設ける場合もある。
【００１７】そして更に、第二番目の静電気保護回路が
設けられる。図９において、基板切断線ＣＴＬＮの外側
にある奇数側と偶数側のショートバーＳＨｄｅ、ＳＨｄ
ｏ、ＳＨｇがこの第二の静電気保護回路を構成する要素
例である。
設けられる。図９において、基板切断線ＣＴＬＮの外側
にある奇数側と偶数側のショートバーＳＨｄｅ、ＳＨｄ
ｏ、ＳＨｇがこの第二の静電気保護回路を構成する要素
例である。
【００１８】これらのショートバーＳＨｄｅ、ＳＨｄ
ｏ、ＳＨｇは外周部に設けられた配線であり、静電気を
吸収するための線である。このショートバーＳＨｄｅ、
ＳＨｄｏ、ＳＨｇに各信号線Ｇｉ、Ｄｊの終端が電気的
に結合されている。
ｏ、ＳＨｇは外周部に設けられた配線であり、静電気を
吸収するための線である。このショートバーＳＨｄｅ、
ＳＨｄｏ、ＳＨｇに各信号線Ｇｉ、Ｄｊの終端が電気的
に結合されている。
【００１９】この終端とショートバーＳＨｄｅ、ＳＨｄ
ｏ、ＳＨｇとの結合箇所は、同図の場合に限定されるも
のではなく、走査信号線Ｇｉ、映像信号線Ｄｊの接続端
子ＧＰＡＤ、ＤＰＡＤとの間で行う場合、反対側で行う
場合、両側で行う場合、あるいは交互に反対側で行う場
合などがある。
ｏ、ＳＨｇとの結合箇所は、同図の場合に限定されるも
のではなく、走査信号線Ｇｉ、映像信号線Ｄｊの接続端
子ＧＰＡＤ、ＤＰＡＤとの間で行う場合、反対側で行う
場合、両側で行う場合、あるいは交互に反対側で行う場
合などがある。
【００２０】図１１は表示画素部の構成を説明する平面
図、図１２は図１１のｂ−ｂ’線に沿った断面図であっ
て、Ｇｉは走査信号線、Ｄｊは映像信号線であり、走査
信号線Ｇｉの一部を延在させたＧｄがスイッチング素子
（ＴＦＴ）のゲート電極であり、映像信号線Ｄｊの一部
を延在させたＤｄがスイッチング素子の信号電極（ドレ
イ電極）である。信号電極Ｄｄと同層のＳｄは出力電極
（ソース電極）であり、液晶に電界を加える透明画素電
極ＩＴＯに接続されている。
図、図１２は図１１のｂ−ｂ’線に沿った断面図であっ
て、Ｇｉは走査信号線、Ｄｊは映像信号線であり、走査
信号線Ｇｉの一部を延在させたＧｄがスイッチング素子
（ＴＦＴ）のゲート電極であり、映像信号線Ｄｊの一部
を延在させたＤｄがスイッチング素子の信号電極（ドレ
イ電極）である。信号電極Ｄｄと同層のＳｄは出力電極
（ソース電極）であり、液晶に電界を加える透明画素電
極ＩＴＯに接続されている。
【００２１】ａＳｉはスイッチング素子の半導体層、Ｃ
ｓｔは本発明の係わる保持容量部であり、各画素（ｉ，
ｊ）毎に設けられる。
ｓｔは本発明の係わる保持容量部であり、各画素（ｉ，
ｊ）毎に設けられる。
【００２２】図１２において、基板（ガラス基板）ＳＵ
Ｂ上にまず第一の金属層である走査信号線ＧＭ（Ｇｄ）
が形成される。その上にＳｉＮｘ等のゲート絶縁膜Ｇｉ
ｎを積層後、半導体層ａＳｉを形成し、更にその上に第
二の金属層の映像信号線層ＤＭ（Ｄｄ、Ｓｄ）を加工形
成する。
Ｂ上にまず第一の金属層である走査信号線ＧＭ（Ｇｄ）
が形成される。その上にＳｉＮｘ等のゲート絶縁膜Ｇｉ
ｎを積層後、半導体層ａＳｉを形成し、更にその上に第
二の金属層の映像信号線層ＤＭ（Ｄｄ、Ｓｄ）を加工形
成する。
【００２３】そして、その上にＳｉＮｘ等の保護膜ＰＡ
Ｓを形成し、最後に透明画素電極層ＩＴＯを形成する。
出力電極Ｓｄと透明画素電極ＩＴＯの結合は保護膜ＰＡ
ＳのスルーホールＴｈを介して行なう。
Ｓを形成し、最後に透明画素電極層ＩＴＯを形成する。
出力電極Ｓｄと透明画素電極ＩＴＯの結合は保護膜ＰＡ
ＳのスルーホールＴｈを介して行なう。
【００２４】ゲート絶縁膜Ｇｉｎの加工は、保護膜ＰＡ
ＳのスルーホールＴｈの加工時に同時に一括して形成す
ることもできる構成をとっている。
ＳのスルーホールＴｈの加工時に同時に一括して形成す
ることもできる構成をとっている。
【００２５】このような図９〜図１２に例示したアクテ
ィブマトリクス基板の構成例においては、本発明の係わ
る従来の保持容量Ｃｓｔは、次のような構成例をとって
いる。
ィブマトリクス基板の構成例においては、本発明の係わ
る従来の保持容量Ｃｓｔは、次のような構成例をとって
いる。
【００２６】すなわち、図１１と図１２に例示したよう
に、画素（ｉ，ｊ）の保持容量Ｃｓｔは、透明画素電極
ＩＴＯと前段の走査信号線Ｇｉー１とを交差させた構成
をとっている。この交差部のＩＴＯ層と走査信号線層Ｇ
Ｍ層で挟んだ部分で、保持容量Ｃｓｔとして必要な容量
値のコンデンサ素子を形成している。
に、画素（ｉ，ｊ）の保持容量Ｃｓｔは、透明画素電極
ＩＴＯと前段の走査信号線Ｇｉー１とを交差させた構成
をとっている。この交差部のＩＴＯ層と走査信号線層Ｇ
Ｍ層で挟んだ部分で、保持容量Ｃｓｔとして必要な容量
値のコンデンサ素子を形成している。
【００２７】なお、保持容量Ｃｓｔの他の構成例とし
て、後述の本発明の実施例を説明する図３、図４で述べ
るように、走査信号線Ｇｉと同層の金属層ＧＭで形成し
た保持容量線ＣｓｔＬＮと透明画素電極ＩＴＯとの交差
部で、上記図１２と同様の構造のコンデンサ素子を形成
すること構成する場合もある。この場合の保持容量に対
しても、本発明は全く同様に適用できる。
て、後述の本発明の実施例を説明する図３、図４で述べ
るように、走査信号線Ｇｉと同層の金属層ＧＭで形成し
た保持容量線ＣｓｔＬＮと透明画素電極ＩＴＯとの交差
部で、上記図１２と同様の構造のコンデンサ素子を形成
すること構成する場合もある。この場合の保持容量に対
しても、本発明は全く同様に適用できる。
【００２８】
【発明が解決しようとする課題】さて、前記図１１、図
１２で説明した保持容量Ｃｓｔの構成例あるいは後記す
る図３、図４の保持容量線ＣｓｔＬＮによる保持容量Ｃ
ｓｔの構成例においては、次のような問題が発生する。
１２で説明した保持容量Ｃｓｔの構成例あるいは後記す
る図３、図４の保持容量線ＣｓｔＬＮによる保持容量Ｃ
ｓｔの構成例においては、次のような問題が発生する。
【００２９】透明画素電極層ＩＴＯが保護膜ＰＡＳの上
に形成される、所謂ＩＴＯトップ構造のアクティブ素子
基板において、表示画素部の構成要素の一つである保持
容量Ｃｓｔを、透明画素電極ＩＴＯと前段走査信号線層
ＧＭの交差部でコンデンサ素子を形成、あるいはＧＭ層
で形成された保持容量線ＣｓｔＬＮとの交差部で形成し
た場合において、次のような課題が発生する。すなわ
ち、コンデンサ素子の二つのコンデンサ電極を構成する
ＩＴＯ層とＧＭ層との間に、ゲート絶縁膜Ｇｉｎと保護
膜ＰＡＳの二つの絶縁膜が存在する構造に起因する事項
である。従来のＩＴＯトップ構造でない場合は、保護膜
ＰＡＳが存在しない構造であった。このためコンデンサ
素子を構成するＩＴＯ層とＧＭ層との間のコンデンサ電
極間距離ｄｃｓｔは、従来に比べて大きくなる。これ
は、保護膜ＰＡＳの膜厚設計値によるが通常の例では、
この距離ｄｃｓｔは、従来に比べて約２倍に大きくな
る。更に、表示画質を向上させるため大きな値の保護膜
厚にして基板表面を平坦化した構造の場合には、この距
離ｄｃｓｔは数倍以上に拡大する。コンデンサ素子の容
量値は、この距離ｄｃｓｔに逆比例するので半減するこ
とになる。保持容量Ｃｓｔとして必要な容量値を維持す
るためには、コンデンサ素子の電極に広い面積（約２
倍）を必要とすることになる（容量値が電極面積に比例
する）。この面積が大きくなると、一つの表示画素
（ｉ，ｊ）全域に占める有効表示面積比率（開口率）が
小さくなり、表示輝度を下げる問題が発生する。あるい
は、表示輝度を維持させるために、光学回路部のバック
ライト輝度を強めると、低消費電力の特徴を犠牲にする
致命的な課題を招くことになる。
に形成される、所謂ＩＴＯトップ構造のアクティブ素子
基板において、表示画素部の構成要素の一つである保持
容量Ｃｓｔを、透明画素電極ＩＴＯと前段走査信号線層
ＧＭの交差部でコンデンサ素子を形成、あるいはＧＭ層
で形成された保持容量線ＣｓｔＬＮとの交差部で形成し
た場合において、次のような課題が発生する。すなわ
ち、コンデンサ素子の二つのコンデンサ電極を構成する
ＩＴＯ層とＧＭ層との間に、ゲート絶縁膜Ｇｉｎと保護
膜ＰＡＳの二つの絶縁膜が存在する構造に起因する事項
である。従来のＩＴＯトップ構造でない場合は、保護膜
ＰＡＳが存在しない構造であった。このためコンデンサ
素子を構成するＩＴＯ層とＧＭ層との間のコンデンサ電
極間距離ｄｃｓｔは、従来に比べて大きくなる。これ
は、保護膜ＰＡＳの膜厚設計値によるが通常の例では、
この距離ｄｃｓｔは、従来に比べて約２倍に大きくな
る。更に、表示画質を向上させるため大きな値の保護膜
厚にして基板表面を平坦化した構造の場合には、この距
離ｄｃｓｔは数倍以上に拡大する。コンデンサ素子の容
量値は、この距離ｄｃｓｔに逆比例するので半減するこ
とになる。保持容量Ｃｓｔとして必要な容量値を維持す
るためには、コンデンサ素子の電極に広い面積（約２
倍）を必要とすることになる（容量値が電極面積に比例
する）。この面積が大きくなると、一つの表示画素
（ｉ，ｊ）全域に占める有効表示面積比率（開口率）が
小さくなり、表示輝度を下げる問題が発生する。あるい
は、表示輝度を維持させるために、光学回路部のバック
ライト輝度を強めると、低消費電力の特徴を犠牲にする
致命的な課題を招くことになる。
【００３０】従って、本発明の目的は、透明画素電極層
ＩＴＯが保護膜ＰＡＳの上に形成されるＩＴＯトップ構
造のアクティブ素子基板において、表示画素部の構成要
素の一つである保持容量Ｃｓｔを透明画素電極ＩＴＯと
前段走査信号線層ＧＭの交差部、あるいは走査信号線と
同層の保持容量線ＣｓｔＬＮとの交差部でコンデンサ素
子を形成した場合において、コンデンサ面積を増大する
ことなく必要な容量値を維持できる保持容量構成を備え
たアクティブマトリクス型液晶表示装置を提供すること
にある。
ＩＴＯが保護膜ＰＡＳの上に形成されるＩＴＯトップ構
造のアクティブ素子基板において、表示画素部の構成要
素の一つである保持容量Ｃｓｔを透明画素電極ＩＴＯと
前段走査信号線層ＧＭの交差部、あるいは走査信号線と
同層の保持容量線ＣｓｔＬＮとの交差部でコンデンサ素
子を形成した場合において、コンデンサ面積を増大する
ことなく必要な容量値を維持できる保持容量構成を備え
たアクティブマトリクス型液晶表示装置を提供すること
にある。
【００３１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は下記（１）〜（４）の手段を採用した。
すなわち、 （１）アクティブマトリクス型液晶表示装置を構成する
アクティブ素子基板において、透明画素電極層ＩＴＯが
保護膜ＰＡＳの上に形成されるＩＴＯトップ構造であ
り、表示画素部の構成要素の一つである保持容量Ｃｓｔ
を前記透明画素電極ＩＴＯと前段走査信号線層ＧＭの交
差部、あるいは走査信号線と同層の保持容量線ＣｓｔＬ
Ｎとの交差部でコンデンサ素子を形成し、前記保持容量
Ｃｓｔを前記透明画素電極ＩＴＯと走査信号線金属層Ｇ
Ｍで挟んだ保護膜ＰＡＳとゲート絶縁膜Ｇｉｎの間に透
明画素電極に電気的接続された金属層を介在させて、実
効的なコンデンサ電極間距離ｄｃｓｔを小さくした。
めに、本発明は下記（１）〜（４）の手段を採用した。
すなわち、 （１）アクティブマトリクス型液晶表示装置を構成する
アクティブ素子基板において、透明画素電極層ＩＴＯが
保護膜ＰＡＳの上に形成されるＩＴＯトップ構造であ
り、表示画素部の構成要素の一つである保持容量Ｃｓｔ
を前記透明画素電極ＩＴＯと前段走査信号線層ＧＭの交
差部、あるいは走査信号線と同層の保持容量線ＣｓｔＬ
Ｎとの交差部でコンデンサ素子を形成し、前記保持容量
Ｃｓｔを前記透明画素電極ＩＴＯと走査信号線金属層Ｇ
Ｍで挟んだ保護膜ＰＡＳとゲート絶縁膜Ｇｉｎの間に透
明画素電極に電気的接続された金属層を介在させて、実
効的なコンデンサ電極間距離ｄｃｓｔを小さくした。
【００３２】（２）（１）における前記中間金属層Ｃｓ
ｔＤＭを映像信号線層ＤＭで形成した。
ｔＤＭを映像信号線層ＤＭで形成した。
【００３３】（３）（１）または（２）における前記ゲ
ート絶縁膜Ｇｉｎの加工を保護膜ＰＡＳのスルーホール
加工時に同時に一括して形成したことを特徴とする。
ート絶縁膜Ｇｉｎの加工を保護膜ＰＡＳのスルーホール
加工時に同時に一括して形成したことを特徴とする。
【００３４】（４）アクティブ素子基板とカラーフィル
タ基板の間に液晶を封入したアクティブマトリクス型液
晶表示装置において、前記アクティブ素子基板に形成す
る透明画素電極層ＩＴＯが保護膜ＰＡＳの上に形成され
るＩＴＯトップ構造であり、表示画素部（ｉ、ｊ）の構
成要素の一つである保持容量Ｃｓｔを前記透明画素電極
ＩＴＯと前段走査信号線層ＧＭとの交差部、あるいは走
査信号線と同層の保持容量線ＣｓｔＬＮとの交差部でコ
ンデンサ素子を形成し、前記保持容量Ｃｓｔ部の前記保
護膜ＰＡＳに開口部Ｔｈを設けたことを特徴とする。
タ基板の間に液晶を封入したアクティブマトリクス型液
晶表示装置において、前記アクティブ素子基板に形成す
る透明画素電極層ＩＴＯが保護膜ＰＡＳの上に形成され
るＩＴＯトップ構造であり、表示画素部（ｉ、ｊ）の構
成要素の一つである保持容量Ｃｓｔを前記透明画素電極
ＩＴＯと前段走査信号線層ＧＭとの交差部、あるいは走
査信号線と同層の保持容量線ＣｓｔＬＮとの交差部でコ
ンデンサ素子を形成し、前記保持容量Ｃｓｔ部の前記保
護膜ＰＡＳに開口部Ｔｈを設けたことを特徴とする。
【００３５】以上の手段により、コンデンサ面積を増大
することなく必要な容量値を維持できる保持容量構成を
構成できる。
することなく必要な容量値を維持できる保持容量構成を
構成できる。
【００３６】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例の図面を参照して詳細に説明する。
き、実施例の図面を参照して詳細に説明する。
【００３７】図１は本発明によるアクティブマトリクス
型液晶表示装置の画素部の第１実施例を示す平面図、図
２は図１のｂ−ｂ’線に沿った断面図であって、図１
１、図１２と同一符号は同一機能部分に対応する。
型液晶表示装置の画素部の第１実施例を示す平面図、図
２は図１のｂ−ｂ’線に沿った断面図であって、図１
１、図１２と同一符号は同一機能部分に対応する。
【００３８】本実施例のアクティブ素子基板も、透明画
素電極層ＩＴＯが保護膜ＰＡＳの上に形成されるＩＴＯ
トップ構造であり、表示画素部の構成要素の一つである
本発明の係わる保持容量Ｃｓｔを透明画素電極ＩＴＯと
前段走査信号線層ＧＭとの交差部でコンデンサ素子を形
成した構成を有する。
素電極層ＩＴＯが保護膜ＰＡＳの上に形成されるＩＴＯ
トップ構造であり、表示画素部の構成要素の一つである
本発明の係わる保持容量Ｃｓｔを透明画素電極ＩＴＯと
前段走査信号線層ＧＭとの交差部でコンデンサ素子を形
成した構成を有する。
【００３９】すなわち、保持容量Ｃｓｔを、透明画素電
極ＩＴＯと前段走査信号線Ｇｉを構成する金属層ＧＭで
挟んだ保護膜ＰＡＳとゲート絶縁膜Ｇｉｎの間に金属層
で形成したＣｓｔＤＭを介在させた構成で形成する。
極ＩＴＯと前段走査信号線Ｇｉを構成する金属層ＧＭで
挟んだ保護膜ＰＡＳとゲート絶縁膜Ｇｉｎの間に金属層
で形成したＣｓｔＤＭを介在させた構成で形成する。
【００４０】上記ＣｓｔＤＭは、映像信号線Ｄｊの加工
工程の際に一緒に同時に形成できる。さらに、この金属
層ＣｓｔＤＭは保護膜ＰＡＳのスルーホールＴｈ１０を
介して画素透明電極ＩＴＯと電気的に接続されている。
このスルーホールＴＨ１０の形成は、出力電極Ｓｄ（金
属層ＤＭ）部のスルーホールＴｈの形成と同じ工程で同
時に形成できる。
工程の際に一緒に同時に形成できる。さらに、この金属
層ＣｓｔＤＭは保護膜ＰＡＳのスルーホールＴｈ１０を
介して画素透明電極ＩＴＯと電気的に接続されている。
このスルーホールＴＨ１０の形成は、出力電極Ｓｄ（金
属層ＤＭ）部のスルーホールＴｈの形成と同じ工程で同
時に形成できる。
【００４１】また、このスルーホールＴｈ１０は一個あ
れば済むが、図示したように複数個併置して冗長性を持
たせることで、電気的接続を確実に行うようにすること
も出来る。
れば済むが、図示したように複数個併置して冗長性を持
たせることで、電気的接続を確実に行うようにすること
も出来る。
【００４２】この様な構造としたことで、本発明の保持
容量Ｃｓｔ構造を実現するために新たに追加される加工
工程は発生しない。
容量Ｃｓｔ構造を実現するために新たに追加される加工
工程は発生しない。
【００４３】本実施例の構成により、コンデンサの電極
間距離ｄｃｓｔの実効的な値は、図１１、図１２に示し
た従来構成の場合の保護膜厚とゲート絶縁膜厚の合計値
から、ゲート絶縁膜厚の値となり、約半分に小さくな
る。コンデンサ素子の容量値は電極間距離ｄｃｓｔに逆
比例することから、保持容量の値を約２倍に大きくでき
ることになる。
間距離ｄｃｓｔの実効的な値は、図１１、図１２に示し
た従来構成の場合の保護膜厚とゲート絶縁膜厚の合計値
から、ゲート絶縁膜厚の値となり、約半分に小さくな
る。コンデンサ素子の容量値は電極間距離ｄｃｓｔに逆
比例することから、保持容量の値を約２倍に大きくでき
ることになる。
【００４４】図３は本発明によるアクティブマトリクス
型液晶表示装置の画素部の第２実施例の構成を示す平面
図、図４は図３のｂ−ｂ’線に沿った断面図であって、
図１、図２と同一符号は同一機能部分に対応する。
型液晶表示装置の画素部の第２実施例の構成を示す平面
図、図４は図３のｂ−ｂ’線に沿った断面図であって、
図１、図２と同一符号は同一機能部分に対応する。
【００４５】本実施例も、透明画素電極層ＩＴＯが保護
膜ＰＡＳの上に形成されるＩＴＯトップ構造であり、表
示画素部の構成要素の一つである本発明の係わる保持容
量Ｃｓｔを透明画素電極ＩＴＯと保持容量線ＣｓｔＬＮ
との交差部でコンデンサ素子を形成した場合である。
膜ＰＡＳの上に形成されるＩＴＯトップ構造であり、表
示画素部の構成要素の一つである本発明の係わる保持容
量Ｃｓｔを透明画素電極ＩＴＯと保持容量線ＣｓｔＬＮ
との交差部でコンデンサ素子を形成した場合である。
【００４６】この保持容量線ＣｓｔＬＮは、走査信号線
Ｇｉと同じ金属層ＧＭからなり、走査信号線Ｇｉの形成
と同じ工程で同時に形成できる。図３と図４に示した本
発明による第２実施例の構成でも、この保持容量Ｃｓｔ
の構成は、二つのコンデンサ電極となる透明画素電極Ｉ
ＴＯと保持容量線ＣｓｔＬＮとで挟んだ保護膜ＰＡＳと
ゲート絶縁膜Ｇｉｎの間に、図１と図２で説明した第１
実施例の場合と同様に、金属層で形成したＣｓｔＤＭを
介在させている。そして第１実施例の場合と同様、この
ＣｓｔＤＭは、映像信号線Ｄｊの加工工程の際に一緒に
同時に形成でき、更にこの金属層ＣｓｔＤＭは、保護膜
ＰＡＳのスルーホールＴｈ１０を介して画素透明電極Ｉ
ＴＯと電気的に接続されている。
Ｇｉと同じ金属層ＧＭからなり、走査信号線Ｇｉの形成
と同じ工程で同時に形成できる。図３と図４に示した本
発明による第２実施例の構成でも、この保持容量Ｃｓｔ
の構成は、二つのコンデンサ電極となる透明画素電極Ｉ
ＴＯと保持容量線ＣｓｔＬＮとで挟んだ保護膜ＰＡＳと
ゲート絶縁膜Ｇｉｎの間に、図１と図２で説明した第１
実施例の場合と同様に、金属層で形成したＣｓｔＤＭを
介在させている。そして第１実施例の場合と同様、この
ＣｓｔＤＭは、映像信号線Ｄｊの加工工程の際に一緒に
同時に形成でき、更にこの金属層ＣｓｔＤＭは、保護膜
ＰＡＳのスルーホールＴｈ１０を介して画素透明電極Ｉ
ＴＯと電気的に接続されている。
【００４７】このスルーホールＴｈ１０の形成も、出力
電極Ｓｄ（ＤＭ）部のスルーホールＴｈの形成と同じ工
程で同時に形成できる。このスルーホールＴｈ１０は、
一個あれば済むが、同図のように複数個併置して冗長性
を持たせて、電気的接続を確実に行うようにすることも
出来る。
電極Ｓｄ（ＤＭ）部のスルーホールＴｈの形成と同じ工
程で同時に形成できる。このスルーホールＴｈ１０は、
一個あれば済むが、同図のように複数個併置して冗長性
を持たせて、電気的接続を確実に行うようにすることも
出来る。
【００４８】このため、図３と図４に示した保持容量Ｃ
ｓｔ構造を実現するために新たに追加される加工工程
は、第１実施例と同様に発生しない。
ｓｔ構造を実現するために新たに追加される加工工程
は、第１実施例と同様に発生しない。
【００４９】このような構成とすることにより、第１実
施例の場合と同様に、コンデンサの電極間距離ｄｃｓｔ
の実効的な値は、前記図１１と図１２に示した従来構成
の場合の保護膜厚とゲート絶縁膜厚の合計値から、ゲー
ト絶縁膜厚の値となり、約半分に小さくなる。コンデン
サ素子の容量値は電極間距離ｄｃｓｔに逆比例すること
から、保持容量の値を約２倍に大きくできることにな
る。
施例の場合と同様に、コンデンサの電極間距離ｄｃｓｔ
の実効的な値は、前記図１１と図１２に示した従来構成
の場合の保護膜厚とゲート絶縁膜厚の合計値から、ゲー
ト絶縁膜厚の値となり、約半分に小さくなる。コンデン
サ素子の容量値は電極間距離ｄｃｓｔに逆比例すること
から、保持容量の値を約２倍に大きくできることにな
る。
【００５０】図５は本発明によるアクティブマトリクス
型液晶表示装置の画素部の第３実施例の保持容量の構成
を示す断面図、図６は本発明によるアクティブマトリク
ス型液晶表示装置の画素部の第４実施例の保持容量の構
成を示す断面図であって、前記実施例と同一符号は同一
機能部分に対応する。
型液晶表示装置の画素部の第３実施例の保持容量の構成
を示す断面図、図６は本発明によるアクティブマトリク
ス型液晶表示装置の画素部の第４実施例の保持容量の構
成を示す断面図であって、前記実施例と同一符号は同一
機能部分に対応する。
【００５１】図５は第１実施例の保持容量の他の構成
例、図６は第２実施例の保持容量の他の構成例である。
例、図６は第２実施例の保持容量の他の構成例である。
【００５２】図５および図６に示した構成では、保持容
量Ｃｓｔを形成するコンデンサ素子の二つの電極ＩＴＯ
層とＧＭ層の距離ｄｃｓｔを小さくするために、保持容
量Ｃｓｔ部の保護膜ＰＡＳに開口部Ｔｈ２０を設けてい
る。これにより、コンデンサ電極間距離ｄｃｓｔは、ゲ
ート絶縁膜Ｇｉｎの膜厚と同等に小さくでき、前記角実
施例の場合と同様の効果を得ることが出来る。この開口
部Ｔｈ２０の加工形成は、新たな工程を追加することな
く、出力電極Ｓｄ（ＤＭ）部のスルーホールＴｈの形成
と同じ工程で同時に形成できる。
量Ｃｓｔを形成するコンデンサ素子の二つの電極ＩＴＯ
層とＧＭ層の距離ｄｃｓｔを小さくするために、保持容
量Ｃｓｔ部の保護膜ＰＡＳに開口部Ｔｈ２０を設けてい
る。これにより、コンデンサ電極間距離ｄｃｓｔは、ゲ
ート絶縁膜Ｇｉｎの膜厚と同等に小さくでき、前記角実
施例の場合と同様の効果を得ることが出来る。この開口
部Ｔｈ２０の加工形成は、新たな工程を追加することな
く、出力電極Ｓｄ（ＤＭ）部のスルーホールＴｈの形成
と同じ工程で同時に形成できる。
【００５３】尚、図５の構成の場合は、図１１と図１２
で説明したゲート絶縁膜Ｇｉｎの加工を、保護膜ＰＡＳ
のスルーホール加工時に同時に一括して形成してフォト
レジスト工程を共通化した簡略構成はとれない。また、
保護膜ＰＡＳの保持容量部Ｃｓｔの開口部Ｔｈ２０の加
工時、下層のゲート絶縁膜Ｇｉｎも一部加工されること
が起き、コンデンサ電極間距離ｄｃｓｔのバラ付きが大
きくなり、容量値のバラ付き量が増えることがある。し
かし、コンデンサの面積を増大することなく、その容量
を増やすことができるため、開口率の低下を招くことが
ないという大きな利点がある。
で説明したゲート絶縁膜Ｇｉｎの加工を、保護膜ＰＡＳ
のスルーホール加工時に同時に一括して形成してフォト
レジスト工程を共通化した簡略構成はとれない。また、
保護膜ＰＡＳの保持容量部Ｃｓｔの開口部Ｔｈ２０の加
工時、下層のゲート絶縁膜Ｇｉｎも一部加工されること
が起き、コンデンサ電極間距離ｄｃｓｔのバラ付きが大
きくなり、容量値のバラ付き量が増えることがある。し
かし、コンデンサの面積を増大することなく、その容量
を増やすことができるため、開口率の低下を招くことが
ないという大きな利点がある。
【００５４】図７は本発明によるアクティブマトリクス
型液晶表示装置の全体構成を説明する展開斜視図であ
る。
型液晶表示装置の全体構成を説明する展開斜視図であ
る。
【００５５】同図は本発明による液晶表示装置（以下、
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
【００５６】ＳＨＤは金属板からなるシールドケース
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリアパッケージ、ＰＮＬは液晶表示パネル、Ｇ
Ｃはゴムクッション、ＩＬＳは遮光スペーサ、ＰＲＳは
プリズムシート、ＳＰＳは拡散シート、ＧＬＢは導光
板、ＲＦＳは反射シート、ＭＣＡは一体化成形により形
成された下側ケース（モールドフレーム）、ＭＯはＭＣ
Ａの開口、ＬＰは蛍光管、ＬＰＣはランプケーブル、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュ、ＢＡＴは両面
粘着テープ、ＢＬは蛍光管や導光板等からなるバックラ
イトを示し、図示の配置関係で拡散板部材を積み重ねて
液晶表示モジュールＭＤＬが組立てられる。
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリアパッケージ、ＰＮＬは液晶表示パネル、Ｇ
Ｃはゴムクッション、ＩＬＳは遮光スペーサ、ＰＲＳは
プリズムシート、ＳＰＳは拡散シート、ＧＬＢは導光
板、ＲＦＳは反射シート、ＭＣＡは一体化成形により形
成された下側ケース（モールドフレーム）、ＭＯはＭＣ
Ａの開口、ＬＰは蛍光管、ＬＰＣはランプケーブル、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュ、ＢＡＴは両面
粘着テープ、ＢＬは蛍光管や導光板等からなるバックラ
イトを示し、図示の配置関係で拡散板部材を積み重ねて
液晶表示モジュールＭＤＬが組立てられる。
【００５７】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
【００５８】映像信号線駆動用回路基板ＰＣＢ１には液
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板ＰＣ
Ｂ３には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータＴＣＯＮ等が搭載される。
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板ＰＣ
Ｂ３には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータＴＣＯＮ等が搭載される。
【００５９】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
【００６０】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
【００６１】なお、液晶表示パネルＰＮＬにはＴＦＴを
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で
接続され、各回路基板間はジョイナＪＮ１，２，３で接
続されている。
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で
接続され、各回路基板間はジョイナＪＮ１，２，３で接
続されている。
【００６２】液晶表示パネルＰＮＬは前記した本発明に
よるアクティブマトリクス型液晶パネルであり、その保
持容量は前記実施例で説明した構成を有する。
よるアクティブマトリクス型液晶パネルであり、その保
持容量は前記実施例で説明した構成を有する。
【００６３】図８は本発明による液晶表示装置を実装し
た情報処理装置の一例を説明するパソコンの外観図であ
って、前記各図と同一符号は同一部分に対応し、ＩＶは
蛍光管駆動用のインバータ電源、ＣＰＵはホスト側中央
演算装置である。
た情報処理装置の一例を説明するパソコンの外観図であ
って、前記各図と同一符号は同一部分に対応し、ＩＶは
蛍光管駆動用のインバータ電源、ＣＰＵはホスト側中央
演算装置である。
【００６４】同図に示されたように、本発明による液晶
表示装置を実装したパソコンは、映像信号線駆動用回路
基板（水平駆動用回路基板：ドレイン側回路基板）ＰＣ
Ｂ１を画面の上部にのみ配置したことで、当該表示部の
下側（キーボード側）のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース（ヒン
ジスペース）が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。
表示装置を実装したパソコンは、映像信号線駆動用回路
基板（水平駆動用回路基板：ドレイン側回路基板）ＰＣ
Ｂ１を画面の上部にのみ配置したことで、当該表示部の
下側（キーボード側）のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース（ヒン
ジスペース）が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。
【００６５】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス型液晶表示装置のアクティブ素子
基板が透明画素電極層ＩＴＯが保護膜ＰＡＳの上に形成
されるＩＴＯトップ構造で、表示画素部の構成要素の一
つである保持容量Ｃｓｔを透明画素電極ＩＴＯと前段走
査信号線層ＧＭとの交差部、あるいは走査信号線と同層
の保持容量線ＣｓｔＬＮとの交差部でコンデンサ素子を
形成したＣｓｔ構成としたことで、コンデンサの面積を
増大することなく必要な容量値を維持できる保持容量構
成を実現でき、開口率の減少や表示輝度の低下あるいは
消費電力の増大を防止できる。
アクティブマトリクス型液晶表示装置のアクティブ素子
基板が透明画素電極層ＩＴＯが保護膜ＰＡＳの上に形成
されるＩＴＯトップ構造で、表示画素部の構成要素の一
つである保持容量Ｃｓｔを透明画素電極ＩＴＯと前段走
査信号線層ＧＭとの交差部、あるいは走査信号線と同層
の保持容量線ＣｓｔＬＮとの交差部でコンデンサ素子を
形成したＣｓｔ構成としたことで、コンデンサの面積を
増大することなく必要な容量値を維持できる保持容量構
成を実現でき、開口率の減少や表示輝度の低下あるいは
消費電力の増大を防止できる。
【００６６】なお、表示画質を向上するために保護膜Ｐ
ＡＳの膜厚を数倍に厚くすることで基板表面を平坦化し
た構造では、効果は更に大きい。
ＡＳの膜厚を数倍に厚くすることで基板表面を平坦化し
た構造では、効果は更に大きい。
【図１】本発明によるアクティブマトリクス型液晶表示
装置の画素部の第１実施例を示す平面図である。
装置の画素部の第１実施例を示す平面図である。
【図２】図１のｂ−ｂ’線に沿った断面図である。
【図３】本発明によるアクティブマトリクス型液晶表示
装置の画素部の第２実施例の構成を示す平面図である。
装置の画素部の第２実施例の構成を示す平面図である。
【図４】図３のｂ−ｂ’線に沿った断面図である。
【図５】本発明によるアクティブマトリクス型液晶表示
装置の画素部の第３実施例の保持容量の構成を示す断面
図である。
装置の画素部の第３実施例の保持容量の構成を示す断面
図である。
【図６】本発明によるアクティブマトリクス型液晶表示
装置の画素部の第４実施例の保持容量の構成を示す断面
図である。
装置の画素部の第４実施例の保持容量の構成を示す断面
図である。
【図７】本発明によるアクティブマトリクス型液晶表示
装置の全体構成を説明する展開斜視図である。
装置の全体構成を説明する展開斜視図である。
【図８】本発明による液晶表示装置を実装した情報処理
装置の一例を説明するパソコンの外観図である。
装置の一例を説明するパソコンの外観図である。
【図９】従来のアクティブ素子基板の構成を説明する基
板と直角方向から見た平面図である。
板と直角方向から見た平面図である。
【図１０】図９の１画素付近の断面図である。
【図１１】表示画素部の構成を説明する平面図である。
【図１２】図１１のｂ−ｂ’線に沿った断面図である。
Ｇｉ 走査信号線 Ｄｊ 映像信号線 （ｉ、ｊ） 表示画素 Ｃｓｔ 保持容量 ＩＴＯ 透明画素電極 ＧＭ 走査信号線を構成する金属層 ＤＭ 映像信号線を構成する金属層 Ｇｉｎ ゲート絶縁膜 ＰＡＳ 保護膜 ＣｓｔＤＭ 保持容量中間金属層 Ｔｈ１０ 保護膜のスルーホール Ｔｈ２０：保護膜の開口部 ＣｓｔＬＮ 保持容量線。
Claims (4)
- 【請求項１】アクティブ素子基板とカラーフィルタ基板
の間に液晶を封入したアクティブマトリクス型液晶表示
装置において、 前記アクティブ素子基板に形成する透明画素電極層ＩＴ
Ｏが保護膜ＰＡＳの上に形成されるＩＴＯトップ構造で
あり、 表示画素部（ｉ、ｊ）の構成要素の一つである保持容量
Ｃｓｔを前記透明画素電極ＩＴＯと前段走査信号線層Ｇ
Ｍとの交差部、あるいは走査信号線と同層の保持容量線
ＣｓｔＬＮとの交差部でコンデンサ素子を形成し、 前記保持容量部Ｃｓｔが前記透明画素電極ＩＴＯと走査
信号線層ＧＭで挟んだ保護膜ＰＡＳとゲート絶縁膜Ｇｉ
ｎの間に中間電極層ＣｓｔＤＭを介在させ、前記中間電
極層ＣｓｔＤＭと前記透明画素電極層ＩＴＯを前記保護
膜ＰＡＳに加工したスルーホールＴｈ１０を介して電気
的に接続したことを特徴とするアクティブマトリクス型
液晶表示装置。 - 【請求項２】前記中間金属層ＣｓｔＤＭを映像信号線層
ＤＭで形成したことを特徴とする請求項１に記載のアク
ティブマトリクス型液晶表示装置。 - 【請求項３】前記ゲート絶縁膜Ｇｉｎの加工を保護膜Ｐ
ＡＳのスルーホール加工時に同時に一括して形成したこ
とを特徴とする請求項１または２に記載のアクティブマ
トリクス型液晶表示装置。 - 【請求項４】アクティブ素子基板とカラーフィルタ基板
の間に液晶を封入したアクティブマトリクス型液晶表示
装置において、 前記アクティブ素子基板に形成する透明画素電極層ＩＴ
Ｏが保護膜ＰＡＳの上に形成されるＩＴＯトップ構造で
あり、 表示画素部（ｉ、ｊ）の構成要素の一つである保持容量
Ｃｓｔを前記透明画素電極ＩＴＯと前段走査信号線層Ｇ
Ｍとの交差部、あるいは走査信号線と同層の保持容量線
ＣｓｔＬＮとの交差部でコンデンサ素子を形成し、前記
保持容量Ｃｓｔ部の前記保護膜ＰＡＳに開口部Ｔｈ２０
を設けたことを特徴とするアクティブマトリクス型液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15107997A JPH10339885A (ja) | 1997-06-09 | 1997-06-09 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15107997A JPH10339885A (ja) | 1997-06-09 | 1997-06-09 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10339885A true JPH10339885A (ja) | 1998-12-22 |
Family
ID=15510864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15107997A Pending JPH10339885A (ja) | 1997-06-09 | 1997-06-09 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10339885A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098549A (ja) * | 2001-09-26 | 2003-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2004025618A1 (en) * | 2002-09-12 | 2004-03-25 | Samsung Electronics Co., Ltd. | Circuit for generating driving voltages and liquid crystal device using the same |
| US7088401B1 (en) | 1999-06-30 | 2006-08-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with less pixel error and method of manufacturing the same |
| JP2006330201A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 液晶表示装置及びその製造方法 |
| US7170576B2 (en) | 2003-06-17 | 2007-01-30 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and fabricating method thereof |
| JP2007053380A (ja) * | 2005-08-18 | 2007-03-01 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
| JP2007133399A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007140458A (ja) * | 2005-11-23 | 2007-06-07 | Samsung Sdi Co Ltd | 液晶表示装置アレイ基板及びその製造方法 |
| JP2008139656A (ja) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| JP2009265615A (ja) * | 2008-04-23 | 2009-11-12 | Samsung Electronics Co Ltd | 表示装置 |
| WO2010100789A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2010100788A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| JP2011028285A (ja) * | 2010-09-17 | 2011-02-10 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JP2011242786A (ja) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 表示装置及びプロジェクター |
| JP2013200574A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014038352A (ja) * | 2013-10-08 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8698969B2 (en) | 2009-03-05 | 2014-04-15 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| JP2019054250A (ja) * | 2013-09-05 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1997
- 1997-06-09 JP JP15107997A patent/JPH10339885A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088401B1 (en) | 1999-06-30 | 2006-08-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with less pixel error and method of manufacturing the same |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012113327A (ja) * | 2001-09-26 | 2012-06-14 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| US8183569B2 (en) | 2001-09-26 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2003098549A (ja) * | 2001-09-26 | 2003-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7746312B2 (en) | 2002-09-12 | 2010-06-29 | Samsung Electronics Co., Ltd. | Circuit for generating driving voltages and liquid crystal display using the same |
| CN100385494C (zh) * | 2002-09-12 | 2008-04-30 | 三星电子株式会社 | 用于产生驱动电压的电路和使用该电路的液晶装置 |
| WO2004025618A1 (en) * | 2002-09-12 | 2004-03-25 | Samsung Electronics Co., Ltd. | Circuit for generating driving voltages and liquid crystal device using the same |
| DE102004028991B4 (de) * | 2003-06-17 | 2010-06-02 | Lg Display Co., Ltd. | Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches |
| US7170576B2 (en) | 2003-06-17 | 2007-01-30 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and fabricating method thereof |
| JP4716782B2 (ja) * | 2005-05-24 | 2011-07-06 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP2006330201A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JP2007053380A (ja) * | 2005-08-18 | 2007-03-01 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
| JP2007133399A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007140458A (ja) * | 2005-11-23 | 2007-06-07 | Samsung Sdi Co Ltd | 液晶表示装置アレイ基板及びその製造方法 |
| JP2008139656A (ja) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2009265615A (ja) * | 2008-04-23 | 2009-11-12 | Samsung Electronics Co Ltd | 表示装置 |
| JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| WO2010100788A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2010100789A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8698969B2 (en) | 2009-03-05 | 2014-04-15 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| US8976209B2 (en) | 2009-03-05 | 2015-03-10 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| JP2011028285A (ja) * | 2010-09-17 | 2011-02-10 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JP2011242786A (ja) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 表示装置及びプロジェクター |
| JP2013200574A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2019054250A (ja) * | 2013-09-05 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020074407A (ja) * | 2013-09-05 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020184086A (ja) * | 2013-09-05 | 2020-11-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2014038352A (ja) * | 2013-10-08 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765560B1 (ko) | 액정표시장치 | |
| JP5114544B2 (ja) | 表示装置 | |
| JPH10339885A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4170033B2 (ja) | 液晶表示装置 | |
| US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
| KR20030063131A (ko) | 액정 표시 장치 및 화상 표시 장치 | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| JPH11183904A (ja) | 液晶表示装置 | |
| US6346976B1 (en) | Liquid crystal display device | |
| JP2005301308A (ja) | 表示装置および液晶表示装置 | |
| JPH112839A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10339887A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2000035573A (ja) | 液晶表示装置 | |
| JP2000147557A (ja) | 液晶表示装置 | |
| JPH112838A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN100383651C (zh) | 显示装置及液晶显示装置 | |
| JPH10339886A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH11311800A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11194336A (ja) | 液晶表示装置 | |
| JP2001005035A (ja) | 液晶表示装置とその製造方法 | |
| JP2000029045A (ja) | 液晶表示装置 | |
| JPH0915628A (ja) | 液晶表示装置 | |
| JP2008026537A (ja) | 電気光学装置及び電子機器 | |
| JP2001021917A (ja) | 液晶表示装置 | |
| JPH11218753A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |