JP2011028285A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011028285A JP2011028285A JP2010209191A JP2010209191A JP2011028285A JP 2011028285 A JP2011028285 A JP 2011028285A JP 2010209191 A JP2010209191 A JP 2010209191A JP 2010209191 A JP2010209191 A JP 2010209191A JP 2011028285 A JP2011028285 A JP 2011028285A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bus line
- protective insulating
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】TFT基板1は、制御容量が形成される制御容量部42の保護絶縁膜40、及び補助容量が形成される補助容量部43の保護絶縁膜40の膜厚が、TFT5等を覆う保護絶縁膜40の膜厚に比べて薄く形成された構造を有している。
【選択図】図1
Description
Alignment)方式の視野角特性の改善された液晶表示装置が開発されて、電子装置の表示部として広く使用されている。このうち、MVA型液晶表示装置では、液晶画素を制御するスイッチング素子(TFT)が形成されるTFT基板又はカラーフィルタが形成されるコモン基板の少なくとも一方に、液晶分子の配向を規制するための土手状の突起あるいはスリット状の窪みが画素内に設けられている。MVA型液晶表示装置では、当該突起(又は当該窪み)の両側で液晶分子の傾斜方向が異なるという特性を利用して配向分割(マルチドメイン)が行われ、広い視野角特性が実現される。
イン11により、画素の開口率の低下が起こる。
電極との間に形成された補助容量とを備え、前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第1及び第2の層からなるとともに、前記補助容量電極の上方では、前記保護絶縁膜は前記第2の層が除去されており、前記補助容量は、前記絶縁膜及び前記保護絶縁膜の前記第1の層により形成されていることを特徴とする液晶表示装置によって達成される。
本発明の第1の実施の形態による液晶表示装置及びその製造方法について図1乃至図6を用いて説明する。まず、本実施の形態の原理について図1、図2及び図6を用いて説明する。図1は、本実施の形態の液晶表示装置であって、容量結合によるハーフトーングレースケール法(容量結合HT法)を用いたMVA型液晶表示装置に用いられる薄膜トランジスタ基板(TFT基板)1の1画素の構成を示している。図1(a)は、TFT基板1の1画素の平面レイアウトを示し、図1(b)は、図1(a)の図中に示す仮想線A−A’で切断した断面の構成を示している。図2乃至図4は、図1に示すTFT基板1の製造工程断面図を示している。図5及び図6は、本実施の形態による変形例の液晶表示装置に
用いられるTFT基板の製造工程断面図を示している。
本実施の形態による実施例1−1の液晶表示装置及びその製造方法について図1乃至図
4を用いて説明する。図1に示す容量結合HT法を用いたMVA型液晶表示装置は、実際にはTFT基板1と、カラーフィルタ等を積層したコモン基板(図示せず)との間に垂直配向型液晶を挟み込んで封止した構造を有している。図1(a)には、理解を容易にするため、コモン基板側に形成されて液晶分子の配向規制を行うための土手状の突起61、62、63を合わせて示している。液晶表示装置は、突起61、62、63と、TFT基板1側の第1の領域の画素電極51と第2の領域の画素電極52との間に形成された斜め45度の隙間からなる窪みとにより、マルチドメインを形成している。
制御電極35aと画素電極51とを接続するコンタクトホール41が形成される領域のレジストを開口し、制御電極35a、35b、35cと画素電極52とが制御容量を形成する制御容量部42及び補助容量バスライン11と画素電極51とが補助容量を形成する補助容量部43のレジストの厚さがレジストを残すその他の部分のおよそ1/4乃至1/2の厚さ、例えば0.6μmの膜厚となるように露光して現像し、レジストマスク7を形成
する。レジストを薄く残す部分の露光マスクの透過率を30乃至70%とすることで、所定の領域で膜厚の異なるレジストマスク7を形成することが可能である。
護絶縁膜40をエッチングし、残膜厚を約200nmに形成する。次いで、レジストマスク7を全て剥離除去する。
次に、本実施の形態の変形例としての実施例1−2の液晶表示装置及びその製造方法について図5及び図6を用いて説明する。本実施例のTFT基板1の平面レイアウトは、上記実施例1−1と同様である。図5及び図6は、図1(a)の図中に示す仮想線A−A’で切断した断面における、本実施例のTFT基板1の製造工程断面図である。
5(d)参照)の形成される位置が開口される。また、レジストマスク7は、制御容量部42及び補助容量部43ではレジストを残すその他の部分のおよそ1/4乃至1/2程度、例えば0.6μmの膜厚となるように形成される。
本発明の第2の実施の形態による液晶表示装置及びその製造方法について図7乃至図14を用いて説明する。本実施の形態の液晶表示装置は、容量結合HT法を用いていない画素構造を有し、従来の液晶表示装置に比べて補助容量の面積が減少されている点に特徴を有している。まず、本実施の形態の原理について図7及び図11乃至図14を用いて説明する。図7は、本実施の形態のMVA型液晶表示装置に用いられるTFT基板1の1画素
の構成を示している。図7(a)は、TFT基板1の1画素の平面レイアウトを示し、図7(b)は、図7(a)の図中に示す仮想線A−A’で切断した断面の構成を示している。図8乃至図10は、図7に示すTFT基板1の製造工程断面図を示している。図11乃至図14は、本実施の形態による2つの変形例の液晶表示装置に用いられるTFT基板の製造工程断面図を示している。
本実施の形態による実施例2−1の液晶表示装置及びその製造方法について図7乃至図10を用いて説明する。本実施例2−1の液晶表示装置は、補助容量部43の保護絶縁膜40をエッチング除去して、補助容量バスライン11、画素電極51及びそれらに挟まれた絶縁膜20で補助容量を形成する構造を備えた点に特徴を有している。
まず、図8(a)に示すように、ガラス基板(第1の基板)100上に、例えば膜厚が150nmのAlと例えば膜厚が50nmのTiとをこの順に成膜してパターニングし、ゲートバスライン10及び補助容量バスライン11を形成する。図に示す断面において、ゲートバスライン10はゲート電極として機能し、補助容量バスライン11は補助容量電極として機能する。
、次に、上記第1の実施の形態と同様に、コンタクトホール41、データバスライン31の端子取出し部(図示せず)及びゲート端子取出し部44(図9(b)参照)が形成される領域のレジストを開口し、補助容量部43のレジストの厚さがレジストを残すその他の部分のおよそ1/4乃至1/2の厚さ、例えば0.6μmの膜厚となるようにレジストマ
スク7を形成する。なお、データバスライン31の端子取出し部の構造はソース電極33上のコンタクトホール41の構造と同じである。
晶表示装置が得られる。
次に、本実施の形態の変形例としての実施例2−2の液晶表示装置及びその製造方法について図11及び図12を用いて説明する。本実施例のTFT基板1の平面レイアウトは、上記実施例2−1と同様である。図11及び図12は、図7(a)の図中に示す仮想線A−A’で切断した断面における、本実施例のTFT基板1の製造工程断面図である。
次に、本実施の形態の他の変形例としての実施例2−3の液晶表示装置及びその製造方法について図13及び図14を用いて説明する。本実施例のTFT基板1の平面レイアウ
トは、上記実施例2−1と同様である。図13及び図14は、図7(a)の図中に示す仮想線A−A’で切断した断面における、本実施例のTFT基板1の製造工程断面図である。
値を大きくすることも可能である。この場合、エッチング時間によって残膜厚を制御することになるが、エッチングレートの管理をすれば十分可能である。このようにして形成されたTFT基板1の断面を図14(c)に示す。また、図13及び図14で述べた製造方法は、上記実施例2−2の保護絶縁膜40のように2層構造にしても適用できることは自明である。
5 TFT
7 レジストマスク
10 ゲートバスライン
11 補助容量バスライン
20 絶縁膜
21 動作半導体層
22 不純物層
31 データバスライン
32 ドレイン電極
33 ソース電極
35a、35b、35c 制御電極
40 保護絶縁膜
41 コンタクトホール
42 制御容量部
43 補助容量部
44 ゲート端子取出し部
51、52 画素電極
61、62、63 突起
100 ガラス基板
401 下層膜
402 上層膜
Claims (7)
- 相互に対向して配置された第1及び第2の基板と、
前記第1及び第2の基板の間に封入された垂直配向型液晶と、
前記第1の基板に設けられて走査信号が供給されるゲートバスラインと、
前記第1の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、
前記画素領域毎に形成された画素電極と、
前記画素領域に設けられて前記スイッチング素子と接続された制御電極と、
前記画素電極の下方であって前記ゲートバスライン、前記データバスライン、前記スイッチング素子及び前記制御電極を覆う保護絶縁膜とを備え、
前記画素電極が少なくとも第1及び第2の領域に分割され、
前記第1の領域の画素電極は、前記制御電極と電気的に接続されており、
前記第2の領域の画素電極は、前記制御電極と前記保護絶縁膜を介して容量結合している液晶表示装置において、
前記第2の領域の画素電極と前記制御電極とに挟まれた前記保護絶縁膜のうちの少なくとも一部は、その他の部分を覆う前記保護絶縁膜に比べて膜厚が薄く形成されていること
を特徴とする液晶表示装置。 - 請求項1記載の液晶表示装置において、
前記ゲートバスライン、前記データバスライン、前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第1及び第2の層からなり、
前記第2の領域の画素電極と前記制御電極とに挟まれた前記保護絶縁膜のうちの少なくとも一部は、前記第1の層のみからなること
を特徴とする液晶表示装置。 - 相互に対向して配置された第1及び第2の基板と、
前記第1及び第2の基板の間に封入された液晶と、
前記第1の基板に設けられて走査信号が供給されるゲートバスラインと、
前記ゲートバスラインと同時に形成される補助容量電極と、
前記ゲートバスライン及び前記補助容量電極の上方に形成されて一部がゲート絶縁膜として機能する絶縁膜と、
前記第1の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極と、
前記画素電極の下方であって前記ゲートバスライン、前記データバスライン及び前記スイッチング素子を覆う保護絶縁膜と、
前記画素電極と前記補助容量電極との間に形成された補助容量とを備え、
前記補助容量電極の上方にある前記保護絶縁膜は除去されており、
前記補助容量電極と前記画素電極とに挟まれた前記絶縁膜により前記補助容量が形成されており、
前記補助容量を形成する前記絶縁膜は、前記スイッチング素子部の前記絶縁膜と膜厚がほぼ同じ又は薄く形成されていること
を特徴とする液晶表示装置。 - 請求項3記載の液晶表示装置において、
前記ゲートバスライン、前記データバスライン及び前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第1及び第2の層からなること
を特徴とする液晶表示装置。 - 相互に対向して配置された第1及び第2の基板と、
前記第1及び第2の基板の間に封入された液晶と、
前記第1の基板に設けられて走査信号が供給されるゲートバスラインと、
前記ゲートバスラインと同時に形成される補助容量電極と、
前記ゲートバスライン及び前記補助容量電極の上方に形成されて一部がゲート絶縁膜として機能する絶縁膜と、
前記第1の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極と、
前記画素電極の下方であって前記ゲートバスライン、前記データバスライン及び前記スイッチング素子を覆う保護絶縁膜と、
前記画素電極と前記補助容量電極との間に形成された補助容量とを備え、
前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第1及び第2の層からなるとともに、前記補助容量電極の上方では、前記保護絶縁膜は前記第2の層が除去されており、
前記補助容量は、前記絶縁膜及び前記保護絶縁膜の前記第1の層により形成されていること
を特徴とする液晶表示装置。 - ゲートバスライン、データバスライン、スイッチング素子及び制御電極を第1の基板に形成した後、前記第1の基板の表面全体に保護絶縁膜を形成する工程と、
前記保護絶縁膜上にフォトレジストを全面に塗布した後、前記制御電極と第1の領域の画素電極を電気的に接続する部分の前記フォトレジストを除去し、前記制御電極と第2の領域の画素電極とに挟まれる前記保護絶縁膜上の前記フォトレジストの膜厚を前記フォトレジストを残すその他の部分に比べて薄くなるように露光及び現像を行う工程と、
前記制御電極と前記第1の領域の画素電極とを電気的に接続する部分の前記保護絶縁膜をエッチングして制御電極を露出させる工程と、
前記制御電極と前記第2の領域の画素電極とに挟まれる前記保護絶縁膜上の薄く形成された前記フォトレジストを除去すると共に、その他の前記保護絶縁膜上の前記フォトレジストを残しておく工程と、
前記制御電極と前記第2の領域の画素電極とに挟まれる前記保護絶縁膜の膜厚の一部をエッチングして、前記保護絶縁膜の膜厚を薄くする工程と、
前記フォトレジストを全て除去する工程と、
前記保護絶縁膜上に前記第1及び第2の領域の画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。 - ゲートバスライン、補助容量電極、一部がゲート絶縁膜として機能する絶縁膜、データバスライン及びスイッチング素子を第1の基板に形成した後、前記第1の基板の表面全体に保護絶縁膜を形成する工程と、
前記保護絶縁膜上にフォトレジストを全面に塗布した後、前記ゲートバスラインの端子取出し部の前記フォトレジストを除去し、前記スイッチング素子と画素電極とを電気的に接続する部分及び補助容量が形成される部分の前記保護絶縁膜上の前記フォトレジストの膜厚を前記フォトレジストを残すその他の部分に比べて薄くなるように露光及び現像を行う工程と、
前記ゲートバスラインの端子取出し部の前記保護絶縁膜及び前記絶縁膜をエッチングする工程と、
前記スイッチング素子と前記画素電極とを電気的に接続する部分及び前記補助容量が形成される前記保護絶縁膜上の薄く形成された前記フォトレジストを除去すると共に、その他の前記保護絶縁膜上の前記フォトレジストを残しておく工程と、
前記スイッチング素子と前記画素電極とを電気的に接続する部分及び前記補助容量が形成される部分の前記保護絶縁膜の全部をエッチングする工程と、
前記フォトレジストを全て除去する工程と、
前記保護絶縁膜及び前記絶縁膜上に前記画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209191A JP5398677B2 (ja) | 2010-09-17 | 2010-09-17 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209191A JP5398677B2 (ja) | 2010-09-17 | 2010-09-17 | 液晶表示装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005151573A Division JP4716782B2 (ja) | 2005-05-24 | 2005-05-24 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011028285A true JP2011028285A (ja) | 2011-02-10 |
JP5398677B2 JP5398677B2 (ja) | 2014-01-29 |
Family
ID=43637008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010209191A Expired - Fee Related JP5398677B2 (ja) | 2010-09-17 | 2010-09-17 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5398677B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
JPH10339885A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JPH1115022A (ja) * | 1997-06-26 | 1999-01-22 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP2002182245A (ja) * | 2000-12-15 | 2002-06-26 | Sharp Corp | アクティブマトリクス基板の製造方法 |
-
2010
- 2010-09-17 JP JP2010209191A patent/JP5398677B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
JPH10339885A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JPH1115022A (ja) * | 1997-06-26 | 1999-01-22 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP2002182245A (ja) * | 2000-12-15 | 2002-06-26 | Sharp Corp | アクティブマトリクス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5398677B2 (ja) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9368524B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
JP4130490B2 (ja) | 液晶表示装置 | |
TWI422904B (zh) | 液晶顯示裝置 | |
JP4716782B2 (ja) | 液晶表示装置及びその製造方法 | |
WO2014181494A1 (ja) | 液晶表示装置及びその製造方法 | |
JP2004318063A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
JP5072270B2 (ja) | 液晶表示装置及びその製造方法 | |
US20110156040A1 (en) | Thin film transistor array substrate and method for fabricating the same | |
JP2005321781A (ja) | Tft液晶表示器のパネルの製造方法 | |
JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4646539B2 (ja) | 液晶表示装置とその製造方法 | |
JP2008170664A (ja) | 液晶表示装置及びその製造方法 | |
US8867003B2 (en) | Liquid crystal display device | |
KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
TW201820002A (zh) | 畫素結構與具有此畫素結構的顯示裝置 | |
JP4082433B2 (ja) | 面内スイッチング型液晶表示装置 | |
JP2008225514A (ja) | 液晶表示装置及びその製造方法 | |
JP5398677B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2005031552A (ja) | 液晶表示素子及びそれを備えた液晶プロジェクタ | |
JP4946250B2 (ja) | 液晶表示装置 | |
JP2005091495A (ja) | 液晶表示素子及びそれを備えた液晶プロジェクタ | |
JP2006301505A (ja) | 表示装置 | |
JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP2008170987A (ja) | 面内スイッチング型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5398677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |