JP4716782B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP4716782B2
JP4716782B2 JP2005151573A JP2005151573A JP4716782B2 JP 4716782 B2 JP4716782 B2 JP 4716782B2 JP 2005151573 A JP2005151573 A JP 2005151573A JP 2005151573 A JP2005151573 A JP 2005151573A JP 4716782 B2 JP4716782 B2 JP 4716782B2
Authority
JP
Japan
Prior art keywords
insulating film
protective insulating
bus line
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005151573A
Other languages
English (en)
Other versions
JP2006330201A (ja
Inventor
紀雄 黒澤
俊太郎 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005151573A priority Critical patent/JP4716782B2/ja
Priority to US11/439,449 priority patent/US7978272B2/en
Publication of JP2006330201A publication Critical patent/JP2006330201A/ja
Priority to US13/067,511 priority patent/US20110234933A1/en
Application granted granted Critical
Publication of JP4716782B2 publication Critical patent/JP4716782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、スイッチング素子を用いて画素を制御するアクティブマトリクス型の液晶表示装置に関する。
一般に普及している液晶表示装置はＴＮ型の液晶モードであるが、ＴＮ型液晶表示装置はＣＲＴと比較して視野角特性が劣るという欠点を有している。ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式やＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の視野角特性の改善された液晶表示装置が開発されて、電子装置の表示部として広く使用されている。このうち、ＭＶＡ型液晶表示装置では、液晶画素を制御するスイッチング素子（ＴＦＴ）が形成されるＴＦＴ基板又はカラーフィルタが形成されるコモン基板の少なくとも一方に、液晶分子の配向を規制するための土手状の突起あるいはスリット状の窪みが画素内に設けられている。ＭＶＡ型液晶表示装置では、当該突起（又は当該窪み）の両側で液晶分子の傾斜方向が異なるという特性を利用して配向分割（マルチドメイン）が行われ、広い視野角特性が実現される。
ところで、従来のＭＶＡ型液晶表示装置では、画面を斜め方向から見たときに白っぽくなる現象が発生する。図１５は、横軸に印加電圧（Ｖ）をとり、縦軸に透過率をとって、画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性（◆印を結ぶ曲線）と、正面に対して上６０°の方向から見たときのＴ−Ｖ特性（＊印を結ぶ曲線）とを示している。図１５の図中に円で囲んだ部分に示すように、しきい値電圧よりも若干高い電圧を画素電極に印加したときには、斜め方向から見たときの透過率が正面から見たときの透過率よりも高くなる。また、印加電圧がある程度高くなると、斜め方向から見たときの透過率は、正面から見たときの透過率よりも低くなる。このため、斜め方向から見たときには赤色画素、緑色画素及び青色画素の輝度差が小さくなり、その結果前述したように画面が白っぽくなる現象が発生する。この現象は、白茶け（ｄｉｓｃｏｌｏｒ）と呼ばれている。白茶けは、ＭＶＡ型液晶表示装置だけでなく、ＴＮ型液晶表示装置でも発生する。
この現象を解決する手段として、画素電極を二つの領域に分割し、一方の領域の画素電極にはスイッチング素子を接続してデータ電圧（データ信号）を直接印加し、他方の領域の画素電極には容量を介してデータ電圧を印加する方法がある。容量を介してデータ電圧が印加される画素領域では、液晶容量との容量比により液晶に印加される電圧が決まり、データ電圧を直接印加する画素領域に印加される電圧とは異なる。これにより、図１５に示す正面から見たときの透過率よりも斜め方向から見たときの透過率が高くなる現象が抑制され、その結果、画面が白っぽくなる現象（白茶け）も抑制される。このように１つの画素を複数の領域に分け、容量結合した画素領域を用いて表示特性を改善する方法は、容量結合によるハーフトーングレースケール法（容量結合ＨＴ法）と呼ばれている。
図１６は、容量結合ＨＴ法を用いた従来のＭＶＡ型液晶表示装置のＴＦＴ基板の１画素の構成を示している。図１６（ａ）は、１画素の平面レイアウトを示している。図１６（ｂ）は、図１６（ａ）の図中に示す仮想線Ａ−Ａ’で切断した断面を示している。図示は省略するが、ＭＶＡ型液晶表示装置は実際には、ＴＦＴ基板１０１と、カラーフィルタ等を積層したコモン基板（図示せず）との間に垂直配向型液晶を挟みこんで封止した構造となっている。図１６（ａ）には、理解を容易にするため、コモン基板側に形成されて液晶分子の配向規制を行うための土手状の突起６１、６２、６３を合わせて示している。液晶表示装置は、突起６１、６２、６３とＴＦＴ基板１０１側の画素電極５１、５２間の斜め４５度の隙間からなる窪みとにより、マルチドメインを形成している。
図１６（ａ）及び図１６（ｂ）に示すように、ガラス基板１００上にはＴｉ等からなるゲートバスライン１０および補助容量バスライン１１が並行しており、その上にはＳｉＮからなる絶縁膜２０が全面に形成されている。ゲートバスライン１０の一部は液晶画素をスイッチングするＴＦＴ５のゲート電極としても使用され、ＴＦＴ５部にはアモルファスシリコンからなる動作半導体層２１、リンドープされたアモルファスシリコンからなる不純物層２２が形成されている。ゲート電極上の絶縁膜２０はゲート絶縁膜として機能する。絶縁膜２０を介してゲートバスライン１０と直交するデータバスライン３１と、データバスライン３１に接続されたドレイン電極３２と、動作半導体層２１上で所定の間隙でドレイン電極３２に対向配置されたソース電極３３と、ソース電極３３に接続された制御電極３５ａ、３５ｂ、３５ｃとはＡｌ等で形成されている。それらの上の全面にはＳｉＮからなる保護絶縁膜４０が形成されている。
保護絶縁膜４０にはコンタクトホール４１が開口されおり、制御電極３５ａはコンタクトホール４１を介してその上部に形成された第１の領域の画素電極５１と電気的に接続されている。また、図示しない表示エリア外の、ゲートバスライン１０、補助容量バスライン１１及びデータバスライン３１のそれぞれの端子取り出し部において、保護絶縁膜４０は開口されている。ゲートバスライン１０及び補助容量バスライン１１では、絶縁膜２０も開口されている。画素電極５１、５２はＩＴＯ等の透明電極からなり、第１の領域の画素電極５１と分離された第２の領域の画素電極５２は、制御電極３５ａ、３５ｂ、３５ｃと保護絶縁膜４０を介して容量結合されている。これにより、容量結合ＨＴ法が実現され、液晶表示装置は斜め方向から見たときの白茶けを抑制できる。なお、補助容量バスライン１１と画素電極５１、５２とそれらに挟まれた絶縁膜２０及び保護絶縁膜４０により補助容量が形成される。
特願２００４−１０６１３８号公報
容量結合ＨＴ法では、第２の領域の画素電極５２と容量結合するための制御電極３５ｂ、３５ｃが特に必要である。制御電極３５ｂ、３５ｃは、製造工程を増やさないためにデータバスライン３１、ドレイン電極３２及びソース電極３３と同時に形成されており、必要な制御容量を持たせるためにはある程度の面積を必要とする。データバスライン３１は、画素へのデータ電圧の書込みの時定数の問題から、ある程度低い抵抗値が要求されるため、Ａｌ等の金属が使用されている。従って、第２の領域の画素電極５２と重なった制御電極３５ｂ、３５ｃは、透過型液晶表示装置にとっては、光が透過しない領域となってしまう。そのため、画素の開口率が低下し、表示装置としての輝度が低下してしまうという問題がある。
ところで、容量結合ＨＴ法を用いるか否かに限らず、液晶表示装置には補助容量が必要である。通常、液晶は交流駆動されているが、正の電圧で書き込んだ場合と負の電圧で書き込んだ場合との液晶にかかる実効電圧にズレが生じる。この実効電圧のズレを緩和して表示画面の焼き付き現象やチラツキを防止するために、補助容量は液晶容量の１から数倍の大きさで画素毎に設けられている。図１６（ａ）及び図１６（ｂ）に示すように、補助容量は、補助容量バスライン１１と、画素電極５１、５２とが重なった部分に形成されるが、所定の容量値を得るためには重なり部の面積がある程度必要とされ、補助容量バスライン１１を太くする等の必要が生じる。その結果、Ｔi等の金属でできた補助容量バスライン１１により、画素の開口率の低下が起こる。
本発明の目的は、視角特性に優れて高輝度な液晶表示装置及びその製造方法を提供することにある。
上記目的は、相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板の間に封入された垂直配向型液晶と、前記第１の基板に設けられて走査信号が供給されるゲートバスラインと、前記第１の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、前記画素領域毎に形成された画素電極と、前記画素領域に設けられて前記スイッチング素子と接続された制御電極と、前記画素電極の下方であって前記ゲートバスライン、前記データバスライン、前記スイッチング素子及び前記制御電極を覆う保護絶縁膜とを備え、前記画素電極が少なくとも第１及び第２の領域に分割され、前記第１の領域の画素電極は、前記制御電極と電気的に接続されており、前記第２の領域の画素電極は、前記制御電極と前記保護絶縁膜を介して容量結合している液晶表示装置において、前記第２の領域の画素電極と前記制御電極とに挟まれた前記保護絶縁膜のうちの少なくとも一部は、その他の部分を覆う前記保護絶縁膜に比べて膜厚が薄く形成されていることを特徴とする液晶表示装置によって達成される。
上記本発明の液晶表示装置において、前記ゲートバスライン、前記データバスライン、前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第１及び第２の層からなり、前記第２の領域の画素電極と前記制御電極とに挟まれた前記保護絶縁膜のうちの少なくとも一部は、前記第１の層のみからなることを特徴とする。
また、上記目的は、相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１の基板に設けられて走査信号が供給されるゲートバスラインと、前記ゲートバスラインと同時に形成される補助容量電極と、前記ゲートバスライン及び前記補助容量電極の上方に形成されて一部がゲート絶縁膜として機能する絶縁膜と、前記第１の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極と、前記画素電極の下方であって前記ゲートバスライン、前記データバスライン及び前記スイッチング素子を覆う保護絶縁膜と、前記画素電極と前記補助容量電極との間に形成された補助容量とを備え、前記補助容量電極の上方にある前記保護絶縁膜は除去されており、前記補助容量電極と前記画素電極とに挟まれた前記絶縁膜により前記補助容量が形成されており、前記補助容量を形成する前記絶縁膜は、前記スイッチング素子部の前記絶縁膜と膜厚がほぼ同じ又は薄く形成されていることを特徴とする液晶表示装置によって達成される。
上記本発明の液晶表示装置において、前記ゲートバスライン、前記データバスライン及び前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第１及び第２の層からなることを特徴とする。
また、上記目的は、相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１の基板に設けられて走査信号が供給されるゲートバスラインと、前記ゲートバスラインと同時に形成される補助容量電極と、前記ゲートバスライン及び前記補助容量電極の上方に形成されて一部がゲート絶縁膜として機能する絶縁膜と、前記第１の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極と、前記画素電極の下方であって前記ゲートバスライン、前記データバスライン及び前記スイッチング素子を覆う保護絶縁膜と、前記画素電極と前記補助容量電極との間に形成された補助容量とを備え、前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第１及び第２の層からなるとともに、前記補助容量電極の上方では、前記保護絶縁膜は前記第２の層が除去されており、前記補助容量は、前記絶縁膜及び前記保護絶縁膜の前記第１の層により形成されていることを特徴とする液晶表示装置によって達成される。
また、上記目的は、ゲートバスライン、データバスライン、スイッチング素子及び制御電極を第１の基板に形成した後、前記第１の基板の表面全体に保護絶縁膜を形成する工程と、前記保護絶縁膜上にフォトレジストを全面に塗布した後、前記制御電極と第１の領域の画素電極を電気的に接続する部分の前記フォトレジストを除去し、前記制御電極と第２の領域の画素電極とに挟まれる前記保護絶縁膜上の前記フォトレジストの膜厚を前記フォトレジストを残すその他の部分に比べて薄くなるように露光及び現像を行う工程と、前記制御電極と前記第１の領域の画素電極とを電気的に接続する部分の前記保護絶縁膜をエッチングして制御電極を露出させる工程と、前記制御電極と前記第２の領域の画素電極とに挟まれる前記保護絶縁膜上の薄く形成された前記フォトレジストを除去すると共に、その他の前記保護絶縁膜上の前記フォトレジストを残しておく工程と、前記制御電極と前記第２の領域の画素電極とに挟まれる前記保護絶縁膜の膜厚の一部をエッチングして、前記保護絶縁膜の膜厚を薄くする工程と、前記フォトレジストを全て除去する工程と、前記保護絶縁膜上に前記第１及び第２の領域の画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
また、上記目的は、ゲートバスライン、補助容量電極、一部がゲート絶縁膜として機能する絶縁膜、データバスライン及びスイッチング素子を第１の基板に形成した後、前記第１の基板の表面全体に保護絶縁膜を形成する工程と、前記保護絶縁膜上にフォトレジストを全面に塗布した後、前記ゲートバスラインの端子取出し部の前記フォトレジストを除去し、前記スイッチング素子と画素電極とを電気的に接続する部分及び補助容量が形成される部分の前記保護絶縁膜上の前記フォトレジストの膜厚を前記フォトレジストを残すその他の部分に比べて薄くなるように露光及び現像を行う工程と、前記ゲートバスラインの端子取出し部の前記保護絶縁膜及び前記絶縁膜をエッチングする工程と、前記スイッチング素子と前記画素電極とを電気的に接続する部分及び前記補助容量が形成される前記保護絶縁膜上の薄く形成された前記フォトレジストを除去すると共に、その他の前記保護絶縁膜上の前記フォトレジストを残しておく工程と、前記スイッチング素子と前記画素電極とを電気的に接続する部分及び前記補助容量が形成される部分の前記保護絶縁膜の全部をエッチングする工程と、前記フォトレジストを全て除去する工程と、前記保護絶縁膜及び前記絶縁膜上に前記画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
本発明によれば、視角特性に優れて高輝度な液晶表示装置が実現できる。
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置及びその製造方法について図１乃至図６を用いて説明する。まず、本実施の形態の原理について図１、図２及び図６を用いて説明する。図１は、本実施の形態の液晶表示装置であって、容量結合によるハーフトーングレースケール法（容量結合ＨＴ法）を用いたＭＶＡ型液晶表示装置に用いられる薄膜トランジスタ基板（ＴＦＴ基板）１の１画素の構成を示している。図１（ａ）は、ＴＦＴ基板１の１画素の平面レイアウトを示し、図１（ｂ）は、図１（ａ）の図中に示す仮想線Ａ−Ａ’で切断した断面の構成を示している。図２乃至図４は、図１に示すＴＦＴ基板１の製造工程断面図を示している。図５及び図６は、本実施の形態による変形例の液晶表示装置に用いられるＴＦＴ基板の製造工程断面図を示している。
図１（ａ）及び図１（ｂ）に示すように、制御電極３５ａ、３５ｂ、３５ｃと第２の領域の画素電極５２とが重なり、制御容量が形成される制御容量部４２の保護絶縁膜４０の膜厚をＴＦＴ（スイッチング素子）５やデータバスライン３１等を覆う保護絶縁膜４０に比べて薄く形成された構造とすることで、制御電極３５ｂ、３５ｃの面積を大きくせず、制御容量を必要な容量値とすることが可能となる。
同様に、補助容量となる補助容量部４３についても、保護絶縁膜４０の膜厚をＴＦＴ５やデータバスライン３１等を覆う保護絶縁膜４０の膜厚より薄くすることで、補助容量バスライン１１を太くすることなく、十分な容量値の補助容量を得ることができる。ＴＦＴ５等を覆う部分の保護絶縁膜４０の膜厚を制御容量部４２及び補助容量部４３の保護絶縁膜４０に合わせて全て薄くすると、液晶表示装置の製造中のダメージや外部からの水分による保護を行うことが十分にできなくなる。ところが、本実施の形態では、保護を目的とする領域と、高い容量値の容量を得る目的とする領域とで保護絶縁膜４０の膜厚が最適な値となるように形成される。
また、場所により保護絶縁膜４０の膜厚を変えるためには、コンタクトホール４１や表示エリア外の端子取り出し部の保護絶縁膜４０用のエッチングマスクとは別のマスクを用意して、制御容量部４２及び補助容量部４３の保護絶縁膜４０の膜厚を一部エッチングすることにより、図１（ｂ）に示す構造のＴＦＴ基板１が得られる。しかし、この方法では、フォトリソグラフィ工程が１回増えてしまい、製造コストの上昇の原因となる。
そこで本実施の形態では、図３に示すように、レジストマスク７はコンタクトホール４１や不図示の端子部顔出しの開口部では開口して形成されているが、制御容量部４２や補助容量部４３では、その他のレジストを残す部分に比べて膜厚が相対的に薄く形成されている。このようなレジストマスク７を用いることにより、まずコンタクトホール４１及びゲート端子取出し部４４をエッチングして開口し、次に薄く残ったレジストを酸素プラズマ等で除去した後に、制御容量部４２や補助容量部４３の保護絶縁膜４０の膜厚の一部をエッチングする。これにより、制御容量部４２及び補助容量部４３の保護絶縁膜４０のそれぞれの膜厚と、その他の保護絶縁膜４０の膜厚とを異ならせることができる。
本実施の形態による変形例の原理について図６を用いて説明する。図６（ｃ）に示すように、本変形例では、ＴＦＴ５等の保護絶縁膜４０は、例えばＳｉＮで形成された下層膜（第１の絶縁層）４０１と、下層膜４０１に対してエッチングの選択比を持つ、例えばＳｉＯ２で形成された上層膜（第２の絶縁層）４０２とを積層した２層以上の構造に形成される。制御容量部４２や補助容量部４３では、上層膜４０２を除去して下層膜４０１のみからなる保護絶縁膜４０とすることで、膜厚を相対的に薄く形成できる。
以上説明したように、本実施の形態によれば、制御容量部４２や補助容量部４３の保護絶縁膜４０の膜厚は、ＴＦＴ５等を覆う部分の保護絶縁膜４０の膜厚に比べて薄い構造とすることができる。これにより、ＴＦＴ５への後工程ダメージに対する保護機能を確保しつつ、従来のＴＦＴ基板１０１に形成された制御容量又は補助容量の容量値を維持したまま、制御容量又は補助容量が１画素内を占める面積の割合小さくすることができる。これにより、１画素の開口率の減少を最小限に抑えて高輝度の液晶表示装置を得ることができる。さらに、容量結合ＨＴ法を適用できるので、白茶けの無い視角特性の優れたＭＶＡ型液晶表示装置を得ることができる。
（実施例１−１）
本実施の形態による実施例１−１の液晶表示装置及びその製造方法について図１乃至図４を用いて説明する。図１に示す容量結合ＨＴ法を用いたＭＶＡ型液晶表示装置は、実際にはＴＦＴ基板１と、カラーフィルタ等を積層したコモン基板（図示せず）との間に垂直配向型液晶を挟み込んで封止した構造を有している。図１（ａ）には、理解を容易にするため、コモン基板側に形成されて液晶分子の配向規制を行うための土手状の突起６１、６２、６３を合わせて示している。液晶表示装置は、突起６１、６２、６３と、ＴＦＴ基板１側の第１の領域の画素電極５１と第２の領域の画素電極５２との間に形成された斜め４５度の隙間からなる窪みとにより、マルチドメインを形成している。
次に、図２乃至図４を用いて本実施の形態の液晶表示装置の製造方法について説明する。図２（ａ）に示すように、ガラス基板（第１の基板）１００上に、例えば膜厚が１５０ｎｍのＡｌと、例えば膜厚が５０ｎｍのＴｉとをこの順に成膜してパターニングし、ゲートバスライン１０及び補助容量バスライン１１を形成する。図に示す断面において、ゲートバスライン１０はゲート電極として機能し、補助容量バスライン１１は補助容量電極として機能する。
次に、図２（ｂ）に示すように、例えば膜厚が４００ｎｍのＳｉＮからなる絶縁膜２０を全面に形成する。図に示す断面において、ゲートバスライン１０上の絶縁膜２０はゲート絶縁膜として機能する。次いで、例えば膜厚が７０ｎｍのアモルファスシリコンと、例えばリンをドープした膜厚が５０ｎｍのアモルファスシリコンとをこの順に成膜してパターニングし、動作半導体層２１及び不純物層２２を形成する。動作半導体層２１及び不純物層２２はＴＦＴが形成される部分に形成される。
次に、図２（ｃ）に示すように、例えば、膜厚が２０ｎｍのＭｏと、膜厚が２００ｎｍのＡｌと、膜厚が５０ｎｍのＭｏとからなる配線電極を堆積してパターニングし、データバスライン３１（不図示）と、ドレイン電極３２と、ソース電極３３と、制御電極３５ａと、制御電極３５ｂ、３５ｃ（不図示）とを形成する。このとき、ＴＦＴ５のチャネル領域上に位置する不純物層２２は除去される。次に、図２（ｄ）に示すように、例えば膜厚が４００ｎｍのＳｉＮからなる保護絶縁膜４０を全面に堆積する。
次に、図３に示すように、保護絶縁膜４０をパターニングするためのレジストマスク７を以下のように形成する。まず、全面にポジ型レジストを約２μmの厚さで塗布し、次に制御電極３５ａと画素電極５１とを接続するコンタクトホール４１が形成される領域のレジストを開口し、制御電極３５ａ、３５ｂ、３５ｃと画素電極５２とが制御容量を形成する制御容量部４２及び補助容量バスライン１１と画素電極５１とが補助容量を形成する補助容量部４３のレジストの厚さがレジストを残すその他の部分のおよそ１／４乃至１／２の厚さ、例えば０．６μmの膜厚となるように露光して現像し、レジストマスク７を形成する。レジストを薄く残す部分の露光マスクの透過率を３０乃至７０％とすることで、所定の領域で膜厚の異なるレジストマスク７を形成することが可能である。
次に、図３（ａ）に示すように、レジストマスク７を用いて保護絶縁膜４０をエッチングし、コンタクトホール４１を開口する。図示は省略するが、通常はこの際に、データバスライン３１の表示エリア外での端子取り出し部でも同様に保護絶縁膜４０をエッチングして開口する。当該端子取出部の構造は、制御電極３５ａ上のコンタクトホール４１と同様である。図３（ｂ）に示すように、コンタクトホール４１を開口する工程において同時に、ゲートバスライン１０の端子取り出し部であるゲート端子１２上の保護絶縁膜４０及び絶縁膜２０を続けてエッチングして除去して端子取り出しを行う。
次に、図４（ａ）に示すように、全面を酸素プラズマにさらして、レジストマスク７を全体的にアッシングし、制御容量部４２及び補助容量部４３のレジストがなくなるまで処理する。次に、図４（ｂ）に示すように、再度、制御容量部４２及び補助容量部４３の保護絶縁膜４０をエッチングし、残膜厚を約２００ｎｍに形成する。次いで、レジストマスク７を全て剥離除去する。
次に、図１（ｂ）に示すように、例えば膜厚が１００ｎｍのＩＴＯからなる透明電極を堆積してパターニングし、第１の領域の画素電極５１と第２の領域の画素電極５２を形成する。次に、図示は省略するが、ポリイミドからなる配向膜を全面に塗布する。こうして、ＴＦＴ基板１が完成する。
図示は省略するが、対向ガラス基板上に、遮光マスク（ブラックマトリクス）と、カラーフィルタと、ＩＴＯからなるコモン電極等を積層し、土手状の突起６１、６２、６３を形成する。次いで、全面に例えばポリイミドからなる配向膜を塗布する。こうして、コモン基板が完成する。こうして完成したＴＦＴ基板１とコモン基板とを貼り合せ、液晶を注入して封止して液晶表示装置が完成する。
画素電極５１はＴＦＴ５から延びた制御電極３５ａとコンタクトホール４１を介して電気的に接続されているため、データバスライン３１から液晶を駆動する電圧（表示信号）が直接書き込まれる。一方、画素電極５２は、制御容量部４２の保護絶縁膜４０を介して制御電極３５ａ、３５ｂ、３５ｃに容量結合されているため、画素電極５１とは異なる電圧が書き込まれる。従って、液晶表示装置の表示画面を斜めから見たときの白茶け現象を抑制できる。しかも、制御容量部４２の保護絶縁膜４０の膜厚は、ＴＦＴ５等の保護絶縁膜４０に対して約１／２の厚さに薄く形成されている。このため、本実施例の液晶表示装置の制御電極３５ａ、３５ｂ、３５ｃを従来の液晶表示装置の制御電極３５ａ、３５ｂ、３５ｃの面積に対して約１／２に形成しても、両液晶表示装置の制御容量の容量値はほぼ等しくなる。
また、補助容量部４３では、補助容量バスライン１１と画素電極５１とが絶縁膜２０及び保護絶縁膜４０を挟み込んだ構造となる。補助容量部４３の保護絶縁膜４０を薄くしないと、絶縁膜２０及び保護絶縁膜４０の厚さは４００ｎｍ＋４００ｎｍ＝８００ｎｍとなるのに対し、本実施例では、絶縁膜２０及び保護絶縁膜４０の厚さは、４００ｎｍ＋２００ｎｍ＝６００ｎｍとなる。従って、本実施例の液晶表示装置の補助容量の容量値を従来の液晶表示装置と同じ容量値に設定しても、補助容量電極の面積を約３／４に減少できる。これにより、画素の開口率が大きくなるので、液晶表示装置の高輝度化が図れる。
（実施例１−２）
次に、本実施の形態の変形例としての実施例１−２の液晶表示装置及びその製造方法について図５及び図６を用いて説明する。本実施例のＴＦＴ基板１の平面レイアウトは、上記実施例１−１と同様である。図５及び図６は、図１（ａ）の図中に示す仮想線Ａ−Ａ’で切断した断面における、本実施例のＴＦＴ基板１の製造工程断面図である。
まず、図５（ａ）に示すように、上記実施例１−１と同様の製造工程により、ゲートバスライン１０、補助容量バスライン１１、絶縁膜２０、データバスライン３１（図５では不図示）、ドレイン電極３２、ソース電極３３及び制御電極３５ａ、３５ｂ、３５ｃをガラス基板１００上に形成する。次に、図５（ｂ）に示すように、例えば膜厚が１５０ｎｍのＳｉＮで形成された下層膜４０１と、例えば膜厚が３００ｎｍのＳｉＯ２で形成された上層膜４０２とをこの順に成膜し、下層膜４０１と上層膜４０２とからなる保護絶縁膜４０を全面に堆積する。
次に、図５（ｃ）に示すように、保護絶縁膜４０をパターニングするためのレジストマスク７を形成する。レジストマスク７は上記実施例１−１と同様に、コンタクトホール４１、データバスライン３１の端子取出し部（図示せず）及びゲート端子取出し部４４（図５（ｄ）参照）の形成される位置が開口される。また、レジストマスク７は、制御容量部４２及び補助容量部４３ではレジストを残すその他の部分のおよそ１／４乃至１／２程度、例えば０．６μｍの膜厚となるように形成される。
レジストマスク７を用いてＳｉＯ２からなる上層膜４０２とＳｉＮからなる下層膜４０１とを続けてエッチングし、コンタクトホール４１とデータバスライン３１の端子取出し部とを開口し、図５（ｄ）に示すように、ゲート端子取出し部４４ではさらに絶縁膜２０をエッチングして開口する。
次に、図６（ａ）に示すように、全面を酸素プラズマにさらして、レジストマスク７を全体的にアッシングし、制御容量部４２及び補助容量部４３のレジストが無くなるまで処理する。
次に、図６（ｂ）に示すように、制御容量部４２及び補助容量部４３において下層膜４０１が残るように、再び、保護絶縁膜４０のうちの上層膜４０２のみをエッチングする。上層膜４０２をエッチングするには、例えばＣＨＦ３等のガスを用いてプラズマエッチングを行えば、ＳｉＮで形成された下層膜４０１に対して選択エッチングが可能になる。その後、レジストマスク７をすべて剥離除去する。
次に、図６（ｃ）に示すように、例えば膜厚が１００ｎｍのＩＴＯからなる透明電極を堆積してパターニングし、第１の領域の画素電極５１及び第２の領域の画素電極５２を形成する。以下、上記実施例１−１と同様の製造工程により、ＴＦＴ基板１及びそれを用いた液晶表示装置が完成する。
以上説明したように、本実施例によれば、保護絶縁膜４０を２層構造とすることで、制御容量部４２では下層膜４０１のみを残し、補助容量部４３では絶縁膜２０と下層膜４０１が積層された絶縁膜を残すことができる。上記実施例１−１では、保護絶縁膜４０の膜厚４００ｎｍのうち、およそ半分の２００ｎｍだけエッチングしているが、この方法はエッチングレートを管理し、エッチング時間による制御を行う必要がある。
これに対し、本実施例では、上層膜４０２は下層膜４０１に対して選択性のあるエッチングを行うことができるため、下層膜４０１の堆積膜厚によって保護絶縁膜４０の残膜厚が決まり、保護絶縁膜４０の膜厚の制御が容易となる。また、保護絶縁膜４０において、上層膜４０２をＳｉＮで形成し、下層膜をＳｉＯ２で形成することも可能である。しかし、制御容量を形成するのは下層膜であるため、下層膜を比誘電率の大きいＳｉＮで形成した方が同じ容量値の補助容量を同じ膜厚で形成する場合に形成面積を小さくできる。
なお、上記実施例１−１及び本実施例ともに、制御容量部４２の保護絶縁膜４０又は補助容量部４３の保護絶縁膜４０のみを薄くしても構わない。これはレジストマスク７の形状を変更するだけで容易に達成できる。また、上記実施例１−１及び本実施例では、容量結合ＨＴ法を用いた画素構造で説明したが、これに限られない。例えば、容量結合ＨＴ法を用いない画素構造の液晶表示装置において、画素の開口率を向上させるために補助容量部４３の保護絶縁膜４０のみを薄くする場合にも適用可能である。
〔第２の実施の形態〕
本発明の第２の実施の形態による液晶表示装置及びその製造方法について図７乃至図１４を用いて説明する。本実施の形態の液晶表示装置は、容量結合ＨＴ法を用いていない画素構造を有し、従来の液晶表示装置に比べて補助容量の面積が減少されている点に特徴を有している。まず、本実施の形態の原理について図７及び図１１乃至図１４を用いて説明する。図７は、本実施の形態のＭＶＡ型液晶表示装置に用いられるＴＦＴ基板１の１画素の構成を示している。図７（ａ）は、ＴＦＴ基板１の１画素の平面レイアウトを示し、図７（ｂ）は、図７（ａ）の図中に示す仮想線Ａ−Ａ’で切断した断面の構成を示している。図８乃至図１０は、図７に示すＴＦＴ基板１の製造工程断面図を示している。図１１乃至図１４は、本実施の形態による２つの変形例の液晶表示装置に用いられるＴＦＴ基板の製造工程断面図を示している。
従来の液晶表示装置では、補助容量は保護絶縁膜及び一部がゲート絶縁膜になる絶縁膜を補助容量バスラインと画素電極とで挟み込んだ構造を有しているが、本実施の形態の液晶表示装置では、補助容量を構成する保護絶縁膜を除去して絶縁膜のみとすることで、同じ容量値であっても補助容量の形成面積を減少できる。また、図１１及び図１２に示すＴＦＴ基板１では、絶縁膜２０のみを残す手段として、ＴＦＴ５等の部分では、例えば下からＳｉＯ２／ＳｉＮの２層膜（下層膜４０１／上層膜４０２）からなる保護絶縁膜４０とし、補助容量部４３では、上層膜４０２（ＳｉＮ）と下層膜４０２（ＳｉＯ２）とをこの順にエッチングすることで、ＳｉＮよりなる絶縁膜２０のみを容易に残すことができる。
図１３及び図１４に示すＴＦＴ基板１では、コンタクトホール４１が形成される領域のレジストマスク７の膜厚を補助容量部４３と同様に相対的に薄くして、ゲートバスライン１０や補助容量バスライン１１の端子顔出しの開口部のみレジストを除去しておく。まず、端子顔出しの開口部の保護絶縁膜４０及び絶縁膜２０をエッチングする。次に、レジストマスク７の膜厚の薄いレジストを除去した後、コンタクトホール４１及び補助容量部４３の保護絶縁膜４０をエッチングすることで、コンタクトホール４１ではソース電極３３が露出する一方、補助容量部４３では絶縁膜２０を残すことができる。
このように、補助容量部４３における保護絶縁膜４０がＴＦＴ等を覆う部分の膜厚に比べて薄いか又は除去された構造とすることで、同じ容量値であっても補助容量が画素内を占める面積を小さくすることができる。これにより、画素の開口率の減少を最小限に抑えて明るい表示を得ることができると共に、焼き付きやチラツキのない表示品質の優れた液晶表示装置が得られる。しかも、保護絶縁膜４０の一部を薄くするためのマスク工程が増加しないので、低コストで液晶表示装置を製造することが可能となる。
（実施例２−１）
本実施の形態による実施例２−１の液晶表示装置及びその製造方法について図７乃至図１０を用いて説明する。本実施例２−１の液晶表示装置は、補助容量部４３の保護絶縁膜４０をエッチング除去して、補助容量バスライン１１、画素電極５１及びそれらに挟まれた絶縁膜２０で補助容量を形成する構造を備えた点に特徴を有している。
図７に示す容量結合ＨＴ法を用いていないＭＶＡ型液晶表示装置は実際には、ＴＦＴ基板１と、カラーフィルタ等を積層したコモン基板（図示せず）との間に垂直配向型液晶を挟み込んで封止された構造を有している。図７（ａ）には、理解を容易にするため、コモン基板側に形成されて液晶分子の配向規制を行うための土手状の突起６１、６２、６３を合わせて示している。液晶表示装置は、突起６１、６２、６３と、ＴＦＴ基板１側の画素電極５１に形成された斜め４５度の隙間からなる窪みとによりマルチドメインを形成している。なお、本実施例の液晶表示装置は、ＴＮ型の液晶等であっても構わない。
図７（ａ）及び図７（ｂ）に示すように、本実施例の液晶表示装置に備えられたＴＦＴ基板１は、制御電極３５ａ、３５ｂ、３５ｃを有していない点及び２つに分割された画素電極を有していない点を除き、上記第１の実施の形態の液晶表示装置と同様の画素構造を有している。また、本実施例のＴＦＴ基板１は制御電極３５ａ、３５ｂ、３５ｃを有していないので画素内に制御容量が形成されていない。
次に、図８乃至図１０を用いて本実施例の液晶表示装置の製造方法について説明する。
まず、図８（ａ）に示すように、ガラス基板（第１の基板）１００上に、例えば膜厚が１５０ｎｍのＡｌと例えば膜厚が５０ｎｍのＴｉとをこの順に成膜してパターニングし、ゲートバスライン１０及び補助容量バスライン１１を形成する。図に示す断面において、ゲートバスライン１０はゲート電極として機能し、補助容量バスライン１１は補助容量電極として機能する。
次に、図８（ｂ）に示すように、例えば膜厚が４００ｎｍのＳｉＮからなる絶縁膜２０を全面に形成する。図に示す断面において、ゲートバスライン１０上の絶縁膜２０はゲート絶縁膜として機能する。次いで、例えば膜厚が７０ｎｍのアモルファスシリコンと、例えばリンをドープした膜厚が５０ｎｍのアモルファスシリコンとをこの順に成膜してパターニングし、動作半導体層２１及び不純物層２２を堆積する。動作半導体層２１及び不純物層２２はＴＦＴが形成される部分に残される。
次に、図８（ｃ）に示すように、例えば膜厚が２０ｎｍのＭｏと、例えば膜厚が２００ｎｍのＡｌと、例えば膜厚が５０ｎｍのＭｏとからなる配線電極を堆積してパターニングし、データバスライン３１と、ドレイン電極３２と、ソース電極３３とを形成する。このとき、ＴＦＴ５のチャネル領域上に位置する不純物層２２は除去される。次に、図８（ｄ）に示すように、例えば膜厚が４００ｎｍのＳｉＯ２からなる保護絶縁膜４０を全面に堆積する。
次に、図９（ａ）に示すように、保護絶縁膜４０をパターニングするためのレジストマスク７を以下のように形成する。まず、全面にポジ型レジストを約２μmの厚さで塗布し、次に、上記第１の実施の形態と同様に、コンタクトホール４１、データバスライン３１の端子取出し部（図示せず）及びゲート端子取出し部４４（図９（ｂ）参照）が形成される領域のレジストを開口し、補助容量部４３のレジストの厚さがレジストを残すその他の部分のおよそ１／４乃至１／２の厚さ、例えば０．６μmの膜厚となるようにレジストマスク７を形成する。なお、データバスライン３１の端子取出し部の構造はソース電極３３上のコンタクトホール４１の構造と同じである。
次に、図９（ａ）及び図９（ｂ）に示すように、レジストマスク７を用いて保護絶縁膜４０をエッチングし、コンタクトホール４１及びデータバスラインの端子取出し部を開口し、ゲート端子取出し部４４ではさらに絶縁膜２０をエッチングして開口する。
次に、図１０（ａ）に示すように、全面を酸素プラズマにさらして、レジストマスク７を全体的にアッシングし、補助容量部４３のレジストがなくなるまで処理する。次に、図１０（ｂ）に示すように、ＳｉＯ２からなる保護絶縁膜４０をＣＨＦ３ガス等を用いてプラズマエッチングし、補助容量部４３にはＳｉＮ膜からなる絶縁膜２０のみが残るように形成する。次いで、レジストマスク７を全て剥離除去する。
次に、図７（ｂ）に示すように、例えば膜厚が１００ｎｍのＩＴＯからなる透明電極を堆積してパターニングし、画素電極５１を形成する。次に、図示は省略するが、ポリイミドからなる配向膜を全面に塗布する。こうして、ＴＦＴ基板１が完成する。以下、上記第１の実施の形態の実施例１−１と同様の製造工程により、液晶表示装置が完成する。
以上説明したように、本実施例では、補助容量部４３において、補助容量バスライン１１と画素電極５１とが絶縁膜２０のみを挟み込んだ構造になっている。従って、本実施例による液晶表示装置は、補助容量部４３に保護絶縁膜４０が形成されている従来の液晶表示装置と比較して、同じ容量値の補助容量を形成するのであれば、画素内を占める補助容量の形成面積を小さくできる。これにより、画素の開口率が大きくなるので、高輝度の液晶表示装置が得られる。
（実施例２−２）
次に、本実施の形態の変形例としての実施例２−２の液晶表示装置及びその製造方法について図１１及び図１２を用いて説明する。本実施例のＴＦＴ基板１の平面レイアウトは、上記実施例２−１と同様である。図１１及び図１２は、図７（ａ）の図中に示す仮想線Ａ−Ａ’で切断した断面における、本実施例のＴＦＴ基板１の製造工程断面図である。
まず、図１１（ａ）に示すように、上記実施例２−１と同様の製造工程により、ゲートバスライン１０、補助容量バスライン１１、絶縁膜２０、データバスライン３１（図１１では不図示）、ドレイン電極３２及びソース電極３３をガラス基板１００上に形成する。次に、図１１（ｂ）に示すように、例えば膜厚が１００ｎｍのＳｉＯ２で形成された下層膜４０１と、例えば膜厚が３００ｎｍのＳｉＮで形成された上層膜４０２とをこの順に成膜し、下層膜４０１と上層膜４０２とからなる保護絶縁膜４０を全面に堆積する。
次に、図１１（ｃ）に示すように、保護絶縁膜４０をパターニングするためのレジストマスク７を形成する。レジストマスク７は上記実施例１−１と同様に、コンタクトホール４１、データバスライン３１の端子取出し部（図示せず）及びゲート端子取出し部４４（図１１（ｄ）参照）の形成される位置が開口される。また、レジストマスク７は、補助容量部４３ではレジストを残すその他の部分のおよそ１／４乃至１／２、例えば０．６μｍの膜厚となるように形成される。
図１１（ｃ）に示すように、レジストマスク７を用いてＳｉＮからなる上層膜４０２とＳｉＯ２からなる下層膜４０１とを続けてエッチングし、コンタクトホール４１とデータバスライン３１の端子取出し部とを開口し、次いで、図１１（ｄ）に示すように、ゲート端子取出し部４４ではさらに絶縁膜２０をエッチングして開口する。
次に、図１２（ａ）に示すように、全面を酸素プラズマにさらして、レジストマスク７を全体的にアッシングし、補助容量部４３のレジストがなくなるまで処理する。
次に、図１２（ｂ）に示すように、再び上層膜４０２と下層膜４０１とを続けてエッチングして除去し、補助容量部４３においてＳｉＮからなる絶縁膜２０を残す。下層膜４０１をエッチングする際に、例えばＣＨＦ３等のガスを用いてプラズマエッチングを行えば、ＳｉＮで形成された絶縁膜２０に対して選択エッチングが可能になる。その後、レジストマスク７をすべて剥離除去する。
次に、図１２（ｃ）に示すように、例えば膜厚が１００ｎｍのＩＴＯからなる透明電極を堆積してパターニングし、画素電極５１を形成する。以下、上記実施例１−１と同様の製造工程により、ＴＦＴ基板１及びそれを用いた液晶表示装置が完成する。
上記本実施例２−１では、保護絶縁膜４０はＳｉＯ２膜のみで形成されている。ところが、外部のＮａ＋等の可動イオンからの汚染に対して、ＳｉＮはＳｉＯ２より遮断能力が高いことが知られている。そこで本実施例２−２では、ＴＦＴ等の保護絶縁膜４０をＳｉＯ２とＳｉＮとの積層膜とすることで、保護膜としての役割を十分果たしながら、補助容量部４３では制御よくエッチングしてＳｉＮからなる絶縁膜２０を残すことが可能となる。
（実施例２−３）
次に、本実施の形態の他の変形例としての実施例２−３の液晶表示装置及びその製造方法について図１３及び図１４を用いて説明する。本実施例のＴＦＴ基板１の平面レイアウトは、上記実施例２−１と同様である。図１３及び図１４は、図７（ａ）の図中に示す仮想線Ａ−Ａ’で切断した断面における、本実施例のＴＦＴ基板１の製造工程断面図である。
まず、図１３（ａ）に示すように、上記実施例２−１と同様の製造工程により、ゲートバスライン１０、補助容量バスライン１１、絶縁膜２０、データバスライン３１（図１３では不図示）、ドレイン電極３２及びソース電極３３をガラス基板１００上に形成する。次に、図１３（ｂ）に示すように、可動イオンに対する遮断能力の高いＳｉＮからなり、例えば膜厚が４００ｎｍの保護絶縁膜４０を全面に堆積する。
次に、図１３（ｂ）及び図１３（ｃ）に示すように、保護絶縁膜４０をパターニングするためのレジストマスク７を形成する。本実施例のレジストマスク７は、上記第１の実施の形態及び本実施の形態の実施例２−１、２−２と異なり、ゲート端子取出し部４４が形成される領域のみ開口され、コンタクトホール４１、データバスライン３１の端子取出し部（図示せず）及び補助容量部４３では、レジストを残すその他の部分のおよそ１／４乃至１／２、例えば０．６μｍの膜厚となるように形成されている。図１３（ｃ）に示すように、レジストマスク７を用いて保護絶縁膜４０及び絶縁膜２０を続けてエッチングし、ゲート端子取出し部４４を開口する。
次に、図１３（ｄ）に示すように、全面を酸素プラズマにさらして、レジストマスク７を全体的にアッシングし、コンタクトホール４１、データバスラインの端子取出し部及び補助容量部４３のレジストがなくなるまで処理する。
次に、図１４（ａ）に示すように、保護絶縁膜４０を再びプラズマエッチングし、コンタクトホール４１、データバスライン３１の端子取出し部を開口するとともに、補助容量部４３においても保護絶縁膜４０をエッチングする。この時、保護絶縁膜４０と絶縁膜２０はともにＳｉＮで形成されているが、コンタクトホール４１及びデータバスライン３１の端子取出し部のエッチング終了時を一般的なプラズマ発光モニタにより十分に検知可能である。このため、このエッチング終了時に合わせてエッチングを終了することにより、補助容量部４３の絶縁膜２０を所定の膜厚で残すことは容易に制御できる。その後、レジストマスク７をすべて剥離除去する。
次に、図１４（ｂ）に示すように、例えば膜厚が１００ｎｍのＩＴＯからなる透明電極を堆積してパターニングし、画素電極５１を形成する。以下、上記実施例１−１と同様の製造工程により、ＴＦＴ基板１及びそれを用いた液晶表示装置が完成する。
以上説明したように、本実施例では、保護絶縁膜４０はＳｉＮのみで形成されているが、コンタクトホール４１及びデータバスライン３１の端子取り出し部と同時にエッチングを終了することにより、補助容量部４３の保護絶縁膜４０のエッチングの終了時を検知できるため、容易に補助容量部４３の絶縁膜２０（ＳｉＮ膜）を残すことが可能となる。
なお、コンタクトホール４１及びデータバスラインの端子取出し部の開口面積が小さく、エッチング終了の検知が困難な場合は、ガラス基板１００の面内で液晶表示装置として差し支えのない場所に、ダミーのソース電極及びドレイン電極とその上に保護絶縁膜のコンタクトホールを設け、当該コンタクトホールにより保護絶縁膜４０のエッチングの終了時を検知することが可能である。
このように、保護絶縁膜４０のエッチング終了時をモニタできるため、保護絶縁膜４０のエッチング終了後、さらに補助容量部４３の絶縁膜２０を例えば総膜厚の１／３程度エッチングして、補助容量部４３の絶縁膜２０の膜厚をより薄くし、単位面積当たりの容量値を大きくすることも可能である。この場合、エッチング時間によって残膜厚を制御することになるが、エッチングレートの管理をすれば十分可能である。このようにして形成されたＴＦＴ基板１の断面を図１４（ｃ）に示す。また、図１３及び図１４で述べた製造方法は、上記実施例２−２の保護絶縁膜４０のように２層構造にしても適用できることは自明である。
以上説明したように、上記第１の実施の形態によれば、制御容量部４２の保護絶縁膜４０又は補助容量部４３の保護絶縁膜４０を相対的に薄くした構造とすることで、これらの容量を形成するためのメタル電極（制御電極３５ａ、３５ｂ、３５ｃや補助容量バスライン１１等）の面積を減少することができる。従って、画素の開口率減少を最小限に抑えて明るい表示を得ることができると共に、容量結合ＨＴ法による白茶けのない視角特性及び焼き付きやチラツキのない表示品質に優れたＭＶＡ型液晶表示装置が得られる。
また、上記第２の実施の形態によれば、補助容量部４３の保護絶縁膜４０を相対的に薄く又は取り除いた構造とすることで、これらの容量を形成するためのメタル電極（補助容量バスライン１１）の面積を減少することができる。従って、画素の開口率減少を最小限に抑えて明るい表示を得ることができると共に、焼き付きやチラツキのない表示品質の優れた液晶表示装置を得ることができる。
さらに、上記第１及び第２の実施の形態によれば、保護絶縁膜４０を部分的に薄くするためのマスク工程を増やさずにＴＦＴ基板１を形成できるので、低コストで液晶表示装置を製造することが可能となる。
本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板の１画素の概略構成を示す図である。 本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の１画素の概略構成を示す図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板の製造工程断面図である。 従来の液晶表示装置のＴ−Ｖ特性を示すグラフである。 従来の液晶表示装置に用いられるＴＦＴ基板の１画素の概略構成を示す図である。
符号の説明
１、１０１ ＴＦＴ基板
５ ＴＦＴ
７ レジストマスク
１０ ゲートバスライン
１１ 補助容量バスライン
２０ 絶縁膜
２１ 動作半導体層
２２ 不純物層
３１ データバスライン
３２ ドレイン電極
３３ ソース電極
３５ａ、３５ｂ、３５ｃ 制御電極
４０ 保護絶縁膜
４１ コンタクトホール
４２ 制御容量部
４３ 補助容量部
４４ ゲート端子取出し部
５１、５２ 画素電極
６１、６２、６３ 突起
１００ ガラス基板
４０１ 下層膜
４０２ 上層膜

Claims (3)

  1. 相互に対向して配置された第１及び第２の基板と、
    前記第１及び第２の基板の間に封入された垂直配向型液晶と、
    前記第１の基板に設けられて走査信号が供給されるゲートバスラインと、
    前記第１の基板に前記ゲートバスラインと交差して設けられて表示信号が供給されるデータバスラインと、
    前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子と、
    前記画素領域毎に形成された画素電極と、
    前記画素領域に設けられて前記スイッチング素子と接続された制御電極と、
    前記画素電極の下方であって前記ゲートバスライン、前記データバスライン、前記スイッチング素子及び前記制御電極を覆う保護絶縁膜とを備え、
    前記画素電極が少なくとも第１及び第２の領域に分割され、
    前記第１の領域の画素電極は、前記制御電極と電気的に接続されており、
    前記第２の領域の画素電極は、前記制御電極と前記保護絶縁膜を介して容量結合している液晶表示装置において、
    前記第２の領域の画素電極と前記制御電極とに挟まれた前記保護絶縁膜のうちの少なくとも一部は、その他の部分を覆う前記保護絶縁膜に比べて膜厚が薄く形成されていること
    を特徴とする液晶表示装置。
  2. 請求項１記載の液晶表示装置において、
    前記ゲートバスライン、前記データバスライン、前記スイッチング素子を覆う前記保護絶縁膜は、少なくとも下から第１及び第２の層からなり、
    前記第２の領域の画素電極と前記制御電極とに挟まれた前記保護絶縁膜のうちの少なくとも一部は、前記第１の層のみからなること
    を特徴とする液晶表示装置。
  3. ゲートバスライン、データバスライン、スイッチング素子及び制御電極を第１の基板に形成した後、前記第１の基板の表面全体に保護絶縁膜を形成する工程と、
    前記保護絶縁膜上にフォトレジストを全面に塗布した後、前記制御電極と第１の領域の画素電極を電気的に接続する部分の前記フォトレジストを除去し、前記制御電極と第２の領域の画素電極とに挟まれる前記保護絶縁膜上の前記フォトレジストの膜厚を前記フォトレジストを残すその他の部分に比べて薄くなるように露光及び現像を行う工程と、
    前記制御電極と前記第１の領域の画素電極とを電気的に接続する部分の前記保護絶縁膜をエッチングして制御電極を露出させる工程と、
    前記制御電極と前記第２の領域の画素電極とに挟まれる前記保護絶縁膜上の薄く形成された前記フォトレジストを除去すると共に、その他の前記保護絶縁膜上の前記フォトレジストを残しておく工程と、
    前記制御電極と前記第２の領域の画素電極とに挟まれる前記保護絶縁膜の膜厚の一部をエッチングして、前記保護絶縁膜の膜厚を薄くする工程と、
    前記フォトレジストを全て除去する工程と、
    前記保護絶縁膜上に前記第１及び第２の領域の画素電極を形成する工程と
    を有することを特徴とする液晶表示装置の製造方法。
JP2005151573A 2005-05-24 2005-05-24 液晶表示装置及びその製造方法 Active JP4716782B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005151573A JP4716782B2 (ja) 2005-05-24 2005-05-24 液晶表示装置及びその製造方法
US11/439,449 US7978272B2 (en) 2005-05-24 2006-05-24 Liquid crystal display device comprising a surface of the pixel electrode on an insulating film in the area where the auxiliary capacitance is formed is uneven
US13/067,511 US20110234933A1 (en) 2005-05-24 2011-06-06 Liquid crystal display device and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005151573A JP4716782B2 (ja) 2005-05-24 2005-05-24 液晶表示装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010209191A Division JP5398677B2 (ja) 2010-09-17 2010-09-17 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006330201A JP2006330201A (ja) 2006-12-07
JP4716782B2 true JP4716782B2 (ja) 2011-07-06

Family

ID=37551965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005151573A Active JP4716782B2 (ja) 2005-05-24 2005-05-24 液晶表示装置及びその製造方法

Country Status (2)

Country Link
US (2) US7978272B2 (ja)
JP (1) JP4716782B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716782B2 (ja) * 2005-05-24 2011-07-06 シャープ株式会社 液晶表示装置及びその製造方法
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101469032B1 (ko) 2007-06-27 2014-12-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8471972B2 (en) 2008-08-18 2013-06-25 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver
WO2010024049A1 (ja) * 2008-08-25 2010-03-04 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
JP6124668B2 (ja) 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN106773395B (zh) * 2016-12-21 2019-08-13 深圳市华星光电技术有限公司 一种液晶显示面板的像素结构及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH1115022A (ja) * 1997-06-26 1999-01-22 Nec Corp 液晶表示装置及びその製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002082355A (ja) * 2000-06-29 2002-03-22 Hynix Semiconductor Inc 高開口率液晶表示素子の製造方法
JP2002182245A (ja) * 2000-12-15 2002-06-26 Sharp Corp アクティブマトリクス基板の製造方法
JP2004110054A (ja) * 1996-11-26 2004-04-08 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
JP2005055896A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd 薄膜トランジスタ表示板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126865A (en) 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US5815226A (en) * 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US6330047B1 (en) * 1997-07-28 2001-12-11 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR101337260B1 (ko) * 2003-08-13 2013-12-05 삼성디스플레이 주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP2005173037A (ja) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP4716782B2 (ja) * 2005-05-24 2011-07-06 シャープ株式会社 液晶表示装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004110054A (ja) * 1996-11-26 2004-04-08 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH1115022A (ja) * 1997-06-26 1999-01-22 Nec Corp 液晶表示装置及びその製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002082355A (ja) * 2000-06-29 2002-03-22 Hynix Semiconductor Inc 高開口率液晶表示素子の製造方法
JP2002182245A (ja) * 2000-12-15 2002-06-26 Sharp Corp アクティブマトリクス基板の製造方法
JP2005055896A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd 薄膜トランジスタ表示板

Also Published As

Publication number Publication date
US7978272B2 (en) 2011-07-12
US20110234933A1 (en) 2011-09-29
US20070040977A1 (en) 2007-02-22
JP2006330201A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
US9368524B2 (en) Thin film transistor array substrate and method for fabricating the same
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
JP4130490B2 (ja) 液晶表示装置
TWI422904B (zh) 液晶顯示裝置
JP4738000B2 (ja) 液晶表示装置
JP4716782B2 (ja) 液晶表示装置及びその製造方法
JP4203493B2 (ja) Ｔｆｔ液晶表示器のパネルの製造方法
US20060215068A1 (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
US8378355B2 (en) Thin film transistor array substrate and method for fabricating the same
JP4285533B2 (ja) 液晶表示装置及びその製造方法
JP5072270B2 (ja) 液晶表示装置及びその製造方法
US7570311B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device having particular capacitive elements
JPH05313197A (ja) アクティブマトリクス基板
JP2008170664A (ja) 液晶表示装置及びその製造方法
KR101274703B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US8867003B2 (en) Liquid crystal display device
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4082433B2 (ja) 面内スイッチング型液晶表示装置
JP2008225514A (ja) 液晶表示装置及びその製造方法
JP4946250B2 (ja) 液晶表示装置
JP5398677B2 (ja) 液晶表示装置及びその製造方法
JP2005031552A (ja) 液晶表示素子及びそれを備えた液晶プロジェクタ
JP2005091495A (ja) 液晶表示素子及びそれを備えた液晶プロジェクタ
JP2950737B2 (ja) アクティブマトリクス基板及びその製造方法
JP4940926B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3