JP2002082355A - 高開口率液晶表示素子の製造方法 - Google Patents

高開口率液晶表示素子の製造方法

Info

Publication number
JP2002082355A
JP2002082355A JP2001197377A JP2001197377A JP2002082355A JP 2002082355 A JP2002082355 A JP 2002082355A JP 2001197377 A JP2001197377 A JP 2001197377A JP 2001197377 A JP2001197377 A JP 2001197377A JP 2002082355 A JP2002082355 A JP 2002082355A
Authority
JP
Japan
Prior art keywords
bus line
gate
forming
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001197377A
Other languages
English (en)
Inventor
Deuk Su Lee
得 秀 李
Jung Mok Jun
正 牧 田
Lee Seok-Lyul
錫 烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002082355A publication Critical patent/JP2002082355A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 ハーフトーン露光方式を利用して透明樹脂絶
縁膜の厚さを低下させることにより、画質向上及び高開
口率を得ることができる液晶表示素子を提供する。 【解決手段】 透明性絶縁基板の上部にゲート電極２１
ａを含むゲートバスライン２１及びストレージキャパシ
タ電極２１ｂを平行に形成する段階、ゲート絶縁膜２２
を蒸着する段階、ゲート電極上部のゲート絶縁膜上に半
導体層を形成する段階、半導体層の上部にデータバスラ
イン２５を形成し、薄膜トランジスタを完成する段階、
下部基板の上部に絶縁膜２６を蒸着する際、ストレージ
キャパシタ電極の上部にある絶縁膜領域の厚さが他の部
分上の絶縁膜領域の厚さより薄く形成する段階、ドレイ
ン電極所定部分が露出するように、絶縁膜を選択的に除
去しコンタクトホールを形成する段階、コンタクトホー
ルを介しドレイン電極とコンタクトするように、絶縁膜
上部に画素電極２７を形成する段階とを含んでなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に関し、より具体的には、開口率を増大させること
ができる高開口率液晶表示素子の製造方法に関するもの
である。
【０００２】
【従来の技術】一般に、高画質の液晶表示素子を得るた
めには開口率を改善することが最優先の課題である。従
って、従来は開口率を改善させるため、画素電極の面積
を増大させる技術が提案されていた。このように画素電
極の面積を増大させる技術は、画素電極とデータバスラ
イン、又は画素電極とゲートバスラインの間に重畳容量
を減少させ、画質低下の要因を除去する目的で透明樹脂
絶縁膜を介在させたあと、画素電極がデータバスライン
の上部まで延長されるようにすることにより、画素電極
とデータバスラインの間が離隔される距離が無くなるこ
とになる。
【０００３】このような従来技術に係る液晶表示装置
を、図１及び図２を参照して説明すれば以下の通りであ
る。図１は従来の高開口率液晶表示素子の製造方法を説
明するための平面図であり、図２は従来の高開口率液晶
表示素子の製造方法を説明するための断面図である。
【０００４】従来技術に係る高開口率液晶表示素子の製
造方法は、図１に示したように、先ず下部基板１０上に
ゲートバスライン１１とデータバスライン１５が垂直に
交差して格子形の単位画素空間を限定する。ここで、デ
ータバスライン１５とゲートバスライン１１はゲート絶
縁膜（未図示）を間において絶縁されている。
【０００５】さらに、ゲートバスライン１１の形成時に
ゲートバスライン１１と平行にストレージキャパシタ電
極１１ｂが共に形成され、ゲートバスライン１１とデー
タバスライン１５の交差点付近には薄膜トランジスタが
形成されている。ここで、薄膜トランジスタはゲートバ
スライン１１から単位画素空間の方に所定部分ほど延長
されたゲート電極１１ａと、データバスライン１５から
所定部分ほど延長されたソース電極１５ａとドレイン電
極１５ｂで構成されている。
【０００６】なお、単位画素空間のそれぞれには画素電
極１７が配置されている。ここで、画素電極１７はゲー
トバスライン１１とデータバスライン１５の側端部分と
オーバーラップされるように拡張されて高開口率を得
る。さらに、画素電極１７はドレイン電極１５ｂとコン
タクトされている。ここで、未説明符号１９はドレイン
電極１５ｂと画素電極１７のコンタクト部を示す。
【０００７】一方、このような構造になる従来技術に係
る高開口率液晶表示素子の製造方法を説明すれば以下の
通りである。先ず、下部基板１０上にゲート電極１１と
ストレージキャパシタ電極１１ａを同時に形成する。そ
の次に、下部基板１０の上部全面にゲート絶縁膜１２を
蒸着した後、薄膜トランジスタの形成領域のゲート絶縁
膜１２上部の所定部分を覆うようにチャネル層１３を形
成する。
【０００８】次いで、チャネル層１３上部にオーミック
コンタクト用にドーピングされた非晶質シリコン膜１４
及びソース／ドレイン用金属膜を順次積層した後、公知
の方法によりソース／ドレイン用金属膜とドーピングさ
れた非晶質シリコン膜１４を順に所定部分を選択的にエ
ッチングし、ソース及びドレイン電極１５ａ、１５ｂを
形成して薄膜トランジスタを完成する。その次に、薄膜
トランジスタが完成された下部基板１０上部にデータバ
スラインと画素電極の間の重畳容量を減少させ、画質低
下の要因を除去する目的で透明樹脂でなる絶縁膜１６を
形成する。
【０００９】次いで、薄膜トランジスタのドレイン電極
１５ｂの所定部分がオープンされるように、透明樹脂で
なる絶縁膜１６を選択的に除去してコンタクトホール
（未図示）を形成する。その次に、露出したドレイン電
極１５ｂとコンタクトされるよう透明樹脂絶縁膜１６の
上部に画素電極１７を形成する。このとき画素電極１７
は、図２に示したように、データバスライン１５及びゲ
ートバスライン１１と所定部分オーバーラップされるよ
う形成される。
【００１０】しかし、上記従来技術に係る高開口率液晶
表示素子においては以下のような問題点があった。従来
技術においては、薄膜トランジスタが完成された下部基
板上部にデータバスラインと画素電極の間の重畳容量を
減少させ、画質低下の要因を除去する目的で透明樹脂絶
縁膜を用いる。しかし、画質に影響を及ぼさないために
はこのような樹脂絶縁膜を数μｍ厚さに形成させなけれ
ばならないため、ストレージ補助容量の絶縁膜として厚
さが高く補助容量が小さくなることになる。従って、一
定容量を確保するためにはより広い金属電極が必要なの
で、開口率の低下を招く一つの原因となっていた。
【００１１】
【発明が解決しようとする課題】そこで、本発明は上記
従来の高開口率液晶表示素子の製造方法における問題点
に鑑みてなされたものであって、本発明の目的は、ハー
フトーン（Ｈａｌｆ−ｔｏｎｅ）露光方式を利用して透
明樹脂絶縁膜の厚さを低減させることにより、画質向上
及び高開口率を得ることができる高開口率の液晶表示素
子の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めになされた本発明による高開口率液晶表示素子の製造
方法は、透明性絶縁基板の上部にゲート電極を含むゲー
トバスラインを形成し、同時にゲートバスラインと平行
にストレージキャパシタ電極を形成する段階と、前記段
階の結果物の上面上にゲート絶縁膜を蒸着する段階と、
前記ゲート電極上部のゲート絶縁膜上に半導体層を形成
する段階と、前記半導体層の上部にソース／ドレイン電
極を含むデータバスラインを形成し、薄膜トランジスタ
を完成する段階と、前記薄膜トランジスタが完成された
下部基板の上部に絶縁膜を蒸着する際、前記ストレージ
キャパシタ電極の上部にある絶縁膜領域の厚さが他の部
分上の絶縁膜領域の厚さより薄く形成する段階と、前記
ドレイン電極の所定部分が露出するように、前記絶縁膜
を選択的に除去してコンタクトホールを形成する段階
と、前記コンタクトホールを介して露出したドレイン電
極とコンタクトするように、前記絶縁膜上部に画素電極
を形成する段階とを含んでなることを特徴とする。
【００１３】さらに、本発明による高開口率液晶表示素
子の製造方法は、透明性絶縁膜基板の上部にゲート電極
を含むゲートバスラインを形成し、同時にゲートバスラ
インと平行にストレージキャパシタ電極を形成する段階
と、前記段階の結果物の上面上にゲート絶縁膜を蒸着す
る段階と、前記ゲート電極上部のゲート絶縁膜上に半導
体層を形成する段階と、前記半導体層の上部にソース／
ドレイン電極を含むデータバスラインを形成し、薄膜ト
ランジスタを完成する段階と、前記薄膜トランジスタが
完成された下部基板の上部に樹脂絶縁膜を蒸着する際、
互いに異なる透過率を有するクロムシリサイド膜で構成
されたハーフトーンマスクを利用し、前記ストレージキ
ャパシタ電極の上部にある樹脂絶縁膜領域の厚さが他の
部分上の樹脂絶縁膜領域の厚さより薄くなるように形成
する段階と、前記ドレイン電極の所定部分が露出するよ
うに、前記樹脂絶縁膜を選択的に除去してコンタクトホ
ールを形成する段階と、前記コンタクトホールを介して
露出したドレイン電極とコンタクトするように前記樹脂
絶縁膜の上部に画素電極を形成する際、データバスライ
ン及びゲートバスラインと所定部分でオーバーラップさ
れるように形成する段階とを含んでなることを特徴とす
る。
【００１４】前記ハーフトーンマスクは、好ましくは互
いに異なる透過率を有するクロムシリサイド膜で構成さ
れたものを利用して蒸着する。
【００１５】さらにこのとき、前記樹脂絶縁膜は透明、
又は半透明、又は一部制限された領域で透明なことを特
徴とする。
【００１６】
【発明の実施の形態】次に、本発明にかかる高開口率液
晶表示素子の製造方法の実施の形態の具体例を図面を参
照しながら説明する。図３は本発明の高開口率液晶表示
素子の平面図を示したものであり、図４は図３のＩＶ−
ＩＶ線に従う断面図である。
【００１７】本発明の高開口率液晶表示素子の構成は、
先ず図３に示したように、下部基板２０上にゲートバス
ライン２１とデータバスライン２５が垂直に交差して格
子形の単位画素空間を限定する。ここで、データバスラ
イン２５とゲートバスライン２１はゲート絶縁膜（未図
示）を間において絶縁されている。さらに、ゲートバス
ライン２１の形成時にゲートバスライン２１と平行にス
トレージキャパシタ電極２１ｂが共に形成され、ゲート
バスライン２１とデータバスライン２５の交差点付近に
は薄膜トランジスタが形成されている。
【００１８】ここで、薄膜トランジスタはゲートバスラ
イン２１から単位画素空間の方に所定部分ほど延長され
たゲート電極２１ａと、データバスライン２５から所定
部分ほど延長されたソース電極２５ａとドレイン電極２
５ｂで構成されている。さらに、単位画素空間のそれぞ
れには画素電極２７が配置されている。ここで、画素電
極２７はゲートバスライン２１とデータバスライン２５
の側端部分とオーバーラップされるように拡張されて高
開口率を得る。さらに、画素電極２７はドレイン電極２
５ｂとコンタクトされている。ここで、未説明符号２９
はドレイン電極２５ｂと画素電極２７のコンタクト部を
示す。
【００１９】一方、上記の構成によりなる本発明に係る
液晶表示素子の製造方法は、図４に示したように、下部
基板２０上にゲート電極２１ａとストレージキャパシタ
電極２１ｂを同時に形成した後、下部基板２０の上部前
面にゲート絶縁膜２２を蒸着する。その次に、薄膜トラ
ンジスタの形成領域のゲート絶縁膜２２上部の所定部分
を覆うように、チャネル層２３とオーミックコンタクト
用にドーピングされた非晶質シリコン膜２４で積層され
た半導体層を形成する。
【００２０】次いで、半導体層の上部にソース／ドレイ
ン用金属膜を順次積層した後、公知の方法によりソース
／ドレイン用金属膜とドーピングされた非晶質シリコン
膜２４を順に所定部分ほど選択的にエッチングし、ソー
ス／ドレイン電極２５ａ、２５ｂを形成して薄膜トラン
ジスタを完成する。その次に、薄膜トランジスタが完成
された下部基板２０上部にデータバスラインと画素電極
の間の重畳容量を減少させ、画質低下の要因を除去する
目的で樹脂でなる絶縁膜２６を蒸着する。
【００２１】このとき、樹脂絶縁膜２６の蒸着は互いに
異なる透過率を有するクロムシリサイド膜により構成さ
れたハーフトーン（Ｈａｌｆ−ｔｏｎｅ）マスクを利用
して蒸着する。従って、ストレージキャパシタ電極２１
ｂの上部にある樹脂絶縁膜２６の厚さが、ドレイン電極
２５ｂを含むデータバスライン、又はゲート電極２１ａ
を含むゲートバスライン上部の樹脂絶縁膜の厚さより薄
くなるよう蒸着する。さらに、樹脂絶縁膜２６は透明、
又は半透明、又は一部制限された領域での透明な樹脂絶
縁膜に用いることができる。
【００２２】次いで、薄膜トランジスタのドレイン電極
２５ｂの所定部分がオープンされるように、樹脂絶縁膜
２６を選択的に除去してコンタクトホール（未図示）を
形成する。その次に、露出したドレイン電極２５ｂとコ
ンタクトされるように、透明樹脂絶縁膜２６の上部に画
素電極２７を形成する。このとき、画素電極２７は図３
でのように、データバスライン２５及びゲートバスライ
ン２１と所定部分オーバーラップされるよう形成する。
【００２３】一方、図５はハーフトーン（Ｈａｌｆ−ｔ
ｏｎｅ）マスクの露光原理に対して示したものであり、
これを簡略に説明すると、先ず石英基板１００の上部に
クロムシリサイド膜１０１を所定部分蒸着し、その上部
に光が１００％遮断される遮断膜１０２を形成してハー
フトーンマスク１１０を形成する。このとき、ハーフト
ーンマスク１１０は光が１００％透過する領域（１０
３：透過領域）と、遮断膜１０２により光が１００％遮
断される領域（１０４）、及び光の３０乃至７０％程度
が透過する領域（１０５：ハーフトーン領域）を含む。
さらに、遮断層１０２は好ましくはクロムで構成され、
このようなハーフトーンマスク１１０を利用した樹脂絶
縁膜２６の蒸着は、ハーフトーン領域（１０５）上の樹
脂絶縁膜２６が他の領域上の樹脂絶縁膜より低くなるよ
う蒸着される。
【００２４】従って、図４に示したように、ストレージ
キャパシタ電極２１ｂの上部にある樹脂絶縁膜２６の厚
さの高さを、ドレイン電極を含むデータバスライン又は
ゲート電極を含むゲートバスライン２１ａ上部の樹脂絶
縁膜の厚さの高さより低くなるように蒸着し、ストレー
ジキャパシタ形成領域に樹脂絶縁膜の厚さを数μｍの１
／３以下に低減させることにより、小さい面積で大きい
容量を作ることができるため開口率を向上させ輝度を増
加させることができる。
【００２５】
【発明の効果】上述したように、本発明に係る高開口率
の液晶表示素子においては、画素電極をゲートバスライ
ンとデータバスラインの側端部分とオーバーラップされ
るよう拡張されている。さらに、データバスラインと画
素電極の間の重畳容量を減少させ、画質低下の要因を除
去する目的で樹脂絶縁膜を用いる。なお、ストレージキ
ャパシタ電極の上部にある樹脂絶縁膜の厚さを、ドレイ
ン電極を含むデータバスライン又はゲート電極を含むゲ
ートバスライン上部の樹脂絶縁膜の厚さより低くなるよ
う蒸着する。このようにして、樹脂絶縁膜の厚さを数μ
ｍの１／３以下に低下させることにより、小さい面積で
大きい容量を作ることができるため開口率を向上させる
ことができ、輝度を増加させて消費電力を減少させるこ
とができる効果がある。
【図面の簡単な説明】
【図１】従来の高開口率液晶表示素子の製造方法を説明
するための平面図である。
【図２】従来の高開口率液晶表示素子の製造方法を説明
するための断面図である。
【図３】本発明に係る高開口率液晶表示素子の製造方法
を説明するための平面図である。
【図４】図３のＩＶ−ＩＶ線に従う断面図である。
【図５】本発明に係る高開口率液晶表示素子の製造方法
において、ハーフトーンマスクの露光原理を示す断面図
である。
【符号の説明】
２０ 下部基板 ２１ ゲートバスライン ２１ａ ゲート電極 ２１ｂ ストレージキャパシタ電極 ２２ ゲート絶縁膜 ２３ チャネル層 ２４ 非晶質シリコン膜 ２５ データバスライン ２５ａ ソース電極 ２５ｂ ドレイン電極 ２６ 樹脂絶縁膜 ２７ 画素電極 １００ 石英基板 １０１ クロムシリサイド膜 １０２ 遮断膜 １０３ 透過領域 １０４ 遮断領域 １０５ ハーフトーン領域 １１０ ハーフトーンマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ 29/786 ６１９Ａ (72)発明者 李 錫 烈 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 現代７次アパート 706−1401 Ｆターム(参考） 2H088 HA04 HA08 MA06 2H090 HA02 HC11 LA04 2H092 GA28 JA24 JA37 JA41 NA07 5C094 AA10 AA15 AA22 AA43 AA44 AA53 BA03 BA43 CA19 DA13 DA15 DB01 DB04 DB10 EA04 EA10 EB02 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA30 BB01 CC07 GG02 GG15 HK09 HK16 HK21 HL07 NN02 NN27 NN72 NN73 QQ02

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 透明性絶縁基板の上部にゲート電極を含
    むゲートバスラインを形成し、同時にゲートバスライン
    と平行にストレージキャパシタ電極を形成する段階と、 前記段階の結果物の上面上にゲート絶縁膜を蒸着する段
    階と、 前記ゲート電極上部のゲート絶縁膜上に半導体層を形成
    する段階と、 前記半導体層の上部にソース／ドレイン電極を含むデー
    タバスラインを形成し、薄膜トランジスタを完成する段
    階と、 前記薄膜トランジスタが完成された下部基板の上部に絶
    縁膜を蒸着する際、前記ストレージキャパシタ電極の上
    部にある絶縁膜領域の厚さが他の部分上の絶縁膜領域の
    厚さより薄く形成する段階と、 前記ドレイン電極の所定部分が露出するように、前記絶
    縁膜を選択的に除去してコンタクトホールを形成する段
    階と、 前記コンタクトホールを介して露出したドレイン電極と
    コンタクトするように、前記絶縁膜上部に画素電極を形
    成する段階とを含んでなることを特徴とする高開口率液
    晶表示素子の製造方法。
  2. 【請求項２】 前記ストレージキャパシタ電極上の絶縁
    膜領域の厚さを他の部分上の絶縁膜領域の厚さより薄く
    なるように形成する段階は、ハーフトーンマスクを利用
    することを特徴とする請求項１記載の高開口率液晶表示
    素子の製造方法。
  3. 【請求項３】 前記ハーフトーンマスクは、互いに異な
    る透過率を有するクロムシリサイド膜からなることを特
    徴とする請求項２記載の高開口率液晶表示素子の製造方
    法。
  4. 【請求項４】 前記絶縁膜は、透明樹脂よりなることを
    特徴とする請求項１記載の高開口率液晶表示素子の製造
    方法。
  5. 【請求項５】 前記絶縁膜は、透明、半透明、又は一部
    制限された領域で透明なことを特徴とする請求項１記載
    の高開口率液晶表示素子の製造方法。
  6. 【請求項６】 前記画素電極は、データバスライン及び
    ゲートバスラインと所定部分でオーバーラップされるよ
    うに形成することを特徴とする請求項１記載の高開口率
    液晶表示素子の製造方法。
  7. 【請求項７】 透明性絶縁膜基板の上部にゲート電極を
    含むゲートバスラインを形成し、同時にゲートバスライ
    ンと平行にストレージキャパシタ電極を形成する段階
    と、 前記段階の結果物の上面上にゲート絶縁膜を蒸着する段
    階と、 前記ゲート電極上部のゲート絶縁膜上に半導体層を形成
    する段階と、 前記半導体層の上部にソース／ドレイン電極を含むデー
    タバスラインを形成し、薄膜トランジスタを完成する段
    階と、 前記薄膜トランジスタが完成された下部基板の上部に樹
    脂絶縁膜を蒸着する際、互いに異なる透過率を有するク
    ロムシリサイド膜で構成されたハーフトーンマスクを利
    用し、前記ストレージキャパシタ電極の上部にある樹脂
    絶縁膜領域の厚さが他の部分上の樹脂絶縁膜領域の厚さ
    より薄くなるように形成する段階と、 前記ドレイン電極の所定部分が露出するように、前記樹
    脂絶縁膜を選択的に除去してコンタクトホールを形成す
    る段階と、 前記コンタクトホールを介して露出したドレイン電極と
    コンタクトするように前記樹脂絶縁膜の上部に画素電極
    を形成する際、データバスライン及びゲートバスライン
    と所定部分でオーバーラップされるように形成する段階
    とを含んでなることを特徴とする高開口率液晶表示素子
    の製造方法。
  8. 【請求項８】 前記絶縁膜は、透明、半透明、又は一部
    制限された領域で透明なことを特徴とする請求項７記載
    の高開口率液晶表示素子の製造方法。
JP2001197377A 2000-06-29 2001-06-28 高開口率液晶表示素子の製造方法 Pending JP2002082355A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000/P36531 2000-06-29
KR1020000036531A KR20020002089A (ko) 2000-06-29 2000-06-29 고개구율 액정 표시 소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2002082355A true JP2002082355A (ja) 2002-03-22

Family

ID=19674865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197377A Pending JP2002082355A (ja) 2000-06-29 2001-06-28 高開口率液晶表示素子の製造方法

Country Status (4)

Country Link
US (1) US20020001048A1 (ja)
JP (1) JP2002082355A (ja)
KR (1) KR20020002089A (ja)
TW (1) TWI288854B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045598A (ko) * 2002-11-25 2004-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
JP2006163244A (ja) * 2004-12-10 2006-06-22 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法
JP2006330201A (ja) * 2005-05-24 2006-12-07 Sharp Corp 液晶表示装置及びその製造方法
JP2007034285A (ja) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
KR100848097B1 (ko) * 2002-05-13 2008-07-24 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
JP2008275937A (ja) * 2007-04-27 2008-11-13 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2008310367A (ja) * 2003-06-30 2008-12-25 Hoya Corp グレートーンマスク及びその製造方法
KR100917766B1 (ko) * 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101726950B (zh) * 2008-10-15 2012-06-27 索尼株式会社 液晶显示装置
JP2012141526A (ja) * 2011-01-06 2012-07-26 Sony Corp 有機ｅｌ表示装置及び電子機器
KR101406040B1 (ko) * 2007-12-27 2014-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
CN104183604A (zh) * 2014-08-04 2014-12-03 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637130B1 (ko) * 2002-06-12 2006-10-20 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100881594B1 (ko) * 2002-08-21 2009-02-03 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7551247B2 (en) * 2004-06-09 2009-06-23 Sharp Kabushiki Kaisha Reflection type display device and method with pixel electrodes having predetermined dimensions and relationships to each other as to gap width therebetween on both short and long sides and pitch of cubic corner cubes
KR101284921B1 (ko) * 2006-05-12 2013-07-10 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조방법
JP5102535B2 (ja) * 2007-05-11 2012-12-19 三菱電機株式会社 表示装置と表示装置の製造方法
US8436355B2 (en) * 2007-11-14 2013-05-07 Panasonic Corporation Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TWI379140B (en) * 2008-04-22 2012-12-11 Au Optronics Corp Pixel structure and active device array substrate
TWI406077B (zh) * 2009-01-14 2013-08-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板
CN101819363B (zh) 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102375277B (zh) * 2010-08-10 2014-05-28 乐金显示有限公司 液晶显示装置及其制造方法
KR20120015674A (ko) 2010-08-12 2012-02-22 삼성모바일디스플레이주식회사 박막 트랜지스터 기판과 이의 제조 방법
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法
CN208861649U (zh) * 2018-11-08 2019-05-14 惠科股份有限公司 阵列基板、显示面板以及显示装置
TWI787720B (zh) 2021-01-25 2022-12-21 友達光電股份有限公司 有機半導體基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328846B1 (ko) * 1998-06-26 2002-08-08 주식회사 현대 디스플레이 테크놀로지 액정표시소자의보조용량캐패시터및그의형성방법
KR100372306B1 (ko) * 1998-11-19 2003-08-25 삼성전자주식회사 박막트랜지스터의제조방법
KR100560974B1 (ko) * 1998-11-26 2006-09-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
JP2002098996A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848097B1 (ko) * 2002-05-13 2008-07-24 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR20040045598A (ko) * 2002-11-25 2004-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100917766B1 (ko) * 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2008310367A (ja) * 2003-06-30 2008-12-25 Hoya Corp グレートーンマスク及びその製造方法
JP2006163244A (ja) * 2004-12-10 2006-06-22 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法
JP4667846B2 (ja) * 2004-12-10 2011-04-13 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP4716782B2 (ja) * 2005-05-24 2011-07-06 シャープ株式会社 液晶表示装置及びその製造方法
JP2006330201A (ja) * 2005-05-24 2006-12-07 Sharp Corp 液晶表示装置及びその製造方法
JP2007034285A (ja) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP2008275937A (ja) * 2007-04-27 2008-11-13 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101406040B1 (ko) * 2007-12-27 2014-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
CN101726950B (zh) * 2008-10-15 2012-06-27 索尼株式会社 液晶显示装置
JP2012141526A (ja) * 2011-01-06 2012-07-26 Sony Corp 有機ｅｌ表示装置及び電子機器
CN104183604A (zh) * 2014-08-04 2014-12-03 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
KR20020002089A (ko) 2002-01-09
US20020001048A1 (en) 2002-01-03
TWI288854B (en) 2007-10-21

Similar Documents

Publication Publication Date Title
JP2002082355A (ja) 高開口率液晶表示素子の製造方法
US7531394B2 (en) Manufacturing method for a TFT LCD array substrate
US5976902A (en) Method of fabricating a fully self-aligned TFT-LCD
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
US6180438B1 (en) Thin film transistors and electronic devices comprising such
US10504943B2 (en) Method for manufacturing an array substrate motherboard
JP2002182243A (ja) 液晶表示装置用トランジスタ基板及びその製造方法
US6309903B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
JP2006323344A (ja) 液晶表示装置用アレイ基板及びその製造方法
US20120100652A1 (en) Fabrication method of active device array substrate
CN210272363U (zh) 阵列基板及显示面板
US20040063254A1 (en) Thin film transistor substrate and method of manufacturing the same
JP3084981B2 (ja) 液晶表示装置及びその製造方法
JP2003289072A (ja) 平坦化膜を有する基板及び表示装置用基板、並びにそれら基板の製造方法
JP2000077666A (ja) Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
KR100764050B1 (ko) 반사투과 복합형 액정표시장치 및 그 형성방법
CN108666265A (zh) 一种薄膜晶体管基板及其制备方法
JPH06160875A (ja) 液晶表示装置
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
TW200529439A (en) Method of fabricating thin film transistor array substrate and stacked thin film structure
JPH0830822B2 (ja) アクテイブマトリクス液晶表示装置の製造方法
US8045082B2 (en) System for display images and fabrication method thereof
KR100707016B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100663289B1 (ko) 액정표시장치의 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606