KR20040045598A - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20040045598A
KR20040045598A KR1020020073424A KR20020073424A KR20040045598A KR 20040045598 A KR20040045598 A KR 20040045598A KR 1020020073424 A KR1020020073424 A KR 1020020073424A KR 20020073424 A KR20020073424 A KR 20020073424A KR 20040045598 A KR20040045598 A KR 20040045598A
Authority
KR
South Korea
Prior art keywords
layer
gate
forming
substrate
region
Prior art date
Application number
KR1020020073424A
Other languages
English (en)
Inventor
이원규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020073424A priority Critical patent/KR20040045598A/ko
Publication of KR20040045598A publication Critical patent/KR20040045598A/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

박막 트랜지스터 기판은 기판, 기판 위에 형성되어 있는 게이트 배선 및 유지 전극선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되며 게이트 배선과 일부 중첩하는 반도체층, 반도체층의 소정 영역을 제외하고 형성되어 있는 저항성 접촉층, 저항성 접촉층과 소정 영역이 중첩되어 있는 데이터 배선, 데이터 배선 위에 형성되며 데이터 배선을 노출하는 접촉구를 가지는 보호층, 보호층 위에 형성되며 접촉구를 통해 데이터 배선과 연결되는 화소 전극을 포함하고, 보호층은 유지 전극선과 중첩하는 소정 부분의 두께가 소정 부분을 제외한 부분의 두께보다 얇게 형성되어 있다.

Description

박막 트랜지스터 기판 및 그의 제조 방법{Thin film transistor array panel and fabricating method thereof}
본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치의 하나로, 박막트랜지스터 기판과 색필터 기판 사이에 충진되어 있는 액정으로 이루어진다. 박막 트랜지스터 기판 및 색필터 기판에 전압을 인가하여 액정 분자를 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
이러한 액정 표시 장치의 성능을 나타내는 특성 중 화면이 밝게 빛나는 정도를 휘도라 한다. 휘도는 백라이트의 휘도와 기판의 광투과율, 화소 영역의 개구율 등에 의해 결정된다. 따라서 휘도를 높이기 위해서 개구율을 크게하거나 고튜과율의 편광판, 고투과율의 컬러 필터의 사용, 백라이트의 휘도를 증가하는 방법들이 있다.
그러나 편광판 또는 색필터 기판의 투과율을 높이기 위해서는 새로운 물질을 개발해야 하고, 개구율을 높이기 위해서는 액정 표시 장치의 구조를 변경하여야 하는 어려움이 있다.
현재 화소 영역의 유지 용량을 증가시키기 위해 유지 전극선을 형성하는데 이는 개구율을 감소시킨다.
따라서 본 발명은 개구율을 높여 휘도를 향상시킬 수 있는 박막 트랜지스터 기판 및 그의 제조 방법을 제공한다.
도 1a는 본 발명에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a 내지 도 6a는 본 발명에 따른 박막 트랜지스터 기판의 제조 공정을 순서대로 도시한 배치도이다.
도 2b 내지 도 6b는 각각 도 2a 내지 도 6a의 절단선에 대한 단면도이다.
*도면의 주요 부분에 대한 참조 부호 설명*
110 : 절연 기판 121, 123, 125 : 게이트 배선
131 : 유지 전극선 140 : 게이트 절연층
171, 173, 175, 179 : 데이터 배선
180 : 보호층
상기한 목적을 달성하기 위한 박막 트랜지스터 기판은 기판, 기판 위에 형성되어 있는 게이트 배선 및 유지 전극선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되며 게이트 배선과 일부 중첩하는 반도체층, 반도체층의소정 영역을 제외하고 형성되어 있는 저항성 접촉층, 저항성 접촉층과 소정 영역이 중첩되어 있는 데이터 배선, 데이터 배선 위에 형성되며 데이터 배선을 노출하는 접촉구를 가지는 보호층, 보호층 위에 형성되며 접촉구를 통해 데이터 배선과 연결되는 화소 전극을 포함하고, 보호층은 유지 전극선과 중첩하는 소정 부분의 두께가 소정 부분을 제외한 부분의 두께보다 얇게 형성되어 있다.
그리고 상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 위에 게이트 배선 및 유지 전극선을 형성하는 단계, 기판 위에 게이트 절연층을 형성하는 단계, 게이트 절연층 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호층을 형성하는 단계, 보호층을 사진 식각 공정으로 식각하여 데이터 배선이 노출되는 접촉구를 형성하고, 동시에 보호층을 제1 및 제2 영역으로 구별짓는 단계, 접촉구를 통해 데이터 배선과 연결되는 화소 전극을 형성하는 단계를 포함하고, 제1 영역은 유지 전극선과 적어도 일부분이 중첩하고, 제1 영역의 보호층 두께는 제2 영역의 보호층 두께보다 얇게 형성되어 있다.
그리고 제1 및 제2 영역을 구별짓는 단계는 보호층 위에 감광층을 형성하는 단계, 감광층 위에 슬릿 패턴을 가지는 광마스크를 배치하는 단계, 광마스크를 통해 감광층을 노광한 후 현상하는 단계를 포함하고, 슬릿 패턴은 제1 영역과 대응하는 위치에 배치하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 및 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 전극(123), 게이트 패드(125)를 포함한다. 게이트선(121)은 가로 방향으로 길게 형성되어 있고, 게이트 전극(123)은 게이트선(121)에 연결되어 있고, 게이트 패드(125)는 게이트선(121)의 일단에 형성되어 외부로부터 게이트 신호를 인가 받아 게이트선(121)에 전달한다.
유지 전극선은 유지 용량을 증가시키기 위한 것으로 게이트선과 평행하게 화소 영역 내에 형성되어 있다.
기판 전면에 게이트 절연층(140)이 형성되어 있다. 그리고 게이트 절연층(140) 위에 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154)이 형성되어 있다.
반도체층(151, 154) 위에는 비정질 규소와 같은 반도체 물질에 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 드레인부 접촉층(165), 소스부 접촉층(163)으로 이루어지며, 반도체층(151, 154)의 소정 영역을 제외하고 반도체층(151, 154)과 동일한 평면 패턴을 가지도록 형성되어 있다. 소정 영역은 소스 전극(173)과 드레인 전극(175) 사이의 채널을 형성하는 채널 영역이다.
저항성 접촉층(163, 165) 및 게이트 절연층(140) 위에는 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171), 소스 전극(173), 드레인 전극(175), 데이터 패드(179)를 포함한다. 데이터선(171)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하고, 소스 전극(173)은 데이터선(171)의 분지로 소스부 접촉층(163)과 일부 중첩되도록 형성되고, 드레인 전극(175)은 채널 영역을 사이에 두고 소스 전극(173)의 반대쪽에 위치하며 드레인부 접촉층(165)과 일부 중첩되도록 형성되어 있고, 데이터 패드(179)는 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는다.
데이터 배선(171, 173, 175, 179) 위에 보호층(180)이 형성되어 있다. 유지전극선(171)과 대응하는 제1 영역(A)의 보호층 두께는 대응하지 않는 제2 영역(B)보다 얇게 형성되어 있다. 이와 같이 종래보다 제1 영역(A)의 두께를 감소시키면 화소 전극(190)이 중첩하는 유지 전극선(131)의 면적을 줄이더라도 충분한 유지 용량을 얻을 수 있다. 이는 유지 용량이 화소 전극(190)과 유지 전극선(131) 사이의 거리(보호막의 두께)에 반비례하고 중첩하는 면적에 비례하는 특성에 따른 것으로 동일한 면적일 경우 두께가 얇을수록 많은 유지 용량을 얻을 수 있다. 따라서 유지 전극선의 면적이 축소됨으로써 축소된 면적만큼 개구율은 증가된다. 미설명된 제3 영역(C)은 보호층(180)이 제거된 접촉구 영역이다.
그리고 보호층(180)에는 제1 내지 제3 접촉구(181 내지 183)가 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출한다.
보호층(180) 위에는 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95), 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
보조 게이트 패드(95) 또는 보조 데이터 패드(97)는 외부 회로 장치와의 접착성을 보완하고 패드(125, 179)를 보호하는 역할을 하는 것으로 필수적인 것은 아니며 이들의 적용 여부는 선택적이다.
이상 설명한 박막 트랜지스터 기판을 제조하는 방법을 도 2a 내지 도 6b를 참조하여 설명하면 다음과 같다.
도 2a 내지 도 6b 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서대로 도시한 배치도 및 단면도이다.
먼저 도 2a 및 도 2b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125) 및 유지 전극선(131)을 형성한다. 그리고 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연막(140)을 형성한다.
도 3a 및 도 3b에 도시한 바와 같이, 게이트 절연층(140) 위에 불순물이 도핑되지 않은 비정질 규소층 및 불순물이 고농도로 도핑된 비정질 규소층을 형성한 후 사진 식각 공정으로 비정질 규소층을 식각하여 게이트 절연층(140)의 소정 영역에 반도체층(151, 154)과 저항성 접촉층 패턴(160A, 161)을 형성한다.
도 4a 및 도 4b에 도시한 바와 같이, 저항성 접촉층 패턴(160A, 161)을 포함하는 기판 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 데이터 배선(171, 173, 175, 179)을 형성한다.
이후 데이터 배선(171, 173, 175, 179)을 마스크로 소스 전극(173) 및 드레인 전극(175) 사이의 저항성 접촉층(160A)를 제거하여, 반도체층(154)의 일부분을 노출한다.
도 5에 도시한 바와 같이, 기판(110) 전면에 보호층(180)을 형성한다. 그리고 보호층(180) 위에 감광층을 형성한 후 슬릿 패턴(S)을 가지는 광마스크(MP)를 배치한다. 이후 광마스크(MP)를 통해 감광층을 노광한 후 현상하여 다른 두께를 가지는 감광층 패턴(PR)을 형성한다.
여기서 슬릿 패턴(S)은 유지 전극선(131)과 대응하도록 배치한다. 따라서 슬릿 패턴(S)에 의해 노광된 감광층(A)은 광마스크(MP)와 대응하지 하지 않은 감광층(C)보다 적게 노광 되므로 감광층의 두께가 얇게 된다. 또한, 슬릿 패턴(S)를 제외한 광마스크(MP)에 의해 가려진 부분(B)은 노광되지 않으므로 현상시 감광층이 잔류한다.
도 6a 및 도 6b에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 식각하여 제1 내지 제3 접촉구(181 내지 183)를 형성하고, 동시에 제1 영역(A)의 감광층은 제2 영역(B)의 감광층보다 얇기 때문에 제1 영역(A)의 보호층(180)도 일부 제거된다. 여기서 제1 접촉구(181)는 드레인 전극(179)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출한다.
그리고 보호층(180) 위에 투명한 금속층을 형성한 후 패터닝하여 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95), 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)를 형성한다(도 1a 내지 도 1c참조).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 유지 전극선과 중첩되는 영역의 보호층의 두께를 감소시키면 유지 전극선의 면적을 줄이더라도 종래와 동일한 유지 용량을 얻을 수 있다. 따라서 유지 전극선이 형성되는 면적을 감소시켜 화소 영역의 개구율을 향상시켜 휘도를 향상시킬 수 있다.

Claims (3)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트 배선 및 유지 전극선,
    상기 기판 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위에 형성되며 상기 게이트 배선과 일부 중첩하는 반도체층,
    상기 반도체층의 소정 영역을 제외하고 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층과 소정 영역이 중첩되어 있는 데이터 배선,
    상기 데이터 배선 위에 형성되며 상기 데이터 배선을 노출하는 접촉구를 가지는 보호층,
    상기 보호층 위에 형성되며 상기 접촉구를 통해 상기 데이터 배선과 연결되는 화소 전극을 포함하고,
    상기 보호층은 상기 유지 전극선과 중첩하는 소정 부분의 두께가 상기 소정 부분을 제외한 부분의 두께보다 얇게 형성되어 있는 박막 트랜지스터 기판.
  2. 기판 위에 게이트 배선 및 유지 전극선을 형성하는 단계,
    상기 기판 위에 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉층을 형성하는 단계,
    상기 저항성 접촉층 위에 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 보호층을 형성하는 단계,
    상기 보호층을 사진 식각 공정으로 식각하여 상기 데이터 배선이 노출되는 접촉구를 형성하고, 동시에 상기 보호층을 제1 및 제2 영역으로 구별짓는 단계,
    상기 접촉구를 통해 상기 데이터 배선과 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 제1 영역은 상기 유지 전극선과 적어도 일부분이 중첩하고, 상기 제1 영역의 상기 보호층 두께는 상기 제2 영역의 상기 보호층 두께보다 얇게 형성되어 있는 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 제1 및 제2 영역을 구별짓는 단계는 상기 보호층 위에 감광층을 형성하는 단계,
    상기 감광층 위에 슬릿 패턴을 가지는 광마스크를 배치하는 단계,
    상기 광마스크를 통해 상기 감광층을 노광한 후 현상하는 단계를 포함하고,
    상기 슬릿 패턴은 상기 제1 영역과 대응하는 위치에 배치하는 박막 트랜지스터 기판의 제조 방법.
KR1020020073424A 2002-11-25 2002-11-25 박막 트랜지스터 기판 및 그의 제조 방법 KR20040045598A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073424A KR20040045598A (ko) 2002-11-25 2002-11-25 박막 트랜지스터 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073424A KR20040045598A (ko) 2002-11-25 2002-11-25 박막 트랜지스터 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040045598A true KR20040045598A (ko) 2004-06-02

Family

ID=37341379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073424A KR20040045598A (ko) 2002-11-25 2002-11-25 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040045598A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186408A (ja) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
KR20010021016A (ko) * 1999-06-28 2001-03-15 가타오카 마사타카 액티브 매트릭스형 액정표시장치
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002082355A (ja) * 2000-06-29 2002-03-22 Hynix Semiconductor Inc 高開口率液晶表示素子の製造方法
KR20020054852A (ko) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186408A (ja) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
KR20010021016A (ko) * 1999-06-28 2001-03-15 가타오카 마사타카 액티브 매트릭스형 액정표시장치
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002082355A (ja) * 2000-06-29 2002-03-22 Hynix Semiconductor Inc 高開口率液晶表示素子の製造方法
KR20020054852A (ko) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
EP3483926B1 (en) Method for manufacturing an array substrate of an ffs type tft-lcd
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
US7106400B1 (en) Method of making LCD with asperities in insulation layer under reflective electrode
US7499118B2 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US7719622B2 (en) Liquid crystal display device and method of manufacturing the same
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
KR100590753B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20020011573A (ko) 액정 표시 장치 및 그의 제조 방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100493380B1 (ko) 액정표시장치의 제조방법
KR20040058840A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20040045598A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100646780B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2000187241A (ja) 液晶表示装置及びその製造方法
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20070004276A (ko) 어레이 기판의 제조방법
KR100895308B1 (ko) 수평 전계형 박막 트랜지스터 기판
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application