JP2000077666A - Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 - Google Patents
Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法Info
- Publication number
- JP2000077666A JP2000077666A JP24344998A JP24344998A JP2000077666A JP 2000077666 A JP2000077666 A JP 2000077666A JP 24344998 A JP24344998 A JP 24344998A JP 24344998 A JP24344998 A JP 24344998A JP 2000077666 A JP2000077666 A JP 2000077666A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- insulating film
- insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＡｌもしくはＡｌ合金膜とＩＴＯ膜との良好
な電気的接続を確保し、かつ生産性向上を図ることが可
能なＩＴＯ膜接続構造を提供する。 【解決手段】 下地基板上に、ＡｌもしくはＡｌを主成
分とする合金からなる導電膜が形成されている。導電膜
の上に上側導電膜が配置されている。上側導電膜に、第
１の開口が設けられている。上側導電膜の上に絶縁膜が
配置されている。絶縁膜に、第２の開口が設けられてい
る。第２の開口の外周は、第１の開口の外周よりも外側
に位置する。絶縁膜の上面の一部、第１及び第２の開口
の内面を覆い、上側導電膜の上面のうち第２の開口の内
側の領域において上側導電膜に接触するＩＴＯ膜が配置
されている。
な電気的接続を確保し、かつ生産性向上を図ることが可
能なＩＴＯ膜接続構造を提供する。 【解決手段】 下地基板上に、ＡｌもしくはＡｌを主成
分とする合金からなる導電膜が形成されている。導電膜
の上に上側導電膜が配置されている。上側導電膜に、第
１の開口が設けられている。上側導電膜の上に絶縁膜が
配置されている。絶縁膜に、第２の開口が設けられてい
る。第２の開口の外周は、第１の開口の外周よりも外側
に位置する。絶縁膜の上面の一部、第１及び第２の開口
の内面を覆い、上側導電膜の上面のうち第２の開口の内
側の領域において上側導電膜に接触するＩＴＯ膜が配置
されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＴＯ膜接続構
造、ＴＦＴ基板及びその製造方法に関し、特にＡｌ合金
膜とＩＴＯ膜とを電気的に接続する接続構造、その接続
構造を有するＴＦＴ基板、及びその製造方法に関する。
造、ＴＦＴ基板及びその製造方法に関し、特にＡｌ合金
膜とＩＴＯ膜とを電気的に接続する接続構造、その接続
構造を有するＴＦＴ基板、及びその製造方法に関する。
【０００２】
【従来の技術】図４は、従来のアクティブマトリクス型
液晶表示パネルの薄膜トランジスタ（ＴＦＴ）及び画素
電極の断面図を示す。ガラス基板１の表面の画像表示領
域上にＴＦＴ１０が行列状に配置され、画像表示領域の
周囲の額縁領域上に外部接続端子３が配置されている。
図４ではＴＦＴ１０のうち１つを代表して示している。
液晶表示パネルの薄膜トランジスタ（ＴＦＴ）及び画素
電極の断面図を示す。ガラス基板１の表面の画像表示領
域上にＴＦＴ１０が行列状に配置され、画像表示領域の
周囲の額縁領域上に外部接続端子３が配置されている。
図４ではＴＦＴ１０のうち１つを代表して示している。
【０００３】ＴＦＴ１０は、ゲート電極１１、チャネル
層１２、チャネル保護膜１８、ソース電極１３Ｓ、ドレ
イン電極１３Ｄを含んで構成される。ゲート電極１１
は、ガラス基板１の表面上に配置されている。ゲート電
極１１を覆うようにガラス基板１の表面上に第１の絶縁
膜４が配置され、チャネル層１２は、第１の絶縁膜４の
上に、ゲート電極１１を跨ぐように配置されている。チ
ャネル層１２の表面のうちゲート電極１１の上方の領域
は、チャネル保護膜１８で保護されている。
層１２、チャネル保護膜１８、ソース電極１３Ｓ、ドレ
イン電極１３Ｄを含んで構成される。ゲート電極１１
は、ガラス基板１の表面上に配置されている。ゲート電
極１１を覆うようにガラス基板１の表面上に第１の絶縁
膜４が配置され、チャネル層１２は、第１の絶縁膜４の
上に、ゲート電極１１を跨ぐように配置されている。チ
ャネル層１２の表面のうちゲート電極１１の上方の領域
は、チャネル保護膜１８で保護されている。
【０００４】チャネル層１２の表面のうちゲート電極１
１の両側の領域は、それぞれソース電極１３Ｓ及びドレ
イン電極１３Ｄで覆われている。ソース電極１３Ｓ及び
ドレイン電極１３Ｄは、下から順番にアモルファスＳｉ
膜１４、下側Ｔｉ膜１５、Ａｌ膜１６、及び上側Ｔｉ膜
１７が積層された４層構造を有する。
１の両側の領域は、それぞれソース電極１３Ｓ及びドレ
イン電極１３Ｄで覆われている。ソース電極１３Ｓ及び
ドレイン電極１３Ｄは、下から順番にアモルファスＳｉ
膜１４、下側Ｔｉ膜１５、Ａｌ膜１６、及び上側Ｔｉ膜
１７が積層された４層構造を有する。
【０００５】ＴＦＴ１０を覆うように、第１の絶縁膜４
の上に第２の絶縁膜３０が配置されている。第２の絶縁
膜３０の、ソース電極１３Ｓに対応する位置に開口３１
が形成されている。開口３１の内面及び第２の絶縁膜３
０の一部の領域上にインジウム錫オキサイド（ＩＴＯ）
膜３５が配置されている。ＩＴＯ膜３５は、開口３１の
底面においてソース電極１３Ｓに接続される。
の上に第２の絶縁膜３０が配置されている。第２の絶縁
膜３０の、ソース電極１３Ｓに対応する位置に開口３１
が形成されている。開口３１の内面及び第２の絶縁膜３
０の一部の領域上にインジウム錫オキサイド（ＩＴＯ）
膜３５が配置されている。ＩＴＯ膜３５は、開口３１の
底面においてソース電極１３Ｓに接続される。
【０００６】額縁領域においては、外部接続端子３が、
第１及び第２の絶縁膜４及び３０で覆われている。第１
及び第２の絶縁膜４及び３０の２層に、外部端子３の一
部の上面を露出させる開口４０が形成されている。
第１及び第２の絶縁膜４及び３０で覆われている。第１
及び第２の絶縁膜４及び３０の２層に、外部端子３の一
部の上面を露出させる開口４０が形成されている。
【０００７】Ａｌ膜１６とアモルファスＳｉ膜１４との
間に下側Ｔｉ膜１５が挿入されているのは、Ａｌの拡散
による素子特性の劣化を防止するためである。Ａｌ膜１
６とＩＴＯ膜３５とを直接接触させると、接触抵抗が高
くなる。Ａｌ膜１６とＩＴＯ膜３５との間に上側Ｔｉ膜
１７を挿入することにより、接触抵抗を低くすることが
できる。
間に下側Ｔｉ膜１５が挿入されているのは、Ａｌの拡散
による素子特性の劣化を防止するためである。Ａｌ膜１
６とＩＴＯ膜３５とを直接接触させると、接触抵抗が高
くなる。Ａｌ膜１６とＩＴＯ膜３５との間に上側Ｔｉ膜
１７を挿入することにより、接触抵抗を低くすることが
できる。
【０００８】
【発明が解決しようとする課題】図４の従来例におい
て、開口３１と開口４０とが同時に形成される。ところ
が、開口３１の深さは第２の絶縁膜３０の厚さに相当
し、開口４０の深さは第１及び第２の絶縁膜４及び３０
の合計の厚さに相当する。このため、開口４０を形成す
る部分において第１の絶縁膜４をエッチングしている
間、開口３１の底面においては上側Ｔｉ膜１７がエッチ
ング雰囲気に晒される。開口３１の底面の上側Ｔｉ膜１
７が完全に除去されてしまうと、ＩＴＯ膜３５がＡｌ膜
１６に直接接触し、接触抵抗が大きくなってしまう。
て、開口３１と開口４０とが同時に形成される。ところ
が、開口３１の深さは第２の絶縁膜３０の厚さに相当
し、開口４０の深さは第１及び第２の絶縁膜４及び３０
の合計の厚さに相当する。このため、開口４０を形成す
る部分において第１の絶縁膜４をエッチングしている
間、開口３１の底面においては上側Ｔｉ膜１７がエッチ
ング雰囲気に晒される。開口３１の底面の上側Ｔｉ膜１
７が完全に除去されてしまうと、ＩＴＯ膜３５がＡｌ膜
１６に直接接触し、接触抵抗が大きくなってしまう。
【０００９】開口３１の底面に上側Ｔｉ膜１７を再現性
よく残すために、上側Ｔｉ膜１７を十分厚くする必要が
ある。例えば、上側Ｔｉ膜１７の厚さを１００ｎｍ以上
とすることが好ましい。上側Ｔｉ膜１７を厚くすると、
ソース電極１３Ｓ及びドレイン電極１３Ｄのパターニン
グのためのエッチング時間が長くなり、生産性向上の妨
げになる。
よく残すために、上側Ｔｉ膜１７を十分厚くする必要が
ある。例えば、上側Ｔｉ膜１７の厚さを１００ｎｍ以上
とすることが好ましい。上側Ｔｉ膜１７を厚くすると、
ソース電極１３Ｓ及びドレイン電極１３Ｄのパターニン
グのためのエッチング時間が長くなり、生産性向上の妨
げになる。
【００１０】本発明の目的は、ＡｌもしくはＡｌ合金膜
とＩＴＯ膜との良好な電気的接続を確保し、かつ生産性
向上を図ることが可能なＩＴＯ膜接続構造を提供するこ
とである。
とＩＴＯ膜との良好な電気的接続を確保し、かつ生産性
向上を図ることが可能なＩＴＯ膜接続構造を提供するこ
とである。
【００１１】本発明の他の目的は、ＴＦＴのソース電極
とＩＴＯ膜との良好な電気的接続を確保し、かつ生産性
向上を図ることが可能なＴＦＴ基板及びその製造方法を
提供することである。
とＩＴＯ膜との良好な電気的接続を確保し、かつ生産性
向上を図ることが可能なＴＦＴ基板及びその製造方法を
提供することである。
【００１２】
【課題を解決するための手段】本発明の一観点による
と、ＡｌもしくはＡｌを主成分とする合金からなる導電
膜と、前記導電膜の上に配置され、第１の開口が設けら
れ、Ａｌ以外の材料で形成された上側導電膜と、前記上
側導電膜の上に配置され、第２の開口が設けられた絶縁
膜であって、該第２の開口の外周が、前記第１の開口の
外周よりも外側に位置する前記絶縁膜と、前記絶縁膜の
上面の一部、前記第１及び第２の開口の内面を覆い、前
記上側導電膜の上面のうち前記第２の開口の内側の領域
において前記上側導電膜に接触するＩＴＯ膜とを有する
ＩＴＯ膜接続構造が提供される。
と、ＡｌもしくはＡｌを主成分とする合金からなる導電
膜と、前記導電膜の上に配置され、第１の開口が設けら
れ、Ａｌ以外の材料で形成された上側導電膜と、前記上
側導電膜の上に配置され、第２の開口が設けられた絶縁
膜であって、該第２の開口の外周が、前記第１の開口の
外周よりも外側に位置する前記絶縁膜と、前記絶縁膜の
上面の一部、前記第１及び第２の開口の内面を覆い、前
記上側導電膜の上面のうち前記第２の開口の内側の領域
において前記上側導電膜に接触するＩＴＯ膜とを有する
ＩＴＯ膜接続構造が提供される。
【００１３】ＩＴＯ膜と導電膜とが上側導電膜を介して
接続されるため、両者の間の良好な電気的接続を得るこ
とができる。
接続されるため、両者の間の良好な電気的接続を得るこ
とができる。
【００１４】本発明の他の観点によると、絶縁性表面を
有する下地基板と、前記下地基板の絶縁性表面上に配置
されたゲート電極と、前記下地基板の絶縁性表面及び前
記ゲート電極を覆う第１の絶縁膜と、前記第１の絶縁膜
の上に、前記ゲート電極を跨ぐように配置され、半導体
材料で形成されたチャネル層と、前記チャネル層の上面
のうち、前記ゲート電極の両側の領域上にそれぞれ配置
され、ＡｌもしくはＡｌ合金で形成された第１及び第２
の導電膜と、前記第１の導電膜の上に配置され、第１の
開口が設けられている第１の上側導電膜と、前記第２の
導電膜の上に配置された第２の上側導電膜と、前記第１
及び第２の上側導電膜、及び前記チャネル層を覆うよう
に配置され、第２の開口が設けられた第２の絶縁膜であ
って、該第２の開口の外周が、前記第１の開口の外周よ
りも外側に位置するように該第２の開口が形成されてい
る前記第２の絶縁膜と、前記第２の絶縁膜の上面の一
部、前記第１及び第２の開口の内面を覆い、前記第１の
上側導電膜の上面のうち前記第２の開口の内側の領域に
おいて前記第１の上側導電膜に接触するＩＴＯ膜とを有
するＴＦＴ基板が提供される。
有する下地基板と、前記下地基板の絶縁性表面上に配置
されたゲート電極と、前記下地基板の絶縁性表面及び前
記ゲート電極を覆う第１の絶縁膜と、前記第１の絶縁膜
の上に、前記ゲート電極を跨ぐように配置され、半導体
材料で形成されたチャネル層と、前記チャネル層の上面
のうち、前記ゲート電極の両側の領域上にそれぞれ配置
され、ＡｌもしくはＡｌ合金で形成された第１及び第２
の導電膜と、前記第１の導電膜の上に配置され、第１の
開口が設けられている第１の上側導電膜と、前記第２の
導電膜の上に配置された第２の上側導電膜と、前記第１
及び第２の上側導電膜、及び前記チャネル層を覆うよう
に配置され、第２の開口が設けられた第２の絶縁膜であ
って、該第２の開口の外周が、前記第１の開口の外周よ
りも外側に位置するように該第２の開口が形成されてい
る前記第２の絶縁膜と、前記第２の絶縁膜の上面の一
部、前記第１及び第２の開口の内面を覆い、前記第１の
上側導電膜の上面のうち前記第２の開口の内側の領域に
おいて前記第１の上側導電膜に接触するＩＴＯ膜とを有
するＴＦＴ基板が提供される。
【００１５】ＩＴＯ膜と第１の導電膜とが、第１の上側
導電膜を介して接続されるため、両者の間の良好な電気
的接続を得ることができる。
導電膜を介して接続されるため、両者の間の良好な電気
的接続を得ることができる。
【００１６】本発明の他の観点によると、下地基板の表
面上にゲート電極を形成する工程と、前記ゲート電極を
覆うように、前記下地基板の上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜の上に、前記ゲート電極を
跨ぐチャネル層、及び該チャネル層の上面のうち前記ゲ
ート電極の両側の領域を覆うソース電極及びドレイン電
極を形成する工程であって、該ソース電極及びドレイン
電極が、ＡｌもしくはＡｌ合金からなる導電膜と、該導
電膜の上に配置され、Ａｌとは異なる材料からなる上側
導電膜を含んで構成される前記ソース電極及びドレイン
電極を形成する工程と、前記ソース電極及びドレイン電
極を覆うように、前記第１の絶縁膜の上に第２の絶縁膜
を形成する工程と、前記ソース電極の上側導電膜、及び
前記第２の絶縁膜の、前記ソース電極に対応する位置に
第１の開口を形成する工程であって、該第１の開口の内
周面のうち前記第２の絶縁膜に対応する部分が前記上側
導電膜に対応する部分よりも後退している第１の開口を
形成する工程と、前記第１の開口の内面、及び前記第２
の絶縁膜の一部の領域上に、ＩＴＯ膜を形成する工程と
を有するＴＦＴ基板の製造方法が提供される。
面上にゲート電極を形成する工程と、前記ゲート電極を
覆うように、前記下地基板の上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜の上に、前記ゲート電極を
跨ぐチャネル層、及び該チャネル層の上面のうち前記ゲ
ート電極の両側の領域を覆うソース電極及びドレイン電
極を形成する工程であって、該ソース電極及びドレイン
電極が、ＡｌもしくはＡｌ合金からなる導電膜と、該導
電膜の上に配置され、Ａｌとは異なる材料からなる上側
導電膜を含んで構成される前記ソース電極及びドレイン
電極を形成する工程と、前記ソース電極及びドレイン電
極を覆うように、前記第１の絶縁膜の上に第２の絶縁膜
を形成する工程と、前記ソース電極の上側導電膜、及び
前記第２の絶縁膜の、前記ソース電極に対応する位置に
第１の開口を形成する工程であって、該第１の開口の内
周面のうち前記第２の絶縁膜に対応する部分が前記上側
導電膜に対応する部分よりも後退している第１の開口を
形成する工程と、前記第１の開口の内面、及び前記第２
の絶縁膜の一部の領域上に、ＩＴＯ膜を形成する工程と
を有するＴＦＴ基板の製造方法が提供される。
【００１７】第１の開口の内周面のうち第２の絶縁膜に
対応する部分が上側導電膜に対応する部分よりも後退し
ているため、ＩＴＯ膜が、第１の開口の内面に現れてい
る上側導電膜の上面に接触する。ＩＴＯ膜と導電膜と
が、上側導電膜を介して接続されるため、両者の間の良
好な電気的接続を得ることができる。
対応する部分が上側導電膜に対応する部分よりも後退し
ているため、ＩＴＯ膜が、第１の開口の内面に現れてい
る上側導電膜の上面に接触する。ＩＴＯ膜と導電膜と
が、上側導電膜を介して接続されるため、両者の間の良
好な電気的接続を得ることができる。
【００１８】
【発明の実施の形態】図１は、本発明の実施例によるＴ
ＦＴ基板の断面図を示す。ガラス基板１の表面の画像表
示領域上にＴＦＴ１０が行列状に配置され、画像表示領
域の周囲の額縁領域上に外部接続端子３が配置されてい
る。図１では、複数のＴＦＴ１０のうち１つを代表して
示す。
ＦＴ基板の断面図を示す。ガラス基板１の表面の画像表
示領域上にＴＦＴ１０が行列状に配置され、画像表示領
域の周囲の額縁領域上に外部接続端子３が配置されてい
る。図１では、複数のＴＦＴ１０のうち１つを代表して
示す。
【００１９】ＴＦＴ１０は、ゲート電極１１、チャネル
層１２、チャネル保護膜１８、ソース電極１３Ｓ、及び
ドレイン電極１３Ｄを含んで構成される。ゲート電極１
１はＣｒ（又はＡｌ合金、Ａｌ／Ｔｉ等の積層でも良
い）で形成され、その厚さは１５０ｎｍであり、ガラス
基板１の表面上に配置されている。各ゲート電極１１
は、図１には現れていない行方向に延在する制御線に連
続している。制御線は、額縁領域まで延在し、外部接続
端子３に連続している。
層１２、チャネル保護膜１８、ソース電極１３Ｓ、及び
ドレイン電極１３Ｄを含んで構成される。ゲート電極１
１はＣｒ（又はＡｌ合金、Ａｌ／Ｔｉ等の積層でも良
い）で形成され、その厚さは１５０ｎｍであり、ガラス
基板１の表面上に配置されている。各ゲート電極１１
は、図１には現れていない行方向に延在する制御線に連
続している。制御線は、額縁領域まで延在し、外部接続
端子３に連続している。
【００２０】ゲート電極１１を覆うように、ガラス基板
１の表面上にＳｉＮからなる厚さ４００ｎｍの第１の絶
縁膜４が配置されている。チャネル層１２は、アモルフ
ァスＳｉで形成され、その厚さは３０ｎｍであり、第１
の絶縁膜４の上に、ゲート電極１１を跨ぐように配置さ
れている。
１の表面上にＳｉＮからなる厚さ４００ｎｍの第１の絶
縁膜４が配置されている。チャネル層１２は、アモルフ
ァスＳｉで形成され、その厚さは３０ｎｍであり、第１
の絶縁膜４の上に、ゲート電極１１を跨ぐように配置さ
れている。
【００２１】チャネル層１２の上面のうちゲート電極１
１の上方の領域が、チャネル保護膜１８で保護されてい
る。チャネル保護膜１８はＳｉＮで形成され、その厚さ
は１２０ｎｍである。
１の上方の領域が、チャネル保護膜１８で保護されてい
る。チャネル保護膜１８はＳｉＮで形成され、その厚さ
は１２０ｎｍである。
【００２２】チャネル層１２の上面のうちゲート電極１
１の両側の領域が、それぞれソース電極１３Ｓ及びドレ
イン電極１３Ｄで覆われている。ソース電極１３Ｓ及び
ドレイン電極１３Ｄは、ｎ+ 型アモルファスＳｉ膜１
４、下側Ｔｉ膜１５、Ａｌ膜１６、及び上側Ｔｉ膜１７
がこの順番に積層された４層構造を有する。ｎ+ 型アモ
ルファスＳｉ膜１４の厚さは３０ｎｍ、下側Ｔｉ膜１５
及び上側Ｔｉ膜１７の厚さは２０ｎｍ、Ａｌ膜１６の厚
さは１００ｎｍである。ソース電極１３Ｓの上側Ｔｉ膜
１７に、開口３１ａが形成されている。
１の両側の領域が、それぞれソース電極１３Ｓ及びドレ
イン電極１３Ｄで覆われている。ソース電極１３Ｓ及び
ドレイン電極１３Ｄは、ｎ+ 型アモルファスＳｉ膜１
４、下側Ｔｉ膜１５、Ａｌ膜１６、及び上側Ｔｉ膜１７
がこの順番に積層された４層構造を有する。ｎ+ 型アモ
ルファスＳｉ膜１４の厚さは３０ｎｍ、下側Ｔｉ膜１５
及び上側Ｔｉ膜１７の厚さは２０ｎｍ、Ａｌ膜１６の厚
さは１００ｎｍである。ソース電極１３Ｓの上側Ｔｉ膜
１７に、開口３１ａが形成されている。
【００２３】ＴＦＴ１０を覆うように、第１の絶縁膜４
の上にＳｉＮからなる厚さ３００ｎｍの第２の絶縁膜３
０が配置されている。第２の絶縁膜３０の、開口３１ａ
に対応する位置に開口３１ｂが形成されている。開口３
１ｂの外周は、開口３１ａの外周よりも外側に位置して
いる。。第２の絶縁膜３０の上面の一部、開口３１ａ及
び３１ｂの内面を覆うように、厚さ７０ｎｍのＩＴＯ膜
３５が配置されている。
の上にＳｉＮからなる厚さ３００ｎｍの第２の絶縁膜３
０が配置されている。第２の絶縁膜３０の、開口３１ａ
に対応する位置に開口３１ｂが形成されている。開口３
１ｂの外周は、開口３１ａの外周よりも外側に位置して
いる。。第２の絶縁膜３０の上面の一部、開口３１ａ及
び３１ｂの内面を覆うように、厚さ７０ｎｍのＩＴＯ膜
３５が配置されている。
【００２４】額縁領域においては、外部接続端子３が、
第１の絶縁膜４及び第２の絶縁膜３０で覆われている。
第１及び第２の絶縁膜４及び３０の２層に、外部接続端
子３の上面の一部を露出させる開口４０が形成されてい
る。開口４０の内周面のうち、第２の絶縁膜３０に対応
する部分が、第１の絶縁膜４に対応する部分よりも後退
している。すなわち、第１の絶縁膜４と第２の絶縁膜３
０との界面に対応する位置に段差が形成されている。
第１の絶縁膜４及び第２の絶縁膜３０で覆われている。
第１及び第２の絶縁膜４及び３０の２層に、外部接続端
子３の上面の一部を露出させる開口４０が形成されてい
る。開口４０の内周面のうち、第２の絶縁膜３０に対応
する部分が、第１の絶縁膜４に対応する部分よりも後退
している。すなわち、第１の絶縁膜４と第２の絶縁膜３
０との界面に対応する位置に段差が形成されている。
【００２５】図１に示す実施例では、ＩＴＯ膜３５が、
上側Ｔｉ膜１７の上面のうち開口３１ｂの内側の領域に
接触し、開口３１ａの底面においてＡｌ膜１６に接触し
ている。このため、ＩＴＯ膜３５とＡｌ膜１６とが直接
接触する部分の接触抵抗が高いとしても、ＩＴＯ膜３５
は、上側Ｔｉ膜１７を介してもＡｌ膜１６に接続される
ことになり、ＩＴＯ膜３５とソース電極１３Ｓとの間の
良好な電気的接続を得ることができる。
上側Ｔｉ膜１７の上面のうち開口３１ｂの内側の領域に
接触し、開口３１ａの底面においてＡｌ膜１６に接触し
ている。このため、ＩＴＯ膜３５とＡｌ膜１６とが直接
接触する部分の接触抵抗が高いとしても、ＩＴＯ膜３５
は、上側Ｔｉ膜１７を介してもＡｌ膜１６に接続される
ことになり、ＩＴＯ膜３５とソース電極１３Ｓとの間の
良好な電気的接続を得ることができる。
【００２６】次に、図１に示すＴＦＴ基板の製造方法を
説明する。ガラス基板１の表面上にＣｒ膜を形成し、こ
のＣｒ膜をパターニングしてゲート電極１１及び外部接
続端子３を残す。なお、このとき行方向に延在する制御
線も同時に残す。ゲート電極１１及び外部接続端子３を
覆うように、ガラス基板１の表面上にＳｉＮからなる厚
さ４００ｎｍの第１の絶縁膜４を堆積する。第１の絶縁
膜４の堆積は、原料ガスとしてＳｉＨ4 とＮＨ3 を用い
た化学気相成長（ＣＶＤ）により行う。成膜時の基板温
度は３２０℃とする。
説明する。ガラス基板１の表面上にＣｒ膜を形成し、こ
のＣｒ膜をパターニングしてゲート電極１１及び外部接
続端子３を残す。なお、このとき行方向に延在する制御
線も同時に残す。ゲート電極１１及び外部接続端子３を
覆うように、ガラス基板１の表面上にＳｉＮからなる厚
さ４００ｎｍの第１の絶縁膜４を堆積する。第１の絶縁
膜４の堆積は、原料ガスとしてＳｉＨ4 とＮＨ3 を用い
た化学気相成長（ＣＶＤ）により行う。成膜時の基板温
度は３２０℃とする。
【００２７】第１の絶縁膜４の表面上に、チャネル層１
２になる厚さ３０ｎｍのアモルファスＳｉ膜を堆積す
る。このアモルファスＳｉ膜の堆積は、原料ガスとして
ＳｉＨ 4 を用いたＣＶＤにより行う。成膜時の基板温度
は３１０℃とする。
２になる厚さ３０ｎｍのアモルファスＳｉ膜を堆積す
る。このアモルファスＳｉ膜の堆積は、原料ガスとして
ＳｉＨ 4 を用いたＣＶＤにより行う。成膜時の基板温度
は３１０℃とする。
【００２８】アモルファスＳｉ膜の表面上に、厚さ１２
０ｎｍのＳｉＮ膜を堆積し、このＳｉＮ膜をパターニン
グしてチャネル保護膜１８を残す。チャネル保護膜１８
となるＳｉＮ膜の堆積は、原料ガスとしてＳｉＨ4 とＮ
Ｈ3 を用いたＣＶＤにより行う。成膜時の基板温度は３
２０℃とする。
０ｎｍのＳｉＮ膜を堆積し、このＳｉＮ膜をパターニン
グしてチャネル保護膜１８を残す。チャネル保護膜１８
となるＳｉＮ膜の堆積は、原料ガスとしてＳｉＨ4 とＮ
Ｈ3 を用いたＣＶＤにより行う。成膜時の基板温度は３
２０℃とする。
【００２９】基板全面上に、厚さ３０ｎｍのｎ+ 型アモ
ルファスＳｉ膜、厚さ２０ｎｍのＴｉ膜、厚さ１００ｎ
ｍのＡｌ膜、及び厚さ２０ｎｍのＴｉ膜を順番に堆積す
る。アモルファスＳｉ膜の堆積は、原料ガスとしてＳｉ
Ｈ4 とＰＨ3 を用い、基板温度を２５０℃としたＣＶＤ
により行う。Ｔｉ及びＡｌ膜の堆積は、室温でのスパッ
タリングにより行う。
ルファスＳｉ膜、厚さ２０ｎｍのＴｉ膜、厚さ１００ｎ
ｍのＡｌ膜、及び厚さ２０ｎｍのＴｉ膜を順番に堆積す
る。アモルファスＳｉ膜の堆積は、原料ガスとしてＳｉ
Ｈ4 とＰＨ3 を用い、基板温度を２５０℃としたＣＶＤ
により行う。Ｔｉ及びＡｌ膜の堆積は、室温でのスパッ
タリングにより行う。
【００３０】最も上のＴｉ膜の表面上に、ソース電極１
３Ｓ及びドレイン電極１３Ｄに対応したレジストパター
ンを形成する。このレジストパターンをマスクとして、
第１の絶縁膜４の上に形成されているアモルファスＳｉ
膜までをエッチングする。このエッチングは、Ｃｌ2 と
ＢＣｌ3 との混合ガスを用いた反応性イオンエッチング
（ＲＩＥ）により行う。Ｃｌ2 とＢＣｌ3 の流量は、例
えば共に１００ｓｃｃｍとする。アモルファスＳｉ膜ま
で、約１２０秒でエッチングすることができた。
３Ｓ及びドレイン電極１３Ｄに対応したレジストパター
ンを形成する。このレジストパターンをマスクとして、
第１の絶縁膜４の上に形成されているアモルファスＳｉ
膜までをエッチングする。このエッチングは、Ｃｌ2 と
ＢＣｌ3 との混合ガスを用いた反応性イオンエッチング
（ＲＩＥ）により行う。Ｃｌ2 とＢＣｌ3 の流量は、例
えば共に１００ｓｃｃｍとする。アモルファスＳｉ膜ま
で、約１２０秒でエッチングすることができた。
【００３１】ゲート電極１１の上方の領域では、チャネ
ル保護膜１８がエッチング停止層として働き、この上面
でエッチングがほぼ停止する。このエッチングにより、
チャネル層１２、ソース電極１３Ｓ、及びドレイン電極
１３Ｄが形成される。
ル保護膜１８がエッチング停止層として働き、この上面
でエッチングがほぼ停止する。このエッチングにより、
チャネル層１２、ソース電極１３Ｓ、及びドレイン電極
１３Ｄが形成される。
【００３２】基板全面上に、ＳｉＮからなる厚さ３００
ｎｍの第２の絶縁膜３０を堆積する。第２の絶縁膜３０
の堆積は、原料ガスとしてＳｉＨ4 とＮＨ3 を用いたＣ
ＶＤにより行う。成膜時の基板温度は、第１の絶縁膜４
の成膜時の基板温度よりも低い２３０℃とする。
ｎｍの第２の絶縁膜３０を堆積する。第２の絶縁膜３０
の堆積は、原料ガスとしてＳｉＨ4 とＮＨ3 を用いたＣ
ＶＤにより行う。成膜時の基板温度は、第１の絶縁膜４
の成膜時の基板温度よりも低い２３０℃とする。
【００３３】第２の絶縁膜３０に開口３１ｂを形成する
と同時に、第１及び第２の絶縁膜４及び３０に開口４０
を形成する。これら開口３１ｂ及び４０の形成は、ＳＦ
6 とＯ2 との混合ガスを用いたＲＩＥにより行う。エッ
チング条件は、ＳＦ6 の流量２００ｓｃｃｍ、Ｏ2 の流
量２００ｓｃｃｍ、圧力１０Ｐａである。このエッチン
グ条件では、第２の絶縁膜がサイドエッチングされる。
また、上側Ｔｉ膜１７もエッチングされるが、Ｔｉ膜の
エッチングはイオン衝突時の衝撃による作用が大きいた
め、ほぼ基板面に対して法線方向にエッチングが進む。
このため、上側Ｔｉ膜１７に形成される開口３１ａの外
周が、第２の絶縁膜３０に形成される開口３０ｂの外周
よりも外側に位置するようになる。
と同時に、第１及び第２の絶縁膜４及び３０に開口４０
を形成する。これら開口３１ｂ及び４０の形成は、ＳＦ
6 とＯ2 との混合ガスを用いたＲＩＥにより行う。エッ
チング条件は、ＳＦ6 の流量２００ｓｃｃｍ、Ｏ2 の流
量２００ｓｃｃｍ、圧力１０Ｐａである。このエッチン
グ条件では、第２の絶縁膜がサイドエッチングされる。
また、上側Ｔｉ膜１７もエッチングされるが、Ｔｉ膜の
エッチングはイオン衝突時の衝撃による作用が大きいた
め、ほぼ基板面に対して法線方向にエッチングが進む。
このため、上側Ｔｉ膜１７に形成される開口３１ａの外
周が、第２の絶縁膜３０に形成される開口３０ｂの外周
よりも外側に位置するようになる。
【００３４】また、第１の絶縁膜４は、第２の絶縁膜３
０の成長温度よりも高い温度で成膜されている。このた
め、第１の絶縁膜４のエッチング速度が第２の絶縁膜３
０のエッチング速度よりも遅い。このエッチング速度の
差により、開口４０の側面に段差ができる。基板全面上
にＩＴＯ膜を堆積し、パターニングしてＩＴＯ膜３５を
残す。
０の成長温度よりも高い温度で成膜されている。このた
め、第１の絶縁膜４のエッチング速度が第２の絶縁膜３
０のエッチング速度よりも遅い。このエッチング速度の
差により、開口４０の側面に段差ができる。基板全面上
にＩＴＯ膜を堆積し、パターニングしてＩＴＯ膜３５を
残す。
【００３５】上記製造方法では、開口３１ｂの底面にＡ
ｌ膜１６が露出しても、ＩＴＯ膜３５とソース電極１３
Ｓとの間の良好な電気的接続を得ることができるため、
上側Ｔｉ膜１７を厚くする必要がない。図４に示す従来
例の場合には、開口３１の底面に上側Ｔｉ膜１７を残す
必要があるため、その厚さを約１００ｎｍ程度にした。
上側Ｔｉ膜１７の厚さを１００ｎｍ程度にすると、上側
Ｔｉ膜１７からチャネル層１２までをパターニングする
のに約１６５秒を要する。これに対し、本実施例の場合
には、上側Ｔｉ膜１７の厚さを２０ｎｍにしているた
め、約１２０秒で上側Ｔｉ膜１７からチャネル層１２ま
でをパターニングすることができる。
ｌ膜１６が露出しても、ＩＴＯ膜３５とソース電極１３
Ｓとの間の良好な電気的接続を得ることができるため、
上側Ｔｉ膜１７を厚くする必要がない。図４に示す従来
例の場合には、開口３１の底面に上側Ｔｉ膜１７を残す
必要があるため、その厚さを約１００ｎｍ程度にした。
上側Ｔｉ膜１７の厚さを１００ｎｍ程度にすると、上側
Ｔｉ膜１７からチャネル層１２までをパターニングする
のに約１６５秒を要する。これに対し、本実施例の場合
には、上側Ｔｉ膜１７の厚さを２０ｎｍにしているた
め、約１２０秒で上側Ｔｉ膜１７からチャネル層１２ま
でをパターニングすることができる。
【００３６】図２は、ＳｉＮ膜の横方向のエッチング量
とエッチング圧力との関係を示すグラフである。横軸は
エッチング圧力を単位Ｐａで表し、縦軸は横方向のエッ
チング量を単位μｍで表す。なお、エッチングは、流量
２００ｓｃｃｍのＳＦ6 と流量２００ｓｃｃｍのＯ2 と
の混合ガスを用いたＲＩＥにより行った。エッチング対
象のＳｉＮ膜は、図１に示す第２の絶縁膜３０と同一条
件で形成したものであり、その下には、第１の絶縁膜４
が配置されている。横方向のエッチング量は、第２の絶
縁膜３０の下に配置されている第１の絶縁膜４の全厚さ
部分がエッチングされるまでの時間にエッチングされた
量である。
とエッチング圧力との関係を示すグラフである。横軸は
エッチング圧力を単位Ｐａで表し、縦軸は横方向のエッ
チング量を単位μｍで表す。なお、エッチングは、流量
２００ｓｃｃｍのＳＦ6 と流量２００ｓｃｃｍのＯ2 と
の混合ガスを用いたＲＩＥにより行った。エッチング対
象のＳｉＮ膜は、図１に示す第２の絶縁膜３０と同一条
件で形成したものであり、その下には、第１の絶縁膜４
が配置されている。横方向のエッチング量は、第２の絶
縁膜３０の下に配置されている第１の絶縁膜４の全厚さ
部分がエッチングされるまでの時間にエッチングされた
量である。
【００３７】図２に示すように、エッチング圧力を高く
すると横方向のエッチング量が大きくなる。横方向のエ
ッチング量が大きくなると、図１に示すＩＴＯ膜３５と
上側Ｔｉ膜１７との接触面積が大きくなり、接触抵抗を
低くすることができる。ＩＴＯ膜３５とソース電極１３
Ｓとの十分な電気的接続を確保するためには、開口３１
ｂの側面の、開口３１ａの縁からの後退量を１μｍ以上
とすることが好ましい。ただし、開口３１ｂの最外周部
がソース電極１３Ｓの外周を越えないようにする。
すると横方向のエッチング量が大きくなる。横方向のエ
ッチング量が大きくなると、図１に示すＩＴＯ膜３５と
上側Ｔｉ膜１７との接触面積が大きくなり、接触抵抗を
低くすることができる。ＩＴＯ膜３５とソース電極１３
Ｓとの十分な電気的接続を確保するためには、開口３１
ｂの側面の、開口３１ａの縁からの後退量を１μｍ以上
とすることが好ましい。ただし、開口３１ｂの最外周部
がソース電極１３Ｓの外周を越えないようにする。
【００３８】上記実施例では、ソース電極１３Ｓ及びド
レイン電極１３Ｄの中層（Ａｌ膜１６）をＡｌで形成し
た場合を説明したが、Ａｌ合金で形成してもよい。ま
た、ソース電極１３Ｓ及びドレイン電極１３Ｄの上層を
Ｔｉで形成した場合を説明したが、ＩＴＯに対して、Ａ
ｌとＩＴＯとの接触抵抗よりも低い接触抵抗で接触させ
ることができる他の材料で形成してもよい。例えば、Ｍ
ｏ、Ｔａ、Ｗ等で形成してもよい。
レイン電極１３Ｄの中層（Ａｌ膜１６）をＡｌで形成し
た場合を説明したが、Ａｌ合金で形成してもよい。ま
た、ソース電極１３Ｓ及びドレイン電極１３Ｄの上層を
Ｔｉで形成した場合を説明したが、ＩＴＯに対して、Ａ
ｌとＩＴＯとの接触抵抗よりも低い接触抵抗で接触させ
ることができる他の材料で形成してもよい。例えば、Ｍ
ｏ、Ｔａ、Ｗ等で形成してもよい。
【００３９】図３は、本発明の実施例によるＴＦＴ基板
を用いた液晶表示パネルの一例を示す。ガラス基板１の
表面上に複数のＴＦＴ１０が形成されている。ＴＦＴ１
０は、第２の絶縁膜３０で覆われている。各ＴＦＴ１０
に対応して、第２の絶縁膜３０の表面上にＩＴＯ膜３５
が形成されている。ＩＴＯ膜３５を覆うように、第２の
絶縁膜３０の上に配向膜５０が形成されている。ガラス
基板６０の表面上に共通電極６１が形成され、その表面
上に配向膜６２が形成されている。
を用いた液晶表示パネルの一例を示す。ガラス基板１の
表面上に複数のＴＦＴ１０が形成されている。ＴＦＴ１
０は、第２の絶縁膜３０で覆われている。各ＴＦＴ１０
に対応して、第２の絶縁膜３０の表面上にＩＴＯ膜３５
が形成されている。ＩＴＯ膜３５を覆うように、第２の
絶縁膜３０の上に配向膜５０が形成されている。ガラス
基板６０の表面上に共通電極６１が形成され、その表面
上に配向膜６２が形成されている。
【００４０】ガラス基板１と６０とが、配向膜５０及び
６２が形成されている面同士を向かい合わせるように対
向配置されている。ガラス基板１と６０との間に液晶材
料７０が充填されている。ガラス基板１及び６０の外側
に、それぞれ偏光板７２及び７３が配置されている。な
お、必要に応じ、ガラス基板６０の表面上にカラーフィ
ルタ、遮光膜等を配置してもよい。
６２が形成されている面同士を向かい合わせるように対
向配置されている。ガラス基板１と６０との間に液晶材
料７０が充填されている。ガラス基板１及び６０の外側
に、それぞれ偏光板７２及び７３が配置されている。な
お、必要に応じ、ガラス基板６０の表面上にカラーフィ
ルタ、遮光膜等を配置してもよい。
【００４１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
ＡｌもしくはＡｌ合金膜とＩＴＯ膜との間の良好な電気
的接続を確保することができる。接触抵抗を低くするた
めにＡｌもしくはＡｌ合金膜とＩＴＯ膜との間に介在さ
せる導電膜を薄くすることができる。このため、この導
電膜をパターニングするためのエッチング時間を短くす
ることができ、生産性の向上を図ることが可能になる。
ＡｌもしくはＡｌ合金膜とＩＴＯ膜との間の良好な電気
的接続を確保することができる。接触抵抗を低くするた
めにＡｌもしくはＡｌ合金膜とＩＴＯ膜との間に介在さ
せる導電膜を薄くすることができる。このため、この導
電膜をパターニングするためのエッチング時間を短くす
ることができ、生産性の向上を図ることが可能になる。
【図１】本発明の実施例によるＴＦＴ基板の断面図であ
る。
る。
【図２】ＳｉＮ膜の横方向エッチング量とエッチング圧
力との関係を示すグラフである。
力との関係を示すグラフである。
【図３】本発明の実施例によるＴＦＴ基板を用いた液晶
表示パネルの断面図である。
表示パネルの断面図である。
【図４】従来のＴＦＴ基板の断面図である。
１、６０ ガラス基板 ３ 外部接続端子 ４ 第１の絶縁膜 １０ ＴＦＴ １１ ゲート電極 １２ チャネル層 １３Ｓ ソース電極 １３Ｄ ドレイン電極 １４ ｎ+ 型アモルファスＳｉ膜 １５ 下側Ｔｉ膜 １６ Ａｌ膜 １７ 上側Ｔｉ膜 １８ チャネル保護膜 ３０ 第２の絶縁膜 ３１、４０ 開口 ３５ ＩＴＯ膜 ５０、６２ 配向膜 ６１ 共通電極 ７０ 液晶材料 ７２、７３ 偏光板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA34 JA37 JA44 JA46 JA47 KA05 KA07 KA12 KA18 KB24 MA05 MA07 MA12 MA17 NA28 5C094 AA21 AA42 AA43 AA46 BA03 BA43 DA13 FB12 FB15 GB01 5F033 GG04 HH38 JJ38 KK05 KK08 KK09 KK17 KK18 KK19 KK20 KK21 MM08 NN13 NN30 PP03 PP06 PP15 QQ08 QQ10 QQ13 QQ16 QQ33 QQ35 QQ39 RR06 SS01 SS02 SS11 TT02 XX09
Claims (9)
- 【請求項１】 ＡｌもしくはＡｌを主成分とする合金か
らなる導電膜と、 前記導電膜の上に配置され、第１の開口が設けられ、Ａ
ｌ以外の材料で形成された上側導電膜と、 前記上側導電膜の上に配置され、第２の開口が設けられ
た絶縁膜であって、該第２の開口の外周が、前記第１の
開口の外周よりも外側に位置する前記絶縁膜と、 前記絶縁膜の上面の一部、前記第１及び第２の開口の内
面を覆い、前記上側導電膜の上面のうち前記第２の開口
の内側の領域において前記上側導電膜に接触するＩＴＯ
膜とを有するＩＴＯ膜接続構造。 - 【請求項２】 前記上側導電膜を形成する材料とＩＴＯ
との接触抵抗が、ＡｌとＩＴＯとの接触抵抗よりも小さ
い請求項１に記載のＩＴＯ膜接続構造。 - 【請求項３】 絶縁性表面を有する下地基板と、 前記下地基板の絶縁性表面上に配置されたゲート電極
と、 前記下地基板の絶縁性表面及び前記ゲート電極を覆う第
１の絶縁膜と、 前記第１の絶縁膜の上に、前記ゲート電極を跨ぐように
配置され、半導体材料で形成されたチャネル層と、 前記チャネル層の上面のうち、前記ゲート電極の両側の
領域上にそれぞれ配置され、ＡｌもしくはＡｌ合金で形
成された第１及び第２の導電膜と、 前記第１の導電膜の上に配置され、第１の開口が設けら
れている第１の上側導電膜と、 前記第２の導電膜の上に配置された第２の上側導電膜
と、 前記第１及び第２の上側導電膜、及び前記チャネル層を
覆うように配置され、第２の開口が設けられた第２の絶
縁膜であって、該第２の開口の外周が、前記第１の開口
の外周よりも外側に位置するように該第２の開口が形成
されている前記第２の絶縁膜と、 前記第２の絶縁膜の上面の一部、前記第１及び第２の開
口の内面を覆い、前記第１の上側導電膜の上面のうち前
記第２の開口の内側の領域において前記第１の上側導電
膜に接触するＩＴＯ膜とを有するＴＦＴ基板。 - 【請求項４】 さらに、前記下地基板の絶縁性表面の上
に配置され、導電性材料で形成された外部接続端子を有
し、 前記第１及び第２の絶縁膜が前記外部接続端子を覆い、
該第１及び第２の絶縁膜に、前記外部接続端子の上面の
一部を底面とする第３の開口が形成されている請求項３
に記載のＴＦＴ基板。 - 【請求項５】 前記第３の開口の側面のうち、前記第２
の絶縁膜に対応する部分が、前記第１の絶縁膜に対応す
る部分よりも後退している請求項４に記載のＴＦＴ基
板。 - 【請求項６】 下地基板の表面上にゲート電極を形成す
る工程と、 前記ゲート電極を覆うように、前記下地基板の上に第１
の絶縁膜を形成する工程と、 前記第１の絶縁膜の上に、前記ゲート電極を跨ぐチャネ
ル層、及び該チャネル層の上面のうち前記ゲート電極の
両側の領域を覆うソース電極及びドレイン電極を形成す
る工程であって、該ソース電極及びドレイン電極が、Ａ
ｌもしくはＡｌ合金からなる導電膜と、該導電膜の上に
配置され、Ａｌとは異なる材料からなる上側導電膜を含
んで構成される前記ソース電極及びドレイン電極を形成
する工程と、 前記ソース電極及びドレイン電極を覆うように、前記第
１の絶縁膜の上に第２の絶縁膜を形成する工程と、 前記ソース電極の上側導電膜、及び前記第２の絶縁膜
の、前記ソース電極に対応する位置に第１の開口を形成
する工程であって、該第１の開口の内周面のうち前記第
２の絶縁膜に対応する部分が前記上側導電膜に対応する
部分よりも後退している第１の開口を形成する工程と、 前記第１の開口の内面、及び前記第２の絶縁膜の一部の
領域上に、ＩＴＯ膜を形成する工程とを有するＴＦＴ基
板の製造方法。 - 【請求項７】 前記第１の開口を形成する工程におい
て、前記第２の絶縁膜を横方向にもエッチングし、前記
上側導電膜はほぼ基板法線方向にのみエッチングする条
件で前記第２の絶縁膜及び上側導電膜を部分的にエッチ
ングする請求項６に記載のＴＦＴ基板の製造方法。 - 【請求項８】 前記ゲート電極を形成する工程が、前記
下地基板の表面上の前記ゲート電極の形成されている領
域とは異なる領域上に外部接続端子を形成する工程を含
み、 前記第１の絶縁膜を形成する工程において、前記外部接
続端子をも覆う前記第１の絶縁膜を形成し、 前記第２の絶縁膜を形成する工程において、前記外部接
続端子の上方をも覆う前記第２の絶縁膜を形成し、 前記第１の開口を形成する工程が、前記第１及び第２の
絶縁膜の、前記外部接続端子に対応する位置に、第２の
開口を形成する工程を含む請求項６または７に記載のＴ
ＦＴ基板の製造方法。 - 【請求項９】 前記第１及び第２の絶縁膜がＳｉＮで形
成され、前記第２の絶縁膜を、前記第１の絶縁膜を形成
する時の基板温度よりも高い基板温度で形成する請求項
８に記載のＴＦＴ基板の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24344998A JP3288637B2 (ja) | 1998-08-28 | 1998-08-28 | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
| US09/298,775 US6297519B1 (en) | 1998-08-28 | 1999-04-22 | TFT substrate with low contact resistance and damage resistant terminals |
| TW088106771A TW498294B (en) | 1998-08-28 | 1999-04-27 | ITO film contact structure, TFT substrate and manufacture thereof |
| KR1019990016934A KR100293760B1 (ko) | 1998-08-28 | 1999-05-12 | Ｉｔｏ 막 접촉 구조, ｔｆｔ 기판 및 그 제조방법 |
| US09/925,666 US6509215B2 (en) | 1998-08-28 | 2001-08-09 | TFT substrate with low contact resistance and damage resistant terminals |
| US10/292,179 US6897479B2 (en) | 1998-08-28 | 2002-11-12 | ITO film contact structure, TFT substrate and manufacture thereof |
| US10/419,474 USRE39452E1 (en) | 1998-08-28 | 2003-04-21 | TFT substrate with low contact resistance and damage resistant terminals |
| US10/999,405 US7034335B2 (en) | 1998-08-28 | 2004-11-30 | ITO film contact structure, TFT substrate and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24344998A JP3288637B2 (ja) | 1998-08-28 | 1998-08-28 | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077666A true JP2000077666A (ja) | 2000-03-14 |
| JP3288637B2 JP3288637B2 (ja) | 2002-06-04 |
Family
ID=17104057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24344998A Expired - Fee Related JP3288637B2 (ja) | 1998-08-28 | 1998-08-28 | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288637B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308182A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | Ｃｒ膜とのコンタクトの形成方法 |
| JP2001358343A (ja) * | 2000-04-19 | 2001-12-26 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 |
| JP2003029297A (ja) * | 2001-07-13 | 2003-01-29 | Nec Kagoshima Ltd | アクティブマトリクス基板及びその製造方法 |
| JP2005148714A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Sdi Co Ltd | アクティブマトリックス型有機電界発光素子 |
| CN1331190C (zh) * | 2004-01-17 | 2007-08-08 | 统宝光电股份有限公司 | 一种显示面板的制作方法 |
| US7420215B2 (en) | 2006-06-30 | 2008-09-02 | Mitsubishi Electric Corporation | Transparent conductive film, semiconductor device and active matrix display unit |
| JP2008304830A (ja) * | 2007-06-11 | 2008-12-18 | Kobe Steel Ltd | 表示デバイスの製造方法 |
| JP2010062549A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7910053B2 (en) | 2006-05-26 | 2011-03-22 | Mitsubishi Electric Corporation | Semiconductor device and active matrix display device |
| US7956363B2 (en) | 2005-05-27 | 2011-06-07 | Sharp Kabushiki Kaisha | Substrate for display device and liquid crystal display device having the same |
| US8040054B2 (en) | 2008-01-31 | 2011-10-18 | Mitsubishi Electric Corporation | Organic electroluminescence type display apparatus and method of manufacturing the same |
| JP2013101232A (ja) * | 2011-11-09 | 2013-05-23 | Mitsubishi Electric Corp | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| CN105900216A (zh) * | 2014-02-07 | 2016-08-24 | 株式会社神户制钢所 | 平板显示器用配线膜 |
-
1998
- 1998-08-28 JP JP24344998A patent/JP3288637B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358343A (ja) * | 2000-04-19 | 2001-12-26 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 |
| JP2001308182A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | Ｃｒ膜とのコンタクトの形成方法 |
| JP2003029297A (ja) * | 2001-07-13 | 2003-01-29 | Nec Kagoshima Ltd | アクティブマトリクス基板及びその製造方法 |
| JP2005148714A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Sdi Co Ltd | アクティブマトリックス型有機電界発光素子 |
| US7319445B2 (en) | 2003-11-12 | 2008-01-15 | Samsung Sdi Co., Ltd. | Active matrix type organic electroluminescence device |
| CN1331190C (zh) * | 2004-01-17 | 2007-08-08 | 统宝光电股份有限公司 | 一种显示面板的制作方法 |
| US7956363B2 (en) | 2005-05-27 | 2011-06-07 | Sharp Kabushiki Kaisha | Substrate for display device and liquid crystal display device having the same |
| US7910053B2 (en) | 2006-05-26 | 2011-03-22 | Mitsubishi Electric Corporation | Semiconductor device and active matrix display device |
| US7420215B2 (en) | 2006-06-30 | 2008-09-02 | Mitsubishi Electric Corporation | Transparent conductive film, semiconductor device and active matrix display unit |
| JP2008304830A (ja) * | 2007-06-11 | 2008-12-18 | Kobe Steel Ltd | 表示デバイスの製造方法 |
| US8040054B2 (en) | 2008-01-31 | 2011-10-18 | Mitsubishi Electric Corporation | Organic electroluminescence type display apparatus and method of manufacturing the same |
| US8729547B2 (en) | 2008-08-08 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2010062549A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8946703B2 (en) | 2008-08-08 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9166058B2 (en) | 2008-08-08 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9236456B2 (en) | 2008-08-08 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2016028434A (ja) * | 2008-08-08 | 2016-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9437748B2 (en) | 2008-08-08 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9793416B2 (en) | 2008-08-08 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10205030B2 (en) | 2008-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2013101232A (ja) * | 2011-11-09 | 2013-05-23 | Mitsubishi Electric Corp | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| CN105900216A (zh) * | 2014-02-07 | 2016-08-24 | 株式会社神户制钢所 | 平板显示器用配线膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3288637B2 (ja) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897479B2 (en) | ITO film contact structure, TFT substrate and manufacture thereof | |
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US8610871B2 (en) | Method for forming multilayer structure, method for manufacturing display panel, and display panel | |
| KR100232677B1 (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| KR101272488B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| JPH1124108A (ja) | 薄膜トランジスタ型液晶表示素子とその製造方法 | |
| GB2323472A (en) | Structure of liquid crystal display device and method of manufacture | |
| JP3288637B2 (ja) | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 | |
| JP2002182243A (ja) | 液晶表示装置用トランジスタ基板及びその製造方法 | |
| JP4184522B2 (ja) | 薄膜トランジスタ基板 | |
| US6746959B2 (en) | Liquid crystal display and method | |
| US6025605A (en) | Aligned semiconductor structure | |
| USRE39452E1 (en) | TFT substrate with low contact resistance and damage resistant terminals | |
| KR19980021018A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100315914B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR20090129824A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4009776B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0534722A (ja) | 液晶表示装置 | |
| KR100205522B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100236614B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |