KR20090129824A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090129824A
KR20090129824A KR1020080055926A KR20080055926A KR20090129824A KR 20090129824 A KR20090129824 A KR 20090129824A KR 1020080055926 A KR1020080055926 A KR 1020080055926A KR 20080055926 A KR20080055926 A KR 20080055926A KR 20090129824 A KR20090129824 A KR 20090129824A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
ohmic contact
thin film
Prior art date
Application number
KR1020080055926A
Other languages
English (en)
Other versions
KR101480007B1 (ko
Inventor
김대철
김웅권
한상윤
김인우
이호준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080055926A priority Critical patent/KR101480007B1/ko
Priority to US12/435,773 priority patent/US7947985B2/en
Publication of KR20090129824A publication Critical patent/KR20090129824A/ko
Application granted granted Critical
Publication of KR101480007B1 publication Critical patent/KR101480007B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터는 기판 위에 형성되어 있는 게이트 전극과 게이트 전극 위에 형성되며 서로 이격되어 있는 소스 전극 및 드레인 전극을 포함한다. 기판 위에는 게이트 전극과 같은 물질로 형성되어 있는 공통선이 형성되어 있다. 스토리지 캐패시터는 스토리지 전극선과 연결된 스토리지 전극과 스토리지 전극 위에 형성된 화소 전극을 포함한다.
스토리지 전극과 화소 전극은 투명 도전막을 패터닝하여 형성되며, 그로 인해 스토리지 캐패시터가 형성된 영역에서 광이 투과할 수 있어 개구율이 증가한다.
스토리지 캐패시터, 투명 도전막, 개구율, 리프트-오프

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND MANUFSCTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치와 같이 영상을 표시하는 표시 장치는 기판을 포함하며, 상기 기판에는 복수의 화소 영역들이 정의된다. 화소 영역은 영상을 표시하는 최소단위를 의미하며, 각 표시 장치에 있어서 상기 복수의 화소 영역들이 서로 구분되게 정의된다.
상기 복수의 화소 영역들은 각각 독립적인 구동이 가능하도록 각 화소 영역마다 박막 트랜지스터가 구비된다. 상기 박막 트랜지스터가 동작하여 상기 화소 전극에 소정의 전압이 인가되고 광원으로부터 광이 인가되어 영상을 표시한다.
하나의 화소 영역이 자치하는 전체 면적에서 광이 투과될 수 있는 영역의 면적비를 개구율이라 한다.
특히 액정 표시 장치용 어레이 기판은 액정 캐패시터에 인가된 전압을 다음 신호까지 유지하기 위해 스토리지 캐패시터를 포함해야 하는데, 표시 기판의 해상도와 구동 주파수가 증가함에 따라 동일한 스토리지 캐패시터 용량을 확보하기 위 해서는 스토리지 캐패시터 면적이 증가해야 하나 종래에는 불투명 도전막으로 형성된 스토리지 캐패시터 면적이 증가함으로써 개구율 감소와 같은 문제를 초래한다.
본 발명에서는 스토리지 캐패시터 전극을 투명 도전층으로 형성하여 개구율 저하를 방지할 수 있을 뿐만 아니라, 투명 도전층으로 형성되는 스토리지 캐패시터 전극을 액티브층 형성 후에 형성함으로써 고온 증착에 의한 투명 도전층의 헤이즈 발생을 억제할 수 있는 박막 트랜지스터 기판 및 그의 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 공통선 및 게이트선, 상기 게이트선과 절연되어 교차하는 데이터선, 반도체층, 상기 게이트선과 연결되어 있으며 상기 반도체층과 절연 상태로 중첩하는 게이트 전극, 상기 데이터선에 연결되어 있으며 상기 반도체층과 접촉하는 소스 전극, 상기 반도체층 위에서 상기 소스 전극과 마주하는 드레인 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극, 상기 공통선과 연결되어 있으며, 투명 도전층으로 이루어져 있고, 상기 화소 전극과 스토리지 캐패시터를 형성하는 스토리지 전극을 포함한다.
상기 화소 전극 및 상기 스토리지 전극 사이에 형성되어 있는 절연막을 더 포함할 수 있다.
상기 절연막은 상기 박막 트랜지스터를 덮으며 무기 절연 물질로 이루어진 보호층과 유기 절연막을 포함할 수 있다.
상기 스토리지 전극의 면적은 적어도 상기 화소 전극보다 작을 수 있다.
상기 화소 전극은 상기 공통선과 대응하는 부분이 오목하게 패여 이루어진 오목부를 가질 수 있다.
상기 공통선 및 게이트선 위에 형성되어 있고, 상기 박막 트랜지스터의 반도체층과 게이트 전극을 절연하며, 상기 공통선을 노출하는 제1 컨택홀을 가지는 게이트 절연막을 더 포함하고, 상기 스토리지 전극은 상기 게이트 절연막 위에 형성되어 있고, 상기 제1 컨택홀을 통해 상기 공통선과 연결될 수 있다.
상기 제1 컨택홀은 상기 공통선과 그 주위의 상기 절연 기판을 노출하고, 상기 스토리지 전극은 상기 공통선의 윗면 및 측면 그리고 상기 절연 기판과 접촉할 수 있다.
상기 스토리지 전극과 상기 데이터선은 3㎛ 이상 이격되어 있을 수 있다.
상기 반도체층은 액티브층과 오믹 접촉층을 포함하고, 상기 오믹 접촉층은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극과 평면적으로 동일한 형상을 가지며, 상기 액티브층은 상기 소스 전극과 상기 드레인 전극 사이에 놓인 부분을 제외한 나머지 부분이 상기 오믹 접촉층과 평면적으로 동일한 형상을 가질 수 있다.
상기 제1 컨택홀은 상기 공통선의 윗면 일부를 노출하고, 상기 스토리지 전극은 상기 공통선의 윗면 일부와만 접촉 할 수 있다.
상기 공통선 및 게이트선 위에 형성되어 있고, 상기 박막 트랜지스터의 반도체층과 게이트 전극을 절연하는 게이트 절연막과 상기 박막 트랜지스터 위에 형성되어 있는 보호층을 더 포함하고, 상기 스토리지 전극은 상기 보호층 위에 형성되어 있고, 상기 보호층과 상기 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 공통선과 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 절연 기판 위에 공통선과 게이트선을 형성하는 단계, 상기 공통선과 게이트선 위에 게이트 절연막, 액티브층 및 오믹 접촉층을 순차적으로 형성하는 단계, 상기 오믹 접촉층, 상기 액티브층 및 상기 게이트 절연막을 관통하여 상기 공통선을 노출하는 제1 컨택홀을 형성하는 단계, 상기 액티브층 및 상기 오믹 접촉층 위에 제1 감광막 패턴을 형성하고, 상기 액티브층 및 상기 오믹 접촉층을 식각하는 단계, 상기 제1 감광막 패턴과 상기 게이트 절연막 위에 투명 도전층을 성막하고 상기 제1 감광막 패턴을 제거하여 상기 공통선과 연결된 스토리지 전극을 형성하는 단계, 상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 스토리지 전극 위에 상기 드레인 전극을 노출하는 제2 컨택홀을 가지는 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 제조 방법을 통해 박막 트랜지스터 기판을 제조한다.
상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계는 상기 오믹 접촉층 위에 도전체층을 성막하는 단계, 상기 도전체층 위에 감광 막을 성막하는 단계, 상기 감광막을 슬릿 마스크를 통해 노광 및 현상하여, 상기 데이터선, 소스 전극 및 드레인 전극과 대응하는 부분에 놓이는 제1 부분과 상기 소스 전극과 상기 드레인 전극 사이와 대응하는 부분에 놓이며 상기 제1 부분보다 두께가 작은 제2 부분을 가지는 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전체층, 상기 오믹 접촉층 및 상기 액티브층을 식각하는 단계, 상기 제2 감광막 패턴을 에치백하여 상기 제2 부분이 제거된 제3 감광막 패턴을 형성하는 단계, 상기 제3 감광막 패턴을 식각 마스크로 하여 상기 도전체층과 상기 오믹 접촉층을 식각하는 단계를 포함할 수 있다.
상기 층간 절연막을 형성하는 단계는 무기 절연 물질로 이루어진 보호층을 형성하는 단계와 유기 절연막을 형성하는 단계를 포함할 수 있다.
상기 층간 절연막은 300℃ 이하의 온도에서 성막 할 수 있다.
본 발명의 또 다른 실시예에 따르면, 절연 기판 위에 공통선과 게이트선을 형성하는 단계, 상기 공통선과 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 액티브층과 오믹 접촉층을 형성하는 단계, 상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 데이터선, 소스 전극 및 드레인 전극 위에 보호막을 성막하는 단계, 상기 보호막과 상기 게이트 절연막을 관통하여 상기 공통선을 노출하는 제1 컨택홀을 형성하는 단계, 상기 보호막 위에 상기 공통선과 연결되는 스토리지 전극을 형성하는 단계, 상기 스토리지 전극 위에 유기 절연막을 형성하는 단계, 사기 유기 전연막과 상기 보호막을 관통하여 상기 드레이 전극을 노출하는 제2 컨택홀을 형성하는 단계, 상기 유기 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 제조 방법을 통하여 박막 트랜지스터 기판을 제조할 수 있다.
상기 게이트 절연막 위에 액티브층과 오믹 접촉층을 형성하는 단계와 상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계는 상기 게이트 절연막 위에 액티브층, 오믹 접촉층 및 도전체층을 성막하는 단계, 상기 도전체층 위에 감광막을 성막하는 단계, 상기 감광막을 슬릿 마스크를 통해 노광 및 현상하여, 상기 데이터선, 소스 전극 및 드레인 전극과 대응하는 부분에 놓이는 제1 부분과 상기 소스 전극과 상기 드레인 전극 사이와 대응하는 부분에 놓이며 상기 제1 부분보다 두께가 작은 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전체층, 상기 오믹 접촉층 및 상기 액티브층을 식각하는 단계, 상기 제1 감광막 패턴을 에치백하여 상기 제2 부분이 제거된 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전체층과 상기 오믹 접촉층을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 게이트 전극과 같은 물질로 형성된 공통선을 동일층에 형성하고 공통선과 연결된 스토리지 전극을 형성하여 절연막을 사이에 두고 대응하는 화소 전극과 스토리지 캐패시터 영역을 구성함으로써 개구율 감소 없이 충분한 스토리지 캐패시터 면적을 확보할 수 있으며, 또한 투명 도전층으로 형성되는 스토리지 전극을 게이트 절연막, 액티브층 및 오믹 접촉층 형성 후 성막함으로 써 CVD 고온 공정에 의한 투명 도전층의 헤이즈 불량을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명하고자 한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 배치도이며, 도 2는 도 1에서 A-A' 선을 따라 자른 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 기판은 절연 기판(101) 위에 형성되어 있는 게이트선(110) 및 데이터선(150)을 구비한다. 게이트선(110)과 데이터선(150)은 절연 기판(101) 위에서 상호 교차하며, 복수로 형성 되어 있다. 복수의 게이트선(110)과 데이터선(150)이 교차하여 복수의 화소 영역을 정의한다. 복수의 화소 영역은 동일한 형태를 가지며, 도 1은 하나의 화소 만을 도시하였으며, 이하 하나의 화소를 기준으로 설명한다.
각 화소 영역에는 박막 트랜지스터(T), 공통선(114), 스토리지 전극(166), 화소 전극(190)이 구비되어 있다. 박막 트랜지스터(T)는 게이트 전극(112), 소스 전극(162), 드레인 전극(164) 및 반도체층(130,142, 144)을 포함한다. 게이트 전극(112)은 게이트선(110)으로부터 분기되어 형성되며, 소스 전극(162)은 데이터선(150)으로부터 분기되어 형성된다. 드레인 전극(164)은 소스 전극(162)과 이격되어 있으며, 소스 전극(162)과 동일한 층에 형성되어 있다. 반도체층(130, 142, 144)은 비정질 실리콘으로 이루어진 액티브층(130)과 불순물이 도핑된 오믹 접촉층(142, 144)이 순차적으로 형성된 구조를 가진다. 오믹 접촉층(142, 144)은 데이터선(150), 소스 전극(162) 및 드레인 전극(164)과 평면적 형상이 실질적으로 동일하고, 액티브층(130)은 소스 전극(162)과 드레인 전극(164) 사이의 영역(채널부)이 연결되어 있는 것을 제외하고 나머지 부분에서 오믹 접촉층(142, 144)과 평면적 형상이 실질적으로 동일하다.
공통선(114)은 게이트 전극(112)과 같은 물질로 이루어져 있으며, 게이트 전극(112)과 동일한 층에 이격되어 형성되어 있다.
게이트선(110), 게이트 전극(112) 및 공통선(114) 위에는 실리콘 질화막(SiNx)나 실리콘 산화막(SiO2)로 이루어진 게이트 절연막(120)이 형성되어 있다. 게이트 절연막(120)은 공통선(114)과 함께 그 주변의 절연 기판(101)을 드러내는 컨택홀(172)을 가진다.
게이트 절연막(120) 위에는 투명 도전 물질로 이루어지고, 박막 트랜지스터(T)와 이격되어 있는 스토리지 전극(166)이 형성되어 있다. 스토리지 전극(166)은 컨택홀(172)을 통하여 공통선(114)과 연결되어 있고, 절연 기판(101)과도 부분적으로 접촉하고 있다.
또한, 게이트 절연막(120) 위에는 반도체층(130, 142, 144)이 형성되어 있다. 반도체층(130, 142, 144)은 비정질 실리콘으로 이루어진 액티브층(130)과 불순물이 도핑된 오믹 접촉층(142, 144)이 순차적으로 형성된 구조를 가진다.
오믹 접촉층(142, 144) 위에는 금속과 같은 도전 물질로 이루어진 데이터선(150)과 소스 전극(162) 및 드레인 전극(164)이 형성되어 있다. 데이터선(150)은 세로 방향으로 연장되어 게이트선(110)과 게이트 절연막(120)을 사이에 두고 절연되어 교차함으로써 화소 영역을 정의하고, 소스 전극(162)과 드레인 전극(164)은 게이트 전극(112)을 중심으로 일정 간격 이격되어 서로 마주하도록 형성되어 있다.
데이터선(150)과 스토리지 전극(166), 소스 및 드레인 전극(162, 164) 위에는 실리콘 질화막(SiNx)나 실리콘 산화막(SiO2) 등의 무기 절연막으로 이루어진 보호층(170)이 형성되어 있으며, 보호층(170)의 위에는 유기 절연막(180)이 형성되어 있다. 보호층(170)과 유기 절연막(180)은 드레인 전극(164)의 일부를 드러내는 컨 택홀(182)을 가진다. 여기서 보호층(170)과 유기 절연막(180)은 무기 또는 유기 절연 물질로 이루어진 단일막으로 대체될 수 있다.
유기 절연막(180) 위에는 컨택홀(182)을 통해 드레인 전극(164)과 연결되어 있으며, 스토리지 전극(166)과 절연막(170, 180)을 사이에 두고 스토리지 캐패시터를 형성하는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 공통선(114)과 대응하는 부분이 오목하게 패여 이루어진 오목부(192)를 가진다.
이와 같이, 본 발명의 실시예에서는 공통선(114)과 연결되어 있는 스토리지 전극(166)이 투명 도전 물질로로 형성되어 있으며, 공통 전압(Vcom) 신호가 공통선(114)에 전달됨으로써 스토리지 전극(166)과 화소 전극(190) 사이에서 스토리지 캐패시터가 형성된다. 본 발명에서는 스토리지 전극(166)이 투명하기 때문에 스토리지 전극(166)을 필요한 만큼 충분히 넓히더라도 개구율 저하의 문제가 발생하지 않는다.
[실시예 2]
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터(T) 기판의 배치도이고, 도 4는 도 3에서 B-B' 선을 따라 자른 단면도이다.
실시예 2는 스토리지 전극(166)이 보호막(170)의 위에 형성되어 있고, 공통선(114)을 드러내는 컨택홀(172)이 게이트 절연막(120)과 보호막(170)을 관통하는 점과 컨택홀(172)이 공통선(114)만을 드러내는 점이 실시예 1과 구별되는 특징이다. 절연 기판(101) 위에 형성되어 있는 게이트선(110), 게이트 전극(112) 및 공통 선(214) 위에 게이트 절연막(120)이 형성되어 있고, 게이트 절연막(120) 위에 액티브층(130)과 오믹 접촉층(142, 144)이 형성되어 있다.
오믹 접촉층(142, 144) 위에 데이터선(150)과 소스 전극(162) 및 드레인 전극(164)이 형성되어 있고, 데이터선(150)과 소스 전극(162) 및 드레인 전극(164)의 위에 보호층(170)이 형성되어 있다.
보호층(170)과 게이트 절연막(120)에는 공통선(114) 윗면 일부를 드러내는 컨택홀(172)이 형성되어 있고, 보호층(270) 위에 투명 도전층으로 이루어진 스토리지 전극(166)이 형성되어 있어서, 컨택홀(172)을 통해 공통선(114)과 연결되어 있다.
보호층(170) 및 스토리지 전극(166) 위에는 드레인 전극(164)을 드러내는 컨택홀(182)을 가지는 유기 절연막(180)이 형성되어 있고, 유기 절연막(180) 위에 스토리지 전극(166)과 유기 절연막(180)을 사이에 두고 스토리지 캐패시터를 형성하는 화소 전극(190)이 형성되어 있다.
이러한 본 발명의 실시예 2는 실시예 1이 가지는 효과를 가진다. 이외에도 보호층(170)을 형성한 이후에 스토리지 전극(166)을 형성하기 때문에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 스토리지 전극(166)을 형성한 이후에 고온 공정이 사용되지 않는다. 따라서 스토리지 전극(166) 형성 이후에 고온 공정이 사용될 경우에 발생할 수 있는 헤이즈(haze) 불량으로부터 자유롭다. 또한, 화소 전극(190)과 스토리지 전극(166) 사이의 거리가 감소하여 스토리지 커패시터를 증가시키는데 더욱 유리하다.
[실시예 3]
도 5a 내지 5i는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 과정을 도시한 단면도로써, 도 1에서 A-A' 선을 따라 자른 단면에 해당한다.
먼저, 도 5a에서 보는 바와 같이, 절연 기판(101) 위에 금속과 같은 도전 물질로 게이트선(110), 게이트 전극(112) 및 공통선(114)을 형성한다. 금속 도전 물질은 Al, Mo, Cr, W, Ti, Ta, Au, Cu 중의 하나 혹은 두 개 이상의 물질을 포함하여 형성할 수 있다.
게이트선(110), 게이트 전극(112) 및 공통선(114) 위에 게이트 절연막(120), 액티브층(130), 오믹 접촉층(140)을 CVD(Chemical Vapor Deposition)를 이용하여 순차적으로 성막한다. 게이트 절연막(120)으로는 SiNx 혹은 SiO2 중 하나 이상의 층을 이용하여 성막하며, 액티브층(130)은 비정질 실리콘과 같은 물질을 증착하여 형성하며, 오믹 접촉층(140)은 인이나 붕소와 같은 불순물을 포함하는 비정질 실리콘을 증착하여 형성할 수 있다.
다음, 도 5b와 같이, 공통선(114)을 드러내는 컨택홀(172)을 형성한다. 컨택홀(172)을 형성하는 공정은 별도의 사진공정을 통해 감광막 패턴을 형성한 후, 건식 식각 방법을 통해 진행될 수 있다.
이어서, 도 5c와 같이, 오믹 접촉층(140) 위에 리프트-오프용 감광막 패턴(146)을 형성한다. 리프트-오프용 감광막 패턴(146)은 스토리지 전극(166)이 형성될 부분을 제외한 영역에 형성한다. 박막 트랜지스터 영역(T) 및 데이터선(150) 이 형성될 부분과 게이트선(110) 위에 리프트-오프용 감광막 패턴(146)을 남김으로써, 리프트-오프용 감광막 패턴(146)이 평면적으로 매트릭스 형상을 가지도록 할 수 있다.
도 5d와 같이, 반도체 형성용 감광막 패턴(146)을 식각 마스크로 하여 드러나 있는 오믹 접촉층(140) 및 액티브층(130)을 연속 식각하여 제거한다.
다음, 도 5e와 같이, 투명 도전 물질을 전면 증착하여 감광막 패턴(146)과 게이트 절연막(120) 및 드러나 있는 공통선(114) 위에 투명 도전층(165)을 성막한다. 투명 도전층(165)은 ITO나 IZO중 하나를 선택하여 스퍼터링과 같은 PVD(Physical Vapor Deposition) 방법으로 성막하는 것이 바람직하다.
이어서, 도 5f와 같이, 감광막 패턴(146)을 제거함으로써 감광막 패턴(146) 위에 형성되어 있는 투명 도전층(165)도 제거한다(리프트-오프(Lift-off) 방법). 이를 통해 공통선(114)과 연결되는 스토리지 전극(166)을 형성한다. 이때, 리프트-오프를 용이하게 하기 위하여 투명 도전층(165) 성막 전 액티브층(130)을 부분적으로 건식 식각하여 언더컷(under cut)을 형성할 수 있다. 이러한 리프트-오프 공정을 사용하면 사진 식각 공정의 수효를 저감시킴으로써 제조 시간을 단축하고 제조 비용을 감소시키는 장점이 있다.
이어서, 도 5g와 같이, 금속과 같은 도전성 물질을 증착하여 도전체층(160)을 형성하고, 도전체층(160) 위에 감광막을 형성한다. 도전체층(160)은 Al, Mo, Cr, W, Ti, Ta, Au, Cu 중의 하나 혹은 두 개 이상의 물질을 포함하도록 형성할 수 있다.
다음, 슬릿(slit) 마스크를 이용하여 감광막을 노광하고 현상함으로써 박막 트랜지스터(T) 영역 및 데이터선(150) 형성될 영역에 감광막 패턴(168a, 168b)을 형성한다. 이때 사용되는 슬릿 마스크는 빛의 투과율이 다른 세 부분으로 나누어진다. 소스 및 드레인 전극(162, 164)과 데이터선(150)이 형성될 영역에 대응하는 부분(도 5g의 A)은 빛이 투과하지 않고, 박막 트랜지스터(T)의 채널에 해당하는 소스 전극(162)과 드레인 전극(164) 사이의 부분(도 5g의 C)은 빛이 일부만 투과하며 그 외 부분(도 5g의 B)은 빛이 완전 투과한다. 이러한 슬릿 마스크를 사용하여 노광된 감광막을 현상하여 서로 다른 두께를 가지는 감광막 패턴(168a, 168b)을 형성한다. 감광막 패턴(168a, 168b)은 소스 및 드레인 전극(162, 164)과 데이터선(150)이 형성될 영역에는 두꺼운 감광막 패턴(168a)이 형성되고, 소스 전극(162)과 드레인 전극(164) 사이의 영역에는 두꺼운 감광막 패턴(168a)보다 작은 두께를 가지는 얇은 감광막 패턴(168b)이 형성되며, 나머지 영역에서는 감광막이 모두 제거 된다.
이어서, 감광막 패턴(168a, 168b)을 식각 마스크로 하여 드러나 있는 도전체층(160)과 그 아래의 오믹 접촉층(140) 및 액티브층(130)을 식각하여 제거한다.
다음으로, 도 5h와 같이, 감광막 패턴(168a, 168b)을 에치백(etch back)하여 얇은 감광막 패턴(168b)을 제거한다. 이때 얇은 감광막 패턴(168b)은 산소 플라즈마를 이용하여 제거할 수도 있는데 두꺼운 감광막 패턴(168a)도 함께 식각되므로 두꺼운 감광막 패턴(168a)의 두께가 작아진다.
이어서, 감광막 패턴(168a)을 식각 마스크로 하여 노출된 도전체층(160) 및 그 하부의 오믹 접촉층(140)을 제거하여, 소스 및 드레인 전극(162, 164)과 오믹 접촉층(142, 144)을 완성한다. 여기서 이 부분의 오믹 접촉층(140)이 완전히 제거되어야 불량을 방지할 수 있으므로 과식각을 하게 되는데, 오믹 접촉층(140)과 액티브층(130)은 식각 선택비가 없으므로 액티브층(130)의 상부도 일부 제거될 수 있다.
이때, 사진 공정에서의 오정렬 마진을 고려하여 앞서 형성된 스토리지 전극(166)은 데이터선(150)과 최소 3㎛ 이상 이격되는 것이 바람직하다.
다음, 도 5i와 같이, 감광막 패턴(168a)을 제거한다.
다음, 도 2와 같이, 박막 트랜지스터(T), 스토리지 전극(166) 및 데이터선(150)이 형성되어 있는 절연 기판(101) 전면에 보호층(170) 및 유기 절연막(180)을 성막하고, 사진 식각 공정을 통하여 드레인 전극(164)의 일부를 노출시키는 컨택홀(182)을 형성한다. 이어서 컨택홀(182)을 통하여 드레인 전극(164)과 연결되는 투명 도전층을 성막한 후, 사진 식각 공정을 통해 화소 전극(190)을 형성한다.
이와 같이, 최근에 화면 표시 장치의 해상도 증가에 따라 화소 영역의 크기가 감소하고, 이에 따라 동일한 구동 조건하에서 충분한 충전 용량을 확보하기 위하여 스토리지 캐패시터의 면적을 증가시키면 개구율 감소가 수반되나, 본 발명에서와 같이, 투명 도전층을 이용해 스토리지 전극 및 화소 전극을 형성함으로써 개구율이 저하되는 것을 방지할 수 있고, 아울러 게이트 절연막, 반도체층 및 오믹 컨택층으로 구성된 삼중층이 형성된 후 투명 도전층으로 이루어진 스토리지 전극을 형성함으로써 삼중층을 형성하는 성막 온도가 300℃ 이상이라 발생하는 투명 도전층의 헤이즈(haze) 발생으로 투과율이 저하되는 단점을 극복할 수 있다.
[실시예 4]
실시예 2의 박막 트랜지스터 기판을 제조하는 방법을 도 4를 참고로 설명한다.
먼저, 절연 기판(101) 위에 금속과 같은 도전 물질로 게이트선(110), 게이트 전극(112) 및 공통선(114)을 형성하고, 게이트 절연막(120), 액티브층(130), 오믹 접촉층(140) 및 데이터용 도전체층을 순차적으로 성막한다.
다음, 데이터용 도전체층 위에 감광막을 형성하고, 슬릿(half-tone) 마스크를 이용하여 감광막을 노광하고 현상함으로써 박막 트랜지스터(T) 영역 및 데이터선(150) 형성될 영역에 감광막 패턴을 형성한다. 이 때, 감광막 패턴은 도 5g에 도시한 감광막 패턴(168a, 168b)과 유사한 패턴이다. 이 감광막 패턴을 이용하여 데이터 도전체층과 그 아래의 오믹 접촉층 및 액티브층을 식각함으로써 소스 및 드레인 전극(162, 164)과 오믹 접촉층(142, 144) 및 액티브층(130)을 형성한다. 이 과정은 앞서 실시예 3에서 도 5g 내지 도 5i와 관련하여 설명한 바와 같다.
다음, 박막 트랜지스터(T) 및 데이터선(150)이 형성되어 있는 절연 기판(101) 전면에 보호층(170)을 성막하고, 사진 식각 공정을 통하여 공통선(114)의 일부를 노출하는 컨택홀(172)을 형성한다.
이어서 컨택홀(172)을 통하여 공통선(114)과 연결되는 투명 도전층을 성막 한 후, 사진 식각 공정을 통해 스토리지 전극(166)을 형성한다.
다음, 스토리지 전극(166)과 보호층(170) 위에 유기 절연막(180)을 성막하고 사진 식각하여 드레인 전극(164)의 일부를 노출시키는 컨택홀(182)을 형성한다.
이어서 컨택홀(182)을 통하여 드레인 전극(164)과 연결되는 투명 도전층을 성막하고 사진 식각하여 화소 전극(190)을 형성한다.
본 발명의 기술은 액정 표시 장치는 물론 유기 발광 표시 장치 등의 능동형 표시 장치의 제조 공정에도 모두 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1 및 도 2는 각각 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 q배치도 및 A-A' 선을 따라 절단한 단면도이고,
도 3 및 도 4는 각각 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 배치도 및 B-B' 선을 따라 절단한 단면도이고,
도 5a 내지 도 5i는 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대한 단면도이다.

Claims (22)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 공통선 및 게이트선,
    상기 게이트선과 절연되어 교차하는 데이터선,
    반도체층, 상기 게이트선과 연결되어 있으며 상기 반도체층과 절연 상태로 중첩하는 게이트 전극, 상기 데이터선에 연결되어 있으며 상기 반도체층과 접촉하는 소스 전극, 상기 반도체층 위에서 상기 소스 전극과 마주하는 드레인 전극을 포함하는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극,
    상기 공통선과 연결되어 있으며, 투명 도전층으로 이루어져 있고, 상기 화소 전극과 스토리지 캐패시터를 형성하는 스토리지 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 화소 전극 및 상기 스토리지 전극 사이에 형성되어 있는 절연막을 더 포함하는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 절연막은 상기 박막 트랜지스터를 덮으며 무기 절연 물질로 이루어진 보호층과 유기 절연막을 포함하는 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 스토리지 전극의 면적은 적어도 상기 화소 전극보다 작게 형성되어 있는 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 화소 전극은 상기 공통선과 대응하는 부분이 오목하게 패여 이루어진 오목부를 가지는 박막 트랜지스터 기판.
  6. 제4항에서,
    상기 공통선 및 게이트선 위에 형성되어 있고, 상기 박막 트랜지스터의 반도체층과 게이트 전극을 절연하며, 상기 공통선을 노출하는 제1 컨택홀을 가지는 게이트 절연막을 더 포함하고,
    상기 스토리지 전극은 상기 게이트 절연막 위에 형성되어 있고, 상기 제1 컨택홀을 통해 상기 공통선과 연결되는 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 제1 컨택홀은 상기 공통선과 그 주위의 상기 절연 기판을 노출하고,
    상기 스토리지 전극은 상기 공통선의 윗면 및 측면 그리고 상기 절연 기판과 접촉하는 박막 트랜지스터 기판.
  8. 제4항에서,
    상기 스토리지 전극과 상기 데이터선은 3㎛ 이상 이격되어 있는 박막 트랜지스터 기판.
  9. 제4항에서,
    상기 반도체층은 액티브층과 오믹 접촉층을 포함하고,
    상기 오믹 접촉층은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극과 평면적으로 동일한 형상을 가지며,
    상기 액티브층은 상기 소스 전극과 상기 드레인 전극 사이에 놓인 부분을 제외한 나머지 부분이 상기 오믹 접촉층과 평면적으로 동일한 형상을 가지는 박막 트랜지스터 기판.
  10. 제6항에서,
    상기 제1 컨택홀은 상기 공통선의 윗면 일부를 노출하고,
    상기 스토리지 전극은 상기 공통선의 윗면 일부와만 접촉하는 박막 트랜지스터 기판.
  11. 제1항에서,
    상기 공통선 및 게이트선 위에 형성되어 있고, 상기 박막 트랜지스터의 반도체층과 게이트 전극을 절연하는 게이트 절연막과 상기 박막 트랜지스터 위에 형성되어 있는 보호층을 더 포함하고,
    상기 스토리지 전극은 상기 보호층 위에 형성되어 있고, 상기 보호층과 상기 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 공통선과 연결되는 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 스토리지 전극과 상기 데이터선은 3㎛ 이상 이격되어 있는 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 반도체층은 액티브층과 오믹 접촉층을 포함하고,
    상기 오믹 접촉층은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극과 평면적으로 동일한 형상을 가지며,
    상기 액티브층은 상기 소스 전극과 상기 드레인 전극 사이에 놓인 부분을 제외한 나머지 부분이 상기 오믹 접촉층과 평면적으로 동일한 형상을 가지는 박막 트랜지스터 기판.
  14. 제1항에서,
    상기 스토리지 전극과 상기 데이터선은 최소 3㎛ 이상 이격되어 있는 박막 트랜지스터 기판.
  15. 제1항에서,
    상기 반도체층은 액티브층과 오믹 접촉층을 포함하고,
    상기 오믹 접촉층은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극과 평면적으로 동일한 형상을 가지며,
    상기 액티브층은 상기 소스 전극과 상기 드레인 전극 사이에 놓인 부분을 제외한 나머지 부분이 상기 오믹 접촉층과 평면적으로 동일한 형상을 가지는 박막 트랜지스터 기판.
  16. 절연 기판 위에 공통선과 게이트선을 형성하는 단계,
    상기 공통선과 게이트선 위에 게이트 절연막, 액티브층 및 오믹 접촉층을 순차적으로 형성하는 단계,
    상기 오믹 접촉층, 상기 액티브층 및 상기 게이트 절연막을 관통하여 상기 공통선을 노출하는 제1 컨택홀을 형성하는 단계,
    상기 액티브층 및 상기 오믹 접촉층 위에 제1 감광막 패턴을 형성하고, 상기 액티브층 및 상기 오믹 접촉층을 식각하는 단계,
    상기 제1 감광막 패턴과 상기 게이트 절연막 위에 투명 도전층을 성막하고 상기 제1 감광막 패턴을 제거하여 상기 공통선과 연결된 스토리지 전극을 형성하는 단계,
    상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 스토리지 전극 위에 상기 드레인 전극을 노출하는 제2 컨택홀을 가지는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에서,
    상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계는
    상기 오믹 접촉층 위에 도전체층을 성막하는 단계,
    상기 도전체층 위에 감광막을 성막하는 단계,
    상기 감광막을 슬릿 마스크를 통해 노광 및 현상하여, 상기 데이터선, 소스 전극 및 드레인 전극과 대응하는 부분에 놓이는 제1 부분과 상기 소스 전극과 상기 드레인 전극 사이와 대응하는 부분에 놓이며 상기 제1 부분보다 두께가 작은 제2 부분을 가지는 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전체층, 상기 오믹 접촉 층 및 상기 액티브층을 식각하는 단계,
    상기 제2 감광막 패턴을 에치백하여 상기 제2 부분이 제거된 제3 감광막 패턴을 형성하는 단계,
    상기 제3 감광막 패턴을 식각 마스크로 하여 상기 도전체층과 상기 오믹 접촉층을 식각하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에서,
    상기 층간 절연막을 형성하는 단계는 무기 절연 물질로 이루어진 보호층을 형성하는 단계와 유기 절연막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  19. 제16항에서,
    상기 층간 절연막은 300℃ 이하의 온도에서 성막하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  20. 절연 기판 위에 공통선과 게이트선을 형성하는 단계;
    상기 공통선과 게이트선 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 액티브층과 오믹 접촉층을 형성하는 단계,
    상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단 계,
    상기 데이터선, 소스 전극 및 드레인 전극 위에 보호막을 성막하는 단계,
    상기 보호막과 상기 게이트 절연막을 관통하여 상기 공통선을 노출하는 제1 컨택홀을 형성하는 단계,
    상기 보호막 위에 상기 공통선과 연결되는 스토리지 전극을 형성하는 단계,
    상기 스토리지 전극 위에 유기 절연막을 형성하는 단계,
    상기 유기 절연막과 상기 보호막을 관통하여 상기 드레인 전극을 노출하는 제2 컨택홀을 형성하는 단계,
    상기 유기 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  21. 제20항에서,
    상기 게이트 절연막 위에 액티브층과 오믹 접촉층을 형성하는 단계와 상기 오믹 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 액티브층, 오믹 접촉층 및 도전체층을 성막하는 단계,
    상기 도전체층 위에 감광막을 성막하는 단계,
    상기 감광막을 슬릿 마스크를 통해 노광 및 현상하여, 상기 데이터선, 소스 전극 및 드레인 전극과 대응하는 부분에 놓이는 제1 부분과 상기 소스 전극과 상기 드레인 전극 사이와 대응하는 부분에 놓이며 상기 제1 부분보다 두께가 작은 제2 부분을 가지는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전체층, 상기 오믹 접촉층 및 상기 액티브층을 식각하는 단계,
    상기 제1 감광막 패턴을 에치백하여 상기 제2 부분이 제거된 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전체층과 상기 오믹 접촉층을 식각하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  22. 제20항에서,
    상기 유기 절연막은 300℃ 이하의 온도에서 성막하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR20080055926A 2008-06-13 2008-06-13 박막 트랜지스터 기판 및 그 제조 방법 KR101480007B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080055926A KR101480007B1 (ko) 2008-06-13 2008-06-13 박막 트랜지스터 기판 및 그 제조 방법
US12/435,773 US7947985B2 (en) 2008-06-13 2009-05-05 Thin film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080055926A KR101480007B1 (ko) 2008-06-13 2008-06-13 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090129824A true KR20090129824A (ko) 2009-12-17
KR101480007B1 KR101480007B1 (ko) 2015-01-08

Family

ID=41689706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080055926A KR101480007B1 (ko) 2008-06-13 2008-06-13 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101480007B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269726B2 (en) 2013-01-25 2016-02-23 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20190139283A (ko) * 2017-04-17 2019-12-17 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 어레이 기판 구조체 및 어레이 기판의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269726B2 (en) 2013-01-25 2016-02-23 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9741748B2 (en) 2013-01-25 2017-08-22 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20190139283A (ko) * 2017-04-17 2019-12-17 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 어레이 기판 구조체 및 어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR101480007B1 (ko) 2015-01-08

Similar Documents

Publication Publication Date Title
EP2804207B1 (en) Method for manufacturing tft array substrate
US8236628B2 (en) Array substrate and manufacturing method
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR101264722B1 (ko) 액정표시장치의 제조방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP5190593B2 (ja) 薄膜トランジスタ基板及びこの製造方法、並びに薄膜トランジスタ基板これを備えた液晶表示パネル
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR100980020B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7638375B2 (en) Method of manufacturing thin film transistor substrate
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040080793A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101480007B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101296485B1 (ko) 액정표시장치 및 그 제조방법
KR20070072114A (ko) 액정표시소자 및 그 제조방법
KR20050081053A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR20010097208A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR101982727B1 (ko) 어레이 기판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 5